

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-188423

(P2008-188423A)

(43) 公開日 平成20年8月21日(2008.8.21)

(51) Int.Cl.
A61B 8/00 (2006.01)F1
A61B 8/00テーマコード (参考)
4C601

審査請求 未請求 請求項の数 5 O L (全 17 頁)

(21) 出願番号 特願2008-14688 (P2008-14688)
(22) 出願日 平成20年1月25日 (2008.1.25)
(31) 優先権主張番号 11/669, 235
(32) 優先日 平成19年1月31日 (2007.1.31)
(33) 優先権主張国 米国 (US)

(71) 出願人 390041542
ゼネラル・エレクトリック・カンパニー
GENERAL ELECTRIC CO
MPANY
アメリカ合衆国、ニューヨーク州、スケネ
クタデイ、リバーロード、1番
(74) 代理人 100093908
弁理士 松本 研一
(74) 代理人 100105588
弁理士 小倉 博
(74) 代理人 100129779
弁理士 黒川 俊久
(74) 代理人 100137545
弁理士 荒川 聡志

最終頁に続く


(54) 【発明の名称】 超音波撮像システム

(57) 【要約】

【課題】サイズ及び重量の低減した超音波撮像システムを提供する。

【解決手段】超音波撮像システム(100)は、サブアレイ(140)内に形成した複数のトランスジューサ素子(136)と、複数のサブアレイ回路ユニット(160')とを含む。各ユニット(160')内の回路は、第1の集積回路(340)が第2の集積回路(330)を覆うように積み重ね型構成で形成される複数の集積回路(330、340、350)を備える。一例では、第1の集積回路(340)はその表面(342)に沿った第1の複数の第1結合パッド(345)を含み、また第2の集積回路(330)はその表面(331)に沿った第2の複数の第2結合パッド(335)を含んでおり、第1及び第2の結合パッドの対の間にこれらの間に入力/出力信号接続を提供するために結合ワイヤ(344)が延びている。

【選択図】図3



【特許請求の範囲】**【請求項 1】**

探触子ユニット（１３０）と該探触子ユニット（１３０）とケーブル（１３２）を介して接続させたシステムコンソール（１１０）とを有するタイプの超音波撮像システム（１００）であって、

隣り合わせたサブアレイ（１４０）の形に形成される横列と縦列の形に配列させた複数のトランスジューサ素子と、

その各々が前記トランスジューサ素子の１つのサブアレイ（１４０）に接続されている複数のサブアレイ回路ユニット（１６０）であって、各ユニット内の回路は少なくともその第１の集積回路（２４０）がその第２の集積回路（２３０）を覆うように積み重ね型構成で形成されるような複数の集積回路（２３０、２４０、２５０）を備えている複数のサブアレイ回路ユニット（１６０）と、

前記トランスジューサ素子（１３６）と前記サブアレイ回路ユニット（１６０）の間に電気接続を提供する複数の配線構造と、を備えており、

前記回路ユニットのうちの少なくとも１つについて、その第１の集積回路（２４０）はその表面（３４２）に沿って第１の複数の第１結合パッド（３４５）を含みかつその第２の集積回路（２３０）はその表面に沿って第２の複数の第２結合パッド（３３５）を含んでおり、第１と第２の結合パッドの対（３３５、３４５）の間をこれらの間に入力／出力信号接続を提供するための結合ワイヤが延びている、超音波撮像システム（１００）。

【請求項 2】

各回路ユニットは、そのうちの１つが音響信号を生成するための送信回路を備え、そのうちの１つが反射された信号の処理のための受信器回路を備え、かつそのうちの１つがパルスタイミング調整のための制御回路を備えるような少なくとも３つの集積回路を含む、請求項 1 に記載の超音波撮像システム。

【請求項 3】

前記複数のサブアレイ回路ユニット及び前記複数の配線構造は前記探触子ユニット内に位置決めされた回路基板構造である、請求項 1 に記載の超音波撮像システム。

【請求項 4】

前記複数のサブアレイの各々は、複数のトランスジューサ素子の全アレイが複数のトランスジューサ素子の行及び列に配された二次元アレイであり、前記複数のサブアレイ回路ユニットのうちの少なくとも幾つかは前記システムコンソール内に位置決めされている、請求項 1 に記載の超音波撮像システム。

【請求項 5】

第３の集積回路と、前記第２の集積回路と該第３の集積回路の間の接続を実現するために前記第１の集積回路上の結合パッドから延び出ている追加的な結合ワイヤと、を含む請求項 3 に記載の超音波撮像システム。

【発明の詳細な説明】**【技術分野】****【０００１】**

本発明は超音波撮像システムに関し、さらに詳細にはビーム形成用電子回路を有するシステムに関する。

【背景技術】**【０００２】**

医学的用途のためのリアルタイム３Ｄ超音波撮像はハンドヘルド型探触子ユニット内に恐らくは数千個のトランスジューサ素子及び付属の信号処理電子回路からなるアレイを収容することが必要である。これより小さいシステム（例えば、有するアレイ素子がわずかに数百個など）では、画像作成のための処理回路の本質的にすべてを包含するようにマルチワイヤケーブルを介してトランスジューサ信号をシステムコンソールに伝達することが通常であった。しかし数千個や数万個あるいはこれ以上の数のトランスジューサ素子を包含するより大型のアレイでは、遠隔ユニットでその信号処理のすべてを実行することは困難

10

20

30

40

50

でありかつ非現実的である。これをする、と、トランスジューサ素子とコンソール内に配置された処理回路との間にそれぞれが別々の接続を形成するような専用のリードが必要となる。この問題に対処するために、処理回路の限られた部分が探触子内に配置されてきた。例えば、トランスジューサ素子の大きなアレイを、例えば各サブアレイごとにビーム形成及び処理回路からなる専用のユニット（本明細書において、サブアレイ回路ユニットと呼ぶ）を備えるトランスジューサ素子の数を10～40個の範囲とした均一なサイズのサブアレイに分割することがある。各サブアレイ回路ユニットは、そのサブアレイ内のトランスジューサ素子のすべてによって生成された信号を単一のチャンネルまたはワイヤ内で合成とすることが可能である（例えば、アナログビーム形成による）。この構成や別の構成では、より低減した数のケーブルリードを介してアレイ内の素子のすべてから受け取った信号をコンソール内の処理回路に転送することができる。この方法では、管理可能なケーブルサイズを維持しながら数千個の信号を転送することが可能である。

10

【0003】

探触子の回路機能を実現するために、各サブアレイ回路ユニットは通常、高電圧送信器回路、低電圧受信器回路及びデジタル制御回路を含む。これらの異なる回路機能を実現するには、これら異なる回路機能が異なる半導体製造プロセスを必要とするため、複数の集積回路（例えば、特定用途向け集積回路（ASIC））が必要となる。サブアレイ回路のすべてに関して必要な複数のASIC構成要素は、探触子ユニットの利用可能なスペースのうちの比較的大きな体積を消費する。3つの機能のすべてを1つのモノリシックなダイ内に製作することは非現実的であるため、これらのサブアレイ回路ユニットの収容に要する体積はハンドヘルド型探触子ユニット内に収容されるトランスジューサアレイの実用的サイズを制限する1つの要因となることがある。サイズ及び重量の問題は、検査手技の間にハンドヘルド型探触子ユニットを操縦し得る容易さに影響を及ぼす。

20

【発明の開示】

【発明が解決しようとする課題】

【0004】

探触子ユニット及びコンソールのサイズ及び重量の低減に対する要求は、ノートブック型コンピュータシステムを用いて構成されることがある可搬型超音波撮像システムに特に関連性が高い。一般にサイズ及び重量は、可搬型のハンドヘルド探触子ユニットを用いるシステムに関する達成可能な画質を制限する可能性がある制約要因である。このために、多くのハンドヘルド型探触子ユニットは、配線及び回路の量を最小限にしこれによりこれらの基準を満たすために比較的少ない数のトランスジューサ素子を利用する。しかしながら、画質が向上すればこれらのシステムの診断上の有用性を増大させ得ることが分かっている。

30

【課題を解決するための手段】

【0005】

一実施形態では、超音波撮像システムは、その各々がトランスジューサ素子を複数包含したサブアレイのマトリックスの形で形成したアレイ状のトランスジューサ素子を含む。回路ユニットに接続されたトランスジューサ素子の各サブアレイは、各ユニットの回路が2個以上の集積回路を積み重ね型構成で含んでおり、各ユニットは音響信号を発生させるための送信回路、反射された信号を処理するための受信器回路及び制御回路を含んでいる。回路ユニットから画像情報を受け取るためにシステムコンソールが結合されており、このシステムコンソールは画像を表示するための画像処理回路を含んでいる。このサブアレイはすべて第1の面に沿って位置決めされており、その集積回路のうちの第1の集積回路は第1の面と平行な第2の面内に位置決めされており、かつその集積回路のうちの第2の集積回路は第1の面と平行な第3の面内に位置決めされている。

40

【0006】

別の実施形態では、超音波撮像システムは、隣り合わせたサブアレイの形に形成されたトランスジューサ素子と、その各々が該トランスジューサ素子の1つのサブアレイに接続されたサブアレイ回路ユニットと、を含む。各ユニット内の回路は、少なくともその集積

50

回路のうちの第 1 の集積回路がその集積回路のうちの第 2 の集積回路を覆うように積み重ね型構成で形成された複数の集積回路を含む。複数の回路基板構造によって、トランスジューサ素子とサブアレイ回路ユニットの間に電気接続が提供される。回路ユニットの少なくとも 1 つに関して、その第 1 の集積回路はその表面に沿って第 1 の複数の第 1 結合パッドを含みかつその第 2 の集積回路はその表面に沿って第 2 の複数の第 2 結合パッドを含み、また第 1 及び第 2 の結合パッドからなる対の間にはこれらの間に入力 / 出力信号接続を提供するために結合ワイヤが延びている。

【 0 0 0 7 】

さらに別の実施形態では、超音波撮像システムは、トランスジューサアレイ探触子ユニットと、画像データを処理し表示するためのシステムコンソールと、を含む。この探触子ユニットは、その各々がトランスジューサ素子を複数包含したサブアレイのマトリックスの形で配列させたアレイ状のトランスジューサ素子を含む。複数のサブアレイ回路ユニットの各々は、互いを覆うように積み重ね型構成で形成させた複数の集積回路を含む。各回路ユニットは、トランスジューサ素子のサブアレイのうちの 1 つに接続されている。マルチ配線ユニットによって、トランスジューサ素子のサブアレイと回路ユニットのサブアレイとの間に電気接続が提供され、また少なくとも 1 つのサブアレイ回路ユニットとシステムコンソールの間に入力 / 出力信号接続が提供される。複数の取外し可能クランプによって 1 つまたは複数のフレキシブル回路と回路基板の間に接続が提供される。その集積回路のうちの第 1 の集積回路は第 1 の面内に位置決めされており、またその集積回路のうちの第 2 の集積回路は第 1 の面と平行な第 2 の面内に位置決めされており、ここでこの第 1 の集積回路はその表面に沿って形成した複数の結合パッドを含んでおり、この回路ユニットはこれら第 1 及び第 2 の集積回路の間に接続を提供するために第 1 の集積回路上の結合パッドのうちの幾つかから第 2 の回路まで延びる結合ワイヤを含んでいる。

【 発明を実施するための最良の形態 】

【 0 0 0 8 】

以下の説明を添付の図面と合わせて読むことによって本発明をより明瞭に理解できよう。

【 0 0 0 9 】

図面全体を通じて同じ参照番号は同じ特徴要素を示すために使用している。図面内の個々の特徴要素は縮尺どおりでない場合がある。

【 0 0 1 0 】

図 1 は、システムコンソール 1 1 0、ディスプレイ 1 2 0 及び大面積トランスジューサアレイ探触子ユニット 1 3 0 を含む例示的な超音波撮像システム 1 0 0 の部分像を示している。探触子ユニットは、順に 1 6 0 - 1 から 1 6 0 - 1 2 8 までの参照番号を付けた 1 2 8 個のサブアレイ回路ユニット 1 6 0 を収容している。探触子ユニット 1 3 0 はハンドヘルド型とすることがある。探触子ユニット 1 3 0 とシステムコンソール 1 1 0 の間で 1 2 8 本の信号線 1 3 3 を備えたマルチワイヤケーブル 1 3 2 を介して情報が転送される。各信号線 1 3 3 は、システムコンソール 1 1 0 内のラインコネクタ 1 1 5 と探触子ユニット 1 3 0 内のラインコネクタ 1 3 5 との間を結合している。コンソール 1 1 0 は、主ビーム形成回路 1 1 4 及び走査変換器 1 1 6 と結合させたシステム制御器 1 1 2 を含む電子回路により処理するために信号線 1 3 3 を介してサブアレイ回路ユニット 1 6 0 から画像情報を受け取る。制御器 1 1 2 はさらに、探触子 1 3 0 内のサブアレイ回路ユニット 1 6 0 と結合され、これによりシステム 1 0 0 に対する全体的制御を提供する。主ビーム形成回路 1 1 4 は個々のサブアレイ回路ユニット 1 6 0 から受け取った電気信号を処理し、セクタ走査信号を生成する。画像処理回路を有する走査変換器 1 1 6 はこのセクタ走査信号を、ディスプレイ 1 2 0 上への画像提示に適したラスタ信号に変換する。

【 0 0 1 1 】

さらに図 2 を見ると、探触子ユニット 1 3 0 は、マルチ配線ユニット 1 4 3 により形成されたインタフェースを介してサブアレイ回路ユニット 1 6 0 に接続されたトランスジューサ素子 1 3 からなる 2 次元線形アレイ 1 3 4 を含む。例示的なトランスジューサアレイ

1 3 4 は、1 2 8 個のサブアレイ 1 4 0 からなるマトリックスの形に配列させた 4 0 9 6 個のトランスジューサ素子 1 3 6 を含む。各サブアレイ 1 4 0 は、4 横列 1 4 1 と 8 縦列 1 4 2 に沿って配列させた 3 2 個のトランスジューサ素子 1 3 6 を有する。図 1 では、素子 1 3 6 の例示的な縦列 1 4 2 をサブアレイ 1 4 0 内の 8 つの縦列からなる群を示す破線によって表している。あるサブアレイ 1 4 0 の横列に対応するような 4 つの隣接する横列 1 4 1 の素子 1 3 6 を図 2 に表している。この例では、面 P 1 1 に沿った直交する方向に横列 1 4 1 と縦列 1 4 2 が形成されている。

【 0 0 1 2 】

動作時においてサブアレイ 1 4 0 内の各トランスジューサ素子 1 3 6 は超音波信号を送信し、対象物（例えば、検査を受けている患者）から反射された超音波信号を受信する。各サブアレイ回路ユニット 1 6 0 は、パルス信号を発生させてトランスジューサ素子サブアレイ 1 4 0 に送るための回路を有する送信器 A S I C 2 3 0 と、トランスジューサ素子 1 3 6 から受け取った反射信号を処理するための回路を有する受信器 A S I C 2 4 0 と、パルスタイミング調整のための送信制御回路を有する制御器 A S I C 2 5 0 と、を備える。各回路ユニット 1 6 0 内において、制御器 A S I C 2 5 0 は受信器 A S I C 2 4 0 を覆うように形成され、受信器 A S I C 2 4 0 は送信器 A S I C 2 3 0 を覆うように形成される積み重ね型構成 1 7 0 となっており、本明細書ではこれをマルチチップモジュール 1 7 0 とも呼ぶ。A S I C を積み重ねる具体的な順序は様々となることができ、図示した例示の実施形態は可能な複数の構成のうちの 1 つである。さらに、A S I C 2 3 0、2 4 0 及び 2 5 0 の間で機能を分担している例示的なシステムは単に一例であって、様々な A S I C 設計及びマルチチップモジュールの様々な層の中で送信器、受信器及び制御回路に関する可能な別の多くのグループ分けが存在する。マルチチップモジュール 1 7 0 の構成によって、同じ面内にサブストレートと接続する（例えば、ボールグリッドアレイを用いる）ために位置決めされた複数の集積回路のそれぞれを有するシステムと比べてサブアレイ回路ユニット 1 6 0 のサイズが大幅に低減される。

【 0 0 1 3 】

マルチチップモジュール 1 7 0 では、ユニット 1 6 0 内部の A S I C デバイス間の電気接続に関連する寄生キャパシタンスが大幅に低減される。というのは結合ワイヤのうちの多くが、回路基板内に形成された比較的長い電氣的トレースを用いて製作されることとなるのが一般的であるような接続が比較的短い距離で実現されることに由来する。

【 0 0 1 4 】

図 1 に示すように、各制御器 A S I C 2 5 0 は、ライン 1 3 7 に沿ってシステム制御器 1 1 2 から 6 4 個の信号を受け取り、マルチチップモジュール 1 7 0 内のライン 2 5 7 に沿って 6 4 個の送信信号を送信器 A S I C 2 3 0 に送出する。送信信号に応答して、送信器 A S I C 2 3 0 は 3 2 個のパルス信号を生成してトランスジューササブアレイ 1 4 0 に送出する。各パルス信号は 3 2 本の個別ライン 2 3 1 のうちの 1 つに沿って伝播し、これにより各トランスジューサ素子 1 3 6 は異なるパルス信号を受け取ることができ、また一体となってアレイ内の素子が検査中の対象物に伝播させた所望の特性をもつ音響信号を同期させている。次いで各サブアレイ 1 4 0 内の素子は対象物から反射された信号のエネルギーを吸収しており、また送信器 A S I C 2 3 0 はこれを示す電気信号を 3 2 本の個別ライン 2 3 1 のうちの 1 つに沿ったサブアレイ 1 4 0 から受け取っている。この信号情報は、3 2 本のライン上の情報が単一チャンネルサブアレイ信号線 2 4 7 の上に組み合わせられるように 3 2 本の個別ライン 2 3 7 に沿って A S I C 2 3 0 から受信器 A S I C 2 4 0 に転送される。この方式により、ケーブル 1 3 2 内の信号線の本数を大幅に低減することができる。

【 0 0 1 5 】

図 2 は、サブアレイ回路ユニット 1 6 0 内における A S I C 2 3 0、2 4 0 及び 2 5 0 の接続、及び上側表面 2 9 1 及び下側表面 2 9 2 を有する対応するサブアレイ 1 4 0 内のトランスジューサ素子 1 3 6 へのマルチ配線ユニット 1 4 3 を介した接続を表している。この例では、マルチ配線ユニット 1 4 3 は、上側表面 2 7 1 に沿って形成した複数の上側

F C B トレース 2 7 3 (例えば、2 7 3 a、2 7 3 b、その他) 及び下側表面 2 7 2 に沿って形成した複数の下側 F C B 接触パッド 2 7 7 を有するフレキシブル回路基板 (F C B) 2 7 0 である。下側 F C B 接触パッド 2 7 7 の各々の上には、はんだバンプ 2 7 8 が形成される。トランスジューサ素子 1 3 6 の隣接するトランスジューササブレイ 1 4 0 は、向き設定を目的としたその水平方向を規定する面 P 1 1 に沿って延びており、これにより垂直方向が面 P 1 1 と直交すると共に、上側と下側位置は水平方向を基準とすることになる。

【0016】

上側表面 1 7 1 及び下側表面 1 7 2 を有するマルチチップモジュール 1 7 0 では、制御器 A S I C 2 5 0 はその上側表面 2 5 2 に沿って複数の制御器 A S I C 結合パッド 2 5 5 を有しており、また受信器 A S I C 2 4 0 はその上側表面 2 4 2 に沿って複数の受信器 A S I C 結合パッド 2 4 5 を有しており、さらにまた送信器 A S I C 2 3 0 はその上側表面 2 3 2 に沿って複数の送信器 A S I C 結合パッド 2 3 5 を有している。A S I C 2 3 0 は、上側表面 2 2 7、下側表面 2 2 8、複数のサブストレート結合パッド 2 2 5 (例えば、2 2 5 a、2 2 5 b 及び 2 2 5 c) 並びに複数のサブストレートビア 2 2 6 を有するルート設定用サブストレート 2 2 0 上に形成される。サブストレート 2 2 0 は、上側及び下側表面 2 2 7 及び 2 2 8 に沿って銅またはアルミニウムから形成した導電層と積層させた絶縁材料 (例えば、ポリイミド樹脂薄膜) の層 2 2 1 を備えており、これを上側導電性トレース 2 2 2 及び下側導電性トレース 2 2 4 を形成するようにパターン形成しかつエッチングしている。

10

20

【0017】

複数の制御器 A S I C 結合用ワイヤ 2 5 4、受信器 A S I C 結合ワイヤ 2 4 4 並びに送信器 A S I C 結合ワイヤ 2 3 4 によって、各マルチチップモジュール 1 7 0 内部の A S I C 間の電気接続が提供される。別の実施形態では、マルチチップモジュール 1 7 0 の上側表面 1 7 1 に沿ってパッケージからの熱除去を強化するために熱拡散器を設けることがある。

【0018】

制御器 A S I C 結合用ワイヤ 2 5 4 は、ルート設定用サブストレート 2 2 0 上で制御器 A S I C 結合用パッド 2 5 5 を第 1 群 2 2 5 a のサブストレート結合用パッド 2 2 5 と電氣的に接続させている。受信器 A S I C 結合用ワイヤ 2 4 4 は受信器 A S I C 結合用パッド 2 4 5 を第 2 群 2 2 5 b のサブストレート結合用パッド 2 2 5 と電氣的に接続させており、また送信器 A S I C 結合用ワイヤ 2 3 4 は送信器 A S I C 結合用パッド 2 3 5 を第 3 群 2 2 5 c のサブストレート結合用パッド 2 2 5 と電氣的に接続させている。サブストレート結合用パッド 2 2 5 は、ルート設定のためにパターン形成された上側トレース 2 2 2 に接続されている。ルート設定用サブストレート 2 2 0 内の貫通ビア 2 2 6 (すなわち、めっき貫通穴) は、上側トレース 2 2 2 を下側トレース 2 2 4 と電氣的に接続させている。下側トレース 2 2 4 上に形成した入力 / 出力 (I / O) はんだボール 2 2 9 によって、マルチチップモジュール 1 7 0 とマルチ配線ユニット 1 4 3 の F C B 2 7 0 の間の電気接続が実現される。送信器 A S I C 2 3 0 は、第 1 の接着剤層 2 6 0 によりサブストレート 2 2 0 の上側表面 2 2 7 に取り付けるために面 P 1 1 と平行で上方にある第 2 の面 P 1 2 内に位置決めされている。受信器 A S I C 2 4 0 は、第 2 の接着剤層 2 6 2 により送信器 A S I C 2 3 0 に取り付けるために第 2 の面 P 1 2 と平行で上方にある第 3 の面 P 1 3 内に位置決めされている。制御器 A S I C 2 5 0 は、第 3 の接着剤層 2 6 4 により受信器 A S I C に取り付けるために面 P 1 3 と平行で上方にある第 4 の面 P 1 4 内に位置決めされている。絶縁プラスチックモールドキャップ 2 6 5 が、A S I C 2 3 0、2 4 0 及び 2 5 0、結合パッド 2 3 5、2 4 5 及び 2 5 5、結合用ワイヤ 2 3 4、2 4 4 及び 2 5 4、並びにサブストレート 2 2 0 の上側表面 2 2 7 を封入保護している。

30

40

【0019】

個々のトランスジューサ素子 1 3 6 のそれぞれは、圧電材料層 2 9 6 に押し当てて形成した整合層 2 9 5 を備える。整合層 2 9 5 によって検査対象に音響エネルギーを送信し検

50

査対象から音響信号を受信するのに適した音響特性が提供される。圧電材料層 296 は、トランスジューサ接触パッド 293 及びはんだバンプ 278 を介してマルチ配線ユニット 143 に接続させた下側または後側電極 297 を覆うように形成されている。各トランスジューサ素子内の後側電極 297、整合層 295 及び圧電材料層 296 は、トランスジューサ構成要素 296 及び後側電極 297 のそれぞれを生成するように平行鋸引きによって作成され得る一連のスペースまたは切溝 299 によって、別のトランスジューサ素子の同種の構成要素から電氣的に隔絶させている。比較的薄い導体材料から形成するのが典型的である前側電極 298 は、トランスジューサ素子のサブアレイ 140 全体内の素子 136 の整合層 295 を覆うように被着させ、これによりサブアレイ 140 に対する共通接地を提供している。

10

【0020】

トランスジューサ素子 136 はさらに、検査中の対象物から離れる方向に送信された音響エネルギーを吸収または散乱させるのに適した音響特性を有する脱整合層（図示せず）または裏当て層を含むことがある。これによって、トランスジューサ素子の後側にある構造または界面から音響エネルギーが反射されて圧電材料に戻るのを防止される。この音響裏当て材料は、ゴム、エポキシ、プラスチックなどの減衰用の軟材料内に金属粒子（例えば、タングステン）を複合させたものからなることがある。別の音響裏当て材料組成を用いることもある。トランスジューサ素子は例えば、ジルコン酸チタン酸鉛トランスジューサ（PZT）、容量性マイクロマシン加工超音波トランスジューサ（cMUT）、圧電マイクロマシン加工超音波トランスジューサ（pMUT）、あるいはポリふっ化ビニリデン（PVDF）トランスジューサとすることがある。

20

【0021】

各はんだバンプ 278 を下側 FCB 接触パッド 277 上に形成した状態で、複数の導電性フレックス貫通ビア 276 が、FCB 270 の上側表面 271 から下側表面 272 まで延びており、第 1 群 273a の上側 FCB トレース 273 によってサブアレイ 140 内の各トランスジューサ素子 136 と対応する上側導電性トレース 222 との間に電気接続が提供される。上側トレース 222 は、サブストレート結合パッド 225c と送信器 ASIC 結合パッド 235 に接続した送信器 ASIC 結合ワイヤ 234 とを介して送信器 ASIC 230 に接続されている。第 2 群 273b の上側 FCB トレース 273 によって、マルチチップモジュール 170 とシステムコンソール内の電子回路の間に I/O 接続（図示せず）が提供される。マルチチップモジュール 170 は、誘電体接着剤 275 によって FCB 270 の上側表面 271 に取り付けられている。第 1 の面 P11 と平行な第 5 の面 P15 に沿って位置決めされた FCB 270 は、誘電体接着剤 280 によって各トランスジューササブアレイ 140 の上側表面 291 に沿って取り付けられている。FCB 270 はさらに脱整合層の役割をすることがある。別の実施形態では、複数のフレキシブル回路基板によって I/O 接続用のマルチ配線ユニット 143 を形成することがあり、またマルチチップモジュール 170 と FCB 270 の間に、あるいは FCB 270 とトランスジューササブアレイ 140 の間に追加的な脱整合層が設けられることがある。

30

【0022】

図 2 の像を得た面に沿った方向において、マルチチップモジュール 170 の下側表面 172 に沿って計測した横方向寸法 a_1 は、トランスジューササブアレイ 140 の下側表面 292 に沿って計測した横方向寸法 a_2 より小さいかこれに等しい。これによって、隣接するサブアレイ 140 間に大きなギャップを有することなくサブアレイ 140 の大きなマトリックスの形成が可能となる。

40

【0023】

図 3 は、トランスジューサ素子 136 の隣接するトランスジューササブアレイ 140 を面 P11 に沿って延びるようにした図 2 に関連して記載したようなマルチ配線ユニット 143 を介してトランスジューサ素子サブアレイ 140 に対して、回路ユニット 160 の代わりに複数のサブアレイ回路ユニット 160' が各々接続されているような第 2 のマルチチップモジュール 170' を表している。

50

【 0 0 2 4 】

上側及び下側表面 1 7 1'、1 7 2' を有する各マルチチップモジュール 1 7 0' は積み重ね型構成となった一連の A S I C を含む。その上側表面 3 5 2 に沿って形成した複数の結合パッド 3 5 5 を有する制御器 A S I C 3 5 0 は、その上側表面 3 4 2 に沿って形成した複数の結合パッド 3 4 5 を有する受信器 A S I C 3 4 0 を覆うように形成されており、また受信器 A S I C 3 4 0 はその上側表面 3 3 1 に沿って形成した複数の結合パッド 3 3 5 を有する送信器 A S I C 3 3 0 を覆うように形成されている。送信器 A S I C 3 3 0 はさらに、複数のダイ貫通ビア 3 3 6 と、下側表面 3 3 2 に沿って形成した複数の接触パッド 3 3 8 と、を含む。この例では、マルチチップモジュール 1 7 0' 内の 3 つの A S I C ダイのうちの最下側にある A S I C 3 3 0 は、制御器 A S I C 3 5 0 及び受信器 A S I C 3 4 0 上の回路のためのルート設定用サブストレートの役割をする。マルチチップモジュール 1 7 0' 内の 3 つの A S I C 間に電気接続を提供するために、A S I C 3 3 0 から複数の制御器 A S I C 結合用ワイヤ 3 5 4 及び複数の受信器 A S I C 結合用ワイヤ 3 4 4 が延びている。

10

【 0 0 2 5 】

制御器 A S I C 結合用ワイヤ 3 5 4 は、制御器 A S I C 結合用パッド 3 5 5 を第 1 群 3 3 5 a の送信器 A S I C 結合用パッド 3 3 5 に電氣的に接続させている。受信器 A S I C 結合用ワイヤ 3 4 4 は、受信器 A S I C 結合用パッド 3 4 5 を第 2 群 3 3 5 b の送信器 A S I C 結合用パッド 3 3 5 に電氣的に接続させている。送信器 A S I C ダイ 3 3 0 内部の金属化構造（図示せず）を介して A S I C 間のルート設定が提供される。送信器 A S I C 結合用パッド 3 3 5 は、上側表面 3 3 1 に沿って形成した上側トレース 3 3 7 を介して、銅やアルミニウムなどの導体材料で満たすことがあるダイ貫通ビア 3 3 6 に接続されている。ダイ貫通ビア 3 3 6 は、結合パッド 3 3 5 を下側表面 1 7 2' に沿って形成した接触パッド 3 3 8 に電氣的に接続させている。接触パッド 3 3 8 上には I / O 接続のために入力 / 出力（I / O）はんだボール 3 3 9 が形成されている。したがって A S I C 3 3 0、3 4 0 及び 3 5 0 をはんだボール 3 3 9 と電氣的に接続させている。配線パターンまたはトレース 3 3 7 を有する送信器 A S I C 3 3 0 が面 P 1 1 と平行な第 2 の面 P 2 2 内に位置決めされると共に、誘電体接着剤層 3 7 5 によって F C B 2 7 0 の上側表面に取り付けられている。受信器 A S I C 3 4 0 は第 2 の面 P 2 2 と平行な第 3 の面 P 2 3 に沿って位置決めされると共に、接着剤層 3 6 2 によって送信器 A S I C 3 3 0 に対してこれから垂直方向に離間させて取り付けられている。制御器 A S I C 3 5 0 は同じく第 2 の面 P 2 2 と平行な第 4 の面 P 2 4 に沿って位置決めされると共に、別の接着剤層 3 6 4 によって受信器 A S I C 3 4 0 に取り付けられている。絶縁プラスチックモールドキャップ 3 6 5 は A S I C 3 4 0 及び 3 5 0、結合用ワイヤ 3 4 4 及び 3 5 4、結合パッド 3 3 5、3 4 5 及び 3 5 5、並びに送信器 A S I C 3 3 0 の上側表面 3 3 1 を封入保護している。

20

30

【 0 0 2 6 】

図 3 の像を得た面内において、下側表面 1 7 2' に沿って得られるマルチチップモジュール 1 7 0' の横方向寸法 a_1 ' は、下側表面 2 9 2' に沿って得られるトランスジューササブアレイ 1 4 0 の横方向寸法 a_2 より小さいかこれに等しい。これによって、隣接するサブアレイ 1 4 0 間に大きなギャップを有することなく、サブアレイ 1 4 0 の大きなマトリックスの形成が可能となる。

40

【 0 0 2 7 】

別の実施形態では図 4 は、図 3 を参照しながら記載した複数のマルチチップモジュール 1 7 0' を備えるシステム 1 0 0 に関する探触子ユニット 4 1 0 の部分断面図を示している。探触子 4 1 0 は、トランスジューサ素子 4 1 3 の 2 次元アレイ 4 1 2 と、電氣的トレース（図示せず）を有する複数のフレキシブル回路 4 2 0 またはフレックスと、その各々が 1 つまたは複数のマルチチップモジュール 1 7 0' を有する複数のプリント回路基板（P C B）4 4 0 と、を備える。トランスジューサ素子 4 1 3 は、その各々が 1 横列のトランスジューサ素子 4 1 3 を備える複数のサブアレイ 4 1 5 の形に配列させている。各サブアレイ 4 1 5 は、対応するマルチチップモジュール 1 7 0' との接続のためにフレックス

50

回路 4 2 0 と結合させている。フレックス 4 2 0 は、エポキシなどの材料から形成した非導電性スペーサ 4 3 0 によって互いから隔絶させている。各フレックス 4 2 0 は、1 つまたは複数の取外し可能クランプ 4 8 0 によって対応する P C B 4 4 0 と結合させている。複数のフレキシブルコネクタ 4 6 5 は P C B 4 4 0 を探触子ラインコネクタ 4 6 0 と連絡している。探触子ラインコネクタ 4 6 0 は、マルチチップモジュール 1 7 0 ' と図 1 に示した主ビーム形成器 1 1 4 などの電子構成要素との間で信号を転送するためにケーブルバンドル 4 7 0 によってシステムライン 4 7 2 と結合させている。

【 0 0 2 8 】

クランプ 4 8 0 により P C B 4 4 0 にフレックス 4 2 0 を接続することによって構成要素を別々に製作して組み上げることが可能となる。したがって、トランスジューサアレイ 4 1 2 を従来どおり低温条件下で製作し、P C B 4 4 0 を形成する構成要素の比較的高温での組み上げとは別に分離された処理においてフレックス 4 2 0 と組み上げることができる。マルチチップモジュール 1 7 0 ' は、トランスジューサ 4 1 5 を高温条件に曝すことなくリフロー炉内で 2 5 0 C を超える温度で P C B 4 4 0 上に装着することができる。さらに、別の分離した処理であるため、P C B 4 4 0 内の敏感な構成要素を汚染物質に曝露させることなくトランスジューサアレイ 4 1 2 に鋸引き処理や研磨処理などの物理的処理を受けさせることができる。これがなければ、研磨処理中に発生する導電性粒子によって P C B 構成要素内に短絡が生じる可能性がある。クランプ接続によって、P C B 構成要素の製作及び組み上げに関連する工程から分離させてトランスジューサアレイ 4 1 2 を製作した後にフレックス 4 2 0 と P C B 4 4 0 の組み上げが実現される。したがって、別の構成要素が劣化することを懸念することなく各構成要素ごとに製作工程を最適化することが可能である。各フレックス 4 2 0 は係合用コネクタ、異方性導電薄膜、バンプ結合またはホットバー (h o t b a r) 結合によって対応する P C B と結合させることができる。クランプ接続または係合用コネクタを利用する場合、フレックス 4 2 0 と P C B 4 4 0 は容易かつ反復して結合及び脱結合させることができる。これによって、トランスジューサアレイ 4 1 2 と P C B 4 4 0 のいずれに障害が生じた際にも探触子ユニット 4 1 0 の修復が容易になり、これにより損傷した構成要素をそれ以外の構成要素を廃棄することなく交換することができる。

【 0 0 2 9 】

図 5 は、システム 1 0 0 に関して、マルチチップモジュール 1 7 0 ' (図 3 に図示) と図 4 に示した P C B 4 4 0 のうちの 1 つとの間の例示的な電気接続を表している。各マルチチップモジュール 1 7 0 ' が送信器 A S I C 3 3 0 を覆うように位置決めされた受信器 A S I C 3 4 0 を覆うように位置決めされた制御器 A S I C 3 5 0 を含む場合、複数の接触パッド 3 3 8 は送信器 A S I C の下側表面 3 3 2 に沿って形成される。接触パッド 3 3 8 上には I / O 接続のために入力 / 出力 (I / O) はんだボール 3 3 9 が形成される。送信器 A S I C 結合用パッド 3 3 5 は上側トレース 3 3 7 によってダイ貫通ビア 3 3 6 に接続される。上側表面 4 4 1 及び下側表面 4 4 2 を有する P C B 4 4 0 は 3 つの隣接する誘電体層 4 4 5、4 4 7 及び 4 4 8 を備える。I / O はんだボール 3 3 9 と上側レベル誘電体層 4 4 5 内に形成された上側レベルビア 4 4 4 との間に接続を提供するように、P C B 接触パッド 4 4 3 が上側表面 4 4 1 に沿って形成される。ビア 4 4 4 は、中間レベル誘電体 4 4 7 内に形成したアンダーレイ内側導体 4 4 6 と接触している。送信器 A S I C 3 3 0 は誘電体接着剤層 4 7 5 によって P C B 4 4 0 の上側表面 4 4 1 に取り付けられている。P C B 4 4 0 は、トランスジューササブアレイ 4 1 5 とマルチチップモジュール 1 7 0 ' の間に電気接続を提供し、さらにマルチチップモジュール 1 7 0 ' と図 1 に示したシステムコンソール 1 1 0 内の電子回路との間に電気接続を提供している。

【 0 0 3 0 】

1 つまたは複数のクランプ 4 8 0 による P C B 4 4 0 とフレックス 4 2 0 の間の例示的な電気接続を図 6 の部分断面図に表している。図 6 に関連して記載する P C B 4 4 0 は、上側表面 4 4 1 と、下側表面 4 4 2 と、3 つの隣接する誘電体層 (上側層 4 4 5、中間レベル層 4 4 7 及び下側層 4 4 8) と、を含む。1 つまたは複数の接触パッド 4 4 3 が上側

10

20

30

40

50

表面 4 4 1 に沿って形成されており、また上側レベルビア 4 4 4 が上側レベル誘電体層 4 4 5 内に形成されている。アンダーレイ内側導体 4 4 6 が中間レベル誘電体 4 4 7 内に形成されている。複数の金パンプ 4 4 9 は P C B 接触パッド 4 4 3 上に形成される。上側表面 4 2 1 及び下側表面 4 2 2 を有するフレックス 4 2 0 は、下側表面 4 2 2 に沿って形成したフレックス接触パッド 4 2 3 を含む。図示を簡略とするために図 6 では、2 つの P C B 接触パッド 4 4 3 と 2 つのフレックス接触パッド 4 2 3 のみを示している。フレックス 4 2 0 内及び P C B 4 4 0 内にはクランプ用に 1 つまたは複数の穴が設けられている。各クランプ 4 8 0 は、接続用ボルト 4 8 2、1 対のワッシャー 4 8 4 及び 1 対のナット 4 8 6 を備える。フレックス 4 2 0 のクランプ用穴を P C B 4 4 0 のクランプ用穴と整列させた後、クランプボルト 4 8 2 を挿入してワッシャー 4 8 4 及びナット 4 8 6 で固定させる。クランプ圧によって、金パンプ 4 4 9、フレックス接触パッド 4 2 3 及び P C B 接触パッド 4 4 3 の間の電氣的接触が実現される。代替として、フレックス接触パッド 4 2 3 と P C B 接触パッド 4 4 3 を圧縮によって一体に結合させることがある。この結合は圧縮の前に接触パッド 4 2 3 及び 4 4 3 に金めっきを施すことによって実現されることがある。

10

【 0 0 3 1 】

図 7 の部分断面図で示した一実施形態では、フレックス 4 2 0 と P C B 4 4 0 間の電気接続はさらにクランプ処理によって実現される。2 つの P C B 4 4 0 a 及び 4 4 0 b と 4 つのフレックス 4 2 0 a、4 2 0 a'、4 2 0 b 及び 4 2 0 b' が 1 つまたは複数のクランプ 4 8 0' によって接合される。第 1 の P C B 4 4 0 a は第 1 及び第 2 のフレックス 4 2 0 a 及び 4 2 0 a' と結合されており、また第 2 の P C B 4 4 0 b は第 3 及び第 4 のフレックス 4 2 0 b 及び 4 2 0 b' と結合されている。別の実施形態では、P C B 4 4 0 に対して 3 つ以上のフレックス 4 2 0 を結合させることがある。

20

【 0 0 3 2 】

上側表面 4 2 1 a 及び下側表面 4 2 2 a を有する第 1 のフレックス 4 2 0 a は下側表面 4 2 2 a に沿って形成した 2 つのフレックス接触パッド 4 2 3 a (本明細書ではこれを第 1 のフレックス下側接触パッド 4 2 3 a と呼ぶ) を有する。上側表面 4 2 1 a' 及び下側表面 4 2 2 a' を有する第 2 のフレックス 4 2 0 a' は上側表面 4 2 1 a' に沿って形成した 2 つのフレックス接触パッド 4 2 5 a' (本明細書ではこれを第 2 のフレックス上側接触パッド 4 2 5 a' と呼ぶ) を有する。下側表面 4 2 2 a' に沿って 4 つのフレックス接触パッド 4 2 3 a' が形成されている。第 2 のフレックス 4 2 0 a' はさらに、第 2 のフレックス上側接触パッド 4 2 5 a' と第 2 のフレックス下側接触パッド 4 2 3 a' の間に接続を提供する 2 つのフレックス貫通ビア 4 2 4 a を含む。第 1 のフレックス 4 2 0 a の下側接触パッド 4 2 3 a の各々は、第 1 のフレックス 4 2 0 a の対応するフレックストレース (図示せず) と結合されており、また第 2 のフレックス 4 2 0 a' の下側接触パッド 4 2 3 a' の各々は、第 2 のフレックス 4 2 0 a' の対応するフレックストレース (図示せず) と結合されている。上側表面 4 2 1 b 及び下側表面 4 2 2 b を有する第 3 のフレックス 4 2 0 b は上側表面 4 2 1 b に沿って形成した 4 つの上側フレックス接触パッド 4 2 5 b と、下側表面 4 2 2 b に沿って形成した 2 つの下側フレックス接触パッド 4 2 3 b と、を有する。第 3 のフレックス 4 2 0 b はさらに、第 3 のフレックス上側接触パッド 4 2 5 b と第 3 のフレックス下側接触パッド 4 2 3 b の間に接続を提供する 2 つのフレックス貫通ビア 4 2 4 b を含む。上側表面 4 2 1 b' 及び下側表面 4 2 2 b' を有する第 4 のフレックス 4 2 0 b' は、上側表面 4 2 1 b' に沿って形成した 2 つの上側フレックス接触パッド 4 2 5 b' を有する。第 3 のフレックス 4 2 0 b の各上側接触パッド 4 2 5 b は、第 3 のフレックス 4 2 0 b の対応するフレックストレース (図示せず) と結合されており、また第 4 のフレックス 4 2 0 b' の各上側接触パッド 4 2 5 b' は第 4 のフレックス 4 2 0 b' の対応するフレックストレース (図示せず) と結合されている。フレックス 4 2 0 内にはクランプ用に 1 つまたは複数の穴 (図示せず) が設けられている。

30

40

【 0 0 3 3 】

上側表面 4 4 1 a 及び下側表面 4 4 2 a を有する第 1 の P C B 4 4 0 a は、上側表面 4 4 1 a に沿って形成した P C B 第 1 接触パッド 4 4 3 a と、上側レベル誘電体層 4 4 5 a

50

内に形成した上側レベルビア 4 4 4 a と、中間レベル誘電体 4 4 7 a 内に形成したアンダーレイ内側導体 4 4 6 a と、誘電体層 4 4 8 a と、を含む。上側表面 4 4 1 b 及び下側表面 4 4 2 b を有する第 2 の PCB 4 4 0 b は、下側表面 4 4 2 b に沿って形成した第 2 の PCB 接触パッド 4 4 3 b と、下側レベル誘電体層 4 4 5 b 内に形成した下側レベルビア 4 4 4 b と、中間レベル誘電体 4 4 7 b 内に形成したアンダーレイ内側導体 4 4 6 b と、オーバーレイ誘電体層 4 4 8 b と、を含む。PCB 4 4 0 内にはクランプ用に 1 つまたは複数の穴（図示せず）が設けられている。各クランプ 4 8 0 ' は、接続用ボルト 4 8 2 '、1 対のワッシャー 4 8 4 ' 及び 1 対のナット 4 8 6 ' を備える。複数の金バンパ 4 2 6（例えば、4 2 6 a、4 2 6 b）は、第 2 のフレックス上側接触パッド 4 2 5 a ' 上及び第 4 のフレックス上側接触パッド 4 2 5 b ' 上に形成されている。複数の金バンパ 4 4 9（例えば、4 4 9 a、4 4 9 b）は、第 1 の PCB 接触パッド 4 4 3 a 上及び第 2 の PCB 接触パッド 4 4 3 b 上に形成されている。フレックス 4 2 0 と PCB 4 4 0 のクランプ用穴を整列させた後、クランプボルト 4 8 2 ' を挿入してワッシャー 4 8 4 ' 及びナット 4 8 6 ' で固定させる。クランプ圧によって金バンパ 4 2 6、4 4 9 とフレックス接触パッド 4 2 3 の間の電氣的接触が実現される。別の実施形態では、フレックス 4 2 0 が 1 つまたは複数のマルチチップモジュールを有する半剛性フレキシブル回路基板（FCB）に取り付けられることがある。さらに別の実施形態では、マルチチップモジュール 4 4 0 がフレックス回路 4 2 0 上に直接装着されることがある。

10

【0034】

図 8 は、超音波撮像システム 2 0 0 内にマルチチップモジュール 1 7 0 ' を備える別の実施形態を表している。例示的な超音波撮像システム 2 0 0 は、システムコンソール 1 1 0 '、ディスプレイ 1 2 0 及びトランスジューサアレイ探触子 1 3 0 ' を含む。図 8 のマルチチップモジュール 1 7 0 ' はシステムコンソール 1 1 0 ' 内に配置されている。探触子 1 3 0 ' は、トランスジューサ素子 1 3 6 ' のアレイ 1 3 4 ' を備える。トランスジューサ素子 1 3 6 ' は、その各々が 1 横列のトランスジューサ素子 1 3 6 ' を備えた複数のサブアレイ 1 4 0 ' の形に配列させている。探触子 1 3 0 ' とシステムコンソール 1 1 0 ' の間でマルチワイヤケーブル 1 3 2 を介して情報が転送される。ケーブル 1 3 2 内の各ワイヤ 1 3 3 は、システムラインコネクタ 1 1 5 と探触子ラインコネクタ 1 3 5 のそれぞれによってシステムコンソール 1 1 0 ' と探触子 1 3 0 ' に結合されている。フレキシブル回路 1 3 7 ' はトランスジューサ素子 1 3 6 ' のサブアレイ 1 4 0 ' を対応する探触子ラインコネクタ 1 3 5 に接続している。コンソール 1 1 0 ' は、主ビーム形成回路 1 1 4、走査変換器 1 1 6、並びに送信回路、受信器回路及び制御器回路を有する複数のマルチチップモジュール 1 7 0 ' と結合されたシステム制御器 1 1 2 を含む。マルチチップモジュール 1 7 0 ' は PCB 1 8 0 上に装着されている。システム制御器 1 1 2 は、マルチチップモジュール 1 7 0 ' 内の制御器回路を不要としてマルチチップモジュール 1 7 0 ' 内の送信回路にタイミング信号を直接提供することがある。主ビーム形成器 1 1 4 は、個々のマルチチップモジュール 1 7 0 ' から電気信号を受け取り、この信号を処理してセクタ走査信号を発生させる。走査変換器 1 1 6 はこのセクタ走査信号をディスプレイ 1 2 0 上での提示に適したラスタ表示信号に変換する。

20

30

【0035】

超音波撮像システムのマルチチップモジュール 1 7 0 の実施形態を説明してきた。マルチチップモジュール 1 7 0 は、トランスジューサ 1 4 2 のサブアレイ 1 4 0 と直接結合されることがある。モジュール 1 7 0 は図 4 に示すように探触子 4 1 0 内のフレキシブル回路 4 2 0 及び PCB 4 4 0 を介して結合させることがある。モジュール 1 7 0 は図 8 に示すようにシステムコンソール 1 1 0 内の PCB 上に装着されることがある。各マルチチップモジュールは積み重ねた一連の集積回路ダイを備えること（例えば、制御器 ASIC、受信器 ASIC 及び送信器 ASIC を積み重ねることによって形成すること）ができる。マルチチップモジュールはさらにビーム形成器回路を備えることがある。マルチチップモジュール構成によってサブアレイ回路ユニット 1 6 0 の 3 次元空間要件に関する大幅な軽減が提供される。これによって、ハンドヘルド型探触子内に高密度で比較的大面積のトラ

40

50

ンスジェーサアレイを形成するように比較的稠密なサブアレイ 1 4 0 をタイル配置することが可能となる。マルチチップモジュール構成によって、サイズの低減及び性能の向上（例えば、寄生キャパシタンスの低下）が提供される。

【 0 0 3 6 】

本発明の幾つかの実施形態について図示し説明してきたが、本発明はこれに限定されるものではない。当業者によって本特許請求の範囲に記載した本発明の精神及び趣旨を逸脱することなく多くの修正形態、変形形態、代替形態及び等価形態が実施されよう。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。

【 図面の簡単な説明 】

【 0 0 3 7 】

【 図 1 】 超音波撮像システムの簡略概要図である。

【 図 2 】 図 1 のシステム内に形成し得る例示的なトランスジェーサ及びマルチチップモジュール回路の断面図である。

【 図 3 】 図 1 のシステム内に形成し得るトランスジェーサ及びマルチチップモジュール回路の別の例の断面図である。

【 図 4 】 図 1 のシステム内への組み込みに適した例示的な探触子ユニットの断面図である。

【 図 5 】 図 4 の探触子ユニット内のマルチチップモジュールを表した断面図である。

【 図 6 】 図 4 に示した探触子ユニットの特徴要素を表した別の断面図である。

【 図 7 】 図 4 に示した探触子ユニットの特徴要素を表した別の断面図である。

【 図 8 】 本発明の一実施形態による超音波撮像システムを表した図である。

【 符号の説明 】

【 0 0 3 8 】

- P 1 1 面
- P 1 2 第 2 の面
- P 1 3 第 3 の面
- P 1 4 第 4 の面
- P 1 5 第 5 の面
- P 2 2 第 2 の面
- P 2 3 第 3 の面
- P 2 4 第 4 の面
- 1 0 0 超音波撮像システム
- 1 1 0 システムコンソール
- 1 1 2 システム制御器
- 1 1 4 主ビーム形成回路
- 1 1 5 ラインコネクター
- 1 1 6 走査変換器
- 1 2 0 ディスプレイ
- 1 3 0 大面積トランスジェーサアレイ探触子ユニット
- 1 3 2 マルチワイヤケーブル
- 1 3 3 1 2 8 本の信号線
- 1 3 4 2 次元線形アレイ
- 1 3 5 ラインコネクター
- 1 3 6 トランスジェーサ素子
- 1 3 7 ライン
- 1 4 0 1 2 8 個のサブアレイ
- 1 4 1 4 つの横列

10

20

30

40

50

1 4 2	8 つの縦列	
1 4 3	マルチ配線ユニット	
1 6 0	1 2 8 個のサブアレイ回路ユニット	
1 7 0	マルチチップモジュール	
1 7 1	上側表面	
1 7 2	下側表面	
2 2 0	ルート設定用サブストレート	
2 2 1	層	
2 2 2	上側導電性トレース	
2 2 4	下側導電性トレース	10
2 2 5	サブストレート結合パッド	
2 2 6	サブストレートビア	
2 2 7	上側表面	
2 2 8	下側表面	
2 2 9	入力 / 出力 (I / O) はんだボール	
2 3 0	送信器 A S I C	
2 3 1	個別のライン	
2 3 2	上側表面	
2 3 4	送信器 A S I C 結合ワイヤ	
2 3 5	送信器 A S I C 結合パッド	20
2 3 7	個別のライン	
2 4 0	受信器 A S I C	
2 4 2	上側表面	
2 4 4	受信器 A S I C 結合ワイヤ	
2 4 5	受信器 A S I C 結合パッド	
2 4 7	単一チャンネルサブアレイ信号線	
2 5 0	制御器 A S I C	
2 5 2	上側表面	
2 5 4	制御器 A S I C 結合用ワイヤ	
2 5 5	制御器 A S I C 結合パッド	30
2 5 7	ライン	
2 6 0	第 1 の接着剤層	
2 6 2	第 2 の接着剤層	
2 6 4	第 3 の接着剤層	
2 6 5	融蝕性プラスチックモールドキャップ	
2 7 0	フレキシブル回路基板 (F C B)	
2 7 1	上側表面	
2 7 2	下側表面	
2 7 3	F C B トレース	
2 7 5	誘電体接着剤	40
2 7 6	ビア	
2 7 7	下側 F C B 接触パッド	
2 7 8	はんだバンプ	
2 8 0	誘電体接着剤	
2 9 1	上側表面	
2 9 2	下側表面	
2 9 3	トランスジューサ接触パッド	
2 9 5	整合層	
2 9 6	圧電材料層	
2 9 7	下側または後側電極	50

2 9 8	前側電極	
2 9 9	切溝	
3 3 0	送信器 A S I C	
3 3 1	上側表面	
3 3 2	下側表面	
3 3 5	送信器 A S I C 結合用パッド	
3 3 6	ダイ貫通ビア	
3 3 7	トレース	
3 3 8	接触パッド	
3 3 9	入力 / 出力 (I / O) はんだボール	10
3 4 0	受信器 A S I C	
3 4 2	上側表面	
3 4 4	受信器 A S I C 結合用ワイヤ	
3 4 5	受信器 A S I C 結合用パッド	
3 5 0	制御器 A S I C	
3 5 2	上側表面	
3 5 4	制御器 A S I C 結合用ワイヤ	
3 5 5	結合用パッド	
3 6 2	接着剤層	
3 6 4	接着剤層	20
3 6 5	絶縁プラスチックモールドキャップ	
3 7 5	誘電体接着剤層	
4 1 0	探触子ユニット	
4 1 2	2 次元アレイ	
4 1 3	トランスジューサ素子	
4 1 5	サブアレイ	
4 2 0	フレキシブル回路	
4 2 1	上側表面	
4 2 2	下側表面	
4 2 3	フレックス接触パッド	30
4 2 6	金バンプ	
4 3 0	非導電性スペーサ	
4 4 0	プリント回路基板 (P C B)	
4 4 1	上側表面	
4 4 2	下側表面	
4 4 3	P C B 接触パッド	
4 4 4	レベルビア	
4 4 5	隣接する誘電体層	
4 4 7	隣接する誘電体層	
4 4 8	隣接する誘電体層	40
4 4 6	内側導体	
4 4 9	金バンプ	
4 6 0	探触子ラインコネクター	
4 6 5	フレキシブルコネクター	
4 7 0	ケーブルバンドル	
4 7 2	システムライン	
4 7 5	誘電体接着剤層	
4 8 0	取外し可能クランプ	
4 8 2	接続用ボルト	
4 8 4	1 対のワッシャー	50

4 8 6 1 対のナット

【図 1】




FIG. 1

【図 2】




FIG. 2

【図 3】





FIG. 3

【図 4】



フロントページの続き

- (72)発明者 ブルーノ・ハンス・ハイダー
アメリカ合衆国、ニューヨーク州、ボールストン・レイク、ウエストサイド・ドライブ、64番
- (72)発明者 キール・クリストファーソン
ノルウェイ、オスロ、モンテペロヴェイエン・7番
- (72)発明者 レイエット・アン・フィッシャー
アメリカ合衆国、ニューヨーク州、ニスカユナ、バークレー・アベニュー、2305番
- (72)発明者 トーマス・ハルヴォースロッド
ノルウェイ、ヴェストフォード、トルヴスロッド、バーベリスヴェイエン・5番
- (72)発明者 ロバート・ウッドニッキ
アメリカ合衆国、ニューヨーク州、ニスカユナ、ドアウォルツ・ブールヴァード、1509番
- Fターム(参考) 4C601 BB03 EE13 GA02 GA03 GB06 GB18 GB41 LL26

专利名称(译)	超声成像系统		
公开(公告)号	JP2008188423A	公开(公告)日	2008-08-21
申请号	JP2008014688	申请日	2008-01-25
[标]申请(专利权)人(译)	通用电气公司		
申请(专利权)人(译)	通用电气公司		
[标]发明人	ブルーノ・ハンス・ハイダー キール・クリストファー・ソン レイエット・アン・フィッシャー トーマス・ハルヴォース・ロッド ロバート・ウッド・ニッキ		
发明人	ブルーノ・ハンス・ハイダー キール・クリストファー・ソン レイエット・アン・フィッシャー トーマス・ハルヴォース・ロッド ロバート・ウッド・ニッキ		
IPC分类号	A61B8/00		
CPC分类号	A61B8/00 A61B1/0005 B06B1/0622 G01S7/5208 G01S15/8925 G01S15/8927 G03B42/06		
FI分类号	A61B8/00		
F-TERM分类号	4C601/BB03 4C601/EE13 4C601/GA02 4C601/GA03 4C601/GB06 4C601/GB18 4C601/GB41 4C601/LL26		
代理人(译)	松本健一 小仓 博		
优先权	11/669235 2007-01-31 US		
其他公开文献	JP5530597B2 JP2008188423A5		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供尺寸和重量减小的超声成像系统。超声成像系统包括形成在子阵列中的多个换能器元件和多个子阵列电路单元。每个单元（160'）中的电路包括以堆叠配置形成的多个集成电路（330,340,350），使得第一集成电路（340）覆盖第二集成电路（330）。配备了。在一个示例中，第一集成电路（340）包括沿其表面（342）的第一多个第一接合焊盘（345）和第二集成电路（330）。沿着第一和第二键合焊盘沿着第一多个键合焊盘（335）的第二多个第二键合焊盘（335），在第一和第二键合焊盘对之间提供耦合线（305）以提供输入/ 344）延伸。点域

