

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6047936号  
(P6047936)

(45) 発行日 平成28年12月21日(2016.12.21)

(24) 登録日 平成28年12月2日(2016.12.2)

(51) Int.Cl. F I  
**HO4R 17/00 (2006.01)** HO4R 17/00 332B  
**A61B 8/00 (2006.01)** A61B 8/00

請求項の数 12 (全 16 頁)

(21) 出願番号	特願2012-134560 (P2012-134560)	(73) 特許権者	000002369
(22) 出願日	平成24年6月14日 (2012.6.14)		セイコーエプソン株式会社
(65) 公開番号	特開2013-258624 (P2013-258624A)		東京都新宿区新宿四丁目1番6号
(43) 公開日	平成25年12月26日 (2013.12.26)	(74) 代理人	100116665
審査請求日	平成27年6月11日 (2015.6.11)		弁理士 渡辺 和昭
		(74) 代理人	100164633
			弁理士 西田 圭介
		(74) 代理人	100179475
			弁理士 仲井 智至
		(74) 代理人	100107261
			弁理士 須澤 修
		(72) 発明者	大西 康憲
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

最終頁に続く

(54) 【発明の名称】 超音波トランスデューサー素子パッケージ、プローブ、プローブヘッド、電子機器、超音波診断装置および超音波トランスデューサー素子パッケージの製造方法

(57) 【特許請求の範囲】

【請求項1】

第1の方向に並ぶ複数の開口を有する複数の基板と、  
前記基板が配置される凹部を有し、前記複数の基板を前記第1の方向と交差する第2の方向に間隔を空けて支持する支持体と、  
前記開口に設けられる超音波トランスデューサー素子と、  
前記凹部に充塞され、前記超音波トランスデューサー素子を被覆する音響整合層と、を備えることを特徴とする超音波トランスデューサー素子パッケージ。

【請求項2】

請求項1に記載の超音波トランスデューサー素子パッケージにおいて、前記支持体の厚み方向からの平面視で、前記第1の方向の開口の間の距離は、前記第2の方向の基板の間の距離より小さいことを特徴とする超音波トランスデューサー素子パッケージ。

【請求項3】

請求項1または2に記載の超音波トランスデューサー素子パッケージにおいて、  
 前記基板の厚み方向からの平面視で前記複数の開口を横切って前記超音波トランスデューサー素子の第1電極を形成する1本の第1導電体と、  
 前記基板の厚み方向からの平面視で個々の前記開口ごとに前記開口を横切って、個別に前記超音波トランスデューサー素子の第2電極を形成する第2導電体と、を備えることを特徴とする超音波トランスデューサー素子パッケージ。

【請求項4】

10

20

請求項 1 ~ 3 のいずれか 1 項に記載の超音波トランスデューサー素子パッケージにおいて、前記基板の間は絶縁体材料により充塞されていることを特徴とする超音波トランスデューサー素子パッケージ。

【請求項 5】

請求項 1 ~ 4 のいずれか 1 項に記載の超音波トランスデューサー素子パッケージにおいて、前記支持体は、前記基板が配置される表面を有する板状部と、前記板状部の前記表面から立ち上がって、前記基板および前記超音波トランスデューサー素子を囲む前記凹部を前記板状部の前記表面に沿って形成する囲い壁とを備えることを特徴とする超音波トランスデューサー素子パッケージ。

【請求項 6】

請求項 1 ~ 5 のいずれか 1 項に記載の超音波トランスデューサー素子パッケージにおいて、前記支持体および前記基板の間に挟まれて前記支持体に前記基板を接着し、前記支持体および前記基板よりも低い剛性を有する接着層を備えることを特徴とする超音波トランスデューサー素子パッケージ。

【請求項 7】

請求項 1 ~ 6 のいずれか 1 項に記載の超音波トランスデューサー素子パッケージにおいて、前記支持体は、相互に平行な母線を有する凹状の湾曲面を有し、前記母線に合わせて前記基板を配置することを特徴とする超音波トランスデューサー素子パッケージ。

【請求項 8】

請求項 1 ~ 7 のいずれか 1 項に記載の超音波トランスデューサー素子パッケージと、前記超音波トランスデューサー素子パッケージを支持する筐体とを備えることを特徴とするプローブ。

【請求項 9】

請求項 8 に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。

【請求項 10】

請求項 8 に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることを特徴とする超音波診断装置。

【請求項 11】

請求項 1 ~ 7 のいずれか 1 項に記載の超音波トランスデューサー素子パッケージと、前記超音波トランスデューサー素子パッケージを支持する筐体とを備えることを特徴とするプローブヘッド。

【請求項 12】

第 1 の方向に並べられた複数の開口を有し、前記開口に超音波トランスデューサー素子が設けられた基板を支持体上で前記第 1 の方向と交差する第 2 の方向に間隔を空けて並べ、

前記支持体により形成された凹部に前記基板を配置し、

前記超音波トランスデューサー素子を被覆するように前記凹部に音響整合層を充塞することを特徴とする超音波トランスデューサー素子パッケージの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、超音波トランスデューサー素子パッケージ、超音波トランスデューサー素子チップ、プローブ、プローブヘッド、電子機器、超音波診断装置および超音波トランスデューサー素子パッケージの製造方法に関する。

【背景技術】

【0002】

例えば特許文献 1 に開示されるように、超音波トランスデューサー素子チップは 1 枚の基板を備える。基板には 1 対の開口が形成される。個々の開口に超音波トランスデューサ

10

20

30

40

50

一素子が設けられる。超音波トランスデューサー素子は振動膜を備える。振動膜は基板の表面から開口を塞ぐ。個々の超音波トランスデューサー素子ごとに振動膜の振動に応じて超音波が生成される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2011-82624号公報

【特許文献2】特開昭63-128899号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

薄膜型の超音波トランスデューサー素子においては、振動の生成にあたって基板上に配設された振動膜ごとに圧電体が形成される。特許文献2に開示されるバルク型の圧電体素子のように超音波トランスデューサー素子は基板から個々の個体片に切り出される必要はない。その一方で、超音波ビームのスキャン方向の焦点を絞るためにはスキャン方向において超音波トランスデューサー素子の間隔は広げられることが望まれる。こうした間隔に応じて超音波ビームの焦点のビーム幅は調整されることができる。こうして超音波スキャン方向にトランスデューサー素子の間隔が広げられると、基板の開口の間に超音波送受信に寄与しない無用な基板領域が作り出されてしまう。

【0005】

本発明の少なくとも1つの態様によれば、無用な基板領域に対応する基板材料の削減を図りつつ超音波トランスデューサー素子列の間隔は広げられて超音波ビームの焦点を絞ることができる。

【課題を解決するための手段】

【0006】

(1)本発明の一態様は、第1の方向に並ぶ複数の開口を有する複数の基板と、前記複数の基板を前記第1の方向と交差する第2の方向に間隔を空けて支持する支持体と、個々の前記開口に設けられる超音波トランスデューサー素子と、を備える超音波トランスデューサー素子パッケージに関する。

【0007】

基板は間隔を空けて配置されることから、基板の間の空間から基板材料は省略されることができる。基板材料の削減を図りつつ、隣接する超音波トランスデューサー素子の間隔は広げられることができる。こうして超音波トランスデューサー素子の間隔が広げられると、超音波ビームの焦点を絞ることができる。

【0008】

(2)前記支持体の厚み方向からの平面視で、前記第1の方向の開口の間の距離は、前記第2の方向の基板の間の距離より小さくてもよい。こうして超音波トランスデューサー素子の間隔は十分に広げられることができる。

【0009】

(3)超音波トランスデューサー素子パッケージは、前記基板の厚み方向からの平面視で前記複数の開口を横切って前記超音波トランスデューサー素子の第1電極を形成する1本の第1導電体と、前記基板の厚み方向からの平面視で個々の前記開口ごとに前記開口を横切って、個別に前記超音波トランスデューサー素子の第2電極を形成する第2導電体と、を備えることができる。複数の超音波トランスデューサー素子に共通に第1導電体は接続される。第1電極から配線の引き出しは簡略化されることができる。

【0010】

(4)前記基板の間は絶縁体材料により充塞されることができる。絶縁体材料の働きで基板の間隔は容易に保持されることができる。

【0011】

(5)前記支持体は、前記基板が配置される表面を有する板状部と、前記板状部の前記

10

20

30

40

50

表面から立ち上がって、前記基板および前記超音波トランスデューサー素子を囲む凹部を前記板状部の前記表面に沿って形成する囲い壁とを備えることができる。このとき、前記凹部には音響整合層が充塞され、前記音響整合層は前記超音波トランスデューサー素子を被覆していることができる。超音波トランスデューサー素子パッケージの製造にあたって流動体の音響整合層素材は囲い壁の内側に流し込まれることができる。こうして音響整合層は簡単に形成されることができる。こうした製造の簡素化は製品コストの低減に寄与することができる。

【0012】

(6) 超音波トランスデューサー素子パッケージは、前記支持体および前記基板の間に挟まれて前記支持体に前記基板を接着し、前記支持体および前記基板よりも低い剛性を有する接着層を備えることができる。基板の振動は接着層で吸収される。支持体に向かって振動の伝達は低減される。したがって、クロストークは低減される。S/N比は向上する。

10

【0013】

(7) 前記支持体は、相互に平行な母線を有する凹状の湾曲面を有し、前記母線に合わせて前記基板を配置することができる。音響レンズなしで超音波ビームのビーム幅は絞られることができる。したがって、薄型化や小型化は実現されることができる。製品コストは低減されることできる。

【0014】

(8) 超音波トランスデューサー素子パッケージはプローブに組み込まれて利用されることできる。プローブは、超音波トランスデューサー素子パッケージと、前記超音波トランスデューサー素子パッケージを支持する筐体とを備えることができる。

20

【0015】

(9) プローブは電子機器に組み込まれて利用されることできる。電子機器は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることできる。

【0016】

(10) プローブは超音波診断装置に組み込まれて利用されることできる。超音波診断装置は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることできる。

30

【0017】

(11) 超音波トランスデューサー素子パッケージはプローブヘッドに組み込まれて利用されることできる。プローブヘッドは、超音波トランスデューサー素子パッケージと、前記超音波トランスデューサー素子パッケージを支持する筐体とを備えることできる。

【0018】

(12) 本発明の他の態様は、所定の方に並べられた複数の開口を有する基板と、個々の前記開口に設けられる超音波トランスデューサー素子と、前記基板の厚み方向からの平面視で前記複数の開口を横切って、前記超音波トランスデューサー素子の第1電極を形成する1本の第1導電体と、前記基板の厚み方向からの平面視で個々の前記開口ごとに前記開口を横切って、個別に前記超音波トランスデューサー素子の第2電極を形成する第2導電体と、を備える超音波トランスデューサー素子チップに関する。こうした超音波トランスデューサー素子チップは前述の超音波トランスデューサー素子パッケージの実現にあたって大いに役立つことできる。

40

【0019】

(13) 本発明のさらに他の態様は、第1の方に並べられた複数の開口を有し、個々の前記開口に超音波トランスデューサー素子が設けられた基板を支持体上で前記第1の方向と交差する第2の方向に間隔を空けて並べる超音波トランスデューサー素子パッケージの製造方法に関する。こうした製造方法は前述の超音波トランスデューサー素子パッケー

50

ジの実現にあたって大いに役立つことができる。

【0020】

なお、前記複数の基板は同一形状に形成されることができる。こうして基板が標準化されると、支持体の設計変更で超音波トランスデューサー素子パッケージは様々な用途に対応することができる。納期の短縮やコストの削減は実現されることができる。

【0021】

また、前記基板はSi、ガラスなどの剛性の高い材料から形成されることができる。個々の基板では開口の間隔は保持されることができる。個々の基板ごとに一定の超音波ビームは形成されることができる。こうした超音波ビームの保持は超音波トランスデューサー素子パッケージの設計の簡素化に寄与することができる。

10

【図面の簡単な説明】

【0022】

【図1】一実施形態に係る電子機器の一具体例すなわち超音波診断装置を概略的に示す外観図である。

【図2】超音波プローブの拡大正面図である。

【図3】超音波トランスデューサー素子パッケージの拡大斜視図である。

【図4】超音波トランスデューサー素子パッケージの透視平面図である。

【図5】図4のA-A線に沿った垂直断面図である。

【図6】図4のB-B線に沿った垂直断面図である。

【図7】超音波診断装置の回路構成を概略的に示すブロック図である。

20

【図8】シリコンウエハー上に形成された可撓膜および第1導電体を概略的に示す部分拡大垂直断面図である。

【図9】第1導電体上に形成された圧電体膜および第1導電膜を概略的に示す部分拡大垂直断面図である。

【図10】シリコンウエハーを覆う導電材の膜を概略的に示す部分拡大垂直断面図である。

【図11】シリコンウエハーに形成された開口を概略的に示す部分拡大垂直断面図である。

【図12】シリコンウエハーから切り出される超音波トランスデューサー素子チップを概略的に示す拡大平面図である。

30

【図13】第2実施形態に係る超音波トランスデューサー素子パッケージの構造を概略的に示す側面図である。

【図14】第3実施形態に係る超音波トランスデューサー素子パッケージに組み込まれる超音波トランスデューサー素子チップを概略的に示す拡大平面図である。

【発明を実施するための形態】

【0023】

以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

【0024】

40

(1) 超音波診断装置の全体構成

図1は本発明の一実施形態に係る電子機器の一具体例すなわち超音波診断装置11の構成を概略的に示す。超音波診断装置11は装置端末12と超音波プローブ(プローブ)13とを備える。装置端末12と超音波プローブ13とはケーブル14で相互に接続される。装置端末12と超音波プローブ13とはケーブル14を通じて電気信号をやりとりする。装置端末12にはディスプレイパネル(表示装置)15が組み込まれる。ディスプレイパネル15の画面は装置端末12の表面で露出する。装置端末12では、後述されるように、超音波プローブ13で検出された超音波に基づき画像が生成される。画像化された検出結果がディスプレイパネル15の画面に表示される。

【0025】

50

図2に示されるように、超音波プローブ13は筐体16を有する。筐体16内には超音波トランスデューサー素子パッケージ(以下「素子パッケージ」という)17が収容される。素子パッケージ17の表面は筐体16の表面で露出することができる。素子パッケージ17は表面から超音波を出力するとともに超音波の反射波を受信する。その他、超音波プローブ13は、プローブ本体13aに着脱自在に連結されるプローブヘッド13bを備えることができる。このとき、素子パッケージ17はプローブヘッド13bの筐体16内に組み込まれることができる。

**【0026】**

図3は第1実施形態に係る素子パッケージ17の外観を概略的に示す。素子パッケージ17は支持体18を備える。支持体18は板材(板状部)19を備える。板材19の表面には囲い壁21が結合される。囲い壁21は板材19の板面から立ち上がって板材19の板面に沿って複数の凹部22を囲む。板材19と囲い壁21とは気密に結合される。

10

**【0027】**

個々の凹部22は長尺の直方体に形成される。個々の凹部22は並列に並ぶ。直方体は支持体18の第1側面18aから反対側の第2側面18bに向かって相互に平行に延びる。個々の凹部22には樹脂材23が充填される。樹脂材23には例えばシリコン樹脂が用いられることができる。

**【0028】**

支持体18の第1側面18aには個々の凹部22ごとに第1導電端子24が配置される。第1導電端子24は支持体18の第1側面18aに固定される。第1導電端子24の配列の両側には1対の第2導電端子25が配置される。すなわち、1対の第2導電端子25の間に第1導電端子24の配列は配置される。第2導電端子25は支持体18の第1側面18aに固定される。第1導電端子24および第2導電端子25は、各々、板材19の表面から板材19の端面を回り込んで板材19の裏面に至ることができる。第1側面18aの反対側の第2側面18bには同様に第1導電端子24および第2導電端子25が配置される(ここでは図示されず)。第1導電端子24および第2導電端子25は例えば銅といった金属材料その他の導電性材料で形成されることことができる。

20

**【0029】**

図4に示されるように、支持体18上には素子アレイ27が形成される。素子アレイ27は超音波トランスデューサー素子(以下「素子」という)28の配列で構成される。配列は複数行複数列のマトリクスで形成される。マトリクスの形成にあたって複数列の超音波トランスデューサー素子列(以下「素子列」という)29が並列に並べられる。素子列29は第1の方向D1に1列(単一の列)に並べられた超音波トランスデューサー素子(以下「素子」という)28で構成される。

30

**【0030】**

個々の凹部22には超音波トランスデューサー素子チップ(以下「素子チップ」という)31が組み込まれる。素子チップ31は長尺の基板32を備える。こうして複数の長尺の基板32は板材19の表面に第1の方向D1に交差する第2の方向D2に間隔を空けて並べられる。ここでは、第2の方向D2は第1の方向D1に直交する。全ての基板32は同一形状に形成される。ここでは、基板32はシリコンから形成される。後述されるように、基板32は1枚の基板すなわちシリコンウエハーから切り出されることことができる。第2の方向D2の基板32の間の距離L2は隣接する基板32の端部間の距離で規定される。

40

**【0031】**

個々の基板32に単一の素子列29が形成される。個々の素子28は圧電素子部33を備える。圧電素子部33は下部電極(第1電極)34、上部電極(第2電極)35および圧電体膜36で構成される。個々の素子28ごとに下部電極34と上部電極35との間に圧電体膜36が挟み込まれる。

**【0032】**

個々の基板32には1本の第1導電体37が形成される。第1導電体37は基板32の

50

一端から他端まで基板 3 2 の長手方向に延びる。第 1 導電体 3 7 は 1 列の素子 2 8 に共通に形成される。第 1 導電体 3 7 は個々の素子 2 8 ごとに下部電極 3 4 を形成する。

【 0 0 3 3 】

個々の基板 3 2 には素子 2 8 と同数の第 2 導電体 3 8 が形成される。第 2 導電体 3 8 は第 1 導電体 3 7 から絶縁される。個々の第 2 導電体 3 8 は基板 3 2 の長手方向を横切る方向に延びる。ここでは、第 2 導電体 3 8 は基板 3 2 の長手方向と直交する方向に延びる。第 2 導電体 3 8 は個々の素子 2 8 ごとに形成される。個々の第 2 導電体 3 8 は相互に絶縁される。第 2 導電体 3 8 は個々の素子 2 8 ごとに上部電極 3 5 を形成する。

【 0 0 3 4 】

支持体 1 8 には、素子列 2 9 の配列の両側で第 3 導電体 3 9 が形成される。第 3 導電体 3 9 は例えば素子アレイ 2 7 の外側で素子列 2 9 に平行に延びる。第 3 導電体 3 9 は両端でそれぞれ第 2 導電端子 2 5 に接続される。こうして第 3 導電体 3 9 は第 1 側面 1 8 a の第 2 導電端子 2 5 と第 2 側面 1 8 b の第 2 導電端子 2 5 との間で延びる。後述されるように、全ての第 2 導電体 3 8 は第 3 導電体 3 9 に接続される。

【 0 0 3 5 】

基板 3 2 ごとに素子 2 8 の通電は切り替えられる。こうした通電の切り替えに応じてラインスキャンやセクタースキャンは実現される。1 列の素子 2 8 は同時に超音波を出力することから、1 列の個数すなわち配列の行数は超音波の出力レベルに応じて決定されることができる。行数は例えば 1 0 ~ 1 5 行程度に設定されればよい。図中では省略されて 5 行が描かれる。配列の列数はスキャンの範囲の広がりに応じて決定されることができる。列数は例えば 1 2 8 列や 2 5 6 列に設定されればよい。図中では省略されて 4 列が描かれる。その他、配列では千鳥配置が確立されてもよい。千鳥配置では偶数列の素子群は奇数列の素子群に対して行ピッチの 2 分の 1 でずらされればよい。奇数列および偶数列の一方の素子数は他方の素子数に比べて 1 つ少なくてもよい。さらには、第 1 導電体 3 7 が圧電素子部 3 3 の上部電極を形成する一方で、第 2 導電体 3 8 が圧電素子部 3 3 の下部電極を形成してもよい。

【 0 0 3 6 】

図 5 に示されるように、個々の素子 2 8 は振動膜 4 2 を有する。振動膜 4 2 の形成にあたって基板 3 2 には個々の素子 2 8 ごとに開口 4 3 が形成される。開口 4 3 は基板 3 2 の長手方向に一列に並べられる。第 1 の方向 D 1 の開口 4 3 の間の距離 L 1 は隣接する開口 4 3 の外縁部間の距離で規定される。開口 4 3 の間の距離 L 1 は基板 3 2 の間の距離 L 2 よりも小さい。基板 3 2 の表面には可撓膜 4 4 が一面に形成される。可撓膜 4 4 は、基板 3 2 の表面に積層される酸化シリコン (  $\text{SiO}_2$  ) 層 4 5 と、酸化シリコン層 4 5 の表面に積層される酸化ジルコニウム (  $\text{ZrO}_2$  ) 層 4 6 とで構成される。可撓膜 4 4 は開口 4 3 に接する。こうして開口 4 3 の輪郭に対応して可撓膜 4 4 の一部が振動膜 4 2 として機能する。酸化シリコン層 4 5 の膜厚は共振周波数に基づき決定されることができる。共振周波数は超音波の周波数に相当する。

【 0 0 3 7 】

振動膜 4 2 の表面に第 1 導電体 3 7、圧電体膜 3 6 および第 2 導電体 3 8 が順番に積層される。第 1 導電体 3 7 は 1 列の開口 4 3 を横切る。第 1 導電体 3 7 には例えばチタン (  $\text{Ti}$  )、イリジウム (  $\text{Ir}$  )、白金 (  $\text{Pt}$  ) およびチタン (  $\text{Ti}$  ) の積層膜が用いられることができる。圧電体膜 3 6 は例えばジルコン酸チタン酸鉛 (  $\text{PZT}$  ) で形成されることができる。第 2 導電体 3 8 は例えばイリジウム (  $\text{Ir}$  ) で形成されることができる。第 2 導電体 3 8 は個々の開口 4 3 ごとに個別に開口 4 3 を横切る。第 1 導電体 3 7 および第 2 導電体 3 8 にはその他の導電材が利用されてもよく、圧電体膜 3 6 にはその他の圧電材料が用いられてもよい。ここでは、上部電極 3 5 の下で圧電体膜 3 6 は完全に下部電極 3 4 を覆う。圧電体膜 3 6 の働きで上部電極 3 5 と下部電極 3 4 との間で短絡は回避されることができる。

【 0 0 3 8 】

個々の第 1 導電端子 2 4 は凹部 2 2 に突出する。第 1 導電体 3 7 は一端で第 1 側面 1 8

10

20

30

40

50

aの第1導電端子24に接続され他端で第2側面18bの第1導電端子24に接続される。接続にあたって例えばそれぞれ1本の導電線47が用いられることができる。こういった導電線47は例えばワイヤボンディングで形成されることができる。こうして1本の第1導電体37の配線は支持体18の外側に引き出されるすることができる。

#### 【0039】

図5から明らかなように、囲い壁21で囲まれる凹部22内には基板32および素子28が収容される。囲い壁21は基板32を囲む凹部を形成する。囲い壁21の高さH1は素子28の高さH2よりも高いことから、樹脂材23は素子28に覆い被さる。基板32の表面は樹脂材23で覆われる。樹脂材23は振動膜42の表面で音響整合層として機能することができる。音響整合層は、振動膜42と対象物との間で音響インピーダンスを調整し超音波の反射を防止する役割を担う。

10

#### 【0040】

図6に示されるように、第2導電体38は第3導電体39に接続される。接続にあたって第3導電体39は第3導電体39に最も近い凹部22に個々の素子28ごとに突出する。第2導電体38は例えば1本の導電線48で第3導電体39に接続される。こういった導電線48は例えばワイヤボンディングで形成されることができる。加えて、素子列29の間では囲い壁21と板材19との間に第4導電体49が配置される。第4導電体49は1行の素子28に則して配置される。第4導電体49は囲い壁21の両側で凹部22に突出する。第2導電体38は例えば1本の導電線50で第4導電体49に接続される。こういった導電線50は例えばワイヤボンディングで形成されることができる。こうして隣接する凹部22では第4導電体49を通じて第2導電体38は電氣的に接続される。その結果、1行の素子28に対応する第2導電体38は1行の両端でそれぞれ第3導電体39に接続される。こうして全ての第2導電体38の配線は第3導電体39を通じて共通に支持体18の外側に引き出されるすることができる。

20

#### 【0041】

図6から明らかなように、素子チップ31は接着層51で支持体18の板材19に固着される。接着層51は板材19および基板32の間に挟まれる。ここでは、接着層51は、硬化して接着機能を発現している接着剤であって、支持体18の板材19および基板32よりも低い剛性を有する。

#### 【0042】

#### (2) 超音波診断装置の回路構成

図7に示されるように、超音波診断装置11は素子パッケージ17に電氣的に接続される集積回路チップ52を備える。集積回路チップ52はマルチプレクサー53および送受信回路54を備える。マルチプレクサー53は素子パッケージ17側のポート群53aと送受信回路54側のポート群53bとを備える。素子パッケージ17側のポート群53aには信号線55経由で第1導電端子24および第2導電端子25が接続される。こうしてポート群53aは素子アレイ27に繋がる。ここでは、送受信回路54側のポート群53bには集積回路チップ52内の規定数の信号線56が接続される。規定数はスキャンにあたって同時に出力される素子28の列数に相当する。マルチプレクサー53はケーブル14側のポートと素子パッケージ17側のポートとの間で相互接続を管理する。

30

40

#### 【0043】

送受信回路54は規定数の切り替えスイッチ57を備える。個々の切り替えスイッチ57はそれぞれ個別に対応の信号線56に接続される。送受信回路54は個々の切り替えスイッチ57ごとに送信経路58および受信経路59を備える。切り替えスイッチ57には送信経路58と受信経路59とが並列に接続される。切り替えスイッチ57はマルチプレクサー53に選択的に送信経路58または受信経路59を接続する。送信経路58にはパルス発生器61が組み込まれる。パルス発生器61は振動膜42の共振周波数に応じた周波数でパルス信号を出力する。受信経路59にはアンプ62、ローパスフィルター(LPF)63およびアナログデジタル変換器(ADC)64が組み込まれる。個々の素子28の検出信号は増幅されてデジタル信号に変換される。

50

## 【 0 0 4 4 】

送受信回路 5 4 は駆動 / 受信回路 6 5 を備える。送信経路 5 8 および受信経路 5 9 は駆動 / 受信回路 6 5 に接続される。駆動 / 受信回路 6 5 はスキヤンの形態に応じて同時にパルサー 6 1 を制御する。駆動 / 受信回路 6 5 はスキヤンの形態に応じて検出信号のデジタル信号を受信する。駆動 / 受信回路 6 5 は制御線 6 6 でマルチプレクサー 5 3 に接続される。マルチプレクサー 5 3 は駆動 / 受信回路 6 5 から供給される制御信号に基づき相互接続の管理を実施する。

## 【 0 0 4 5 】

装置端末 1 2 には処理回路 6 7 が組み込まれる。処理回路 6 7 は例えば中央演算処理装置 (CPU) やメモリーを備えることができる。超音波診断装置 1 1 の全体動作は処理回路 6 7 の処理に従って制御される。ユーザーから入力される指示に応じて処理回路 6 7 は駆動 / 受信回路 6 5 を制御する。処理回路 6 7 は素子 2 8 の検出信号に応じて画像を生成する。画像は描画データで特定される。

10

## 【 0 0 4 6 】

装置端末 1 2 には描画回路 6 8 が組み込まれる。描画回路 6 8 は処理回路 6 7 に接続される。描画回路 6 8 にはディスプレイパネル 1 5 が接続される。描画回路 6 8 は処理回路 6 7 で生成された描画データに応じて駆動信号を生成する。駆動信号はディスプレイパネル 1 5 に送り込まれる。その結果、ディスプレイパネル 1 5 に画像が映し出される。

## 【 0 0 4 7 】

## ( 3 ) 超音波診断装置の動作

次に超音波診断装置 1 1 の動作を簡単に説明する。処理回路 6 7 は駆動 / 受信回路 6 5 に超音波の送信および受信を指示する。駆動 / 受信回路 6 5 はマルチプレクサー 5 3 に制御信号を供給するとともに個々のパルサー 6 1 に駆動信号を供給する。パルサー 6 1 は駆動信号の供給に応じてパルス信号を出力する。マルチプレクサー 5 3 は制御信号の指示に従ってポート群 5 3 b のポートにポート群 5 3 a のポートを接続する。パルス信号はポートの選択に応じて第 1 ~ 第 4 導電体 3 7、3 8、3 9、4 9 を通じて列ごとに素子 2 8 に供給される。パルス信号の供給に応じて振動膜 4 2 は振動する。その結果、対象物 (例えば人体の内部) に向けて所望の超音波は発せられる。

20

## 【 0 0 4 8 】

超音波の送信後、切り替えスイッチ 5 7 は切り替えられる。マルチプレクサー 5 3 はポートの接続関係を維持する。切り替えスイッチ 5 7 は送信経路 5 8 および信号線 5 6 の接続に代えて受信経路 5 9 および信号線 5 6 の接続を確立する。超音波の反射波は振動膜 4 2 を振動させる。その結果、素子 2 8 から検出信号が出力される。検出信号はデジタル信号に変換されて駆動 / 受信回路 6 5 に送り込まれる。

30

## 【 0 0 4 9 】

超音波の送信および受信は繰り返される。繰り返しにあたってマルチプレクサー 5 3 はポートの接続関係を変更する。その結果、ラインスキヤンやセクタスキヤンは実現される。スキヤンが完了すると、処理回路 6 7 は検出信号のデジタル信号に基づき画像を形成する。形成された画像はディスプレイパネル 1 5 の画面に表示される。

## 【 0 0 5 0 】

素子パッケージ 1 7 では凹部 2 2 に素子チップ 3 1 が組み込まれる。隣接する凹部 2 2 は囲い壁 2 1 で相互に隔てられる。したがって、素子チップ 3 1 の基板 3 2 は支持体 1 8 上に間隔を空けて配置される。その結果、基板 3 2 の間の基板材料は省略されることができる。基板材料の削減を図りつつ、隣接する素子列 2 9 の間隔を任意に設定できる。こうして素子列 2 9 の間隔がを任意に設定できると、超音波ビームの焦点距離の自由度は広げられることができる。

40

## 【 0 0 5 1 】

前述のように、基板 3 2 は Si、ガラスなどの剛性の高い材料から形成される。個々の基板 3 2 では開口 4 3 の間隔は確実に保持されることができる。個々の基板 3 2 ごとに一定の超音波ビームは形成されることができる。こうした超音波ビームの保持は素子パッケ

50

ージ 17 の設計の簡素化に寄与することができる。

【 0 0 5 2 】

個々の素子チップ 31 では 1 本の第 1 導電体 37 が一列の開口 43 を横切る。第 1 導電体 37 は一列の圧電体膜 36 に共通に下部電極 34 を形成する。こうして下部電極 34 から配線の引き出しは簡略化されることができる。

【 0 0 5 3 】

素子パッケージ 17 では凹部 22 は囲い壁 21 で相互に隔てられる。しかも、個々の凹部 22 は樹脂材 23 で満たされる。したがって、隣接する基板 32 の間には絶縁体材料が充填される。絶縁体材料の働きで基板 32 の間隔は容易に保持されることができる。

【 0 0 5 4 】

前述のように、支持体 18 は板材 19 および囲い壁 21 を備える。凹部 22 は囲い壁 21 で囲まれ、凹部 22 の下端は板材 19 で閉鎖される。音響整合層の形成にあたって流動体の樹脂材（音響整合層素材）23 は凹部 22 の開口から囲い壁 21 の内側に流し込まれることができる。音響整合層は簡単に形成されることができる。こうした製造の簡素化は製品コストの低減に寄与することができる。

【 0 0 5 5 】

支持体 18 および基板 32 の間には固形の接着層 51 が挟まれる。接着層 51 は支持体 18 および基板 32 よりも低い剛性を有することができる。こうして硬質の支持体 18 および基板 32 の間に低い剛性の接着層 51 が挟み込まれると、接着層 51 は基板 32 の振動を吸収することができる。振動膜 42 の振動時に支持体 18 に向かって振動の伝達は低減されることができる。したがって、クロストークは低減される。S/N 比は向上する。

【 0 0 5 6 】

（ 4 ）超音波トランスデューサー素子チップの製造方法

図 8 に示されるように、シリコンウエハー（基板）71 の表面に第 1 導電体 37 の集合体を形成する。同一形状の第 1 導電体 37 を並列に並べられることができる。第 1 導電体 37 の形成に先立ってシリコンウエハー 71 の表面には酸化シリコン膜 72 および酸化ジルコニウム膜 73 を順に形成する。酸化ジルコニウム膜 73 の表面には導電材の膜を形成する。導電材の膜はチタン、イリジウム、白金およびチタンの積層膜で構成する。フォトリソグラフィ技術に基づき導電膜から第 1 導電体 37 を成形する。

【 0 0 5 7 】

図 9 に示されるように、第 1 導電体 37 の表面で個々の素子 28 ごとに圧電体膜 36 および第 1 導電膜 74 を形成する。圧電体膜 36 および第 1 導電膜 74 の形成にあたってシリコンウエハー 71 の表面には圧電材の膜および導電材の膜を成膜する。圧電材の膜は PZT 膜から構成する。導電材の膜はイリジウム膜から構成する。フォトリソグラフィ技術に基づき個々の素子 28 ごとに圧電材の膜および導電材の膜から圧電体膜 36 および第 1 導電膜 74 を成形する。

【 0 0 5 8 】

続いて、図 10 に示されるように、シリコンウエハー 71 の表面に導電材の膜 75 を成膜する。導電材の膜 75 は第 1 導電膜 74 に覆い被さる。そして、フォトリソグラフィ技術に基づき導電材の膜 75 から第 2 導電膜を成形する。第 2 導電膜は、第 1 導電体 37 に直交する方向に延び、次々と第 1 導電体 37 を横切る。第 2 導電膜は行方向に第 1 導電膜 74 を接続する。第 1 導電膜 74 および第 2 導電膜は第 2 導電体 38 を構成する。ここでは、第 1 導電膜 74 は上部電極 35 の下層に相当する。

【 0 0 5 9 】

その後、図 11 に示されるように、シリコンウエハー 71 の裏面からアレイ状の開口 43 を形成する。開口 43 の形成にあたってエッチング処理を施す。酸化シリコン膜 72 はエッチングストップ層として機能する。酸化シリコン膜 72 および酸化ジルコニウム膜 73 に振動膜 42 を区画する。

【 0 0 6 0 】

開口 43 の形成後、図 12 に示されるように、シリコンウエハー 71 は第 1 導電体 37

10

20

30

40

50

で接続される素子列 29 ごとに切り分ける。こうして素子チップ 31 が製造される。切り出された素子チップ 31 は支持体 18 上で間隔を空けて相互に並列に並べる。前述のように、個々の素子チップ 31 を支持体 18 の凹部 22 に収容する。素子チップ 31 の配置にあたって予め支持体 18 は用意しておく。支持体 18 は板材 19 に囲い壁 21 を貼り合わせて形成する。板材 19 および囲い壁 21 は例えば硬質の樹脂材から成型することができる。貼り合わせに先立って板材 19 には第 1 導電端子 24 や第 2 導電端子 25、第 3 および第 4 導電体 39、49 を形成する。素子チップ 31 は板材 19 の表面に接着層 51 で固定する。その後、導電線 47、48 を形成する。導電線 47、48 の形成後、凹部 22 には流動体の樹脂材 23 (音響整合層素材) を流し込む。

#### 【0061】

1 枚のシリコンウエハー 71 上には 1 つの素子チップ 31 に相当する第 1 導電体 37、圧電体膜 36、第 2 導電体 38 および開口 43 が繰り返しパターンで形成することができる。素子チップ 31 は簡単に同一形状に形成することができる。こうして素子チップ 31 が標準化されると、支持体 18 の設計変更で素子パッケージ 17 は様々な用途に対応することができる。納期の短縮やコストの削減は実現されることことができる。

#### 【0062】

##### (5) 第 2 実施形態に係る超音波トランスデューサー素子パッケージ

図 13 は第 2 実施形態に係る素子パッケージ 17 a の構造を概略的に示す。この素子パッケージ 17 a では凹状の湾曲面 81 を有する。湾曲面 81 は例えば板材 19 a の表面で規定される。湾曲面 81 は相互に平行な母線 82 を有する。したがって、母線 82 に直交する仮想平面内で湾曲面 81 の曲率は特定される。湾曲面 81 は一律な曲率を有すればよい。

#### 【0063】

湾曲面 81 に倣って凹部 22 は区画される。凹部 22 内で素子チップ 31 は湾曲面 81 に固定される。素子チップ 31 は湾曲面 81 の母線 82 に平行に配置される。個々の素子 28 の振動膜 42 は、母線 82 および湾曲面 81 の接線を含む仮想平面に平行に広がる。ここでは、母線 82 は等間隔に特定される。

#### 【0064】

第 2 実施形態に係る素子パッケージ 17 a では相互に平行な母線 82 に合わせて基板 32 が配置される。マトリクス of 1 行の素子 28 では振動膜 42 の垂線 83 は 1 点に集束する。したがって、音響レンズなしで超音波ビームのビーム幅は絞られることができる。薄型化や小型化は実現されることことができる。製品コストは低減されることことができる。

#### 【0065】

ここでは、素子パッケージ 17 a の底面すなわち板材 19 a の裏面は平面 HP に形成される。こうした平面 HP によれば、素子パッケージ 17 a は平面上に簡単に設置されることことができる。第 1 導電端子 24 および第 2 導電端子 25 は平面 HP に沿って配置されることから、第 1 導電端子 24 および第 2 導電端子 25 に対して簡単に導電接続は確立されることことができる。ただし、板材 19 a は均一な板厚で形成されてもよい。したがって、素子パッケージ 17 a の底面は湾曲してもよい。こうして板厚が均一に設定されると、曲げ加工で板材 19 a は簡単に製造されることことができる。その他、板材 19 a および囲い壁 21 には軟性の樹脂が利用されてもよい。板材 19 a および囲い壁 21 は設置面の形状に倣って変形することができる。その結果、設置面の曲率に応じて様々な曲率の湾曲面 81 は提供されることことができる。素子パッケージ 17 a は様々な焦点距離の超音波ビームに対応することことができる。

#### 【0066】

##### (6) 第 3 実施形態に係る超音波トランスデューサー素子パッケージ

図 14 は第 3 実施形態に係る素子パッケージに利用される素子チップ 31 a を示す。素子チップ 31 a では基板 32 の板面に 1 本の第 1 導電体 37 に並列に 1 本の第 3 導電体 84 が形成される。第 3 導電体 84 は第 1 導電体 37 から絶縁される。第 3 導電体 84 は基板 32 の一端から他端まで基板 32 の長手方向に延びる。第 3 導電体 84 にはそれぞれ第

10

20

30

40

50

2 導電体 3 8 が接続される。こうして第 3 導電体 8 4 は個々の素子チップ 3 1 a ごとに支持体 1 8 の外側に引き出されることことができる。

【 0 0 6 7 】

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、超音波診断装置 1 1 や超音波プローブ 1 3、超音波トランスデューサー素子パッケージ 1 7、1 7 a、素子アレイ 2 7、超音波トランスデューサー素子 2 8、制御回路チップ 5 2 等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。

10


【符号の説明】

【 0 0 6 8 】


1 1 電子機器としての超音波診断装置、1 3 プローブ（超音波プローブ）、1 3 b プローブヘッド、1 5 表示装置（ディスプレイパネル）、1 6 筐体、1 7 超音波トランスデューサー素子パッケージ、1 7 a 超音波トランスデューサー素子パッケージ、1 8 支持体、1 9 板状部（板材）、1 9 a 板状部（板材）、2 1 囲い壁、2 2 凹部、2 3 音響整合層（樹脂材）、2 8 超音波トランスデューサー素子、3 1 超音波トランスデューサー素子チップ、3 1 a 超音波トランスデューサー素子チップ、3 2 基板、3 4 第 1 電極（下部電極）、3 5 第 2 電極（上部電極）、3 7 第 1 導電体、3 8 第 2 導電体、4 3 開口、5 1 接着層、8 1 湾曲面、8 2 母線。

20


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】



【 図 5 】




【 図 6 】





【 図 1 4 】



---

フロントページの続き

審査官 大石 剛

- (56)参考文献 特開2013-144063(JP,A)  
特開2008-148720(JP,A)  
特開2002-085361(JP,A)  
特開昭58-017359(JP,A)  
特開昭55-094242(JP,A)  
特開平08-173432(JP,A)

- (58)調査した分野(Int.Cl., DB名)  
A61B 8/00  
H04R 17/00

专利名称(译)	超声换能器元件封装，探针，探针头，电子仪器，超声诊断设备和制造超声换能器元件封装的方法		
公开(公告)号	<a href="#">JP6047936B2</a>	公开(公告)日	2016-12-21
申请号	JP2012134560	申请日	2012-06-14
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
当前申请(专利权)人(译)	精工爱普生公司		
[标]发明人	大西康憲		
发明人	大西 康憲		
IPC分类号	H04R17/00 A61B8/00		
CPC分类号	A61B8/4494 A61B8/00 A61B8/13 A61B8/4483 B06B1/0629 H01L41/25 Y10T29/42		
FI分类号	H04R17/00.332.B A61B8/00		
F-TERM分类号	4C601/EE12 4C601/GB06 4C601/GB21 4C601/GB46 5D019/AA26 5D019/BB19 5D019/EE02 5D019/FF04 5D019/GG11 5D019/HH03		
代理人(译)	渡边和明 西田圭介 仲井智至 须泽修		
审查员(译)	大石刚		
其他公开文献	JP2013258624A		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：扩大超声换能器元件的间隔，同时减少基板材料。超声换能器元件封装包括多个基板。基板32具有沿第一方向D1排列的多个开口。例如，开口在基板32的纵向方向上对齐。多个基板32以第二方向D2上的空间支撑在支撑件18上。第二方向D2与第一方向D1交叉。超声换能器元件28设置在各个开口中。从基板32之间的空间省略基板材料。点域

4

(19) 日本国特許庁 (JP)	(12) 特許公報 (B2)	(11) 特許番号 特許第6047936号 (P6047936)
(45) 発行日 平成28年12月21日 (2016.12.21)	(24) 登録日 平成28年12月2日 (2016.12.2)	
(51) Int. Cl. H04R 17/00 (2006.01) A61B 8/00 (2006.01)	F 1 H04R 17/00 A61B 8/00	3 3 2 B
請求項の数 12 (全 16 頁)		
(21) 出願番号 特願2012-134560 (P2012-134560)	(73) 特許権者 000002369 セイコーエプソン株式会社	
(22) 出願日 平成24年6月14日 (2012.6.14)	(74) 代理人 100116685 東京都新宿区新宿四丁目1番6号	
(65) 公開番号 特開2013-258624 (P2013-258624A)	(74) 代理人 100164633 弁理士 渡辺 和昭	
(43) 公開日 平成25年12月26日 (2013.12.26)	(74) 代理人 100179475 弁理士 西田 圭介	
審査請求日 平成27年6月11日 (2015.6.11)	(74) 代理人 100179475 弁理士 仲井 智至	
	(74) 代理人 100107261 弁理士 須澤 修	
	(72) 発明者 大西 康憲 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内	

最終頁に続く

(54) 【発明の名称】 超音波トランスデューサー素子パッケージ、プローブ、プローブヘッド、電子機器、超音波診断装置および超音波トランスデューサー素子パッケージの製造方法