

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-143615

(P2012-143615A)

(43) 公開日 平成24年8月2日(2012. 8. 2)

(51) Int.Cl.	F I	テーマコード (参考)
A 6 1 B 8/12 (2006.01)	A 6 1 B 8/12	4 C 6 0 1
H 0 4 R 17/00 (2006.01)	H 0 4 R 17/00 3 3 2 A	5 D 0 1 9

審査請求 有 請求項の数 63 O L 外国語出願 (全 78 頁)

(21) 出願番号	特願2012-94831 (P2012-94831)	(71) 出願人	500240896
(22) 出願日	平成24年4月18日 (2012. 4. 18)		リサーチ・トライアングル・インスティテュート
(62) 分割の表示	特願2009-535246 (P2009-535246)の分割		アメリカ合衆国・ノース・カロライナ・27709・リサーチ・トライアングル・パーク・ピー・オー・ボックス・12194・コーンウォリス・ロード・3040
原出願日	平成18年11月3日 (2006. 11. 3)	(74) 代理人	100108453 弁理士 村山 靖彦
		(74) 代理人	100064908 弁理士 志賀 正武
		(74) 代理人	100089037 弁理士 渡邊 隆
		(74) 代理人	100110364 弁理士 実広 信哉

最終頁に続く


(54) 【発明の名称】 撓みモードの圧電性変換器を用いる増強された超音波画像診断用プローブ

(57) 【要約】

【課題】本発明は、圧電性変換器による増強された撓みモードの信号を生み出す方法、及びそれを用いた超音波画像診断用プローブに関する。

【解決手段】圧電性超音波変換器から増強された受信信号を生み出す方法が述べられる。前記方法は、撓みモードで操作可能な圧電性素子を備えている圧電性超音波変換器を提供する段階と、前記圧電性素子によって音響信号を受信する段階と、前記音響信号を受信する段階に先立って、及び/または前記音響信号を受信する段階と同時に、前記圧電性素子にDCバイアスを印加する段階と、及び前記圧電性素子による前記音響信号を受信する段階の結果として、前記圧電性素子から増強された受信信号を生成する段階と、を備えている。上記方法を用いるpMUTベースの画像診断プローブが同様に述べられる。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

超音波画像診断カテーテルであって、
血管生体内部への挿入及び内部での操作のための遠位端、及び血管生体内部での前記カテーテルの前記遠位端の操作を通して利用者に制御を提供する近位端を有するハウジングと、
前記遠位端の近位にあるハウジング内部に位置された圧電性超音波変換機と、を備えており、
前記変換機は、
基板と、
前記基板を通して複数の開口を画定する複数のサイドウォールと、
前記基板上の相隔下部電極であって、それぞれが複数の開口の一つに及んでいる相隔下部電極と、
それぞれの前記下部電極上の相隔圧電性素子と、
前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導電性フィルムであって、それぞれが前記基板を通して前記下部電極と接触している導電性フィルムと、
を備えており、開口キャビティがそれぞれの前記開口内に維持されていることを特徴とする超音波画像診断カテーテル。

10

【請求項 2】

前記圧電性超音波変換器は p M U T である請求項 1 に記載の超音波画像診断カテーテル。

20

【請求項 3】

前記圧電性変換器に D C バイアスを印加するための手段をさらに備えている請求項 1 に記載の超音波画像診断カテーテル。

【請求項 4】

前記カテーテルハウジングの遠位端の近位にあり、及び前記圧電性超音波変換器に隣接する音響窓をさらに備えている請求項 1 に記載の超音波画像診断カテーテル。

【請求項 5】

前記音響窓の間に位置され、前記圧電性超音波変換器に接触している整合音響層をさらに備えている請求項 4 に記載の超音波画像診断カテーテル。

30

【請求項 6】

前記カテーテルハウジングの遠位端は開口を備えている請求項 1 に記載の超音波画像診断カテーテル。

【請求項 7】

前記カテーテルハウジングは、前記カテーテルハウジングの前記遠位端で前記開口と連結している内部経路をさらに備えている請求項 6 に記載の超音波画像診断カテーテル。

【請求項 8】

前記圧電性超音波変換器の前記基板は、前記基板を通るボアを備えており、前記ボアは前記内部経路、及び前記カテーテルハウジングの前記遠位端で前記開口と接続可能である請求項 7 に記載の超音波画像診断カテーテル。

40

【請求項 9】

前記内部経路、開口及びボアと接続可能な操作部材をさらに備えている請求項 8 に記載の超音波画像診断カテーテル。

【請求項 10】

前記操作部材は、ガイドワイヤである請求項 9 に記載の超音波画像診断カテーテル。

【請求項 11】

前記操作部材は、外科的機器または光学的な画像診断ファイバーである請求項 9 に記載の超音波画像診断カテーテル。

【請求項 12】

前記圧電性超音波変換器は、前方または側方画像診断のために構成された請求項 1 に記

50

載の超音波画像診断カテーテル。

【請求項 13】

前記コンフォーマルな導体フィルムの下に横たわる前記複数の開口の前記サイドウォールのそれぞれの上のコンフォーマルな絶縁フィルムをさらに備えている請求項 1 に記載の超音波画像診断カテーテル。

【請求項 14】

前記下部電極の下に横たわる前記基板上の第 1 誘電フィルムをさらに備えている請求項 1 に記載の超音波画像診断カテーテル。

【請求項 15】

前記圧電性素子の間に第 2 誘電フィルムをさらに備えている請求項 1 に記載の超音波画像診断カテーテル。

10

【請求項 16】

前記第 2 誘電フィルムは前記圧電性素子の上端上に配置された請求項 15 に記載の超音波画像診断カテーテル。

【請求項 17】

前記基板上に接地パッドをさらに備えている請求項 1 に記載の超音波画像診断カテーテル。

【請求項 18】

前記圧電性素子、及び前記接地パッドに接触している頂部電極をさらに備えている請求項 17 に記載の超音波画像診断カテーテル。

20

【請求項 19】

前記頂部電極及び前記コンフォーマルな導体フィルムは金属フィルムを備えている請求項 18 に記載の超音波画像診断カテーテル。

【請求項 20】

前記圧電性素子は、一次元または二次元配列を形成する請求項 1 に記載の超音波画像診断カテーテル。

【請求項 21】

前記基板はシリコンウェーハを備えている請求項 1 に記載の超音波画像診断カテーテル。

【請求項 22】

前記シリコンウェーハはシリコン・オン・インシュレータウェーハである請求項 21 に記載の超音波画像診断カテーテル。

30

【請求項 23】

前記圧電性素子の前記下部電極と前記開口の前記コンフォーマルな導体フィルムとの間の電氣的な接触にある、ドーパされたシリコン層をさらに備えている請求項 22 に記載の超音波画像診断カテーテル。

【請求項 24】

半導体デバイスに垂直に集積された前記圧電性超音波変換器をさらに備えており、前記変換器は、前記半導体デバイスに電氣的に接続され取り付けられている請求項 1 に記載の超音波画像診断カテーテル。

40

【請求項 25】

前記半導体デバイスは、相補型金属酸化膜半導体チップである請求項 24 に記載の超音波画像診断カテーテル。

【請求項 26】

前記半導体デバイスは前記圧電性変換器へ DC バイアスを印加するための手段をさらに備えている請求項 24 に記載の超音波画像診断カテーテル。

【請求項 27】

前記開口キャビティに面している前記半導体デバイスの表面上にポリマーフィルムをさらに備えている請求項 24 に記載の超音波画像診断カテーテル。

【請求項 28】

50

前記超音波変換器と前記半導体デバイスとの間に粘着層をさらに備えている請求項 2 4 に記載の超音波画像診断カテーテル。

【請求項 2 9】

前記超音波変換器を前記半導体デバイスに電氣的に接続する前記粘着層において金属接触をさらに備えている請求項 2 8 に記載の超音波画像診断カテーテル。

【請求項 3 0】

前記金属接触は、前記超音波変換器と前記半導体デバイスとの間の前記粘着層を通してエッチングされたビアである請求項 2 9 に記載の超音波画像診断カテーテル。

【請求項 3 1】

前記複数の圧電性素子のそれぞれは独立して操作され、全ての素子が同時に操作され、または素子のサブセットが、配列においてより大きく独立に操作された素子のサブセットを形成するために電氣的に接続されうる請求項 1 に記載の超音波画像診断カテーテル。

10

【請求項 3 2】

超音波画像診断カテーテルであって、

血管生体内部への挿入及び内部での操作のための遠位端、及び血管生体内部での前記カテーテルの前記遠位端の操作を通して利用者に制御を提供する近位端を有するハウジングと、

前記遠位端の近位にあるハウジング内部に位置された圧電性超音波変換機と、を備えており、

前記変換機は、

20

基板と、

前記基板を部分的に通っている複数の開口を画定する複数のサイドウォールと、

前記基板上に相隔圧電性素子であって、それぞれが前記複数の開口の一つの上に位置された相隔圧電性素子と、

前記基板上の相隔下部電極の対であって、それぞれは前記相隔圧電性素子のそれぞれと接触している前記相隔下部電極の対と、

前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導電フィルムであって、それぞれは前記基板を通して前記下部電極と電氣的相互接続にあり、それぞれの前記開口内に開口キャビティが維持された導電フィルムと、

前記基板上の接地パッドと、

30

前記圧電性素子の間の第 2 誘電フィルムと、

前記圧電性素子と前記接地パッドと接触している頂部電極と、

前記超音波変換機に取り付けられた半導体デバイスであって、前記コンフォーマルな導電フィルムに電氣的に接続されている前記半導体デバイスと、

を備えている超音波画像診断カテーテル。

【請求項 3 3】

前記圧電性超音波変換器は、p M U T である請求項 3 2 に記載の超音波画像診断カテーテル。

【請求項 3 4】

前記圧電性変換器に D C バイアスを印加する手段をさらに備えている請求項 3 2 に記載の超音波画像診断カテーテル。

40

【請求項 3 5】

前記圧電性変換器に D C バイアスを印加する手段は、前記半導体デバイスに集積された請求項 3 4 に記載の超音波画像診断カテーテル。

【請求項 3 6】

前記カテーテルハウジングの遠位端に近位し、及び前記圧電性超音波変換器に隣接する音響窓をさらに備えている請求項 3 2 に記載の超音波画像診断カテーテル。

【請求項 3 7】

前記音響窓の間に配置され、及び前記圧電性超音波変換器に接触している整合音響層をさらに備えている請求項 3 6 に記載の超音波画像診断カテーテル。

50

【請求項 38】

前記カテーテルハウジングの前記遠位端は開口を備えている請求項 32 に記載の超音波画像診断カテーテル。

【請求項 39】

前記カテーテルハウジングは、前記カテーテルハウジングの前記遠位端で前記開口と接続する内部経路をさらに備えている請求項 38 に記載の超音波画像診断カテーテル。

【請求項 40】

前記圧電性超音波変換器の前記基板は、前記基板を通るボアを備えており、前記ボアは前記内部経路、及び前記カテーテルハウジングの前記遠位端での前記開口と接続可能である請求項 39 に記載の超音波画像診断カテーテル。

10

【請求項 41】

前記内部経路、開口及びボアと接続可能な操作部材をさらに備えている請求項 40 に記載の超音波画像診断カテーテル。

【請求項 42】

前記操作部材はガイドワイヤである請求項 41 に記載の超音波画像診断カテーテル。

【請求項 43】

前記操作部材は、外科的機器または光学的な画像診断ファイバーである請求項 41 に記載の超音波画像診断カテーテル。

【請求項 44】

前記圧電性超音波変換器は前方または側方画像診断のために構成された請求項 32 に記載の超音波画像診断カテーテル。

20

【請求項 45】

前記第 1 誘電体及び前記基板の一部を通る相隔ビアをさらに備えている請求項 32 に記載の超音波画像診断カテーテル。

【請求項 46】

前記下部電極と前記コンフォーマルな導電性フィルムの間の電気的な接続を提供するように、前記相隔ビアにおいて金属化をさらに備えている請求項 45 に記載の超音波画像診断カテーテル。

【請求項 47】

前記相隔ビアは、前記超音波変換器と前記半導体デバイスの間の前記粘着層を通してエッチングされる請求項 46 に記載の超音波画像診断カテーテル。

30

【請求項 48】

前記開口キャビティに面する前記半導体デバイスの表面上にポリマーフィルムをさらに備えている請求項 32 に記載の超音波画像診断カテーテル。

【請求項 49】

前記半導体デバイスは、相補型金属酸化膜半導体チップである請求項 32 に記載の超音波画像診断カテーテル。

【請求項 50】

前記基板はシリコンウェーハである請求項 32 に記載の超音波画像診断カテーテル。

【請求項 51】

前記シリコンウェーハは、シリコン・オン・インシュレータウェーハである請求項 50 に記載の超音波画像診断カテーテル。

40

【請求項 52】

前記圧電性素子の前記下部電極と前記開口の前記コンフォーマルな導体フィルムとの間に、ドーブされたシリコン層をさらに備えている請求項 51 に記載の超音波画像診断カテーテル。

【請求項 53】

前記超音波変換器と前記半導体デバイスとの間に粘着層をさらに備えている請求項 32 に記載の超音波画像診断カテーテル。

【請求項 54】

50

前記超音波変換器を前記半導体デバイスに電氣的に接続する前記粘着層において、金属接触をさらに備えている請求項 5 3 に記載の超音波画像診断カテーテル。

【請求項 5 5】

前記金属接触は、前記超音波変換器と前記半導体デバイスの間の前記粘着層を通してエッチングされたビアである請求項 5 4 に記載の超音波画像診断カテーテル。

【請求項 5 6】

前記複数の圧電性素子のそれぞれは独立に操作され、全ての素子が同時に操作され、または素子のサブセットが、配列においてより大きく独立に操作された素子のサブセットを形成するために電氣的に接続されうる請求項 3 2 に記載の超音波画像診断カテーテル。

【請求項 5 7】

前記圧電性素子は、一次元、または二次元配列を形成する請求項 3 2 に記載の超音波画像診断カテーテル。

【請求項 5 8】

超音波画像診断プローブであって、

遠位端を有しているハウジングと、

前記遠位端に近位する前記ハウジング内に配置された圧電性超音波変換器であって、前記変換器は、

基板と、

前記基板を通る複数の開口を画定する複数のサイドウォールと、

前記基板上の相隔下部電極であって、それぞれは複数の開口のうちの一つに及んでいる相隔下部電極と、

それぞれの前記下部電極の上の相隔圧電性素子と、

前記複数の開口のそれぞれの前記サイドウォールの上のコンフォーマルな導体フィルムであって、それぞれは前記下部電極の一つ以上と接触しており、開口キャビティがそれぞれの前記開口において維持されているコンフォーマルな導体フィルムと、

前記圧電性変換器に DC バイアスを印加する手段と、

を備えている超音波画像診断プローブ。

【請求項 5 9】

超音波画像診断プローブであって、

遠位端を有しているハウジングと、

前記遠位端に近位する前記ハウジング内に配置された圧電性超音波変換器であって、前記変換器は、

基板と、

前記基板を通る複数の開口を画定する複数のサイドウォールと、

前記基板上の第 1 誘電層と、

前記第 1 誘電層の上の相隔下部電極と、

それぞれの相隔下部電極は、複数の開口のうちの一つに及んでおり、

それぞれの前記下部電極の上の相隔圧電性素子と、

前記複数の開口のそれぞれの前記サイドウォールの上のコンフォーマルな絶縁フィルムと、

それぞれの前記絶縁フィルムの上のコンフォーマルな導体フィルムであって、それぞれは前記下部電極の一つ以上と接触し、開口キャビティがそれぞれの前記開口において維持されているコンフォーマルな導体フィルムと、

前記基板上の接地パッドと、

前記圧電性素子の間の第 2 誘電フィルムと、

前記圧電性素子及び前記接地パッドと接触している頂部電極と、

前記超音波変換器に取り付けられた半導体デバイスであって、前記コンフォーマルな導体フィルムが前記半導体デバイスに電氣的に接続されている半導体デバイスと、

前記圧電性変換器に DC バイアスを印加する手段と、

を備えている超音波画像診断プローブ。

10

20

30

40

50

【請求項 60】

超音波画像診断プローブであって、
遠位端を有しているハウジングと、
前記遠位端に近位する前記ハウジング内に配置された圧電性超音波変換器であって、前記変換器は、
基板と、
前記基板を部分的に通る複数の開口を画定する複数のサイドウォールと、
前記基板上の相隔圧電性素子であって、それぞれは前記複数の開口のうちの一つの上に位置されている相隔圧電性素子と、
前記基板上の相隔下部電極の対であって、それぞれは前記相隔圧電性素子に接触している相隔下部電極の対と、
前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導体フィルムであって、それぞれは前記基板を通して前記下部電極と共に電氣的な相互接続にあり、及び開口キャビティは前記開口のそれぞれにおいて維持されているコンフォーマルな導体フィルムと、
を備えている超音波画像診断プローブ。

10

【請求項 61】

超音波画像診断プローブであって、
遠位端を有しているハウジングと、
前記遠位端に近位する前記ハウジング内に配置された圧電性超音波変換器であって、前記変換器は、
基板と、
前記基板を部分的に通る複数の開口を画定する複数のサイドウォールと、
前記基板上の相隔圧電性素子であって、それぞれは前記複数の開口のうちの一つの上に位置されている相隔圧電性素子と、
前記基板上の相隔下部電極の対であって、それぞれは前記相隔圧電性素子に接触している相隔下部電極の対と、
前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな絶縁フィルムと、
前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導体フィルムであって、それぞれは前記基板版を通して前記下部電極に電氣的に相互接続しており、及び開口キャビティは、それぞれの前記開口において維持されているコンフォーマルな導体フィルムと、
前記基板上の接地パッドと、
前記圧電性素子の間の第2誘電フィルムと、
前記圧電性素子及び前記接地パッドと接触している頂部電極と、
前記超音波変換器に取り付けられた半導体デバイスであって、前記コンフォーマルな導体フィルムが前記半導体デバイスに電氣的に接続されている半導体デバイスと、
を備えている超音波画像診断プローブ。

20

30

【請求項 62】

圧電性超音波変換器であって、
基板と、
前記基板を部分的に通る複数の開口を画定する複数のサイドウォールと、
前記基板上の相隔圧電性素子であって、それぞれは前記複数の開口のうちの一つの上に位置されている相隔圧電性素子と、
前記基板上の相隔下部電極の対であって、それぞれは前記相隔圧電性素子に接触している相隔下部電極の対と、
前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導体フィルムであって、それぞれは前記基板を通して前記下部電極と共に電氣的な相互接続にあり、開口キャビティはそれぞれの前記開口において維持されているコンフォーマルな導体フィルム

40

50

と、

を備えている圧電性超音波変換器。

【請求項 63】

圧電性超音波変換器であって、

基板と、

前記基板を部分的に通る複数の開口を画定する複数のサイドウォールと、

前記基板上の相隔圧電性素子であって、それぞれは前記複数の開口のうちの一つの上に位置されている相隔圧電性素子と、

前記基板上の相隔下部電極の対であって、それぞれは前記相隔圧電性素子に接触している相隔下部電極の対と、

10

前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな絶縁フィルムと

、

前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導体フィルムであって、それぞれは、前記基板版を通して前記下部電極に電氣的に相互接続しており、開口キャパティはそれぞれの前記開口において維持されているコンフォーマルな導体フィルムと、

前記基板上の接地パッドと、

前記圧電性素子の間の第 2 誘電フィルムと、

前記圧電性素子及び前記接地パッドと接触している頂部電極と、

前記超音波変換器に取り付けられた半導体デバイスであって、前記コンフォーマルな導体フィルムが前記半導体デバイスに電氣的に接続されている半導体デバイスと、

20

を備えている圧電性超音波変換器

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、圧電性変換器による増強された撓みモードの信号を生み出す方法、及びそれを用いた超音波画像診断用プローブに関する。

【背景技術】

【0002】

超音波変換器は、非侵襲的、及び生体内での医療画像診断に対して特に有用である。従来の超音波変換器は、一次元または二次元配列に配列された複数の個別の要素を形成するためにさいの目に切られるか、またはレーザーカットされる変換器材料を有するチタン酸ジルコン酸鉛（PZT）または PZT - ポリマー複合物のような圧電性セラミック材料から一般的に製造される。音響レンズ、整合層、バッキング層、及び電気相互接続部（例えば、フレックスケーブル、金属ピン/ワイヤ）は、変換器アセンブリまたはプローブを形成するために各変換器素子に一般的に取り付けられる。前記プローブはそれから、ワイヤハーネスまたはケーブルを利用する制御回路に接続され、前記ケーブルは、各個別の要素からの信号を伝播または受信するための個々のワイヤを含んでいる。超音波変換器技術において行われている調査の重要な目的は、変換器のサイズ、消費電力、及び配線に起因するシグナルロスを減らすと同時に、変換器の性能、及び制御回路との集積可能性を増加させることである。これらの要素は、三次元超音波画像診断にとって必要とされる二次元配列に対して、特に重要である。

30

40

【0003】

変換器配列の最小化は、カテーテルベースの 2D 配列変換器に対して特に重要である。重要な課題は複雑化と、製造コストと、及び従来の 2D 変換器配列の制限された性能である。商用の 2D 変換器プローブは、素子のピッチが 200 から 300 μm で配列され、及び 5 MHz 未満の操作振動数に一般的に制限される。小さなサイズのこれらの素子は、素子キャパシタンスを 10 pF 未満まで大幅に減少させ、これは高い電源インピーダンスを作り出し、及びシステムエレクトロニクスに一致する電気インピーダンスと共に重大な課題を示す。さらに、カテーテルベースの血管内画像診断プローブ（IVUS）または心臓

50

内画像診断プローブ (ICE) に対する将来的な 2D 配列の製造は、商業的に達成されていない。カテーテルのサイズは 6 または 7 - French かそれより小さく、前記変換器は直径で 2 mm より小さくすべきである。適切な解像度のために、10 MHz かそれより大きい振動数が利用される。これは組織内で 150 μ m の波長を生み出す。素子ピッチは適切な画像性能に対する波長よりも小さくすべきなので、100 μ m かそれ未満の素子ピッチで決定される。加えて、高周波操作は、前記変換器内で薄い圧電性層を必要とする。今まで、従来の変換器配列は、低コスト、製造可能な工程、及び適切な画像診断性能と共にこれらの必要性を満たさなかった。

【0004】

適切な性能を有する小型変換器の製造は、マイクロマシニング技術によって容易にされる。医療装置の分野は、例えば、微小電気機械システム (MEMS) 技術から恩恵を得ている。MEMS 技術は医療装置、またはそれらの構成要素が、大幅なサイズの減少と共に製造されることを可能にしている。圧電性マイクロマシン超音波変換器 (pMUTs) は、MEMS ベースの変換器技術の一つである。pMUTs は、超音波エネルギーを生み出すか、または伝送するが、これは撓みモード共鳴を受けるためにそれを引き起こすサスペンドされた圧電性材料に AC 電圧の印加を通して起こる。これは、前記デバイスからの音響伝送出力を生み出すために、前記薄膜の曲げ引張り動作を引き起こす。微細加工された薄膜の撓みモード共鳴振動に起因して、圧電性電圧 (“信号受信”) を生み出す超音波エネルギーを有して、受信した超音波エネルギーは pMUT によって変換される。

【先行技術文献】

【特許文献】

【0005】

【特許文献 1】米国仮出願特許第 11 / 068,776 号明細書

【特許文献 2】米国特許第 6,464,645 号明細書

【非特許文献】

【0006】

【非特許文献 1】Belgacem, B.; Calame, F.; Murali, P., Piezoelectric Micromachined Ultrasonic Transducers based on PZT films, Applications of ferroelectrics, 2006. isaf '06. 15th ieee international symposium on the, 2006 年 7 月 30 日, pp. 326-331

【発明の概要】

【発明が解決しようとする課題】

【0007】

従来のセラミックベースの変換器と比較してマイクロマシン pMUT の利点は、特に、より小さく、より高密度な 2D 配列に対する製造の容易性及び拡張性と、2D 配列に対するシンプルな統一化及び相互接続と、広い操作振動の範囲のための変換器設計における多くの柔軟性と、より低い電源インピーダンス及び電子工学にさらに合う高い素子キャパシタンスと、を含む。2D 配列はリアルタイム 3D 画像診断システムに対して必要とされ、及びセラミック変換器は、より小さなカテーテルプローブ (直径が 2 - 3 mm またはそれより小さい) 内への挿入に対して製造可能限界に既に到達している。他のマイクロマシンの取り組みは、薄膜電極に適切な DC 及び AC 電圧信号を印加することにより、静電的に駆動された基板上の表面マイクロマシン薄膜で構成される容量性のマイクロマシン超音波変換器 (cMUTs) である。しかしながら、これらのデバイスは、十分な音響出力を提供するために平行に接続された複数の要素を必要とするが、これは、非常に小さな素子サイズを有する 2D 配列に対して性能を制限する。相当な大きさの増幅 (典型的に 60 dB) が、cMUTs で超音波信号を得るために必要とされる。

【0008】

cMUT と pMUT の間には機能的及び構造的な違いがある。pMUTs は高いエネルギー変換メカニズム (すなわち圧電性層) を有しているので、圧電性素子は一般的に cMUTs よりも高い超音波出力容量性を有している。75 マイクロメートル幅を有する 2D

10

20

30

40

50

配列 p M U T 素子は、8 M H z の振動数で 1 から 5 M P あ の音響出力を生み出す。従来の変換器配列は、1 M P a より大きい音響圧力を生み出すことはできるが、ずっと大きな素子を必要とし、低振動数で操作する。c M U T の 2 D 配列素子に対する典型的な音響出力は、1 M P a よりずっと小さい。p M U T 配列内の素子は同様に、配線及び電子機器に一致する低い電源インピーダンス、及びよりよいインピーダンスを生み出す従来の変換器配列及び c M U T s より高い容量 (1 0 0 から 1 , 0 0 0 p F のオーダ) を有している。従来の変換器配列の素子は、1 0 p F 未満の容量を有し、及び c M U T 要素は 1 p F 未満の容量を有している。

【 0 0 0 9 】

p M U T s は、従来の変換器及び c M U T s よりも低い電圧で一般的に操作する。前記セラミック平板の厚さに依存して、従来の変換器は、音響エネルギーを生み出すために高い電圧の両極性信号 (ピーク・トゥ・ピークが 1 0 0 V より大きい) を必要とする。c M U T s は、前記薄膜を振動させるための A C 信号 (ピーク・トゥ・ピークが一般的に数十 V) に加えて、前記薄膜の間隙距離を制御するために大きな D C 電圧 (1 0 0 V より大きい) を必要とする。p M U T s は音響エネルギーの伝送に対して圧電性振動を駆動するために低い A C 電圧 (ピーク・トゥ・ピークが一般的に 3 0 V の双極性信号) を必要とし、及び受信した超音波エネルギーは、電圧を印加する必要性も無く、受信した信号を生み出す撓みモード共鳴をもたらす。

10

【 0 0 1 0 】

マイクロマシン超音波変換器は、制御電気回路に直接集積されうる小型化されたデバイスを提供する。例えば、c M U T s は、シリコンウェーハ内のエッチングビアにより作られた接続を経て、貫通ウェーハに制御電気回路と共に集積され、絶縁領域のために熱二酸化シリコン、及び電気接続のためにポリシリコンで前記ウェーハを被覆し、及びそれから前記ウェーハの表面頂部上に c M U T 薄膜要素を積み重ねる。金属パッド及び半田バンプは、前記 c M U T チップを半導体デバイス電気回路に半田付けするために前記ウェーハの表面下部に堆積されうる。

20

【 0 0 1 1 】

しかしながら、そのような c M U T デバイスの一つの不利な点は、c M U T 構造に固有の処理制限のために、金属と比較して相対的に高い抵抗性ポリシリコンがビア内で導体金属として利用される。受信モードで c M U T s により生み出された非常に低い信号のために、前記信号対ノイズ比はポリシリコンビアを有する c M U T の操作の間に問題がある。同様に、c M U T 素子の低容量は、高いインピーダンスを作り出し、及びそれ故、電子機器及び配線とのインピーダンス不整合がより大きくなり、これは増加した信号損失及びノイズに寄与する。貫通ウェーハのビア内の高い抵抗は、高い素子インピーダンスの問題を悪化させる。加えて、伝送のために c M U T s に駆動信号を適用するとき、前記ビア内の大きな抵抗はより大きな出力消費、及び熱発生をもたらす。

30

【 0 0 1 2 】

ポリシリコン貫通ウェーハの相互接続を有する c M U T デバイスの他の不利な点は、前記熱二酸化シリコン絶縁体及び前記ポリシリコン導電体の形成の処理温度である。これらの段階の処理温度は比較的高く (6 0 0 - 1 0 0 0) 、このようにして、熱量の生成が前記デバイスの残部に対して発生する。これらの処理温度のために、前記 c M U T 素子は、貫通ウェーハのビアが形成された後で、形成されるべきであり、及びこの順序は、前記ウェーハを通してエッチングされた現存するホールを有する基板上に、表面マイクロマシニングを実行しようとするとき、難しい処理問題を生み出す。

40

【 0 0 1 3 】

従来の変換器配列は、制御回路に直接集積されうる。しかしながら、これは比較的高い温度処理 (おおよそ 3 0 0) であるハンダバンプを一般的に必要とする。及び前記配列素子 (最低でも 2 0 0 から 3 0 0 マイクロメートルピッチ) の大きなサイズに起因して高い密度集積は実現可能でない。

【 0 0 1 4 】

50

このようにして、p M U T デバイスは、従来の超音波変換器及び c M U T s よりも機能的及び製造的利点を提供する。血管内画像診断及び診療は、小型デバイスが望ましく、及び M E M S デバイスが魅力的な特定領域である。M E M S 型医療デバイスの応用の実施例は、血管内超音波画像診断 (I V U S) 及び心臓内反響画像診断 (I C E) のような画像診断デバイスである。I V U S デバイスは血管断面積のリアルタイム断層画像を提供し、例えば、内腔の真の形態、及びアテローム性動脈硬化症血管の貫壁性の構成要素を解明する。そのようなデバイスは、大きな期待を提供すると同時に、受信モードの感度のような特定の機能に依存的な性能の領域における改善に影響を受けやすい。

【課題を解決するための手段】

【 0 0 1 5 】

10

一つの実施形態において、圧電性超音波変換器から増強された受信信号を生み出す方法が提供される。前記方法は、圧電性超音波変換器を提供する段階を備えており、前記圧電性超音波変換器は、撓みモードで操作可能な圧電性素子を備えており、前記圧電性素子によって音響エネルギーを受信する。前記音響エネルギーは、前記圧電性素子の撓みモード共鳴により電圧に変換可能である。前記印加された伝送電圧は追加の励起の半サイクルを含む正弦波信号である。圧電性変換器により生成された結果としての増強された受信信号は、追加の励起の半サイクルのない場合の印加された伝送電圧に対する圧電性変換器により生成された受信信号より大きい。

【 0 0 1 6 】

20

さらにもう一つの実施形態において、圧電性超音波変換器からの増強された受信信号を生成する方法が提供される。前記方法は圧電性超音波変換器を提供する段階を備えており、前記圧電性超音波変換器は、撓みモードで操作可能な圧電性素子を備えており、及び前記圧電性素子による音響エネルギーを受信する。D C バイアスは、前記音響エネルギーの受信に先立ち、及び / または前記音響エネルギーの受信と同時に、前記圧電性素子に印加される。増強された受信信号は、前記圧電性素子の撓みモード共鳴により前記受信した音響エネルギーを電圧に変換することにより前記圧電性変換器から生成される。前記圧電性変換器により生成された前記増強された受信信号は、D C バイアスの印加のない場合の前記圧電性変換器により生成された受信信号より大きい。

【 0 0 1 7 】

30

他の実施形態において、圧電性超音波変換器からの増強された受信信号を生成する方法が提供される。前記方法は、圧電性超音波変換器 (前記圧電性超音波変換器は撓みモードで操作可能な圧電性素子を備えている) を提供する段階と、音響反響を提供する音響信号を作り出すために前記圧電性素子に正弦波双極性伝達サイクルパルスを印加する段階と、を備えている。前記正弦波双極性伝達サイクルパルスは最大ピーク電圧を有する。前記音響反響は、前記圧電性素子により受信され、これは前記圧電性素子のモード共鳴により受信される。D C バイアスは、前記音響反響の受信に先立って、及び / または前記音響の受信と同時に、前記圧電性素子に印加され、及び、前記圧電性素子の撓みモード共鳴により前記受信した音響反響を電場に変換することにより増強された受信信号は、前記圧電性変換器から生成される。前記圧電性変換器より生成された増強された受信信号は、D C バイアスの印加の無い場合の前記圧電性変換器により生成された受信信号より大きい。

40

【 0 0 1 8 】

さらにもう一つの実施形態において、超音波画像診断カテーテルが提供される。前記カテーテルは基板と、前記基板を通る複数の開口を画定する複数のサイドウォールと、及び前記基板上に相隔下部電極と、を備えている。それぞれの相隔下部電極は、前記複数の開口の一つ、及びそれぞれの前記下部電極上の相隔圧電性素子に及んでいる。前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導電性フィルムは、前記下部電極の一つ以上と接触し、及び開口キャビティは前記開口のそれぞれに維持されている。D C バイアスを前記圧電性変換器に印加する手段が含まれる。

【 0 0 1 9 】

50

さらにもう一つの実施形態において、超音波画像診断プローブが提供される。前記カテ

ーテルは基板と、前記基板を部分的に通る複数の開口を画定する複数のサイドウォールと、及び前記基板上に相隔圧電性素子と、を備えている。それぞれの相隔圧電性素子は、前記複数の開口のうちの一つを越えて配置される。基板上の相隔下部電極の対は、前記相隔圧電性素子のそれぞれと接触する。前記複数の開口のそれぞれの前記サイドウォール上のコンフォーマルな導電フィルムは、一つ以上の前記下部電極と電氣的に相互接続し、開口キャビティは前記開口のそれぞれで維持されている。

【 0 0 2 0 】

さらにもう一つの実施形態において、圧電性超音波変換器からの受信信号を生成する方法が提供される。前記方法は、圧電性超音波変換器を提供する段階を備えており、前記圧電性超音波変換器は、撓みモードで操作可能な圧電性素子を備えており、及び強誘電性の抗電圧を有している。伝送電圧が前記圧電性変換器に印加され、これは前記圧電性素子に対する前記強誘電性の抗電圧より上である。音響エネルギーは、音響反響を提供する前記圧電性素子によって生成される。増強された受信信号は、前記圧電性素子の撓みモード共鳴によって前記受信音響反響を電氣的電圧に変換することにより前記圧電性変換器から生成される。前記圧電性変換器によって生成された前記結果としての増強された受信信号は、前記抗電圧より小さく印加された伝送電圧に対する前記圧電性変換器によって生成された受信信号より大きい。

【図面の簡単な説明】

【 0 0 2 1 】

【図 1】受信信号を増強する方法の実施形態をグラフを使って示している。

【図 2】変換器が本発明の実施形態による半導体デバイスに取り付けられた圧電性マイクロ加工超音波変換器デバイスを図示している。

【図 3】変換器が本発明の実施形態による半導体デバイスに取り付けられた圧電性マイクロ加工超音波変換器デバイスを図示している。

【図 4】変換器が本発明の実施形態による半導体デバイスに取り付けられた圧電性マイクロ加工超音波変換器デバイスの形態を図示している。

【図 5】変換器が本発明の実施形態による半導体デバイスに取り付けられた圧電性マイクロ加工超音波変換器デバイスの形態を図示している。

【図 6】変換器が本発明の実施形態による半導体デバイスに取り付けられた圧電性マイクロ加工超音波変換器デバイスの形態を図示している。

【図 7】ドーブされたシリコンオンインシュレータ基板上に圧電性素子が形成された圧電性マイクロ加工超音波変換器デバイスを図示している。

【図 8】変換器が本発明の実施形態による半導体デバイスに取り付けられた圧電性マイクロ加工超音波変換器デバイスを図示している。

【図 9】本発明の実施形態による圧電性マイクロ加工超音波変換器を備えている画像診断カテーテルを図示している。

【図 10】本発明の実施形態による圧電性マイクロ加工超音波変換器を備えている画像診断カテーテルを図示している。

【図 11】本発明の実施形態による圧電性マイクロ加工超音波変換器を備えている画像診断カテーテルを図示している。

【図 12】本発明の実施形態による圧電性マイクロ加工超音波変換器を備えている画像診断カテーテルを図示している。

【図 13】本発明の実施形態による圧電性マイクロ加工超音波変換器を備えている画像診断カテーテルを図示している。

【図 14】本発明の実施形態による圧電性マイクロ加工超音波変換器を備えている画像診断カテーテルを図示している。

【図 15】本発明の実施形態による圧電性マイクロ加工超音波変換器を備えている画像診断カテーテルを図示している。

【図 16】画像診断プローブの実施形態を図示している。

【発明を実施するための形態】

10

20

30

40

50

【 0 0 2 2 】

ここで開示された実施形態は、前記強誘電体の抗電界より上にあり、及び／または正弦波信号における追加の半波長励起を含む伝送電圧正弦波信号を印加することによって超音波撓みモード変換器の少なくとも一つの圧電性素子の感度を増強する方法に關している。前記実施形態はさらに、前記超音波撓みモード変換器の前記圧電性素子の受信撓みモード共鳴より前、及び／またはそれと共にDCバイアスを印加することによって超音波撓みモード変換器で操作する画像診断デバイスの感度を増強する方法に關している。前記実施形態はさらに、前記超音波撓みモード変換器の少なくとも一つの圧電性素子の前記受信撓みモード共鳴でDCバイアスを印加することによって、超音波撓みモード変換器で操作する画像診断デバイスの感度を増強する方法に關している。前記実施形態はここでさらに、改善されたシリコンオンインシュレータpMUT(SOI-pMUT)素子であって、抗電界より上にある伝送電圧、追加の半波長励起、及び／またはDCバイアスを前記SOI-pMUT素子の受信撓みモード共鳴に印加することによって、それらの感度を増強する方法と共に、前記素子、それらの製造、及びそれらの使用に關連している。前記実施形態はここでさらに、撓みモード変換素子を備えている画像診断デバイス、及び抗電界より上にある伝送電圧、追加の半波長励起、及び／またはDCバイアスを印加することによって、それらの感度を増強する方法に關している。ここで述べられた実施形態は、pMUTsのような撓みモード変換器を備えている医療用超音波診断画像診断プローブに一般的に應用可能である。

10

【 0 0 2 3 】

用語「マイクロ加工」、「マイクロマシニング」、及び「MEMS」は、相互に利用され、及び集積回路(IC)製造で利用される製造方法に一般的に關連している。

20

【 0 0 2 4 】

用語「撓みのモード」、「撓みモード」、「フレックスモード」及び「曲げ引張力モード」は、相互に利用され、及び前記圧電性薄膜の撓み及び／または振動をもたらすサスペンドされた圧電性薄膜の拡大及び縮小に一般的に關連している。

【 0 0 2 5 】

ここで使用されるように、前記用語「撓みモード共鳴」は、特定振動数の超音波音響エネルギーを生み出すか、または特定振動数の超音波音響エネルギーの受信により引き起こされる撓みモード変換素子の励起された線対称共鳴モードを一般的に参照している。

30

【 0 0 2 6 】

ここで使用されるように、前記用語「強誘電体の抗電圧」、「抗電圧」及び「抗電界」は相互に利用され、及び圧電性材料の強誘電性双極子スイッチングが起こるものより上の電圧を参照している。抗電界は、1から10V/ μm の範囲でありうる。例えば、1 μm の厚さを有する圧電性薄膜は一般的に、およそ3から5Vの抗電圧を有している。

【 0 0 2 7 】

撓みモード変換器の増強された受信信号を生み出すための方法が提供される。前記方法は、圧電性素子の撓みモード共鳴の受信の間またはそれに先立ってDCバイアスを印加する段階を備えている。前記方法は、pMUTのような撓みモード変換器のパルス反響操作の間に一般的に應用可能である。前記方法は、垂直に集積されたpMUT配列を利用する撓みモード変換器に適用されうる。前記方法はさらに、パルス反響操作の間に受信信号を増強するpMUT配列、及び／または垂直に集積されたpMUT配列を備えているカテーテルベースの画像診断デバイスに適用されうる。

40

【 0 0 2 8 】

撓みモード変換器の増強された受信信号を生み出すための方法が提供される。前記方法は、圧電性材料の強誘電体の抗電圧より上の伝送電圧正弦波信号を印加する段階を備えている。前記方法は同様に、印加された伝送正弦波信号における追加の半波長励起を印加する段階を備えている。前記方法は、音響反響の受信に先立って、及び／または音響反響を受信すると同時に前記圧電性素子にDCバイアスを印加する段階と結びつけられる。前記方法は一般的に、厚さ依存の抗電圧を有する撓みモード変換器に應用可能である。

50

【 0 0 2 9 】

撓みモード操作は、厚みモード振動で一般的に操作する従来の超音波変換器で用いられる方法とは大きく異なる音響エネルギーを生み出すための特有の方法を示している。従来の変換器は、平板の厚さ方向の振動を生み出すために、抗電圧より下で操作する事前に分極した圧電性セラミック平板を備えている。従来の変換器は、相対的に厚い（数百マイクロメートルの厚さである）圧電性セラミック平板を含んでおり、このようにして、数百ボルトの伝送電圧信号を要する抗電圧より上で操作することは実用的でない。さらに、抗電界より上の操作は、前記セラミックをデポールし、十分な受信感度を達成するために高電圧（数百ボルト）でリポールすることを要しうる。

【 0 0 3 0 】

p M U T デバイスは、P Z T 薄膜内の90°のドメインスイッチングを引き起こすために抗電界より上の電圧で双極性信号を印加することによって操作されうる。前記P Z T 薄膜は非常に薄く（1から数マイクロメートルの厚さ）、それによって抗電界より上の操作は比較的低い操作電圧（数十ボルト）で達成されうる。圧電性薄膜内の内側の応力は、前記圧電性材料の強誘電体の分極を減少させる。前記圧電性薄膜内の前記内側の応力は前記強誘電体の双極子を制限し、これは、電圧を印加することなく前記強誘電体の双極子の非理想的な配列をもたらす。強誘電体の双極子の配列を強要することによって、いくらかの極性回復は、抗電圧より大きな電圧を印加することによって達成されうる。しかしながら、前記電圧が除去されたとき、内部の応力は前記強誘電体の双極子の前記配列を減少させる。このようにして、従来のバルクセラミック圧電性変換器のように、膜の事前のポーリングは最大の双極子配列を達成しない。

【 0 0 3 1 】

ここで述べられる前記方法は、強誘電体の抗電圧より下の電圧を伝送する圧電性変換器（従来のまたはp M U T）を用いる超音波変換器の一般的な操作とは対照的である。抗電圧より上の電圧の伝送は、圧電性材料に強誘電体の90°のドメインスイッチングを受けることを強要し、このようにして、撓みの動作を通した前記薄膜の撓みを最大化する。前記方法は同様に、好ましい双極性配列を強要して、パルス反響受信感度を増強するために、正弦波信号において追加の半波長励起を印加することを述べている。

【 0 0 3 2 】

ここで述べた前記方法は同様に、電圧を印加することなく反響信号を受信する圧電性変換器（従来のまたはp M U T）の超音波変換器の一般的な操作とは対照的である。撓みモード圧電性変換器の受信信号を改善するための前記方法は、圧電性素子による音響信号の受信の前に、及び/またはその間にD C バイアス電圧を印加する段階を含んでいる。撓みモード変換器の圧電性素子の撓みモード共鳴の前に、及び/またはその間でのD C バイアスの印加は、圧電性素子の受信信号（例えば出力電流）を増加させる。音響信号を受信するとき、p M U T 内の圧電性層は、その最大の範囲まで分極される必要はない。この減少した分極の一つの原因は、前記伝送電圧自身が前記圧電性層の全体または一部をデポールしうる。このようにして、D C バイアスの印加は、双極性配列と結果としてのパルス反響受信信号を増強する。

【 0 0 3 3 】

増強された受信信号を生み出す前記方法は、特別な設計のp M U T に関連して以下で議論されるが、前記方法は、撓みモードで操作するいかなるマイクロ加工の圧電性素子及び圧電性超音波素子に一般的に応用可能である。

【 0 0 3 4 】

前記方法が、以下のように例として実施されうる。p M U T 素子の方向に向かわせられた音響エネルギーが提供される。音響エネルギーは、前記音響エネルギーを受信する同一の圧電性素子から生み出された反射エネルギー、配列の異なる圧電性素子からの反射エネルギー、または他の源からの反射エネルギー、でありうる。例として、音響反響（パルス反響）として、圧電性素子からの反射エネルギーが議論される。

【 0 0 3 5 】

前記方法の一つの態様において、圧電性材料の抗電圧より上である双極性伝送電圧が印加される。この高い電場レベルは、薄膜の振幅を増加させる、圧電性層における強誘電体の90°のドメインスイッチングを増強する。これは、前記薄膜からより高い音響エネルギー出力をもたらし、それ故、より高い伝送エネルギー出力に起因して、より高いパルス反響信号が受信される。前記パルス反響信号は同様に、伝送信号において前記圧電性素子に追加の半サイクル励起を印加することによって増強されうる。一般的な伝送電圧パルスは、1、2、または3のフルサイクルパルスを含んでいる。パルスの数の増加は、解像度を犠牲にして前記変換器の伝送出力を増加させる。1、2、または3のサイクルパルスと比較して、分解能を大幅に犠牲にすることなく、p M U T素子の感度を増加するために、例えば1.5、2.5または3.5のサイクルの追加の半サイクル励起を適用することは、この方法の一つの態様である。p M U T素子は、全サイクルの励起に比べて前記追加の半サイクル伝送励起の結果としてより高いパルス反響受信信号を作り出すことを示している。これは前記p M U T素子の圧電性層における増強された双極性配列に起因する。

10

20

30

40

50

【0036】

前記方法の他の態様において、音響反響が変換器に到達する前に、D Cバイアスが圧電性素子に印加され、及びそれから、圧電性素子が受信した反響から撓み共鳴モードにある間に、保たれている。前記D Cバイアスは、圧電性材料においては双極子配列を改善させ、及びそれから前記薄膜によって生み出された受信信号を増加させる。前記双極子配列は改善されるので、薄膜において機械的な振動を生み出す受信音響波の結果として、より高い圧電性電流が生み出される。D Cバイアスは同様に、圧電性素子の配列に印加されることができ、前記印加されたD Cバイアスはすべての素子に対して同一であるか、または素子から素子へ変化してもよい。p M U T素子は、それらのパルス反響の受信特性においていくらか変動性を有しうる。それ故、受信撓みモード共鳴の間に、校正されたD Cバイアスを、前記配列においてそれぞれの素子へ印加することは、結果としての超音波画像の質を増強するための所望の音響圧力に対して、前記配列に渡って受信信号の均一性を増強しうる。

【0037】

前記方法の他の態様において、音響エネルギーを放出するために、双極性伝送電圧が前記p M U Tに印加されうる。前記音響エネルギーは音響反響として前記ターゲットから反射され、前記p M U Tの方向に向かって戻る。前記音響信号が前記変換器に到達する前に、D Cバイアスパルスが、前記受信撓み共鳴モードに先立って前記変換器に印加され、及び前記圧電性素子の前記受信撓み共鳴モードに先立って除去される。理論によって制限されることなく、前記D Cバイアスパルスは前記双極性配列を一時的に改善させ、及び前記D Cバイアスパルスを取り除くと、前記双極性配列は、その内部的に圧力を受けた状態にすぐさま戻らないことと一般的に信じられている。このようにして、受信撓み共鳴モードに起因する圧電性電流出力は、双極性配列からの残りの極性に起因して増加される。前記双極性配列は受信撓み共鳴モードの間に最大化されないもので、圧電性出力は、前に述べられた前記方法の態様よりも低い。しかしながら、この方法は、追加の信号調整回路の必要性を取り除きうる。さらに、前記パルスは、前記圧電性素子が受信反響からの撓み共鳴モードにある間に、前記D Cバイアスは保たれている方法の前に説明した態様よりも短い期間でありうるとして、全体の出力消費は減少されうる。従来の伝送電圧が圧電性材料をデポールするので、この方法は、増強された受信信号を提供する周知の極性(D Cバイアスの極性の方向に)の増強されたドメイン配列を提供する。

【0038】

前記方法の他の態様において、双極性伝送電圧は音響エネルギーを放出するために前記p M U Tに印加される。前記双極性伝送電圧は、最大ピーク電圧で止められる。前記双極性伝送電圧は、正弦波伝送サイクルパルスか、または他の周期パルスでありうる。前記音響エネルギーは、音響エネルギーとしてターゲットから反射され、及び前記p M U Tに向かって戻る。前記伝送サイクルの前記電圧をピーク電圧で止めることにより、双極性配列の保持力が得られ、前記反響信号からの前記圧電性素子の受信撓み共鳴モードにより生み

出された前記圧電性電流を増加しうる。前記双極性伝送電圧は、前記伝送サイクルの間に、最大電圧とゼロ電圧の間の電圧で止められうる。前記方法のこの態様は、前記 p M U T からの前記受信信号を増強するために前記方法の他の態様と結合されうる。

【 0 0 3 9 】

前記方法の他の態様において、双極性伝送電圧は音響エネルギーを放出するために前記 p M U T に印加される。前記双極性伝送電圧は、最大ピーク電圧で止められる。前記双極性伝送電圧は、正弦波伝送サイクルパルスまたは他の周期パルスでありうる。前記音響エネルギーは、音響エネルギーとしてターゲットから反射され、及び前記 p M U T に向かって戻る。前記音響信号が前記変換器に到達する前に、前記伝送ピーク電圧とは反対信号を有する D C バイアスが、前記変換器に印加され、及びそれから、前記圧電性素子の受信撓み共鳴モードの間に保持される。理論によって拘束されることなく、前記方法のこの態様は、前記受信反響からの前記圧電性素子の受信撓み共鳴モードの間に、強誘電体の双極子を、強制的に切り替える。双極子のスイッチングは、前記受信反響により生み出された信号を増幅させうる追加の圧電体の電流を生み出しうる。前記双極性伝送電圧は、止められた伝送サイクル電圧とは反対信号を有する D C バイアスが利用されるという条件で、伝送サイクルの間に、最大電圧とゼロ電圧の間で止められうる。前記上の態様の組み合わせは、前記方法の範囲に含まれる。

【 0 0 4 0 】

前記 D C バイアスの印加のタイミングは、前記 p M U T デバイスの振動数、及びイメージ領域のターゲット深さを基に計算されうる。前記 D C バイアスは、前記圧電性薄膜層の内部応力を計上するために調整されるか、または選ばれる。前記 D C バイアスは、0 から正、または0 から負に掃引されうる。前記伝送パルスはナノ秒カンドのオーダであり、前記反響返送は一般的にマイクロ秒カンドのオーダであり、前記 D C バイアスの期間はパルス状であり、定期的に印加され、他の方法で印加されるか、または前記受信信号が増強されるようにここで述べられた方法の態様の組み合わせで印加されうる。

【 0 0 4 1 】

信号調整電子回路は、前記 D C バイアス信号を前記生み出された圧電性受信信号から分離し、及び/または前記受信信号におけるノイズを減少するかまたは避けるために実装されうる。信号調整回路は、前記 p M U T 基板に直接隣接して集積されるか、または垂直に積み重ねられた A S I C デバイス内に集積されうる。貫通ウェーハ相互接続スキームを利用する A S I C デバイスの集積は、特許文献 1 において述べられるように、その全体を参照することにより組み込まれる。前記 p M U T 基板に集積された信号調整回路は、前記受信信号においてノイズを減少させる。信号調整は、前記受信信号を増幅させるために印加されうる。多重 I C は、信号調整及び増幅回路が、D C バイアスの増幅に起因しうる信号の最大化及び/またはノイズの減少のために前記 p M U T デバイスと共に近接近で集積されるように、貫通ウェーハ相互接続処理を利用して、前記 p M U T と共に積み重ねられうる。信号調整はリモートで実行されうる。前記 D C バイアスを前記圧電性素子に印加する手段は、電位源によって駆動され、及び電位源と電氣的連絡にある一対の導電性コンタクトを含む。前記電氣的連絡は、ワイヤ、フレックスケーブルなどを含む。電位源はバッテリー、A C またはソース/ドレインなどを含む。電位源と連絡している前記導電性コンタクトは、能動電気回路が作り出され、及び制御されるように、前記圧電性素子に接続されうる。そのような導電性コンタクトは、前記素子と直列または並列にあってもよい。それに関する手段及び同等物は、フィルタリングまたは低ノイズ増幅器のような、当業者の通常の知識の範囲内で、信号の伝送及び受信と同時に D C バイアスを制御するために設計された追加の電気回路及び/または電子部品を含んでいる。

【 0 0 4 2 】

増強された受信信号の上記の方法の応用は、例えば以下で述べられるように、前記 p M U T、及びシリコンオンインシュレータ (S O I) 基板 p M U T デバイス (S O I - p M U T)、及び/または特許文献 1 で述べられた垂直に積み重ねられた A S I C - p M U T デバイスと共に集積されうる。

10

20

30

40

50

【 0 0 4 3 】

図 2 を参照すると、垂直に集積された p M U T デバイス 9 0 を形成するために半導体デバイス 4 4 に接続された p M U T デバイス構造 8 0 が示されている。例として、前記接続は、コンフォーマルな導体層 4 2 を前記半導体デバイス 4 4 上の半田パッド 4 8 に接続しているハンダバンプ 4 6 を通してなされる。

【 0 0 4 4 】

頂部電極 3 2 及び下部電極 2 0 は、第 2 誘電体 2 8 により分離された圧電体配列素子 2 2 を挟み、前記第 2 誘電体 2 8 は前記素子 2 2 の端部 5 8 と重畳している。下部電極 2 0 は、第 1 誘電層 1 4 によって分離されており、前記第 1 誘電層 1 4 は、基板 1 2 の背面側における後続のエアーバックキャビティ 5 0 の形成の間にエッチングされる。エアーバックキャビティ 5 0 は、コンフォーマルな絶縁膜 3 6 と、半導体デバイス 4 4 の貫通ウェハビア相互接続を前記圧電体配列素子 2 2 に提供するコンフォーマルな導体膜 4 2 で被覆された側壁を有している。前記パターン化された貫通ウェハ相互接続 4 2 は、圧電体薄膜 3 5 から前記半導体デバイス 4 4 へ、及び開口 3 0 内の接地パッド 2 4 への直接の電気接続を提供する。前記エアーバックキャビティ 5 0 は、最適な音響性能を提供する。前記エアーバックキャビティ 5 0 は、表面微細加工 M U T s と比較して、最小の音響漏れと共に、前記圧電体薄膜 3 5 においてより大きな振動を可能にしている。

【 0 0 4 5 】

前記パターン化された圧電体層の頂端部 5 8 上の第 2 誘電体膜 2 8 を含む垂直に集積された p M U T デバイス 9 0 は、前記圧電体素子 2 2 に接続された二つの電極 3 2 , 2 0 の改善された電気的分離を提供する。この実施形態は、前記ポリマー誘電体 2 8 と前記圧電体素子 2 2 の端部間のギャップであって、前記頂部電極 3 2 が前記下部電極 2 0 とショートすることを引き起こすギャップを不注意に引き起こすフोटリソグラフィーのずれをなくすことを手助けする。前記第 2 誘電体膜 2 8 は同様に、他の実施形態において必要とされうる如何なる平坦化工程の必要性を消去する。この実施形態はさらに、前記パターン化された圧電体素子 2 2 の大きさ及び形状とは異なる前記頂部電極 3 2 の大きさ及び形状を形成する方法を提供する。厚さが十分な場合（圧電体の厚さのオーダー）、前記圧電体素子 2 2 よりもずっと低い誘電定数を有する前記第 2 誘電体膜 2 8 は、p M U T デバイス 9 0 に印加された電圧が、前記誘電体を通してのみ主として降下することを引き起こす。このようにして前記誘電体で覆われた前記圧電体層の部分 5 8 を電気的に分離する。印加された電圧に関連する前記圧電体素子 2 2 の有効形状は、前記誘電体で覆われていない前記圧電体素子 2 2 の部分だけである。例えば、圧電体の幾何学的領域の全体の 5 0 % を電気的に活性化させることだけが望まれるなら、前記ポリマー誘電体 2 8 は、圧電性領域の残りの 5 0 % を物理的に被覆し、及び電気的に分離し、及び活性化できないようにする。同様に、互いにいり込んだ構造のような複雑な電極パターンが望まれる場合、ポリマー誘電体が前記第 2 誘電体層 2 8 のために利用され、及び互いに入り込んだ構造を提供するためにパターン化されてもよい。これは、前記頂部電極 3 2 が前記 p M U T 配列全体に渡って連続的な接地電極である特定の実施形態に対して重要である。よりシンプルな工程は、下部電極 2 0 及び圧電体膜をパターンニングするよりも、前記ポリマー誘電体 2 8 をパターンニングすることによって電気的な活性領域を作り出すことにより提供され、このようにして前記活性領域は、前記圧電性素子 2 2 と接触する前記頂部電極領域の形状を担う。

【 0 0 4 6 】

表面微細加工薄膜からの振動エネルギーは、前記薄膜より下に直接備わっているバルクシリコン基板内に消え、これによって超音波伝送出力及び受信感度を制限している。本発明の前記エアーバックキャビティ 5 0 は、前記振動薄膜 3 5 がバルク基板 1 2 上に直接または前記バルク基板 1 2 一面に存在していないので、このエネルギー分散を減少または消去しうる。

【 0 0 4 7 】

前記半導体デバイス 4 4 は、フリップチップアセンブリ、トランジスタ、キャパシタ、マイクロプロセッサ、ランダムアクセスメモリ、マルチプレクサ、電圧 / 電流増幅器、高

10

20

30

40

50

電圧駆動装置、等のような電子デバイスの多種を含む従来技術で知られたいかなる半導体デバイスでありうる。一般的に、半導体デバイスは、半導体を備えているいかなる電気的なデバイスを参照する。例として、前記半導体デバイス 44 は、相補型金属酸化膜半導体チップ (CMOS) である。

【0048】

各圧電体素子 22 は、隣接する圧電体素子 22 から分離されているので、前記個々の素子は変換器伝送モードにおいて分離的に駆動されうる。加えて、受信信号は、前記半導体デバイス 44 によって独立的に、各圧電体膜から測定されうる。受信信号は、前記半導体デバイス 44 によって、それぞれ、または全ての圧電体素子に対して DC バイアスを印加する方法によって増強される。

10

【0049】

前記貫通ウェーハ相互接続 42 の形成の利点は、電気的な接続が前記相互接続 42 によって直接提供されるので、前記薄膜 35 と半導体 44 との間で電気的伝送信号及び受信信号を運ぶための分離ワイヤやフレックスケーブルなどを必要としないことである。これは、超音波プローブを制御ユニットに接続するのに必要なワイヤの数やケーブルのサイズを減少させる。さらに、従来のケーブルまたはワイヤハーネス (メートルのオーダの長さ) と比較して、前記貫通ウェーハ相互接続 42 のより短い物理的長さ (1 mm 未満) は、変換器受信信号の損失を最小化し、及び伝送のために変換器を駆動するために必要とされる出力を低下させるより低い抵抗及びより短い信号経路との接続を提供する。

20

【0050】

金属相互接続 42 及び電極 20、32 の利用は、ポリシリコンの相互接続及び電極を利用するデバイスよりも高い電気的導電性及びより高い信号対ノイズ比を有する圧電性デバイスを提供する。加えて、前記コンフォーマルな絶縁層 36 及びコンフォーマルな導体 42 を堆積する低温工程の利用は、前記デバイス処理の熱量を減少させ、このようにして熱への過度の露出の損失効果を制限する。これは同様に、前記圧電体素子 22 が、前記基板内に貫通ウェーハビアホール 50 をエッチングする前に形成されることを可能にし、このようにして、前記全体の処理を単純化させる。

30

【0051】

pMUT デバイス構造が半導体デバイス基板に直接取り付けられる場合、音響エネルギーが前記半導体デバイスに反射され、及び前記圧電体膜の方に引き返して向かわれる pMUT 素子の反響音が観測される。前記反響音は前記 pMUT 信号においてノイズを引き起こし、超音波画像の質を減少させる。同様に、前記音響エネルギーは、前記回路にノイズを導くことで半導体デバイスの操作に影響を与えうる。例として、前記半導体デバイスの接続面上、または pMUT デバイスのエアーバックキャビティの基部に、音響弱体化ポリマー被覆を用いることで、前記圧電性薄膜から反射された音響エネルギーは弱められる。前記音響弱体化ポリマー層は、好ましくはより低い音響インピーダンスを有し、高い音響インピーダンスを有する半導体デバイスの裸のシリコン表面より少ない超音波エネルギーを反射する。例として、前記音響弱体化ポリマー層は、pMUT デバイス構造を半導体デバイスへの取り付けのための接着剤として機能しうる。

40

【0052】

前記 pMUT デバイスの圧電性素子 22 の前記厚さは、約 0.5 μm から約 100 μm の範囲でありうる。例として、前記圧電性素子 22 の前記厚さは約 1 μm から約 10 μm の範囲である。

【0053】

前記圧電性素子 22 の幅または直径は、約 15 μm から約 1000 μm の中心間距離を有して約 10 μm から約 500 μm の範囲でありうる。例として、前記圧電性素子 22 の前記幅または直径は、1 から 20 MHz の範囲での超音波操作に対して、約 75 μm から 450 μm の中心間距離を有して約 50 μm から約 300 μm の範囲でありうる。50 μm 未満のより小さい素子は 20 MHz より大きいより高い振動数の操作に対してパターン化されうる。例として、高い振動数の操作を維持すると同時に、より高い超音波エネルギ

50

ー出力を提供するために、複数の素子が電氣的に接続されうる。

【0054】

前記第1誘電フィルム14の厚さは、約10nmから約10μmの範囲でありうる。例として、前記コンフォーマルな絶縁フィルム36の厚さは、約10nmから10μmの範囲でありうる。前記下部電極20、頂部電極32、及びコンフォーマルな導電層42の厚さは、約20nmから25μmの範囲でありうる。前記開口キャビティ50の深さは、約10μmから数ミリメートルの範囲でありうる。

【0055】

一つの実施形態において、pMUTデバイス構造10は、図3に図示されるように、垂直に集積されたpMUTデバイス70を形成する前記半導体デバイス44上の前記エポキシ層56内に形成された金属コンタクト54を通して前記半導体デバイス44に接続される。音響エネルギー減衰器としての機能に加えて、前記エポキシ層56は、前記pMUTデバイス構造10を前記半導体デバイス44に接着させるための接着剤としての機能しうる。前記エポキシ層56はフォトリソグラフィ及び/またはエッチング技術を利用してパターン化され、及び金属コンタクトは、電気めっき、スパッタリング、電子ビーム(e-ビーム)エバポレーション、CVD、または他の堆積方法によって堆積されうる。

【0056】

特定の実施形態において、受信信号を増強する方法の応用は、図4から6において示されるように、特許文献1で前に述べられた基板と同じシリコンオンインシュレータ(SOI)基板と共に製造されたpMUT、及び図7を参照することで以下に述べられるような改善されたSOI-pMUTデバイスで一体化されうる。

【0057】

図4で示されるように、シリコンウェーハのような基板12は、前記基板12上に形成された埋め込み二酸化シリコン層64と重複する薄いシリコン層62と共に提供される。第1誘電フィルム14は、前記シリコン層62と重複して形成され、及び下部電極層16は前記第1誘電フィルムと重複して形成される。圧電性材料18の層はSOI pMUTデバイス構造100を提供するために前記下部電極層16と重複して形成される。SOI基板を用いる少なくともひとつの利点は、前記シリコン基板のエッチングストップとして前記埋め込み酸化物を用いる深い反応イオンエッチング(DRIE)のよりよい制御を含む。前記SOIは同様に、前記薄膜の厚さが前記SOI基板の前記薄いシリコン層62の厚さによって定義されるとき、配列における前記個々の素子の前記共鳴振動数のよりよい制御と均一性のために、前記pMUT薄膜35の厚さのよりよい制御を提供する。特定の実施形態に従って、前記薄いシリコン層62は、約200nmから50μmの厚さを有し、及び前記埋め込み酸化物層64は約200nmから1μmの厚さを有する。本発明の他の実施形態において、前記薄いシリコン層62は、約2μmから20μmの厚さを有し、及び前記埋め込み酸化物層は約500nmから1μmの厚さを有する。

【0058】

図5を参照すると、前記圧電性材料の層18、下部電極層16、第1誘電フィルム14、シリコン層62、及び埋め込み酸化シリコン層64は、別個の圧電性素子22と接地パッド24を提供するため、及び前記基板12の前面13を露出するために次にエッチングされる。前記圧電体18及び下部電極16層は、開口68によって分離されたpMUT素子形状22を形成するためにエッチングされる。前記第1誘電体14、薄いシリコン層62、及び埋め込み酸化物64層はさらに、前記基板12を露出する相隔ビア69を形成するためにエッチングされる。導電性フィルム66は、前記下部電極20とその次に形成されるpMUTデバイス構造相互接続との間の電氣的接続を提供するために、図5に図示されたように、前記相隔ビア69内に堆積される。前記pMUTデバイス構造100のパターニングは、従来のフォトリソグラフィ及びエッチング技術を利用することでなされる。例として、前記導電性フィルム66は、前記下部電極20、頂部電極32、及びコンフォーマルな導電性層42に関連して、Cr/Au, Ti/Au, Ti/Pt, Au, Ag, Cu, Ni, Al, Pt, In, Ir, InO₂, In₂O₃:SnO₂(ITO)及び

10

20

30

40

50

(La, Sr)CoO₃のような金属でありうる。

【0059】

前記SOI-pMUTデバイス構造100はさらに、前記第2誘電膜28、及び頂部電極32を形成するために処理される。貫通ウェーハビア34は、例えば、深い反応イオンエッチング(DRIE)によって形成される。前記コンフォーマルな絶縁層36及びコンフォーマルな導電膜42は図6で図示されたように前記貫通ウェーハ内に形成される。前記導体フィルム66と前記コンフォーマルな導体フィルム42の間の電氣的接触は、垂直に集積されたpMUTデバイスを形成するために、図6で示されるような、半田バンプ46を介するように、半導体デバイス44に接続される。他の実施形態において、前記半導体で44は、前に述べたように、前記半導体デバイスにpMUTデバイスを取り付ける前記半導体デバイスの前記表面上に堆積されたエポキシ層内に形成された金属コンタクトを通して前記コンフォーマルな導電性フィルムに接続されうる。

10

【0060】

前記上述の受信信号を増強する方法の応用は、改善されたシリコンオンインシュレータ(SOI)基板pMUTデバイス及び/または次のように垂直に積み重ねられたASICデバイスと一体化されうる。

【0061】

エアバックキャビティを有する前述のpMUTデバイスは、直接前記エアバックキャビティ内の前記コンフォーマルな金属層に接する前記下部電極、または、前記コンフォーマルな金属層に前記プラグ金属を接触させるSOI層を通して金属化されたプラグを提供する。改善されたSOIエアバックキャビティpMUTの製造は、振動数が膜の厚さに依存するのでより正確に特定の共鳴振動数を対象とすることを提供し、エアバックキャビティを通して圧電体素子と直接の電氣的接続を提供する膜としてのSiO₂またはデバイスシリコン構造層を提供する。このようにして、前記エアバックキャビティを通して前記下部電極とコンフォーマルな金属層との間の電氣的な相互接続を提供する前記SOI基板内に高濃度にドーブされた導電性のデバイスシリコン層が想定された。この実施形態のpMUTは、図7を参照することで以下に例示される。

20

【0062】

高濃度にドーブされた(0.1未満のオーム-cm抵抗率)デバイスシリコン層162を有するSOI基板120が、前記基板120の前面上の埋め込み酸化物層164上に提供される。SiO₂パッシベーション層175は、次の段階において、ドーブされたデバイスシリコン層162内に下部電極層116が拡散することを避けるためにデバイスシリコン層162の前記表面上に熱的に成長される。SiO₂層175はフォトリソグラフィ及びエッチングによってパターン化される。下部電極層116はスパッタリングまたは電子ビーム蒸発によって堆積され、及びPtまたはPt/Tiでありうる。TiはSiO₂層に対して前記Ptの粘着力のために利用されうる。好ましくは、前記下部電極の金属は、圧電性材料のアニール温度に耐えることができる。前記下部電極はフォトリソグラフィ及びエッチングまたはリフトオフ工程によってパターン化されうる。前記下部電極は上で述べられたようになりうる。

30

【0063】

パターン化された圧電体素子22は、スピンコーティング、スパッタリング、レーザーアブレーション、またはCVD及び一般的に700の温度でのアニーリング、によって圧電性材料の堆積によって形成される。パターンニングは例えばフォトリソグラフィ及びエッチングによって実行されうる。パターン化された圧電体素子22は前記圧電体層の幅が前記下部電極の幅未満であるようにエッチングされる。これは、後続の金属接続が形成されるように前記下部電極へのアクセスを提供する。

40

【0064】

金属接続層180は、フォトリソグラフィ及びエッチングまたはリフトオフ工程によって堆積され、パターン化されうる。前記金属接続層180はTi/Pt, Ti/Au, または上で述べたような他の金属でありうる。Tiは、PtまたはAuの高濃度にドーブさ

50

れたデバイスシリコン層 162 への粘着力のために利用されうる。金属接続層 180 は、前記下部電極 116 と高濃度にドーブされたデバイスシリコン層 162 との間の電氣的接続を提供する。

【0065】

デバイスシリコン層 162 はフォトリソグラフィによってパターン化され、配列の範囲内で互いに前記圧電体素子 22 の電氣的な分離を提供する各圧電体素子 22 に隣接する分離トレンチ 130 を提供するためにエッチングされる。分離トレンチ 130 は前記埋め込み SiO_2 層 164 までエッチングされる。

【0066】

ポリマー誘電体層 128 はトレンチ 130 を含む圧電体素子 22 の頂部上に堆積され、及びスピンコーティング、フォトリソグラフィ、及びエッチングによりパターン化される。フォトイメージ形成可能なポリマー誘電材料が前記ポリマー誘電体層 128 のために用いられうる。ポリマー誘電体材料はポリイミド、パリレン、ポリジメチルシロキサン (PDMS)、ポリテトラフルオロエチレン (PTFE)、ポリベンゾシクロブテン (BCB) または他の適切なポリマーでありうる。

【0067】

金属接地平面層 132 は、例えば、電子ビーム蒸発、スパッタリング、または電気めっきによって堆積される。Ti/Au または Ti/Cu は金属接地平面層 132 のために利用されうる。

【0068】

ポリマーパッシベーション層 190 が、例えば蒸着やスピンコーティングによって堆積される。ポリマーパッシベーション層 190 は、使用の間にデバイス表面に接触しうる流体 (例えば、血液、水、シリコングル) から電氣的及び化学的絶縁を提供し、変換器面と流体との間のより低い音響インピーダンスを提供する音響調和層としても作用する。

【0069】

シリコン基板 120 の背面のエッチングはエアーバックキャビティ 150 を提供する。接地ビア 131 がエッチングされ、コンフォーマルな導体 143 をドーブされたシリコン層 162 及び金属接地平面層 132 への接続を提供する。エッチングはディープ反応イオンエッチング (DRIE) によるものでありうる。

【0070】

コンフォーマルな絶縁層 136 は、サイドウォール 137 及び前記エアーバックキャビティ 150 の基部 125、及び基板 120 の背面上に堆積されうる。相互接続のために、ビアが必要とされる場合、基部 125 のコンフォーマルな絶縁層 136 はエッチングされる。コンフォーマルな絶縁層 136 はポリマー、酸化物、または窒化物材料でありうる。

【0071】

コンフォーマルな金属層 142 はサイドウォール 137 及び基部 125 及び基板 120 の背面 111 を含むエアーバックキャビティ 150 の内側に堆積される。コンフォーマルな金属層 142 は、スパッタリング、電子ビーム蒸発、または CVD 堆積されうる。

【0072】

コンフォーマルな金属層 142 は、フォトリソグラフィによって基板 120 の背面 111 上でパターン化され、及び圧電体素子 22 及び接地ビア 131 を互いに電氣的に分離するためにエッチングされる。コンフォーマルな金属層 142 は同様に、前記 pMUT デバイスを IC デバイスへ電氣的に接続するための相互接続パッド 143 を提供する。このようにして、SOI-pMUT デバイスの前記エアーバックキャビティを通した前記圧電体素子からの電氣的接続は、可能な処理の利点、及び性能利益と共に提供される。

【0073】

特定の実施形態において、増強された受信信号を生み出す上記方法の応用は、前記 pMUT デバイス、または ASIC デバイスに結合されて SOI 基板で製造された pMUT デバイスを利用することで実行されうる。そのような、垂直に集積されたデバイスは特許文献 1 において前に述べた内容を含んでいる。例えば小さな直径のカテーテルのような画像

10

20

30

40

50

診断プローブにおける応用に対する前記 p M U T - A S I C の小型化を提供するための改良された結合構造は以下のである。

【 0 0 7 4 】

p M U T 基板は図 3 に示されたような例えば A S I C デバイスのような I C 基板に機械的に取り付けられ、及び電氣的に接続されうる。p M U T の前記 I C 基板への接続は、エポキシ結合、または半田バンプ結合によるものでありうる。ハンダバンプにより結合された I C 基板は一般的に I C 層の数に依存して、倍数のミリメートルの厚さを有している。全体の厚さを減少させ、及び前記 p M U T - I C アセンブリの小型化を増加させることがさらに望まれる。p M U T 及び I C 基板の結合に対する好ましい方法は、エポキシ結合である。エポキシ結合は、前記集積されたデバイスにおいて、より大きな物理的小型化とより低い全体の厚さを提供し、半田バンプと比較してより低い温度処理を提供しうる。

10

【 0 0 7 5 】

改良されたエポキシ結合 p M U T - I C スタック 2 2 0 の例が図 8 において示される。エポキシ相互接続層 2 5 6 は I C 基板 3 2 0 の表面上に堆積され、p M U T デバイス 1 0 との結合を提供する。コンフォーマルな誘電体 5 2 は、貫通ウェーハ電氣的相互接続 2 3 0 と I C 基板 3 2 0 とを分離するために堆積される。貫通ウェーハ相互接続 2 3 0 は、前記 p M U T デバイス 1 0 の背面上で金属相互接続パッド 2 4 2 を露出するために、I C 層内、及びエポキシ相互接続層 2 5 6 を通してエッチングされうる。前記エッチングは D R I E によるものであり、及び前記貫通ウェーハ相互接続 2 3 0 は C V D 及び / または金属めっきによるものでありうる。第 2 の I C 基板 4 2 0 は、同様に形成されたビア及び同様に形成された電気接続で結合されうる。電気リード 3 0 1 (例えば、ワイヤ、フレックスケーブル)は、前記 p M U T - I C スタックから前記システムエレクトロニクス、またはカテーテル電気コネクタへの電気接続を提供するために、背面または一つ以上の I C 基板に取り付けられうる。

20

【 0 0 7 6 】

前記 I C 基板は、化学的機械的研磨 (C M P) によって薄化されうる。C M P を用いる前記 I C シリコン基板の薄化は、前記スタックの全体の厚さを大幅に減少させ、及び前記全体のスタックに対して 1 m m 未満の厚さを提供する。C M P は、より浅くしうるビアエッチング、及びより小さくしうるビアサイズを提供しうる。一般的にわずか 1 0 : 1 のアスペクト比が、従来のシリコンエッチング及び C V D 金属ビア形成工程を利用して形成されうる。前記 p M U T 基板は、エアーバックキャビティ 2 5 0 の形成に先立って C M P や他のプロセスによって薄化されうる。

30

【 0 0 7 7 】

半田バンプまたはワイヤ結合スタッキング (例えば、システム・オン・チップまたはシステム・オン・パッケージ)は、ダイハンドリング及びワイヤ結合の制約に起因して追加の側面領域を必要とする。基準が I C 基板の背面上に形成され、及び二つの基板の配列及び結合が精密な配列結合装置によって形成されるとき、前記エポキシ結合方法は、追加の側面領域を必要としない。このようにして、ビアが前記シリコン基板内にエッチングされるとき、前記ビアは前の基板の前記相互接続パッドに事前配列される。それ故、前記全体の p M U T - I C スタック 2 2 0 は、p M U T 配列自身より大きな側面積を必要としない。

40

【 0 0 7 8 】

上で述べられたような制御回路と結合された貫通ウェーハ相互接続で形成された p M U T s は、超音波画像プローブのような超音波プローブを形成する外部ケーブルを含むハウジングアセンブリ内にさらに集積されうる。制御回路を有する p M U T s の前記集積は、前記超音波プローブにおいて必要とされたケーブルを大幅に減少しうる。前記超音波プローブは様々な音響レンズ材料、調整層、ブロック層、及びデマッチング層を同様に含む。前記ハウジングアセンブリは外部超音波画像診断のための超音波プローブ、または生体内での画像診断のためのカテーテルプローブを形成しうる。前記超音波カテーテルプローブハウジングの形状は、直角、実質的に円形、または完全に円形のような如何なる形状

50

でありうる。前記超音波カテーテルプローブのハウジングは、金属、非金属、不活性プラスチック、または同様な樹脂材料のような如何なる適切な材料から作られうる。例えば、前記ハウジングは、ポリオレフィン、サーモプラスチック、サーモプラスチックエラストマー、サーモセットまたは工学サーモプラスチックまたはその組み合わせ、コポリマー、またはそれらの混合よりなる生体適合性材料を含みうる。

【0079】

超音波カテーテルプローブの増強された受信信号を生み出す方法が提供される。前記方法は、p M U Tまたは特定用途向け集積回路(A S I C)デバイスアセンブリに集積されたp M U Tを備えている超音波カテーテルプローブを提供する段階と、及び画像診断デバイス内に前記アセンブリを組み込む段階と、及び前記p M U Tから増強された受信信号を生み出すために前記p M U Tの受信撓み共鳴モードの間にD Cバイアスを印加する段階と、を備えている。そのような実施形態は、図9から15を参照することでさらに述べられる。

10

【0080】

p M U Tデバイス90は、図9-10で示されるような画像診断カテーテルデバイス500、600を提供するフレックスケーブル507または他のフレキシブルワイヤ接続に結合されうる。これは、半田バンプ結合、エポキシ(導電性エポキシまたは導電性及び非導電性エポキシの組み合わせ)、z軸エラストマー相互接続、またはカテーテルベースの超音波変換器に利用される他の相互接続技術によってなされる。

【0081】

図9を参照すると、前方視画像診断カテーテルデバイス500は、音響窓540を通した画像診断のためのフレックスケーブル507と一体化された関連したp M U T90を含んでいる。側視カテーテル600は、図10で描写されたように、フレックスケーブル507及び音響窓640と統合された関連するp M U Tを含む。カテーテル500及び600は、p M U T90に直接接触して、音響的な調整材料550、650をそれぞれ含む。音響調整材料550、650は低い弾性係数のポリマー、水またはシリコンゲルでありうる。

20

【0082】

カテーテル700は、マルチプレкса、増幅器、または信号調整A S I Cデバイスまたはそれらの組み合わせでありうる垂直に集積されたA S I Cデバイス720、730を有するp M U Tを含む。追加のA S I Cデバイスは、高電圧ドライバ、ビーム形成またはタイミング回路のようなものを同様に含みうる。音響窓740は、p M U Tに直接接触して音響調整材料750を含みうる。

30

【0083】

画像診断カテーテルデバイス500、600、700は、3フレンチから6フレンチ(1-2mm)の範囲の外径を有するだけでなく、特定の応用に対して12フレンチ(すなわち4mm)と同様の大きさともなりうる。そのようなデバイスは、小さな冠状動脈にアクセスすることが可能となりうる。最小数の電気ワイヤが小さなカテーテルプローブ内に集積されることが望まれ、このようにして、小型の集積回路スイッチは(例えばマルチプレкса)は、前記カテーテルの内側で電気ワイヤの減少を提供することができる。画像診断カテーテルデバイス500、600、700の前記ハウジング509は、高度に柔軟であり、及び、例えば心外膜の冠状動脈におけるガイドワイヤとして進歩している。

40

【0084】

信号ワイヤまたはフレックスケーブルリードは、図9で示されるように、前記p M U T基板の前記背面上の貫通ウェーハ相互接続で直接接続される。前記ワイヤまたはフレックスケーブルは、前記カテーテル本体を通して送られ、及び外部制御回路に前記カテーテルの後端で1/0コネクタを通して接続される。しかしながら、血管を通したカテーテルの導入/誘導に対して素晴らしく機械的な柔軟性を可能にするために、前記カテーテルシース内に含まれた電氣的リードを減らすことは有利となる。例えば、7F(3mm直径)カテーテル、20×20の素子のp M U T配列が高画質を提供するために利用される。この

50

場合、素子あたり最低 1 ワイヤで、少なくとも総計 400 のワイヤが、前記カテーテルの先端で p M U T 配列を駆動するために必要とされる。これは、前記カテーテルの移動を指示するガイドワイヤのための空間、及び前記カテーテルを曲げるための柔軟性をほとんど残さない。

【0085】

このようにして、前記カテーテル内の信号リード及び信号ノイズの数を減らすために、前記 p M U T デバイスは、前記カテーテルチップにおける制御回路と共に集積されうる。例えば、図 8 に示されるように、前記読み出し回路は貫通ウェーハ相互接続を利用して前記変換器配列に直接集積される。各 p M U T 素子によって受信された超音波信号が、信号対ノイズ比を最大化させるために独立して増幅されるように、増幅器 A S I C は前記 p M U T 基板に結合され、及び各 p M U T 素子の貫通ウェーハ相互接続に接続されうる。この直接の集積は、さらに信号ノイズを減少するために前記 p M U T 素子と前記増幅器との間の導線の長さを大幅に減少しうる。第 2 マルチプレクサ A S I C の集積によって、各変換器により受信され、及び各増幅器に送られた前記信号は、前記カテーテルの終端で、減少された数の I / O コネクタへの信号ワイヤを通して多重化されうる。このようにして、より少ないワイヤが前記カテーテルシースの内部に必要とされる。前記多重化の速度は、達成されうる減少された信号ワイヤの数を決定するだろう。リードの数の減少は、素子間のクロストークを減少する。

【0086】

貫通ウェーハ相互接続は、前記 A S I C のシリコン基板をエッチングし、コンフォーマルな誘電体及び金属層で前記エッチングされたホールを被覆し、及び上で述べたように、充填された導体ビアを製造するために金属メッキすることにより形成されうる。多重回路は整列された貫通ウェーハ相互接続でエポキシ結合することによって重ねられうる。

【0087】

前記変換器配列の受信機能の集積に加えて、作動または伝送機能は同様の方法で前記 p M U T 基板に集積されうる。前記 A S I C スタック内に含有された高電圧ドライバは、前記変換器素子を駆動する必要性を生み出し、及び多重化回路は、個々の p M U T 素子をアドレスするために利用される。このようにして、2 D 配列の操作は、適切なタイミングで駆動信号の多重化によって達成されうる。前記伝送機能を直接集積する少なくとも一つの利点は、高電圧が前記 p M U T 配列に隣接して直接生み出されることである。前記カテーテルの本体を通して伝送される高電圧信号は、減少されるか除かれるので、前記カテーテルの電気的安全性を改善する。低電圧信号 (3 - 5 V) は I / O コネクタから集積された多重化電圧及び高電圧ドライバ回路へ送られ、及び前記ドライバは、電荷ポンプ及び / または誘導変圧器を通してより高い伝送電圧を生み出す。

【0088】

伝送 / 受信信号を制御するため、及び前記未処理の p M U T 信号からの超音波イメージ信号を作り出すために、タイミング及び / またはビーム形成回路のような他の回路が前記 A S I C スタック内に集積される。この集積は、外部の制御ユニットにおいて必要とされる電子機器の数とサイズを減らし、より小さいハンドヘルドな超音波画像診断システム、またはポータブルカテーテルベースの超音波画像診断システムを可能にする。

【0089】

ここで述べられた前記実施形態は、2 D、1 . 5 D、または 1 D 配列での前方または側視カテーテル操作へ応用可能である。

【0090】

図 12 - 15 を今参照すると、カテーテル 800、900 の p M U T デバイス 990 は操作部材 807 または光学ファイバ 907 を提供するために構成されている。前記操作部材はカテーテルガイドワイヤでありうる。前記操作部材は、外科用メス、針、または注射器のような外科的な道具を含みうる。前記操作部材は、前記カテーテルまたはハウジングアセンブリを通してリモートで操作されうる。操作部材 807 または光学ファイバ 907 はボアホール 870、970 内にそれぞれ配置される。前記操作部材は、外部から制御さ

れうる。ボア 970 は、操作部材 807 を保護するため、及び前記カテーテル内への流体の浸潤を避けるためにシール 880 を含む。操作部材 807 は同様に、ボア 870 及びシール 880 に対して可動であり、及び格納可能でありうる。光学ファイバ 907 はボア 970 の側壁に直接取り付けられ、エポキシまたは他の密封または粘着物質で密封される。ガイドワイヤ、外科的手段または光学ファイバのようなそのような操作手段は、同様の方法で、積み重ねられた p M U T - I C デバイスに適用されうる。ボアホール 870、970 は、前記 p M U T、またはエッチング工程、例えば D R I E を用いる p M U T - I C スタックの工程間に提供されうる。前記ボアホールは、前記カテーテルの遠位端における適切なサイズの開口 513 と共同して配列される。前記ボア及び開口 513 と接続可能な前記カテーテルハウジングの内部を通る内部経路 517 は、前記操作部材の挿入及び触診を提供する。

10

【0091】

前記画像診断カテーテルデバイス 600、700、800、900 は、前記コンジットの近接部に結合されたステアリング機構 505 をさらに備えている。例として、少なくとも一つのステアリング機構は、参照により本願に組み込まれている特許文献 2 で開示されている。前記超音波変換器アセンブリのための制御要素が同様に提供され、前記制御要素での安定な及び効果的な片手での制御操作を提供するために人間の手に形成される。

【0092】

ここで述べられた前記カテーテルプローブ及び p M U T 変換器素子は、従来的に医療デバイスとして実行されている消毒に適用されうる。ここで述べられた前記 p M U T デバイス及び増強された受信信号を生み出す方法は、リアルタイム、三次元心臓内または血管内イメージング、低侵襲またはロボットによる手術のためのイメージング、カテーテルベース、携帯超音波プローブ、及び小型水中聴音器のイメージングのような工程に対して利用されうる。前記 p M U T は約 1 - 20 M H z の範囲の振動数での操作に対して最適化されうる。

20

【0093】

ここで述べられた前記超音波カテーテルプローブは、冠状動脈の冠状血栓症の I V U S 及び I C E に特に適している。そのような処理は、冠状動脈疾患、アテローム性動脈硬化、または他の血管に関する疾患を処理するか、またはあるいは減らすことが必要となりうる。

30

【0094】

ここで述べられた方法及び実施形態は、増強された感度を有する外部の超音波プローブを製造するために利用されうる。このようにして、前記垂直に積み重ねられた p M U T デバイスは、例えば、心臓学、産科学、血管、または泌尿器学の画像診断のための外部の超音波プローブにおける使用に対して適しうる。このようにして、図 16 で示されるように、前方視画像診断プローブデバイス 1000 は音響窓 1740 を通した画像診断のためのフレックスケーブル 1507 で集積された関連した p M U T 90 を含む。プローブ 1000 は、p M U T 90 と共に、マルチプレクサ、増幅器、または信号調整 A S I C デバイス、またはそれらの組み合わせとなりうる垂直に集積された A S I C デバイス 1720、1730 を含む。高電圧ドライバ、ビーム形成またはタイミング回路のような追加の A S I C デバイスが同様に含まれる。音響窓 1740 は p M U T に直接接触している音響調整材料 1750 を含む。

40

【0095】

1 D、1.5 D、または 2 D 配列の p M U T 配列は、前記変換器プローブのハンドルにおける電子信号処理を提供するために、製造され及び A S I C デバイスと統合されることができる。前記 p M U T - I C スタックは、前記 p M U T 面と前記ハウジング壁の間の低弾性率ポリマー、水、またはシリコンゲルよりなる音響調整層と共に外部のプローブハウジング内に設置されうる。前記 p M U T - I C スタックは、前記画像診断システム電子機器へのインターフェイスのためのフレックスケーブル、リボン・ケーブル、または標準の信号ワイヤに装着されうる。

50

【 0 0 9 6 】

外部超音波プローブのための集積化電子機器を有する従来の超音波変換器配列は、高価な、複雑な製造技術を必要とする。外部のp M U Tベースのプローブは、半導体のバッチ製造及び集積技術に起因して、より低い価格、より多くの製造できる製品を提供しうる。

【 0 0 9 7 】

(実施例)

超音波圧電性変換器からの増強された受信信号を生み出す方法は、以下の例を参照することによって述べられる。

【 0 0 9 8 】

単一のp M U T素子は - 2 0 V d c から + 2 0 V d c のD C バイアスを受けた。分離ピ
 ストン変換器により提供された音響信号は、前記p M U T素子に向けられた。前記p M U
 T素子により受けた信号は、印加されたD C バイアスに応じて測定された。図1を参照す
 ると、ミリボルトでピーク・トゥ・ピークの受信信号対バイアス電圧を描写するグラフが
 示される。図1におけるデータは、D C バイアス電圧の異なるレベルに対して、前記p M
 U T素子の出力応答を示している。前記D C バイアス電圧は、0 V から + 2 0 V、0 V に
 戻って、それから0 V から - 2 0 V に変化した。受信信号 (m V) は各D C バイアス増加
 量で測定された。図1は、この特定の圧電性薄膜における抗電界のレベルに対して、受信
 感度を増加させるための最適なD C バイアス電圧を描写している。D C バイアスが前記p
 M U T素子における前記圧電体膜の抗電圧 (おおよそ - 5 V) に近いとき、受信感度は減
 少した。前記印加した電圧が増加したとき、前記p M U T素子の出力信号は増加した。こ
 のようにして、p M U T素子の増強された受信信号を生み出すためのD C バイアスを印加
 する方法が実演された。受信信号における増強の最適化は、既知の厚さの圧電体膜からの
 受信信号をモニタリングすると同時に、前記D C バイアスを調整することによって得られ
 うる。

【 0 0 9 9 】

本発明がここで詳細に述べられ、具体的な実施形態が参照されると同時に、様々な変更
 及び修正が本発明の精神及び範囲から逸脱することなくなされることは当業者であれば明
 らかであろう。

【 符号の説明 】

【 0 1 0 0 】

1 0、7 0、9 0、1 0 0 p M U Tデバイス構造

1 2 基板

1 3 前面

1 4 第1誘電層

2 0 下部電極

2 2 圧電体配列素子

2 8 第2誘電体膜

3 2 頂部電極

3 4 ビア

3 5 圧電体膜

3 6 絶縁膜

4 2 導電膜 4 4 半導体デバイス

4 6 半田バンプ

4 8 半田パッド

5 0 エアーバックキャビティ

5 8 端部

6 2 薄いシリコン層

6 4 二酸化シリコン層


6 8 開口

6 9 相隔ビア


8 0 p M U T デバイス構造
 1 2 0 S O I 基板
 1 2 5 基部
 1 3 6 絶縁層
 1 3 7 サイドウォール
 1 4 2 金属層
 1 5 0 エアバックキャビティ
 1 6 2 デバイスシリコン層
 1 7 5 S i O ₂ 層
 2 3 0 電氣的相互接続
 2 5 6 相互接続層
 3 2 0 I C 基板
 5 0 0、6 0 0 カテーテル
 5 0 7、1 5 0 7 フレックスケーブル
 5 0 9 ハウジング
 5 4 0、6 4 0、1 7 4 0 音響窓
 5 5 0、6 5 0、1 7 5 0 音響調整材料
 1 0 0 0 前方視画像診断プローブデバイス

10


【図 1】




【図 4】




【図 5】




【図 3】




【図 2】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 14】



【図 15】



【図 16】



フロントページの続き

(72)発明者 デヴィッド・ドーシュ

アメリカ合衆国・ノースカロライナ・２７６１４・ラレー・ウェスコット・ドライブ・１７２１

(72)発明者 オラフ・ヴォン・ラム

アメリカ合衆国・ノースカロライナ・２７２４３・エフランド・ハーモニー・チャーチ・ロード・
４７１８

(72)発明者 ジョン・キャストルッチ

アメリカ合衆国・ノースカロライナ・２７７１２・ダラム・パイン・トレイル・ドライブ・５１１
１

F ターム(参考) 4C601 DD14 EE03 FE03 FE04 GB06 GB44
5D019 BB17 FF04

【 外国語明細書 】

ENHANCED ULTRASOUND IMAGING PROBES USING FLEXURE MODE
PIEZOELECTRIC TRANSDUCERS

FIELD

[0001] This invention relates to methods of generating enhanced flexure mode signals by piezoelectric transducers and ultrasound imaging probes using the same.

BACKGROUND

[0002] Ultrasonic transducers are particularly useful for non-invasive as well as in vivo medical diagnostic imaging. Conventional ultrasonic transducers are typically fabricated from piezoelectric ceramic materials, such as lead zirconate titanate (PZT) or PZT-polymer composites, with the transducer material being diced or laser cut to form a plurality of individual elements arranged in one-dimensional or two-dimensional arrays. Acoustic lenses, matching layers, backing layers, and electrical interconnects (e.g., flex cable, metal pins/wires) are typically attached to each transducer element to form a transducer assembly or probe. The probe is then connected to control circuitry using a wire harness or cable, where the cable contains individual wires to drive and receive signals from each individual element. An important aim of ongoing research in ultrasonic transducer technology is increasing transducer performance and integrability with control circuitry while decreasing transducer size, power consumption and signal loss due to the cabling. These factors are particularly important for two-dimensional arrays required for three-dimensional ultrasound imaging.

[0003] Miniaturization of transducer arrays is particularly important for catheter-based 2D array transducers. A significant challenge is the complexity, cost of manufacture and limited performance of conventional 2D transducer arrays. Commercial 2D transducer probes are typically limited to arrays with element pitch of 200 to 300 μm and operating frequencies of <5 MHz. The small size of these elements drastically reduces the element capacitance to <10 pF which produces high source impedance and presents significant challenges with electrical impedance match to the system electronics. Furthermore, producing forward-looking 2D arrays for catheter-based intravascular (IVUS) or intracardiac (ICE) imaging probes has not

been achieved commercially. With catheter size of 6 or 7 French or less, the transducer array should be less than 2 mm in diameter. For adequate resolution, a frequency of 10 MHz or greater should be used, which yields a wavelength of 150 μm in tissue. Because element pitch should be less than the wavelength for adequate imaging performance, element pitch of 100 μm or less is desired. Additionally, higher frequency operation requires a thinner piezoelectric layer in the transducers. To date, conventional transducer arrays have not met these requirements with a low cost, manufacturable process and adequate imaging performance.

[0004] The production of miniaturized transducers with adequate performance can be facilitated by micromachining techniques. The medical devices field, for example, has benefited from microelectromechanical systems (MEMS) technology. MEMS technology allows medical devices or their components to be manufactured with significant size reduction. Piezoelectric micromachined ultrasonic transducers (pMUTs) are one such MEMS-based transducer technology. pMUTs generate or transmit ultrasonic energy through application of AC voltage to a piezoelectric material suspended membrane causing it to undergo flexural mode resonance. This causes flextensional motion of the membrane to generate acoustic transmit output from the device. Received ultrasonic energy is transformed by the pMUT, with the ultrasonic energy generating a piezoelectric voltage ("receive signal") due to flexural mode resonance vibrations of the microfabricated membrane.

[0005] The benefits of micromachined pMUT devices compared with conventional ceramic-based transducers include: ease and scalability of manufacture, especially for smaller, higher density 2D arrays; simpler integration and interconnection for 2D arrays; more flexibility in transducer design for wider operating frequency range; higher element capacitance for lower source impedance and better match with electronics. 2D arrays are needed for real-time 3D imaging systems, and ceramic transducers are quickly reaching their manufacturability limit for insertion into smaller catheter probes (2-3 mm diameter or smaller). Another micromachining approach is capacitive micromachined ultrasound transducers (cMUTs), consisting of surface micromachined membranes on a substrate that are actuated electrostatically by applying appropriate DC and AC voltage signals to the membrane electrodes. However, these devices require multiple elements connected in parallel to provide

sufficient acoustic output, thus limiting the performance for 2D arrays with very small element size. Sizeable amplification (typically 60 dB) is required in order to obtain an ultrasound signal with cMUTs.

[0006] There are functional and structural differences between cMUT and pMUT devices. Because pMUTs have a higher energy transduction mechanism (i.e., the piezoelectric layer), the piezoelectric elements generally have higher ultrasonic power capability than cMUTs. 2D array pMUT elements with 75 micron width can generate acoustic power output of 1 to 5 MPa at a frequency of 8 MHz. Conventional transducer arrays can generate >1 MPa acoustic pressure, but require much larger element size and operate at lower frequency. Typical acoustic output for cMUT 2D array elements is much less than 1 MPa. Elements in pMUT arrays also have higher capacitance (on the order of 100-1,000 pF) than conventional transducer arrays and cMUTs, producing lower source impedance and better impedance match to the cabling and electronics. Conventional transducer arrays elements have capacitance of <10 pF, and cMUT elements have capacitance of <1 pF.

[0007] pMUTs typically operate with lower voltages than conventional transducers and cMUTs. Depending on the thickness of the ceramic plate, conventional transducers can require high voltage bipolar signals (>100 V peak-to-peak) to generate acoustic energy. cMUTs require a large (>100V) DC voltage to control the membrane gap distance in addition to an AC signal (typically tens of V peak-to-peak) to vibrate the membrane. pMUTs require lower AC voltages (typically 30 V peak-to-peak bipolar signal) to acuate the piezoelectric vibration for transmitting acoustic energy, and the received ultrasonic energy causes flexural mode resonance generating the receive signals without the need for applied voltage.

[0008] Micromachined ultrasound transducers provide miniaturized devices that may be directly integrated with control circuitry. For example, cMUTs have been integrated with control circuitry with through-wafer via connections made by etching vias in a silicon wafer, coating the wafer with a thermal silicon dioxide for insulating regions and with polysilicon for electrical contacts, and then building up the cMUT membrane elements on the top surface of the wafer. Metal pads and solder bumps may be deposited on the bottom surface of the wafer in order to solder the cMUT chip to semiconductor device circuitry.

[0009] One disadvantage of such a cMUT device, however, is that relatively high resistivity polysilicon, compared to metals, is used as the conductive material in the vias because of processing limitations inherent in the cMUT architecture. Because of the already very low signal strength generated by cMUTs in the receive mode, the signal to noise ratio may be problematic during operation of the cMUT with polysilicon vias. Also, the low capacitance of cMUT elements produces high impedance, and therefore impedance mismatch with the electronics and cabling are greater, which contributes to increased signal loss and noise. High resistance in the through-wafer vias further exacerbates the high element impedance problem. In addition, significant resistance in the vias will cause more power consumption and heat generation during operation when applying drive signals to cMUTs for transmit.

[0010] Another disadvantage of the cMUT device with polysilicon through-wafer interconnects is the processing temperature of forming the thermal silicon dioxide insulator and the polysilicon conductor. Processing temperatures for these steps are relatively high (600-1000 °C), thus creating thermal budget issues for the rest of the device. Because of these processing temperatures, the cMUT elements must be formed after the through-wafer vias are formed, and this sequence creates difficult processing issues when trying to perform surface micromachining on a substrate with existing etched holes through the wafer.

[0011] Conventional transducer arrays may be integrated directly with control circuitry. However this typically requires solder bumping which is a relatively high temperature process (approximately 300 °C), and high density integration is not feasible due to the large size of the array elements (200 to 300 micron pitch at a minimum).

[0012] Thus, pMUT devices offer functional and fabrication advantages over conventional ultrasound transducers and cMUTs. Intravascular imaging and interventions are particular areas where miniaturized devices are desirable and where MEMS devices are attractive. An example of an application of a MEMS-type medical device is in imaging devices, such as intravascular ultrasound (IVUS) and intracardiac echo (ICE) imaging. IVUS devices, for example, provide real-time tomographic images of blood vessel cross sections, elucidating the true morphology of the lumen and transmural components of atherosclerotic arteries. Such devices,

while offering great promise, are amenable to improvement in specific functionally dependent performance areas such as receive mode sensitivity.

SUMMARY

[0013] In one embodiment, a method of generating an enhanced receive signal from a piezoelectric ultrasound transducer is provided. The method comprises providing a piezoelectric ultrasound transducer, the piezoelectric ultrasound transducer comprising a piezoelectric element operable in flexural mode and receiving acoustic energy by the piezoelectric element. The acoustic energy is convertible to an electrical voltage by flexural mode resonance of the piezoelectric element. The applied transmit voltage is a sine wave signal that includes an additional half-cycle of excitation. The resulting enhanced receive signal generated by the piezoelectric transducer is greater than the receive signal generated by the piezoelectric transducer for applied transmit voltage without the additional half-cycle excitation.

[0014] In yet another embodiment, a method of generating an enhanced receive signal from a piezoelectric ultrasound transducer is provided. The method comprises providing a piezoelectric ultrasound transducer, the piezoelectric ultrasound transducer comprising a piezoelectric element operable in flexural mode and receiving acoustic energy by the piezoelectric element. The acoustic energy is convertible to an electrical voltage by flexural mode resonance of the piezoelectric element. A DC bias is applied to the piezoelectric element prior to receiving the acoustic energy and/or concurrently with receiving the acoustic energy. An enhanced receive signal is generated from the piezoelectric transducer by converting the received acoustic energy to an electrical voltage by flexural mode resonance of the piezoelectric element. The enhanced receive signal generated by the piezoelectric transducer is greater than a receive signal generated by the piezoelectric transducer in the absence of applying a DC bias.

[0015] In another embodiment, a method of generating an enhanced receive signal from a piezoelectric ultrasound transducer is provided. The method comprises providing a piezoelectric ultrasound transducer (the piezoelectric ultrasound transducer comprising a piezoelectric element operable in flexural mode) and applying a sine wave bipolar transmit cycle pulse to the piezoelectric element to

produce an acoustic signal providing an acoustic echo. The sine wave bipolar transmit cycle pulse has a maximum peak voltage. The acoustic echo is received by the piezoelectric element, which is convertible to an electrical voltage by flexural mode resonance of the piezoelectric element. A DC bias applied to the piezoelectric element prior to receiving the acoustic echo and/or concurrently with receiving the acoustic echo and an enhanced receive signal is generated from the piezoelectric transducer by converting the received acoustic echo to an electrical voltage by flexural mode resonance of the piezoelectric element. The enhanced receive signal generated by the piezoelectric transducer is greater than a receive signal generated by the piezoelectric transducer in the absence of applying a DC bias.

[0016] In yet another embodiment, an ultrasound imaging catheter is provided. The catheter comprises a substrate, a plurality of sidewalls defining a plurality of openings through the substrate and spaced-apart bottom electrodes on the substrate. Each spaced-apart bottom electrode spans one of the plurality of openings and spaced-apart piezoelectric elements on each of the bottom electrodes. Conformal conductive film on each of the sidewalls of the plurality of openings is in contact with one or more of the bottom electrodes and open cavities are maintained in each of the openings. Means for applying a DC bias to the piezoelectric transducer are included.

[0017] In yet another embodiment, an ultrasound imaging probe is provided. The catheter comprises a substrate, a plurality of sidewalls defining a plurality of openings partially through the substrate and spaced-apart piezoelectric elements on the substrate. Each spaced-apart piezoelectric element is positioned over one of the plurality of openings. Pairs of spaced-apart bottom electrodes on the substrate are in contact with each of the spaced-apart piezoelectric elements. Conformal conductive film on each of the sidewalls of the plurality of openings is in electrical interconnection with one or more of the bottom electrodes and open cavities are maintained in each of the openings.

[0018] In yet another embodiment, a method of generating an enhanced receive signal from a piezoelectric ultrasound transducer is provided. The method comprises providing a piezoelectric ultrasound transducer, the piezoelectric ultrasound transducer comprising a piezoelectric element operable in flexural mode and having a ferroelectric coercive voltage. A transmit voltage is applied to the piezoelectric

transducer which is above the ferroelectric coercive voltage for the piezoelectric element. Acoustic energy is generated by the piezoelectric element providing an acoustic echo. An enhanced receive signal is generated from the piezoelectric transducer by converting the received acoustic echo to an electrical voltage by flexural mode resonance of the piezoelectric element. The resulting enhanced receive signal generated by the piezoelectric transducer is greater than the receive signal generated by the piezoelectric transducer for applied transmit voltage less than the coercive voltage.

BRIEF DESCRIPTION OF THE FIGURES

[0019] FIG. 1 graphically represents an embodiment of the method of enhancing a receive signal.

[0020] FIGS. 2-3 illustrate a piezoelectric microfabricated ultrasonic transducer device wherein the transducer is attached to a semiconductor device according to an embodiment of the invention.

[0021] FIGS. 4-6 illustrate the formation of a piezoelectric microfabricated ultrasonic transducer device wherein the transducer is attached to a semiconductor device according to an embodiment of the invention.

[0022] FIG. 7 illustrates a piezoelectric microfabricated ultrasonic transducer device wherein the piezoelectric elements are formed on a doped silicon-on-insulator substrate.

[0023] FIG. 8 illustrates a piezoelectric microfabricated ultrasonic transducer device wherein the transducer is attached to a semiconductor device according to an embodiment of the invention.

[0024] FIGS. 9-15 illustrate an imaging catheter comprising a piezoelectric microfabricated ultrasonic transducer device according to an embodiment of the invention.

[0025] FIG. 16 illustrates an imaging probe embodiment.

DETAILED DESCRIPTION

[0026] The embodiments disclosed herein relate to methods of enhancing the sensitivity of at least one piezoelectric element of an ultrasound flex mode transducer by applying a transmit voltage sine wave signal that is above the ferroelectric coercive field and/or contains an additional half-wave excitation in the sine wave signal. The embodiments further relate to methods of enhancing the sensitivity of a imaging device operating with an ultrasound flex mode transducer by applying a DC bias before and/or with the receive flexural mode resonance of the piezoelectric element of the ultrasound flex mode transducer. The embodiments further relate to methods of enhancing the sensitivity of a imaging device operating with an ultrasound flex mode transducer by applying a DC bias with the receive flexural mode resonance of at least one piezoelectric element of the ultrasound flex mode transducer. The embodiments herein further relate to improved silicon-on-insulator pMUT (SOI-pMUT) elements, their manufacture and use with methods enhancing their sensitivity by applying a transmit voltage above the coercive voltage, additional half-wave excitation, and/or DC bias with the receive flexural mode resonance of the SOI-pMUT elements. The embodiments herein further relate to imaging devices comprising flex mode transducer elements and methods of enhancing their sensitivity by applying a transmit voltage above the coercive voltage, additional half-wave excitation, and/or DC bias with the receive flexural mode resonance of the flex mode transducer elements. The embodiments herein described are generally applicable to medical ultrasound diagnostic imaging probes comprising flex mode transducers such as pMUTs.

[0027] The terms “microfabricated,” “micromachining” and “MEMS” are used interchangeably and generally refer to methods of manufacturing used in integrated circuit (IC) manufacture.

[0028] The terms “flexural mode,” “flexure mode,” “flex mode” and “flexensional mode” are used interchangeably and generally refer to expansion and contraction of a suspended piezoelectric membrane resulting in flex and/or vibration of the piezoelectric membrane.

[0029] As used herein, the term “flexural mode resonance” refers generally to excited axisymmetric resonant modes of flex mode transducer elements that generate ultrasound acoustic energy of specific frequencies or are caused by receipt of ultrasound acoustic energy of specific frequencies.

[0030] As used herein, the terms “ferroelectric coercive voltage,” “coercive voltage” and “coercive field” are used interchangeably and refer to the voltage above which ferroelectric dipole switching of a piezoelectric material occurs. Coercive field may be in the range of 1 to 10 V/micron. For example, a piezoelectric membrane with a thickness of 1 micron typically has a coercive voltage of approximately 3 to 5 V.

[0031] A method for generating enhanced receive signals of a flex mode transducer is provided. The method comprises applying a DC bias during and/or prior to receive flexural mode resonance of a piezoelectric element. The method is generally applicable during pulse-echo operation of a flex mode transducer such as a pMUT. The method may be adapted to a flex mode transducer using vertically integrated pMUT array. The method may further be adapted to catheter-based imaging devices comprising a pMUT array and/or a vertically integrated pMUT array to enhance the receive signal during pulse-echo operation.

[0032] A method for generating enhanced receive signals of a flex mode transducer is provided. The method comprises applying a transmit voltage sine wave signal that is above the ferroelectric coercive voltage of the piezoelectric material. The method also comprises applying an additional half-wave excitation in the applied transmit sine wave signal. The method may be combined with applying a DC bias to the piezoelectric element prior to receiving the acoustic echo and/or concurrently with receiving the acoustic echo. The method is generally applicable to a flex mode transducer having a thickness-dependent coercive voltage.

[0033] Flexure mode operation presents a unique method for generating acoustic energy that is significantly different from methods used with conventional ultrasound

transducers which typically operate with thickness mode vibration. Conventional transducers consist of pre-poled piezoelectric ceramic plates that operate below the coercive voltage to generate vibration in the thickness direction of the plate.

Conventional transducers contain piezoelectric ceramic plates that are relatively thick (hundreds of microns thick), thus it is not practical to operate above the coercive voltage which would require transmit voltage signals of several hundred volts.

Furthermore, operating above the coercive field would depole the ceramic and require repoling at high voltage (hundreds of volts) to achieve sufficient receive sensitivity.

[0034] pMUT devices may operate by applying a bipolar signal at voltage levels above the coercive field in order to induce 90° domain switching in the PZT thin film.

The PZT film is very thin (one to several microns thick), thus operation above the coercive voltage can be achieved at relatively low operating voltage levels (tens of volts). Internal stress in piezoelectric thin films reduces the ferroelectric polarization of the piezoelectric material. The internal stresses in the piezoelectric thin films restrict the ferroelectric dipoles, which may result in non-ideal alignment of the ferroelectric dipoles in the absence of an applied voltage. By forcing alignment of the ferroelectric dipoles, some polarization recovery may be achieved by applying a voltage greater than the coercive voltage; however, when the voltage is removed, internal stresses reduce the alignment of the ferroelectric dipoles. Thus, pre-poling the films does not achieve the maximum dipole alignment, as is the case in conventional bulk ceramic piezoelectric transducers.

[0035] The methods herein described are in contrast to the typical operation of ultrasound transducers using a piezoelectric transducer (conventional or pMUT), which transmit with voltage below the ferroelectric coercive voltage. Transmitting with voltage above the coercive voltage forces the piezoelectric material to undergo ferroelectric 90° domain switching, thus maximizing the flexure of the membrane through flextensional motion. The method also describes applying an additional half-wave excitation in the sine wave signal to force preferred dipole alignment to enhance the pulse-echo receive sensitivity.

[0036] The methods herein described are also in contrast to the typical operation of ultrasound transducers using a piezoelectric transducer (conventional or pMUT), which receives echo signals in the absence of an applied voltage. The method for

improving the receive signal of a flex mode piezoelectric transducer includes applying a DC bias voltage before and/or during receipt of the acoustic signal by the piezoelectric element. Application of a DC bias before and/or during flexural mode resonance of a piezoelectric element of a flex mode transducer increases the receive signal (e.g., output current) of the piezoelectric element. When receiving acoustic echo signals, the piezoelectric layer in a pMUT is not necessarily poled to its maximum extent. One cause of this reduced poling is that the transmit voltage itself may depole all or part of the piezoelectric layer. Thus, the application of DC bias enhances the dipole alignment and resulting pulse echo receive signal.

[0037] The method of generating enhanced receive signals is discussed below with reference to a pMUT of particular design but the method is generally applicable to any microfabricated piezoelectric elements and piezoelectric ultrasound elements operating in flexural mode.

[0038] The method may be performed, by way of example, as follows. Acoustic energy directed towards a pMUT element is provided. The acoustic energy may be reflected energy generated from the same piezoelectric element that will receive the acoustic energy, reflected energy from a different piezoelectric element of an array or reflected energy from another source. By way of example, reflected energy from the piezoelectric element as an acoustic echo (pulse-echo) will be discussed.

[0039] In one aspect of the method, a bipolar transmit voltage is applied that is above the coercive voltage of the piezoelectric material. This high electric field level enhances the ferroelectric 90° domain switching in the piezoelectric layer which increases the vibration amplitude of the membrane. This results in higher acoustic energy output from the membrane; therefore, higher pulse echo signal is received due to the higher transmit energy output. The pulse echo signal can also be enhanced by applying an additional half-cycle excitation to the piezoelectric element in the transmit signal. Typical transmit voltage pulses contain one, two or three full-cycle pulses. Increasing the number of pulses generally increases the transmit output of the transducer at the expense of resolution. It is an aspect of this method to apply an additional half-cycle excitation, i.e., 1.5, 2.5, or 3.5 cycles, to increase the sensitivity of the pMUT element without significantly sacrificing resolution capability compared to 1, 2 or 3 cycle pulses. It has been shown that pMUT elements produce higher pulse

echo receive signals as a result of applying the additional half-cycle transmit excitation compared to full cycle excitation. This is due to enhanced dipole alignment in the piezoelectric layer of the pMUT element.

[0040] In another aspect of the method, before the acoustic echo reaches the transducer, a DC bias may be applied to the piezoelectric element and then held while the piezoelectric element is in flexural resonance mode from the received echo. The DC bias improves the dipole alignment in the piezoelectric material and thus increases the receive signal generated by the membrane. Because the dipole alignment is improved, higher piezoelectric current is generated as a result of received acoustic wave producing mechanical vibration in the membrane. The DC bias can also be applied to an array of piezoelectric elements, wherein the applied DC bias may be the same for all elements or may vary from element to element. pMUT elements can have some variability in their pulse echo receive characteristics; therefore, applying a calibrated DC bias to each element in the array during receive flexure mode resonance can also improve the receive signal uniformity across the array for a given acoustic pressure to enhance the resulting ultrasound image quality.

[0041] In another aspect of the method, a bipolar transmit voltage may be applied to the pMUT to emit acoustic energy. The acoustic energy is reflected from the target as an acoustic echo, and returns toward the pMUT. Before the acoustic signal reaches the transducer, a DC bias pulse is applied to the transducer prior to the receive flexural resonance mode and removed prior to the receive flexural resonance mode of the piezoelectric elements. Without being limited by theory, it is generally believed that the DC bias pulse temporarily improves the dipole alignment and that upon removal of the DC bias pulse the dipole alignment does not immediately revert to its internally stressed state. Thus, the piezoelectric current output that results from the receive flexural resonance mode is increased due to residual polarization from the dipole alignment. Piezoelectric output may be lower than in the previously mentioned aspect of the method because the dipole alignment is not maximized during receive flexural resonance mode. However, this method may obviate the requirement of additional signal conditioning circuitry. Moreover, as the pulse may be of a shorter duration than the previously described aspect of the method wherein the DC bias is held while the piezoelectric element is in flexural resonance mode from the received

echo, overall power consumption may be reduced. Because the prior transmit voltage cycle may depole the piezoelectric material, this method provides enhanced domain alignment of a known polarity (in the direction of the DC bias polarity) to produce an enhanced receive signal.

[0042] In another aspect of the method, a bipolar transmit voltage is applied to the pMUT to emit acoustic energy. The bipolar transmit voltage is stopped at maximum peak voltage. The bipolar transmit voltage may be a sine wave transmit cycle pulse or other periodic pulse. The acoustic energy is reflected from the target as an acoustic echo, and returns toward the pMUT. By stopping the voltage of the transmit cycle at peak voltage, retention of dipole alignment may be obtained, which may increase the piezoelectric current generated by receive flexural resonance mode of the piezoelectric elements from the echo signal. The bipolar transmit voltage may be stopped at a voltage between maximum voltage and zero voltage during the transmit cycle. This aspect of the method may be combined with other the other aspects of the method to enhance the receive signal from the pMUT.

[0043] In another aspect of the method, a bipolar transmit voltage is applied to the pMUT to emit acoustic energy. The bipolar transmit voltage is stopped at maximum peak voltage. The bipolar transmit voltage may be a sine wave transmit cycle pulse or other periodic pulse. The acoustic energy is reflected from the target as an acoustic echo, and returns toward the pMUT. Before the acoustic signal reaches the transducer, a DC bias with opposite sign of that of the transmit peak voltage is applied to the transducer and then held during receive flexural resonance mode of the piezoelectric elements. Without being held by theory, it is believed that this aspect of the method forces the ferroelectric dipoles to switch during receive flexural resonance mode of the piezoelectric elements from the receive echo. Dipole switching may generate additional piezoelectric current that may amplify the signal generated by the receive echo. The bipolar transmit voltage may be stopped at a voltage between maximum voltage and zero voltage during the transmit cycle provided that a DC bias with opposite sign to that of the stopped transmit cycle voltage is used. Combinations of the above aspects are included in the scope of the method.

[0044] The timing of the application of the DC bias may be calculated based on the frequency of the pMUT device and the target depth in the imaging arena. The DC

bias may be adjusted or chosen to account for internal stresses of the piezoelectric membrane layer. The DC bias may be swept from 0 to positive or 0 to negative. As the transmit cycle pulse is of the order of nanoseconds, whereas the echo return is typically on the order of microseconds, the DC bias duration may be pulsed, constantly applied, applied in other fashions or applied in combinations with aspects of the method described herein such that the receive signal is enhanced.

[0045] Signal conditioning electronic circuitry may be implemented to separate the DC bias signal from the generated piezoelectric receive signal and/or to reduce or prevent noise in the receive signal. Signal conditioning circuits may be integrated directly adjacent to the pMUT substrate or may be integrated in vertically stacked ASIC devices. Integration of ASIC devices using through-wafer interconnect schemes may be as described in co-pending United States Patent Application No. 11/068,776, incorporated herein by reference in its entirety. Signal conditioning circuits integrated with the pMUT substrate may reduce noise in the receive signal. Signal conditioning may be applied to amplify the receive signal. Multiple IC's may be stacked with the pMUT using through-wafer interconnect processing such that signal conditioning and amplification circuitry is integrated in close proximity with the pMUT device for maximizing signal and/or reducing noise which may result from application of DC bias. Signal conditioning may be performed remotely. Means for applying the DC bias to the piezoelectric elements include a pair of electrically conductive contacts driven by and in electrical communication with a potential source. The electrical communication includes wires, flex cabling, and the like. Potential sources include a battery, AC or source/drain and the like. The electrically conductive contacts, in communication with a potential source, may be connected to the piezoelectric elements such that an active electrical circuit is created and controlled. Such electrically conductive contacts may be in series or parallel with the elements. Means and equivalents thereof include additional circuitry and/or electronic components designed to control the DC bias concurrently with transmit and receiving signals as is within the ordinary skill of the skilled artisan, such as with filtering or low noise amplifiers.

[0046] Application of the above method of generating enhanced receive signal may be integrated with the pMUT and silicon-on-insulator (SOI) substrate pMUT devices

(SOI-pMUT) and/or vertically stacked ASIC-pMUT devices as disclosed in co-pending application U.S. Patent Application No. 11/068,776, for example, as described below.

[0047] Referring to FIG. 2, a pMUT device structure 80 is shown connected to a semiconductor device 44 to form a vertically integrated pMUT device 90. By way of example, the connection is made through solder bumps 46 connecting the conformal conductive layer 42 to solder pads 48 on the semiconductor device 44.

[0048] Top electrode 32 and bottom electrode 20 sandwich piezoelectric array elements 22 separated by second dielectric 28 which overlaps edges 58 of elements 22. Bottom electrodes 20 are isolated by first dielectric layer 14 which is etched away during subsequent formation of air-backed cavities 50 in back side of substrate 12. Air back cavities 50 have sidewalls coated with conformal insulating film 36 and conformal conductive film 42 providing thru-wafer via interconnect of the semiconductor device 44 with the piezoelectric array elements 22. The patterned through-wafer interconnects 42 provide direct electrical connection from the piezoelectric membranes 35 to the semiconductor device 44 and ground pad 24 in opening 30. The air-backed cavities 50 provide optimum acoustic performance. The air-backed cavity 50 allows greater vibration in the piezoelectric membrane 35 with minimal acoustic leakage compared to surface microfabricated MUTs.

[0049] Vertically integrated pMUT device 90 including second dielectric film 28 on the top edges of the patterned piezoelectric layer 58 provides improved electrical isolation of the two electrodes 32, 20 connected to the piezoelectric elements 22. This embodiment helps account for any photolithography misalignment which could inadvertently cause a gap between the polymer dielectric 28 and piezoelectric element 22 edges causing the top electrode 32 to short to the bottom electrode 20. The second dielectric film 28 also eliminates the need for any planarization processes that might be required in other embodiments. This embodiment further provides a method of forming a size or shape of the top electrode 32 that is different from the size and shape of the patterned piezoelectric elements 22. If thick enough (on the order of the piezoelectric thickness), the second dielectric film 28 with much lower dielectric constant than the piezoelectric elements 22 causes the voltage applied to the pMUT 90 device to primarily drop only across the dielectric, thus electrically isolating the

portion of the piezoelectric layer 58 that is covered with the dielectric. The effective shape of the piezoelectric element 22 with regard to the applied voltage is only the portion of the piezoelectric elements 22 that is not covered with the dielectric. For example, if it is desired only to electrically activate 50% of the total piezoelectric geometrical area, then polymer dielectric 28 may physically cover and electrically isolate the remaining 50% of the piezoelectric area and prevent it from being activated. Also, if a complex electrode pattern is desired such as an interdigitated structure, a polymer dielectric may be used for the second dielectric layer 28 and may be patterned to provide the interdigitated structure. This is important for certain embodiments wherein the top electrode 32 is a continuous ground electrode across the entire pMUT array. Simpler processing is provided by creating the electrically active area by patterning the polymer dielectric 28, thus the active area assumes the shape of the top electrode area contacting the piezoelectric element 22, rather than patterning the bottom electrode 20 and a piezoelectric film.

[0050] Vibrational energy from surface microfabricated membranes may be dissipated into the bulk silicon substrate which resides directly below the membrane thus limiting the ultrasonic transmit output and receive sensitivity. The air backed cavity 50 of the present invention reduces or eliminates this energy dissipation since the vibrating membrane 35 does not reside directly on or over the bulk substrate 12.

[0051] The semiconductor device 44 may be any semiconductor device known in the art, including a wide variety of electronic devices, such as flip-chip package assemblies, transistors, capacitors, microprocessors, random access memories, multiplexers, voltage/current amplifiers, high voltage drivers, etc. In general, semiconductor devices refer to any electrical device comprising semiconductors. By way of example, the semiconductor device 44 is a complementary metal oxide semiconductor chip (CMOS) chip.

[0052] Because each piezoelectric element 22 is electrically isolated from adjacent piezoelectric elements 22, the individual elements may be separately driven in the transducer transmit mode. Additionally, receive signals may be measured from each piezoelectric membrane independently by the semiconductor device 44. Receive signals may be enhanced by the method of applying a DC bias for each or every

piezoelectric element independently by the semiconductor device 44. Receive signal conditioning and DC bias circuitry may be integrated with semiconductor device 44.

[0053] An advantage of the formation of the through-wafer interconnects 42 is that separate wires, flex cable, etc., are not required to carry electrical transmit and receive signals between the membranes 35 and semiconductor device 44, as electrical connection is provided directly by the interconnects 42. This reduces the number of wires and size of the cabling required to connect the ultrasonic probe to a control unit. Furthermore, the shorter physical length of the through-wafer interconnects 42 (<1 mm) compared with conventional cable or wire harnesses (length on the order of meters) provides connections with lower resistance and shorter signal path which minimizes loss of the transducer receive signal and lowers the power required to drive the transducers for transmit.

[0054] The use of metal interconnects 42 and electrodes 20, 32 may provide a piezoelectric device with higher electrical conductivity and higher signal-to-noise ratio than devices using polysilicon interconnects and electrodes. In addition, the use of low temperature processes of depositing the conformal insulating layer 36 and conformal conductor 42 reduces the thermal budget of the device processing, thus limiting the damaging effects of excessive exposure to heat. This also allows the piezoelectric elements 22 to be formed before etching the through-wafer via holes 50 in the substrate, thus simplifying the overall processing.

[0055] When a pMUT device structure is attached directly to a semiconductor device substrate, there may be observed some reverberation of the pMUT elements as acoustic energy is reflected off of the semiconductor device substrate and directed back toward the piezoelectric membrane. The reverberation causes noise in the pMUT signal and reduces ultrasound image quality. Also the acoustic energy could affect semiconductor device operation by introducing noise in the circuit. By way of example, using an acoustic dampening polymer coating on the contacting surface of the semiconductor device, or at the base of the air-backed cavity of the pMUT device, acoustic energy reflected from the piezoelectric membrane may be attenuated. The acoustic dampening polymer layer preferably has a lower acoustic impedance and reflects less ultrasonic energy than a bare silicon surface of the semiconductor device with high acoustic impedance. By way of example, the acoustic dampening polymer

layer may be also function as an adhesive for attachment of the pMUT device structure to a semiconductor device.

[0056] The thickness of piezoelectric elements 22 of the pMUT device may range from about 0.5 μm to about 100 μm . By way of example, the thickness of the piezoelectric elements 22 ranges from about 1 μm to about 10 μm .

[0057] The width or diameter of the piezoelectric elements 22 may range from about 10 μm to about 500 μm with center-to-center spacing from about 15 μm to about 1000 μm . By way of example, the width or diameter of the piezoelectric elements 22 may range from about 50 μm to about 300 μm with center-to-center spacing from about 75 μm to 450 μm for ultrasonic operation in the range of 1 to 20 MHz. Smaller elements of less than 50 μm may be patterned for higher frequency operation of >20 MHz. By way of example, multiple elements may be electrically connected together to provide higher ultrasonic energy output while still maintaining the high frequency of operation.

[0058] The thickness of the first dielectric film 14 may range from about 10 nm to about 10 μm . By way of example, the thickness of the conformal insulating film 36 ranges from about 10 nm to about 10 μm . The thickness of the bottom electrode 20, top electrode 32, and conformal conductive layer 42 ranges from about 20 nm to about 25 μm . The depth of the open cavity 50 may be range from about 10 μm to several millimeters.

[0059] In one embodiment, a pMUT device structure 10 is connected to the semiconductor device 44 through metal contacts 54 formed in the epoxy layer 56 on the semiconductor device 44 forming vertically integrated pMUT device 70, as illustrated in FIG. 3. The epoxy layer 56, in addition to functioning as an acoustic energy attenuator, may also function as an adhesive for adhering the pMUT device structure 10 to the semiconductor device 44. The epoxy layer 56 may be patterned using photolithographic and/or etching techniques, and metal contacts may be deposited by electroplating, sputtering, electron beam (e-beam) evaporation, CVD, or other deposition methods.

[0060] In certain embodiments, application of the above method of enhancing receive signal may be integrated with the pMUT fabricated with a silicon-on-insulator (SOI) substrate as the substrate as previously described in co-pending U.S. Patent

Application No. 11/068,776, as shown in FIGS. 4-6, for example, as well as an improved SOI-pMUT device as described below with reference to FIG. 7.

[0061] As shown in FIG. 4, a substrate 12, such as a silicon wafer, is provided with a thin silicon layer 62 overlying a buried silicon dioxide layer 64 formed on the substrate 12. A first dielectric film 14 is formed overlying the silicon layer 62 and a bottom electrode layer 16 is formed overlying the first dielectric film. A layer of piezoelectric material 18 is formed overlying the bottom electrode layer 16 to provide a SOI pMUT device structure 100. At least one advantage of using the SOI substrate includes better control of the deep reactive ion etching (DRIE) using the buried oxide as the silicon substrate etch stop. The SOI also provides better control of the pMUT membrane 35 thickness for better control and uniformity of the resonance frequencies of the individual elements in an array, as the membrane thickness is defined by the thickness of the thin silicon layer of the SOI substrate 62. According to certain embodiments, the thin silicon layer 62 has thickness of about 200 nm to 50 μm , and the buried oxide layer 64 has thickness of about 200 nm to 1 μm . In other embodiments of the present invention, the thin silicon layer 62 has thickness of about 2 μm to 20 μm , and the buried oxide layer 64 has thickness of about 500 nm to 1 μm .

[0062] With reference to FIG. 5, the layer of piezoelectric material 18, bottom electrode layer 16, first dielectric film 14, silicon layer 62, and buried silicon oxide layer 64 are subsequently etched to provide separate piezoelectric elements 22 and a ground pad 24, and to expose the front side 13 of the substrate 12. The piezoelectric 18 and bottom electrode 16 layers are etched to form the pMUT element shape 22 separated by openings 68. The first dielectric 14, thin silicon 62, and buried oxide 64 layers are further etched to form spaced-apart vias 69 exposing the substrate 12. A conductive film 66 is deposited in the spaced-apart vias 69, as illustrated in FIG. 5, to provide electrical connection between the bottom electrode 20 and the through-wafer interconnects to be subsequently formed. Patterning of the pMUT device structure 100 may be done using conventional photolithographic and etching techniques. By way of example, the conductive film 66 may be of metals such as Cr/Au, Ti/Au, Ti/Pt, Au, Ag, Cu, Ni, Al, Pt, In, Ir, InO_2 , Ru O_2 , $\text{In}_2\text{O}_3\cdot\text{SnO}_2$ (ITO) and $(\text{La}, \text{Sr})\text{CoO}_3$ (LSCO), with respect to the bottom electrode 20, top electrode 32, and conformal conductive layer 42.

[0063] The SOI-pMUT device structure 100 is further processed to form the second dielectric film 28 and top electrode 32. Through-wafer vias 34 are formed, for example by deep reactive ion etching (DRIE). The conformal insulating layer 36, and conformal conductive film 42, are formed in the through-wafer vias as illustrated in FIG. 6. Electrical contact between the conductive film 66 and the conformal conductive film 42 provide a through-wafer interconnect. The SOI-pMUT device structure 100 is connected to a semiconductor device 44, such as through solder bumps 46, as shown in FIG. 6, to form a vertically integrated pMUT device 110. In other embodiments, the semiconductor device 44 may be electrically connected to the conformal conductive film 42 through metal contacts formed in an epoxy layer deposited on the surface of the semiconductor device which attaches the pMUT device to the semiconductor device, as previously described.

[0064] Application of the above method of enhancing receive signal may be integrated with an improved silicon-on-insulator (SOI) substrate pMUT device and/or vertically stacked ASIC devices as follows.

[0065] Previously described pMUT devices with air-backed cavities provided the bottom electrode in direct contact with the conformal metal layer in the air-backed cavity, or a metallized plug through an SOI layer to contact the plug metal to the conformal metal layer. The fabrication of an improved SOI air-backed cavity pMUT provides SiO₂ or device silicon structural layers as the membrane which may provide for more accurately targeting a specific resonance frequency, since frequency is dependent on membrane thickness and provides for direct electrical contact with the piezoelectric element through the air-back cavity. Thus, a heavily doped, electrically conductive, device silicon layer in the SOI substrate providing electrical interconnection between the bottom electrode and conformal metal layer through the air-backed cavity was envisaged. A pMUT of this embodiment is exemplified below with reference to FIG. 7.

[0066] SOI substrate 120 with a heavily doped (<0.1 ohm-cm resistivity) device silicon layer 162 is provided on the buried oxide layer 164 on the front surface of the substrate 120. A SiO₂ passivation layer 175 is thermally grown on the surface of device silicon layer 162 to prevent diffusion of bottom electrode layer 116 into doped device silicon layer 162 in subsequent processing steps. SiO₂ layer 175 is patterned

by photolithography and etching. Bottom electrode layer 116 may be deposited by sputtering or electron beam evaporation and may be Pt or Pt/Ti. Ti may be used for adhesion of the Pt to SiO₂ layer. Preferably, the metal of bottom electrode 116 is able to withstand piezoelectric material anneal temperatures. The bottom electrode may be patterned by photolithography and etch or liftoff processing. The bottom electrode may be as described above.

[0067] Patterned piezoelectric elements 22 may be formed by depositing piezoelectric material by spin coating, sputtering, laser ablation or CVD, and annealing, typically at a temperature of 700 °C. Patterning may be performed, for example, by photolithography and etching. Patterned piezoelectric elements 22 are etched such that the piezoelectric layer width is less than the width of the bottom electrode. This provides access to the bottom electrode such that the subsequent metal connector may be formed.

[0068] Metal connector layer 180 is deposited and patterned by photolithography and etch or liftoff processing. The metal connector layer 180 may be Ti/Pt, Ti/Au, or other metal as described above. Ti may be used for adhesion of Pt or Au to heavily doped device silicon layer 162. Metal connector layer 180 provides electrical contact between the bottom electrode 116 and heavily doped device silicon layer 162.

[0069] Device silicon layer 162 is patterned by photolithography and etched to provide an isolation trench 130 adjacent to each piezoelectric element 22 providing electrical isolation of the piezoelectric elements 22 within an array with respect to each other. Isolation trench 130 is etched to the buried SiO₂ layer 164.

[0070] Polymer dielectric layer 128 is deposited on top of piezoelectric elements 22 including trenches 130 and patterned by spin coating, photolithography and etching. Photoimageable polymeric dielectric materials may be used for the polymer dielectric layer 128. Polymer dielectric material may be polyimide, parylene, polydimethylsiloxane (PDMS), polytetrafluoroethylene (PTFE), polybenzocyclobutene (BCB) or other suitable polymers.

[0071] Metal ground plane layer 132 is deposited, for example by electron beam evaporation, sputtering or electroplating. Ti/Au or Ti/Cu may be used for metal ground plane layer 132.

[0072] Polymer passivation layer 190 is deposited, for example, by vapor deposition or spin coating. Polymer passivation layer 190 provides electrical and chemical insulation from fluid that may come in contact with the device surface during use (e.g., blood, water, silicone gel), and may also serve as an acoustic matching layer providing a lower acoustic impedance layer between the transducer face and the fluid.

[0073] Etching of back side of silicon substrate 120 provides air-backed cavities 150. Ground vias 131 are etched providing connection of the conformal conductor 143 to the doped silicon layer 162 and to the metal ground plane layer 132. Etching may be by deep reactive ion etching (DRIE).

[0074] Conformal insulator layer 136 is deposited on sidewalls 137 and base 125 of the air-backed cavities 150 as well as on back surface 111 of substrate 120.

Conformal insulator layer 136 of base 125 is etched if a via is required, for example, for interconnection. Conformal insulator layer 136 may be polymer, oxide or nitride material.

[0075] Conformal metal layer 142 is deposited inside of air-backed cavity 150 including sidewalls 137 and base 125 and back surface 111 of substrate 120.

Conformal metal layer 142 may be sputtered, e-beam evaporated, or CVD deposited.

[0076] Conformal metal layer 142 is patterned on back surface 111 of substrate 120 by photolithography and etched to electrically isolate piezoelectric elements 22 and ground via 131 from one another. Conformal metal layer 142 also provides interconnect pad 143 for electrical connection of the pMUT device to an IC device. Thus, electric contact from the piezoelectric element through the air-backed cavity of a SOI-pMUT device is provided with possible processing advantages and performance benefits.

[0077] In certain embodiments, application of the above method of generating an enhanced receive signal may be carried out using the pMUT devices or pMUT devices fabricated with a SOI substrate bonded to ASIC devices. Such vertically integrated devices include those previously described in co-pending U.S. Patent Application No. 11/068,776. An improved bonding structure for providing compactness of the pMUT-ASIC stack for application in imaging probes such as catheters of small diameter, for example, is as follows.

[0078] A pMUT substrate may be mechanically attached and electrically connected to an IC substrate such as an ASIC device, for example, as shown in FIG. 3.

Connection of the pMUT to the IC substrate may be by epoxy bonding or by solder bump bonding. IC substrates bonded by solder bumps typically have thicknesses of multiple millimeters, depending on the number of IC layers. It is desirable to further reduce overall thickness and increase compactness of the pMUT-IC assembly. A preferred method for bonding of the pMUT and IC substrates is epoxy bonding. Epoxy bonding may provide greater physical compactness and lower overall thickness in the assembled device and may provide lower temperature processing steps compared to solder bumping.

[0079] An example of an improved epoxy bonded pMUT-IC stack 220 is shown in FIG. 8. Epoxy interconnect layer 256 is deposited on surface of IC substrate 320 providing bonding with pMUT device 10. A conformal dielectric 52 is deposited to isolate the through-wafer electrical interconnects 230 and IC substrate 320. Through-wafer interconnects 230 may be etched in the IC layer and through the epoxy interconnect layer 256 to expose metal interconnection pad 242 on the back side of the pMUT device 10. The etching may be by DRIE, and the through-wafer interconnects 230 may be metallized using CVD and/or electroplating. A second IC substrate 420 may be subsequently bonded with vias formed similarly and electrical connections formed similarly. Electrical leads 301 (e.g., wires, flex cables, etc.) may be attached to the back side or one or more IC substrates to provide electrical connection from the pMUT-IC stack to the system electronics or catheter electrical connector.

[0080] The IC substrates may be thinned by chemical-mechanical polishing (CMP). Thinning of the IC silicon substrates using CMP may significantly reduce the overall thickness of the stack, and may provide a thickness of less than 1 mm for the entire stack. CMP may also provide for via etches that may be shallower and for via sizes that may be smaller, as aspect ratios of typically no more than 10:1 may be formed using conventional silicon etch and CVD metal via forming processes. The pMUT substrate may also be thinned by CMP or other process prior to forming air backed cavities 250.

[0081] Solder bump or wire bond stacking (e.g., system-on-chip or system-on-package) requires additional lateral area due to die handling and wirebonding constraints. The epoxy bonding method requires no additional lateral area, as fiducials may be formed on the back sides of the IC substrates, and alignment and bonding of two substrates may be formed by precision aligner-bonder equipment. Thus, when vias are etched in the silicon substrates, the vias are pre-aligned to the interconnect pads of the previous substrate. Therefore, the entire pMUT-IC stack 220 need be no larger in lateral area than the pMUT array itself.

[0082] pMUTs formed with through-wafer interconnects combined with control circuitry as described above thereby forming a transducer device may be further assembled into a housing assembly including external cabling to form an ultrasonic probe, such as an ultrasound imaging probe. The integration of pMUTs with control circuitry may significantly reduce the cabling required in the ultrasonic probe. The ultrasonic probe may also include various acoustic lens materials, matching layers, backing layers, and dematching layers. The housing assembly may form an ultrasonic probe for external ultrasound imaging, or a catheter probe for in vivo imaging. The shape of the ultrasound catheter probe housing may be of any shape such as rectangular, substantially circular or completely circular. The housing of the ultrasound catheter probe may be made from any suitable material such as metal, non-metal, inert plastic or like resinous material. For example, the housing may include a biocompatible material comprised of a polyolefin, thermoplastic, thermoplastic elastomer, thermoset or engineering thermoplastic or combinations, copolymers or blends thereof.

[0083] Methods for generating enhanced receive signal of an ultrasound catheter probe are provided. The methods comprise providing an ultrasound catheter probe comprising a pMUT or a pMUT integrated with an application-specific integrated circuit (ASIC) device assembly and incorporating the assembly in an imaging device and supplying a DC bias during receive flexural resonance mode of the pMUT for generating an enhanced receive signal from the pMUT. Such embodiments are further described with reference to FIGS. 9-15.

[0084] pMUT device 90 may be bonded to a flex cable 507 or other flexible wire connection providing imaging catheter devices 500, 600 as shown in FIGS. 9-10.

This may be done by solder bump bonding, epoxy (conductive epoxy or combination of conductive and nonconductive epoxy), z-axis elastomeric interconnects, or other interconnection techniques used for catheter-based ultrasound transducers.

[0085] Referring to FIG. 9, forward viewing imaging catheter device 500 includes associated pMUT 90 integrated with flex cable 507 for imaging through an acoustic window 540. Side viewing catheter 600 includes associated pMUT 90 integrated with flex cable 507 and acoustic window 640, as depicted in FIG. 10. Catheters 500 and 600 include acoustically matching material 550, 650, respectively, directly in contact with pMUT 90. Acoustic matching material 550, 650 may be a low elastic modulus polymer, water or silicone gel.

[0086] Catheter 700 includes pMUT 90 with vertically integrated ASIC devices 720, 730 which may be multiplexer, amplifier or signal conditioning ASIC devices or combinations thereof. Additional ASIC devices may also be included such as high voltage drivers, beam formers or timing circuitry. Acoustic window 740 may include acoustically matching material 750 directly in contact with pMUT 90.

[0087] Imaging catheter devices 500, 600, 700 may have an outside diameter in the range of 3 French to 6 French (1-2 mm), but may also be as large as 12 French (i.e. 4 mm) for certain applications. Such a device may be able to access small coronary arteries. It is desired that minimal number of electrical wires be assembled in small catheter probes, thus miniature integrated circuit switches (e.g. multiplexers) can provide for reduction of electrical wires inside of the catheter. The housing 509 of imaging catheter device 500, 600, 700 may be highly flexible and may be advanced on a guide-wire, for example, in the epicardial coronary arteries.

[0088] Signal wires or flex cable leads can be connected directly with the through-wafer interconnects on the back side of the pMUT substrate as shown in FIG. 9. The wires or flex cable can be routed through the catheter body and connected through the I/O connector at the back end of the catheter to external control circuitry. However, it would be beneficial to reduce the number of electrical leads contained in the catheter sheath in order to allow greatest mechanical flexibility for steering/guiding the catheter through vessels. For example, a 7F (3 mm diameter) catheter, a 20x20 element pMUT array may be used to produce high quality images. In this case, a minimum of 1 wire per element totaling at least 400 wires would be required to drive

the pMUT array at the tip of the catheter. This would leave little room for a guide wire to direct the catheter movement and little flexibility to bend the catheter.

[0089] Thus, in order to reduce the number of signal leads and signal noise in the catheter, the pMUT device may be integrated with control circuitry in the catheter tip. For example, as shown in FIG. 8, the readout function may be directly integrated with the transducer array using through-wafer interconnects. An amplifier ASIC may be bonded to the pMUT substrate and connected to the through-wafer interconnects of each pMUT element such that the ultrasonic signal received by each pMUT element is amplified independently to maximize signal-to-noise ratio. This direct integration may also greatly reduce the electrical lead length between the pMUT element and the amplifier to further reduce signal noise. By integrating a second multiplexing ASIC, the signal received by each transducer and sent to each amplifier may be multiplexed through a reduced number of signal wires to the I/O connector at the back end of the catheter. Thus, less wires are required within the catheter sheath. The speed of the multiplexing will determine the reduced number of signal wires that may be achieved. Reducing the number of leads also reduces the crosstalk between elements.

[0090] Through-wafer interconnects may be formed by etching the silicon substrate of the ASIC, coating the etched holes with conformal dielectric and metal layers, and plating metal to produce filled conductive vias, as described above. Multiple circuits may be stacked by epoxy bonding with aligned through-wafer interconnects.

[0091] In addition to integrating the receive function of the transducer array, the drive or transmit function may be integrated with the pMUT substrate in a similar fashion. High voltage drivers included in the ASIC stack may be used to generate the necessary to drive the transducer elements, and multiplexing circuitry can be used to address individual pMUT elements. Thus, 2D phased array operation may be achieved by multiplexing the drive signal with appropriate timing. At least one advantage of directly integrating the transmit function is that high voltage is generated directly adjacent to the pMUT array. Highvoltage signals transmitted through the body of the catheter would be reduced or eliminated, thus improving the electrical safety of the catheter. Low voltage signals (3-5V) may be sent from the I/O connector to the integrated multiplexing and high voltage driver circuitry, and the drivers

generate the higher transmit voltage through charge pumps and/or inductive transformers.

[0092] Other circuitry may be integrated in the ASIC stack such as timing and/or beam forming circuitry to control the transmit/receive signals and produce the ultrasound imaging signal from the raw pMUT signals. This integration may reduce the amount and size of electronics required in the external control unit, enabling a smaller, hand-held ultrasound imaging system or portable catheter-based ultrasound imaging system.

[0093] It is envisioned that the embodiments herein described are applicable to forward or side viewing catheters operating with 2D, 1.5D or 1D arrays.

[0094] Referring now to FIGS. 12-15, pMUT device 990 of catheters 800, 900 is constructed to provide for a manipulative member 807 or optical fiber 907. The manipulative member may be a catheter guide wire. The manipulative member may include a surgical instrument such as a scalpel, needle or syringe. The manipulative member may be remotely controlled through the catheter or housing assembly. Manipulative member 807 or optical fiber 907 is positioned in bore hole 870, 970, respectively. The manipulative means may be controlled externally. Bore 970 may include seal 880 to secure manipulative member 807 and to prevent seepage of fluid into the catheter. Manipulative member 807 may also be movable or retractable with respect to bore 870 and seal 880. Optical fiber 907 can be affixed directly to sidewalls of bore 970 and sealed with epoxy or other seal or adhesive. Such manipulative means such as guide wire, surgical tool or optical fiber may be adapted to stacked pMUT-IC devices in a similar manner. Bore holes 870, 970 may be provided during processing of the pMUT or pMUT-IC stack using etching processes, for example DRIE. The bore hole is cooperatively aligned with a suitable sized opening 513 in the distal end of the catheter. An internal passage 517 through the interior of the catheter housing communicable with the bore and opening 513 provides for the insertion and manipulation of the manipulative member.

[0095] The imaging catheter devices 600, 700, 800, 900 further comprise a steering mechanism 505 coupled to the proximal portion of the conduit. By way of example, at least one steering mechanism is disclosed in U.S. Patent No. 6,464,645, which is incorporated by reference herein. A controller for the ultrasonic transducer assembly

may also be provided that is contoured to a human hand to provide a comfortable and efficient one-handed operation of controls on the controller.

[0096] The catheter probes and pMUT transducer elements herein disclosed may be adapted to sterilization as is conventionally performed for medical devices. The pMUT devices and methods of generating enhanced receive signal described herein may be used for procedures such as real time, three-dimensional intracardiac or intravascular imaging, imaging for minimally invasive or robotic surgeries, catheter-based imaging, portable ultrasound probes, and miniature hydrophones. The pMUTs may be optimized for operation in the frequency range of about 1-20 MHz.

[0097] The ultrasound catheter probe herein disclosed may be particularly suited for IVUS and ICE of coronary thrombosis of a coronary artery. Such treatment may be necessary to treat or possibly reduce coronary artery disease, atherosclerosis or other vascular related disorders.

[0098] The methods and embodiments herein described may be used to produce an external ultrasound probe with enhanced sensitivity. Thus, the vertically integrated pMUT device may also be adapted for use in external ultrasound probes, for example for cardiology, obstetrics, vascular, or urological imaging. Thus, as shown in FIG. 16, forward viewing imaging probe device 1000 includes associated pMUT 90 integrated with flex cable 1507 for imaging through an acoustic window 1740. Probe 1000 includes vertically integrated ASIC devices 1720, 1730, which may be multiplexer, amplifier or signal conditioning ASIC devices or combinations thereof with pMUT 90. Additional ASIC devices may also be included such as high voltage drivers, beam formers or timing circuitry. Acoustic window 1740 may include acoustically matching material 1750 directly in contact with pMUT 90.

[0099] pMUT arrays with 1D, 1.5D or 2D geometries can be fabricated and integrated with ASIC devices to provide electronic signal processing in the handle of the transducer probe. The pMUT-IC stack can be mounted in an external probe housing with an acoustic matching layer consisting of a low elastic modulus polymer, water, or silicone gel between the pMUT face and the housing wall. The pMUT-IC stack may be mounted to flex cable, ribbon cable, or standard signal wires for interface to the imaging system electronics.

[00100] Conventional ultrasound transducer arrays with integrated electronics for external ultrasound probes require costly, complex manufacturing techniques. An external pMUT-based probe may provide a lower cost, more manufacturable product due to semiconductor batch fabrication and integration techniques.

EXAMPLE

[00101] The method of generating enhanced receive signals from an ultrasound piezoelectric transducer are further described with reference to the following example.

[00102] A single pMUT element was subjected to an DC bias from -20 Vdc to +20 Vdc. An acoustic signal provided by a separate piston transducer was aimed at the pMUT element. Signal received by the pMUT element was measured as a function of applied DC bias. Referring to FIG. 1, a graph depicting receive signal in millivolts peak-to-peak verses bias voltage is shown. The data in FIG. 1 represents the output response of the pMUT element for different levels of DC bias voltage. The DC bias voltage was varied from 0 V to +20V, back to 0V, then from 0V to -20V. Receive signal (mV) was recorded at each DC bias increment. FIG.1 depicts the optimum DC bias voltages for increasing receive sensitivity with respect to the coercive field level in this particular piezoelectric thin film. When the DC bias was near the coercive voltage (approximately -5V) of the piezoelectric film in the pMUT element, receive sensitivity decreased. As the applied voltage increased the output signal of the pMUT element increased. Thus, the method of applying a DC bias to generate enhanced receive signal of a pMUT element was demonstrated. Optimization of the enhancement in receive signal may be obtained by adjusting the DC bias while monitoring the receive signal from a piezoelectric membrane of known thickness.

[00103] While the invention has been described in detail and with reference to specific embodiments thereof, it will be apparent to one skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention.

1. An ultrasound imaging catheter comprising:
 - a housing having a distal end for insertion into and manipulation within a vascularized organism and a proximal end for providing a user with control over the manipulation of the distal end of the catheter within the vascularized organism; and
 - a piezoelectric ultrasound transducer positioned within the housing proximal to the distal end of the housing, the transducer comprising:
 - a substrate;
 - a plurality sidewalls defining a plurality of openings through the substrate;
 - spaced-apart bottom electrodes on the substrate, wherein each spaced-apart bottom electrode spans one of the plurality of openings;
 - spaced-apart piezoelectric elements on each of the bottom electrodes;
 - a conformal conductive film on each of the sidewalls of the plurality of openings, each conformal conductive film in contact with the bottom electrodes through the substrate, wherein open cavities are maintained in each of the openings.
2. The ultrasound imaging catheter of claim 1, wherein the piezoelectric ultrasound transducer is a pMUT.
3. The ultrasound imaging catheter of claim 1, further comprising means for applying a DC bias to the piezoelectric transducer.
4. The ultrasound imaging catheter of claim 1, further comprising an acoustic window proximal to the distal end of the catheter housing and adjacent the piezoelectric ultrasound transducer.
5. The ultrasound imaging catheter of claim 4, further comprising a matching acoustic layer positioned between the acoustic window and in contact with the piezoelectric ultrasound transducer.
6. The ultrasound imaging catheter of claim 1, wherein the distal end of the catheter housing comprises an opening.
7. The ultrasound imaging catheter of claim 6, wherein the catheter housing further comprises an internal passage in communication with the opening at the distal end of the catheter housing.
8. The ultrasound imaging catheter of claim 7, wherein the substrate of the piezoelectric ultrasound transducer comprises a bore through the substrate, the bore communicable with the internal passage and the opening at the distal end of the catheter housing.
9. The ultrasound imaging catheter of claim 8, further comprising a manipulative member communicable with the internal passage, opening and bore.
10. The ultrasound imaging catheter of claim 9, wherein the manipulative member is a guide wire.
11. The ultrasound imaging catheter of claim 9, wherein the manipulative member is a

surgical instrument or optical imaging fiber.

12. The ultrasound imaging catheter of claim 1, wherein the piezoelectric ultrasound transducer is configured for forward- or side-imaging.

13. The ultrasound imaging catheter of claim 1, further comprising a conformal insulating film on each of said sidewalls of the plurality of openings underlying said conformal conductive film.

14. The ultrasound imaging catheter of claim 1, further comprising a first dielectric film on said substrate underlying said bottom electrodes.

15. The ultrasound imaging catheter of claim 1, further comprising a second dielectric film between said piezoelectric elements.

16. The ultrasound imaging catheter of claim 15, wherein said second dielectric film is disposed on top edges of said piezoelectric elements.

17. The ultrasound imaging catheter of claim 1, further comprising a ground pad on said substrate.

18. The ultrasound imaging catheter of claim 17, further comprising a top electrode in contact with said piezoelectric elements and said ground pad.

19. The ultrasound imaging catheter of claim 18, wherein said top electrode and said conformal conductive film comprise a metal film.

20. The ultrasound imaging catheter of claim 1, wherein the piezoelectric elements form a one-dimensional or two-dimensional array.

21. The ultrasound imaging catheter of claim 1, wherein the substrate comprises a silicon wafer.

22. The ultrasound imaging catheter of claim 21, wherein said silicon wafer is a silicon-on-insulator wafer.

23. The ultrasound imaging catheter of claim 22, further comprising a doped silicon layer in electrical contact between the bottom electrode of the piezoelectric elements and the conformal conductive film of the opening.

24. The ultrasound imaging catheter of claim 1, further comprising the piezoelectric ultrasonic transducer vertically integrated to a semiconductor device, the transducer being attached to and electrically connected to the semiconductor device.

25. The ultrasound imaging catheter of claim 24, wherein said semiconductor device is a complementary metal oxide semiconductor chip.

26. The ultrasound imaging catheter of claim 24, wherein the semiconductor device provides means for applying a DC bias to the piezoelectric transducer.

27. The ultrasound imaging catheter of claim 24, further comprising a polymer film on a surface of the semiconductor device facing the open cavities.

28. The ultrasound imaging catheter of claim 24, further comprising an adhesive layer between said ultrasonic transducer and said semiconductor device.

29. The ultrasound imaging catheter of claim 28, further comprising metal contacts in said adhesive layer electrically connecting said ultrasonic transducer to said semiconductor device.

30. The ultrasound imaging catheter of claim 29, wherein the metal contacts are vias etched through the adhesive layer between said ultrasonic transducer and said semiconductor device.

31. The ultrasound imaging catheter of claim 1, wherein each of the plurality of piezoelectric elements may be operated independently, all elements may be operated simultaneously, or subsets of elements may be electrically connected to form larger independently operated subsets of elements in an array.

32. An ultrasound imaging catheter comprising:

- a housing having a distal end for insertion into and manipulation within a vascularized organism and a proximal end for providing a user with control over the manipulation of the distal end of the catheter within the vascularized organism; and

- a piezoelectric ultrasound transducer positioned within the housing proximal to the distal end, the transducer comprising:

- a substrate;

- a plurality of sidewalls defining a plurality of openings partially through the substrate;

- spaced-apart piezoelectric elements on the substrate, wherein each spaced-apart piezoelectric element is positioned over one of the plurality of openings;

- pairs of spaced-apart bottom electrodes on the substrate and each pair of spaced-apart bottom electrodes are in contact with each of the spaced-apart piezoelectric elements;

- a conformal conductive film on each of the sidewalls of the plurality of openings, each conformal conductive film in electrical interconnection with the bottom electrodes through the substrate, wherein open cavities are maintained in each of the openings;

- a ground pad on the substrate;

- a second dielectric film between the piezoelectric elements;

- a top electrode in contact with the piezoelectric elements and the ground pad; and

- a semiconductor device attached to the ultrasonic transducer, wherein the conformal conductive film is electrically connected to the semiconductor device.

33. The ultrasound imaging catheter of claim 32, wherein the piezoelectric ultrasound transducer is a pMUT.

34. The ultrasound imaging catheter of claim 32, further comprising means for applying a DC bias to the piezoelectric transducer.

35. The ultrasound imaging catheter of claim 34, wherein the means for applying a DC bias to the piezoelectric transducer are integrated into the semiconductor device.

36. The ultrasound imaging catheter of claim 32, further comprising an acoustic window proximal to the distal end of the catheter housing and adjacent the piezoelectric ultrasound transducer.

37. The ultrasound imaging catheter of claim 36, further comprising a matching acoustic layer positioned between the acoustic window and in contact with the piezoelectric ultrasound transducer.

38. The ultrasound imaging catheter of claim 32 wherein the distal end of the catheter housing comprises an opening.

39. The ultrasound imaging catheter of claim 38, wherein the catheter housing further comprises an internal passage in communication with the opening at the distal end of the catheter housing.

40. The ultrasound imaging catheter of claim 39, wherein the substrate of the piezoelectric ultrasound transducer comprises a bore through the substrate, the bore communicable with the internal passage and the opening at the distal end of the catheter housing.

41. The ultrasound imaging catheter of claim 40, further comprising a manipulative member communicable with the internal passage, opening and bore.

42. The ultrasound imaging catheter of claim 41, wherein the manipulative member is a guide wire.

43. The ultrasound imaging catheter of claim 41, wherein the manipulative member is a surgical instrument or optical imaging fiber.

44. The ultrasound imaging catheter of claim 32, wherein the piezoelectric ultrasound transducer is configured for forward- or side-imaging.

45. The ultrasound imaging catheter of claim 32, further comprising spaced-apart vias through said first dielectric and through a portion of said substrate.

46. The ultrasound imaging catheter of claim 45, further comprising metallization in said spaced-apart vias providing electrical contact between said bottom electrode and said conformal conductive film.

47. The ultrasound imaging catheter of claim 46, wherein the spaced-apart vias are etched through the adhesive layer between said ultrasonic transducer and said semiconductor device.

48. The ultrasound imaging catheter of claim 32, further comprising a polymer film on a surface of the semiconductor device facing the open cavities.

49. The ultrasound imaging catheter of claim 32, wherein said semiconductor device is a complementary metal oxide semiconductor chip.

50. The ultrasound imaging catheter of claim 32, wherein the substrate comprises a silicon wafer.

51. The ultrasound imaging catheter of claim 50, wherein said silicon wafer is a silicon-on-insulator wafer.

52. The ultrasound imaging catheter of claim 51, further comprising a doped silicon layer between the bottom electrode of the piezoelectric elements and the conformal conductive film of the opening.

53. The ultrasound imaging catheter of claim 32, further comprising an adhesive layer between said ultrasonic transducer and said semiconductor device.

54. The ultrasound imaging catheter of claim 53, further comprising metal contacts in said adhesive layer electrically connecting said ultrasonic transducer to said semiconductor device.

55. The ultrasound imaging catheter of claim 54, wherein the metal contacts are vias etched through the adhesive layer between said ultrasonic transducer and said semiconductor device.

56. The ultrasound imaging catheter of claim 32, wherein each of the plurality of piezoelectric elements may be operated independently, all elements may be operated simultaneously, or subsets of elements may be electrically connected to form larger independently operated subsets of elements in an array.

57. The ultrasound imaging catheter of claim 32, wherein the piezoelectric elements form a one-dimensional or two-dimensional array.

58. An ultrasound imaging probe comprising:
a housing having a distal end;
a piezoelectric ultrasound transducer positioned within the housing proximal to the distal end, the transducer comprising:
a substrate;
a plurality of sidewalls defining a plurality of openings through the substrate;
spaced-apart bottom electrodes on the substrate, wherein each spaced-apart bottom electrode spans one of the plurality of openings;
spaced-apart piezoelectric elements on each of the bottom electrodes; and
a conformal conductive film on each of the sidewalls of the plurality of openings, wherein each conformal conductive film is in contact with one or more of the bottom electrodes and open cavities are maintained in each of the openings; and
means for applying a DC bias to the piezoelectric transducer.

59. An ultrasound imaging probe comprising:
a housing having a distal end;
a piezoelectric ultrasound transducer positioned within the housing proximal to the distal end, the transducer comprising:
a substrate;
a plurality of sidewalls defining a plurality of openings through the substrate;
a first dielectric layer on the substrate;

spaced-apart bottom electrodes on the first dielectric layer;
each spaced-apart bottom electrode spanning one of the plurality of openings;
spaced-apart piezoelectric elements on each of the bottom electrodes;
a conformal insulating film on each of the sidewalls of the plurality of openings;
a conformal conductive film on each of the conformal insulating films, wherein each conformal conductive film is in contact with one or more of the bottom electrodes and an open cavity is maintained in each of the openings;
a ground pad on the substrate;
a second dielectric film between the piezoelectric elements;
a top electrode in contact with the piezoelectric elements and the ground pad; and
a semiconductor device attached to the ultrasonic transducer, wherein the conformal conductive film is electrically connected to the semiconductor device; and
means for applying a DC bias to the piezoelectric transducer.

60. An ultrasound imaging probe comprising:
a housing having a distal end;
a piezoelectric ultrasound transducer positioned within the housing proximal to the distal end, the transducer comprising:
a substrate;
a plurality of sidewalls defining a plurality of openings partially through the substrate;
spaced-apart piezoelectric elements on the substrate, wherein each spaced-apart piezoelectric element is positioned over one of the plurality of openings;
pairs of spaced-apart bottom electrodes on the substrate, wherein each pair of spaced-apart bottom electrodes are in contact with each of the spaced-apart piezoelectric elements;
a conformal conductive film on each of the sidewalls of the plurality of openings, each conformal conductive film in electrical interconnection with the bottom electrodes through the substrate, wherein open cavities are maintained in each of the openings.

61. An ultrasound imaging probe comprising:
a housing having a distal end;
a piezoelectric ultrasound transducer positioned within the housing proximal to the distal end, the transducer comprising:
a substrate;
a plurality of sidewalls defining a plurality of openings partially through the substrate;
spaced-apart piezoelectric elements on the substrate, wherein each spaced-apart piezoelectric element is positioned over one of the plurality of openings;
pairs of spaced-apart bottom electrodes on the substrate, wherein each pair of spaced-apart bottom electrodes are in contact with each of the spaced-apart piezoelectric elements;
a conformal insulating film on each of the sidewalls of the plurality of openings;
a conformal conductive film on each of the sidewalls of the plurality of openings, each conformal conductive film in electrical interconnection with the bottom electrode through the substrate, wherein open cavities are maintained in each of the openings;
a ground pad on the substrate;
a second dielectric film between the piezoelectric elements;
a top electrode in contact with the piezoelectric elements and the ground pad; and
a semiconductor device attached to the ultrasonic transducer, wherein the conformal

conductive film is electrically connected to the semiconductor device.

62. A piezoelectric ultrasound transducer comprising:
a substrate;
a plurality of sidewalls defining a plurality of openings partially through the substrate;
spaced-apart piezoelectric elements on the substrate, wherein each spaced-apart piezoelectric element is positioned over one of the plurality of openings;
pairs of spaced-apart bottom electrodes on the substrate, wherein each pair of spaced-apart bottom electrodes are in contact with each of the spaced-apart piezoelectric elements;
a conformal conductive film on each of the sidewalls of the plurality of openings, each conformal conductive film in electrical interconnection with the bottom electrodes through the substrate, wherein open cavities are maintained in each of the openings.
63. A piezoelectric ultrasound transducer comprising:
a substrate;
a plurality of sidewalls defining a plurality of openings partially through the substrate;
spaced-apart piezoelectric elements on the substrate, wherein each spaced-apart piezoelectric element is positioned over one of the plurality of openings;
pairs of spaced-apart bottom electrodes on the substrate, wherein each pair of spaced-apart bottom electrodes are in contact with each of the spaced-apart piezoelectric elements;
a conformal insulating film on each of the sidewalls of the plurality of openings;
a conformal conductive film on each of the sidewalls of the plurality of openings, each conformal conductive film in electrical interconnection with the bottom electrode through the substrate, wherein open cavities are maintained in each of the openings;
a ground pad on the substrate;
a second dielectric film between the piezoelectric elements;
a top electrode in contact with the piezoelectric elements and the ground pad; and
a semiconductor device attached to the ultrasonic transducer, wherein the conformal conductive film is electrically connected to the semiconductor device.

1 Abstract

This invention relates to methods of generating enhanced flexure mode signals by piezoelectric transducers and ultrasound imaging probes using the same.

A method of generating an enhanced receive signal from a piezoelectric ultrasound transducer is described. The method comprises providing a piezoelectric ultrasound transducer comprising a piezoelectric element operable in flexural mode, receiving a acoustic signal by the piezoelectric element, applying a DC bias to the piezoelectric element prior to receiving the acoustic signal and /or concurrently with receiving the acoustic signal, and generating an enhanced receive signal from the piezoelectric element as a result of receiving the acoustic signal by the piezoelectric element. pMUT-based imaging probes using the above method are also described.

2 Representative Drawing

Fig. 1







FIG. 8






FIG. 12




FIG. 13




FIG. 14




FIG. 15




FIG.16

专利名称(译)	用于使用弯曲模式压电传感器的超声诊断成像的增强探头		
公开(公告)号	JP2012143615A	公开(公告)日	2012-08-02
申请号	JP2012094831	申请日	2012-04-18
[标]申请(专利权)人(译)	研究三角协会		
申请(专利权)人(译)	三角研究所		
[标]发明人	デヴィッド・ドーシュ オラフ・ヴォン・ラム ジョン・キャストレルツ		
发明人	デヴィッド・ドーシュ オラフ・ヴォン・ラム ジョン・キャストレルツ		
IPC分类号	A61B8/12 H04R17/00		
FI分类号	A61B8/12 H04R17/00.332.A		
F-TERM分类号	4C601/DD14 4C601/EE03 4C601/FE03 4C601/FE04 4C601/GB06 4C601/GB44 5D019/BB17 5D019/FF04		
代理人(译)	村山 彦 渡边 隆		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供通过压电换能器和使用其的超声图像诊断探针产生增强的挠曲模式信号的方法。解决方案：描述了一种从压电超声换能器产生增强的接收信号的方法。该方法包括提供压电超声换能器，其包括可在弯曲模式下操作的压电元件，由压电元件接收声信号，在接收声信号之前和/或在接收声信号的同时向压电元件施加DC偏压，并且，由于压电元件接收声信号，从压电元件产生增强的接收信号。还描述了使用上述方法的基于pMUT的图像诊断探针。

