(19) **日本国特許庁(JP)**

(12) 特 許 公 報(B2)

(11)特許番号

特許第5690900号 (P5690900)

(45) 発行日 平成27年3月25日(2015.3.25)

(24) 登録日 平成27年2月6日(2015.2.6)

(51) Int.Cl.

A 6 1 B 8/00 (2006.01)

A 6 1 B 8/00

FL

請求項の数 13 外国語出願 (全 93 頁)

(21) 出願番号 特願2013-204411 (P2013-204411) (22) 出願日 平成25年9月30日 (2013.9.30)

(62) 分割の表示 特願2008-539044 (P2008-539044)

の分割

原出願日 平成18年11月2日 (2006.11.2) (65) 公開番号 特開2014-465 (P2014-465A) (43) 公開日 平成26年1月9日 (2014.1.9) 審査請求日 平成25年9月30日 (2013.9.30)

(31) 優先権主張番号 60/733,089

(32) 優先日 平成17年11月2日 (2005.11.2)

(33) 優先権主張国 米国 (US) (31) 優先権主張番号 60/733,091

(32) 優先日 平成17年11月2日 (2005.11.2)

(33) 優先権主張国 米国(US)

(73) 特許権者 504461529

ビジュアルソニックス インコーポレイテ

ッド

カナダ国 エム4エヌ 3エヌ1 オンタ リオ, トロント, ヤング ストリート 3080, スイート 6100, ボ

ックス 66

(74)代理人 100078282

弁理士 山本 秀策

(74)代理人 100113413

弁理士 森下 夏樹

(72)発明者 ジェームス メヒ

カナダ国 エル4ジェイ 7エックス1 オンタリオ, ソーンヒル, ヤング ス トリート 7250, ユニット 206

最終頁に続く

(54) 【発明の名称】高周波数アレイ超音波システム

(57)【特許請求の範囲】

【請求項1】

アレイド超音波イメージングシステム(1600)用のデジタル送信ビーム成形器(1 605)であって、

前記デジタル送信ビーム成形器は、

1 つまたは複数のフィールドプログラマブルゲートアレイ(FPGA)であって、各F PGAがFPGAクロック周波数(FPGA fc)を有する、FPGAと、

二重データレート出力を有する並列/直列変換器(2212、2213)と

を備え、

前記デジタル送信ビーム成形器は、正の送信パルスの微細遅延および正のパルス幅と負の送信パルスの微細遅延および負のパルス幅とをそれぞれの波形ワード(2202、2203)にデジタルで符号化することにより、 $[1/(2\times FPGA\ fc)]$ 以下の遅延分解能時間で $1.5\ MHz \sim 8.0\ MHz$ の範囲内の送信中心周波数を有する超音波信号であって、前記正の送信パルスおよび前記負の送信パルスを備える超音波信号を送信するように構成され、それにより、前記正のパルス幅および前記負のパルス幅は、前記遅延分解能時間の増分において個々に調節可能であり、前記波形ワードは、前記超音波信号を生成するために前記並列/直列変換器により直列ビット流に変換される、デジタル送信ビーム成形器(1.6.0.5)。

【請求項2】

前記送信中心周波数は、調節可能である、請求項1に記載のデジタル送信ビーム成形器

(1605)。

【請求項3】

<u>前記送信された超音波信号は、複数の送信サイクルを含み、前記送信サイクルの数が調</u>節可能である、請求項1に記載のデジタル送信ビーム成形器(1605)。

【請求項4】

前記デジタル送信ビーム成形器は、アレイド超音波振動子(1601)と動作可能に接続されるように構成され、前記アレイド超音波振動子は、線形アレイ振動子(2302)、位相アレイ振動子、二次元アレイ振動子および曲線アレイ振動子から成る群から選択される、請求項1に記載のデジタル送信ビーム成形器(1605)。

【請求項5】

<u>前記送信中心周波数は、15MHz~約55MHzである、請求項1に記載のデジタル</u>送信ビーム成形器(1605)。

【請求項6】

<u>前記ビットワード(2202、2203)は、最大で16ビットワードである、請求項</u>1に記載のデジタル送信ビーム成形器(1605)。

【請求項7】

F P G A f c は、前記 1 つまたは複数の F P G A の動作可能な最高周波数である、請求項 1 に記載のデジタル送信ビーム成形器 (1 6 0 5)。

【請求項8】

___アレイド超音波イメージングシステム(1600)用の信号処理ユニット(1620) であって、__

前記信号処理ユニットは、

請求項1~7のいずれかに記載のデジタル送信ビーム成形器(1605)を備えるデジタル送信ビーム成形器サブシステムと、

デジタル受信ビーム成形器サブシステム(1603)と、

フロントエンド電子回路モジュール(1602)と、

ビーム成形器制御装置モジュール(1604)と、

信号処理モジュール(1715)と、

コンピュータユニット(1717)と

を備え、

<u>前記信号処理ユニットは、複数の要素を有するアレイド超音波振動子(1601)から</u>受信超音波信号を取得するように構成される、信号処理ユニット(1620)。

【請求項9】

前記送信された超音波信号が、複数の正の半波サイクル部分から成り、各々の正の半波サイクル部分が、少なくとも1つの前記正の送信パルスから成り、前記送信された超音波信号が、さらに、複数の負の半波サイクル部分から成り、各々の負の半波サイクル部分が、少なくとも1つの前記負の送信パルスから成り、各々の正の送信パルスの持続時間が、各々の正の半波サイクル部分について調節可能であり、各々の負の送信パルスの持続時間が、各々の負の半波サイクル部分について調節可能である、請求項8に記載の信号処理ユニット(1620)。

【請求項10】

各々の前記正の半波サイクル内の前記少なくとも1つの前記正の送信パルスの各々の微細遅延が調節可能であり、各々の負の半波サイクル内の前記少なくとも1つの前記負の送信パルスの各々の微細遅延が調節可能である、請求項9に記載の信号処理ユニット(1620)。

【請求項11】

前記フロントエンド電子回路モジュール(1602)は、交換可能な差込みモジュールとして構成される、請求項8、9または10に記載の信号処理ユニット(1620)。

【請求項12】

送信中心周波数で超音波信号を被検体内に送信する複数の要素を有するアレイド超音波

10

30

20

40

振動子(1601)と、

請求項8~11のいずれかに記載の信号処理ユニット(1620)であって、前記アレイド超音波振動子と動作可能に接続される信号処理ユニットと、

を備え、前記信号処理ユニットは、複数の要素を有する前記アレイド超音波振動子から、少なくとも15MHzの周波数を有する受信超音波信号を取得するように適合される、超音波イメージングシステム(1600)。

【請求項13】

前記アレイド超音波振動子(1601)は、線形アレイ振動子(2302)、位相アレ イ振動子、二次元アレイ振動子および曲線アレイ振動子から成る群から選択される、請求 項12に記載の超音波イメージングシステム(1600)。

【発明の詳細な説明】

【技術分野】

[0001]

(関連出願の参照)

本願は、2005年11月2日出願の米国仮特許出願第60/733,091号の利益を主張し、2005年11月2日出願の米国仮特許出願第60/733,089号の利益を主張する。上記出願の両方が、本明細書において完全に援用され、本明細書の一部を構成する。

【背景技術】

[0002]

アレイド振動子を使用する超音波エコグラフィシステムは、所望の画像分解能がミリメートル台であるヒトの臨床用途に使用されてきた。こうした臨床システム内の動作周波数は、一般に10MHz未満である。しかし、このような低動作周波数の場合、こうしたシステムは、比較的高分解能を必要とするイメージング、たとえば、マウスなどの小動物、またはヒトの小さい組織構造をイメージングするのには適さない。

[0003]

さらに、小動物イメージング用途は、現在利用可能なイメージングシステムによって満たすことができないいくつかの難しい要件を提示する。生体マウスの心拍数は毎分500ビートという高さなので、高いフレームレート能力が必要である。イメージングされる領域の幅、つまり視野も、検査される組織全体を含むのに十分でなければならない。

[0004]

15MHzを超える周波数でイメージングするための超音波システムは、単一素子振動子を使用して開発されてきた。しかし、アレイド振動子は、単一素子振動子システムと比べてより良好な画像品質を提供し、より高度の取得フレームレートを達成することができ、その他の利点を提供することができる。本発明による実施態様は、上記を含む現在の技術の多くの問題を克服する。

【発明の概要】

【課題を解決するための手段】

[00005]

本明細書では、複数の素子を有する超音波振動子から受信超音波信号を取得するように構成された信号処理ユニットから成る超音波信号取得システムおよび方法を提供する。このシステムは、少なくとも5.0ミリメートル(mm)の視野を有する固定振動子を使って、少なくとも毎秒20フレーム(fps)のフレームレートで、少なくとも15メガヘルツ(MHz)の周波数を有する超音波信号を受信するように構成することができる。この信号処理ユニットは、取得超音波信号から超音波画像をさらに生成することができる。振動子は、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、または曲線アレイ振動子で良いが、これらだけに限らない。このシステムは、こうした振動子を備えるか、またはこうした振動子で動作するように構成することができる。

[0006]

また、本明細書では、少なくとも15MHzの送受信で動作する超音波振動子から受信

10

20

30

50

超音波信号を取得するための処理ユニットであって、直交サンプリングを使用して超音波信号を取得する信号サンプラを備える処理ユニットを備える超音波信号取得システムおよび方法も提供する。

[0007]

本発明のその他の利点は、以下の明細書に部分的に記載され、この明細書から部分的に明らかになるか、または本発明の実践により知ることができる。本発明の利点は、添付の請求の範囲で特に指摘される素子および組合せによって実現および達成されるであろう。上記の一般的な説明および以下の詳細な説明は共に、単に例示および説明するためのものであり、請求項に係る本発明を制限するものではない。

例えば、本発明は以下の項目を提供する。

10

20

(項目1)

超音波イメージングシステムであって、

送信超音波信号を被検体内に、最大で少なくとも 5 5 メガヘルツ(MHz)の送信中心 周波数で送信するための複数の素子を有するアレイド超音波振動子と、

前記アレイド超音波振動子と動作可能に接続する信号処理ユニットであって、前記信号 処理ユニットがさらに、

1 つまたは複数のフィールドプログラマブルゲートアレイ(FPGA)から成るデジタル送信ビーム成形器サブシステムであって、各々がFPGAクロック周波数(FPGA f c)を有し、前記デジタル送信ビーム成形器サブシステムが、少なくとも[1/(2 x F P G A f c)]以上の遅延分解能時間を有するサブシステムと、

受信ビーム成形器サブシステムと、

フロントエンド電子回路モジュールと、

ビーム成形器制御装置モジュールと、

信号処理モジュールと、

コンピュータユニットと

を備える前記信号処理ユニットとから成り、

前記信号処理ユニットが、少なくとも15MHzの周波数を有する受信超音波信号を、 複数の素子を有する前記アレイド超音波振動子から取得するように構成される超音波イメ ージングシステム。

(項目2)

30

40

<u>前記デジタル送信ビーム成形器サブシステムが、二重データレート(DDR)出力を有</u>する並列 / 直列変換器を備え、

前記デジタル送信ビーム成形器サブシステムが、前記送信超音波信号の微細遅延および半周期部分を、前記並列/直列変換器によって直列ビット流に変換されるビットワードに符号化することによって、少なくとも[1/(2×FPGA fc)]以上の遅延分解能時間で最大少なくとも55MHzの送信中心周波数を有する超音波信号を送信するように構成される、項目1に記載の超音波イメージングシステム。

(項目3)

前記デジタル送信ビーム成形器サブシステムが、前記送信超音波信号の微細遅延および半周期部分を、前記並列 / 直列変換器によって直列ビット流に変換される16ビットワードに符号化することによって、少なくとも[1 / (2×FPGA fc)]以上の遅延分解能時間で大少なくとも55MHzの送信中心周波数を有する超音波信号を送信するように構成される、項目2に記載の超音波イメージングシステム。

(項目4)

前記送信超音波信号が、正のパルス波を有する正の送信パルスと、負のパルス波を有する負の送信パルスとから成り、前記正のパルス波および前記負のパルス波が個々に調節可能である、項目 2 に記載の超音波イメージングシステム。

(項目5)

前記送信超音波信号が、複数の正の半波サイクル部分から成り、各々の正の半波サイクル部分が、少なくとも 1 つの前記正の送信パルスから成り、前記送信超音波信号が、さら

に複数の負の半波サイクル部分から成り、各々の負の半波サイクル部分が、少なくとも 1 つの負の送信パルスから成り、各々の正の送信パルスが、各々の正の半波サイクル部分の 持続時間で調節可能であり、各々の負の送信パルスが、各々の負の半波サイクル部分の 続時間で調節可能である、項目 4 に記載の超音波イメージングシステム。

(項目6)

各々の正の半波サイクル内の前記少なくとも1つの前記正の送信パルスの各々の微細遅延が調節可能であり、各々の負の半波サイクル内の前記少なくとも1つの前記複数の送信パルスの各々の微細遅延が調節可能である、項目5に記載の超音波イメージングシステム

0

(項目7)

10

<u>前記送信超音波信号が、送信サイクル数から成り、前記送信サイクル数が調節可能であ</u>る、項目 4 に記載の超音波イメージングシステム。

(項目8)

<u>前記フロントエンド電子回路モジュールが、交換可能な差込みモジュールとして構成さ</u>れる、項目1に記載の超音波イメージングシステム。

(項目9)

前記信号処理ユニットが、前記受信超音波信号を前記アレイド超音波振動子から取得するように構成され、前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2 - D)アレイ振動子、曲線アレイ振動子から成る群から選択される、項目 1 に記載の超音波イメージングシステム。

20

30

40

(項目10)

前記送信超音波信号が、約15MHz~少なくとも55MHzの送信中心周波数を有する、項目1に記載の超音波イメージングシステム。

(項目11)

器 c h 取得超音波信号が、約15MHz~約55MHzの送信中心周波数を有する、項目1に記載の超音波イメージングシステム。

(項目12)

アレイド超音波イメージングシステム用の信号処理ユニットであって、

最大少なくとも55 MHzの送信中心周波数で動作するように構成されたデジタル送信ビーム成形器サブシステムであって、前記デジタル送信ビーム成形器サブシステムが、さらに1つまたは複数のフィールドプログラマブルゲートアレイ(FPGA)から成り、各々が、FPGAクロック周波数(FPGA fc)を有し、前記デジタル送信ビーム成形器サブシステムが、少なくとも[1/(2×FPGA fc)]以上の遅延分解能時間を有するデジタル送信ビーム成形器サブシステムと、

デジタル受信ビーム成形器サブシステムと、

フロントエンド電子回路モジュールと、

ビーム成形器制御装置モジュールと、

信号処理モジュールと、

コンピュータユニットとを備え、

<u>前記信号処理ユニットが、複数の素子を有するアレイド超音波振動子から受信超音波信</u>号を取得するように構成される信号処理ユニット。

(項目13)

前記デジタル送信ビーム成形器サブシステムが、二重データレート(DDR)出力を有する並列 / 直列変換器をさらに備え、

前記デジタル送信ビーム成形器サブシステムが、前記送信超音波信号の微細遅延および 半周期部分を、前記並列 / 直列変換器によって直列ビット流に変換されるビットワードに 符号化することによって、少なくとも [1 / (2 × F P G A f c)] 以上の遅延分解能 時間で最大少なくとも 5 5 M H z の送信中心周波数を有する超音波信号を送信するように 構成される、項目 1 2 に記載の信号処理ユニット。

(項目14)

前記デジタル送信ビーム成形器サブシステムが、前記送信超音波信号の微細遅延および 半周期部分を、前記並列 / 直列変換器によって直列ビット流に変換された 1 6 ビットワー ドに符号化することによって、少なくとも [1 / (2 x F P G A f c)]以上の遅延分 解能時間で最大少なくとも 5 5 M H z の送信中心周波数を有する超音波信号を送信するよ うに構成される、項目 1 3 に記載の信号処理ユニット。

(項目15)

前記送信超音波信号が、正の送信パルス波、および負の送信パルス波から成り、前記送信パルス波および負のパルス波が別個に調節可能である、項目 1 3 に記載の信号処理ユニット。

(項目16)

<u>前記送信超音波信号が、送信サイクル数から成り、前記送信サイクル数が調節可能である、項目15に記載の信号処理ユニット。</u>

(項目17)

<u>前記フロントエンド電子回路モジュールが、交換可能な差込みモジュールとして構成さ</u>れる、項目12に記載の信号処理ユニット。

(項目18)

前記信号処理ユニットが、前記受信超音波信号を前記アレイド超音波振動子から取得するように構成され、前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、曲線アレイ振動子から成る群から選択される、項目12に記載の信号処理ユニット。

(項目19)

<u>前記送信中心周波数が、約15MHz~少なくとも55MHzである、項目12に記載</u>の信号処理ユニット。

(項目20)

<u>前記送信中心周波数が約15MHz~約55MHzである、項目12に記載の信号処理</u> ユニット。

(項目21)

アレイド超音波イメージングシステム用のデジタル送信ビーム成形器であって、

<u>各々がFPGAクロック周波数(FPGA fc)を有する1つまたは複数のFPGAと、</u>

二重データレート(DDR)出力を有する並列/直列変換器とを備え、

前記デジタル送信ビーム成形器が、前記送信超音波信号の微細遅延および半周期部分を 、前記並列 / 直列変換器によって直列ビット流に変換されるビットワードに符号化するこ とによって、少なくとも [1 / (2 × F P G A f c)] 以上の遅延分解能時間で最大少 なくとも 5 5 M H z の送信中心周波数を有する超音波信号を送信するように構成される送 信ビーム成形器。

(項目22)

前記送信超音波信号が、正の送信パルス波および負の送信パルス波から成り、前記送信 パルス波および負の送信パルス波が個々に調節可能である、項目 2 1 に記載のデジタル送 信ビーム成形器。

(項目23)

前記送信超音波信号が送信サイクル数から成り、前記送信サイクル数が調節可能である、項目 2 2 に記載のデジタル送信ビーム成形器。

(項目24)

前記デジタル送信ビーム成形器が、アレイド超音波振動子と動作可能に接続され、前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、および曲線アレイ振動子から成る群から選択される、項目21に記載のデジタル送信ビーム成形器。

(項目25)

前記送信中心周波数が約15MHz~少なくとも55MHzである、項目21に記載の

10

20

30

30

40

デジタル送信ビーム成形器。

(項目26)

前記送信中心周波数が、約15MHz~約55MHzである、項目21に記載のデジタル送信ビーム成形器。

(項目27)

前記デジタル送信ビーム成形器が、前記送信超音波信号の微細遅延および半周期部分を 、前記並列 / 直列変換器によって直列ビット流に変換される 1 6 ビットワードに符号化す ることによって、少なくとも [1 / (2 x F P G A f c)] 以上の遅延分解能時間で最 大少なくとも 5 5 M H z の送信中心周波数を有する超音波信号を送信するように構成され る、項目 2 1 に記載のデジタル送信ビーム成形器。

10

(項目28)

超音波イメージングシステムであって、

最大少なくとも55メガヘルツ(MHz)の送信中心周波数で、送信超音波信号を被検体内に送信するための複数の素子を有するアレイド超音波振動子と、

前記アレイド超音波振動子に動作可能に接続された信号処理ユニットと

を備え、前記信号処理ユニットがさらに、

デジタル送信ビーム成形器サブシステムと、

受信ビーム成形器サブシステムと、

フロントエンド電子回路モジュールと、

ビーム成形制御モジュールと、

20

直交サンプリングを使用し、受信サンプリング周波数を有する信号処理モジュールと

<u>コンピュータ</u>ユニットとから構成され、

<u>前記受信サンプリング周波数が選択的に選択されるように構成される超音波イメージン</u>グシステム。

(項目29)

前記受信サンプリング周波数が、前記送信中心周波数とは異なる周波数で選択される、 項目 2 8 に記載の超音波イメージングシステム。

(項目30)

<u>前記受信サンプリング周波数が、前記送信中心周波数と同じ周波数で選択される、項目</u> 2 8 に記載の超音波イメージングシステム。 30

(項目31)

前記デジタル送信ビーム成形器サブシステムが、前記受信サンプリング周波数が前記送信焦点深度に依存するように、送信焦点深度をさらに含む、項目28に記載の超音波イメージングシステム。

(項目32)

<u>前記受信サンプリング周波数が、前記送信焦点深度が増加するにつれて減少する、項目</u>30に記載の超音波イメージングシステム。

(項目33)

前記デジタル送信ビーム成形器サブシステムが、二重データレート(DDR)出力を有する並列 / 直列変換器をさらに備え、

前記デジタル送信ビーム成形器が、前記送信超音波信号の微細遅延および半周期部分を、前記並列 / 直列変換器によって直列ビット流に変換されるビットワードに符号化することによって、少なくとも [1 / (2 x F P G A f c)]以上の遅延分解能時間で最大少なくとも 5 5 M H z の送信中心周波数を有する超音波信号を送信するように構成される、項目 2 8 に記載の超音波イメージングシステム。

(項目34)

前記デジタル送信ビーム成形器サブシステムが、前記送信超音波信号の微細遅延および 半周期部分を、前記並列/直列変換器によって直列ビット流に変換される16ビットワー ドに符号化することによって、少なくとも[1/(2×FPGA fc)]以上の遅延分

50

解能時間で最大少なくとも55MHzの送信中心周波数を有する超音波信号を送信するように構成される、項目33に記載の超音波イメージングシステム。

(項目35)

前記送信超音波信号が、正の送信パルス波および負の送信パルス波から成り、前記送信 パルス波および負の送信パルス波が個々に調節可能である、項目33に記載の超音波イメ ージングシステム。

(項目36)

<u>前記送信超音波信号が、送信サイクル数から成り、前記送信サイクル数が調節可能であ</u>る、項目35に記載の超音波イメージングシステム。

(項目37)

<u>前記フロントエンド電子回路モジュールが、交換可能な差込みモジュールとして構成される、項目28に記載の超音波イメージングシステム。</u>

(項目38)

前記信号処理ユニットが、前記受信超音波信号を前記アレイド超音波振動子から取得するように構成され、前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、および曲線アレイ振動子から成る群から選択される、項目28に記載の超音波イメージングシステム。

(項目39)

前記送信超音波信号が、約15MHz~少なくとも55MHzの送信中心周波数を有する、項目28に記載の超音波イメージングシステム。

(項目40)

前記送信超音波信号が、約15MHz~約55MHzの送信中心周波数を有する、項目 2 8 に記載の超音波イメージングシステム。

(項目41)

超音波イメージングシステムであって、

最大少なくとも55メガヘルツ(MHz)の送信中心周波数で、送信超音波信号を被検体内に送信するための複数の素子を有するアレイド超音波振動子であって、前記前記アレイド超音波振動子が、少なくとも5.0ミリメートル(mm)の視野を有する前記アレイド超音波振動子と、

前記アレイド超音波振動子と動作可能に接続される信号処理ユニットであって、

前記処理ユニットが、デジタル送信および受信ビーム成形器サブシステムと、フロント エンド電子回路モジュールと、ビーム成形器制御装置および信号処理モジュールと、コン ピュータユニットとをさらに備える信号処理ユニットとを備え、

前記信号処理ユニットが、複数の素子を有する前記アレイド超音波振動子から、少なくとも毎秒20フレーム(fps)のフレームレートで受信超音波信号を取得するように構成され、前記受信超音波信号が少なくとも15MHzの周波数を有する超音波イメージングシステム。

(項目42)

<u>前記信号処理ユニットが、前記受信超音波信号から超音波画像をさらに生成する、項目</u> 4 1 に記載のシステム。

(項目43)

前記受信超音波信号が、前記取得レートより低速の表示レートで超音波画像を生成するように、前記信号処理ユニットによって処理される、項目42に記載のシステム。

(項目44)

前記生成された超音波画像の表示レートが約100fps以下である、項目43に記載のシステム。

(項目45)

前記生成された超音波画像の表示レートが約30fps以下である、項目44に記載の システム。

(項目46)

20

10

30

40

前記超音波画像が、Bモード、Mモード、ドップラーモード、RFモード、3-Dモードから成る群から選択される超音波モードの前記信号処理ユニットによって生成される、項目42に記載のシステム。

(項目47)

前記信号処理ユニットが、前記受信超音波信号を前記アレイド超音波振動子から取得するように構成され、前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、および曲線アレイ振動子から成る群から選択される、項目41に記載のシステム。

(項目48)

前記アレイド超音波振動子が、少なくとも15MHzの中心動作周波数を有し、前記アレイド超音波振動子が、前記アレイド超音波振動子の送信中心周波数における音の波長の 2.0倍以下の素子ピッチを有する、項目41に記載のシステム。

(項目49)

<u>前記アレイド超音波振動子が、前記アレイド超音波振動子の送信中心周波数における音</u>の波長の1.5倍以下の素子ピッチを有する、項目41に記載のシステム。

(項目50)

前記デジタル受信ビーム成形器サブシステムが、少なくとも 1 つのフィールドプログラマブルゲートアレイ(FPGA)デバイスを使用することを含む、項目 4 1 に記載のシステム。

(項目51)

前記デジタル送信ビーム成形器サブシステムが、少なくとも1つのフィールドプログラマブルゲートアレイ(FPGA)デバイスを使用することを含む、項目41に記載のシステム。

(項目52)

フロントエンド電子回路モジュールが、送信回路および受信チャネルをさらに備え、前記送信回路が、2つの電界効果トランジスタ(FET)を介して、中心タップ巻線を含む変換器に接続された送信電源電圧を備え、前記受信チャネルに対する入力が、前記変換器の前記二次巻線の第2端部に接続され、その結果、前記送信電源電圧が実質的にゼロに設定され、前記2つのFETに電源が投入され、前記受信チャネルが信号を受信し、前記変換器が送信信号を生成し、前記送信回路が信号を送信する時に、前記送信信号を前記アレイド超音波振動子に結合する、項目41に記載のシステム。

(項目53)

前記フロントエンド電子回路モジュールが、各々の受信チャネルに 2 つ以上の信号サンプラをさらに備える、項目 5 2 に記載のシステム。

(項目54)

前記信号サンプラがアナログデジタル変換器である、項目53に記載のシステム。

(項目55)

<u>前記信号サンプラが直交サンプリングを使用して、受信信号をサンプリングする、項目</u> 5 3 に記載のシステム。

(項目56)

<u>前記信号サンプラが、90°位相が外れたサンプリングクロックを備える、項目55に</u> 記載のシステム。

(項目57)

<u>前記サンプリングクロックが、受信超音波信号の前記中心周波数にほぼ等しい受信クロック期間を有する、項目56に記載のシステム。</u>

(項目58)

受信クロック期間未満の遅延分解能が、取得信号を処理するために使用される、項目 57 に記載のシステム。

(項目59)

前記遅延分解能が、前記受信クロック期間の1/16である、項目58に記載のシステ

20

10

30

30

40

ム。

(項目60)

複数の素子を有する前記アレイド超音波振動子の各々の素子が、受信チャネルに動作可能に接続される、項目 4 1 に記載のシステム。

(項目61)

__複数の素子を有する前記アレイド超音波振動子の素子の数が、受信チャネルの数より多い、項目60に記載のシステム。

(項目62)

複数の素子を有する前記アレイド超音波振動子が、少なくとも32個の受信チャネルに動作可能に接続される少なくとも64個の素子を備える、項目60に記載のシステム。

10

(項目63)

<u>複数の素子を有する前記アレイド超音波振動子が、64個の受信チャネルに動作可能に</u>接続される256個の素子を備える、項目60に記載のシステム。

(項目64)

複数の素子を有する前記アレイド超音波振動子が、128個の受信チャネルに動作可能 に接続される256個の素子を備える、項目60に記載のシステム。

(項目65)

複数の素子を有する前記アレイド超音波振動子が、256個の受信チャネルに動作可能に接続される256個の素子を備える、項目60に記載のシステム。

(項目66)

20

_____複数の素子を有する前記アレイド超音波振動子が、256個の素子を備える、項目60 に記載のシステム。

(項目67)

5 1 2 本の超音波ラインが生成され、前記被検体内に送信され、前記生成された超音波画像の各々のフレームごとに、前記被検体から受信される、項目 6 6 に記載のシステム。 (項目 6 8)

256本の超音波ラインが生成され、前記被検体内に送信され、前記生成された超音波画像の各々のフレームごとに、前記被検体から受信される、項目66に記載のシステム。 (項目69)

30

少なくとも2本の超音波ラインが生成され、前記被検体内に送信され、前記生成された 超音波画像の各々のフレームごとに、前記アレイの各々の素子において前記被検体から受 信される、項目41に記載のシステム。

(項目70)

1本の超音波ラインが生成され、前記被検体内に送信され、前記生成された超音波画像 の各々のフレームごとに、前記アレイの各々の素子において前記被検体から受信される、 項目 4 1 に記載のシステム。

(項目71)

前記受信超音波信号が、毎秒少なくとも 2 0 0 フレーム数 (f p s) の取得レートで取得される、項目 7 0 に記載のシステム。

(項目72)

40

50

<u>複数の素子を有する前記アレイド超音波振動子が、前記振動子の前記中心送信周波数の</u>波長に等しい距離だけ分離される、項目 4 1 に記載のシステム。

(項目73)

<u>前記中心送信周波数が、15MHz、20MHz、30MHz、40MHz、50MH</u>z、および55MHzから成る群から選択される、項目72に記載のシステム。

(項目74)

__複数の素子を有する前記アレイド超音波振動子の長さが前記振動子の視野に等しい、項目41に記載のシステム。

(項目75)

複数の素子を有する前記アレイド超音波振動子が、約15MHz~約80MHzの範囲

<u>内の中心周波数で、前記被検体内に送信超音波を送信することができる、項目41に記載</u>のシステム。

(項目76)

<u>前記受信超音波信号が、少なくとも200fpsのフレームレートで取得される、項目</u>41に記載のシステム。

(項目77)

<u>前記受信超音波信号が、約100fps~約200fpsのフレームレートで取得される、項目41に記載のシステム。</u>

(項目78)

<u>前記超音波画像が、約150ミクロン(μm)以下の方位分解能を有する、項目41に</u>記載のシステム。

(項目79)

前記超音波画像が、約75ミクロン(μm)以下の距離分解能を有する、項目78に記載のシステム。

(項目80)

前記超音波画像が、約30ミクロン(μm)以下の空間分解能を有する、項目79に記載のシステム。

(項目81)

前記送信超音波信号が、約1.0mm~約30.0mmの深さで集束することが可能な、項目41に記載のシステム。

(項目82)

<u>前記送信超音波信号が、約3.0mm~約10.0mmの深さで集束することが可能な</u> <u>、項目81に記載のシステム。</u>

(項目83)

前記送信超音波信号が、約2.0mm~約12.0mmの深さで集束することが可能な 、項目81に記載のシステム。

(項目84)

前記送信超音波信号が、約1.0mm~約6.0mmの深さで集束することが可能な、 項目81に記載のシステム。

(項目85)

<u>前記送信超音波信号が、約3.0mm~約8.0mmの深さで集束することが可能な、</u>項目81に記載のシステム。

(項目86)

前記送信超音波信号が、約5.0mm~約18.0mmの深さで集束することが可能な 、項目81に記載のシステム。

(項目87)

超音波画像を生成するシステムであって、

最大少なくとも55メガヘルツ(MHz)の中心動作周波数で超音波を生成して被検体内に送信し、超音波信号を前記被検体から受信するための複数の素子を有するアレイド超音波振動子と、

超音波画像フレームを生成するための処理ユニットであって、前記アレイド超音波振動子の各々の素子が、2本以上の超音波ラインを前記被検体内に送信し、前記生成された超音波画像の各々のフレームについて2本以上のエコー超音波ラインを前記被検体から受信する処理ユニットと

を備えるシステム。

(項目88)

前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、および曲線アレイ振動子から成る群から選択される、項目87に記載のシステム。

(項目89)

20

10

30

40

前記アレイド超音波振動子の中心動作周波数が少なくとも 1 5 M H z であり、前記アレイド超音波振動子が、前記アレイド超音波振動子の送信中心周波数における音の波長の 2 倍以下に等しい素子ピッチを有する、項目 8 7 に記載のシステム。

(項目90)

超音波画像を生成するシステムであって、

最大少なくとも55メガヘルツ(MHz)の周波数で超音波を生成して被検体内に送信 し、超音波信号を前記被検体から受信するための複数の素子を有するであって、各々の素 子が、受信チャネルに動作可能に接続されるアレイド超音波振動子と、

前記受信超音波信号を取得し、超音波画像を前記取得信号から生成するための処理ユニットであって、前記処理ユニットが、前記信号を取得するための直交サンプリングを使用する複数の信号サンプラを含む処理ユニットと

10

を備えるシステム。

(項目91)

前記超音波画像が、Bモード、Mモード、ドップラーモード、RFモード、および3-Dモードから成る群から選択される超音波モードで生成される、項目90に記載のシステム。

(項目92)

前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2 - D) アレイ振動子、および曲線アレイ振動子から成るく群から選択される、項目 9 0 に記載のシステム。

20

30

40

(項目93)

前記アレイド超音波振動子が、少なくとも20MHzの中心動作周波数を有し、前記アレイド超音波振動子が前記アレイド超音波振動子の送信中心周波数における音の波長の2倍以下に等しい素子ピッチを有する、項目90に記載のシステム。

(項目94)

<u>前記アレイド超音波振動子の各々の素子が、受信チャネルに動作可能に接続される、項</u>目 9 0 に記載のシステム。

(項目95)

<u>前記アレイド超音波振動子の素子の数が受信チャネルの数より多い、項目94に記載の</u>システム。

(項目96)

前記処理ユニットが、各々の受信チャネルの 2 つ以上の信号サンプラを含む、項目 9 4 に記載のシステム。

(項目97)

前記信号サンプラがアナログデジタル変換器である、項目96に記載のシステム。

(項目98)

<u>前記信号サンプラが、90°位相が外れたサンプリングクロックを備える、項目97に</u>記載のシステム。

(項目99)

<u>前記サンプリングクロックが、受信超音波信号の中心周波数にほぼ等しい受信クロック</u> 期間を有する、項目 9 8 に記載のシステム。

(項目100)

受信クロック期間未満の遅延分解能が、前記取得信号を処理するために使用される、項目 9 9 に記載のシステム。

(項目101)

__前記遅延分解能が、前記受信クロック期間の1/16である、項目100に記載のシステム。

(項目102)

取得信号が、補間フィルタリング法を使用して処理される、項目90に記載のシステム

50

(項目103)

前記処理ユニットが受信ビーム成形器を備え、前記受信ビーム成形器が、少なくとも 1 つのフィールドプログラマブルゲートアレイ(FPGA)デバイスを使用してインプリメントされる、項目 9 0 に記載のシステム。

(項目104)

前記処理ユニットが送信ビーム成形器を備え、前記送信ビーム成形器が、フィールドプログラマブルゲートアレイ(FPGA)デバイスを使用してインプリメントされる、項目90に記載のシステム。

(項目105)

超音波画像を生成するためのシステムであって、

最大少なくとも55メガヘルツ(MHz)の周波数、および少なくとも500ヘルツ(Hz)のパルス繰返し周波数(PRF)における超音波を生成して被検体内に送信するための複数の素子を有するアレイド超音波振動子と、

カラーフロードップラー超音波画像を前記受信超音波から生成するための処理ユニット と

を備えるシステム。

(項目106)

前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2 - D) アレイ振動子、および曲線アレイ振動子から成る群から選択される、項目 1 0 5 に記載のシステム。

(項目107)

前記アレイド超音波振動子が、少なくとも20MHzの中心動作周波数を有し、前記アレイド超音波振動子が、前記アレイド超音波振動子の送信中心周波数における音の波長の2倍以下に等しい素子ピッチを有する、項目105に記載のシステム。

(項目108)

前記 P R F が約 5 0 0 H z ~ 約 7 5 K H z である、項目 1 0 5 に記載のシステム。

(項目109)

超音波画像を生成するためのシステムであって、

最大少なくとも55メガヘルツ(MHz)の周波数、および少なくとも500ヘルツ(Hz)のパルス繰返し周波数(PRF)における超音波を生成して被検体内に送信し、超音波を前記被検体から受信するための複数の素子を有するアレイド超音波振動子であって、前記アレイド超音波振動子が、少なくとも5.0ミリメートル(mm)の視野を有するアレイド超音波振動子と、

(項目104)

前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2 - D) アレイ振動子、曲線アレイ振動子から成る群から選択される、項目 1 0 9 に記載のシステム。

(項目105)

前記アレイド超音波振動子が、少なくとも15MHzの中心動作周波数を有し、前記アレイド超音波振動子が、前記アレイド超音波振動子の送信中心周波数における音の波長の少なくとも2倍以下に等しい素子ピッチを有する、項目109に記載のシステム。

(項目106)

<u>前記PRFが約500Hz~約150KHzである、項目109に記載のシステム。</u> (項目113)

超音波画像を生成するシステムであって、

最大少なくとも15メガヘルツ(MHz)の周波数における超音波を生成して被検体内に送信し、超音波信号を前記被検体から受信するための複数の素子を有するアレイド超音波振動子であって、前記アレイド超音波振動子が少なくとも2.0ミリメートル(mm)

10

20

30

- -

40

の視野を有するアレイド超音波振動子と、

毎秒少なくとも300フレーム数(fps)の取得レートで前記受信超音波信号を取得し、超音波画像を前記取得信号から生成するための処理ユニットと

を備えるシステム。

(項目114)

前記アレイド超音波振動子が、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、および曲線アレイ振動子から成る群から選択される、項目113に記載のシステム。

(項目115)

前記アレイド超音波振動子が、少なくとも20MHzの中心動作周波数を有し、前記アレイド超音波振動子が、前記アレイド超音波振動子の送信中心周波数における音の波長の2倍以下に等しい素子ピッチを有する、項目113に記載のシステム。

(項目116)

F P G A f c が、前記 1 つまたは複数の F P G A の動作可能な最高周波数である、項目 1 に記載の超音波イメージングシステム。

(項目117)

F P G A f c が、前記 1 つまたは複数の F P G A の動作可能な最高周波数である、項目 1 2 に記載の信号処理ユニット。

(項目118)

FPGA fcが、前記1つまたは複数のFPGAの動作可能な最高周波数である、項目21に記載のデジタル送信ビーム成形器。

【図面の簡単な説明】

[0008]

【図1】図1は、計算動作環境のブロック図形式の表現である。

【図2】図2A~2Cは、本発明の例示的な略図によるPZTスタックの例示的な上面図、下面図および断面図であり、上面図は、PZTスタックの上部および下部において、上にあるレンズから外側に延在する接地電気層の部分を示し、下面図は、長手方向に延在する縁部において、個々の信号電極素子間の誘電体層の露出部分を示す(理解されるとおり、個別化信号電極素子-PZTスタックの素子1つ当たり1つの信号電極を示す線は、PZTスタックの中心部分に示されていない)。

【図3】図3Aは、図2A~2CのPZTスタックと共に使用されるインターポーザの上面平面図であり、振動子の中心開口部の隣接部分から外側に延在する電気トレースと、インターポーザの上部および下部部分に位置する電気トレースとを示し、インターポーザの表面の一部分に配置される誘電体層であって、インターポーザの長手方向軸に平行な軸に沿って位置する千鳥状のウェルのアレイを画定し、各々のウェルが、インターポーザの電気トレースと連通する誘電体層を示し、PZTスタックが誘電体層上に実装され、熱が加えられるとはんだが融解し、個々の素子信号電極と、インターポーザ上の個々のトランスとの間に所望の電気的に導通を形成するように、誘電体層内の各々のウェル内に実装されるはんだペーストボールバンプをさらに示す。図3Bは、図3Aの下にあるインターポーザの誘電体層の千鳥状ウェル、および電気トレースの部分拡大図であり、ウェルは、はんだペーストボールバンプを収納するサイズになっている。

【図4】図4Aは、誘電体層上に実装された図2AのPZTスタック、および図3Aのインターポーザの上面平面図である。図4Bは、誘電体層上に実装された図2AのPZTスタック、および図3Aのインターポーザの上面平面図であり、PZTスタックと、下にあるインターポーザと、これらの間に実装され、インターポーザ上の個々の素子信号電極と電気トレースとの間に電気接続を形成するはんだペーストボールバンプとの間の実装関係を示すために透明な層としてPZTスタックが示されている。

【図5A】図5Aは、本発明の振動子が実装される例示的な回路基板であって、複数の基板電気トレースが回路基板上に形成され、各々の基板電気トレースが、振動子の電気トレースに結合するように構成された近位端と、コネクタ、たとえばそれを通して信号を伝達

10

20

30

40

するためのケーブルに結合するように構成された遠位端とを有する回路基板の略上面平面 図である。

【図5B】図5Bは、75ミクロンピッチを有する例示的な256素子アレイを実装するための例示的な回路基板の上面平面図である。

【図5C】図5Cは、回路基板の下にある接地層と連通する図5Bの回路基板のバイアの上面平面図である。

【図6】図6は、例示的な回路基板の一部分の上面平面図であり、領域Aには、インターポーザ上の電気トレースにワイヤボンドされ、その結果、回路基板の接地パッドにワイヤボンドされる振動子の接地電極層を示し、さらに、領域Bには、回路基板の個々の基板電気トレースにワイヤボンドされる振動子の個々の電気トレースを示す。

【図7】図7Aは、図6の領域Aの部分拡大断面図であり、はんだペーストボールバンプの周囲、およびPZTスタックとインターポーザとの間に配置された誘電体層を示す。図7Bは、図6の領域Bの部分拡大断面図であり、PZTスタックとインターポーザとの間の誘電体層を示す。

【図8】図8Aおよび8Bは、回路基板の一部分に実装された例示的な振動子の部分断面図を示す。

【図9】図9は、回路基板の一部分に実装された例示的な振動子の領域Bの拡大部分図を示す。

【図10】図10は、インターポーザを備えない振動子の部分拡大断面図であり、下にある回路基板上に実装されたはんだペーストボールバンプであって、各々のボールバンプが、回路基板の1つの基板電気トレース上に実装されているはんだペーストボールバンプを示し、PZTスタックの個々の素子信号電極が、個々のボールバンプを介して、回路基板の個々の基板電気トレースに電気的に導通するように、個々の基板電気トレース上に実装されたPZTスタックを示す。

【図11】図11Aは、回路基板の接地パッドにワイヤボンドされたインターポーザを備えない振動子の接地電極層を示す図10の部分拡大断面図である。図11Bは、回路基板の電気トレースと、PZTスタックの素子信号電極との間に配置され、これらの電気トレースおよび素子信号電極と電気的に連通するボールバンプを示す図10の部分拡大断面図である。

【図12A】図12Aは、フレックス回路基板、およびこの回路基板に実装された1対の Samtec BTH-090 コネクタを示す略図である。

【 図 1 2 B - 1 】図 1 2 B は、図 5 B および 1 2 A に示すコネクタの例示的なピン配列テーブルである。

【 図 1 2 B - 2 】 図 1 2 B は、図 5 B および 1 2 A に示すコネクタの例示的なピン配列テーブルである。

【 図 1 2 B - 3 】 図 1 2 B は、図 5 B および 1 2 A に示すコネクタの例示的なピン配列テーブルである。

【図13】図13は、1対のBSH-090コネクタを介して、フレックス回路基板上のSamtec BTH-090 コネクタの対に動作可能に結合された個々の同軸ケーブルの側面図を示す略図である。

【図14】図14は、BSH-090コネクタの1つに接続されたケーブル内の同軸リードの半分の例示的な平面図を示す略図である。

【図15A】図15Aは、折り畳まれたフレックス回路基板に接続された医療用ケーブル組立体の遠位端の例示的な平面図を示し、ケーブルの近位端(図示しない)はマルチピン ZIFコネクタを備え、このコネクタは、超音波システムとインターフェースし、本発明の1つまたは複数の態様を実施するために使用される。

【図15B】図15Bは、例示的なZIFコネクタ、たとえばITT Cannon DLM6コネクタを有するマルチピンZIFコネクタに対する医療用ケーブル組立体の個々の同軸ケーブルの例示的な終端ピン配列を示す。

【図16】図16は、例示的な超音波イメージングシステムを示すブロック図である。

10

20

30

40

【図17-A】図17は、図16に示されている例示的な超音波イメージングシステムを さらに示すブロック図である。

【 図 1 7- B 】図 1 7 は、図 1 6 に示されている例示的な超音波イメージングシステムを さらに示すブロック図である。

【図17-C】図17は、図16に示されている例示的な超音波イメージングシステムを さらに示すブロック図である。

【図17-D】図17は、図16に示されている例示的な超音波イメージングシステムを さらに示すブロック図である。

【図18a】図18aは、例示的な受信ビーム成形器、送信ビーム成形器、フロントエン ド電子回路、および関連する構成要素を示す略図である。

【図18b】図18bは、図18aに示されているフロントエンド電子回路のさらに詳細 を示す例示的な実施態様である。

【図18c】図18cは、本発明による一実施態様の受信コントローラの例示的な実施態 様である。

【図18d】図18dは、本発明による一実施態様の例示的な送信コントローラ(TXコ ントローラ)の図である。

【図19】図19は、例示的なビーム成形器制御盤を示すシステム信号処理ブロック図で

【図20】図20は、TX/RXスイッチおよびパルサー、並びに関連回路構成の略図で ある。

【図21】図21は、TX/RXスイッチおよびパルサー、並びに関連回路構成を示す別 の実施態様の略図である。

【図22】図22は、例示的な送信ビーム成形器制御のブロック図である。

【図22A】図22A~22Cは、例示的な波形を使用して、「A」および「B」信号の 微細遅延、パルス幅、および不感時間を変更する方法を示す。

【図22B】図22A~22Cは、例示的な波形を使用して、「A」および「B」信号の 微細遅延、パルス幅、および不感時間を変更する方法を示す。

【図22C】図22A~22Cは、例示的な波形を使用して、「A」および「B」信号の 微細遅延、パルス幅、および不感時間を変更する方法を示す。

【図23】記載無し

【図24】図24は、例示的な超音波イメージングシステムのシステム電子回路の概要を 示す。

【図25】図25は、直交サンプリングの例示的な単一チャネル遅延スキームを示す。

【図25B-1】図25Bは、本発明の一実施態様による補間フィルタ、位相回転、およ び動的アポダイゼーションを実施する別の方法である。

【図25B-2】図25Bは、本発明の一実施態様による補間フィルタ、位相回転、およ び動的アポダイゼーションを実施する別の方法である。

【図26】図26は、受信制御信号を記憶するための例示的な制御RAMを示す。

【図26A】図26Aは、アレイド振動子の中心および外側素子の例示的なビーム成形器 遅延制御信号を示す。

【図27】図27は、例示的な送信/受信同期スキームのブロック図である。

【図27A】図27Aは、別の例示的な送信/受信同期スキームのブロック図である。

【図28】図28は、ビーム成形器出力記憶装置の例示的なRFメモリバッファを示す。

【図29】図29は、例示的な超音波イメージングシステムの例示的なシステムソフトウ ェアの概要を示す。

【図30】図30は、例示的な超音波イメージングシステムのメインシステムソフトウェ アのアプリケーションの概要である。

【図31】図31は、例示的な超音波イメージングシステムの例示的なモジュラーシステ ムを示す。

【図32】図32は、例示的な送信周波数、半周期時間、およびパルス持続時間を示す。

10

20

30

40

- 【図33】図33は、30MHz信号スペクトルの例示的な帯域幅サンプリングを示す。
- 【図34】図34は、サンプル周波数の0.9倍で直交サンプリングされた例示的な正弦波を示す。
- 【 図 3 4 A 】 図 3 4 A は、 Q および I サンプリング点に対する図 3 4 の 1 6 のサンプル点の例示的な図である。
- 【図34B】図34Bは、Qおよび I サンプルの間に点 $0 \sim 3$ を補間する 8 つのサンプルのウィンドウの例示的な図である。
- 【図34C】図34Cは、点4~15を補間するために、1つのサンプルだけ前方の移動する図34の例示的なウィドウである。
- 【図35】図35は、ⅠおよびQ波形の例示的な補間点を示す。
- 【図36】図36は、線形アレイから単一光線ラインを取得するための例示的な直交サンプルを示す。
- 【図37】図37Aおよび37Bは、同じ範囲点だが、半波長に応じて異なる光路長を有する範囲点から返される2つの例示的なチャネル信号を示す。
- 【図38】図38は、例示的な曲線アレイ振動子による3~1マルチライン走査を示す。
- 【図39】図39は、補間遅延法の概念的な実施を示す。
- 【図40】図40は、補間遅延法の例示的な3-1マルチライン動作を示す。
- 【図41】図41は、相補型(Complimentary)ヒルベルト変換フィルタの 概略設計図を示す。 本明細書に含まれ、本明細書を構成する添付の図面は、本発明によ るいくつかの実施態様およびその説明を示し、本発明の原理を説明する上で役に立つ。

【発明を実施するための形態】

[0009]

本発明は、本発明の以下の詳細な説明、この説明に含まれる実施例、図面、並びに上記および以下の説明を参照することにより、より容易に理解されるであろう。

[0010]

本発明の化合物、組織生物、物品、デバイス、および / または方法を開示および説明する前に、本発明は、特定の方法、特定の構成要素、または特定のコンピュータアーキテクチャに限られるのではなく、これらは、当然変化することを理解するべきである。また、本明細書で使用される専門用語は、特定の実施態様のみを説明するためのものであり、制限することを意図するのではないと考えるべきである。本明細書および添付の請求の範囲に使用されるとおり、単数形の不定冠詞および定冠詞は、文脈上明らかにそうではない場合を除いて、複数の指示対象を含む。したがって、たとえば、「1つの処理ユニット」または「1つの受信チャネル」と言及する場合、2つ以上のこうした処理ユニットまたは受信チャネルなどを含む。

[0011]

範囲は、本明細書では、「ほぼ」特定のある値から、および/または「ほぼ」特定の別の値まで表現される。このような範囲を表現する場合、別の実施態様は、ある特定の値から、および/または他の特定の値までを含む。同様に、値が、先行詞の「約」を使用して近似値として表現される場合、特定の値が別の実施態様を構成すると考えられる。さらに、各々の範囲の端点は、他の端点に関連する場合、および他の端点に関係ない場合の両方で重要である。「任意の」または「任意に」とは、以下で説明する事象または状況が生じるか、または生じないこと、およびこの記述は、前記の事象または状況が生じる事例、およびこうした事象または状況が生じない事例を含むことを意味する。

[0012]

本明細書に開示される例示的なシステムの態様は、汎用計算デバイス、たとえば図1に示すコンピュータ101の形式のデバイスを介して実施することができる。コンピュータ101の構成要素としては、1つまたは複数のプロセッサまたは処理ユニット103と、システムメモリ112に結合するシステムバス113とが挙げられるが、これらだけに限らない。

[0013]

50

10

20

30

20

30

40

50

システムバス113は、1つまたは複数のいくつかの可能なタイプのバス構造、たとえ ばメモリバスまたはメモリコントローラ、周辺機器用バス、アクセラレイティッドグラフ ィックスポート、およびプロセッサ、または多様なバスアーキテクチャの何れかを使用す るローカルバスを表す。一例として、このようなアーキテクチャとしては、業界標準アー キテクチャ(ISA)バス、マイクロチャネルアーキテクチャ(MCA)バス、強化IS A(EISA)バス、ビデオ周辺機器関連標準化団体(VESA)ローカルバス、および メザニンバスとしても知られるペリフェラルコンポーネントインターコネクト(PCI) バスを挙げることができる。このバス、および本明細書に記載されているすべてのバスは 、有線または無線ネットワーク接続で実施することもできる。バス113、および本明細 書に記載されているすべてのバスは、有線または無線ネットワーク接続で実施することも でき、プロセッサ103、大容量記憶装置104、オペレーティングシステム105、ア プリケーションソフトウェア106、データ107、ネットワークアダプタ108、シス テムメモリ112、入力/出力インターフェース110、ディスプレーアダプタ109、 ディスプレーデバイス111、およびヒューマンマシンインターフェース102を含むサ ブシステムの各々は、1つまたは複数のリモートコンピューティングデバイス114a、 b、c内の、この形式のバスを介して接続された物理的に別個の位置に含み、実際上、完 全分散システムを実施することができる。

[0014]

コンピュータ 1 0 1 は、一般に、様々なコンピュータ可読媒体を含む。このような媒体は、コンピュータ 1 0 1 がアクセス可能な何らかの利用可能な媒体で良く、揮発性および不揮発性媒体、取り外し可能および取り外し不能媒体の両方を含む。システムメモリ 1 1 2 は、ランダムアクセスメモリ(RAM)などの揮発性メモリ、および / または読み出し専用メモリ(ROM)などの不揮発性メモリの形式のコンピュータ可読媒体を含む。システムメモリ 1 1 2 は、一般に、データ 1 0 7 などのデータ、および / または処理ユニット 1 0 3 に直接アクセス可能であるか、および / または処理ユニット 1 0 3 上で現在動作しているアプリケーションソフトウェア 1 0 6 を含む。

[0015]

コンピュータ101は、その他の取り外し可能/取り外し不能、揮発性/不揮発性コンピュータ記憶媒体も含む。一例として、図1は、コンピュータコード、コンピュータ可読命令、データ構造、プログラムモジュール、およびコンピュータ101のその他のデータの不揮発性記憶装置を提供可能な大容量記憶装置104を示す。たとえば、大容量記憶装置104は、ハードディスク、取り外し可能なハードディスク、磁気カセットもしくはその他の磁気記憶デバイス、フラッシュメモリカード、CD-ROM、デジタルバーサタイルディスク(DVD)もしくはその他の光学式記憶装置、ランダムアクセスメモリ(RAM)、読み出し専用メモリ(ROM)、電気的消去可能プログラム可能読出し専用メモリ(EEPEROM)などで良い。

[0016]

任意の数のプログラムモジュールは、一例としてオペレーティングシステム105およびアプリケーションソフトウェア106を含む大容量記憶装置104上に記憶することができる。オペレーティングシステム105およびアプリケーションソフトウェア106の各々(または、これらの組合せ)は、プログラミングの要素、およびアプリケーションソフトウェア106を含む。データ107も、大容量記憶装置104上に記憶することができる。データ104は、当該技術分野で周知されている1つまたは複数のデータベースの何れかに記憶することができる。こうしたデータベースの例としては、DB2(登録商標)、Microsoft(登録商標)、Access、Microsoft(登録商標)、SQL Server、Oracle(登録商標)、mySQL、PostgreSQLなどが挙げられる。データベースは集中させるか、または複数のシステム全体に分散させることができる。

[0017]

ユーザは、入力デバイス(図示しない)を介してコンピュータ101内にコマンドおよ

20

30

40

50

び情報を入力することができる。こうした入力デバイスの例としては、キーボード、ポインティングデバイス(たとえば、「マウス」)、マイクロフォン、ジョイスティック、シリアルポート、スキャナなど挙げられるが、これらだけに限らない。上記およびその他の入力デバイスは、システムバス113に結合されるヒューマンマシンインターフェース102を介して処理ユニット103に接続することができるが、その他のインターフェースおよびバス構造、たとえばパラレルポート、ゲームポート、またはユニバーサルシリストスに、ユーザは、1つまたは複数の上記の入力デバイスから選択することができる。任日をに、ユーザは、1つまたは複数の上記の入力デバイスから選択することができる。任日をに、ユーザは、トグルスイッチ、スライダー、可変抵抗器、およびその他のユーザインターフェースデバイスなど、様々な制御デバイスも含むことができる。ユーザインターフェースは、処理ユニット103に接続することができる。ユーザインターフェースは、処理ユニット103の接続するか、または接続しない状態で、本明細書に記載されている例示的なシステムのその他の機能ブロックに接続することも可能である。

[0018]

ディスプレーデバイス111は、ディスプレーアダプタ109などのインターフェースを介して、システムバス113に接続することもできる。たとえば、ディスプレーデバイスは、モニターまたはLCD(液晶ディスプレー)で良い。ディスプレーデバイス111のほかに、出力周辺デバイスは、入力/出力インターフェース110を介してコンピュータ101に接続可能なスピーカ(図示しない)およびプリンタ(図示しない)などの構成要素を含むことができる。

[0019]

コンピュータ101は、1つまたは複数のリモートコンピューティングデバイス114 a、b、cに対する論理接続を使用して、ネットワーク環境で動作することができる。一 例として、リモートコンピューティングデバイスは、パーソナルコンピュータ、ポータブ ルコンピュータ、サーバー、ルーター、ネットワークコンピュータ、ピアデバイス、また はその他の共通ネットワークノードなどで良い。コンピュータ101とリモートコンピュ ーティングデバイス114a、b、c間の論理接続は、ローカルエリアネットワーク(L AN)および汎用広域ネットワーク(WAN)を介して行うことができる。こうしたネッ トワーク接続は、ネットワークアダプタ108を介して行うことができる。ネットワーク アダプタ108は、有線または無線環境の両方にインプリメントすることができる。こう したネットワーク環境は、オフィス、企業内コンピュータネットワーク、イントラネット . インターネット115では一般的である。リモートコンピュータ114a、b、cは、 サーバー、ルーター、ピアデバイス、またはその他の共通ネットワークノードで良く、一 般に、コンピュータ101に関して上記で述べたすべての、または何れかの要素を含む。 ネットワーク環境では、プログラムモジュールおよびデータは、リモートコンピュータ1 14a、b、c上に記憶される。論理接続は、LANおよびWANを含む。その他の接続 方法を使用することもでき、ネットワークは、「ワールドワイドウェブ」またはインター ネットなどを含む。

[0020]

実例を挙げるため、アプリケーションプログラム、およびオペレーティングシステム105などのその他の実行可能プログラムは、本明細書では別個のブロックとして示されているが、こうしたプログラムおよび構成要素は、コンピュータ101の様々な記憶構成要素内に様々な時点で存在し、コンピュータのデータプロセッサによって実行される。アプリケーションソフトウェア106のインプリメンテーションは、ある形式のコンピュータ可読媒体上に記憶されるか、またはこうしたコンピュータ可読媒体を通して送信される。コンピュータ可読媒体は、コンピュータがアクセス可能な何らかの利用可能な媒体で良い。制限するのではなく一例として、コンピュータ可読媒体は、「コンピュータ記憶媒体」は、コンピュータ記憶媒体」および「通信媒体」を含み、「コンピュータ記憶媒体」は、コンピュータ可読命令、データ構造、プログラムモジュール、またはその他のデータなどの情報を記憶するための何ら

かの方法または技術でインプリメントされる揮発性および不揮発性、取外し可能および取外し不能媒体を含む。コンピュータ記憶媒体としては、RAM、ROM、EEPROM、フラッシュメモリもしくはその他のメモリ技術、CD-ROM、デジタルバーサタイルディスク(DVD)、またはその他の光学式記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置もしくはその他の磁気記憶デバイス、または所望の情報を記憶するために使用することができ、コンピュータがアクセス可能なその他の何らかの媒体が挙げられるが、これらだけに限らない。開示された方法のインプリメンテーションは、ある形式のコンピュータ可読媒体上に記憶されるか、またはこうしたコンピュータ可読媒体を通して送信される。

[0021]

開示された方法の処理は、ソフトウェア構成要素によって実施することができる。開示された方法は、1つまたは複数のコンピュータまたはその他のデバイスによって実行されるコンピュータ実行可能命令、たとえばプログラムモジュールに一般的に関連して説明する。一般に、プログラムモジュールは、特定のタスクを実行するか、または特定の抽象データタイプをインプリメントするコンピュータコード、ルーチン、プログラム、オブジェクト、コンピュータデータ構造などを含む。開示された方法は、グリッドベースおよび分散計算環境で実施しても良い。分散計算環境では、プログラムモジュールは、メモリ記憶デバイスを含むローカルおよびリモートコンピュータ記憶媒体の両方に配置される。

[0022]

図示され、本明細書に記載されている例示的なシステムの態様は、ハードウェア、ソフトウェア、およびこれらの組合せの様々な形式でインプリメントすることが可能である。ハードウェアのインプリメンテーションは、当該技術分野で周知されている以下の技術の何れか、またはこれらの組合せを含むことができる:分散電子回路構成要素、データ信号上で論理関数をインプリメントする t まえの論理ゲートを有する分散論理回路、適切なイートを有する、アプリケーション特有の集積回路、プログラム可能なゲートアレイ(EPGA)など。ソフトウェアは(PGA)、フィールドプログラマブルゲートアレイ(EPGA)など。ソフトウェアはは治理関数をインプリメントするために実行可能な命令の順序付きリストを含み、命令実力システム、装置またはデバイス、たとえばコンピュータベースのシステム、プロセッサを含むシステム、または命令実行システム、装置、またはデバイスから命令をフェッチするか、または命令を実行することが可能なその他のシステムによって使用されるか、または元れらに関連して使用される何らかのコンピュータ可読媒体内に埋め込むことができる。

[0023]

例示的なシステムの態様は、コンピュータ化システムにインプリメントすることができる。たとえば計算ユニット101を含む例示的なシステムの態様は、多数のその他の一般的な用途または特殊な用途の計算システム環境または構成で動作可能である。このシステムおよび方法と共に使用するのに適する周知の計算システム、環境、および/または構成の例としては、パーソナルコンピュータ、サーバーコンピュータ、ラップトップデバイス、およびマルチプロセッサシステムが挙げられるが、これらだけに限らない。追加の実施例としては、セットトップボックス、プログラム可能な家庭用電化製品、ネットワークPC、ミニコンピュータ、メインフレームコンピュータ、上記システムまたはデバイスなどの何れかを含む分散計算環境が挙げられる。

[0024]

例示的なシステムの態様は、コンピュータによって実行されるプログラムモジュールなど、コンピュータ命令に一般的に関連して説明することができる。一般に、プログラムモジュールは、特定のタスクを実行するか、または特定の抽象データタイプをインプリメントするルーチン、プログラム、オブジェクト構成要素、データ構造などを含む。システムおよび方法は、タスクが、通信ネットワークを通してリンクされるリモート処理デバイスによって実行される分散計算環境でも実施される。分散計算環境では、プログラムモジュールは、メモリ記憶デバイスを含むローカルおよびリモートコンピュータ記憶媒体の両方に配置される。

10

20

30

[0025]

多くの可能なアプリケーションの中では、上記の実施態様は、小動物の長手方向イメージング調査における解剖学的構造、および血流力学的機能のインビボでの可視化、評価、および測定を可能にする。このシステムは、非常に高度の分解能、画像の均一性、被写界深度、調節可能な送信焦点深度、複数の用途のための複数の送信焦点領域を有する画像を提供することができる。たとえば、超音波画像は、被検体またはその解剖学的部分、たとえば心臓または心臓弁の画像で良い。画像は血液でも良く、腫瘍の血管新生の評価を含む用途に使用することができる。このシステムは、針注射を案内するために使用可能である

[0026]

上記の実施態様は、ヒトの臨床、医療、製造(たとえば、超音波検査など)、または 1 5 M H z 以上の送信周波数で画像を生成することが望ましいその他の用途にも使用可能である。

[0027]

上記のシステムによる実施態様は、本明細書で詳細に説明されている以下の1つまたは複数を備えることができる:1つまたは複数の信号および画像処理機能から成る処理システムに動作可能に接続することができるアレイ振動子;デジタル送信および受信ビーム成形器サブシステム;アナログフロントエンド電子回路;デジタルビーム成形器コントローラサブシステム;高電圧サブシステム;コンピュータモジュール;電源モジュール;ユーザインターフェース;ビーム成形器を作動させるためのソフトウェア;走査変換器、および本明細書に記載するその他のシステム特徴。

[0028]

システムに使用されるアレイド振動子は、走査ヘッド内に組み込むことができ、走査ヘッドは、一実施態様ではイメージング時に固定具に取付けられ、その結果、操作者が、通常「フリーハンド」イメージングから生じる振動および動揺がない状態で画像を取得することを可能にする。小動物の被検体は、麻酔設備、および走査ヘッドを被検体に対して自在に配置する手段にアクセスする加熱プラットフォーム上に配置しても良い。走査ヘッドは、イメージング時に固定具に取り付けることができる。固定具は、様々な特徴、たとえば3次元における運動の自由、回転の自由、迅速な解放機構などを有することができる。固定具は、「レールシステム」装置の一部で良く、加熱マウスプラットフォームと一体化することができる。

[0029]

システムは、小動物のイメージングに使用されるプラットフォームおよび装置であって、操作が容易なプローブ保持装置を有する「レールガイド」タイプのプラットフォームを含むプラットフォームおよび装置に使用することができる。たとえば、上記のシステムは、マルチレールイメージングシステム、米国特許出願第10/683,168号「Integrated Multi‐Rail Imaging System」、米国特許出願第10/053,748号「Integrated Multi‐Rail Imaging System」、米国特許出願第10/683,870号で、2005年2月8日に発行された現在の米国特許第6,851,392号「Small Animal Mount Assembly」、および米国特許出願第11/053,653号「Small Animal Mount Assembly」に記載されている小動物実装組立体と共に使用することができ、これらは各々、引用することにより全体として本明細書に援用する。

[0030]

小動物はイメージング時に麻酔されて、心拍数および体温などの重要な生理学的パラメータを監視することができる。したがって、システムの実施態様は、処理および表示用のECGおよび温度信号を取得するための手段を備える。システムの一実施態様は、ECG、呼吸作用、または血圧波形などの生理学的波形を表示することもできる。

[0031]

10

20

30

20

30

40

50

概要

本明細書では、複数の素子を有する超音波振動子から受信超音波信号を取得するように構成された信号処理ユニットを含む超音波信号取得システムの実施態様を提供する。シュテムは、少なくとも毎秒20フレーム(fps)のフレームレートで、少なくとも55 M H z)の周波数を有する超音波信号を受信するように構成される。その他の実施態様とといって、の間波数を有する超音波信号を受信するように構成される。その他の実施態様とといっては、の間に表している。とのでは、50、100、または200(fps)の取得レートで取得することができる。その他の実施例では、受信超音波信号は、約100fps~200fpsの範囲内のフレームレートで取得することができる。いくつかの例示的な態様では、振動子の長さは視野に等しい。視野は、心臓学用の小動物の心臓がのに十分な広さにするに、振動子の長さは視野に等したの臓学用の小動物の心臓がにまるにするにできる。一実施態様では、振動子の双方向帯域幅は、約50%~100%で良い。促動子が超音波の送信機、および受信器の両方として使用される時に生じる振動子の帯域幅を意味し、の送信機、および受信器の両方として使用される時に生じる振動子の帯域幅は、二乗単方向スペクトルの帯域幅である。

[0032]

処理ユニットは、取得超音波信号から超音波画像を生成する。取得した信号は、取得レートより遅い表示レートで超音波画像を生成するように処理される。任意に、生成超音波画像は、100fps以下の表示レートを有することが可能である。たとえば、生成超音波画像は、30fps以下の表示レートを有する。視野は、約2.0mm の範囲を有することができる。比較的小さい視野を使用する場合、処理ユニットは、少なくとも毎秒300pp つフレーム数(ps の取得レートで受信超音波信号を得することができる。その他の実施例では、取得レートは、毎秒ps の、ps 00 またはそれ以上のフレーム数(ps 70 で良い。

[0033]

 $30\,\text{MHz}$ の中心周波数の振動子が使用される一実施態様では、開示されたシステムを使用して生成された画像は、約150S クロン(μ m)以下の方位分解能、および約75S クロン(μ m)以下の距離分解能を有する。たとえば、画像は、約30S クロン(μ m)の距離分解能を有することができる。さらに、本発明による実施態様は、約 $1.0\,\text{mm}$ ~約 $30.0\,\text{mm}$ の深さで集束する超音波を送信する。たとえば、送信された超音波は、約 $3.0\,\text{mm}$ ~約 $10.0\,\text{mm}$ の深さで集束することが可能である。他の実施例では、送信された超音波は、約 $2.0\,\text{mm}$ ~約 $12.0\,\text{mm}$ ~約 $1.0\,\text{mm}$ ~約 $1.0\,\text{mm}$ ~的 $1.0\,\text{mm}$

[0034]

振動子

様々な実施態様では、振動子としては、線形アレイ振動子、位相アレイ振動子、二次元(2-D)アレイ振動子、または曲線アレイ振動子が挙げられるが、これらだけに限らない。線形アレイは、一般に平坦であり、つまりすべての素子は、同じ(平坦な)平面に存在する。曲線線形アレイは、一般に、素子が曲線状平面内に存在するように構成される。本明細書に記載されている振動子は、「固定」振動子である。「固定」という用語は、振動子アレイが、所望の動作パラメータを達成するか、または超音波データのフレームを取得するために、超音波の送信または受信時に、方位角方向の運動を利用しないことを意味のように、「固定」という用語は、振動子が、動作時に走査ヘッド、プローブ、またはこれらの部分に対して、方位角方向または左右方向に移動しないことも意味する。上記のように固定されている上記の振動子は、全体的に、「アレイ」、「振動子」、「超音波振動子」、「超音波下レイ」、「アレイ振動子」、「超音波振動子」、もしくはこれらの組合せとして記載されるか、または当業者が超音波振動子を意味すると認識す

20

30

40

50

ると思われるその他の用語で記載される。本明細書に記載される振動子は、超音波フレーム間で移動することが可能性であり、たとえば、超音波データのフレームを取得した後の走査平面間で移動することが可能だが、このような移動は、振動子の動作に必須ではない。しかし、当業者が理解するとおり、本発明のシステムの振動子は、イメージングされたオブジェクトに対して移動することが可能だが、動作パラメータに関しては固定された状態を維持する。たとえば、振動子は、動作時に被検体に対して移動し、走査平面の位置を変更するか、または被検体もしくはその下にある生体構造の異なる視界を取得することが可能である。

[0035]

アレイド振動子は、多数の素子から構成される。一実施態様では、本発明の1つまたは複数の態様を実施するために使用される振動子は、少なくとも64個の素子を含む。一態様では、振動子は256個の素子を含む。振動子の素子は、振動子の中心送信周波数の波長の約2分の1の波長から約2倍の波長に相当する距離だけ離すことができる(本明細書では、「素子と呼ぶ)。一態様では、振動子の素子は、振動子の中心送信周波数のは、15MHzに等しいか、または15MHzより大きい。たとえば、中心送信周波数は、約15MHzに等しいか、または15MHzより大きい。たとえば、中心送信周波数は、約15MHzに等しいか、または15MHzより大きい。たとえば、中心送信周波数は、約15MHzに多のMHz、30MHz、30MHz、50MHz、55MHz、550MHz、15MHzの範囲内の心周波数で、超音波を被検体内に送信する。本発明による一実施態様では、振動子の心周波数では、超音波振動子は、振動子は、振動子の送信中心周波数にも15MHzの中心動作周波数を有し、振動子は、振動子の送信中心周波数における音の波長の1.5倍以下に等しい素子ピッチを有することも可能である。

[0036]

非制限的な実施例では、上記のシステムと共に使用される1つの振動子としては、特に、2005年4月20日に提出された米国特許出願第11/109,986号「Arrayed Ultrasonic Transducer」で、2005年12月8日に米国特許出願公報2005/0272183 A1として公告された振動子が挙げられ、この特許出願は、引用することにより全体として本明細書に援用され、本明細書の一部を構成する。この振動子は、可変パルシングおよび遅延機構を使用して電子的にステアリング可能な圧電素子のアレイも含む。本発明の様々な実施態様による処理システムは、1つまたは複数の振動子または走査ヘッドのインターフェースとして、複数の振動子ポートを含む。上記のとおり、走査ヘッドは、手で持つか、またはレールシステムに取り付けることができ、走査ヘッドのケーブルは可撓性で良い。

[0037]

システムが振動子を含むか、または別に取得した振動子と共に使用するように構成されるかどうかに関わらず、振動子の各々の素子は、処理ユニットの受信チャネルに動作可能に接続することができる。任意に、振動子の素子の数は、受信チャネルの数より多い。たとえば、振動子は、少なくとも32の受信チャネルに動作可能に接続される少なくとも64の素子を含む。一態様では、256の素子は、64の受信チャネルに動作可能に接続される。別の態様では、256の素子は、128の受信チャネルに動作可能に接続される。さらに別の態様では、256の素子は、256の受信チャネルに動作可能に接続される。各々の素子も、送信チャネルに動作可能に接続することができる。

[0038]

サンプリング

このシステムは、各々の受信チャネルに1つまたは複数の信号サンプラをさらに含むことができる。信号サンプラは、アナログデジタル変換器(ADC)で良い。信号サンプラは、受信信号を直接サンプリングするための直接サンプリング技術を使用することができる。任意に、信号サンプラは、帯域幅サンプリングを使用して、受信信号をサンプリングをすることができる。別の態様では、信号サンプラは、直交サンプリングを使用して、受信

20

30

40

50

信号をサンプリングすることができる。任意に、直交サンプリングでは、信号サンプラは、位相が90°変位したサンプリングクロックを含む。また、直交サンプリングでは、サンプリングクロックは受信期間も有し、受信クロック周波数は、受信超音波信号の中心周波数にほぼ等しくて良いが、送信周波数とは異なる。たとえば、多くの状況では、受信信号の中心周波数は、イメージングされる組織内の周波数依存減衰により、送信信号の中心周波数より低く変位した。こうした状況では、受信サンプルクロック周波数は、送信周波数より低くて良い。

[0039]

取得信号は、補間フィルタリング法を使用して処理することができる。補間フィルタリング法を使用すると、遅延分解能を使用することができ、遅延分解能は受信クロック期間より低い可能性である。例示的な態様では、遅延分解能は、たとえば、受信クロック期間の1/16が可能である。

[0040]

処理ユニットは、受信ビーム成形器を備えることができる。受信ビーム成形器は、少なくとも1つのフィールドプログラマブルゲートアレイ(FPGA)デバイスを使用してインプリメントすることができる。処理ユニットは、送信ビーム成形器を備えることもできる。送信ビーム成形器は、少なくとも1つのFPGAデバイスを使用してインプリメントすることも可能である。

[0041]

一態様では、512本の超音波ラインが生成され、被検体内に送信され、生成された超音波画像の各々のフレームごとに、被検体から受信される。さらに他の態様では、256本の超音波ラインを生成することも可能であり、被検体内に送信され、生成された超音波画像の各々のフレームごとに、被検体から受信される。別の態様では、少なくとも2本の超音波ラインを生成することが可能であり、被検体内に送信され、生成された超音波画像の各々のフレームごとに、アレイの各々の素子において被検体から受信される。任意に1本の超音波ラインが生成され、被検体内に送信され、生成された超音波画像の各々のフレームごとに、アレイの各々の素子において被検体から受信される。

[0042]

本明細書に記載の超音波システムは、複数のイメージングモードで使用することができ る。たとえば、システムは、Bモード、Mモード、パルス波(PW)ドップラーモード、 パワードップラーモード、カラーフロードップラーモード、 R F - モード、および 3 - D モードで画像を生成するために使用することができる。システムは、方向速度カラーフロ ー、パワードップラーイメージング、組織ドップラーイメージングを含むカラーフローイ メージングモードで使用することができる。システムは、高パルス繰返し周波数(PRF)を有するステアリングされた PWドップラーを使用することも可能である。システムは 、心臓学、またはこうした技術が望ましいその他の用途のために、同時Bモードと共にM モードで使用することも可能である。システムは、任意に二重および三重モードに使用す ることができ、この場合、Mモード、およびPWドップラー、および/またはカラーフロ ーモードが、リアルタイムでBモードと同時に実行される。Bモードまたはカラーフロー モード情報が三次元領域上で取得され、 3 - D表面レンダリングディスプレーに表示され る3-Dモードも、使用することが可能である。ラインベースの画像構成または「KEV 」モードは、心臓学か、または画像情報がいくつかの心周期で取得されて結合され、非常 に高度のフレームレートディスプレーを提供するその他の用途に使用することができる。 ラインベースの画像再現法は、米国特許出願第10/736,232号で、2006年5 月30日に発行された現在の米国特許第7,052,460号「System for Producing an Ultrasound Image Using Line Based Image Reconstruction」に記載されており、この特 許は、引用することにより全体として本明細書に包含し、本明細書の一部を構成する。こ うしたラインベースのイメージング法は、高フレーム取得レートが望ましい場合、たとえ

ば急速に鼓動するマウスの心臓をイメージングする場合に画像を形成するために組み込む

ことができる。 R F 取得モードでは、生 R F データを取得して表示し、オフライン分析に使用することができる。

[0043]

一実施態様では、振動子は、少なくとも500ヘルツ(Hz)のパルス繰返し周波数(PRF)で送信することができる。システムは、カラーフロードップラー超音波画像を受信超音波から生成する処理ユニットをさらに備えることができる。任意に、PRFは約100Hz~約150KHzである。MモードまたはRFモードでは、PRFは、約100Hz~約10KHzである。ドップラーモードの場合、PRFは、約500Hz~約150KHzで良い。MモードおよびRFモードの場合、PRFは、約50Hz~約10KHzで良い。

[0044]

例示的なアレイド振動子

次に、図2A~15Bを参照すると、本発明の一実施態様による回路基板は、例示的な振動子を収納するように構成され、少なくとも1つの従来のコネクタに接続するようにさらに構成される。本明細書に記載するとおり、要求された信号の送信および/または供給用のケーブルと相補的に接続するように構成することができる。図を参照すると、回路基板の微細な詳細により、別様に指示されていない限り、図面は、相補的な回路基板および関連するマルチ素子アレイを単に表している。図5A~5Cは、75ミクロンピッチを有する256個の素子アレイ用の例示的な回路基板の様々な図を示す。

[0045]

次に、特に図2A~4Bを参照すると、例示的な回路基板と共に使用される例示的な振動子が示されている。図2A~4Bでは、例示的なPZTスタックの略図の例示的な上部、下部、および断面図が示されている。図2Aは、PZTスタックの上面図を示し、PZTスタックの上部および下部部分から延在する接地電気層の部分を表す。一態様では、接地電気層は、PZTスタックの全幅に延在する。図2Bは、PZTスタックの下面図を示す。この態様では、PZTスタックの長手方向に延在する縁部に沿って、PZTスタックは、個々の信号電極素子間の誘電体層の露出部分を形成する。別の態様では、信号素子は、PZTスタックの全幅に延在する。図面で分かるとおり、PZTスタックの下にある「中心部分」には、個別化信号電極素子を示すラインが示されていない。図面でさらに分かるとおり、PZTスタックの素子ごとに1つの信号電極があり、たとえば256個の素子アレイには、256個の信号電極がある。

[0046]

図3 A は、図2 A ~ CのPZTスタックと共に使用されるインターポーザの上面平面図であり、インターポーザの中心開口部に隣接して外側に延在する電気トレースを含む。インターポーザは、このインターポーザの上部および下部部分に位置する接地電気トレースをさらに含む。

[0047]

インターポーザは、このインターポーザの中心開口部の周囲のインターポーザ上面の一部に配置された誘電体層をさらに含む。この態様では、さらに図3Bを参照すると、誘電体層は、千鳥状のウェルの2つのアレイを画定し、1つのアレイは、中心開口部の各々の側にあり、インターポーザの長手方向軸に平行な軸に沿って延在する。各々のウェルは、インターポーザの電気トレースと連通する。はんだペーストは、誘電体層内の各々のウェルを充填するために使用することができ、PZTスタックが誘電体層上に実装されて、熱が加えられた時に、はんだが融解して、インターポーザ上の個々の素子信号電極と個々のトランス間に所望の電気的に導通を形成する。

[0048]

図4Aは、図3Aのインターポーザの誘電体層上に実装された図2AのPZTスタックの上面平面図である。本発明を分かりやすくするために、図4Bは、誘電体層上に実装された図2AのPZTスタック、および図3Aのインターポーザの上面平面図を示し、PZTスタックは、透明画として示されている。これは、PZTスタックと、下にある誘電体

10

20

30

40

層 / インターポーザとの実装関係を示し、これらの間に実装されたはんだペーストは、インターポーザ上の個々の素子信号電極と電気トレースとの間に電気接続を形成する。

[0049]

次に、図5Aを参照すると、本発明の振動子が実装される例示的な回路基板の略上面平面図が示されている。一態様では、回路基板の少なくとも一部分は可撓性で良い。一実施態様では、回路基板は、下部銅接地層の上面に実装された下部銅接地層およびKapton(商標)層を含む。一態様では、回路基板は、下にある複数の実質的に剛性の支持構造を含むこともできる。この態様では、回路基板の中心開口部を囲む中心部分は、下部銅接地層の下面に実装された剛性の支持構造を有することができる。さらに他の態様では、コネクタを取り付けることが可能な回路基板の部分も、下部銅接地層の下面に実装された剛性支持構造を有することができる。

[0050]

回路基板は、Kapton(商標)層の上面に形成された複数の基板電気トレースをさらに含み、各々の基板電気トレースは、振動子の電気トレース、およびコネクタ、たとえば信号通信が行われるケーブルに結合するように構成された遠位端に結合するように構成される。一態様では、各々の電気トレースを形成する回路の長さは、実質的に一定のインピーダンスを有する。

[0051]

回路基板は、複数のバイアも含み、これらのバイアは、Kapton(商標)層を貫通し、下にある接地層と連通して、信号リターンパス、または信号接地パスを形成することができる。さらに、回路基板は、複数の接地ピンも含む。各々の接地ピンは、回路基板の接地層に結合される近位端と(Kapton層内のバイアの1つを貫通する)、コネクタに結合するように構成された遠位端とを有する。

[0052]

図5 B は、7 5 ミクロンピッチを有する例示的な 2 5 6 素子アレイを実装するための例示的な回路基板の上面平面図であり、図5 C は、回路基板の下にある接地層と連通する図5 B の回路基板のバイアの上面平面図である。図 5 B は、コネクタのピンを収納するサイズおよび形状のボアを回路基板に画定し、コネクタが回路基板の部分に実装されると、個々の電気トレースおよび接地ピンとコネクタとの正確な位置合わせが行われる。

[0053]

図6は、例示的な回路基板の一部分の部分拡大上面平面図を示し、領域Aには、インターポーザ上の電気トレースにワイヤボンドされ、その結果、回路基板の接地パッドにワイヤボンドされる振動子の接地電極層が示されている。回路基板の接地パッドは、Kapton(商標)層内のバイアを通して、下にある下部銅接地層と連通する。図示のとおり、領域Bでは、振動子の個々の電気トレースが、回路基板の個々の基板電気トレースにワイヤボンドされている。次に、図8Aを参照すると、一態様では、回路基板の中心開口部は、振動子の裏材料の下にある。図7Aは、回路基板の一部分に実装された例示的な振動子の領域Bの拡大部分図である。

[0054]

次に、図11A~11Bを参照すると、回路基板の実質的に剛性の中心部分に対する、インターポーザを含まない振動子の実装が示されている。この実施態様では、殆どのワイヤボンドをなくすことが可能である。この態様では、PZTスタックは、たとえば、一連の金ボールバンプにより回路基板に直接表面実装される。金ボールバンプ手段は、従来の表面実装技術であり、上記の表面実装技術と一致する別のタイプの表面実装技術を示す。この実施例では、回路基板の剛化された中心部分は、インターポーザと同じ機能性を提供することができる。PZTスタックの接地電極から回路基板の接地までのワイヤボンド、またはその他の電気接続部は、組み立てられたデバイスの信号リターンに匹敵させる必要がある。図11Aは、回路基板の接地パッドにワイヤボンドされた振動子(インターポーザを含まない)の接地電極層を示す。

[0055]

50

20

10

30

20

30

40

50

一態様では、器ボールバンプは、回路基板上に直接適用される。各々のボールバンプは、回路基板の1つの電気トレースと連通させて配置される。PZTスタックが適用されると、PZTスタックは回路基板の電気トレースと整列し、ボールバンプを介して電気的な導通が行われる。PZTスタックは、たとえば、a)UV硬化性の欠肉を使用する;b)ACFテープを使用する;c)純粋なインジウムはんだをPZTまたは回路基板の電極上に電気めっきし、インジウムをリフローさせて、PZT上の信号電極と、回路基板上の気ボールバンプとの間などにはんだ接合部を形成することにより回路基板に固定されるが、これらに制限する意図はない。

[0056]

アレイド振動子は、図2A~11に示す可撓性回路を使用して、システムの処理ユニッ トに動作可能に接続することができる。次に、図12~15を参照すると、フレックス回 路は、BTHコネクタと動作可能に接続することができる。BTHコネクタは共通であり 、様々なサイズのコネクタがある。BTHコネクタは、BSHコネクタと嵌合する多数の ピンを備える。ピンの数は、フレックスの対応するトレースのアレイ素子の数より少なく とも1つ多くすることができる。たとえば、ピンの数は、フレックスの対応するトレース のアレイ素子の数の2倍に等しくて良い。したがって、一実施例では、2×180=36 0のピンを、256個素子アレイの可撓性回路上の256個のトレースに使用することが できる。別の実施例では、256個のピンは、例示的な256素子アレイに使用すること ができる。BSHコネクタは、BTH内に接続可能に着座させることができる。BSHコ ネクタは、複数の同軸ケーブルで終端するプリント回路基板などのインターフェースと動 作可能に接続される。複数の同軸ケーブルから形成される比較的大きい共通ケーブルは、 ZIF端部で終端させて、ZIFレセプタクルまたはインターフェース部位において、超 音波システムの処理ユニットとインターフェースさせることができる。使用可能な例示的 な ZIFコネクタは、ニューヨーク州、ホワイトプレインズのITT Corporat ionから市販されている360ピンDLM6 ITT Cannon ZIF(商標) コネクタである。しかし、当業者には明らかなとおり、別のZIF(商標)コネクタを処 理ユニットとインターフェースするために使用することができ、こうしたコネクタは、お およそ360個のピンを有することが可能である。

[0057]

接続は、ケーブル、またはケーブルの束から構成することができる。ケーブルは、アレイの各々の素子を1対1の関係で処理ユニットに接続することができ、つまり、各々の素子は、それ自体の信号および接地リードを使って、処理ユニット内の指定の接続点に電気的に接続することができ、その結果、複数の個々の素子接続部が一緒に束ねられて、全体のケーブルを形成する。任意に、各々の個々の電気接続部は束から取り外すことができ、物理的に1つのケーブルまたはケーブル組立体を形成するわけではない。

[0058]

適切なケーブルは、同軸ケーブル、捩られた対、および銅合金配線で良い。その他の接続手段は、非物理的な接続方法、たとえばRFリンク、赤外線リンク、および適切な送信および受信構成要素が含まれる類似の技術を介して行われる。

[0059]

個々の素子の接続は、処理ユニットに対する接続アレイ素子に一般に使用される他言うの同軸ケーブルを含むことができる。これらの同軸ケーブルは、低損失タイプで良い。同軸ケーブルは、中心導体、および中心導体から絶縁され、外側絶縁層内に入れられたあるタイプの外側シールディングを一般に含む。これらの同軸ケーブルは、アレイに使用するのに適する公称インピーダンスを有することができる。一例の公称インピーダンスは、50以上、たとえば50、52、73、75、または80で良い。

[0060]

本明細書に記載されている1つまたは複数の超音波イメージングシステムと共に使用される例示的な医療用ケーブルは、40AWGの少なくとも256本の同軸ケーブルで、公称インピーダンスが約75 、同軸ケーブルの長さが約2.0mの同軸ケーブルを含む。

長さは、2.0m未満か、または2.0mを超えて良い。医療用ケーブルのジャケットの長さは、ケーブルの長さに適合し、電気シールディング用の追加の金属シースを含むことができ、PVCまたはその他の可撓性材料から製造することができる。

[0061]

本明細書に記載されているものを含むアレイ振動子を処理ユニットに接続するケーブルおよび接続部は、Precision Interconnect-TYCO Electronics(デラウェア州、ウィルミントンのTyco Electronics Corporation)などの会社が製造することができる。

[0062]

例示的なケーブルは、近位端に、フレックス / 歪緩和、同軸ケーブルと Z I F (商標) ピンとをインターフェースする12 P C B、360ピン I T T C a n n o n Z I F (商標) コネクタ、および作動ハンドル(D L M 6 - 360タイプ)、並びにコネクタ周囲の遮蔽ケーシングをさらに含む。例示的なケーブルは、遠位端に、2つの P C B で終端し、同軸ケーブルとフレックス回路基板とをインターフェースするフレックス / 歪緩和ケーブルであって、各々の P C B が、1 B S H - 090-01-L-D-A S a m t e c コネクタ(インディアナ州、ニューオールバニーの S a m t e c 、 I n c .)を有し、各々の P C B が、75 の独特なインピーダンストレースを有し、ケーブルが千鳥状配置の P C B の両側から終端するケーブルを含むことができる。

[0063]

ケーブルは、大きいケーブルを含む複数の同軸ケーブルを固定および接続する「フレックス回路」法を使用することができる。例示的な実施態様では、アレイは、256個の素子を有する。アレイは、フレックス回路の中心領域に実装される。フレックス回路は、奇数の番号が付いた素子1、3、5、7...255が、J1というラベルが付いたBTH - 090コネクタを有するフレックスの左端部上で終端し、偶数番号が付いた素子2、4、6、8...256が、J3というラベルが付いたBTH - 090コネクタを有するフレックスの右端部で終端する両端を有する。両端では、これらの素子は、GND(信号リターン)ピンが、コネクタ全体に繰り返しパターンで均一に分散している個々のコネクタの上および下の列に沿って順に終端する。

[0064]

この繰返しパターンは、以下のとおり、フレックスの外側縁部からフレックスの中心領域に向かって画定される:

- 2つの信号ピン、GND
- 3つの信号ピン、GND
- 2つの信号ピン、GND
- 3 つの信号ピン . . .

. . . . G N D

- 3つの信号ピン、GND
- 2つの信号ピン、GND
- 2つの信号ピン、GND。

[0065]

折り畳まれたフレックス回路であって、アレイが、フレックスの中心アレイに実装されているフレックス回路の側面図を示す略図は、図12Aに示され、フレックス回路上のコネクタの関連するピン配列テーブルは、図12Bに示されている。

[0066]

フレックス回路は、上記の例示的なケーブルに接続することができる。フレックス回路は、Precision Interconnect・Tyco Electronicsの医療用ケーブル組立体に接続することができる。フレックスからZIF(商標)コネクタまでの、たとえば電気接続は、2つの走査ヘッドPCBと、これに続く同軸ケーブルの束、および各々が、ZIF(商標)ピン内に挿入された2×15コネクタを有する12本の短いPCBによって行うことができる。

10

20

30

40

[0067]

[0068]

図13は、2つの走査ヘッドPCBの構造を示す。図14は、PCBをどのようにフレックス回路に接続することができるかを示し、同軸ケーブルのリボンをPCBにはんだ付けすることを可能にする千鳥状態を示す。2つの走査ヘッドPCBがある。左の基板は、フレックス上のJ1コネクタに接続することができ、右の基板は、J3コネクタに接続することができる。各々の走査ヘッドPCBは、1つのBSH-090コネクタを有することができる。各々の走査ヘッドのトレースのピン配列は、J1およびJ3コネクタのピン配列に一致適合させることができる。

[0069]

ZIFコネクタ

例示的な医療用ケーブルは、図15Aに部分的に示すように、処理ユニットに接続するケーブルの端部である近位端にZIFコネクタを備える。当業者は、ケーブル組立体のいくつかの構造が可能であることを理解するであろう。図15Bは、例示的なZIFコネクタに使用可能なピン配列を示す。Gというラベルを付けられたピンは、信号リターンピンである。N/Cというラベルを付けられたピンは同軸ケーブルで終端せず、これらのピンは、シャーシ接地を保護するか、または特定されていないその他の機能として使用するために留保される。N/Cピンは、単にZIF筐体を取り外し、ZIFに接続される12個のPCBの何れかの未使用のトレースのはんだを除去することによって接近することができる。

[0070]

ZIFコネクタに接続するために使用される12個の個々のPCBは、基板の一方または両方の側に接続される同軸ケーブルを有する。PCBの一方の縁部は、ZIFコネクタ(Saintec SSWまたは等価なもの)内に挿入するのに適するコネクタを有することができ、各々のPCBは、正しい同軸ケーブルを正しいZIFピンに接続するために必要な適切なトレースおよびバイアを有するべきである。

[0071]

各々の P C B は、 S a m t e c S S W または等価なもの、 2 列の 1 5 個のピンを有するコネクタを有することができるが、同軸ケーブルの数は、図 1 5 B に示すように 1 2 個の P C B によって異なる。 2×1 5 コネクタ上のピンの一般的な配置は普遍的であり、表 1 に示されている。

[0072]

12個のPCBの1つは、図15Bに示すとおり、EEPROMを含むトレースのレイアウトに備えを必要とする。12個のPCBの2つは、アレイ組立体内部に含まれる特定のアレイ構造を特定するPROBE ID番号を提供するために、必要に応じてピンのいくつかを終端させることが必要である。

[0073]

様々な接続方法を使用することができ、様々なスタイルのコネクタが挙げられる。これらの様々な接続方法では、インピーダンスは、30MHzの中心周波数において75 で良い。

[0074]

10

20

30

【表1】

表1 ITTコネクタに差し 込まれるZIF PCBのコネクタ 端部における 接続部のレイア ウト

一般的なパターン

超音波システム

本発明による超音波システム1600の例示的な実施態様を図16に示す。図16は、例示的な超音波イメージングシステム1600を示すブロック図である。様々な図面に示されているブロックは、システム1600の一実施態様内で行われるプロセスの機能表現で良い。しかし、実際上、機能は、システム1600内のいくつかの位置またはモジュール全体で行われる。

[0075]

例示的なシステム1600は、アレイ振動子1601、ケーブル1619、および処理ユニット1620を備える。ケーブル1619は、処理ユニット1620およびアレイ振動子1601を接続する。処理ユニットは、ソフトウェアおよびハードウェア構成要素を含む。処理ユニットは、マルチプレクサ(MUX)/フロントエンド電子回路1602、受信ビーム成形器1603、ビーム成形器制御装置1604、送信ビーム成形器1605、システム制御装置1606、ユーザインターフェース1607、走査変換器1608、映像処理ディスプレーユニット1609、および1つまたは複数のMモード処理モジュール(図示しない)を含む処理モジュール、PWドップラー処理モジュール1611、Bモード処理モジュール1612、カラーフロー処理モジュール1613、3・Dモード処理モジュール1615を含むことができる。例示的なシステムの中心周波数範囲は、約15~55MHz以上で良い。帯域幅の外側縁部から測定した場合、例示的なシステムの周波数範囲は、約10~80MHz以上で良い。

[0076]

アレイ振動子1601は、MUX/フロントエンド電子回路(MUX/FEE)160 2 において、処理ユニット1620とインターフェースする。MUX/FEE1602の MUX部分は、複数の電気パスをより少数の電気パスに電子的に切り換えるか、または接 続することが可能なマルチプレクサである。アレイ振動子1601は、電気エネルギーを 超音波エネルギーに、およびこの逆に変換し、MUX/FEE1602に電気的に接続される。

[0077]

MUX/FEE1602は、アレイの素子の一定のサブセット、つまりアクティブアパーチャの素子に接続される送信波形を生成する電子回路を含む。素子のサブセットは、アレイ振動子1601のアクティブアパーチャと呼ばれる。MUX/FEE1602の電子回路は、アレイのアクティブアパーチャを受信チャネルの電子回路にも接続する。作動時、アクティブアパーチャは、アレイ振動子1601の周囲で、本明細書に記載された構成要素によって決定される方法で移動する。

[0078]

MUX/FEE1602は、アクティブアパーチャの素子を例示的なシステムの送信お

10

20

30

40

20

30

40

50

よび受信チャネルに切換え可能に接続する。本発明の256素子アレイ振動子の例示的な実施態様では、最大64個のアクティブアパーチャに切換え可能に接続可能な64個の送信チャネルおよび64個の受信チャネルがある。最大64個のアクティブアパーチャは連続している。本発明の特定の実施態様では、別個の送信MUXおよび別個の受信MUXがある。本発明のその他の実施態様は、送信チャネルおよび受信チャネルの両方でMUXを共有する。

[0079]

例示的な超音波システム1600の送信サイクル時、MUX/FEE1602のフロントエンド電子回路部分は、アレイ振動子1601のアクティブアパーチャの素子に高電圧信号を供給する。一態様では、受信チャネルおよび送信チャネルは、アレイ振動子1601の素子に共通の接続点を有するため、フロントエンド電子回路は、受信チャネルの保護回路も提供し、受信チャネルを高電圧送信信号から保護することができる。保護は、受信チャネル内に漏れるか、または通過する可能性がある送信信号の量を、受信電子回路に損傷を生じない安全レベルに制限する絶縁回路構成の形式で良い。MUX/FEE1602の特徴としては、送信側における迅速な立上がり時間、および送信および受信チャネル上における高帯域幅が挙げられる。

[0800]

MUX/FEE1602は、信号を送信ビーム成形器1605からアレイ振動子1601に通過させる。例示的な実施態様では、送信ビーム成形器1605は、別個の波形を生成し、アクティブアパーチャの各々の素子に供給する。例示的な実施態様では、アクティブアパーチャの各々の素子の波形は同じである。別の態様では、アクティブアパーチャの各々の素子の波形は、すべて同じというわけではなく、実施態様によっては、異なる中心周波数を有する。

[0081]

例示的な一実施態様では、各々の別個の送信波形は、それぞれに関連する遅延を有する。各々の素子の波形の遅延の分布は、遅延プロファイルと呼ばれる。遅延プロファイルは、送信音響ビームを所望の焦点に所望どおりに集束させるように計算される。特定のアクイルをでは、送信音響ビーム軸は、アレイ1601の平面に垂直であり、ビーム軸は、アレイ1601と交差する。遅延プロファイルも、ビームがアレイ1601の平面に垂直ではないように、ビームをステアリングすることができる。本発明の例示的な態様では、1/16の遅延分解能を使用することができる。あるいは、言い換えれば、送信中心周波数の中心周波数の期間の1/16は、別の遅延分解能だが、本発明の範囲内で考えられる。たとえば、50MHzの中心周波数では、期間は20ナノ秒であるから、期間の1/16は1.25ナノ秒であり、これは、音響ビームを集束させるために使用される例示的な遅延分解能である。遅延分解能は、期間の1/16番目とは異なる場合があり、たとえば、1/16番目より小さい遅延分解能(たとえば、1/16番目とは異なる場合があり、および1/16番目より小さい遅延分解能(たとえば、1/12、1/8など)は、本発明の範囲内であると考えられることが分かるであろう。

[0082]

受信ビーム成形器 1 6 0 3 は、MUX / FEE1602を介して、アレイ振動子 1 0 1 のアクティブアパーチャの素子に接続することもできる。送信時、音響信号は、被検体内に浸透し、被検体の組織から反射信号を生成する。反射信号は、アレイ振動子 1 6 0 1 のアクティブアパーチャの素子によって受信され、アクティブアパーチャの各々の素子から放射されるアナログ電気信号に変換される。電気信号がサンプリングされ、信号は、受信ビーム成形器 1 6 0 3 内でアナログからデジタル信号に変換される。本発明の実施態様は、直交サンプリングを使用して、受信信号のデジタル化を行う。システム 1 6 0 0 の受信サイクルでは、アレイ振動子 1 6 0 1 は、ビーム成形器制御装置 1 6 0 4 によって決定される受信アパーチャも有し、ビーム成形器制御装置 1 6 0 4 は、受信ビーム成形器 1 6 0 3 に対して、アレイの

20

30

40

50

どの素子をアクティブアパーチャ内に含み、どの遅延プロファイルを使用するかを知らせる。例示的な実施態様の受信ビーム成形器 1 6 0 3 は、デジタルビーム成形器である。

[0083]

受信ビーム成形器 1 6 0 3 は、遅延をアクティブアパーチャの各々の素子の受信信号内に遅延を導入する。この遅延は、遅延プロファイルと総称される。受信遅延プロファイルは、経過時間、つまりイメージングされる組織内に超音波が送信される時に、経過した時間に基づいて動的に調節することができる。経過時間は、受信ビーム成形器を組織内の焦点の 1 点に集束させるために使用される。つまり、受信ビームは、送信ビームの経過時間に関する情報を含む遅延プロファイルを使用して調節される。

[0.084]

アクティブアパーチャの各々の素子からの受信信号は合計され、合計は、遅延プロファイルを含む。合計受信信号は、ユーザインターフェース1607、およびユーザの入力に基づいて動作するシステム制御装置1606によって選択されるように、受信チャネルに沿って、受信ビーム成形器1603から、図16に示さないものも含み)1つまたは複数の処理モジュール1611、1612、1613、および/または1615流れる。

[0085]

ビーム成形器制御装置1604は、送信ビーム成形器1605および受信ビーム成形器1603を介してMUX/FEE1602に接続される。ビーム成形器制御装置1604は、システム制御装置1606にも接続される。ビーム成形器制御装置1604は、MUX/FEE1602に情報を提供し、その結果、アレイ振動子1601の所望の素子は、アクティブアパーチャを形成するように接続される。また、ビーム成形器制御装置1604は、特定のビームの受信に使用される遅延プロファイルを生成し、受信ビーム成形器1603に送信する。本発明の実施態様では、受信遅延プロファイルは、経過時間に基づいて、繰返し更新することができる。ビーム成形器制御装置1604は、送信遅延プロファイルも生成し、送信ビーム成形器1605に送信する。

[0086]

システム制御装置1606は、当業者が周知している方法で動作する。システム160 0は、ユーザインターフェース1607から入力を取得し、制御情報をシステム1600 の様々な構成要素に提供し、選択された動作モードになるようにシステム1600を構成 する。走査変換器1608は、当該技術分野で周知の方法で動作し、1つまたは複数の処理モジュールから生成された生画像データを取得して、この生画像データを、映像処理 / ディスプレー1609によって表示可能な画像に変換する。動作の処理モードでは、画像 は、画像の映像特性が、ディスプレーの映像特性と同じであれば、走査変換器1608を 使用しないで表示することができる。

[0087]

処理モジュールは、本明細書に特記しない限り、当業者が周知している方法で機能する。 PWドップラーモジュール1611、およびカラーフロー処理モジュール1613では、パルス繰返し周波数(PRF)は、本発明の実施態様の高い中心周波数により高い可能性がある。測定される最大非エイリアス速度は、PRFに比例し、送信中心周波数に反比例する。特定の送信中心周波数が、当業者が周知している方法で計算されると仮定すると、PRFは、非エイリアス測定を可能にするために必要である。使用される送信中心周波数が、15~55MHz以上であり、血流速度が、1m/秒という速さ、および場合によっては1m/秒を超えると仮定すると、こうした速度から生じるドップラー信号の非エイリアス測定は、PWドップラーを150KHz以下にするために、PRFを必要とする。本発明の実施態様は、150KHz以下のPRFを支持するPWドップラーモードを有し、このモードは、中心周波数が30MHzの場合、移動する目標の速度ベクトルと超音波ビーム軸との間の角度が0度の状態で、1.9m/秒以下の血流速度の非エイリアス測定を可能にする。

[0088]

特定に実施態様では、RFモジュール1615は補間を使用する。使用されるサンプリ

20

30

40

50

ング方法が直交サンプリングである場合、RF信号は、当業者が周知のゼロパディングお よびフィルタリングによって、直交ベースバンドサンプルから再現することができる。N y q u i s t サンプリングを使用する場合、 R F 信号が直接サンプリングされるため、再 現は不要である。特定の実施態様では、RFモジュール1615は、受信ビーム成形器出 力の直交サンプルからRF信号を生構成する。サンプリングは、受信信号の中心周波数で 行われるが、直交の場合、信号のベースバンド直交表現が与えられる。RF信号は、直交 サンプリングされたデータ流を最初にゼロパディングすることによって生成され、ゼロの 数は、所望の補間信号サンプルレートによって決定される。次に、複合帯域フィルタは、 ゼロパディングされたデータ流に適用され、fsがサンプル周波数であるfs/2~3f s / 2 の周波数帯域外にあるゼロパディングされた信号の周波数成分を拒絶する。フィル タリング後の結果は、元のRF信号の複素表現である。次に、RF信号は、メインコンピ ュータユニットに送られ、デジタルフィルタリング、並びに包絡線検波および表示など、 その他の処理が行われる。RF信号の実数部または複素表現が表示される。たとえば、特 定の走査ラインに関して取得されたRFデータが処理され、表示される。あるいは、多数 のパルスエコーリターンを平均した特定の走査ラインからのRFデータを表示することが できるか、または多数の異なる走査ラインから取得したRFデータを平均し、表示するこ とができる。RFデータの取得に使用される走査ラインは、Bモード画像上に重なったカ ーソルラインを配置することによって、ユーザが、Bモードの評価に基づいて指定するこ とができる。RFデータの高速フーリエ変換(FFT)を計算して、表示することもでき る。RFデータの取得およびBモードデータの取得は、リアルタイムで同時に、両方のモ ードからの情報を表示することができるように、インターリーブすることができる。EC G信号などの生理学的信号の取得も、RFデータの取得と同時に行うことができる。EC G波形は、RFデータが取得されている間に表示することができる。RFデータの取得の タイミングは、ECG波形内のユーザが画定した点と同期させて、それによって、心周期 時に特定回数だけRFデータを参照することが可能になる。RFデータを記録して、その 後のある時点で処理および評価することができる。

[0089]

図17は、本発明の一実施態様の構成要素をさらに示すシステム1600のブロック図を示す。アレイ振動子1601は、ケーブル1619を介してフロントエンド変換器1702に接続される。ケーブル1619は、アレイ振動子1601の素子からフロントエンド変換器1702までの信号経路を含む。ケーブルの例示的な実施態様は、本明細書で説明されており、個々のマイクロ同軸ケーブルを含む。さらに、コネクタは、ケーブル1619の一方の端部または両方の端部に使用することができる。本発明の一態様では、素子の数の2倍に相当するピンを有するコネクタを使用することができ、例示的なコネクタは、本明細書で説明されている。アレイ振動子1601の各々の素子では、信号および接地パスを使用することができる。本発明のその他の実施態様では、接地接続は、素子群ごとに共用される。あるいは、MUX/フロントエンド電子回路1702、1703、1704、1708は、線形振動子アレイ1601用の筐体内に配置することができる。

[0090]

図17は、フロントエンド変換器1702および送信出力ステージ1703が各々の素子に存在する比較的大きいシステム1600の例として、アレイ振動子1601の4つの素子のための回路構成の代表的な詳細を示す。256素子のアレイ振動子1601を有する一実施態様の場合、256個のフロントエンド変換器1702および送信出力ステージ1703について、以下でさらに完全に説明する。受信時、アレイ振動子1601の素子からの電気信号は、フロントエンド変換器1702を通過して、受信マルチプレクサ1704内に入る。受信マルチプレクサ1704は、どの素子およびフロントエンド変換器を受信チャネル1705に接続するかを選択する。受信チャネル1705は、低雑音増幅器およびタイムゲインコントロールを備え、両者について、以下でさらに完全に説明する。信号は、次に、受信チャネル1705からアナログデジタル変換1706内に至り、そこでデジタル化される。デジタル受信信号は、次に、デジタルビーム成形器である受信ビー

20

30

40

50

ム成形器1707内に入る。ブロック1707では、ビーム成形器制御装置内で生成され た遅延プロファイルは、受信信号に適用される。受信ビーム成形器1707からの信号は 、合成アパーチャメモリ1710内に移動する。合成アパーチャメモリは、2つの連続す る超音波ラインからの受信データを追加する。超音波ラインは、超音波パルスが組織内に 送信された後に受信される超音波エコーを返すことによって生じるデータであると考えら れる。合成アパーチャイメージングは、当業者が理解するように実施される。部分的には . 合成アパーチャイメージングは、送信または受信アパーチャの有効サイズを増加する方 法を意味する。たとえば、ビーム成形器内に64個のチャネルがある場合、1本の超音波 ラインデータの受信時に、64個の送信チャネル、および64個の受信チャネルを使用す ることができる。合成アパーチャイメージングは、合計2本の超音波データラインを使用 する。第1超音波ラインは、素子33から96にわたる受信アパーチャを使って取得する ことができる。第2超音波ラインは、素子1~32および97~128に位置する2つの ブロックに区分されたアパーチャを使って受信される。両方の超音波ラインは、同じ送信 アパーチャを使用する。2本の超音波ラインを加算する場合、受信アパーチャが、素子1 から128に位置する128個のチャネルから成るとして、結果として得られる超音波ラ インは、受信された超音波ラインと本質的に同じだが、2本の超音波データラインを取得 するために必要な期間に、イメージングされる組織に感知可能な動きはないことが条件で ある。この場合、フレームレートは2分の1に低下するため、1本ではなく2本の超音波 ラインが必要である。2つの受信アパーチャは、一緒に128個の素子のアパーチャを形 成する限り、異なる方法で配置することができる。あるいは、送信アパーチャのサイズは 、受信アパーチャを同じに維持しながら、増加させることができる。2本を超える超音波 ラインは、アパーチャを2倍に増加するために使用することができる。合成アパーチャメ モリ1710からの信号は、次に、RFシネバッファ1713内に記憶され、このRFシ ネバッファ1713は、同期処理制御モジュール1714によって制御されるように、多 くの受信RFラインを記憶する大型メモリである。バッファされた受信信号は、次に、適 切な速度で信号処理ユニット1715内に読み込まれる。信号処理ユニット1715は、 ビーム成形器制御盤上において、専用CPUで実施される。受信信号は、信号処理ユニッ ト1715からコンピュータユニット1717に送られ、ユーザが選択したモードに従っ てさらに処理される。コンピュータユニット1717による受信信号の処理は、一般に、 本明細書に特記する場合を除いて、当業者が周知するタイプである。

[0091]

一実施態様では、コンピュータユニット1717は、図17に示すとおり、コンピュータユニット1717は、システムの動作モードに従って信号を処理するように構成されたシステムソフトウェアを含む。たとえば、メインコンピュータユニット1717のシステムソフトウェアは、Bモードプロセッサを実行するように構成され、たとえば、前処理、パーシスタンス処理、シネループ画像バッファ、走査変換、イメージパン、ズーム、おフーフローイメージング(CFI)のための処理を実行するように構成することもでき、カラーマップ、および優先度を含む。メインコンピュータユニット1717のシステムソフトウェアは、PWドップラーのたとえば、シネループCFI画像バッファ、走査変換、カラーマップ、および優先度を含む。メインコンピュータユニット1717のシステムソフトウェアは、PWドップラーのための処理を実行するように構成することもでき、たとえば、スペクトル推定(FFT)、推定値フィルタリング、シネループスペクトルデータバッファ、スペクトル表示の生成、後処理、ダイナミックレンジ、および音響処理を含む。

[0092]

図17のシステムの実施態様は、ユーザインターフェースパネル1720も備える。この実施態様では、ユーザインターフェースパネル1720は、殆どの臨床超音波システムに見られる標準ユーザインターフェースに類似している。たとえば、Bモードユーザインターフェースは、画像の奥行き、画像のサイズ、二重画像作動、二重画像左/右選択、フリップ画像上/下、およびズームを含む画像フォーマット制御装置を有する。送信制御装

20

30

40

50

置は、送信電力(送信振幅)、送信焦点領域の位置、送信域の数の選択、送信周波数、およびサイクル数を含む。画像最適化制御装置は、Bモードゲイン、TGCスライダー、前処理、パーシスタンス、ダイナミックレンジ、フレームレート/分解能制御、および後処理曲線を含む。

[0093]

モード依存インターフェース制御装置のもう1つの例として、カラーフローイメージングユーザインターフェースは、カラーフローモード選択(たとえば、カラーフロー速度、パワードップラー、組織ドップラー)、トラックボール、ステアリング角度、カラーボックスの位置 / サイズの選択(選択後、トラックボールを使用して、位置またはサイズを調節する)、プリセットリコール、プリセットメニュー、およびカラーマップ反転を含む画像フォーマット制御装置を有する。送信制御は、送信電力(送信振幅)、送信焦点領域の位置、および送信周波数を含む。画像最適化制御は、カラーフローゲイン、ゲートサイズ、PRF(速度スケールの変更)、クラッタフィルタの選択、クラッタフィルタの選択、フレームレート / 分解能の制御、前処理の選択、パーシスタンス、ダイナミックレンジ(パワードップラーの場合のみ)、およびカラーマップの選択を含む。

[0094]

ユーザインターフェースのさらに別の実施例は、PWドップラーモードの選択、トラックボール、PWカーソルの作動(トラックボールは、サンプルボリューム位置を調節するために使用される)、サンプルボリュームサイズ、ドップラーステアリング角度、掃引速度、更新(同時または間隔更新イメージングを選択)、音響ボリューム制御、および流れベクトルの角度を含むPWドップラーフォーマット制御装置を有するPWドップラーユーザインターフェースである。送信制御は、送信電力(送信振幅)および送信周波数を含む。スペクトル表示最適化制御は、ドップラーゲイン、スペクトル表示のサイズ、PRF(速度スケールの変更)、クラッタフィルタの選択、前処理およびダイナミックレンジを含む。

[0095]

例示的なMモードのユーザインターフェースは、Mモードカーソル作動、トラックボール(カーソルの位置決めに使用)、ストリップサイズ、および掃引速度を含む画像フォーマット制御を有する。送信制御は、送信電力(送信振幅)、送信焦点領域の位置、送信周波数、およびサイクル数を含む。画像最適化制御は、Mモードゲイン、前処理、ダイナミックレンジ、および後処理を含む。

[0096]

例示的なRFモードユーザインターフェースは、たとえば、RFライン位置、RFゲート、取得したRFラインの数、RF領域の動作、RF領域の位置、RF領域のサイズ、領域内のRFラインの数、平均化、およびBモードインターリーブディスエーブルを含むRFライン取得制御を有する。送信制御は、送信電力(送信振幅)、送信焦点領域の位置、送信「番号、送信周波数、サイクル数、取得PRFおよびステアリング角度を含む。受信処理制御は、RFモードゲイン、フィルタタイプと順序、ウィンドウのタイプ、および平均化されたライン数を含む。

[0097]

受信信号のデジタルサンプルは、データが取得されるレートと一般に異なるレートで処理される。こうした処理は、本明細書では、「非同期信号処理」と記載する。処理レートは、データが表示されるレートであり、一般に毎秒約30フレーム数(fps)である。しかし、理解されるように、データは、最高で取得レートのレートで表示されるか、または約30fps未満で表示することができる。データは、本発明の特定の実施態様では、はるかに迅速なフレームレート、毎秒約300フレーム、または望ましい診断情報を取得するのに必要な速度で取得することができる。たとえば、迅速に移動する解剖学的構造、たとえば心臓弁の画像データは、比較的速いフレームレートを使用して取得され、次に比較的遅いフレームレートで表示することができる。データ取得レートは、30fps未満、30fps、または30fpsを超えて良い。たとえば、取得レートは、50、100

20

30

40

50

、200、300、またはそれ以上のfpsで良い。

[0098]

表示レートは、ヒトの眼が処理可能なレートを超えないように設定することができる。 取得可能なフレームによっては、表示の際にスキップすることができるが、受信ビーム成 形器の出力からのすべてのデータは、RFシネバッファ1713などのRFデータバッフ ァに記憶される。データは、RFデータと呼ばれることもあり、あるいはデータを取得す るために使用されるサンプリング方法で呼ばれることもある(たとえば、直交サンプリン グの場合、データは、ベースバンド直交データと呼ぶこともできる)。直交またはRFデ ータは、表示前に処理される。処理は計算集約的であり、使用する処理量を減少すると有 利であり、これは、取得レートではなく、表示レートで表示されるフレームのみを処理す ることによって達成される。表示の際にスキップされたフレームは、ライブイメージング が停止するか、またはシステムが「凍結」されると閲覧することができる。RFバッファ 1713内のフレームは、比較的低いレートで検索、処理、および再生することができ、 たとえば、取得レートが毎秒300フレームである場合、毎秒30フレームにおけるフレ 一ムごとの再生は、通常の10分の1の遅さになるが、操作者は、画像の迅速な変化を見 ることが可能になる。再生機能は、一般に、当業者によって「シネループ」機能と呼ばれ ている。画像は、様々なレートで再生するか、フレームごとに、後方、および前方に再生 することができる。

[0099]

図17に示すシステム1600は、当業者が、システムの機能として望ましいと認識すると思われる様々な項目を含むことができ、たとえば、クロック1712、メモリ、音声カードおよびスピーカ、映像カードおよびディスプレーなど、並びに図17に示すその他の機能ブロックがある。

[0100]

図18aおよび18bは、MUX/フロントエンド電子回路1702、1703、1704、1708の一実施態様、並びに本発明の一実施態様による受信ビーム成形器1707および送信ビーム成形器1709の機能の追加の詳細を示す。図18aに示す実施態様では、チャネル、たとえば受信チャネルはノードに接続することができ、このノードは、図18aに示すように、切換え回路または多重化回路を通して、たとえば、アレイ振動子照符号1、65、129、および193の素子に切換え可能に接続され、これらの4つの素子の1つのみが、任意の特定の時にチャネル1 1801に接続される。これは、本質的に、システム1600の受信サイクルにおけるMUX/フロントエンド電子回路1702、1703、1704、1708の多重化機能の実行である。あるチャネルに切換え可能に接続される4つの素子の割当ては、素子の特定のサブセットの連続素子が、アクティブアパーチャを含むように行われる。たとえば、アレイ振動子が、256個の素子から成る場合、64個以下の素子が、アクティブアパーチャを含むサブセットを形成することができる。

[0101]

受信サイクルのアレイ振動子1601の素子の多重化は、フロントエンド1802の例示的な図(図18b)に示されているRXスイッチ1817によって行うことができる。ビーム成形器制御装置1711からの制御信号1818は、どのRXスイッチ1817を作動させ、それによって、モジュール1802の4つの利用可能な素子の選択された素子を受信チャネルに接続するかを決定する。当業者が理解するとおり、図18aおよび18bにに示す多重化スキームは、異なる数の素子(256個の素子以外)、および異なる最大アクティブアパーチャサイズ(最大64個の素子以外)の振動子に適用することができる。

[0102]

図 1 8 b に示す例示的なフロントエンド 1 8 1 6 は、以下で招請に説明するとおり、変換器 1 8 1 9 およびパルサー 1 8 2 0 も備える。一態様では、フロントエンド 1 8 1 6 は

20

30

40

50

、上記のとおり、受信チャネルを送信波形から絶縁する。

[0103]

選択されたアレイ振動子素子からの受信信号は、低雑音増幅器(LNA)1804に送 られる。増幅された信号は、LNA1804から、タイムゲインコントロール(TGC) 1805に送られる。経過時間は、受信反射信号の深さに比例するため、深さ依存ゲイン 制御とも呼ばれる。超音波システムでは、超音波の送信から時間が経過すると、選択され た信号もこうした減衰を生じる。TGC1805は、時間依存性関数に応じて受信信号を 増幅し、この減衰を補償する。時間依存TGCゲインを決定するために使用可能な要素は 、経過時間、調査される被検体または被検組織の組織の特性、および用途(たとえば、画 像診断法)である。ユーザは、ユーザインターフェースパネル1607におけるTGC制 御を調節することによって、ゲインを深さの関数として指定することもできる。各実施態 様は、たとえば、Analog Devices(マサチューセッツ州、ノーウッド)の AD8332または類似のデバイスを使用して、LNA1804およびTGC1805の 機能を実行することができる。受信信号は、TGC1805から、受信ビーム成形器18 03に入り、サンプラーによって、この実施態様ではアナログデジタル変換器1807お よび1808によってサンプリングされる。本発明によるその他の実施態様では、サンプ リングが、Nyauistレートを超えるレート、たとえばNyauistレートの 2 倍 または3倍で行われる場合、1つのアナログデジタル変換器のみが使用され、Nyqui stレートでは、信号の最高周波数の少なくとも2倍のレートで、個々の素子から超音波 信号がサンプリングされる。

[0104]

本発明のその他の実施態様では、直交サンプリングが使用され、2つのアナログデジタル変換器、つまり「I」および「Q」サンプラーが使用される。受信ビーム成形器1803の例示的な実施態様では、受信信号は、ブロック1807および1808で、直交サンプリングアナログデジタル変換器(ADC)を使用してデジタル化され、サンプリングクロックが、90°位相が外れいてる2つのADCがチャネルごとに必要である。使用されるサンプルレートは、受信信号の中心周波数で良い。比較すると、直接サンプリングは、理論上、受信信号の最高周波数成分の少なくとも2倍のサンプリングレートを使用するが、事実上、少なくとも3倍のサンプリングレートが好ましい。直接サンプリングは、チャネルごとに1つのADCを使用する。

[0105]

サンプリング後、現在のデジタル化受信信号は、フィールドプログラマブルゲートアレイ(FPGA)内に送られ、受信ビームの形成に関連する様々な機能がインプリメントされる。FPGA内では、デジタル化受信信号には、ADCのDCオフセットの補正が行われる。各々のADCは、異なるDCオフセット補正値を有する。DCオフセットは、ADCの出力部で得られる多数のデジタルサンプルを平均化することによって決定され、たとえば、システム始動時の校正期間中、受信チャネル入力部に信号は存在しない。デジタル化信号は、次に、FIFOバッファ1822内に送られ、各々のサンプルは、適切な遅延プロファイルをインプリメントすることができる。粗遅延は、信号を1つまたは複数のサンプル点だけシフトさせて、所望の遅延を取得することによってインプリメントすることができる。たとえば、所望の遅延が1サンプル期間である場合、1サンプルだけ適切な方向にシフトすることによって、適切な遅延を有する信号が得られる。しかし、サンプル期間に等しくない値の遅延が望ましい場合、補間フィルタ1809を使用して、微細遅延をインプリメントすることができる。

[0106]

デジタル化受信信号は、FIFOバッファ1822から補間フィルタ内に送られ、微細遅延の計算が行われる。補間フィルタ1809は、サンプル期間が、適切な微細遅延分解能を超えるシステムに使用される。たとえば、サンプルレートは、超音波信号の中心周波数であり、50MHzである場合、サンプルレートは20ナノ秒ごとに1サンプルである。しかし、1.25ナノ秒の遅延分解能(20ナノ秒の1/16)は、所望の画像品質を

提供するために特定の実施態様に使用されるが、その他の遅延分解能は、本発明の範囲内 ので考えられる。補間フィルタ1809は、適時に、サンプリングされた点以外の点にお ける信号の値を計算するために使用される。補間フィルタ1809は、サンプリングされ た信号の同相および直交部分に適用される。補間フィルタ1809の実施態様は、有限イ ンパルス応答(FIR)フィルタを備える。各々のフィルタの係数は、経過時間に基づい てサンプルごとに、ビーム成形器制御装置によって動的に更新することができる。補間フ ィルタによる処理の後、位相回転は、同相および直交成分に適切な係数を乗算する乗算器 1811によって適用することができる。位相回転は、ADCサンプル周波数に対する正 しい位相を補間サンプルに組み入れるために使用される。RXコントローラ1810は、 FIFOモジュールおよび補間フィルタを制御する。受信遅延は動的に更新されるため、 各々のチャネルにおける補間フィルタ係数は、一定の間隔で変更する必要がある。FIF Oによってインプリメントされる遅延も、一定の間隔で変更する必要がある。また、受信 アパーチャのサイズは動的に調節されるため、各々のチャネルは、超音波信号の受信時の 特定の時間にアクティブになり、チャネルは、「乗算」モジュール1811において0で はなく1を乗算することによって作動される。また、乗算モジュール1811は、0と1 との間の値である「重量」を受信アパーチャ内の各々のチャネルに個々に適用することが できる。アポダイゼーションとして周知されているこのプロセスは、当業者が周知してい る。補間サンプルに乗算される値は、超音波信号の受信時に動的に拡大するアポダイズド 受信アパーチャをインプリメントするように、時間に応じて異なる。

[0107]

図18cは、本発明による実施態様の受信コントローラ(R X コントローラ)の例示的な実施態様である。受信コントローラ1810は、正しい遅延プロファイル、アパーチャサイズ、および受信アポダイゼーションデータを、補間および位相回転アポダイゼーションデータを、補間および位相回転アポダイゼーションをインプリメントする処理ブロック1809内にプログラムするために使用される。図18cの受信コントローラ1810は、初期パラメータ(初期粗遅延、初期位相)を開始(S O L)トリガごとに1回設定し、動的パラメータ(動的集束、動的アポダイゼーション)を受信クロック(R X C L K)期間ごとに1回設定する。初期受信遅延プロファイルは、R X 初期アパーチャメモリ1822内に記憶される。動的受信遅延プロファイルは、R X 動的アパーチャメモリ1824内に記憶される。遅延プロファイルは、S O L トリガの前に、64:16交差スイッチ1828を介して、R X B F バッファ1826内にロードされる。交差スイッチ1828は、64のアパーチャチャネル構成のうちの16を選択する。これらは、単一チャネル基板上に存在する16の受信チャネルをプログラムするために使用される。

[0108]

各々の受信ラインの構成は、ラインメモリ1830内に記憶される。ラインメモリ1830内の各々のライン構成は、アパーチャ選択インデックス、モード選択、およびアパーチャイネーブルを含む。アパーチャ選択インデックスは、チャネルマッピングアパーチャを決定するために使用される。モード選択は、複数の遅延プロファイルにアクセスするために使用される。アパーチャイネーブルインデックスは、最初のアパーチャサイズを制御する。アパーチャ選択ルックアップテーブル(AP_SEL LUT)1832は、可能な構成の数を減少させ、その結果、ラインメモリ内に記憶する必要があるビット数を減少させる方法である。AP_SEL LUT1832は、再プログラム可能である。

[0109]

メモリ制御装置1834は、ライン構成を復号する状態マシンである。状態マシンは、制御および状態メモリ1836によって構成される。状態マシンは、異なるモード(たとえば、Bモード、カラーフローモード、PWドップラーモードなど)の場合は別様に構成される。メモリ制御装置1834は、RXBFバッファ1826内へのアパーチャメモリのロードを制御し、SOL_delayedおよびFIFO_WEN信号を生成する。パルスSOL_delayedは、RXCLK期間で、初期遅延パラメータをRX位相回転およびRXアポダイゼーションブロック1809内に転送するために使用される。動的受

10

20

30

40

20

30

40

50

信パラメータは、次に、各々の後続のRXCLK期間で転送される。FIFO_WEN信号は、RX補間フィルタ用のFIFOへの受信ADCデータ取得を開始する。

[0110]

制御および状態メモリ1836は、受信長さなどの共通パラメータも含む。受信長さパラメータは、各々のラインのために、どの位の受信サンプルを収集するかを決定する。

[0111]

受信チャネルの数を増加すると、比較的大きい受信アパーチャが可能になり、その結果、方位分解能および浸透を改善することによって、深いイメージングに有利になる可能性があることが分かるであろう。合成アパーチャモードは、64を超えるアパーチャを使用することを可能にするが、フレームレートの減少という犠牲を伴う。受信チャネルの数が増加すると、これは、フレームレートに不利益がない状態で行うことができる。

[0112]

本発明による位置実施態様では、受信ビーム成形器 1 8 0 3 は、マルチラインビーム成形を可能にする。マルチラインビ・ム成形は、複数の受信ラインを同時に処理することによって、比較的高いフレームレートが可能になる。フレームレートが、平行受信ラインの数に等しい係数だけ増加する。ビーム成形は、複数の受信アパーチャについて同時に行われるため、補間フィルタ 1 8 0 9 による比較的高度のデータ処理レートが使用される。受信ビーム成形器からホスト C P U に転送されるデータ量は、平行受信ラインの数に等しい係数だけ増加するであろう。送信ビームは広がり、複数の受信ラインと重なる。

[0113]

各々の受信ビーム成形器 1 8 0 3 からの信号は、次に、加算器 1 8 1 5 によって加算される。加算された信号は、一定の深さから反射される、一定時期における受信信号を表す。加算された受信信号は、次に、以前に説明し、図 1 7 に示すモジュールを通って、ユーザが選択した動作モードに適する処理モジュールに至る。

[0114]

システム1600の送信動作サイクル時に、選択された送信出力ステージは、送信チャネルに接続され、アクティブアパーチャを形成する。この態様では、多重化は、送信出力ステージ以前に行われる。たとえば、以前に説明したとおり、送信チャネル1 1801は、図18aおよび図18bの参照符号1、65、129、および193の素子に応じて、送信出力ステージに切換え可能に接続され、その結果、これらの4つの送信出力ステージの1つだけが、ある一定の時に送信チャネル1 1801に接続される。図18aおよび18bでは、送信チャネル2は、素子2、66、130および194などに応じて、送信出力ステージに切換え可能に接続することができることも分かる。これは、システムの送信サイクル時におけるMUX/フロントエンド電子回路1702、1703、1704、1708の多重化機能の動作である。

[0115]

図20を参照すると、多重化された送信信号は、TXA 2002およびTXB 2004によって支持される信号の対であり、図20に示すように、送信パルサーMOSFETQTDN 2006およびQTDP 2008のゲートを駆動する。これらの信号2002、2004は、十分に低レベルの単極信号であるから、MOSFETタイプのスイッチによる多重化を使用することができる。送信チャネルに切換え可能に接続された4つの送信出力ステージの割当ては、素子の任意の特定のサブセットの連続素子が、アクティブな送信アパーチャを含むことができるように行われる。たとえば、256個の素子から成るアレイ振動子の場合、64個以下の素子が、アクティブな送信アパーチャを含むサブセットを形成することができる。

[0116]

任意に、送信多重化は、比較的高電圧の双極信号を収容可能な多重化回路構成を使用して、送信出力ステージ後に行うことができる。

[0117]

再び18a~13dを参照すると、送信ビーム成形器1812は、特定の遅延が波形に

存在する送信波形を生成し、この場合、波形は、遅延プロファイルごとに適切な時間まで送信されない。送信波形は、デジタル信号を含む低電圧信号で良い。任意に、送信波形は、電気エネルギーを超音波エネルギーに変換するために、アレイ振動子によって使用される高電圧信号で良い。変換器 1 8 1 9 およびパルサー 1 8 2 0 の動作については、以下でさらに詳細に説明する。

[0118]

送信ビーム成形の処理時に、アクティブ送信アパーチャ内の1つまたは複数の各送信チャネルは、基準制御信号と比べて遅延させることが可能な送信波形を生成することができる。送信チャネルの数は、最大送信アパーチャサイズを決定する。送信チャネルの数を増加する利点は、深いイメージングの方位分解能および浸透の改善である。様々な実施態態では、アレイ振動子は64個の送信チャネルを有するか、または96もしくは128個の送信チャネルを有して良い。この遅延は、チャネルごとに異なる可能性があり、総称的に、遅延は、送信遅延プロファイルと呼ばれる。送信ビーム成形は、送信波形に重み関数のに、選延は、送信遅延プロファイルと呼ばれる。送信ビーム成形は、送信波形に重み関数のによることも含み、これは、当業者には「アポダイゼーション」として周知された波形の版幅の間々の制御を使用する。画像品質に対する利点は、受信ビームプロファイルにおけるプロセスである。送信アポダイゼーションは、各々のチャネルで送信された波形の個々の制御を使用する。画像品質に対する利点は、受信ビームプリアスローブは、側面ローブまたは格子ローブの可能性がある。各々の送信器の出力ステージは、個々に制御された電源、および制御ハードウェアを有する。

[0119]

送信波形整形は、送信信号としての任意波形の生成、つまり送信波形の振幅および位相の生成を含む。この利点は、送信信号のスペクトルの整形による距離分解能の改善である。コード化励起などの技術は、距離分解能を損失せずに浸透を改善するために使用される

[0120]

本明細書に記載されている送信ビーム成形器1812は、FPGAデバイスを有する一実施態様にインプリメントされる。たとえば、送信クロック周期の1/16の遅延分解能を提供する送信ビーム成形器1812の代表的なインプリメンテーションは、送信クロック周波数の16倍のクロックを必要とする。本明細書に記載されているシステムの周波数範囲では、これは、50MHzの16倍の最大クロック周波数、つまり800MHzを意味し、代表的なFPGAデバイスは、このレートのクロック周波数をサポートする。しかし、以下に記載する送信ビーム成形器1812のイメージングは、送信クロック周波数の8倍のみのFPGAの範囲内のクロック周波数を使用する。

[0121]

送信ビーム成形器の各々のチャネルは、TXコントローラ1814およびTxパルス発生器1813から成る。TXコントローラ1814は、たとえば、超音波ライン番号と呼ばれるパラメータ(光線番号としても周知されている)を使用して、送信マルチプレクサの適切な構成を介してアクティブ送信アパーチャを選択する。光線番号値は、物理アレイに対する超音波走査ラインの始点を特定する。光線番号に基づいて、遅延値は、アクティブ送信アパーチャ内の各々の送信チャネルに割り当てられる。TXパルス発生器1813は、本明細書に記載する波形パラメータおよび制御信号を使用して、各々の送信チャネルの送信波形を生成する。

[0122]

図18dは、本発明による実施態様における例示的な送信コントローラ(TXコントローラ)の図である。送信コントローラ1814は、正しい遅延プロファイル(各々のチャネルの粗遅延および微細遅延)、並びに各々のラインの送信波形を使って、TXパルス発生器1813をプログラムするために使用される。送信コントローラ1814は、各々のラインの前に、TXパルス発生器1813を再プログラムする。各々のラインは、送信アパーチャを形成するために使用されるアレイ素子の特定のサブセットを必要とする。アパーチャ内の各々のアレイ素子は、TXパルス発生器1813内のチャネルに接続する必要

10

20

30

40

があり、送信チャネルは、所望の送信遅延プロファイルによる遅延を有する所望の送信波 形を生成するように構成しなければならない。

[0123]

アパーチャ全体の遅延プロファイルおよび送信波形は、TXアパーチャメモリ1838内に記憶される。複数の遅延プロファイルは、TXアパーチャメモリ1838内に記憶することができる。複数の焦点域が使用されるBモードイメージング、ドップラーモードの焦点深さおよび送信波形が、Bモードに使用されるものとは異なるPWドップラーおびカラーフローイメージングモードの場合、複数の遅延プロファイルが必要である。この例示的な実施態様では、TXアパーチャメモリ1838は遅延プロファイルを含み、64チャネルアパーチャパルス波形データを送信する。各々のチャネル基板上には、16個の送信チャネルがあり、各々の送信チャネルは、送信出力ステージを介して、4つの異なるアレイ素子の1つに接続することができる。64:16交差スイッチ1840は、正しい送信波形データセットを16チャネルの各々に経路指定するために使用される。他の48チャネルの制御は、他のチャネル基板上にインプリメントされる。TXBFバッファ1842は、開始(SOL)トリガ以前に、TXパルス発生器のデータを一時的に記憶する。TX_TRGトリガは、データをTXBFバッファ1842からTXパルス発生器1813に、1つのTXCLK期間で移動させる。

[0124]

各々の送信ラインの構成は、ラインメモリ1844内に記憶される。ラインメモリ1844内の各々のライン構成は、以下の情報を含む:アパーチャ選択インデックス、モード選択、アパーチャイネーブルインデックス、および素子選択インデックス。アパーチャ選択インデックスは、チャネルマッピングアパーチャを決定するために使用される。モード選択は、複数の遅延プロファイルにアクセスするために使用される。アパーチャイネーブルインデックスは、アパーチャのサイズを制御する。素子選択インデックスは、送信チャネルまたは受信チャネルより多いアレイ素子が存在する場合、どの素子がアクティブかを制御する。アパーチャ選択、アパーチャイネーブル、および素子選択ルックアップテーブル(AP_SEL LUT1846、AP_EN LUT1848、ES LUT1850)のインデックス付けは、可能な構成の数、ひいてはラインメモリ1844内に記憶する必要があるビット数を減少させる方法である。ルックアップテーブルはすべて、再プログラム可能である。

[0125]

制御および状態メモリ1852は、SOLの数(TXサイクル)、フレーム内のライン数などの共通のパラメータを含み、さらに、モリ制御ブロック1854内のメモリ制御ブロック1854内の状態マシンを構成する。メモリ制御装置1854は、アパーチャ選択、アパーチャイネーブル、および素子選択ライン情報を復号する状態マシンである。

[0126]

図20を参照すると、送信波形は、実際上「A」および「B」信号と呼ばれる2つの信号であり、一方の信号は、パルサードライブMOSFET QTDN62006のゲートに適用され、他方の信号は、パルサードライブMOSFET QTDP2008に適用されることが分かる。「B」信号は、送信クロックの期間の1/2だけ遅延する以外、「A」信号と同じで良い。各々の送信波形に適用される遅延は、「粗遅延」および「微細遅延」の2つの成分に分割される。粗遅延は、送信周波数期間の1/2の単位で良く、微細遅延は、送信周波数期間の1/2の単位で良く、微細遅延は、送信周波数期間の1/2の単位で良く、微細遅延は、送信周波数期間の1/16の単位で良いが、微細遅延の他の単位は本発明の範囲内であると考えられる。調節可能な送信波形のその他の態様は、送信される中心周波数、パルス波、サイクル数、および「不感時間」である。「不感時間」は、2つの出力ステージMOSFET、QTDN2006およびQTDP2008のどちらも電源が入っていない出力パルスの最初の半周期後の時間間隔である。送信中心周波数、パルス波、および不感時間の変更は、振動子素子に対する最終的な送信信号の周波数成分を変更するために使用される。

[0127]

10

20

30

20

30

40

50

次に、図22~22Cを参照すると、本発明による一実施態様では、1つの送信パルス生成回路2200が、各々の送信ビーム成形器チャネルのために使用される。16ビットA波形ワード2202は、A信号の微細遅延、パルス波、および不感時間を符号化するために使用される。26ビットB波形ワード2203は、B信号の微細遅延、パルス波、および不感時間を符号化するために使用される。波形ワード2202、2203は、たとえばFPGA内のメモリ内に記憶することができる。送信出力信号の周波数は、送信クロックの周波数によって決定される。制御入力は、FPGA内にインプリメントされる送信コントローラ1814から由来する。これらは、以下で説明し、図22~22Cに示すパルス計数2204、TXTRG2206、および様々なクロックで良い。

[0128]

送信パルスの生成は、TXTRGパルス2206が、チャネル制御盤1814から受信されると開始する。TXTRG信号2206は、送信ビーム成形器チャネルに送信され、送信ビーム成形器の遅延が参照される信号である。TXTRGパルス2206は、TXCLK2 2246で示される送信周波数クロックサイクルの1/2間隔の計算を開始する。現在のハードウェアインプリメンテーションは、送信クロックの2倍のクロックを使用する。粗遅延2210は、クロックTXCLK2 2246によって計時される粗遅延計数器2248によってインプリメントされる。信号TXTRG2206は、計算を開始させる。

[0129]

COARSE DONE信号2208は、TXCLK2 2246のクロックサイクル 数が、粗遅延入力変数値2210に達した時に生成される。COARSE DONE信号 2208は、マルチプレクサ2250および2252から成るバイト選択回路、マルチプ レクサ 2 2 5 4 および 2 2 5 6 から成るパルス反転選択回路、並びに 8 : 1 並列 / 直列回 路2212および2213を可能にする。16ビット波形ワード2202および2203 は、16ビットレジスタ2216および2217内に転送される。A波形レジスタ221 6の出力は、部分波形: Partial _ Waveshape _ A (7:0) 2 2 6 0 お よびPartial_Waveshape_A(15:8)2261から成る。Part i a l __W a v e s h a p e __ A (7 : 0) 2 2 6 0 は、マルチプレクサ 2 2 5 4 および 2 2 5 6 から成るパルス反転回路を介して、8:1並列/直列回路2212または8:1 並列/直列回路2213に転送される。Partial_Waveshape_A(7: 0)2260の転送後、Partial_Waveshape_A(15:8)2261 は、マルチプレクサ2254および2256から成るパルス反転回路を介して、8:1並 列/直列回路2212または8:1並列/直列回路2213に転送される。バイト選択信 号 2 2 1 4 は、P a r t i a l _ W a v e s h a p e _ A (7 : 0) 2 2 6 0 またはP a r t i a l __W a v e s h a p e __A (1 5 : 8) 2 2 6 1 のどちらを多重化して、パル ス反転回路に送るかを制御する。こうして、Waveshape A2202は、8:1 並列/直列回路に転送され、1ビットデータ流に直列化される。

[0130]

図 2 2 から分かるとおり、W a v e s h a p e __ B 2 2 0 3 の転送は、同様に行われる

[0131]

8:1並列/直列回路2212および2213は、二重データレート(DDR)出力を有する。COARSE DONE2208は、出力パルスの数の計算を開始する。パルス数計数器が、パルス数の計算を終了する場合、イネーブル信号224は低くなり、レジスタ2216および2217は部分波形の出力を停止する。「A」位相2202の16ビット波形は、2つのTXCLK2 2246サイクルで1つの直列ビットに転換される。「B」位相2203の16ビット波形も、2つのTXCLK2 2246サイクルで1つの直列ビットに転換される。パルス反転は、信号が並列/直列回路に送信される前に、「A」および「B」位相をスワッピングすることによって達成される。信号スワップは、パルス反転信号2258が、パルス反転MUX回路2254および2256で可能になる場合

に行われる。

[0132]

二重データレート(DDR)出力を有する8:1並列/直列回路は、送信クロックの8倍の周波数のTXCLK8 2266を使って計時される。DDR出力では、波形は、送信クロック周波数の16倍のレートでシフトアウトされる。8:1並列/直列回路2212または8:1並列/直列回路2213からの信号は、LVDS規格を使用してFPGAから転送された後、クロックTXCLK16 2236によって再同期化される。

[0133]

「A」位相信号は、低ジッター正エミッター結合論理(PECL)フリップフロップ 2 2 3 4、および低ジッタークロック、TXCLK 1 6 2 2 3 6によって、送信周波数の 1 6倍で再同期化される。これは、FPGA内部の回路によって加わるジッターを排除することができる。「B」位相信号も、フリップフロップ 2 2 3 5によって再同期化される

[0134]

「A」および「B」信号は共に、個々のドライバ回路 2 2 3 8 、 2 2 4 0 に行き、それぞれのカレントドライブの機能を増加させる。ドライバの出力は、信号 T X B 2 0 0 4 および T X A 2 0 0 2 になり、フロントエンド回路 2 0 0 0 内の送信マルチプレクサに接続する。

[0135]

波形データ2202および2203の再送信は、パルス計数器2242が、パルス計数 入力変数2204によって指定される数に達し、イネーブル信号2244が状態を変える までで続く。

[0136]

波形 A 2 2 0 2 を構成する 1 6 ビットワードは、ある送信サイクルから次の送信サイクルに変化する。同じことは、Waveshape_B2203にも適用される。これは、あるサイクルから次のサイクルまで、任意に指定されるパルス波を有する送信波形の生成を可能にする。Waveshape_A2201およびWaveshape_B2203は、個々に指定される。たとえば、奇数または偶数の送信波形が生成される。

[0137]

図22A~22Cは、「A」および「B」信号の微細遅延、パルス波、および不感時間を変更するために、波形データをどのように使用するかを示す。この実施例では、「B」出力は、送信周波数期間の1/2だけ遅延することを除いて、「A」出力と同じである。図22Cは、「A」および「B」位相で任意の波形を生成できることを示す。Ny Waveshape_Aは、その前の波形とは異なり、任意のWaveshape_Bはその前の波形とは異なる。図22Cの実施例では、Waveshape_A1(15:0)およびWaveshape_A3(15:0)に使用される16ビット波形は、別の波形と異なる。この実施例では、Waveshape_B(15:0)は2回繰り返されるが、Waveshape_Bが前のWaveshape_Bと異なるように指定することが可能である。AおよびB波形は独立しており、コード化励起法、たとえば造影剤イメージングおよび非線形イメージングを伴う用途に私用される送信波形をインプリメントするために使用することができる。

[0138]

TXPower信号(図18bに「TX高電圧」として示す)は、送信パルサーの出力の振幅を制御することができる。このインプリメンテーションに示されるとおり、TXPowerはすべての送信チャネルに共通である。任意に、各々の送信チャネルの出力パルスの振幅は、個々に制御することができる。

[0139]

図19は、例示的なビーム成形器制御盤1900を示すシステム信号処理ブロック図である。ビーム成形器制御盤1900は、ビーム成形器制御装置、および信号処理ブロック1716の例示的な実施態様である。ビーム成形器制御盤1900の構造および動作は、

10

20

30

40

20

30

40

50

当業者に一般的に周知されている。例示的なシステムの実施態様は、たとえば、ECG、呼吸作用、被検体の体温、または血圧の1つまたは複数の生理学的信号源1901を取得、処理、および表示する機能を有することが可能である。生理学的信号取得プロック1902は、こうしたタイプの生理学的信号を取得できる信号取得モジュールを含むことができる。

[0140]

コンピュータユニット 1 9 0 3 へのデータ転送は、データをビーム成形器制御盤 1 9 0 0 からコンピュータユニット 1 9 0 5 に転送する。各実施態様は、この転送のために、当該技術分野で周知されている P C I E x p r e s s バス 1 9 0 4、または類似のバスを使用することができる。

[0141]

図20は、フロントエンド回路変換器1702、送信出力ステージ1703、並びに受信MUX1704および送信MUX1708の例示的な略図2000である。その他の例示的なフロントエンド回路も、上記のシステムと共に使用することができる。たとえば、米国特許第6,083,164号「Ultrasound Front-End Circuit Combining the Transmitter and Automatic Transmit/Receive Switch」に記載されているフロントエンド回路を使用することができ、この特許は、引用することにより全体的に本明に援用し、本明細書の一部を構成する。図20に示す例示的な回路2000は、素子がクティブアパーチャの一部である場合に、素子を受信チャネルに接続する多重化機能を提供する。また、フロントエンド回路は、本明細書に記載するとおり、受信チャネルを送信チャネルから絶縁する。送信出力ステージは、送信パルス発生器1813からの送信波形を受信し、その結果、送信パルス情報を送信高電圧と結合し、アクティブ送信アパーチャの一部である素子において高電圧波形を生成する。

[0142]

図20に示す例示的な略図では、送信パルシングは、D1 2010、D2 2012 QTDP 2008, QTDN 2006, QTXMUXP 2014, QTXMUX - 2016およびT1 - 2018によって行われる。送信時、アクティブ送信アパーチ ャ内に含まれる送信出力ステージは、QTXMUXP 2014およびQTXMUXN 2016の電源を投入することによって接続され、ゲート駆動信号TXA 2002およ びTXB 2004がQTDN 2006およびQTDP 2008に到達することを可 能にする。送信パルシングの際、QTDN 2006またはQTDP 2008は、意図 する送信波形を生成するのに必要なタイミングで個々に電源が投入される。パルサー出力 は、二次変換器LTXS 2038の左端に出現し、右端は、D1 2010およびD2 2012によって0V付近にクランプされ、D1 2010およびD2 2012は、 たとえば通常の高速シリコンスイッチングダイオードで良い。アクティブパルシングの際 、受信多重化スイッチSW1 2020も電源が切られ、付加的な隔離が提供される。送 信パルサーの出力の振幅は、T1 2018~R1 2022の一次の中心タップに印加 される送信電源電圧によって決定される。2つの電圧源V1 2024およびV2 26が利用可能であり、V1 2024はV2 2026より大きい。これらの電圧源は . FETスイッチQLSH 2028、QLSL 2030およびダイオードD3 3 2 に示すように、R 1 2 0 2 2 で共通ノードに接続される。電源電圧の一方または他 方は、制御信号 V 1 N E 2 0 3 4 および V 2 N E 2 0 3 6 を使用して、Q L S H 2028またはQLSL 2030の電源を入れることによって選択される。ダイオー 2032は、V1 2024がR1 2022に接続されると、電流がV1 024からV2 2026に流れるのを防止するのに役立つ。この構成は、電圧記憶キャ パシタC4およびC5に保持される電源電圧を充電または放電する必要をなくすため、送 信電源電圧を2つのレベル間で迅速に切り換えることを可能にする。

[0143]

受信切換えは、QTDP 2008、QTDN 2006、QLSH 2028、QL

SL 2030およびSW1 2020によって行われる。SW1 2020は、GaASPHEMT(ガリウムヒ素擬似格子整合高電子移動トランジスタ)などのタイプの単極単投(SPST)または単極双投(SPDT)スイッチで良い。あるいは、受信多重化スイッチは、その他のタイプの電界効果トランジスタまたは双極トランジスタと共にインプリメントされる。SW1 2020は、SPDTスイッチである場合、図20に示すように構成され、一方の端子は終端抵抗器に接続され、他方の端子は受信チャネル入力に接続される。SW1 2020がSPSTスイッチである場合、終端抵抗器に接続される端子、および終端抵抗器は取り除かれる。

[0144]

受信間隔では、受信多重化スイッチは、アレイ素子および受信チャネル間が接続するよ うに構成される。パルサードライブMOSFETQTDN 2006およびQTDP 008は共に、受信時に電源が投入され、QLSH 2028、QLSL 2030、Q TXMUXN 2016およびQTXMUXP 2014は電源が切られる。その結果、 LTXS 2038は、その漏れインダクタンスを受信信号と直列のインピーダンスとし て主に提示する。受信信号が、順方向バイアスD1 2010またはD2 2012には 小さすぎる場合、これらのダイオードは、接合キャパシンタスに支配される高いシャント インピーダンスを提示する。L1 2040および漏れインダクタンスLTXS 203 8は、受信モードの入力インピーダンスを平均にして、D1 2010、D2 2012 の接合キャパシンタス、および受信マルチプレクサを形成する連結スイッチのキャパシタ ンスを補償する。フロントエンド回路の別のインプリメンテーションでは、図21に示す ように、信号RXCLMPは排除され、その機能はTXAおよびTXBによって実行され る。この回路の送信機能は、図20の回路と同じであり、QTXMUXNおよびQTXM UXPは、信号TxDriveNおよびTXDrivePをゲート制御する。受信モード では、QTXMUXNおよびQTXMUXPは電源が切られ、その結果、信号TXAおよ びTXBを遮断する。レジスタR8およびR9はQTXMUXNおよびQTXMUXPを シャントし、その結果、TXAおよびTXBは、受信モードの持続時間だけ高く駆動され 、QTDNおよびQTDPのゲート上の電圧は徐々に増加し、これらのMOSFETスイ ッチが滑らかに作動する。受信モードの場合のQTDNおよびQTDPの滑らかな作動は 、図20の回路の信号RXCLMPによって制御される。図21では、レジスタR5およ びR6は、QTDNおよびQTDPのゲート上で電圧を取り、送信動作後に、送信多重化 スイッチの電源が切れると接地する。

[0145]

パルサーは、スイッチ選択可能なレベルの電源と共に中心タップ変換器およびNMOSFETを使用し、名目上方形波を生成する。供給スペクトルを制御するには、制御インピーダンス同軸ケーブルを介して振動子素子に接続する時に、直列およびシャント抵抗を使用する。これらは、パルサーの動作時にソースインピーダンスの時間変化を減少させ、送信パルスの直後の間隔で、振動子の終了を送り返す役割を果たす。最終ステージのMOSFETの駆動回路は、この略図には示されていない。この回路(以下のとおり、マルチプレクサの遠端にある)は、個々に切り換えられるMOSFETパルス増幅器、または必要な駆動を提供するのに十分なCMOSバッファの集合である。

[0146]

パルサーに必要な変換器は、PCB上プリントされた巻線として構築され、PCBの両側に固締された小型フェライトスラブによって、巻線の周囲が補強される。この技術は、フェライトスラブを適切にパッケージすることができれば、自動化組立てに適する。

【実施例】

[0147]

以下の実施例は、本明細書の請求項に係る物品、デバイス、および / または方法の製造および評価方法の完全な開示および説明を当業者に提供するものであり、本発明を単に例示的に示すことを意図しており、発明者が考える発明の範囲を制限することを意図するものではない。数(たとえば、数量、温度など)には正確を期すように注意を払ったが、多

10

20

30

40

少の誤差および偏差はあると思われる。

[0148]

実施例1

図23は、本発明の一実施態様による例示的なシステムを示すブロック図である。例示的なシステム2300は、たとえば最大256の素子を有する線形アレイと結合される。マイクロ同軸ケーブル2304の束は、アレイ2302と処理ユニット2306との間の信号の送信を提供する。例示的なシステムは、処理ユニットをさらに備える。

[0149]

処理ユニット2306は、2つの主なサブシステムに仕切られる。第1のサブシステムは、フロントエンド2308であり、ビーム成形器、フロントエンド電子回路、ビーム成形器コントローラ、および信号処理モジュールを備える。第2のサブシステムは、コンピュータユニット2310、またはバックエンドである。フロントエンドサブシステム2308は、送信信号の生成、受信信号の取得、および信号処理に関連する。バックエンド2310は、既製のPCマザーボードで良く、これは、システム制御、信号および画像処理、画像表示、データ管理、並びにユーザインターフェースに関連する。データは、たとえば、当業者が当該技術分野で周知するとおり、PCIExpressバスによって、フロントおよびバックエンドサブシステム間で転送される。

[0150]

受信信号を処理するモジュールは、本明細書で以前に記載したとおり、受信ビーム成形器である。送信信号を生成するサブシステムは、やはり本明細書で以前に記載したとおり、送信ビーム成形器である。送信および受信ビーム成形器の各々のチャネルは、アレイ2302内の別個の素子に接続される。各々の素子における個々の送信または受信信号の遅延および振幅を変えることによって、ビーム成形器は、深さの関数としての焦点深度、アパーチャサイズ、およびアパーチャウィンドウを調節することができる。図23の例示的なシステムは、当業者が当該技術分野で周知している1つまたは複数の様々な超音波動作モードをサポートする。これらのモードを以下の表2に記載する。

【 0 1 5 1 】 【表 2 】

表2 サポートされるモード

| | BE-F | · · · · · · · · · · · · · · · · · · · |
|---------------------------------------|-------------------|---------------------------------------|
| | ME-F | 75 |
| • | PWドップラー | • |
| · · · · · · · · · · · · · · · · · · · | カラーフロー(速度)ドップラー | |
| | パワードップラー | |
| | 組織ドップラー | |
| | 第2高調波 | 11 |
| ···· | トリプレックス | |
| 1-1 | EKV | |
| | ECGトリガイメージング | |
| ., | 3 - Dイメージング | |
| | 3 - Dリアルタイプ (4Hz) | |
| | RFE-K | |
| | 解剖学的Mモード | |

システム仕様

図 2 3 に示すシステムの例示的な仕様は、たとえば以下の表 3 に記載する仕様を含む。 【 0 1 5 2 】 10

20

30

【表3】

表3 システム仕様

| サポートされる振動子数 | 最大 256 | |
|------------------------------|-------------------------|--|
| 送信チャネル(アクティブアパーチャ) | 64 | |
| 受信チャネル | 64 | |
| サポートされる振動子 | 線形、曲線線形 | |
| 送信周波数範囲 | $15\sim55~\mathrm{MHz}$ | |
| データ取得方法 | 直交サンプリング | |
| BFサンプリング周波数範囲 | $15\sim62~\mathrm{MHz}$ | |
| 受信BF 後細遅延 インプリメンテーション | 補間フィルタ | |
| 受信遅延分解能 | T/16 | |
| ADCピット数 | 10 | |
| 送信遅延分解能 | T/16 | |
| TGC | はい | |
| 合成アパーチャ | はい | |
| 最大送信電圧 | 80 Vpp | |
| 送信電力制御 | はい | |
| 多重送信焦点領域 | はい | |
| 送信サイクル調節 | 1-32 | |
| 最大Bモードフレームレート | 200 | |
| CFIの最大フレームレート | 160 | |
| PWドップラーの最大PRF | 150 KHz | |
| CFIの最大PRF | 75 KHz | |
| 、 ップラービームステアリング | はい | |
| シネバッファサイズ | 300フレーム | |
| 主理学的信号取得 | はい | |
| | 1つ以上 | |

10

20

30

システムカート

システム、またはその一部は、たとえばカートなどの移動可能な構成内に収容され、ビーム成形器の電子回路2316、コンピュータユニット2310、および電源ユニット2312を含む。ユーザインターフェースは、カスタムコントロールを含む一体型キーボード2318、トラックボール、モニター、スピーカ、およびDVDドライブを備える。カートのフロントパネル2320は、アレイベースの振動子2302、並びにECG、血圧、および温度など、マウスの生理学的情報を接続するコネクタ2322を有する。カートの後部周辺パネル2314は、リモートモニター、フットスイッチ、およびネットワーク2324などの様々な周辺デバイスの接続を可能にする。カートは、様々な電子回路の熱を制御するための冷却ファン2326、エアガイド、および換気口のシステムを有する。【0153】

40

一実施態様では、コンピュータユニット 2 3 1 0 は、たとえば M i c r o s o f t W i n d o w s (登録商標) X P などのオペレーティングシステムを実行する既製の I n t e 1 アーキテクチャプロセッサで良い。コンピュータユニット 2 3 1 0 は、たとえば、 I n t e 1 3 G H z C P U (X e o n デュアルプロセッサ、またはハイパースレッディングによる P 4)、 2 G B D D R メモリ、ケーブルコネクタを含む P C I E x p r e s s x 4 、 1 0 0 M b p s E t h e r n e t (登録商標)、 U S B 2 . 0 、 1 0 2 4 x 7 6 8 x 3 2 b p p @ 1 0 0 H z が可能なグラフィックスコントローラ、音声出力

(ステレオ)、2×120GB 7200 RPMハードディスクドライブ(O/S+ソフトウェアに1つ、ユーザデータに1つ)、および力率補正を含む300W ATX電源から構成される。

[0154]

一実施態様では、電源ユニット2312は、以下から構成される:汎用ACライン入力 (100、120、220~240VAC、50または60Hz)、ただし、AC入力は システムAC入力端子ブロックに接続し、IEC端子ブロックを使用するAC配電を有 する取外し可能なケーブルによって提供される。一実施態様では、突入電流は、電源投入 から最初の100mgの間、6A以下に制限される。図23のシステムカート、および本 発明のその他の実施態様は、さらにシステムケーブリング2328から構成される。シス テムケーブリング2328は、メインACラインコード、ラインフィルタ用索類、回路ブ レーカ、電源ユニット、電源ユニット2312内部のAC索類、コンピュータユニット2 3 1 0 の電源コード、モニターの電源コード、DVDドライブの電源コード、ファントレ - 2 3 2 6 の電源コード、および本発明による実施態様に使用されるその他の電源索類を 含む。システムケーブリング2328は、器具電子回路のサブラック電源ケーブル、PC Expressケーブル、振動子コネクタケーブル、マウス情報システム(MIS) ケーブル、3Dステージケーブル、スタンドバイスイッチケーブルなどを含む器具電子回 路のケーブルをさらに含む。システムケーブリング2328は、ビデオ延長ケーブル(V GA、DVI、SVideoなど)、キーボード/マウス延長ケーブル、キーボードスプ リッタ、マウススプリッタ、リモートマウスケーブル、リモートビデオケーブル、USB 延長ケーブル、プリンタ延長ケーブル、スピーカ延長ケーブルなどのコンピュータケーブ ルをさらに含む。

[0155]

冷却

濾過された周囲空気は、ファン 2 3 2 6 の使用により、たとえば、ビーム成形器電子回路(つまり、ビーム成形器カードケージ 2 3 1 6、およびコンピュータユニット 2 3 1 0)を含むシステムカートの電子回路に供給される。冷却システムは、たとえば、一実施態様では、 + 1 0 ~ + 3 5 の周囲動作温度範囲をサポートし、排気温度は、周囲温度より上の 2 0 未満に維持されるが、その他の周囲動作温度範囲は本発明の範囲内で考えられる。

[0156]

電磁波干渉(EMI)シールディング

一実施態様では、例示的なシステムには、外部の電磁エネルギーが、システムの動作を 干渉するのを防止し、システムが生成する電磁エネルギーがシステムから放射されるのを 防止するため、接触 E M I シールドが備えられる。

[0157]

システムシールディングは、振動子ケーブル 2 3 0 4、アレイ 2 3 0 2、および振動子コネクタ 2 3 2 2 に延在する。コンピュータ 2 3 1 0 および電源ユニット 2 3 1 2 は、システム内の個々にシールドされたエンクロージャ内に収容される。すべてのシールドは、シールド間のインピーダンスが低い状態で、ほぼ接地電位に維持される。システムのシャーシ接地と接地との間は、実質的に直接接続される。また、一実施態様では、AC電源は、電源ユニット 2 3 1 2 の一部である絶縁変換器によって、システム電源から絶縁される

[0158]

電子回路の概略

本発明による例示的なシステムの電子回路のの一実施態様の概略を図24に示す。この図では、例示的なシステムは、電源ユニット2402、器具電子回路差ブラック、およびコンピュータユニットから成る。電源ユニット2402は、ACおよびDC電力をカートに分配する。たとえば、48VのDC電圧は、器具電子回路サブラックに供給されるが、その他の電圧は本発明の範囲内で考えられる。器具電子回路サブラックは、ビーム成形器

10

20

30

40

制御盤 2 4 0 4 、 4 つの同じチャネル基板 2 4 0 6 、およびバックプレーン 2 4 0 8 を収容する。基板 2 4 0 6 は、たとえばブラインド嵌合コネクタを介してバックプレーン 2 4 0 8 と嵌合する。器具電子回路は、たとえば P C I エクスプレス接続 2 4 1 0 を介してコンピュータユニットと通信する。

[0159]

チャネル基板

例示的なチャネル基板は、図18a~18dに示し、これらの図に関連して以前に説明した。チャネル基板2406は、送信ビーム成形に適するタイミングで送信信号を生成し、受信信号を取得、デジタル化、およびビーム成形する。図24の例示的な実施態様では、4つのチャネル基板2406があり、各々の基板は16の送信チャネルおよび16の受信チャネルを備える 各々のチャネル基板2406は、送信出力ステージ、電源回路構成、送信ビーム成形器用のFPGA、受信ビーム成形器の部分和を提供するためのFPGA、ビーム成形器バス、およびバックプレーンとの接続を含む64のフロントエンド回路も備える。

[0160]

図18aで分かるとおり、4つのフロントエンド回路は、各々の送信および受信チャネルに多重化される。アレイには、各々の素子に1つのフロントエンド回路があり、各々のフロントエンド回路は、図18a~18dに関して以前に説明したとおり、送信出力ステージ、送信および受信マルチプレクサスイッチ、ダイオードリミッタ、並びに受信フィルタリング用の構成要素を備える。

[0161]

送信チャネルおよび送信出力ステージは、約15~約55MHzの範囲の指定の周波数、並びにサイクルカウントおよび振幅で双極パルスを生成する。各々のチャネルによって生成される送信波形は、送信周波数の期間の約1/16に相当する分解能を有するその他のチャネルに対して特定の遅延を有する。アクティブ送信アパーチャ全体の遅延プロファイルは、送信ビーム成形器コントローラに y よって制御される。低ジッターのマスタークロックは、送信バースト信号を生成するために使用される。送信出力ステージは、アポダイズド送信アパーチャを形成するために、チャネルごとにピークピーク電圧を調節する手段を備える。

[0162]

受信チャネルは、可変ゲイン調節を提供し、受信信号をフィルタリングおよびデジタル化し、並びに受信ビームを形成する。ゲインは、前置増幅器としても動作する可変ゲイン増幅器でインプリメントされる。ゲインは、TGC曲線として周知の予め決められたゲインプロファイルにより、超音波ラインの取得中に変化する。アンチエイリアシングフィルタは、エイリアシングを防止し、ノイズの帯域幅を制限するために、ADC(アナログデジタル変換器)の前に配置される。

[0163]

図18aに示すとおり、信号は直交信号として取得されるので、デュアルADC1807、1808は各々のチャネルに使用される。ADCクロックは、互いに90°位相する。サンプリング周波数は、使用するアレイの中心周波数に従って設定される。ADCの10ビット出力は、デュアルポートRAMに送信される。受信ビーム成形器は、直交サンプルを読み取り、受信ビーム成形器コントローラによって制御される動的受信集束スキームに従って補間フィルタリングを行う。補間フィルタリング後、各々の受信チャネルからの出力は加算され、高速データ転送バスを介してCPUに送信される。

[0164]

受信ビーム成形器は、RX制御バスを介してセットアップされる。送信ビーム成形器は、TX制御バスを介してセットアップされる。制御パラメータは、各々の超音波ラインの開始以前に更新される。制御パラメータは、TXアパーチャ、TX遅延プロファイル(粗遅延および微細遅延)、RXアパーチャ、RX遅延プロファイル(初期、粗遅延、および微細遅延)、RX位相、並びにRXアポダイゼーションである。すべての制御パラメータ

10

20

30

40

が設定され、システムの用意ができると、開始(SOL)信号が送信され、送信/受信サイクルを開始する。

[0165]

送信出力ステージ

送信チャネルの多重化は、送信出力ステージの前に行われる。送信ビーム成形器は、最大256個の素子を有するアレイで動作することができるので、1つの素子に1つ、256個の送信出力ステージが存在する。図20および21に示し、これらの図に関して説明するとおり、各々の出力ステージは、中心タップ変換器を駆動する2つのMOSFETから成り、中心タップにおける電源電圧はパルス振幅を制御する。出力波形は、可変サイクル数を有するほぼ方形波である。変換器の二次の一方の端部はアレイ素子に至り、他方の端部は受信保護回路に至る。受信インピーダンス素子は、インピーダンス整合およびフィルタリングを提供する。各々のMOSFETと直列のFETスイッチは、多重化を提供する。変換器および誘導子は、たとえば、プリント回路基板上のトレースとしてインプリメントされる。変換器には、基板の開口部内に挿入されるフェライト磁針がある。

[0166]

送信チャネル

各々の送信チャネルは、図18で分かるとおり、4つの出力ステージに多重化される。チャネルごとに2つの送信信号があり、プッシュプル出力ステージの各々の位相を駆動する。図20および21で分かるとおり、送信チャネルのアナログセクションは、適切な増減時期に、出力ステージのMOSFETのゲートキャパシタンスを駆動することが可能なプッシュプルタイプのドライバ回路から成る。これらは、アナログスイッチにより、出力ステージに多重化される。

[0167]

送信ビーム成形器

図22で分かるとおり、送信ビーム成形器は、DDRメモリを使用して、最大約800 Hzで計時される送信波形を生成する。各々のチャネルは、DDRメモリ出力を使用する。出力クロックレートは、中心周波数(cf)の約16倍であり、それによって適切な遅延分解能の機能を提供する。ジッターは、PECLでDDR出力を再計時することによって減少する。図22Aで分かるとおり、約16倍のクロックレートでは、送信波形整形は、正または負の半周期の幅を調節することによって行うことができる。この機能は、正および負の半周期間に「不感時間」を導入し、出力パルスの波形を改善することができる。

[0168]

フロントエンド回路

256個の素子から成る振動子アレイの場合、1つのセクションが各々のアレイ素子に専用の256個のフロントエンド回路セクションがある。図17で分かるとおり、各々のフロントエンド回路は、フロントエンド変換器1702、送信出力ステージ1703、送信MUX1708、受信MUX1704、ダイオードリミッタ、および受信フィルタリング用の構成要素を備える。

[0169]

受信チャネル

図17で分かるとおり、各々の受信チャネルは、受信信号の取得に関連する回路素子を含む。受信マルチプレクサ1704は、64個の受信チャネルをアクティブアパーチャ内の素子に接続し、これらの素子は、256素子アレイ内の最大64個の素子のサブセットである。

[0170]

受信ビーム成形器

図17に示す類の受信ビーム成形器は、受信アパーチャの各々のチャネルが取得したデジタルデータを個々に処理および加算するモジュールである。その機能としては、たとえば、受信アパーチャサイズの動的制御、つまり、各々の受信サンプルの取得時に使用されるチャネル数、受信アポダイゼーションの動的制御、つまり、受信アパーチャに適用され

10

20

30

40

るウィンドウ、動的受信集束、つまり受信信号のアップサンプリング、および各々のサン プルの取得時に、補間フィルタの使用により、各々の受信チャネルに適用される遅延の調 節、並びにアレイ内のアパーチャ位置の変化が挙げられる。

[0171]

チャネル基板構成

図24の例示的なに示すように、4つのチャネル基板2406があり、各々のチャネルは、26の送信チャネルおよび16の受信チャネルを含み、これらのチャネルはすべて、バックプレーン内に差し込まれる。各々のチャネル基板には、バックプレーン内の位置に基づいてアドレスが割り当てられ、各々の基板を個々に制御することができる。

[0172]

ビーム成形器制御盤

図24の例示的なシステムのビーム成形器制御盤2404は、ホストCPU(バックエンド)に対するデータのアップリンク、並びにハードウェア電子回路の集中タイミングおよび制御を提供する。ホストCPUに対するリンクは、PCI Expressバス2410を介して行われ、レーンごとに各方向に約250MB/秒のデータビットレートを可能にする。×8レーン幅PCI Expressリンクは、約4GB/秒のピークフルデュプレックス帯域幅を提供する。

[0173]

TX/RXコントローラ 2 4 1 2 は、送信ビーム成形器および受信ビーム成形器に対するフレーム開始およびライン同期開始信号を使用して、マスタータイミングを提供する。これは、カスタムローカルバスを介して、メモリ内のビーム成形器パラメータを設定する。ビーム成形のためのすべての低ジッタークロック周波数は、ビーム成形器制御盤 2 4 0 4 上で生成される。

[0174]

各々のチャネル基板 2 4 0 6 からの R F 部分和データは、同期アパーチャデータ 2 4 1 6 と共に加算される 2 4 1 4。次に、光線ラインデータは、先入れ先出し(F I F O)メモリ 2 4 1 8 内に入り、R F シネバッファ 2 4 2 0 にコピーされる前に、そこに一時的に配置される。R F シネバッファ 2 4 2 0 は、R F シネバッファ 2 4 2 0 は、R F データのフルフレームを記憶し、ランダムにアクセス可能である。データは、R F シネバッファ 2 0 2 0 から読み取られ、P C I E x p r e s s 2 4 1 0 を介してホスト C P U にコピーされる。あるいは、データは、信号プロセッサモジュール 2 4 2 2 によって処理されてから、メインコンピュータユニットに送信することができる。

[0175]

制御パラメータのデータトラフィック制御および読取り/書込みは、内蔵 C P U 2 4 2 4 によって促進される。内蔵 C P U 2 4 2 4 自体は、P C I E x p r e s s l i n k 2 4 1 0 を介して、ホスト C P U がアクセス可能である。ビーム成形器制御盤 2 4 0 4 によって提供されるその他の機能は、生理学的取得システムおよび電源の監視である。本明細書で以前に参照した図 1 9 は、ビーム成形器制御盤 1 9 0 0 の一実施態様のブロック図である。

[0176]

TX/RXコントローラ

送信ビーム成形器制御装置:

送信(TX)ビーム成形器制御装置は、各送信ラインの送信ビーム成形器パラメータを更新する。パラメータは、送信中心周波数(fc)における粗遅延数、微細遅延サイクル数(16×fcにおける)、送信サイクル数、送信選択、および送信電圧を含む。送信ビーム成形器の制御は、二重モード、三重モード、または複数の焦点域のパラメータの更新も予定する。

[0177]

受信ビーム成形器の制御装置:

受信ビーム成形器制御装置は、各々のチャネルの受信遅延プロファイル、アパーチャサ

10

20

30

40

20

30

40

50

イズ、およびアポダイゼーションを制御する。遅延制御は、粗遅延および微細遅延から成り、これらは、それぞれデュアルポートRAM読取りポインタ、および補間フィルタ係数セレクタビットによって制御される。

[0178]

アパーチャ制御信号は、各々のチャネルがアクティブになる時期を指定することによって、アパーチャサイズを動的に制御する。これは、補間フィルタの最終出力のクリア信号を制御することによって行われる。動的受信アポダイゼーションは、各々のチャネルの信号が乗算される5ビットのアポダイゼーションデータによって制御される。受信制御信号は、図26に示す入力サンプルクロックレートで制御RAMから読み取られる。

[0179]

送信/受信同期化:

送信/受信同期化のブロック図を図27に示す。BモードおよびMモードイメージング の場合、異なる送信および受信周波数を使用することができる。しかし、クロックは非同 期なので、送信サイクルと受信サイクルとの間のライン間タイミング差ジッターが導入さ れる。図27の実施態様に示すように、送信および受信クロックを同期化する方法は、プ ログラム可能なドライバ(TX_除算器)2714を使用して、送信クロック(TXCL K×16)から受信クロック(RXCLK_B)を生成することである。受信周波数は、 一定の比率の送信周波数である。比率は、送信クロック周波数×16をNで除算した値で あり、Nは整数である。たとえば、30MHzの送信クロック周波数、および26.7M H z の受信クロック(R X C L K __ B) 周波数を生成するには、 T X __除算器 2 7 1 4 は 、18で除算するように設定される。除算器の性質により、RXCLK__ Bは、TXCL K×16と良好な位相整列状態にあり、2つのクロックは常に、最小位相差を有する。R XCLK__ Bは、ライントリガ(SOL)2702の開始を同期化するために使用される 。 ライントリガの同期化の開始(SOL_S)2704は、TX_TRGを生成する。T $X _ TRGは、<math>TX _ TRG SYNC2716$ によって $TXCLK \times 8$ に同期化される 。SOL_SおよびTX_TRG間の遅延は、必要に応じて加算することができる。TX TRGは、送信サイクルを開始するように送信ビーム成形器に信号を送信する。RXG ATEはRXCLK__ Bに同期化され、データの取得を開始するように受信ビーム成形器 に信号を送信する。乗算器(RX PLL)2718は、I/Qクロック発生器2720 がIおよびQクロックを生成するために必要とするRXCLKx4クロック周波数を提供 する。

[0180]

図27Aは、ライントリガ(SOL)2702の開始を、送信クロックと受信クロックとの間の位相差が既知の状態になる時まで遅延させることによって、送信サイクルと受信サイクルとの間の一貫した同期化を維持する別の方法を示す。SOLトリガ2702は、TX_RX_SYNCパルスによって同期化される。TX_RX_SYNCパルスは、TX_Syncタイマー2722によって生成される。次に、ライントリガ(SOL_S)2704の同期化された開始は、送信ビーム成形器2706および受信ビーム成形器データの取得のための制御タイミング信号を開始させることができる。TX_TRGは、送信サイクルを開始させるように送信ビーム成形器に信号を送信する遅延バージョンのSOL_Sである。TX_TRGは、TXCLKに同期化される。送信ビーム成形器2706は、フロントエンドモジュールに対するTXGATEマルチプレクサ制御信号およびTXA / TXB送信パルスを生成する。RXGATEは、FXCLK2710に同期化される。

[0181]

送信 2 7 0 8 および受信クロック 2 7 1 0 間の位相差は、 T X __ S y n c __ P e r i o d 2 7 1 2 が正確に計算される限り一定である。 T X __ S y n c __ P e r i o d 2 7 1 2 は、同期化を達成するために必要な最小数の送信クロックサイクルである。たとえば、送信クロック周波数が 3 0 M H z であり、受信クロック周波数が 2 5 M H z である場合、 T X __ S y n c __ P e r i o d 2 7 1 2 は、 6 サイクルの送信クロックである。

[0182]

クロック発生器

クロック発生器 2 4 2 8 は、送信および受信ビーム成形に適するクロック周波数を提供する。クロック発生器 2 4 2 8 は、低ジッターマスタークロック、プログラム可能除算器、クロックバッファ、および再同期化回路を備える。周波数は、送信周波数(fc) - 2 5 ~ 5 0 M H z 、受信周波数 - - 同相および直交の 2 0 ~ 5 0 M H z 、デジタルクロック - - fc x 2 、 x 4 、 x 8 、 x 1 6 である。この例示的な実施態様に使用される最高速のクロックは、800 M H z (50 M H z x 16)で良い。

[0183]

PCI Expressブリッジ

PCI Expressブリッジ 2426は、PCIバス2410を介してホストCPUおよび内臓CPU2424を接続する。これは、RFシネバッファ2420からホストプロセッサメモリへ、およびこの逆のDMA転送を可能にする。PCI Expressは、PCIおよびPCI-Xバスの通信モードに基づく。PCI Expressは、シングルまたはバースト読み/書きコマンドで、PCIおよびPCI-Xと同じメモリマッピングアドレス空間を使用する。しかし、PCI Expressは、スイッチを使用して異なるデバイスを接続するポイント間シリアルインターコネクトであるが、PCIおよびPCI-Xはパラレルマルチドロップバスである。PCI Expressは、カードエッジコネクタを介するか、またはケーブル上で、チップ間または基板間通信リンクとして使用することができる。

[0184]

PCI Expressリンクの帯域幅は、たとえば、RFデータ、MISデータ、および診断の場合、アップリンク - 2 1 0 MB / 秒バーストおよび 1 4 0 MB / 秒持続レート、書込み制御パラメータの場合、ダウンリンク - 2 0 MB / 秒バーストおよび < 1 MB / 秒持続レートで良い。

[0185]

合成アパーチャFPGA

チャネル基板 2 4 1 6 からの部分和ビーム成形器のRFデータは、合成アパーチャFPGA内で最初に処理される。この処理は、ビーム成形器の最終加算、合成アパーチャ、およびFIFOへの書込みを含む。

[0186]

RFシネバッファ

機能上、RFシネバッファ2420は、たとえば、1GバイトのデュアルポートRAMである。RFシネバッファ2420は、ラインおよびフレームに構成されたRFデータを記憶するランダムアクセスメモリブロックである。データは、非同期信号処理をサポートする様々なレートの入力および出力で良い。データ流は、インターリーブされたIおよびQビーム成形データから構成される。FIFOバッファは、ビーム成形器データの記憶装置を提供し、メモリは、次の表示期間でCPUによって読み取られる。

[0187]

一実施態様では、バッファの仕様は、たとえば、記憶装置 - 3 0 0 フルサイズフレーム (5 1 2 光線ライン× 1 0 2 4 サンプル / ライン× 3 2 ビットの I & Q データ) 、バッファサイズ - > 6 2 9 Mバイト、入力レート - 1 4 0 Mバイト / 秒 (R F データレート) 3 2 Mバイト / 秒 (ビデオレート)。

[0188]

非同期信号処理

上記の例示的な超音波システムの一実施態様によると、ある動作モードでは、1秒当たり数百フレームの範囲の非常に高い取得フレームレートが可能である。表示レートは、取得レートに等しい必要はない。ヒトの眼は限られた反応時間を有し、急激な運動の変化では、ローパスフィルタとして作用する。30fpsを超えるフレームレートは、感知される運動情報を増加する上で殆ど利点はない。このため、表示された超音波画像情報は、取

10

20

30

40

得レートが非常に高い場合、30fps以下の処理データレートで良い。取得を信号処理から分離するには、大型のRFバッファメモリを使用して、ビーム成形器出力データを記憶する。ビーム成形器の出力データ(date)をバッファするための例示的な構造を図28に示す。図28に示すように、メモリバッファ2800は、RFデータの多くのフレームを保持することができる。512波長の深さの場合、16ビットの直交サンプリングされたフルラインRFのは、4Kバイト(1024、I、Qサンプル*32ビット/対)を使用する。フレーム当たり512の光線の場合、1Gバイトのメモリバッファは512の2Dフレームを保持することができる。バッファに書き込まれるフレームのトラックを維持するには、書込みコントローラは、「最初のフレーム」および「最後のフレーム」ポインタを維持し、これらのポインタは、信号処理タスクによって読み取ることができ、読取りに使用可能なバッファ内の最初のフレーム、および読取りに使用可能な最後のフレームをそれぞれ指示する。

[0189]

アクティブな取得の際、ビーム成形器の加算出力は、書込みコントローラ2802によって次の使用可能なフレーム記憶域に書き込まれ、このフレーム記憶域は、一般に、「最後のフレーム」ポインタによって指示された直後の記憶である。各々のフレーム内のデータが取得されると、「最初のフレーム」および「最後のフレーム」ポインタが更新され、データは、バッファ内の正しいアドレスに書き込まれる。取得が停止(凍結)すると、バッファは次に、最後のNフレームを含み、「最初のフレーム」ポインタは、バッファ内の最も古いフレームを指示する。

[0190]

信号処理モジュール2422は、RFメモリバッファ2420にアクセスする。このモジュールは、表示フレームにおいて一度に1つの取得フレームにアクセスし、表示された概算データを生成する。システムが走査している間、タイマーは、信号処理モジュールに、表示フレームが必要であるという信号を送信する。この時、信号処理モジュール2422は、新しい取得RFフレームが使用可能であることを確認し、使用可能である場合、データを読み取って処理する。取得レートが、表示レートより速い場合、取得フレームは、処理および表示以前にデシメートされる。システムが凍結された後、メモリバッファ内に記憶されたRFフレームは、最初の取得レートまでの所望の任意のレートで処理することができる。

[0191]

信号処理モジュール

ビーム成形器制御盤 2 4 0 4 は、ホストCPU上のデータロードおよび / または通信ロードを減少させるため、データパス内に信号プロセッサ 2 4 2 2 を備える。プロセッサ 2 4 2 2 を備える。プロセッサ 2 4 2 2 は、たとえば、十分な数の乗算器およびメモリを含むFPGA、または、たとえば 9 7 0 PPCもしくは汎用DSPなどのCPUで良い。実行される信号処理機能は、ビーム成形器制御盤 2 4 0 4 上の信号処理モジュール 2 4 2 2、およびコンピュータユニット (つまり、ホストコンピュータ)間で分割される。これらの機能は、ポストビーム成形制御、Bモード振幅の検出およびログの圧縮、PWドップラースペクトル概算、カラーフロークラッタフィルタ、および周波数 / 電力概算、非同期信号処理、またはフレーム平均を含む。どこで処理を行うかを決定する際に考慮される要素は、必要な処理速度、処理の複雑さ、および必要なデータ転送レートである。

[0192]

Bモード信号処理

Bモードイメージングの場合、信号処理モジュール2422は、ライン補間、検出、および非各を含むプロセスを実行する。

[0193]

カラーフローイメージング(CFI)信号処理

本発明による一実施態様では、ドップラーカラーフローイメージングは、Bモードイメージングと結合し、その結果、Bモード信号パスおよびドップラーカラーフロー信号パス

10

20

30

40

の共通ブロックは、時間多重化され、両方のタイプの処理を提供する。一般に、Bモードラインは、当業者が周知しているとおり、BモードおよびCFIの相対光線ライン密度に応じて、各々の集合の1つまたは2つのラインのRFデータの取得でCFI集合間で取得される(一般的なCFI画像は、Bモードの光線ライン密度の半分を使用する)。

[0194]

CFIの場合、信号処理モジュール2422は、集合バッファリング、クラッタフィルタ、速度概算の計算、電力概算の計算、および分散概算の計算を含むプロセスを実行する

[0195]

受信ビーム成形器の加算出力からのIおよびQ波形が、クラッタフィルタを通過した後、ビーム成形器制御盤上のホストコンピュータまたはCPU2424内のドップラー周波数および電力評価器によって、ドップラー信号の様々なパラメータが評価される。集合内の各々のサンプルの深さについて概算されたパラメータは、ドップラー周波数、ドップラー電力、および周波数分散の概算を含む。これらのパラメータは、周波数概算が、ノイズまたはクラッタ信号の概算ではなく、ドップラースペクトルの真の概算である可能性を判断するため、決定マトリックスで使用される。カラーフロー速度の概算は、ドップラー周波数概算から導かれる。すべての概算は、当業者が周知している2-D自己相関法を使用して導かれる。

[0196]

PWドップラー信号処理

パルス状ドップラー取得は、単独で、二重モード、または三重モードである。二重モードの場合、PWドップラー送信パルスは、Bモード送信パルスとインターリーブされ、その結果、Bモード画像はリアルタイムで更新され、PWドップラーしのぐが取得される。インターリーブの方法は、選択されるドップラーPRFに基づく。Bモードイメージングとパルス状ドップラー処理間との間で共用される構成要素は時間多重化され、両方のタイプの処理が行われる。

[0 1 9 7]

三重モードの場合、パルスドップラーは、Bモードおよびカラーフローイメージングと結合される。三重モードの最も単純なインプリメンテーションは、最終的にBモードおよびCFI画像ラインのフルフレームを生じる一定シーケンスにおける、BモードラインまたはCFIラインの時間インターリーブである。このインプリメンテーションでは、両方のパルス状ドップラーおよびCFIのPRFは、通常の単一モード動作と比較して半分減少する。

[0198]

各々の光線ラインのIおよびQサンプルは、ドップラーサンプル量の当該領域を選択するために、レンジゲートされる(IまたはQ信号の選択されたレンジは、使用可能なフルレンジから分離および平均され、単一のI、Q対を生成する)。レンジゲートの長さは、必要に応じて、ユーザが、ある範囲の深さをカバーするように変更することができる。結果として平均されるI、Q対は、空間プロセッサ、および音声プロセッサに送信され、I、Qドップラー周波数データは2つの音声出力流に変換され、一方の出力流は、振動子方向(前方)の流れ)、他方の出力流は振動子から離れる(逆方向)流れである。

[0199]

PWドップラーイメージングの場合、信号処理モジュール 2 4 2 2 は、レンジゲート(デジタル積分)を含む処理を実行する。

[0200]

Mモード信号処理

Mモードイメージングでは、信号処理モジュール 2 4 2 2 は、検出および比較を含む処理を実行する。

[0201]

EKV信号処理

20

10

30

EKVは、タイミングイベントとして使用されるECG(心電計)信号を使用する後処理動作として、極めて高いフレームレート画像が生成される取得方法である(1秒当たり1000フレーム以上)。EKVイメージングは、単一素子の機械的走査振動子、または振動子アレイを使用してインプリメントされる。EKVイメージングは、2-D画像の各々のライン位置において、1000Hz以上のPRFで、ある期間にわたって超音波ラインを得する。各々のライン位置で超音波ラインが得される期間は、EKV期間と呼ばれ、たとえば1秒であり、これは、マウスまたは他の小動物の数回の心周期を捕捉するのに十分な長さである。各々の超音波ラインの取得は、単一送信パルスの点火、その後の返される超音波データの取得を含む。たとえば、2-D画像内に250のラインが存在する場合、EKVデータ集合で合計250,000の超音波ラインが取得される。EKV画像の各々のフレームは、心周期の同じ時間に取得される超音波ラインを集合させることによって再現される。

[0202]

一実施態様では、EKVデータ集合の取得シーケンスは、超音波ライン位置が静止状態を保ち、超音波ラインが当該期間で取得されるシーケンスである。たとえば、この期間が 1 秒であり、PRFが 1 KHz である場合、1000の超音波ラインが、最初の超音波ライン位置で取得される。次に、このライン位置は増分し、プロセスが繰り返される。こうして、2-D画像内の250本のラインのすべてのEKVデータが取得される。このシーケンス付けの方法の欠点は、完全なEKVデータ集合を完成するのに必要な時間の長さが比較的長くなる可能性があることである。この実施例では、時間は250×1秒=250秒である。

[0203]

アレイを使用する好ましい実施態様では、インターリーブの方法は、EKVデータ集合を完成するのに必要な時間の長さを減少させることができる。たとえば、PRFが1KHzである場合、他のラインを取得できるパルス間の期間は1mgである。取得される超音波ラインの数は、信号が検出される組織内の最大深さに対する超音波の双方向送信時間によって決定される。たとえば、双方向送信時間が20μ秒である場合、様々なライン位置における50の超音波ラインが、PRF間隔でインターリーブされる。ライン位置にL1、L2...L50のラベルを付ける場合、1つの例示的なインターリーブ方法は、以下のようにインプリメントされる:

[0204]

【表4-1】

| 時間 | 取得される超音波ラインの位置 |
|---------|----------------|
| 0 μ秒 | Li |
| 20μ秒 | L2 |
| 40 μ₹少 | L3 |
| | |
| 980 µ秒 | L50 |
| 1000 μ秒 | L1 |
| 1020 µ秒 | L2 |
| 1040 µ秒 | L3 |
| | |
| 1980 μ秒 | L50 |
| 2000 μ秒 | L1 |
| | |

40

50

10

20

30

上記の表のシーケンスは、EKV期間が経過するまで繰り返され、EKV期間が経過した時点では、ライン1からライン50までの50の異なるライン位置で取得された100

0の超音波ラインから成るデータブロックが存在する。データブロックの取得は、この方法で2-D画像のの次の50ラインについて、ライン51からライン100まで繰り返され、次に、ライン101から150までという具合に、完全な250のラインデータ集合が完了するまで取得される。

[0205]

250ライン上の完全なデータ集合に必要な合計時間は、インターリーブされるライン数に等しい係数だけ減少し、この実施例では50である。したがって、必要な時間の合計長さは5秒である。

[0206]

内蔵CPU

ビーム成形器制御盤 2 4 0 4 上の内蔵 C P U 2 4 2 2 は、一実施態様では、P C I インターフェース 2 4 2 6 および D D R メモリインターフェースを有する 3 2 ビット内蔵マイクロプロセッサである。内蔵 C P U 2 4 2 4 の主な機能は、データとラフィック制御である。これは、受信ビーム成形器 F I F O 2 4 1 8 から R F シネバッファ 2 4 2 0 、R F シネバッファ 2 4 2 0 から信号処理モジュール 2 4 2 2、および信号処理モジュール 2 4 2 2 からホスト P C までのデータの流れを制御する。

[0207]

ビーム成形器制御装置および診断情報は、レジスタなどのターゲットPCIデバイス上にメモリマッピングされる。内蔵CPU2424は、レジスタの位置を復号し、情報を適切なローカルバス上に中継する。ローカルバスは、たとえばPCI、カスタムパラレル(GPIOを使用する)、12Cシリアル、またはUARTシリアルで良く、それぞれ当該技術分野で周知されている。

[0208]

生理学的取得システム

生理学的取得システム 2 4 3 0 (または「マウス取得システム」)はマウス情報システムの入力部 2 4 3 8 からのアナログ信号をフィルタリングして変換する。これらの信号は、被検体の E C G、温度、呼吸作用、および血圧を含む。データの変換後、データは、ローカルバスを介して内蔵 C P U 2 4 2 4 のメモリに転送され、次にホスト C P U に転送され、P C I E x p r e s s リンク 2 4 1 0 を介して表示される。

[0209]

電源の監視

ビーム成形器制御盤 2 4 0 4 は、ラック電源 2 4 3 2 を監視し、各々の基板上に生成される電圧を低下させる。たとえば、ラック電源 2 4 3 2 は、 + 4 8 V D C をバックプレーン 2 4 0 8 に提供する。一実施態様では、各々のチャネル基板 2 4 0 6 上の 2 つの高電圧調整装置が、フロントエンド回路の送信部分を供給する。ビーム成形器制御盤 2 4 0 4 は、これらの調整装置の過電流または過電圧状態を監視する。

[0210]

バックプレーン

バックプレーン 2 4 0 8 は、器具電子回路カードケージに実装される。一実施態様では、バックプレーン 2 4 0 8 は、各々の基板を差し込むことを可能にするブラインド嵌合縁部コネクタを有するが、その他の接続スキームは本発明の範囲内で考えられる。バックプレーン 2 4 0 8 は、基板と、カードケージ外部の信号の入力 / 出力コネクタとの間の相互接続を提供する。一実施態様では、バックプレーンのサイズは、高さ 8 U × 幅 8 4 H Pであり、8 U × 1 9 "のラックマウントの V M E 式カードケージ内に適合する。カードケージの深さは、一実施態様では 2 8 0 m m である。

[0211]

システムソフトウェア

システムソフトウェア 2 3 3 0 の一実施態様の概略は、図 2 9 に示す。一般に、システムソフトウェア 2 3 3 0 は、Windows (登録商標) X P オペレーティングシステムを実行する Intelプロセッサプラットフォームなどのプロセッサプラットフォーム

10

20

30

40

20

30

40

50

上で動作する。システムの一実施態様のプロセッサプラットフォームは、本明細書で以前に説明したコンピュータユニット 2 3 1 0 によって提供される。あるいは、システムソフトウェア 2 3 3 0 は、調査研究用の独立ワークステーションにロードされる。ワークステーションは、ビーム成形器ハードウェアを含まず、新しいデータを取得するための振動子も持たない。ワークステーションは、以前に取得された研究データを調査し、処理機能の限られた集合を実行する。たとえば、ユーザは、測定、異なるフレームレートでの再生、またはカラーマップの変更を追加することができる。

[0212]

図30は、本発明の1つまたは複数の態様を実施するために使用されるメインソフトウェアアプリケーションの一実施態様である。システムソフトウェア3000は、図30に示すように、システムが始動し、システムの操作者にインターフェースを提供できる時にロードされる。

[0213]

構成要素全体の構造を決定するフレームワーク3018は、コンピュータユニット2310の処理プラットフォームのオペレーティングシステムによって実行可能なアプリケーションを生成し、オペレーティングシステムとインターフェースするために使用することができる。たとえば、フレームワーク3018は、Windows(登録商標)アプリケーション、およびWindows(登録商標)オペレーティングシステムを生成する。

[0214]

アプリケーションコントローラ 3 0 2 0 のソフトウェア構成要素は、システムソフトウェア 3 0 0 0 の状態マシンで良い。これは、操作者、システムソフトウェア 3 0 0 0 、フロントエンド 2 3 0 8 間の相互作用を制御する。

[0215]

アプリケーションビュー3022のソフトウェア構成要素は、本明細書で以前に説明したとおり、アプリケーションコントローラ3020のソフトウェア構成要素内の状態マシンに基づいて、システムソフトウェア3000のプレゼンテーションをサポートする基礎を提供することができる。

[0216]

調査構成要素3002は、操作者が、調査を実行し、研究データを調査し、内容を編集し、研究データをインポートまたはエクスポートすることを可能にする。本明細書で以前に説明したように、データを取得するために、システムがサポートする様々な動作モードの可能性があり、システムソフトウェア3000のモード3004ソフトウェア構成要素によって管理することが可能である。サポートされるモードとしては、たとえば、Bモード、3Dモード、Mモード、PWドップラー、カラーフロードップラーなどが挙げられる。各々のモードは、調節可能なパラメータ、シネループ取得、およびメイン画像ディスプレー領域を有し、これらは、モード3004ソフトウェア構成要素によって管理される。モードによっては、たとえばPWドップラーおよびBモードなど、同時に動作する。

[0217]

ビーム成形器制御装置3024のソフトウェア構成要素は、システムソフトウェア300内の設定に基づいて、フロントエンドのイメージングパラメータを生成することができる。

[0218]

ユーザデータマネジャー3006ソフトウェア構成要素は、システムをどのように構成するかに関するユーザの好みを維持する。

[0219]

測定3026ソフトウェア構成要素は、操作者がモードデータに関する測定および注釈を行うことを可能にする。

[0220]

計算3028ソフトウェア構成要素は、操作者が測定結果に関して計算を行うことを可能にする。

[0221]

ユーティリティ層 3 0 0 8 ソフトウェア構成要素は、アプリケーションおよび第三者の ライブラリ全体で使用される。

[0222]

ハードウェア層3012ソフトウェア構成要素は、本明細書で以前に説明したように、 PCI expressバスを介してビーム成形器と通信するために使用される。

[0223]

生理学的3030ソフトウェア構成要素は、本明細書で以前に説明したように、ハードウェア層3012を通して、生理学的データ収集を制御するために使用することができる

[0224]

データ層 3 0 1 0 は、動作に必要なすべてのパラメータの様々な集合のデータベースを含む。パラメータは、現在のユーザ構成および動作モードに基づいて設定される。

[0225]

メッセージログ 3 0 1 4 およびエンジニアリング構成 3 0 1 6 は、診断の報告およびトラブルシューティングに使用される。

[0226]

振動子選択基板

再び図24を参照すると、本発明によるこの実施態様では、システムは、カートの前部に1つの振動子コネクタ2438を有することが可能であり、振動子を切り換える場合、ユーザは最初の振動子を物理的に外し、次に別の振動子を差し込むことが可能であることが分かる。一実施態様では、これは、360ピン振動子コネクタ2438で良い。別の実施態様では、フロントパネルに2つの振動子コネクタを有する振動子選択基板を使用すると、物理的に振動子に触れずに、振動子間で切り換えることができる。

[0227]

実施例2

超音波イメージングシステムのもう1つの例示的な実施態様は、以下で説明し、図31 に示すように、モジュール式のソフトウェアベースのアーキテクチャを含む。

[0228]

図31の実施態様は、処理ユニットの一部である4つのモジュールを備え、これらは、例示的なシステムの場合、ビーム成形器モジュール3102、RFバッファメモリ3104、信号処理モジュール3106、およびシステムCPU3108である。ビーム成形器モジュール3102は、パルスを振動子から送信および受信するための回路構成、並びにビーム成形に使用される遅延処理を含む。その出力は、加算RFデータであるか、または直交サンプリング技術からダウンコンバートされたIおよびQデータで良い。ビーム成形器モジュール3102の出力は、本明細書に記載するとおり、大型RFバッファメモリ3104に書き込まれる。

[0229]

CPU/信号処理モジュール3106は、画像の形成、またはドップラー感知用のビーム成形器からのRFデータを処理する。信号処理モジュール3106は、処理タスクが汎用計算環境で実行されるソフトウェアにインプリメントされるCPUモジュールを備えることができる。あるいは、信号処理モジュール3106は、いくつかの信号処理機能と共にハードウェアにインプリメントされるか、または専用プロセッサ上で実行されるソフトウェアにインプリメントれ、この場合、追加の信号処理モジュールは、システムCPU3108にプラグインカードとしてインプリメントすることができる。

[0230]

専用ハードウェアソリューションが信号処理モジュール3106に選択される場合、高性能 CPUと共にインプリメントすることができる。任意に、これは、デジタル信号処理チップ(DP)と共にインプリメントすることができる。使用されるあるタイプのDSPは、当該技術分野で周知されているとおり、浮動小数点の種類であり、ホストCPUによ

10

20

30

40

って制御され、「データ駆動」される。システムCPU3108は、ユーザインターフェース/制御システム、および信号/画像処理サブシステムの両方として動作することが可能である。システム制御情報は、メモリマッピングされたI/Oを使用して分散されることができ、モジュールは、CPUモジュールの周辺機器用バスとインターフェースする。任意に、システムCPU3108は、ビーム成形器モジュール3102から物理的に分離され、PCI Expressケーブル(または同等品)3110を介して接続することができる。例示的なPCI Expressケーブル3110は、最大1GB/秒の転送をサポートし、3mの長さのケーブルである。様々なモジュール上に存在するいくつか、または全部のメモリは、CPUの3108メモリ空間にマッピングすることができ、パラメータおよびデータにアクセスすることを可能にする。

[0231]

例示的なアーキテクチャのシステムCPU3108は、信号処理、走査変換、および表示処理を含む多数のリアルタイム処理タスクを実行することができる。これらのタスクは、処理ルーチンのスケジューリングに予想されるシステム待ち時間を考慮して、「ハード」リアルタイムオペレーティングシステムを必要としない方法で管理することができる。さらに、システムCPU3108は、システムに対するユーザインターフェースを管理し、ユーザの動作に応じて、設定および制御機能を他のモジュールに提供することができる。CPUマザーボードおよびオペレーティングシステムは、複数のCPUをサポートすることができ、高速システムバスに迅速にアクセスし、ほぼリアルタイムのタスク管理が行われる。

[0232]

送信ビーム成形器

この例示的なシステムのビーム成形器モジュール3102は、送信ビーム成形器を備える。送信ビーム成形器は、たとえば、アレイ素子のサブセットの選択によるアパーチャ制御、送信パルスの開始までの遅延タイミング、送信波形の生成、および送信アポダイゼーション制御を含む機能を提供することができる。例示的な実施態様の場合、振動子アレイ3112は、最大256個の素子を含む。送信器パルスドライバを振動子素子に切り換える高電圧の必要性をなくすため、ビーム成形器モジュール3102の送信ビーム成形器構成要素は、振動子アレイ素子の数に相当する多数の送信器から構成される。たとえば、256個の素子を有する例示的なアレイ振動子の場合、送信ビーム成形器は256個の送信器を備える。任意に、送信ビーム成形器は、256個未満の送信器、および個々の送信器を特定の素子に接続するための高電圧切換え方法を含むことができる。高電圧マルチプレクサは、256素子アレイからの線形サブセットを選択するために使用される。

[0233]

任意に、ビーム成形器モジュール 3 1 0 2 の送信ビーム成形器構成要素は、例示的なアレイのすべての 2 5 6 個の素子の高電圧パルサードライバ、および送信波形発生器のサブセットを適切なドライバ / アレイ素子に接続する切換え機構を備える。この任意の実施態様は、低レベルの多重化により受信器を保護するための 2 5 6 個の T X / R X スイッチを使用し、受信アパーチャのアレイ素子のサブセットを選択する。低レベル多重化は、 T X / R X スイッチと任意に結合可能であり、場合によっては、高電圧 M U X スキームと比較して受信信号の減衰が少なく、より迅速に切り換えられる。

[0234]

1 / 1 6 波長の送信遅延を使用することができ、これは、送信ビームの適切な集束および側面ローブの減少を提供する。所望のステアリングおよび集束制御では、波長で測定した場合の最大遅延時間は、最大送信アパーチャの少なくとも 0 . 7 倍で良い。たとえば、1 2 8 個の送信器、および 1 . 5 波長のアレイ間隔の場合、最大送信アパーチャは 1 9 2 波長である。 2 0 M H z の中心周波数では、最大送信遅延時間は少なくとも 6 . 7 2 μ 秒で良い。

[0235]

10

20

30

40

1 / 1 6 波長の正確度の場合、対象となる最大中心周波数は遅延分解能を指定する。 5 0 M H z では、これは 1 . 2 5 ナノ秒の遅延正確度を与え、 8 0 0 M H z のクロックおよび 1 3 ビットの計数器の同等品を使用して、 6 . 7 2 u s e c の最大遅延時間を達成する。任意に、高周波数のクロックの代わりに、 2 0 0 M H z の 4 つの位相クロックを使用することができる。これは、 2 0 0 M H z クロックの 4 つの位相の 1 つを、 1 1 ビット計数器に対する入力として選択することによって、特定の送信遅延を選択することを可能にし、 計数器には、遅延時間における 2 0 0 M H z クロックの数がプレロードされる。

[0236]

ビーム成形器モジュール 3 1 0 2 の送信ビーム成形器の構成要素は、双極送信パルサーをさらに含む。このタイプのパルサードライブは、一般に、3 つのパラメータで指定される:送信周波数である T 1 (半周期の持続時間)、時間通りの半周期である T 2 (正または負の半周期パルスの持続時間)、およびパルス持続時間である T 3 (送信全体の半周期パルスの数)。これらの持続時間は、図32に示す。

[0237]

半周期パルス持続時間、T2の制御は、振動子の出力を改善して、正弦波駆動の比較的近い概算を可能にする。これは、送信パルス電力の多少生のアポダイゼーションを得るために使用することも可能だが、持続時間の十分に微細な制御が提供される必要がある。

[0238]

送信アポダイゼーションは、送信ビームにおけるスプリアスローブを減少させるために使用することができ、スプリアスローブは、側面ローブまたは格子ローブで良い。送信アパーチャのアポダイゼーションによって、出力は減少し、方位分解能は悪化するため、常に好ましいわけではない。多くの場合、少量のアポダイゼーション能力、たとえば少ないレベルの出力のみを提供する能力は、スプリアスローブの減少と方位分解能との良好な妥協を達成するのに十分である。送信波形の生成に関して上記で述べたパルス幅変調スキームは、限られた送信アポダイゼーションを提供するために可能な1つの手段である。第2の方法は、パルサードライバに対する高電圧の1つのレベルではなく、おそらく4つ以上のレベルを提供することであり、そのため、各々のパルサーにこれらのレベルの1つを選択する手段を使用する。

[0239]

受信ビーム成形器

ビーム成形器モジュール3102は、受信ビーム成形器構成要素も備える。例示的なシステムに使用できるインプリメンテーションを形成するいくつかの様々な受信ビームがある。以下に記載するデジタルな方法は、受信アパーチャ内の各々の素子のための最小のA/D変換器を有する。この例示的な実施態様では、A/D変換器のビット深度は10ビットであり、これは、-50dBの信号レベルで所望のビーム成形正確度を与える。A/Dダイナミックレンジは、スプリアスローブを減少させ、所望のコントラスト分解能を提供するように選択される。8ビットA/D変換器は、適切な場合は使用することができる。例示的なシステムの実施態様は64個の受信チャネルを使用し、合成アパーチャを使用て、最大フレームレートが不要なアプリケーションに128チャネルの受信アパーチをインプリメントする。デジタル受信ビーム形成インプリメンテーションの1つの任意の方法は、信号の最高周波数より少なくとも2倍高いレートで(多くの場合、Nyquistレートと呼ばれる)、個々の素子から超音波信号をサンプリングレートは、150MHz、100%帯域幅の振動子のNyquistサンプリングレートは、150MHz以上である。

[0240]

帯域幅サンプリング

ビーム成形器モジュール 3 1 0 2 の受信ビーム成形器の構成要素の別の任意のサンプリング方法は、帯域幅サンプリングである。当業者が周知しているサンプリング理論は、連続関数は、帯域幅、B ヘルツ内の周波数のみを含む場合、 1 / (2 * B) 秒未満だけ離れている一連の点における値によって完全に決定されると規定している。帯域幅制限信号の

10

20

30

40

サンプリングによって、サンプリングスペクトルとの一定の関係で現われる信号スペクトルの複数のコピーが得られる。これらの複製スペクトルが重複していないことを条件として、アンダーサンプルされたデータから最初の信号を再現することが可能である。たとえば、30MHzに中心をがある20MHzの最大帯域幅を有し、40MHzのレートでサンプリングされた信号を考える。この状況では、スペクトルは、図32に示すように複製される。最初のスペクトルは、40MHzのサンプルレートが信号のすべての情報を保存するのに適する場合、周波数スペクトルの0~20MHz部分で複製される(また、スペクトルはfs/2周波数付近で反射するが、これは、後続の信号処理で考慮に入れることができる)。

[0241]

図33は、30MHz信号スペクトルの帯域幅サンプリングを示し、これは、ビーム成形器モジュール3102の受信ビーム成形器の一実施態様に使用される。通常のNyquistサンプリングを使用して、図33の信号スペクトルをサンプリングには、80MHz以上のサンプルレートを必要とする。上記のとおり、波長の3/4で帯域幅サンプリングを使用すると、最大60MHzの振動子中心周波数は、1秒当たり80メガサンプル(MSPS)の10ビットA/D変換器を使って管理することができ、このA/D変換器は、当該技術分野で周知され、数社のベンダーから入手可能である。上記の実施例では、この信号スペクトルは、中心周波数の20MHz帯域幅領域(66.7%)外の周波数成分を含まない。実際上、振動子スペクトルは、多くの場合、66.7%の帯域幅領域を越えて延在することが可能なスカートを有し、重複するスペクトル、および不正確な信号再現を生じる。これらのスカートは、A/D変換器の前の帯域通過アンチエイリアシングフィルタを使用して処理することができ、A/D変換器は、帯域幅限界を越えて所望のレベル、たとえば5~10%まで延在するスペクトルスカートに電力を保持する。

[0242]

直交サンプリング

直交サンプリングとして周知されている帯域幅サンプリングのもう1つの形式は、ビーム成形器モジュール3102の受信ビーム成形器の構成要素の実施態様に任意に使用することができる。このサンプリング方法では、2つのサンプルは、中心周波数に対して90。位相で取得される。これらのサンプルは、信号の帯域幅に等しい間隔で再現することができる。たとえば、直交サンプルが、中心周波数のすべての期間で取得される場合、サンプルレートは100%の帯域幅信号をサポートする。直交サンプリングから得られるサンプルの対は、サンプルが、異なる時間に取得されるため、真の相補(comp1imentary)対ではないが、分析波形の真のサンプルであり、共点直交サンプルは、2つのIおよびQサンプリングされた波形のサンプルを適時に同じ点に補間することによって観察することができる。直交サンプリングは、中心周波数の4倍でサンプリングする1つの高いサンプルレート変換器、または各々が中心周波数で動作するが、クロックは、中心周波数に対して90°だけ位相が異なる2つの比較的低い周波数変換器と共にインプリメントされるる。

[0243]

Nyquistサンプリング

任意に、さらに別の形式のサンプリングを受信ビーム成形器に使用することができる。この形式のサンプリングは、帯域幅サンプリングと結合するNyquistサンプリングである。通常のNyauistサンプリングは、比較的低い振動子中心周波数に使用され、帯域幅サンプリングは、比較的高い周波数に使用される。105MSPSの最大サンプルレートを有する商業的に使用可能な10ビットA/Dが使用可能である。このサンプルレート能力では、100%帯域幅を有する30MHz中心周波数振動子は、Nyauistレートで適切にサンプリングすることができる。40MHzでは、Nyauistサンプリングは、最大約60%の帯域幅を有する振動子に使用することができ、その結果、この中心周波数またはそれ以上の周波数では、帯域幅サンプリングを使用することができる。これらの比較的高いサンプルレートが使用される場合、ビーム成形器の処理回路構成は

10

20

30

40

20

30

40

50

、比較的高いクロックレート、およびさらに高い記憶装置要件にも適応する。

[0244]

直交サンプリングの変形は、帯域幅が比較的高いビーム成形能力を、その利益が得られるアプリケーション(たとえば、高調波イメージング)に提供するために使用することができる。この方法では、2つの直交サンプルの対は、中心周波数のすべてのサイクルで取得される。たとえば、30MHzの中心周波数、および100%の帯域幅を越える著しいスペクトル成分を有し、その結果、スペクトルが15MHz未満および/または45MHzを超える周波数を超える信号のサンプリングを考える。チャネルごとに2つのA/D変換器を使用して、当該チャネルでRF信号が取得され、各々のサンプリングは、中心周波数の60MHzの2倍で周期的に行われる。第2A/D変換器のサンプルクロックは対して、30MHzの期間の1/4だけ遅延する。次に、A/D変換器のサンプリングクロックに対して、30MHzの期間の1/4だけ遅延する。次に、A/D変換器から開始するサンプル流は、ダウンコンバートされた直交(Q)サスプル流であり、第2A/D変換器から開始するサンプル流は、ダウンコンバートされた直交(Q)サスプル流であり、第2A/D変換器から開始するサンプル流は、ダウンコンバートされた直交(Q)サスプル流であり、第2A/D変換器から開始するサンプル流は、ダウンコンバートされた直交(Q)サスプル流であり、第2A/D変換器から開始するサンプル流は、ダウンコンバートされた直交によってインプリメントされる。この方法は、中心周波数の200%帯域幅におけるRF信号の正確なサンプリングを可能にする。

[0245]

比較的高い帯域幅帯域幅ビーム成形能力を提供する別の方法は、受信チャネルごとに1つのA/D変換器を必要とするが、この方法では、ビーム成形器のRF出力は、合成アパーチャ法に類似する2つの取得パルスを使用して形成することができる。たとえば、100%の帯域幅を有し、-6dBスペクトルが15~45MHz延長する30MHz信号スペクトルを考える。この場合、信号は、60MHzサンプルレートでサンプリングすることができる他のすべてのサンプルの記号はフリップされ、直交ダウンコンバーションスームのQチャネルとして得可能なダウンコンバートされたサンプル流を提供する。次のサンプルの記号をフリップした後)I直交波形を提供する。次に、これらの2つの直交波形の記号をフリップした後)I直交波形を提供する。次に、これらの2つの直交波形は、ビーム成形ごに時間移動して結合され、30MHz中心周波数の200%帯域幅には正確なRF信号を再現する。これは、100%帯域幅を有する超音波振動子からすべての情報を捕捉するのに適する。フレームレートは、単一パルス光線ラインの取得と比較して半分減少する。比較的高いフレームレートは、画像ラインの数を減少させることによって、対象領域上で達成することができる。

[0246]

図31の例示的な実施態様では、受信ビーム成形器の遅延インプリメンテーションは、補間法を使用して実行される。ビーム成形のこの方法の場合、A/D変換器はすべて、一定のサンプルレートで(帯域幅または直交サンプリングを使用して)同時にサンプリングする。ステアリングおよび動的集束の遅延は、2つステップでインプリメントされる:1)サンプルクロックサイクルの整数である遅延をインプリメントする粗遅延ステージ、および2)粗サンプル間の波長時間位置の1/16に補間する補間フィルタ。粗遅延ステージは、プログラム可能なシフトレジスタの関数を実行し、その最大長は、サンプル期間に望ましい最大遅延時間に相当する。これらの2つのステージの順序は、必要な場合、インプリメンテーションの問題に応じて逆にすることができる。

[0247]

帯域幅サンプリングの補間について、以下の実施例を使用して説明する。帯域幅サンプリングを使用する例示的な $30\,MHz$ アレイの場合、すべてのA/D変換器のサンプルレートは、 $40\,MHz$ に設定することができ、66.7%の帯域幅を提供する。128の受信チャネルでは、最大遅延には約 $10\,\mu$ 秒が望ましいので、インプリメンテーションは、約 $400\,X$ テージのプログラム可能なシフトレジスタを使用する。 $40\,X$ MHzでは、プログラム可能な補間器は、隣接する $40\,X$ MHzサンプル間に等間隔に配置された $11\,X$ 0中間サンプル値の10(1/16)800円確度)のみを計算すれば良い。補間器は、正確な信

20

30

40

50

号の再現を提供するように、帯域幅サンプリングのために特に設計することができる。サンプルは、すべてのチャネルの補間器の出力から取得して加算し、所望のビーム成形方向についてサンプリングされたRF波形を生成することができる。

[0248]

帯域幅サンプリングデータ点の間に補完する信号再現プロセスは、上記の例の30MHzアレイに関して単純化される。この場合、すべての奇数サンプルは、信号(別の記号を有する)のベースバンド表現のQ成分のサンプルとして取得することができ、偶数サンプルは、I成分のサンプルであると考えることができる。単純な帯域制限補間器は、適切な中間時間点でIおよびQ信号値を発見するために使用することができ、次に、信号値は、RF値を再現するように結合される。必要な場合、すべての帯域幅サンプリングデータ点は、補間フィルタによってダウンコンバートされ、ベースバンド直交サンプリングされたビーム成形器出力を生じ、その結果、下流の信号処理を単純化することができる。

[0249]

直交サンプリング補間について、以下の実施例を使用して説明する。この実施例では、各々のチャネルの入力信号は、振動子中心周波数のサイクル当たり1つの直交対において直交サンプリングされ、ほぼ中心周波数の100%の入力帯域幅を提供すると想定される。この対の2つのサンプルは、中心周波数に対して90°異なる位相で取得され、これは、Qおよびエベースバンド信号の実際のサンプルを提供するが、波形は、異なる位置で適時にサンプリングされる。Qおよびエデータを結合する以前に、補間フィルタを使用してサンプリング偏差を補正する。サンプル偏差を補正するのに必要な補間は、ビーム成形に使用される補間フィルタ内に任意に組み入れられる。

[0250]

提案される直交サンプリング法は、ベースバンドIおよびQ信号を生成するため、補間フィルタは、RF波形ではなく、これらの信号上で動作する。すべてのチャネルのサンプルは同時に取得され、その結果、IおよびQ波形は、すべてのチャネルに共通のRF波形に対して同相を有する。これは、すべてのチャネルで混合器を使用して、IまたはQ信号を導くに等しく、混合器の搬送周波数はすべて同相を有する。しかし、異なるチャネルからのIおよびQサンプルの正しい和は、時間遅延エコー波形の位相に一致するように、各チャネル上の搬送位相を調節することによって得ることができる。これは、RF中心周波数期間の0°位相に対し、補間点に従って補間されたI、Qサンプルの位相回転を意味する。この回転は、FIR補間フィルタの係数内に補間して、コヒーレントに加算できる各々のチャネルからの補正IおよびQ出力を生成することも可能である。

[0251]

直交サンプリング補間ビーム成形方法を説明する方法として、先ず、実際のインプリメンテーションではなく、比較的単純な概念モデルを考える。このモデルでは、補間は、中心周波数の期間全体の16の別個の点にインプリメントされ、ビーム成形に関する1/16波形の正確度を提供する。この正確度レベルは、ビームプロファイルを著しく悪化させないために十分であることが実証されている。図34に示す直交サンプリングさた波形を考えると、信号は、周波数がサンプリング周波数の0.9倍(たとえば、この場合は1Hz)の正弦波である。Qサンプルは、「o」3402として示し、Iサンプルは、「x」3404として示す。図から分かるとおり、QおよびIサンプルは、非常に遅く変化する波形のサンプルであり、ベースバンドQおよびI波形を表す。補間フィルタは、これらの波形上で動作し、サンプリング周波数の期間ごとに16の補間点を計算する。

[0252]

図34を参照すると、これは、サンプル周波数の0.9倍で直交サンプリングされた正弦波を示す。補間点は、実際のサンプル値が補間点に当たらないように選択される。その結果、補間フィルタに固有のフィルタ関数がすべての点に適用される。QおよびIサンプル点に対する16の補間点の位置を図34Aに示す。

[0253]

一般に、4点FIRフィルタは、正確な補間に十分である。点0~3をQおよびIサン

プル間に補間するには、図34Bに示すように、8個のサンプルのウィンドウを使用することができる。

[0254]

点4~15を補間するため、ウィンドウは、図34Cに示すように、1つのサンプル分だけ前方に移動させる。

[0255]

これらのウィンドウを使用すると、各々の補間位置の8つの係数の集合を計算することができ、ウィンドウ内のサンプル値を乗算すると、補間されたIおよびQ値が得られる。最初のウィンドウの場合、補間されたI値は、偶数の積(0、2、4、6)の和であり、Q値は、奇数の積(1、3、5、7)の和である。

[0256]

図35は、図34の正弦波上で図34に示す例の正弦波に対する補間値のプロットである。この図では、補間点は点線として示され、ウィンドウを適用することができる最初の位置である(この場合、ウィンドウ#2)第4のサンプル点の後で開始する。

[0257]

図36は、深さの範囲の各々の振動子から直交サンプリングされた信号から成る線形アレイからエコー情報の単一光線ラインを取得するためのデータ集合の図である。データ集合は、一方の軸に沿った深さ3602、および他方の軸に沿ったチャネル番号3604のアレイとして考えることができる。上記のデータ集合から光線ラインに沿った単一範囲点を再現するには、8つのサンプルウィンドウを各々のチャネルのデータ列内の深さに対応する適切なサンプル番号に配置し、要求される正確な遅延を提供する16の補間点の1つを選択する。図36に示すように、様々なチャネルウィンドウは、範囲点を再現するのに必要な集束の曲率に対応する放物線アーチ3606に沿って配置される。範囲点のビーム成形パラメータは、アパーチャに含まれる各々のチャネルの開始サンプル番号および補間番号を提供することによって画定される。

[0258]

上記の各々のチャネルデータに適切な補間フィルタを適用した後、範囲点の適切な遅延 に対応する各々のチャネルごとに、IおよびQサンプルを取得する。本明細書で以前に説 明したように、各チャネルからのI、Qサンプルの位相は異なるため、これらのIおよび Qサンプルの対を単純に加算して、ビーム成形されたI、Qの対を導くことはできない。 各々のチャネルからのI、Qの対を加算する前に、インプリメントされた遅延時間に対し て同じ位相を対応するために、各々のチャネルのI、Qの対を位相回転させる。たとえば 、2つのチャネルがエコーリターンを受信し、範囲点との光路長の差が、エコー周波数の 正確に1/2波長に相当し、これらのエコーリターンが、本発明の直交サンプリングスキ ームによって同じ時間にサンプリングされる場合、サンプルは、 RF信号上の様々な点に 位置し、結果として得られるI、Q波形は、180°位相が外れる。この状況は、図37 A および37Bに示され、2つのチャネルの波形上の再現点は、垂直線によって指示され る。2つのチャネルの波形からの再現点におけるIおよびQ値は、ビーム成形器内で加算 される場合、建設的に加算されるが、値はまったく異なり、建設的に加算されないことは 明らかである。2つのIおよびQ値を加算するには、先ず、ベクトル回転を実行しなけれ ばならない。回転量は、サンプル期間の開始からの再現点の距離を決定することによって 計算され、実際上、補間点数×1/16波長である(正確には、期間の1/32を加算) 。この距離は、期間全体の一部を取得し、2*piを乗算することによって、角度に変換 することができる。次に、回転方程式は、以下で与えられる:

- (1) Qr=I*sin(角度)+Q*cos(角度)
- (2) Ir=I*cos(角度)-Q*sin(角度)

補間されたIおよびQサンプルにこれらの回転方程式を使用すると、回転したIおよびQをコヒーレントに加算することが可能である。IおよびQサンプルの回転は、補間に使用される8つの係数に組み入れることができる。たとえば、偶数サンプルがIサンプルである最初の補間ウィンドウを使用する場合、上記の方程式(1)のsin(角度)は、各

10

20

30

40

々のI係数を乗算することができ、cos(角度の項は、各々のQ係数を乗算することができる。次に、すべての積項を一緒に加算すると、結果として得られるFIRフィルタは、回転したQ値を提供する。同様に、係数の別の集合は、回転したI値を計算するために使用することができる。このスキームでは、FIRフィルタは、サンプル期間ごとに2回動作し、異なる係数を使用して、回転したQおよびI値の出力流を生成する。この流れは、他のチャネルの回転QおよびI値の流れと加算して、ビーム成形器の出力を生成することができ、この出力は、この場合、ダインターリーブされたI、Qデータであり、ウンコンバートされた加算RFを表す。あるいは、QおよびI値の補間は、各々4つの係数を有する別個のFIRフィルタと共にインプリメントされる。このスキームでは、位相回転は、補間後のステージでインプリメントされる。

[0259]

2 つの直交対が中心周波数の各々の期間で取得されるサンプリングスキームも、直交サ ンプルの補間後の位相回転を必要とする。このスキームでは、チャネルごとに 2 つの A / D 変換器を使用して、当該チャネルで R F 信号を取得し、各々のサンプリングは、中心周 波数の2倍で行われる。第2A/D変換器のサンプルクロックは、第1A/D変換器のサ ンプリングクロックに対して、しっはの期間の1/4だけ遅延される。A/D変換器によ って取得されるすべての第2サンプルは、 - 1を乗算される。補間値は、中心周波数の期 間全体の16の個々の点について計算されるか、またはサンプルクロックの機関全体の8 つの点について計算することができる。ある範囲の2つのサンプルクロック周期について 計算される補間点は、0から15の番号が付けられる。必要な位相回転の量は、2*pi / 1 6 を乗算した補間点数である。たとえば、補間点が、奇数番号が付けられたサンプル クロックサイクルの開始後、サンプルクロック周期の1/8に位置する場合、位相回転量 は2*pi/16である。補間点が、偶数番号が付けられたサンプルクロックサイクルの 開始後、サンプルクロック周期の1/8に位置する場合、位相回転量は2*pi*(9/ 16)である。補間点は、中心周波数の1/32だけ変位し、その結果、実際のサンプル 値は、補間フィルタに固有のフィルタ関数が確実にすべての点に適用される順序で補間点 上に位置する。位相回転後、値が加算されて、ビーム成形器出力を提供する。ビーム成形 器からの受信信号出力の包絡線の振幅は、IおよびQサンプルの二乗の和の平方根を計算 することにょって決定される。次に、圧縮曲線が、包絡線振幅値に適用される。ドップラ ー処理は、加算されたIおよびQサンプル流を直接使用して、ドップラー周波数の概算ち を導くか、および/またはFFTスペクトルデータを計算することができる。

[0260]

直交サンプル上で動作する補間フィルタの可能なインプリメンテーションについて、以下で説明する。一実施態様では、補間フィルタ、および制御論理は、FPGAデバイスと共にインプリメントすることができる。図31に関連して上記で述べたとおり、受信ビーム成形器の遅延インプリメンテーションは、補間法を使用して実行される。遅延インプリメンテーションの高レベルダイアグラムを図25に示す。このダイアグラムは、単一ビーム成形器チャネルのA/D変換後の関数を示す。2つのA/D変換器の出力は、中心周波数の2倍の一定レートで、単一サンプル流に多重化される。10ビットA/D変換器の場合、本明細書では、A/D変換器から来る一連の10ビットサンプルがあり、最初のサンプルはQサンプルとして指示され、次に、直交対のIサンプルとして指示される。この流れは、図25に示されるデュアルポートram2502に対する入力である。

[0261]

取得ラインの開始時、デュアルポートram内の書込みポインタ2504、および読取リポインタ2506は、ram2502の上部にリセットされる。新たしいサンプルが来ると、そのサンプルは、ram2502の書込みポインタ2504のアドレス書き込まれ、次の順次位置に前進する。書込みポインタ2504は、ram2502の端部に達すると、ram2504の始めに送られ、次の書込み動作が行われる。デュアルポートram2502は、取得ラインに必要なステアリングおよび集束が必要とする最大遅延のサンプルを記憶するのに十分な大きさである。

10

20

30

40

[0262]

新しい各々のサンプルが書き込まれ、その後書込みポインタ2504が増分するデュアルポート ram 2 5 0 2 の入力側は、すべてのチャネルは、それぞれの入力データを正確に同時に、同じアドレスに書き込むことができるため、チャネル特有の制御機構を必要としない。デュアルポート ram 2 5 0 2 の出力側は、独立するチャネル制御を使用する。図 2 6 は、単一チャネルに必要な制御信号をインプリメントする 1 つの機構を示す。図 2 6 の実施態様では、制御 ram 2 6 0 2 のアドレスは、入力サンプルクロックレート(中心周波数、Fcの 2 倍)で増分する。次に、ram 2 6 0 2 は、各々のビットが個々の制御信号を提供するレジスタ出力 2 6 0 4 を提供する。

[0263]

図25を参照すると、受信遅延を本発明による一実施態様にインプリメントする方法が示され、説明されている。受信アパーチャの中心線に沿って位置する1点から返るエコーの場合、エコーは、最初に当該素子、またはアパーチャの中心に最も近い素子からの信号に出現し、その後、アパーチャの外側部分付近の素子に出現する。これは、アパーチャの中心および外側縁部からの信号のエコーを整列させるため、外側縁部からの信号と加算する前に、中心信号をある期間遅延できることを意味する。デュアルポートram2502の実施例では、比較的長い遅延は、読取り点2506のラグを書込み点2504のさらに後方にすることによって達成される。したがって、アパーチャの中心チャネルは、読取り点2506と書込み点2504との間に比較的大きい差を有し、外側チャネルは最小の差を有する。

[0264]

動的集束の場合、焦点は、受信ラインに沿って音速の半分で外側に移動し、その結果、 焦点は、常に、受信されるエコーの位置に存在する。一定のアパーチャの場合、焦点が範 囲内から移動すると、アパーチャの内側チャネルと外側チャネルとの間の遅延は減少する 。動的アパーチャ、または一定のf(つまり、アパーチャサイズで除算された焦点長)番 号動作では、内側チャネルと外側チャネルとの間の遅延は、最大アパーチャに達するまで 増加し、次に減少する。

[0265]

動的アパーチャおよび動的焦点をデュアルポート r a m遅延スキームに使用すると、デュアルポート r a mポインタ 2 5 0 4 、 2 5 0 6 の以下の動作が行われる:中心チャネルは、遅延が達成されるまで、書込みポインタ 2 5 0 4 を読取りポインタ 2 5 0 6 の前方に移動させることによって、最大遅延量(完全なアパーチャの量)だけ遅延される。この点では、読取りポインタ 2 5 0 6 は、書込みポインタ 2 5 0 4 と同じレートで前方に移動される。外側チャネルの最初の遅延は、書込みポインタ 2 5 0 4 を読取りポインタ 2 5 0 6 の前方に、適切な量だけ移動させることによって設定される。この最初の遅延偏差は、中心チャネルの読取りポインタ 2 5 0 5 および書込みポインタ 2 5 0 4 の偏差より小さくて良い。この点では、読取りポインタ 2 5 0 6 は、チャネルがアパーチャ内でアクティブになるまで、書込みポインタ 2 5 0 4 と同じレートで前方に移動する。

[0266]

チャネルがアパーチャ内でアクティブになった後、その遅延は、時間の経過につれて徐々に増加し、中心チャネルの遅延に近づく。これは、場合により、書込みポインタ2504が移動する時に、読取りポインタ2506を前方に移動させないことによって達成される。その結果、読取りポインタ2506と書込みポインタ2504との間の偏差は、時間の経過と共に徐々に増加する。

[0267]

上記の動作は、図26Aに示すように、2つの2進状態制御信号のみで指示される。最初の信号は、読取リポインタ前進イネーブル(PRE)2600であり、この信号は、読取リポインタ2506が書込みポインタ2504と共に前進することを可能にする。この信号が、Fc*2サンプルクロックの時間において真である場合、書込みポインタは、データがデュアルポートram2502に書き込まれた後に前進し、読取リポインタ250

10

20

30

40

6 は同時に前進する。信号が偽である場合、書込みポインタ2504は、書込み動作後に前進するが、読取リポインタ2502は同じ状態を維持する。PRE制御信号2606、2606aは、チャネルの最初の遅延を設定するためにのみ使用されるのではなく、動的集束粗遅延をインプリメントするためにも使用される。

[0268]

第2制御信号(CE)2608、2608aは、チャネルの出力がアクティブになる時を単に指定し、その結果、すべてのアクティブチャネルの加算に関与する。これは、補間器の最終出力レジスタの「クリア」入力を制御するCE信号2608、2608aによって達成することができる。チャネルは、その素子感度パターンによって、ある減衰閾値量未満を有するリターンエコーを受信することが可能になる時に応じてアパーチャ内でアクティブになる。この時間は、最初の制御信号によってインプリメントされる最初の遅延時間と一致しなければならない。CE信号2608は、取得ラインの開始からの直交サンプルの数に関して、チャネルがアクティブになる時を指定することに注意しなければならない。これは、チャネルは、最初にチャネルの加算に関与する時に、直交対に寄与しなければならないためである。Fc*2サンプルクロックの場合、すべての直交サンプル対に2つのクロックがある。

[0269]

図26は、中心素子(2606および2608)に出現する制御信号、および完全アパーチャの外側縁部(2606aおよび2608a)における素子を示す。しかし、偶数のチャネル/素子の場合、アパーチャの中心は2つの素子間に位置するため、実際の中心素子は存在しない。

[0270]

中心チャネルの場合、 R P E 2 6 0 6 は、必要な最大遅延時間だけ低く維持される。その結果、書込み点 2 5 0 4 は前方に移動し、読取り点 2 5 0 6 は移動しない。遅延時間に達した後、 R P E 2 6 0 6 は高く設定され(真)、読取りポインタ 2 5 0 6 は、書込みポインタ 2 5 0 4 と同じレートで前進することが可能になる。中心チャネルに必要な動的集束はないため、 R P E 2 6 0 6 は、取得ラインの残りで高く維持される。中心チャネルの C E 信号 2 6 0 8 は、遅延時間に達した直後にチャネルをアクティブにする。偏差は、シフトレジスタ、補間フィルタに使用されるレジスタが充填されることを可能にする。 C E 信号 2 6 0 8 は、次に、出力レジスタ上のクリアを除去し、その結果、チャネルのデータは加算バスに入る。

[0271]

外側チャネルでは、最初の遅延が、中心チャネルよりはるかに短いため、RPE2606 a は短時間だけ低く維持される。次に、RPE2606 a は高く設定され、チャネルがアクティブになるまで、この遅延を維持することを可能にする。その時点では、RPE信号2606 a は、単一クロックサイクルで低く設定され、時には、動的集束パターンをインプリメントする。チャネルが加算に関与することができる場合、CE信号2608は出力レジスタ上のクリアを除去する。

[0272]

再び図25を参照すると、補間フィルタは、ビーム成形に対して微細遅延分解能を提供する。中心周波数の波長ごとに16の補間点があり、1/16ラムダ遅延分解能を提供する。各々の補間点では、2つの8点FIRフィルタが適用され、一方は分析信号Iサンプルを生成し、他方はQサンプルを生成する。これは、補間フィルタは、中心周波数の期間ごとに2回、またはサンプルC1k(Fc*2)レートで動作することを意味する。 I およびQサンプルは、出力レジスタに連続して出力され、イネーブルになると、サンプルを加算バスに供給する。

[0273]

補間フィルタ用の入力は、デュアルポート r a m 2 5 0 2 の読取りアドレスから来て、一般に、各々のサンプル C l k (F c * 2) に 1 つのサンプル (I または Q) だけ前進する。デュアルポート r a m 2 5 0 2 で読取りが実行されると、サンプルは、 8 つのサンプ

10

20

30

40

20

30

40

50

ルシフトレジスタ2508に入力され、このレジスタは、読み取った最後の8つのサンプルを保持する。デュアルポートram2502の読取り動作がイネーブルではない場合(RPEが低い)、データはシフトレジスタ2508に入らず、読取りポインタ2506は前進しない。シフトレジスタ22508は、最後の8つのサンプルをまだ保持しており、読取りポインタ2506が前進しない場合、サンプルは失われない。読取りポインタ2506は、単に書込みポインタのさらに後方に位置する。

[0274]

2つのサンプルクロックサイクルごとに、シフトレジスタ22508内のサンプルは、補間フィルタの乗算器2510の入力と平行に転送される。これらのサンプルは、IおよびQ出力を生成する2つの乗算/累算動作を維持する。動的集束が行われない場合、乗算器の入力部に移動したサンプルは、各々の中心周波数期間に2つのサンプル分だけ、適時に前方に変位する。次に、フィルタは、中心周波数の各々の期間にIおよびQサンプルを出力する。動的集束では、場合により、デュアルポートramの読取リサイクルはディスエーブルされ、乗算器の入力部に移動したサンプルは、1つのサンプル分だけ前方に変位する。その結果、補間点は、中心周波数の全体の期間未満の適時に前方に移動する。外側チャネル上の動的集束では、補間点は、適時に徐々に、中心チャネルと同時に逆に移動する。

[0275]

補間フィルタによって使用される係数は、小型 ram内に記憶され、システム CPUによってロードすることができる。ram 2 5 1 2 は、係数の 3 2 の集合、つまり I 補間点に 1 6 、Q補間点に 1 6 を保持することができる。係数は、5 つのアドレスライン別に選択され、そのうちの 4 つは、制御 ram 2 6 0 2 に由来する制御ラインである。これらの4 つのラインは、その他のサンプルクロック(Fc * 2)ごとに新しいアドレスを提供しなければならない。その他のラインは、選択される補間点の I または Q係数の集合を選択し、フィルタの動作でトグルすることができ、中心周波数の期間ごとに I および Qサンプルを生成する。最後に、補間フィルタ用の出力レジスタ 2 5 1 4 は、サンプルが加算バスに入る前に、出力サンプルを保持する。このレジスタのクリア入力は、CE制御ラインによって制御される。その結果、チャネルは、補間出力が有効になるまで、加算バスに寄与することをディスエーブルされる。

[0276]

補間フィルタ、位相回転、および動的アポダイゼーションをインプリメントするもう1つの方法を図25Bに示す。この図では、クロックを必要とする上のボックス2520内のすべてのデジタル回路素子は、受信周波数クロックで計時される。クロックを必要とする下のボックス2522内のすべてのデジタル回路素子は、受信周波数クロックの2倍で計時される。アナログ/デジタル変換器(ADC)2524、2526からの入力I/Qデータは、個々のFIFO2528、2530に書き込まれる。ADC2524、2526からのサンプル出力は、偏差補正が行われ、予め決められた一定の値が加算される。ADCの偏差補正ステージの2524、2526出力からのサンプルは、FIFO2528、2530内に同時に記憶されるため、FIFO内への新しいサンプルの書込みは別個のタイミング論理を必要としない。すべてのチャネルは、同じ書込みイネーブル信号を共用する。各々のIおよびQチャネル2528、2530のFIFOの読取り側は、ビーム成形器コントローラによって生成される受信遅延信号によって制御される単独のイネーブル信号2532、2534を使用する。

[0277]

各々のFIFOの読取りイネーブル信号2532、2534は、各々のチャネルに必要な初期粗遅延値2536に等しい多数の受信クロックサイクルだけ遅延する。読取りイネーブル信号2532、2534が低く維持され、データがFIFO2528、2530内に書き込まれる場合、FIFOの読取りは停止し、粗遅延2536が増加する。読取りイネーブル信号2532、2534が高くなると、加わる粗遅延2536は一定の状態を保つ。中心からの信号のエコーおよびアパーチャの外側縁部を整列させるため、中心信号は

、外側縁部からの信号と加算される前に、ある期間遅延される。アパーチャの中心でサンプリングされたデータの遅延値は、外側縁部の遅延値より大きい。

[0278]

動的受信集束は、補間フィルタインデックス2540を充電する必要がある場合に高くなる制御信号DF2538を必要とする。補間フィルタインデックス2540は、0から15の16の数のmoduloである。補間フィルタインデックス2540は、補間点が1/16波長だけ変位すると減少する。補間フィルタインデックス2540が0から15に減少すると、FIFO読取りイネーブル信号2532、2534は、1クロックサイクルで低くなり、粗遅延2536を1だけ増加させる。

[0279]

微細遅延は、補間によってインプリメントされる。この実施例では、補間フィルタは、収縮FIRフィルタとして、4つのタップ2542、2544、2546、2548と共にインプリメントされる。16の補間点には、係数の16集合がある。各々の補間点は、4つの係数2550、2552、2554、2556を有する。IおよびQサンプルをマンターリーブし、フィルタを受信クロック周波数の2倍で動作させることによって、同じ補間フィルタをIおよびQサンプルの両方に使用することができる。ADCにより取得されたIおよびQサンプルは、異なる点で適時にサンプリングされるが、同じ点に適時に補間されるため、係数の異なる集合はIおよびQの補間に使用される。サンプリング偏差を補正するため、Qサンプルの補間フィルタインデックスは、Iサンプルのインデックスながら4だけ偏位する。補間フィルタに使用される係数は、係数を記憶するRAM2558アドレスを切り換えることによってI係数およびQ係数との間で交替する。補間フィルタインデックスは、係数のアドレス計数器2560によって表される。IおよびQ係数のアドレス計数器2560は、DF信号2538が、1クロックサイクルで高くなった時に減少する。補間フィルタ2560の出力は、I/Qインターリープされる。

[0280]

補間信号は、図25Bに示す位相回転ステージ2564、2566に供給される。位相回転回路には、2つの乗算器/累算素子がある。一方は、Qr=I*sin(角度)+Q*cos(角度)2568を生成するために使用され、他方は、Ir=I*cos(角度)・Q*sin(角度)2570を生成するために使用される。正弦および余弦係数は、RAM内にルックアップテーブル2572、2574として記憶される。正弦および余弦値の16の集合がある。余弦および正弦ルックアップテーブル(LUT)2572、2574のアドレスは、補間フィルタの係数2550、2552、2554、2556と同じ時に更新される。位相回転回路2564、2566も、中心周波数の2倍で動作する。第2の動作サイクルごとに、有効なIrおよびQrデータの対が生成される。

[0281]

動的アポダイゼーションでは、位相回転 2 5 6 8 、 2 5 7 0 の出力は、受信時に動的に変国される係数を乗算される。チャネルの増倍係数がゼロに設定される場合、チャネルはアパーチャに寄与しない。こうして、動的アパーチャの更新が行われる。 I および Q サンプルは、マルチプレクサ(M U X) 2 5 7 2 を介して共通の乗算器にインターリーブされ、必要な乗算器の資源を減少させる。

[0282]

補間フィルタによるマルチラインビーム成形

ビーム成形に補間フィルタを使用すると、マルチライン走査が可能になる。マルチライン走査では、いくつかの受信ラインが、図38に示すように、同じ送信ビームで再現される。送信ビームは、一般に、受信ラインが取得される領域をカバーする大きい被写界深度と共に広げられる。

[0283]

マルチライン内の隣接する受信走査ラインは、各々のチャネルの個々の遅延がごくわずかに変化することが可能なので、補間フィルタの遅延インプリメンテーションは、すべてのラインを同時に処理することを可能にする。この方法は、帯域幅サンプリングで行われ

10

20

30

40

20

30

40

50

、補間フィルタは、図39の個々のチャネルの補間フィルタの例示的な概念上のインプリメンテーションに示すサンプルレートより高いレートで動作する。

[0284]

図39では、個々の受信チャネルのA/D変換器からのデジタルサンプルは、可変長シフトレジスタ3902を介して送信され、サンプルの整数の粗遅延をインプリメントする。可変長シフトレジスタ3902の出力は、次に、第2シフトレジスタ3904に送信され、個々のシフトステージにアクセスすることができる。この第2シフトレジスタ3904に充填されると、補間フィルタはサンプルのサブセット上で動作し、サンプルは、たとえば8つのサンプルである。補間フィルタは、1/16波長以上の分解能の微細遅延を提供する。上記の実施例では、補間フィルタは、フィルタシフトレジスタのセル4および5間の補間サンプルを提供する。

[0285]

図40に示す3-1マルチライン走査では、補間フィルタは、サンプルシフトごとに3回動作する。図40の実施例では、フィルタウィンドウは、第1受信ラインでは通常位置から1サンプルだけ後方に偏位し、第3受信ラインでは1サンプルだけ前方に偏位する。実際上、隣接するラインには遅延値にサンプル差はないため、すべてのラインは同じフィルタウィンドウを使用する必要がある。各々のラインのフィルタウィンドウの位置は、プログラム可能である。遅延差が1サンプルより大きい状況では、フィルタシフトレジスタを拡張して、ウィンドウ間の分離をより大きくすることができる。波長当たり1つまたは2つのサンプルのみがある帯域幅サンプリングの場合、フィルタウィンドウは、多くの場合、1サンプル期間より多く分離する必要はない。

[0286]

図40に示すフィルタ動作の出力は、単一出力流に時間多重化される。この流れは、他のチャネルからの寄与に加算され、ビーム成形器の出力を生成する。3-1マルチラインの場合、加算回路構成は、サンプルレートの3倍で動作することが可能であることに注意する。次に、ビーム成形器の加算出力は多重分離され、下流処理用の3つのマルチライン受信ラインを生成する。下流処理は、単一光線ラインの取得時間に3つのラインを処理することができる。

[0287]

上記の例示的な受信ビーム形成方法では、出力は、再現ラインに沿ってサンプリングされたRFデータを表すサンプルのデジタルデータ流である。この流れは、受信アクティブアパーチャに関与するすべての受信チャネルからのデータサンプルを加算することによって導かれる。RFデータ流は、全体の光線ラインを保持するのに十分な記憶域を有するバッファ内に補足することができる。この同じバッファは、合成アパーチャの取得に使用され、受信アパーチャの第2の半分からのRFデータが加算回路構成から出て行く時に、このRFデータと加算される。

[0288]

ダウンコンバーションを含まないNyquistまたは帯域幅サンプリングスキームでは、加算されたRFデータ流は、生RF流としてビーム成形器を出て行く。このデータ流は、多くの場合ヒルベルト変換フィルタと呼ばれる1対の相補(complimentary)90°位相差フィルタを使用して、異なる形式に変換することができる。これらのフィルタは、RF信号を効果的に帯域通過させ、同時にベースバンド直交データ流にダウンコンバートする。次に、これらのベースバンドIおよびQデータ流は結合され、2Dイメージングのためのエコー振幅データを提供するか、またはドップラー血流検出のためにさらに処理することができる。ヒルベルト変換フィルタは、高調波イメージング、または周波数複合に必要な場合、受信信号スペクトルの一部分を選択的にフィルタリングして処理することができる。周波数複合の場合、フィルタは、スペクトルの異なる周波数帯域からインターリーブ出力サンプルを生成するために、時間多重化される。

[0289]

再び図31を参照すると、ビーム成形器モジュール3102は、ビーム成形器制御装置

20

30

40

50

も備えることができる。各事象を統合して、完全な画像フレームを形成するため、ビーム成形器は、ある種のコントローラを使用する。コントローラは、一連音ビーム成形器の事象を指定する単純な状態マシンとしてインプリメントすることができる。各々のビーム成形器の事象は、送信動作、受信動作、および / または信号処理動作を指定することができる。 送信動作は、アレイからの送信パルスに関連するすべてのパラメータを指定する。これらのパラメータとしては、アレイ内の所望の素子に対するパルサーの接続持続時間、各々のパルサーの遅延時間、送信波形の特性、および送信アパーチャのアポダイゼーショ関数が挙げられる。これらのパラメータは、受信チャネルに接続される素子の詳細、各チャネルに使用されるTGC波形、A/D変換器のサンプルレート、動的アパーチャ、再現プロセスに使用されるステアリングおよび / または動的集束パターンを含む。最後に、信号処理動作は、たとえば加算出力を合成アパーチャにバッファするか、またはヒルベルト変換フィルタに送信することなど、加算出力に何を行うことを指定する。ヒルベルト変力ィルタは、ビーム成形器事象に必要なことを実行するために指定される。

[0290]

上記の説明から明らかなとおり、ビーム成形プロセスの制御は複雑である可能性があり、この複雑さに対処する方法は、ハードウェアを制御するために使用されるメモリブロック内のリアルタイム走査以前に、すべての情報を符号化することである。次に、ビーム成形器コントローラのタスクは、ビーム成形器の事象に必要な情報を検索するのに適するメモリブロックの部分を「ポインティング」するように縮小される。次に、特定の動作モードのビーム成形器の設定は、すべてのメモリブロックにパラメータ情報をロードし、個々のポインタを含むビーム成形器の様々な事象をコントローラの状態マシンにプログラミングすることによって行われる。走査モードを実行するため、次に、取得データの全体的なフレームの事象を実行してステップスルーするように告げる。フレームの終わりに、コントローラは停止信号を探し、見つからない場合、全体のシーケンスを再び繰り返す。

[0291]

例示的な超音波システムの実施態様は、1秒当たり数百フレーム以上の範囲のある動作モードで、非常に光度の取得フレームレートが可能である。本発明による他の実施態様と同様、例示的な実施態様は、図28に関連して上記で述べた非同期処理を使用することにより、取得レートが非常に高速である場合でも、表示された超音波画像情報を30fps以下で処理する。しかし、Nyquistサンプルデータの場合、データ記憶装置は50~100%増加することを評価するべきである。

[0292]

やはり上記で説明したとおり、信号処理ハードウェア/ソフトウェアは、RFメモリバッファにランダムアクセスし、単一取得フレームからRFデータにアクセスして、表示された概算データを生成する。この例示的な実施態様では、信号処理および表示の最大フレームレートは30fpsであり、これは、一般にタイマーによって設定され、1/30秒ごとに信号処理タスクを信号で知らせる。新しい表示フレームの処理が完了すると、信号処理/表示タスクは、次の1/30秒の時間目盛を待つ。この時点では、信号処理タスクは、次の1/30秒の時間日盛を待つ。この時点では、信号処理タスクが使用可能かどうかを確認する。「最後のフレーム」ポインタが以前に処理されたフレームから前進しなかった場合、信号処理は何も行わず、次の1/30秒の目盛を待つ。「最後のフレーム」ポインタが変更された場合、信号処理は、ポインタが支持するフレーム上の開始する。取得が、30秒目盛で開始し、常に、取得された一番最近のフレーム上で動作する。取得が、30fpsよりはるかに早く動作している場合、「最後のフレーム」ポインタは、各々の信号処理動作で数フレーム前進する。

[0293]

システムが凍結された後、メモリバッファ内に記憶されたRFフレームは、最初の取得レートまでの任意の所望のレートで処理することができる。 1 / 3 0 秒でどの位多くの RFフレームが前進するかは単純に計算され、これは、浮動小数点値として計算され、1 未満の分数から、リアルタイムの取得時の 1 / 3 0 秒で生じる多くのフレームまで異なる可

能性がある。各々の1/30秒では、信号処理は、整数の境界に交差するまでフレームの前進値を累算する。その時点で、信号処理は、処理される最後のフレームの先のフレームの整数の境界数であるフレームを処理する。

[0294]

合成アパーチャビーム成形は、このメモリバッファスキームによってもサポートされる。この場合、合成アパーチャを構成する様々なラインは、順次メモリバッファ内に取得され、RF記憶フレームのサイズが増加する。これは、単に書込みコントローラの異なるパラメータであり、書込みコントローラは、取得フレームごとにどの程度多くのラインが書き込まれるかを記録する。読出しの場合、信号処理は、次に、合成アパーチャ内の複数のRFラインを結合して、最終結果を生成する。

[0295]

シネループ再生用のRFデータは、異なる方法によるデータの再処理を提供し、新しい情報をもたらす。たとえば、カラーフローイメージング用のウォールフィルタは、再生時に変更され、特定の流れの状態に応じて最適化を可能にする。第2に、RFデータを扱うことを望む研究者の場合、バッファメモリは、外部記憶デバイスにダンプされ、RFデータの複数のフレームを分析に提供する。最後に、診断ツールとして、バッファメモリは、CPUからテストRFデータをロードされ、信号処理方法のデバッグ、分析、および検証を可能にする。

[0296]

Nyquisstサンプリングされるビーム成形方法の場合、ダウンコンバートされる直交サンプリングデータはRFデータから導かれ、振幅の検出およびドップラー処理が行われる。こうしたデータは、通過帯域の周波数上で90°位相差を有するように設計された相補(complimentary)位相FIRフィルタを使って取得することができる。これらのフィルタも、サンプル流をより低いサンプルレートにダウンコンバートすることができるが、出力サンプルレートは、信号の周波数範囲をサンプリングするのに十分でなければならない。ダウンコンバートされた出力サンプルを提供するため、フィルタは、スペクトルの中心周波数のサイクルの整数だけ変位されるRFデータ上で動作する。あるいは、異なるフィルタは、比較的小さいデシメーション比を得るように、非整数のサイクル変位用に設計することができる。例示的なHilbertフィルタの概略の設計は、当業者によって当該技術分野で周知されており、図41に示す。

[0297]

このフィルタは、ウィンドウイング法を使用して、ローパスフィルタを最初に計算することによって設計される。フィルタの長さは、広範な周波数で良好な応答を確保するには、約40タップ必要であり、RFデータの中心周波数の期間内のサンプル数の倍数でなければならない。たとえば、サンプルレートが120MHz、中心周波数が30MHzであり、中心周波数の期間内に4つのサンプルがある場合、適切なフィルタの長さは40タップ(10期間)になる。次に、ローパス係数は、周波数が中心周波数に適合する正弦および余弦関数を乗算される。30MHzの実施例では、正弦および余弦関数の各々の期間は4つのサンプルである。

[0298]

ダウンコンバートされたサンプルを得るには、フィルタは、中心周波数のサイクルの整数だけ変位するサンプルに適用される。30MHzの中心周波数の場合(120MHzでサンプリングされる)、RFサンプルは、一度に4つのサンプルだけ変位され、デシメーション比は4対1になる。このデシメーション比では、入力信号は100%の帯域幅に制限されるか、あるいは出力サンプルのエイリアシングが生じる。

[0299]

比較的小さいデシメーション比を得るため、フィルタは、位相情報を保存するために、別の係数の集合を使用することができる。30MHzの実施例の場合、4対2のデシメーション比を達成するには、1つは0°位相、もう1つは180°位相の係数の2つの集合を使用する。

10

20

30

[0300]

こうした別の係数の集合は、ローパスフィルタ係数を乗算する前に、適切な位相増分で +正弦および余弦をサンプリングすることによって得られる。出力サンプラー間の変位が 中心周波数の期間の1/2である場合、デシメーション比を得る単純な方法は、係数を同 じに保ち、1/2期間の増分のフィルタ出力の記号を逆にすることである。

[0301]

フィルタの通過帯域特性は、様々なウィンドウイング機能を使用して変更することができる。これは、高調波イメージングまたはトラッキングフィルタに望ましい。周波数コンパウンドは、高いデシメーション比の場合、追加のフィルタがなくても達成することができるが、フィルタは、入りサンプルレートで動作可能でなければならない。30MHzの実施例の場合、2つのフィルタは、2つのサンプル変位増分において、RFデータ上で動作する異なる中心周波数に使用することができる。フィルタブロックは、2つのサンプルごとに異なるフィルタ結果を出力する。次に、異なるフィルタからインターリーブされた2つのI、Qサンプルが検出され、一緒に加算されて、4対1のデシメートされた検出出力を生成する。

[0302]

実施例3

最大256個の素子を有するアレイに対する例示的なシステムインターフェースは、超音波画像を取得するために使用される。表4は、画像を取得するための例示的な深度範囲、視野、Bモードのフレームレート、およびカラーフローイメージングのフレームレートを示す。これらの動作パラメータは、左端の列に記載されている特定の小動物イメージングアプリケーションに使用することができる。しかし、当業者には明らかなとおり、動作パラメータのその他組合せは、小動物およびヒトの被検体の解剖学的構造またはその一部をイメージングするために使用することができる。

[0303]

小動物の被検体を使用し、動物に麻酔して、加熱した小動物プラットフォーム上に配置する。ECG電極を動物上に配置し、ECG波形を記録する。温度プローブを動物に配置して、温度を記録する。それによって、イメージング時に、動物の重要な生理学的パラメータを監視する。使用する麻酔剤は、たとえばイソフラボンガス、または別の適切な麻酔剤で良い。イメージングする領域は、剃髪して毛皮を除去する。イメージング以前に、超音波伝導ゲルを、イメージングする領域に配置する。超音波アレイは、アレイの走査平面が対象領域に整列して、ゲルに接触するように配置する。イメージングは、「フリーハンド」で行うか、またはアレイを固定具上に実装し、アレイを安定させて行う。

[0304]

Bモードフレームレートは、表 4 に記載する様々な視野について概算する。比較的高いフレームレートは、減少した視野で得られる。カラーフローイメージング(CFI)フレームレートは、ライン密度がBモードの密度の 1 / 2 の指示されたカラーボックスの幅について概算され、Bモード画像を同時に取得する。

[0305]

10

20

【表4-2】

表4

画像を取得するためのBモートにおける例示的な深度範囲、視野、フレームレート、およびカラーフローイメージング(CFI)におけるフレームレート

| | 度範囲 | Bモード視野 | カラーボック ス幅 | Bモードフレームレ ート | CFIフレーム レート |
|--------------------------------|---------|---------|--------------|-----------------|-----------------|
| マウスの心臓 30 MHz中心周波数 | 3-10 mm | 12 mm | 8 | 少なくとも 180 fps | 少なくとも 60 fps |
| マウスの腹部 30 MHz | 2-12 mm | 19.2 mm | 12.8 | 少なくとも 100 fps | 少なくとも.30 fps |
| マウスの表層領域、 抹消血管 40-50 MHz | 1-6 mm | 12.8 mm | 8 | 少なくとも 190 fps | 少なくとも 80 fps |
| ラットの心臓 20 MHz 中心周波数 | 5-20 mm | 24 mm | 20 | 少なくとも 70 fps | 少なくとも 25 fps |

10

様々な中心周波数および角度に関して、150KHzのPRFで測定可能な非エイリアス速度をパルス波(PW)ドップラーについて表5に記載する。

[0306]

【表5】

表5

様々な中心周波数および角度に関する、150KHzのPRFで測定可能な非エイリアス速度

20

| 中心周波数 | 最大非エイリアス速 度、角度O° | 最大非エイリアス速 度、角度30° | 最大非エイリアス速 度、角度60° |
|-----------|---------------------|----------------------|----------------------|
| 20 MHz | 2.89 m/s | 3.34 m/s | 5.77 m/s |
| 30 MHz | 1.93 m/s | 2.22 m/s | 3.85 m/s |
| 40 MHz | 1.44 m/s | 1.66 m/s | 2.89 m/s |
| 50 MHz | 1.16 m/s | 1.33 m/s | 2.31 m/s |

30

マウスの心拍数は高く、500拍/分または8拍/秒である。心周期ごとに取得されるフレーム数が増加すると、心周期全体の心臓運動は、より正確に評価することができる。フレームレートは、心周期ごとに少なくとも10フレーム、より良好な時間分解能の点で好ましくは20である。したがって、一実施態様では、少なくとも1秒当たり160フレームのレートで、マウスの心臓および周囲組織(10~12mm)の長軸像を含むのに十分な大きさの視野で取得される。たとえば、30MHzの線形アレイを使用すると、12mmの視野のフレームレートは、1秒当たり約180フレームである。視野がより小さい場合、使用されるフレームレートは高くなる(たとえば、2mmの視野、30MHzの線形アレイの場合、1秒当たり900を超えるフレームレートを使用すると、心臓弁などの迅速に移動する構造を観察することができる)。

[0307]

40

マウスの循環系(大動脈)に存在する最大速度は高く、通常の成体マウスでは $1 \text{ m} / \psi$ だが、病体の場合は $4 \sim 5 \text{ m} / \psi$ という高さに達する可能性がある。マウスの大動脈からの非エイリアス P W ドップラー信号を取得して表示するには、P W ドップラー用のパルス繰返し周波数 (PRF) が比較的高くなければならない。例示的なシステムでは、150 K H z という高い P W ドップラーモードの P R F が使用され、中心周波数が 30 M H z 、およびドップラー角度が 60 o の場合、血流速度の非エイリアス測定は $3.8 \text{ m} / \psi$ になる。

[0308]

Bモードイメージングのフレームレートは、信号が検出される組織の最大深度に対する 超音波の双方向送信、フレーム当たりのライン数、送信焦点領域の数、各々の送信パルス で処理されるライン数、ラインとフレームとの間のオーバヘッド処理時間によって決定さ

10

20

30

40

50

れる。異なる送信焦点領域位置で取得された画像は、一緒に「縫合」して、フレームレートを犠牲した画像全体の分解能を改善することができ、この分解能は、区域の数に相当する係数だけ減少する。浸透を増加または解像度を増加させるため、ユーザが選択可能であるか、または自動的に送信焦点領域の位置にリンクされる比較的低いかまたは高い送信中心周波数の選択。超音波ラインの並列処理を伴うマルチライン処理は、フレームレートを増加させるために使用することができる。

[0309]

PWドップラーの特徴としては、約500Hz~約150KHzのPRF範囲、交互の送信周波数選択、レンジゲートサイズおよび位置の選択、ハイパスフィルタのカットオフがあり、リアルタイムBモード画像がPWドップラーモードと同時に表示される二重モード動作は、Bモードに使用される送信周波数と同じであるか、または異なって良い。PWドップラービームをステアリングする能力は、使用する周波数およびアレイのピッチ、アレイ内の素子の指向性によって決まり、これは、当業者であれば理解すると思われる。75ミクロンのピッチを有し、PWドップラーにおいて24MHzの送信周波数で動作するアレイの場合、ビームは最大約20°ステアリングされる。このアレイの場合、比較的大きいステアリング角度は、不適切に大きい格子ローブが生じ、人為的信号の検出の一因になる可能性がある。

[0310]

カラーフローイメージング(CFI)は、組織のある領域内の平均流速の概算を提供す るために使用することができる。CFIデータが処理される領域は、「カラーボックス」 と呼ばれる。Bモードデータは、通常、Bモードラインをカラーフローラインとインター リープすることによって、カラーフローデータとほぼ同時に取得される。カラーフローデ ータは、カラーフローデータは、2つのデータ集合が空間的に整列するように、Bモード フレーム上でオーバーレイとして表示することができる。CFIは、アレイのタイプに応 じて、約500Hzから約25~75KHzまでのPRFレンジを含む。40MHzの中 心周波数、および超音波ビーム軸と速度ベクトル間の角度が0°の場合、最大非エイリア ス速度は約0.72m/秒である。ビームステアリングは、アレイの特性(特に、素子の 間隔)、送信周波数、およびビーム成形器の能力によって決まる可能性があり、たとえば . ステアリングは、主な中心周波数で利用可能ではなく、別の(比較的低い)周波数で利 用可能である。75μのピッチを有し、CFIにおいて24MHzの送信周波数で動作す るアレイの場合、ビームは、最大約20°ステアリングすることができる。比較的大きい 角度は、不適切な格子ローブレベルを生じる可能性がある。カラーフローイメージングの 特徴としては、カラーボックスのサイズおよび位置の選択、送信焦点深度の選択、別の周 波数の選択、レンジゲートのサイズの選択、およびハイパスフィルタのカットオフの選択 が挙げられる。パワードップラーは、カラーボックス内の組織から生じるドップラー信号 の電力の概算を提供するために使用することができる。組織ドップラーモードは、移動す る組織からの平均速度概算が提供されるCFIの変形である。マルチライン処理は、CF Iモードに適用される方法であり、複数の受信データが、送信される各々の送信パルスに 関して処理される。

[0311]

ビーム成形器は、2 - Dイメージングおよびドップラーモードが、Bモードラインをドップラーラインとインターリーブすることによって、ほぼ同時にアクティブになるモードをサポートすることができる。3 - Dイメージングは、当業者が周知しているように、上昇方向に機械的な走査を使用する。

[0312]

このアプリケーション全体で、様々な出版物を引用している。これらの出版物の開示内容は全体として、本発明が関連する技術の現状を完全に説明するために、引用することにより本出願に援用する。

[0313]


特記しない限り、本明細書に記載する何らかの方法は、いかなる点でも、そのステップ

が特定の順序で実行されることを必要とすることを意図するものではない。したがって、方法クレームが、各ステップが行われる順序を実際に列挙せず、各ステップが、特定の順序に限られることをクレームまたは明細書内で特に指定されていない場合、決して、何らかの点で順序が推測されることは意図していない。これは、ステップの配置または動作の流れに関する論理の問題、文法上の構成または句読法から生じる明白な意味、明細書に記載されている実施態様の数またはタイプを含む解釈に考えられる何らかの非明示的な根拠に適用される。


[0314]

当業者には、本発明の範囲または精神を逸脱せずに、本発明に様々な変更および変形を加えることが可能であることは明らかである。本発明のその他の実施態様は、明細書を考察し、本明細書に開示する本発明を実践することから当業者にとって明らかになるであろう。明細書および実施例は、単なる実例であることが意図されており、本発明の真の範囲および精神は以下の請求の範囲に指示されている。


【図1】




【図2】




【図3】




【図4】




【図5A】




【図5B】




【図5C】




【図6】




【図7】




【図8】



【図9】



【図10】




【図11】





【図12A】



【図12B-1】

| フレックスの左側 フレックス上のJ1 BTH | ロネクタ | フレックスの右側 フレックス上のJ3 BTH: | コネクタ |
|---|---|---|---|
| BTHピン別に 分類される表 | BTH列全体に 分類される表 | BTHピン別に 分類される表 | BTH列全体に 分類される表 |
| BTH アレイ フレックス ピン チャネル トレース | BTH アレイ フレック ピン チャネル トレー: | | BTH アレイ フレックス ピン チャネル トレース |
| 2 G G G G G G G G G G G G G G G G G G G | 1 G GS G | 1 G G G G G G G G G G G G G G G G G G G | 1 6 G 5 128 64R 5 128 64R 5 128 65R 7 6 6 9 124 65R 11 122 61R 13 6 6 6 90R 17 118 59R 17 118 59R 21 6 6 22 1 10 55R 21 114 57R 25 1 10 55R 31 108 54R 33 106 53R 35 6 6 6 7 39 102 51R 44 100 6 45 108 49R 49 6 6 6 6 57 90 45R 55 92 46R 66 6 |
| B110 | B2E続〈 | | |
| | | | |

FIG.12B

【図12B-2】




FIG.12B-2

【図12B2b6森


| The physical and physical andepth physical and physical and physical and physical and physical

FIG.12B-3


【図13】



【図14】



【図15A】



【図15B】






Fig. 15B


【図16】




【図17-A】




【図17-B】




【図17-C】



【図17-D】



【図18a】



【図18b】




Fig. 18b

【図18c】






Fig. 18c


【図18d】



【図19】



【図20】



【図21】






Fig. 21


【図22】



【図22A】



【図22B】



【図22C】

【図23】






FIG.23


【図24】



【図25】



【図25B-1】



【図26A】




FIG.26A

【図27】






Fig. 27

【図25B-2】



【図26】



【図27A】




Fig. 27A

【図28】



Fig. 28

【図29】




Fig. 29

【図30】




Fig. 30

【図31】





Fig. 31

【図36】



【図38】




FIG.38

【図39】




FIG.39

【図40】




Fig. 40

【図41】



Fig. 41

【図32】




Fig. 32

【図33】




Fig. 33

【図34】




Fig. 34

【図34A】




Fig. 34A

【図34B】




Fig. 34B

【図34C】

Fig. 34C

【図35】




Fig. 35

【図37】




Fig. 37A




Fig. 37B

フロントページの続き

(72)発明者 ロナルド イー. デイグルアメリカ合衆国 ワシントン 98053, レッドモンド, エヌイー 62エヌディー プレイス 22126

(72)発明者ローレンス シー.ブラスフィールドアメリカ合衆国ワシントン 98040,マーサー アイランド, 79ティーエイチ アベニュー エスイー 3441

(72)発明者ブライアンスターコスキーカナダ国エム 4 ジェイ3 シー 8オンタリオ , トロント , チルトン ロード 7 0

(72)発明者ジェロルドウェンダ国エム2エイチ3ジェイ5オンタリオ , トロント , ペブル バイウェイ 15 , ユニット53

(72)発明者 カイ ウェン リューカナダ国 エム2エヌ 6ゼット9 オンタリオ, ノース ヨーク, ビークロフト ロード233, スイート 923

(72)発明者 ローレン エス. フルガスアメリカ合衆国 ワシントン 98117, シアトル, 10ティーエイチ アベニュー エヌダブリュー 7720

(72)発明者スチュアートエフ.フォスターカナダ国エム4イー1ワイ5オンタリオ, トロント, グレン オーク ドライブ 24

(72)発明者 デスモンド イルソン カナダ国 エル4ジェイ 7ティー4 オンタリオ, ソーンヒル, ベントゥーラ アベニュー 73

審査官 宮澤 浩

(56)参考文献 特開平6-14928(JP,A)

特開平8-70404(JP,A)

特表2006-502828(JP,A)

特表2006-525837(JP,A)

米国特許出願公開第2005/0203402(US,A1)

J.A.BROWN et al., A Digital Beamformer for High-Frequency Annular Arrays, IEEE Trans.U FFC, 米国, IEEE, 2 0 0 5 年 8月, Vol.52, No.8, pp.1262-1269

CHANG-HONG HU, 2004 IEEE ULTRASONICS SYMPOSIUM, 米国, IEEE, 2 0 0 4年 8月23日, P1 347-1350

BROWN J A, 2004 IEEE ULTRASONICS SYMPOSIUM, 米国, IEEE, 2004年 8月23日, P760-763

WU QINDI, PROCEEDINGS OF THE SPIE, 米国, SPIE, 2000年 2月17日, V3982, P142-149

(58)調査した分野(Int.CI., DB名)

A 6 1 B 8 / 0 0



| 公开(公舎)号 JP2013204411 申请日 2013-03-25 申请号 JP2013204411 申请日 2013-09-30 FM]申请(专利权)人(译) 視策分nix年単公司 FM]を明人 ジェームスメと ローレンスシープラスフィールド プライアンスターコスキー ジェロルトペーティグル ローレンスシープラスフィールド プライアンスターコスキー デュア・トエフファスター デスモンドイルソン 大明人 ジェームス メと ローレンエスフルガス スチェア・トエフファスター デスモンドイルソン 大明人 ローレンエスフルガス スチェア・トエフファスター デスモンドイルリン ローレンエスフルガス スチェア・トエフファスター デスモンドイルソン 大明人 ローレンス・グラスフィールド プライアンスターコスキー ジェロルト ヴェン カイウェンリュー ローレンエスフルガス スチェア・トエフファスター デスモンドイルリン DFC分类号 A6188/00 CPC分类号 A6188/00 FTERM分类号 A6188/00 FTERM分类号 4C601/F52095 A6188/56 A6188/56 G0157/52017 G0157/5202 G0157/52034 G0157/52088 G0157 「7524 G0157/5205 G01515/8915 G01515/8927 G01515/8959 G01515/8959 G10515/8959 G01515/8959 | 专利名称(译) | 高频阵列超声系统 | | |
|--|----------------|--|----------------------------|-----------------------------|
| 持申请(专利权)人(译) | 公开(公告)号 | JP5690900B2 | 公开(公告)日 | 2015-03-25 |
| 申请(专利权)人(译) 観覚方nix苹果公司 (柄)支明人 ジェームスメヒ ロナルドイーデイグル ローレンスシープラスフィールド プライアンスターコスキー ジェロルドウェン カイウェンリュー ローレンエスフルガス スチュアートエファォスター デスモンドイルソン 炭明人 ジェームス メヒ ロナルドィー・ディグル ローレンス シ・・プラスフィールド プライアン スターコスキー ジェロルドウェン カイウェン リュー ローレン エス・フルガス スチュアート エフ・フォスター デスモンド イルソン IPC分类号 A61B8/00 CPC分类号 G0157/5208 A61B8/56 A61B8/56 SQ157/52017 G0157/5202 G0157/52034 G0157/52088 G0157 /524 G0157/526 G01515/8915 G01515/8927 G01515/8956 G01515/8959 G10511/341 G10K11/346 F)分类号 A61B8/00 F-TERM分类号 4C601/BB06 4C601/DD30 4C601/EE01 4C601/EE08 4C601/EE22 4C601/GB06 4C601/HH06 4C601 /JB03 代理人(译) 夏木森下 审查员(译) 富泽浩 依先权 优先权 60/733091 2005-11-02 US 60/733091 2005-11-02 US 60/733091 2005-11-02 US 60/733091 2005-11-02 US 60/733091 2005-11-02 US 60/733091 2005-11-02 US | 申请号 | JP2013204411 | 申请日 | 2013-09-30 |
| 当前申请(专利权)人(详) 複览券nix苹果公司 | [标]申请(专利权)人(译) | 视声公司 | | |
| おります プェームスメヒロナルドイーディグルローレンスシープラスフィールドプライアンスターコスキージェロルドウェンカイヴェンリューローレンエスフルガススチュアトエアフォスターデスモンドイルソン プェームス メヒロナルドイー・ディグルローレンスシー・ブラスフィールドプライアンスターコスキージェロルドウェンカイヴェンリューローレンスシー・ブラスフィールドプライアンスターコスキージェロルドウェンカイヴェンリューローレンス・ブラスフィールドプライアンスターコスキージェロルドウェンカイヴェンリューローレンエス・フルガススチュアトトエア・フォスターデスモンドイルソン PC分类号 A6188/00 A6188/56 A6188/56 A6188/56 G01S15/8927 G01S15/8926 G01S15/8959 G01S15/8997 G10K11/341 G10K11/346 A6188/00 F-TERM分类号 A6188/00 A6188/ | 申请(专利权)人(译) | 视觉苏nix苹果公司 | | |
| □ナルドイーデイグル □ーレンスシーブラスフィールド ブライアンスターコスキー ジェロルドウェン カイウェンリュー □ーレンエスフルガス スチュアートエフフォスター デスモンドイルソン 发明人 ジェームス メヒ ロナルドイー・デイグル ローレンスシー・ブラスフィールド ブライアンスターコスキー ジェロルドウェン カイウェンリュー ローレンコス・アラスフィールド ブライアンスターコスキー ジェロルドウェン カイウェンリュー ローレンエス・フルガス スチュアート エフ・フォスター デスモンドイルソン IPC分类号 G0187/52095 A6188/56 A6188/565 G0187/52017 G0187/5202 G0187/52034 G0187/52088 G0187 /524 G0187/526 G01815/8915 G01815/8927 G01815/8959 G01815/8997 G10K11/341 G10K11/346 F1分类号 A6188/00 F-TERM分类号 4C601/BB06 4C601/DD30 4C601/EE01 4C601/EE08 4C601/EE22 4C601/GB06 4C601/HH06 4C601 //B03 (代理人(译) 夏木森下 章重员(译) 管译浩 优先权 60/733089 2005-11-02 US 60/733089 12005-11-02 US 長他公开文献 JP2014000465A | 当前申请(专利权)人(译) | 视觉苏nix苹果公司 | | |
| ロナルド イー. デイグル ローレンス シー. ブラスフィールド ブライアン スターコスキー ジェロルド ウェン カイ ウェンリュー ローレン エス. フルガス スチュアート エフ. フォスター デスモンド イルソン IPC分类号 G01S7/52095 A61B8/56 A61B8/565 G01S7/52017 G01S7/5202 G01S7/52034 G01S7/52088 G01S7 /524 G01S7/526 G01S15/8915 G01S15/8927 G01S15/8956 G01S15/8997 G10K11/341 G10K11/346 Fl分类号 A61B8/00 F-TERM分类号 4C601/BB06 4C601/DD30 4C601/EE01 4C601/EE08 4C601/EE22 4C601/GB06 4C601/HH06 4C601 //B03 代理人(译) 夏木森下 审査員(译) 官泽浩 优先权 60/733089 2005-11-02 US 60/733091 2005-11-02 US | [标]发明人 | ロナルドイーデイグル ローレンスシーブラスフィールド ブライアンスターコスキー ジェロルドウェン カイウェンリュー ローレンエスフルガス スチュアートエフフォスター | | |
| CPC分类号 G01S7/52095 A61B8/56 A61B8/565 G01S7/52017 G01S7/5202 G01S7/52034 G01S7/52088 G01S7 /524 G01S7/526 G01S15/8915 G01S15/8927 G01S15/8956 G01S15/8959 G01S15/8997 G10K11/341 G10K11/346 F1分类号 A61B8/00 4C601/BB06 4C601/DD30 4C601/EE01 4C601/EE08 4C601/EE22 4C601/GB06 4C601/HH06 4C601 /JB03 | 发明人 | ロナルド イー. デイグル ローレンス シー. ブラスフィールト ブライアン スターコスキー ジェロルド ウェン カイ ウェン リュー ローレン エス. フルガス スチュアート エフ. フォスター | * | |
| /524 G01S7/526 G01S15/8915 G01S15/8927 G01S15/8956 G01S15/8959 G01S15/8997 G10K11/341 G10K11/346 FI分类号 A61B8/00 F-TERM分类号 4C601/BB06 4C601/DD30 4C601/EE01 4C601/EE08 4C601/EE22 4C601/GB06 4C601/HH06 4C601 /JB03 代理人(译) 夏木森下 审査员(译) 宮泽浩 优先权 60/733089 2005-11-02 US 60/733091 2005-11-02 US 1 (| IPC分类号 | A61B8/00 | | |
| F-TERM分类号 4C601/BB06 4C601/DD30 4C601/EE01 4C601/EE08 4C601/EE22 4C601/GB06 4C601/HH06 4C601 代理人(译) 夏木森下 审查员(译) 宫泽浩 优先权 60/733089 2005-11-02 US 60/733091 2005-11-02 US 其他公开文献 JP2014000465A | CPC分类号 | /524 G01S7/526 G01S15/8915 G01S15/8927 G01S15/8956 G01S15/8959 G01S15/8997 G10K11/341 | | |
| /JB03 代理人(译) 夏木森下 审查员(译) 宫泽浩 优先权 60/733089 2005-11-02 US 60/733091 2005-11-02 US 其他公开文献 JP2014000465A | FI分类号 | A61B8/00 | | |
| 审查员(译) 宫泽浩 优先权 60/733089 2005-11-02 US 60/733091 2005-11-02 US 其他公开文献 JP2014000465A | F-TERM分类号 | | EE01 4C601/EE08 4C601/EE22 | 4C601/GB06 4C601/HH06 4C601 |
| 优先权 60/733089 2005-11-02 US 60/733091 2005-11-02 US 其他公开文献 JP2014000465A | 代理人(译) | 夏木森下 | | |
| 其他公开文献 JP2014000465A | 审查员(译) | 宫泽浩 | | |
| | 优先权 | | | |
| 外部链接 Espacenet | 其他公开文献 | JP2014000465A | | |
| | 外部链接 | Espacenet | | |

摘要(译)

摘要:要解决的问题:提供一种超声信号采集系统和方法,包括信号处理单元,该信号处理单元被配置为从具有多个元件的超声换 能器获取接收的超声信号。解决方案:用于采集超声信号的系统包括信号处理单元,该信号处理单元被配置为从具有多个元件的超 声换能器获取接收的超声信号。该系统被配置为使用具有至少5.0毫米 (mm)的视场的换能器以至少20帧/秒 (fps)的帧速率接收具有至少20 兆赫兹 (MHz)的频率的超声信号。。信号处理可以进一步从所获取的超声信号产生超声图像。换能器可以是线性阵列换能器,相控阵换能器,二维(2-D)阵列换能器或弯曲阵列换能器。

| 信号 | 信号 |
|------------|-------------|
| 建 号 | GND |
| 信号 | 信号 |
| GND | 信号 |
| 】 信号 | 信号 |
| 1 信号 | 信号 |
| 信号 | GND |
| 信号 | 信号 |
| GND | 信号 |
| 信号 | 信号 |
| 信号 | 信号 |
| 信号 | GND : 信号 |
| 信号 | 信号 |
| GND | 信号 |
| 信号 | 18.75 |