



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2020-0009908
(43) 공개일자 2020년01월30일

(51) 국제특허분류(Int. Cl.)

G09G 3/3225 (2016.01)

(52) CPC특허분류

G09G 3/3225 (2013.01)

G09G 2230/00 (2013.01)

(21) 출원번호 10-2018-0084953

(22) 출원일자 2018년07월20일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

이정현

경기도 파주시 월롱면 엘지로 245

홍예원

경기도 파주시 월롱면 엘지로 245

(74) 대리인

특허법인천문


전체 청구항 수 : 총 31 항

(54) 발명의 명칭 표시 장치

(57) 요약

본 출원의 예에 따른 표시 장치는 데이터 구동 회로로부터 공급되는 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 역다중화 회로부를 포함하며, 역다중화 회로부는 제어 라인의 전압을 기초로 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 스위칭부, 시분할 제어 신호에 응답하여 제어 라인의 전압을 제어하는 전압 제어부, 및 시분할 제어 신호에 응답하여 제어 라인의 전압을 방전시키는 전압 방전부를 포함함으로써, 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지하고 베젤 영역을 최소화하며 디스플레이 패널의 고해상도 화상을 구현할 수 있다.

대표도 - 도1



(52) CPC특허분류

G09G 2310/0248 (2013.01)

G09G 2310/0297 (2013.01)

G09G 2320/0214 (2013.01)

명세서

청구범위

청구항 1

데이터 구동 회로로부터 공급되는 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 역다중화 회로부를 포함하며,

상기 역다중화 회로부는,

제어 라인의 전압을 기초로 상기 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 스위칭부;

시분할 제어 신호에 응답하여 상기 제어 라인의 전압을 제어하는 전압 제어부; 및

상기 시분할 제어 신호에 응답하여 상기 제어 라인의 전압을 방전시키는 전압 방전부를 포함하는, 표시 장치.

청구항 2

제 1 항에 있어서,

상기 전압 제어부는 제1 시분할 제어 신호를 기초로 턴-온되어, 상기 제1 시분할 제어 신호를 상기 제어 라인에 제공하는 제1 트랜지스터를 포함하는, 표시 장치.

청구항 3

제 2 항에 있어서,

상기 전압 제어부는 상기 제1 시분할 제어 신호와 일부 중첩되는 제1 보조 신호를 기초로 상기 제어 라인의 전압을 더 증가시키는 커패시터를 더 포함하는, 표시 장치.

청구항 4

제 3 항에 있어서,

상기 제1 보조 신호의 제1 천이 시점은 상기 제1 시분할 제어 신호의 제1 천이 시점과 제2 천이 시점의 사이에 해당하는, 표시 장치.

청구항 5

제 2 항에 있어서,

상기 전압 방전부는 상기 제1 시분할 제어 신호와 이격된 제2 시분할 제어 신호를 기초로 턴-온되어, 상기 제어 라인을 방전시키는 제2 트랜지스터를 포함하는, 표시 장치.

청구항 6

제 5 항에 있어서,

상기 전압 방전부는 상기 제2 시분할 제어 신호와 일부 중첩되는 제2 보조 신호를 기초로 상기 제어 라인의 전압을 추가적으로 방전시키는 방전 트랜지스터를 더 포함하는, 표시 장치.

청구항 7

제 6 항에 있어서,

상기 제2 보조 신호의 제1 천이 시점은 상기 제2 시분할 제어 신호의 제1 천이 시점과 제2 천이 시점의 사이에 해당하는, 표시 장치.

청구항 8

제 5 항에 있어서,

상기 스위칭부는 상기 제1 시분할 제어 신호의 제1 천이 시점으로부터 상기 제1 시분할 제어 신호와 이격된 제2 시분할 제어 신호의 제1 천이 시점까지 턴-온되어, 상기 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 제3 트랜지스터를 포함하는, 표시 장치.

청구항 9

제 2 항에 있어서,

상기 전압 방전부는 상기 제1 시분할 제어 신호에 의해 제어되는 방전 노드의 전압을 기초로 턴-온되어, 상기 제어 라인을 방전시키는 제2 트랜지스터를 포함하는, 표시 장치.

청구항 10

제 9 항에 있어서,

상기 전압 방전부는,

전원 전압을 기초로 턴-온되어, 상기 전원 전압을 상기 방전 노드에 제공하는 제4 트랜지스터; 및

상기 제1 시분할 제어 신호를 기초로 턴-온되어, 상기 방전 노드를 방전시키는 제5 트랜지스터를 더 포함하는, 표시 장치.

청구항 11

제 9 항에 있어서,

상기 방전 노드는 상기 제1 시분할 제어 신호와 반전된 전압을 갖는, 표시 장치.

청구항 12

제 9 항에 있어서,

상기 스위칭부는 상기 제1 시분할 제어 신호의 제1 천이 시점으로부터 제2 천이 시점까지 턴-온되어, 상기 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 제3 트랜지스터를 포함하는, 표시 장치.

청구항 13

제 1 항에 있어서,

상기 스위칭부는 상기 제어 라인의 전압을 기초로 턴-온되는 제3 트랜지스터를 포함하고,

상기 제3 트랜지스터는,

기관 상에 배치되고, 상기 제어 라인과 전기적으로 연결된 게이트 전극;

상기 게이트 전극 상의 게이트 절연막;

상기 게이트 전극과 적어도 일부 중첩되도록 상기 게이트 절연막 상에 배치된 산화물 반도체층;

상기 산화물 반도체층 상에 배치된 소스 전극; 및

상기 산화물 반도체층 상에서 상기 소스 전극과 이격되게 배치된 드레인 전극을 포함하는, 표시 장치.

청구항 14

제 13 항에 있어서,

상기 산화물 반도체층은,

상기 게이트 절연막 상에 배치된 제1 산화물 반도체층; 및

상기 제1 산화물 반도체층 상에 배치되어 상기 제1 산화물 반도체층을 보호하는 제2 산화물 반도체층을, 표시 장치.

청구항 15

제 14 항에 있어서,

상기 제2 산화물 산화물 반도체층은 상기 제1 산화물 반도체층 보다 높은 질소 농도를 가지며, 상기 제1 산화물 반도체층보다 우수한 막 안정성을 갖는, 표시 장치.

청구항 16

제 13 항 및 제 14 항 중 어느 한 항에 있어서,

상기 전압 제어부는 상기 시분할 제어 신호와 연관된 보조 신호를 기초로 상기 제어 라인의 전압을 더 증가시키는 커패시터를 포함하고,

상기 커패시터는,

상기 제3 트랜지스터의 게이트 전극과 동일 층에 마련된 제1 전극; 및

상기 제3 트랜지스터의 소스 전극 및 드레인 전극과 동일 층에서, 상기 소스 전극 및 드레인 전극과 이격되게 마련된 제2 전극을 포함하는, 표시 장치.

청구항 17

제 1 항에 있어서,

상기 시분할 제어 신호는 1 수평 구간 동안 순차적으로 제공되는 제1 내지 제3 시분할 제어 신호를 포함하고, 상기 제1 및 제2 시분할 제어 신호 각각의 일부는 서로 중첩되고, 상기 제2 및 제3 시분할 제어 신호 각각의 일부는 서로 중첩되는, 표시 장치.

청구항 18

제 17 항에 있어서,

상기 데이터 구동 회로는 상기 제1 내지 제3 시분할 제어 신호 각각에 대응되는 제1 내지 제3 데이터 신호를 상기 역다중화 회로부에 제공하고,

상기 제1 내지 제3 데이터 신호 각각의 제1 천이 시점은 상기 제1 내지 제3 시분할 제어 신호 각각의 제1 천이 시점보다 지연되는, 표시 장치.

청구항 19

n개의 데이터 라인;

제1 내지 제i(i는 2 이상의 자연수) 제어 라인과 연결되고, 상기 n개의 데이터 라인에 연결된 역다중화 회로부; 및

상기 역다중화 회로부에 연결된 제1 내지 제n/i 출력 채널을 갖는 데이터 구동 회로를 포함하며,

상기 역다중화 회로부는,

제1 내지 제i 시분할 제어 신호에 응답하여 상기 제1 내지 제i 제어 라인의 전압을 제어하는 전압 제어부;

상기 제1 내지 제i 제어 라인 각각의 전압을 기초로 상기 제1 내지 제n/i 출력 채널로부터 공급되는 데이터 신호를 상기 n개의 데이터 라인에 순차적으로 공급하는 스위칭부; 및

상기 제1 내지 제i 시분할 제어 신호에 응답하여 상기 제1 내지 제i 제어 라인의 전압을 방전시키는 전압 방전부를 포함하는, 표시 장치.

청구항 20

제 19 항에 있어서,

상기 전압 제어부는 제k 제어 라인의 양단 각각과 연결되고, 제k(k는 1 내지 i-1의 자연수) 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 시분할 제어 신호를 상기 제k 제어 라인에 제공하는 2개의 제1 트랜지스터를 포함하고,

상기 전압 방전부는 제k 제어 라인의 양단 각각과 연결되고, 상기 제k 시분할 제어 신호와 이격된 제k+1 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 제어 라인을 방전시키는 2개의 제2 트랜지스터를 포함하는, 표시 장치.

청구항 21

제 20 항에 있어서,

상기 전압 제어부는 상기 제k 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터를 더 포함하는, 표시 장치.

청구항 22

제 20 항에 있어서,

상기 전압 방전부는 상기 제k+1 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 제어 라인을 방전시키는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터를 더 포함하는, 표시 장치

청구항 23

제 20 항에 있어서,

상기 전압 제어부는 상기 제k 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터를 더 포함하고,

상기 전압 방전부는 상기 제k+1 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 제어 라인을 방전시키는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터를 더 포함하는, 표시 장치.

청구항 24

제 23 항에 있어서,

상기 제1 트랜지스터의 개수와 상기 제2 트랜지스터의 개수가 같은 경우, 상기 제k 제어 라인을 상기 제1 및 제2 트랜지스터의 개수만큼 분할하여, 분할된 상기 제k 제어 라인의 전압을 한 쌍의 제1 및 제2 트랜지스터를 통해 충전 및 방전시키는, 표시 장치.

청구항 25

제 20 항 내지 제 24 항 중 어느 한 항에 있어서,

상기 전압 방전부는 상기 제k+1 시분할 제어 신호와 일부 중첩되는 제k+1 보조 신호를 기초로 상기 제k 제어 라인의 전압을 추가적으로 방전시키는 q개(q는 1 내지 n/i 의 자연수)의 방전 트랜지스터를 더 포함하는, 표시 장치.

청구항 26

제 19 항에 있어서,

상기 전압 제어부는 제k 제어 라인의 양단 각각과 연결되고, 제k(k는 1 내지 $i-1$ 의 자연수) 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 시분할 제어 신호를 상기 제k 제어 라인에 제공하는 2개의 제1 트랜지스터를 포함하고,

상기 전압 방전부는 제k 제어 라인의 양단 각각과 연결되고, 상기 제k 시분할 제어 신호에 의해 제어되는 방전 노드의 전압을 기초로 턴-온되어, 상기 제k 제어 라인을 방전시키는 2개의 제2 트랜지스터를 포함하는, 표시 장치.

청구항 27

제 26 항에 있어서,

상기 전압 제어부는 상기 제k 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터를 더 포함하는, 표시 장치.

청구항 28

제 26 항에 있어서,

상기 전압 방전부는 상기 제k 시분할 제어 신호에 의해 제어되는 방전 노드의 전압을 기초로 턴-온되어, 상기 제k 제어 라인을 방전시키는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터를 더 포함하는, 표시 장치

청구항 29

제 26 항에 있어서,

상기 전압 제어부는 상기 제k 시분할 제어 신호를 기초로 턴-온되어, 상기 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터를 더 포함하고,

상기 전압 방전부는 상기 제k 시분할 제어 신호에 의해 제어되는 방전 노드의 전압을 기초로 턴-온되어, 상기 제k 제어 라인을 방전시키는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터를 더 포함하는, 표시 장치.

청구항 30

제 29 항에 있어서,

상기 제1 트랜지스터의 개수와 상기 제2 트랜지스터의 개수가 같은 경우, 상기 제k 제어 라인을 상기 제1 및 제2 트랜지스터의 개수만큼 분할하여, 분할된 상기 제k 제어 라인의 전압을 한 쌍의 제1 및 제2 트랜지스터를 통해 충전 및 방전시키는, 표시 장치.

청구항 31

제 26 항 내지 제 30 항 중 어느 한 항에 있어서,

상기 전압 방전부는,

전원 전압을 기초로 턴-온되어, 상기 전원 전압을 상기 방전 노드에 제공하는 복수의 제4 트랜지스터; 및

상기 제k 시분할 제어 신호를 기초로 턴-온되어, 상기 방전 노드를 방전시키는 복수의 제5 트랜지스터를 더 포함하고,

상기 복수의 제4 및 제5 트랜지스터 각각의 개수는 상기 제2 트랜지스터의 개수와 동일한, 표시 장치.

발명의 설명

기술 분야

[0001] 본 출원은 표시 장치에 관한 것이다.

배경 기술

[0002] 디스플레이 장치는 텔레비전 또는 모니터의 표시 장치 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.

[0003] 이러한 디스플레이 장치는 디스플레이 패널과 디스플레이 패널을 구동하기 위한 구동 집적 회로와 스캔 구동 회로를 포함한다. 디스플레이 패널은 복수의 데이터 라인과 복수의 게이트 라인에 의해 정의되는 픽셀 영역마다 마련되면서 박막 트랜지스터를 갖는 복수의 서브 픽셀을 포함한다. 이때, 인접한 적어도 3개의 서브 픽셀은 하나의 영상을 표시하는 단위 픽셀을 구성한다.

[0004] 구동 집적 회로는 복수의 데이터 링크 라인을 통해서 복수의 데이터 라인 각각과 일대일로 연결된다. 이러한 구동 집적 회로는 복수의 데이터 라인 각각에 데이터 전압을 공급한다. 스캔 구동 회로는 복수의 게이트 링크 라인을 통해서 복수의 게이트 라인 각각과 일대일로 연결된다. 이러한 스캔 구동 회로는 복수의 게이트 라인 각각에 스캔 신호를 공급한다.

[0005] 일반적으로, 표시 장치는 LTPS(Low-Temperature Polycrystalline Silicon) 기반의 박막 트랜지스터와 산화물 기반의 박막 트랜지스터를 사용할 수 있다. 종래의 표시 장치는 하단의 베젤 영역을 감소시키기 위하여, 구동 집적 회로를 연성 회로 필름에 실장시키고, 역다중화 회로들을 이용한 데이터 시분할 구동을 통해 구동 집적 회

로의 채널 수를 감소시킨다.

[0006] 이 때, 표시 장치는 구동 집적 회로의 채널 수를 감소시키면서도 고해상도의 화상을 구현하기 위하여, 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로를 필요로 한다. 하지만, 산화물 기반의 박막 트랜지스터는 LTPS 기반의 박막 트랜지스터 보다 전자 이동도가 낮고, 장기간 사용시 열화가 발생할 수 있는 문제점을 가진다. 그리고, 역다중화 회로의 박막 트랜지스터의 전자 이동도가 저하되면 고해상도 화상을 구현하기 어렵고, 역다중화 회로의 박막 트랜지스터가 열화되면 유기 발광 소자에 전달되는 누설 전류가 발생하기 때문에 디스플레이 패널의 휘도가 저하되는 문제점이 발생한다.

[0007] 따라서, 상기와 같은 문제점을 해결함으로써, 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로의 출력을 안정적으로 유지할 수 있는 기술이 필요한 실정이다.

발명의 내용

해결하려는 과제

[0008] 본 출원은 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 포함하고, 역다중화 회로부는 시분할 제어 신호에 응답하여 제어 라인의 방전 기능을 보장함으로써, LTPS 기반의 박막 트랜지스터 대비 낮은 이동도와 열화로 인한 한계를 극복하여 안정적인 출력을 유지할 수 있는 것을 기술적 과제로 한다.

[0009] 그리고, 본 출원은 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 포함하면서도, 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지하고 베젤 영역을 최소화하며 디스플레이 패널의 고해상도 화상을 구현하는 것을 기술적 과제로 한다.

[0010] 그리고, 본 출원은 BCE(Back Channel Etch) 공정을 통해 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 구현함으로써, 마스크 공정을 최소화하고 리소그래피 공정 마진을 향상시키며 우수한 신뢰성을 제공하는 것을 기술적 과제로 한다.

과제의 해결 수단

[0011] 본 출원에 따른 표시 장치는 데이터 구동 회로로부터 공급되는 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 역다중화 회로부를 포함하며, 역다중화 회로부는 제어 라인의 전압을 기초로 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급하는 스위칭부, 시분할 제어 신호에 응답하여 제어 라인의 전압을 제어하는 전압 제어부, 및 시분할 제어 신호에 응답하여 제어 라인의 전압을 방전시키는 전압 방전부를 포함한다.

[0012] 본 출원에 따른 표시 장치는 m개의 데이터 라인, 제1 내지 제i(i는 2 이상의 자연수) 제어 라인과 연결되고 m개의 데이터 라인에 연결된 역다중화 회로부, 및 역다중화 회로부에 연결된 제1 내지 제m/i 출력 채널을 갖는 데이터 구동 회로를 포함하며, 역다중화 회로부는 제1 내지 제i 시분할 제어 신호에 응답하여 제1 내지 제i 제어 라인의 전압을 제어하는 전압 제어부, 제1 내지 제i 제어 라인 각각의 전압을 기초로 제1 내지 제m/i 출력 채널로부터 공급되는 데이터 신호를 m개의 데이터 라인에 순차적으로 공급하는 스위칭부, 및 제1 내지 제i 시분할 제어 신호에 응답하여 제1 내지 제i 제어 라인의 전압을 방전시키는 전압 방전부를 포함한다.

[0013] 기타 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

발명의 효과

[0014] 본 출원에 따른 표시 장치는 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 포함하고, 역다중화 회로부는 시분할 제어 신호에 응답하여 제어 라인의 방전 기능을 보장함으로써, LTPS 기반의 박막 트랜지스터 대비 낮은 이동도와 열화로 인한 한계를 극복하여 안정적인 출력을 유지할 수 있다.

[0015] 본 출원에 따른 표시 장치는 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 포함하면서도, 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지하고 베젤 영역을 최소화하며 디스플레이 패널의 고해상도 화상을 구현할 수 있다.

[0016] 본 출원에 따른 표시 장치는 BCE(Back Channel Etch) 공정을 통해 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 구현함으로써, 마스크 공정을 최소화하고 리소그래피 공정 마진을 향상시키며 우수한 신뢰성을 제공할 수 있다.

[0017] 위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및

설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도면의 간단한 설명

[0018] 도 1은 본 발명의 일 예에 따른 표시 장치를 나타내는 평면도이다.

도 2는 도 1에 도시된 역다중화 회로부의 일 예를 개략적으로 나타내는 회로도이다.

도 3은 도 2에 도시된 역다중화 회로부가 하나의 출력 채널로부터 2개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이다.

도 4는 도 3에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.

도 5는 도 2에 도시된 역다중화 회로부가 하나의 출력 채널로부터 3개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이다.

도 6은 도 5에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.

도 7은 도 2에 도시된 역다중화 회로부의 방전 효과를 나타내는 그래프이다.

도 8은 도 2에 도시된 역다중화 회로부의 다른 실시예를 나타내는 회로도이다.

도 9는 도 2에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

도 10은 도 2에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

도 11은 도 2에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

도 12는 도 1에 도시된 역다중화 회로부의 다른 예를 개략적으로 나타내는 회로도이다.

도 13은 도 12에 도시된 역다중화 회로부가 하나의 출력 채널로부터 2개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이다.

도 14는 도 13에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.

도 15는 도 12에 도시된 역다중화 회로부가 하나의 출력 채널로부터 3개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이다.

도 16은 도 15에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.

도 17은 도 12에 도시된 역다중화 회로부의 방전 효과를 나타내는 그래프이다.

도 18은 도 12에 도시된 역다중화 회로부의 구동 방법의 일 예를 나타내는 파형도이다.

도 19는 도 18에 도시된 구동 방법에 따른 충전율 향상 효과를 나타내는 그래프이다.

도 20은 도 12에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

도 21은 도 12에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

도 22는 도 12에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

도 23은 도 1에 도시된 역다중화 회로부의 레이아웃을 개략적으로 나타내는 평면도이다.

도 24는 도 23에 도시된 역다중화 회로부의 일 예의 일부를 나타내는 도면이다.

도 25는 도 23에 도시된 역다중화 회로부의 다른 예의 일부를 나타내는 도면이다.

도 26은 도 25에 도시된 선 I-I'의 단면도의 일 예이다.

도 27은 도 25에 도시된 선 I-I'의 단면도의 다른 예이다.

발명을 실시하기 위한 구체적인 내용

[0019] 본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에

서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

- [0020] 본 출원의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 출원 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
- [0021] 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
- [0022] 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
- [0023] 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
- [0024] 본 출원의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
- [0025] 따라서, 본 출원에서의 표시 장치는 LCM, OLED 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.
- [0026] 예를 들어, 디스플레이 패널이 유기전계발광(OLED) 디스플레이 패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 어레이 기판 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 기판 상에 배치되는 봉지 기판 또는 인캡슐레이션(Encapsulation) 기판 등을 포함하여 구성될 수 있다. 봉지 기판은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 기판 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들어 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
- [0027] 본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
- [0028] 이하, 첨부된 도면 및 예를 통해 본 출원의 예를 살펴보면 다음과 같다.
- [0029] 도 1은 본 발명의 일 예에 따른 표시 장치를 나타내는 평면도이다.
- [0030] 도 1을 참조하면, 표시 장치는 기판(110), 데이터 구동 회로부(120), 스캔 구동 회로부(130), 및 역다중화 회로부(140)를 포함한다.
- [0031] 기판(110)은 유리 또는 플라스틱으로 이루어질 수 있다. 일 예에 따르면, 기판(110)은 플렉서블 특성을 갖는 투명 플라스틱, 예를 들어, 폴리이미드로 이루어질 수 있다.
- [0032] 기판(110)은 n 개의 데이터 라인(DL1 내지 DL n)과 m 개의 게이트 라인(GL1 내지 GL m)의 교차에 의해 마련되는 복수의 픽셀을 포함한다. 하나의 픽셀은 적색의 서브 픽셀, 녹색의 서브 픽셀, 및 청색의 서브 픽셀을 구성하고, 인접한 적색의 서브 픽셀, 녹색의 서브 픽셀, 및 청색의 서브 픽셀은 하나의 단위 픽셀(UP)을 구성할 수 있다.
- [0033] 데이터 구동 회로부(120)는 복수의 회로 필름(121), 복수의 구동 집적 회로(123), 인쇄 회로 기판(125), 및 타이밍 제어부(127)를 포함할 수 있다.

- [0034] 복수의 회로 필름(121) 각각은 기관(110)의 패드부 및 인쇄 회로 기관(125)에 부착될 수 있다. 예를 들어, 복수의 회로 필름(121) 각각의 일측에 마련된 입력 단자는 필름 부착 공정에 의해 인쇄 회로 기관(125)에 부착되고, 복수의 회로 필름(121)의 타측에 마련된 출력 단자는 필름 부착 공정에 의해 기관(110)의 패드부에 부착될 수 있다.
- [0035] 복수의 구동 집적 회로(123) 각각은 복수의 회로 필름(121) 각각에 개별적으로 실장될 수 있다. 이러한 복수의 구동 집적 회로(123) 각각은 타이밍 제어부(127)로부터 제공되는 픽셀 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 픽셀 데이터를 아날로그 형태의 픽셀별 데이터 신호로 변환하여 해당하는 데이터 라인에 공급할 수 있다.
- [0036] 인쇄 회로 기관(125)은 타이밍 제어부(127)를 지지하고, 데이터 구동 회로부(120)의 구성들 간의 신호 및 전원을 전달할 수 있다.
- [0037] 타이밍 제어부(127)는 인쇄 회로 기관(125)에 실장되고, 인쇄 회로 기관(125)에 마련된 유저 커넥터를 통해 디스플레이 구동 시스템으로부터 제공되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 그리고, 타이밍 제어부(127)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 스캔 제어 신호 각각을 생성하고, 데이터 제어 신호를 통해 구동 집적 회로(123) 각각의 구동 타이밍을 제어하며, 스캔 제어 신호를 통해 스캔 구동 회로부의 구동 타이밍을 제어할 수 있다.
- [0038] 스캔 구동 회로부(130)는 m개의 게이트 라인(GL1 내지 GLm) 각각에 접속되도록 기관(110)의 일측 가장자리에 배치될 수 있다. 이 때, 스캔 구동 회로부(130)는 각 픽셀의 박막 트랜지스터의 제조 공정과 함께 형성될 수 있다. 이러한 스캔 구동 회로부(130)는 구동 집적 회로(123)로부터 제공되는 게이트 제어 신호에 따라 스캔 펄스를 생성하여 m개의 게이트 라인(GL1 내지 GLm) 각각에 순차적으로 공급할 수 있다. 일 예에 따르면, 스캔 구동 회로부(130)는 m개의 게이트 라인(GL1 내지 GLm) 각각에 접속된 m개의 스테이지(미도시)를 포함할 수 있다.
- [0039] 역다중화 회로부(140)는 데이터 구동 회로부(120)로부터 공급되는 데이터 신호를 적어도 2개의 데이터 라인(DL)에 순차적으로 공급할 수 있다. 구체적으로, 역다중화 회로부(140)는 구동 집적 회로(123)의 각 출력 채널(CH) 각각에 접속되고, 기관(110)에 마련된 n개의 데이터 라인(DL1 내지 DLn) 각각에 전기적으로 접속되도록 기관(110)의 일측에 배치될 수 있다. 이러한 역다중화 회로부(140)는 구동 집적 회로(123)로부터 1 수평 구간의 복수의 서브 수평 구간마다 입력되는 데이터 신호를 n개의 데이터 라인(DL1 내지 DLn)에 순차적으로 분배할 수 있다.
- [0040] 일 예에 따르면, 역다중화 회로부(140)가 i개(i는 2이상의 자연수)의 제어 라인과 연결되고, n개의 데이터 라인(DL)과 연결되면, 데이터 구동 회로부(120)의 복수의 구동 집적 회로(123)는 n/i개의 출력 채널을 가질 수 있다. 따라서, 표시 장치는 i개의 제어 라인과 연결된 역다중화 회로부(140)를 포함함으로써, 복수의 구동 집적 회로(123)의 채널 수를 감소시키면서도 고해상도의 화상을 구현할 수 있다.
- [0041] 도 2는 도 1에 도시된 역다중화 회로부의 일 예를 개략적으로 나타내는 회로도이다.
- [0042] 도 2를 참조하면, 역다중화 회로부(140)는 전압 제어부(141), 스위칭부(143), 및 전압 방전부(145)를 포함할 수 있다.
- [0043] 전압 제어부(141)는 시분할 제어 신호(ASW1, BSW1)에 응답하여 제어 라인(CL)의 전압(VA)을 제어할 수 있다. 그리고, 전압 제어부(141)는 시분할 제어 신호(ASW1, BSW1)와 일부 중첩되는 보조 신호(ASW2, BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 더 증가시킬 수 있다. 예를 들어, 전압 제어부(141)는 보조 신호(ASW2, BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 부트스트래핑(Bootstrapping)시켜, 제어 라인(CL)의 전압을 시분할 제어 신호(ASW1, BSW1)보다 고전압으로 구동함으로써, 역다중화 회로부(140)의 출력을 안정적으로 유지할 수 있다.
- [0044] 전압 제어부(141)는 제1 트랜지스터(M1) 및 커패시터(Cbst)를 포함할 수 있다.
- [0045] 제1 트랜지스터(M1)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제1 시분할 제어 신호(ASW1)를 제어 라인(CL)에 제공할 수 있다. 구체적으로, 제1 트랜지스터(M1)의 드레인 전극 및 게이트 전극은 제1 시분할 제어 신호(ASW1)를 수신할 수 있고, 제1 트랜지스터(M1)의 소스 전극은 제어 라인(CL)과 연결될 수 있다. 따라서, 제1 시분할 제어 신호(ASW1)가 고전위 전압에 해당하는 경우, 제어 라인(CL)의 전압(VA) 역시 고전위 전압을 유지할 수 있다.
- [0046] 커패시터(Cbst)는 제1 시분할 제어 신호(ASW1)와 일부 중첩되는 제1 보조 신호(ASW2)를 기초로 제어 라인(CL)의 전압(VA)을 더 증가시킬 수 있다. 구체적으로, 커패시터(Cbst)의 일단은 제1 보조 신호(ASW2)를 수신할 수

있고, 커패시터(Cbst)의 타단은 제어 라인(CL)과 연결될 수 있다. 여기에서, 제1 보조 신호(ASW2)의 제1 천이 시점은 제1 시분할 제어 신호(ASW1)의 제1 천이 시점과 제2 천이 시점의 사이에 해당할 수 있다. 즉, 제1 시분할 제어 신호(ASW1)가 제1 트랜지스터(M1)의 드레인 전극 및 게이트 전극에 인가된 후, 제1 보조 신호(ASW2)는 커패시터(Cbst)의 일단에 인가될 수 있다. 이와 같이, 제1 트랜지스터(M1)가 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어 제1 시분할 제어 신호(ASW1)를 제어 라인(CL)에 제공한 후, 커패시터(Cbst)는 제1 보조 신호(ASW2)를 기초로 제어 라인(CL)의 전압(VA)을 부트스트래핑 시킴으로써, 전압 제어부(141)는 역다중화 회로부(140)의 출력을 안정적으로 유지할 수 있다. 한편, 커패시터(Cbst)의 일단에 제공되는 제1 보조 신호(ASW2)의 공급이 중단되면, 제어 라인(CL)의 전압(VA)은 부트스트래핑 전의 전압으로 되돌아올 수 있다.

[0047] 스위칭부(143)는 제어 라인(CL)의 전압(VA)을 기초로 데이터 구동 회로부(120)로부터 공급되는 데이터 신호를 적어도 2개의 데이터 라인(DL)에 순차적으로 공급할 수 있다. 스위칭부(143)는 제3 트랜지스터(M3)를 포함할 수 있다.

[0048] 제3 트랜지스터(M3)는 제어 라인(CL)의 전압(VA)을 기초로 턴-온되어, 구동 집적 회로(123)의 출력 채널(CH)로부터 수신한 데이터 신호를 적어도 2개의 데이터 라인(DL)에 순차적으로 공급할 수 있다. 구체적으로, 제3 트랜지스터(M3)의 게이트 전극은 제어 라인(CL)과 연결되고, 제3 트랜지스터(M3)의 드레인 전극은 구동 집적 회로(123)의 출력 채널(CH)과 연결되며, 제3 트랜지스터(M3)의 소스 전극은 데이터 라인(DL)과 연결될 수 있다. 따라서, 제3 트랜지스터(M3)는 제어 라인(CL)이 제1 시분할 제어 신호(ASW1)에 의해 고전위 전압을 갖고, 제1 보조 신호(ASW2)에 의해 부트스트래핑 되는 동안 턴-온됨으로써, 데이터 신호를 적어도 2개의 데이터 라인(DL)에 순차적으로 제공할 수 있다.

[0049] 일 예에 따르면, 제3 트랜지스터(M3)는 제1 시분할 제어 신호(ASW1)의 제1 천이 시점으로부터 제1 시분할 제어 신호(ASW1)와 이격된 제2 시분할 제어 신호(BSW1)의 제1 천이 시점까지 턴-온되어, 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급할 수 있다. 구체적으로, 제어 라인(CL)은 제1 시분할 제어 신호(ASW1)의 인가 시점부터 제1 트랜지스터(M1)에 의해 충전되고, 제2 시분할 제어 신호(BSW1)의 인가 시점부터 제2 트랜지스터(M2)에 의해 방전되기 때문에, 제1 시분할 제어 신호(ASW1)의 제1 천이 시점으로부터 제2 시분할 제어 신호(BSW1)의 제1 천이 시점까지 턴-온될 수 있다.

[0050] 전압 방전부(145)는 시분할 제어 신호(ASW1, BSW1)에 응답하여 제어 라인(CL)의 전압(VA)을 방전시킬 수 있다. 그리고, 전압 방전부(145)는 시분할 제어 신호(ASW1, BSW1)와 일부 중첩되는 보조 신호(ASW2, BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 추가적으로 방전시킬 수 있다. 예를 들어, 전압 방전부(145)는 시분할 제어 신호(ASW1, BSW1)를 기초로 제어 라인(CL)의 전압(VA)을 1차적으로 방전시킨 후, 보조 신호(ASW2, BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 2차적으로 방전시킴으로써, 역다중화 회로부(140)의 방전 효율을 향상시켜 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다.

[0051] 전압 방전부(145)는 제2 트랜지스터(M2) 및 방전 트랜지스터(M21)를 포함할 수 있다.

[0052] 제2 트랜지스터(M2)는 제1 시분할 제어 신호(ASW1)와 이격된 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어, 제어 라인(CL)의 전압(VA)을 방전시킬 수 있다. 구체적으로, 제2 트랜지스터(M2)의 게이트 전극은 제2 시분할 제어 신호(BSW1)를 수신할 수 있고, 제2 트랜지스터(M2)의 드레인 전극은 제어 라인(CL)과 연결되며, 제2 트랜지스터(M2)의 소스 전극은 제1 시분할 제어 신호(ASW1)를 수신할 수 있다. 이 때, 제1 시분할 제어 신호(ASW1)와 제2 시분할 제어 신호(BSW1)는 서로 상이한 시점에 인가되기 때문에, 제2 시분할 제어 신호(BSW1)가 고전위 전압에 해당하면 제1 시분할 제어 신호(ASW1)는 저전위 전압에 해당할 수 있다. 따라서, 고전위 전압의 제2 시분할 제어 신호(BSW1)가 제2 트랜지스터(M2)의 게이트 전극에 인가되면 제2 트랜지스터(M2)는 턴-온될 수 있고, 저전위 전압의 제1 시분할 제어 신호(ASW1)가 제2 트랜지스터(M2)의 소스 전극에 인가되기 때문에, 제어 라인(CL)의 전압이 방전될 수 있다.

[0053] 방전 트랜지스터(M21)는 제2 시분할 제어 신호(BSW1)와 일부 중첩되는 제2 보조 신호(BSW2)를 기초로 턴-온되어, 제어 라인(CL)의 전압(VA)을 추가적으로 방전시킬 수 있다. 구체적으로, 방전 트랜지스터(M21)의 게이트 전극은 제2 보조 신호(BSW2)를 수신할 수 있고, 방전 트랜지스터(M21)의 드레인 전극은 제어 라인(CL)과 연결되며, 방전 트랜지스터(M21)의 소스 전극은 제1 시분할 제어 신호(ASW1)를 수신할 수 있다. 여기에서, 제2 보조 신호(BSW2)의 제1 천이 시점은 제2 시분할 제어 신호(BSW1)의 제1 천이 시점과 제2 천이 시점의 사이에 해당할 수 있다. 즉, 제2 시분할 제어 신호(BSW1)가 제2 트랜지스터(M2)의 게이트 전극에 인가된 후, 제2 보조 신호(BSW2)는 방전 트랜지스터(M21)의 게이트 전극에 인가될 수 있다. 이와 같이, 제2 트랜지스터(M2)가 제2 시분할 제어 신호(BSW1)를 기초로 제어 라인(CL)의 전압(VA)을 1차적으로 방전시킨 후, 방전 트랜지스터(M21)가 제2

보조 신호(BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 2차적으로 방전시킴으로써, 전압 방전부(145)는 역다중화 회로부(140)의 방전 효율을 향상시켜 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다.

[0054] 도 3은 도 2에 도시된 역다중화 회로부가 하나의 출력 채널로부터 2개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이고, 도 4는 도 3에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.

[0055] 도 3 및 도 4를 참조하면, 역다중화 회로부(140)가 2개의 제어 라인(CL_A, CL_B)과 연결되고, n개의 데이터 라인(DL)과 연결되면, 데이터 구동 회로부(120)의 복수의 구동 집적 회로(123)는 n/2개의 출력 채널(CH)을 가질 수 있다. 따라서, 표시 장치는 2개의 제어 라인(CL_A, CL_B)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/2로 감소시키면서도 고해상도의 화상을 구현할 수 있다.

[0056] 역다중화 회로부(140)는 제1 제어 라인(CL_A)과 연결되는 제1 전압 제어부(141A), 제1 스위칭부(143A), 및 제1 전압 방전부(145A)를 포함하고, 제2 제어 라인(CL_B)과 연결되는 제2 전압 제어부(141B), 제2 스위칭부(143B), 및 제2 전압 방전부(145B)를 포함할 수 있다.

[0057] 제1 전압 제어부(141A)의 제1 트랜지스터(M1)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제1 시분할 제어 신호(ASW1)를 제1 제어 라인(CL_A)에 제공할 수 있고, 제1 전압 제어부(141A)의 커패시터(Cbst)는 제1 시분할 제어 신호(ASW1)와 일부 중첩되는 제1 보조 신호(ASW2)를 기초로 제1 제어 라인(CL_A)의 전압(VA_A)을 부트스트래핑 시킬 수 있다.

[0058] 그리고, 제2 전압 제어부(141B)의 제1 트랜지스터(M1)는 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어, 제2 시분할 제어 신호(BSW1)를 제2 제어 라인(CL_B)에 제공할 수 있고, 제2 전압 제어부(141B)의 커패시터(Cbst)는 제2 시분할 제어 신호(BSW1)와 일부 중첩되는 제2 보조 신호(BSW2)를 기초로 제2 제어 라인(CL_B)의 전압(VA_B)을 부트스트래핑 시킬 수 있다.

[0059] 이와 같이, 제1 전압 제어부(141A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 제1 제어 라인(CL_A)의 전압(VA_A)을 고전위 전압으로 유지할 수 있고, 제2 전압 제어부(141B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 제2 제어 라인(CL_B)의 전압(VA_B)을 고전위 전압으로 유지할 수 있다.

[0060] 일 예에 따르면, 제1 보조 신호(ASW2)의 제1 천이 시점(t3)은 제1 시분할 제어 신호(ASW1)의 제1 천이 시점(t1)과 제2 천이 시점(t2)의 사이에 해당하고, 제2 보조 신호(BSW2)의 제1 천이 시점(t7)은 제2 시분할 제어 신호(BSW1)의 제1 천이 시점(t5)과 제2 천이 시점(t7)의 사이에 해당할 수 있다. 여기에서, 복수의 신호들 각각의 제1 천이 시점은 라이징 에지(Rising Edge)에 해당하고, 제2 천이 시점은 폴링 에지(Falling Edge)에 해당할 수 있으나, 반드시 이에 한정되는 것은 아니다. 이에 따라, 제1 제어 라인(CL_A)의 전압(VA_A)은 제1 시분할 제어 신호(ASW1)가 인가되는 시점(t1)에 1차적으로 증가할 수 있고, 제1 보조 신호(ASW2)가 인가되는 시점(t3)에 부트스트래핑 되어 2차적으로 증가할 수 있다. 또한, 제2 제어 라인(CL_B)의 전압(VA_B)은 제2 시분할 제어 신호(BSW1)가 인가되는 시점(t5)에 1차적으로 증가할 수 있고, 제2 보조 신호(BSW2)가 인가되는 시점(t7)에 부트스트래핑 되어 2차적으로 증가할 수 있다. 한편, 제1 및 제2 보조 신호(ASW2, BSW2) 각각의 제2 천이 시점(t4, t8)에서 제1 및 제2 제어 라인(CL_A, CL_B) 각각의 전압(VA_A, VA_B)은 부트스트래핑 전의 전압으로 되돌아올 수 있다.

[0061] 제1 스위칭부(143A)의 제3 트랜지스터(M3)는 제1 제어 라인(CL_A)의 전압(VA_A)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL3, ..., DLn-1)에 제공할 수 있다.

[0062] 일 예에 따르면, 제1 스위칭부(143A)의 제3 트랜지스터(M3)는 제1 시분할 제어 신호(ASW1)의 제1 천이 시점(t1)으로부터 제2 시분할 제어 신호(BSW1)의 제1 천이 시점(t5)까지 턴-온되어, 데이터 신호(DS1)를 2개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL3, ..., DLn-1)에 제공할 수 있다. 구체적으로, 제어 라인(CL)은 제1 시분할 제어 신호(ASW1)의 인가 시점(t1)부터 제1 트랜지스터(M1)에 의해 충전되고, 제2 시분할 제어 신호(BSW1)의 인가 시점(t5)부터 제2 트랜지스터(M2)에 의해 방전되기 때문에, 제1 시분할 제어 신호(ASW1)의 제1 천이 시점(t1)으로부터 제2 시분할 제어 신호(BSW1)의 제1 천이 시점(t5)까지 턴-온될 수 있다.

[0063] 그리고, 제2 스위칭부(143B)의 제3 트랜지스터(M3)는 제2 제어 라인(CL_B)의 전압(VA_B)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL4, ..., DLn)에 제공할 수 있다.

- [0064] 이와 같이, 제1 스위칭부(143A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 턴-온되어, 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL3, ... , DLn-1)에 제공할 수 있고, 제2 스위칭부(143B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 턴-온되어, 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL4, ... , DLn)에 제공할 수 있다. 따라서, 표시 장치는 2개의 제어 라인(CL_A, CL_B)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/2로 감소시키면서도 고해상도의 화상을 구현할 수 있다.
- [0065] 제1 전압 방전부(145A)의 제2 트랜지스터(M2)는 제1 시분할 제어 신호(ASW1)와 이격된 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어, 제1 제어 라인(CL_A)의 전압(VA_A)을 방전시킬 수 있고, 제1 전압 방전부(145A)의 방전 트랜지스터(M21)는 제2 시분할 제어 신호(BSW1)와 일부 중첩되는 제2 보조 신호(BSW2)를 기초로 턴-온되어, 제2 제어 라인(CL_B)의 전압(VA_B)을 추가적으로 방전시킬 수 있다.
- [0066] 그리고, 제2 전압 방전부(145B)의 제2 트랜지스터(M2)는 제2 시분할 제어 신호(BSW1)와 이격된 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제2 제어 라인(CL_B)의 전압(VA_B)을 방전시킬 수 있고, 제2 전압 방전부(145B)의 방전 트랜지스터(M21)는 제1 시분할 제어 신호(ASW1)와 일부 중첩되는 제1 보조 신호(ASW2)를 기초로 턴-온되어, 제2 제어 라인(CL_B)의 전압(VA_B)을 추가적으로 방전시킬 수 있다.
- [0067] 이와 같이, 제1 전압 방전부(145A)의 제2 트랜지스터(M2)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1)이 끝나는 시점(t5) 또는 제2 서브 수평 구간(SH2)이 시작하는 시점(t5)에 턴-온되어, 제1 제어 라인(CL_A)의 전압(VA_A)을 1차적으로 방전시킬 수 있다. 또한, 제1 전압 방전부(145A)의 방전 트랜지스터(M21)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1)이 끝난 후 제2 보조 신호(BSW2)가 인가되는 시점(t7)에 턴-온되어, 제1 제어 라인(CL_A)의 전압(VA_A)을 2차적으로 방전시킬 수 있다. 따라서, 역다중화 회로부(140)는 방전 트랜지스터(M21)를 포함함으로써, 제2 트랜지스터(M2)가 열화되는 경우에도 제어 라인(CL)의 전압(VA)의 방전 효율을 향상시킬 수 있고, 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다. 결과적으로, 역다중화 회로부(140)는 제어 라인(CL)의 전압(VA)을 기초로 턴-온되는 제3 트랜지스터(M3)의 출력을 안정적으로 유지함으로써, 디스플레이 패널의 휘도가 저하되는 것을 방지하고 디스플레이 패널의 고해상도 화상을 구현할 수 있다.
- [0068] 일 예에 따르면, 전압 제어부(141)의 제1 트랜지스터(M1)와 전압 방전부(145)의 제2 트랜지스터(M2) 및 방전 트랜지스터(M21)는 제어 라인(CL)의 양단 각각에 배치되고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 스위칭부(143)와 연결될 수 있다. 이와 같이, 제어 라인(CL)의 양단 각각에 배치된 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 제어 라인(CL)의 전압(VA)을 충전 또는 방전시킴으로써, 제어 라인(CL)과 연결된 복수의 스위칭부(143)를 턴-온 또는 턴-오프시킬 수 있다. 이 때, 전압 방전부(145)는 제어 라인(CL)의 전압(VA)을 추가적으로 방전시키는 방전 트랜지스터(M21)를 포함함으로써, 제어 라인(CL)의 전압(VA)의 방전 효율을 향상시킬 수 있다.
- [0069] 도 5는 도 2에 도시된 역다중화 회로부가 하나의 출력 채널로부터 3개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이고, 도 6은 도 5에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.
- [0070] 도 5 및 도 6을 참조하면, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되고, n개의 데이터 라인(DL)과 연결되면, 데이터 구동 회로부(120)의 복수의 구동 집적 회로(123)는 n/3개의 출력 채널(CH)을 가질 수 있다. 따라서, 표시 장치는 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/3로 감소시키면서도 고해상도의 화상을 구현할 수 있다.
- [0071] 역다중화 회로부(140)는 제1 제어 라인(CL_A)과 연결되는 제1 전압 제어부(141A), 제1 스위칭부(143A), 및 제1 전압 방전부(145A)를 포함하고, 제2 제어 라인(CL_B)과 연결되는 제2 전압 제어부(141B), 제2 스위칭부(143B), 및 제2 전압 방전부(145B)를 포함하며, 제3 제어 라인(CL_C)과 연결되는 제3 전압 제어부(141C), 제3 스위칭부(143C), 및 제3 전압 방전부(145C)를 포함할 수 있다.
- [0072] 제1 전압 제어부(141A)의 제1 트랜지스터(M1)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제1 시분할 제어 신호(ASW1)를 제1 제어 라인(CL_A)에 제공할 수 있고, 제1 전압 제어부(141A)의 커패시터(Cbst)는 제1 시분할 제어 신호(ASW1)와 일부 중첩되는 제1 보조 신호(ASW2)를 기초로 제1 제어 라인(CL_A)의 전압(VA_A)을 부트스트래핑시킬 수 있다.
- [0073] 그리고, 제2 전압 제어부(141B)의 제1 트랜지스터(M1)는 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어, 제2

시분할 제어 신호(BSW1)를 제2 제어 라인(CL_B)에 제공할 수 있고, 제2 전압 제어부(141B)의 커패시터(Cbst)는 제2 시분할 제어 신호(BSW1)와 일부 중첩되는 제2 보조 신호(BSW2)를 기초로 제2 제어 라인(CL_B)의 전압(VA_B)을 부트스트래핑 시킬 수 있다.

[0074] 그리고, 제3 전압 제어부(141C)의 제1 트랜지스터(M1)는 제3 시분할 제어 신호(CSW1)를 기초로 턴-온되어, 제3 시분할 제어 신호(CSW1)를 제3 제어 라인(CL_C)에 제공할 수 있고, 제3 전압 제어부(141C)의 커패시터(Cbst)는 제3 시분할 제어 신호(CSW1)와 일부 중첩되는 제3 보조 신호(CSW2)를 기초로 제3 제어 라인(CL_C)의 전압(VA_C)을 부트스트래핑 시킬 수 있다.

[0075] 이와 같이, 제1 전압 제어부(141A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 제1 제어 라인(CL_A)의 전압(VA_A)을 고전위 전압으로 유지할 수 있고, 제2 전압 제어부(141B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 제2 제어 라인(CL_B)의 전압(VA_B)을 고전위 전압으로 유지할 수 있으며, 제3 전압 제어부(141C)는 1 수평 구간(1H)의 제3 서브 수평 구간(SH3) 동안 제3 제어 라인(CL_C)의 전압(VA_C)을 고전위 전압으로 유지할 수 있다.

[0076] 제1 스위칭부(143A)의 제3 트랜지스터(M3)는 제1 제어 라인(CL_A)의 전압(VA_A)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL4, ... , DLn-2)에 제공할 수 있다.

[0077] 그리고, 제2 스위칭부(143B)의 제3 트랜지스터(M3)는 제2 제어 라인(CL_B)의 전압(VA_B)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL5, ... , DLn-1)에 제공할 수 있다.

[0078] 그리고, 제3 스위칭부(143C)의 제3 트랜지스터(M3)는 제3 제어 라인(CL_C)의 전압(VA_C)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS3)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 세번째 데이터 라인(DL3, DL6, ... , DLn)에 제공할 수 있다.

[0079] 이와 같이, 제1 스위칭부(143A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 턴-온되어, 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL4, ... , DLn-2)에 제공할 수 있고, 제2 스위칭부(143B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 턴-온되어, 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL5, ... , DLn-1)에 제공할 수 있으며, 제3 스위칭부(143C)는 1 수평 구간(1H)의 제3 서브 수평 구간(SH3) 동안 턴-온되어, 데이터 신호(DS3)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 세번째 데이터 라인(DL3, DL6, ... , DLn)에 제공할 수 있다. 따라서, 표시 장치는 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/3로 감소시키면서도 고해상도의 화상을 구현할 수 있다.

[0080] 제1 전압 방전부(145A)의 제2 트랜지스터(M2)는 제1 시분할 제어 신호(ASW1)와 이격된 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어, 제1 제어 라인(CL_A)의 전압(VA_A)을 방전시킬 수 있고, 제1 전압 방전부(145A)의 방전 트랜지스터(M21)는 제2 시분할 제어 신호(BSW1)와 일부 중첩되는 제2 보조 신호(BSW2)를 기초로 턴-온되어, 제2 제어 라인(CL_B)의 전압(VA_B)을 추가적으로 방전시킬 수 있다.

[0081] 그리고, 제2 전압 방전부(145B)의 제2 트랜지스터(M2)는 제2 시분할 제어 신호(BSW1)와 이격된 제3 시분할 제어 신호(CSW1)를 기초로 턴-온되어, 제2 제어 라인(CL_B)의 전압(VA_B)을 방전시킬 수 있고, 제2 전압 방전부(145B)의 방전 트랜지스터(M21)는 제3 시분할 제어 신호(CSW1)와 일부 중첩되는 제3 보조 신호(CSW2)를 기초로 턴-온되어, 제2 제어 라인(CL_B)의 전압(VA_B)을 추가적으로 방전시킬 수 있다.

[0082] 그리고, 제3 전압 방전부(145C)의 제2 트랜지스터(M2)는 제3 시분할 제어 신호(CSW1)와 이격된 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제3 제어 라인(CL_C)의 전압(VA_C)을 방전시킬 수 있고, 제3 전압 방전부(145C)의 방전 트랜지스터(M21)는 제1 시분할 제어 신호(ASW1)와 일부 중첩되는 제1 보조 신호(ASW2)를 기초로 턴-온되어, 제3 제어 라인(CL_C)의 전압(VA_C)을 추가적으로 방전시킬 수 있다.

[0083] 따라서, 역다중화 회로부(140)는 방전 트랜지스터(M21)를 포함함으로써, 제2 트랜지스터(M2)가 열화되는 경우에도 제어 라인(CL)의 전압(VA)의 방전 효율을 향상시킬 수 있고, 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다. 결과적으로, 역다중화 회로부(140)는 제어 라인(CL)의 전압(VA)을 기초로 턴-온되는 제3 트랜지스터(M3)의 출력을 안정적으로 유지함으로써, 디스플레이 패널의 휘도가 저하되는 것을 방지하고 디스플레이

패널의 고해상도 화상을 구현할 수 있다.

- [0084] 도 7은 도 2에 도시된 역다중화 회로부의 방전 효과를 나타내는 그래프이다. 구체적으로, 도 7은 제2 트랜지스터(M2)의 크기에 대한 방전된 제어 라인(CL)의 전압(VA)을 나타내는 그래프이다. 그리고, 방전된 제어 라인(CL)의 게이트 로우 전압(VGL)은 -10V에 해당한다. 여기에서, Structure 1은 방전 트랜지스터(M21)를 구비하지 않은 역다중화 회로부(140)에 해당하고, Structure 2는 본 출원에 따른 역다중화 회로부(140)에 해당한다.
- [0085] 도 7을 참조하면, Structure 1의 제2 트랜지스터(M2)의 크기가 150 μm 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -2V에 해당하고, Structure 2의 제2 트랜지스터(M2)의 크기가 150 μm 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -8.5V에 해당한다. 즉, Structure 2가 방전 트랜지스터(M21)를 포함함으로써, 제어 라인(CL)의 방전 효율이 향상됨을 알 수 있다.
- [0086] 또한, Structure 1의 제2 트랜지스터(M2)의 크기가 300 μm 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -4V에 해당하고, Structure 2의 제2 트랜지스터(M2)의 크기가 300 μm 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -7.8V에 해당한다. 즉, Structure 2가 방전 트랜지스터(M21)를 포함함으로써, 제어 라인(CL)의 방전 효율이 향상됨을 알 수 있다.
- [0087] 이와 같이, 본 출원에 따른 역다중화 회로부(140)는 제2 트랜지스터(M2)가 제2 시분할 제어 신호(BSW1)를 기초로 제어 라인(CL)의 전압(VA)을 1차적으로 방전시킨 후, 방전 트랜지스터(M21)가 제2 보조 신호(BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 2차적으로 방전시킴으로써, 전압 방전부(145)는 역다중화 회로부(140)의 방전 효율을 향상시켜 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다.
- [0088] 도 8은 도 2에 도시된 역다중화 회로부의 다른 실시예를 나타내는 회로도이다.
- [0089] 도 8을 참조하면, 역다중화 회로부(140)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와 2개의 제2 트랜지스터(M2)를 포함하고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)와 연결될 수 있다. 이 때, 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)는 제어 라인(CL)의 전압(VA)을 충전할 수 있고, 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제2 트랜지스터(M2)는 제어 라인(CL)의 전압(VA)을 방전할 수 있다. 그리고, 복수의 커패시터(Cbst) 각각은 복수의 제3 트랜지스터(M3) 각각과 대응되게 배치됨으로써, 제어 라인(CL)의 전압(VA)을 부트스트래핑시킬 수 있다.
- [0090] 역다중화 회로부(140)의 전압 제어부(141)는 제k 시분할 제어 신호를 기초로 턴-온되어, 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p개(p는 1 내지 $n/i-2$)의 자연수)의 제1 트랜지스터(M1)를 더 포함할 수 있다. 구체적으로, 전압 제어부(141)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와는 별도로 추가적인 제1 트랜지스터(M1)를 포함함으로써, 제어 라인(CL)의 충전 효율을 향상시켜 제어 라인(CL)의 전압(VA)을 안정적으로 유지할 수 있다.
- [0091] 일 예에 따르면, 역다중화 회로부(140)의 전압 제어부(141)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되는 제1 트랜지스터(M1)를 더 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)는 하나의 제어 라인(CL)과 연결된 $n/3$ 개의 제3 트랜지스터(M3)를 포함할 수 있다. 이 때, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 10개의 커패시터(Cbst) 및 10개의 제3 트랜지스터(M3)의 단위로 그룹화하여, $n/30$ 개의 제1 트랜지스터(M1)를 더 포함할 수 있다. 이와 같이, 역다중화 회로부(140)의 전압 제어부(141)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)의 복수의 그룹 마다 대응되는 제1 트랜지스터(M1)를 더 포함함으로써, 제어 라인(CL)의 모든 영역에서 충전 효율을 향상시켜 제어 라인(CL)의 전압(VA)을 안정적으로 유지할 수 있다.
- [0092] 다른 예에 따르면, 역다중화 회로부(140)의 전압 제어부(141)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3) 각각에 대응되는 제1 트랜지스터(M1)를 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)의 전압 제어부(141)는 제어 라인(CL)의 양단 각각에 배치된 제1 트랜지스터(M1)를 포함하여 $n/3$ 개의 제1 트랜지스터(M1)를 포함할 수 있다.
- [0093] 상기 일 예와 다른 예에 따른 역다중화 회로부(140)의 설명은 예시에 불과하며, 상기 트랜지스터의 개수에 한정되지 않는다. 따라서, 역다중화 회로부(140)의 전압 제어부(141)는 제어 라인(CL)의 모든 영역에서 충전 효율을

향상시키며, 과도한 비용이 필요로 하지 않는 범위 내에서 제1 트랜지스터(M1)의 개수를 조절할 수 있다.

[0094] 도 9는 도 2에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

[0095] 도 9를 참조하면, 역다중화 회로부(140)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와 2개의 제2 트랜지스터(M2)를 포함하고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)와 연결될 수 있다. 이 때, 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)는 제어 라인(CL)의 전압(VA)을 충전할 수 있고, 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제2 트랜지스터(M2)는 제어 라인(CL)의 전압(VA)을 방전할 수 있다. 그리고, 복수의 커패시터(Cbst) 각각은 복수의 제3 트랜지스터(M3) 각각과 대응되게 배치됨으로써, 제어 라인(CL)의 전압(VA)을 부트스트래핑 시킬 수 있다.

[0096] 역다중화 회로부(140)의 전압 방전부(145)는 제k+1 시분할 제어 신호를 기초로 턴-온되어, 제k 제어 라인(CL)을 방전시키는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터(M2)를 더 포함할 수 있다. 구체적으로, 전압 방전부(145)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제2 트랜지스터(M2)와는 별도로 추가적인 제2 트랜지스터(M2)를 포함함으로써, 제어 라인(CL)의 방전 효율을 향상시켜 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다.

[0097] 일 예에 따르면, 역다중화 회로부(140)의 전압 방전부(145)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되는 제2 트랜지스터(M2)를 더 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 n/3 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)는 하나의 제어 라인(CL)과 연결된 n/3 개의 제3 트랜지스터(M3)를 포함할 수 있다. 이 때, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 10개의 커패시터(Cbst) 및 10개의 제3 트랜지스터(M3)의 단위로 그룹화하여, n/30 개의 제2 트랜지스터(M2)를 더 포함할 수 있다. 이와 같이, 역다중화 회로부(140)의 전압 방전부(145)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)의 복수의 그룹 마다 대응되는 제2 트랜지스터(M2)를 더 포함함으로써, 제어 라인(CL)의 모든 영역에서 방전 효율을 향상시켜 제2 트랜지스터(M2)의 열화로 인한 한계를 극복하고 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지할 수 있다.

[0098] 다른 예에 따르면, 역다중화 회로부(140)의 전압 방전부(145)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3) 각각에 대응되는 제2 트랜지스터(M2)를 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 n/3 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)의 전압 방전부(145)는 제어 라인(CL)의 양단 각각에 배치된 제2 트랜지스터(M2)를 포함하여 n/3 개의 제2 트랜지스터(M2)를 포함할 수 있다.

[0099] 상기 일 예와 다른 예에 따른 역다중화 회로부(140)의 설명은 예시에 불과하며, 상기 트랜지스터의 개수에 한정되지 않는다. 따라서, 역다중화 회로부(140)의 전압 방전부(145)는 제어 라인(CL)의 모든 영역에서 방전 효율을 향상시키며, 과도한 비용이 필요로 하지 않는 범위 내에서 제2 트랜지스터(M2)의 개수를 조절할 수 있다.

[0100] 도 10은 도 2에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

[0101] 도 10을 참조하면, 역다중화 회로부(140)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와 2개의 제2 트랜지스터(M2)를 포함하고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)와 연결될 수 있다.

[0102] 전압 제어부(141)는 제k 시분할 제어 신호를 기초로 턴-온되어, 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터(M1)를 더 포함하고, 전압 방전부(145)는 제k+1 시분할 제어 신호를 기초로 턴-온되어, 제k 제어 라인(CL)을 방전시키는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터(M2)를 더 포함함으로써, 제어 라인(CL)의 충전 효율과 방전 효율을 모두 향상시킬 수 있다.

[0103] 일 예에 따르면, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되는 한 쌍의 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 더 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 n/3 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)는 하나의 제어 라인(CL)과 연결된 n/3 개의 제3 트랜지스터(M3)를 포함할 수 있다. 이 때, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 10개의 커패시터(Cbst)

및 10개의 제3 트랜지스터(M3)의 단위로 그룹화하여, $n/30$ 개의 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 더 포함할 수 있다. 이와 같이, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)의 복수의 그룹 마다 대응되는 제1 및 제2 트랜지스터(M1, M2)를 더 포함함으로써, 제어 라인(CL)의 모든 영역에서 충전 효율과 방전 효율을 동시에 향상시켜, 제어 라인(CL)의 전압(VA)을 안정적으로 유지하고, 제2 트랜지스터(M2)의 열화로 인한 한계를 극복하여 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지할 수 있다.

[0104] 다른 예에 따르면, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3) 각각에 대응되는 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 포함할 수 있다. 예를 들어, 표시 장치가 n 개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)의 전압 방전부(145)는 제어 라인(CL)의 양단 각각에 배치된 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 포함하여 $n/3$ 개의 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 포함할 수 있다.

[0105] 상기 일 예와 다른 예에 따른 역다중화 회로부(140)의 설명은 예시에 불과하며, 상기 트랜지스터의 개수에 한정되지 않는다. 따라서, 역다중화 회로부(140)는 제어 라인(CL)의 모든 영역에서 충전 효율과 방전 효율을 향상시키며, 과다한 비용이 필요로 하지 않는 범위 내에서 한 쌍의 제1 및 제2 트랜지스터(M1, M2)의 개수를 조절할 수 있다.

[0106] 도 11은 도 2에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

[0107] 도 11을 참조하면, 역다중화 회로부(140)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와 2개의 제2 트랜지스터(M2)를 포함하고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)와 연결될 수 있다.

[0108] 전압 제어부(141)는 제 k 시분할 제어 신호를 기초로 턴-온되어, 제 k 시분할 제어 신호를 제 k 제어 라인에 제공하는 p 개(p 는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터(M1)를 더 포함하고, 전압 방전부(145)는 제 $k+1$ 시분할 제어 신호를 기초로 턴-온되어, 제 k 제어 라인(CL)을 방전시키는 p 개(p 는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터(M2)를 더 포함하며, 전압 방전부(145)는 제 $k+1$ 시분할 제어 신호와 일부 중첩되는 제 $k+1$ 보조 신호를 기초로 제 k 제어 라인(CL)의 전압을 추가적으로 방전시키는 q 개(q 는 1 내지 n/i 의 자연수)의 방전 트랜지스터(M21)를 더 포함함으로써, 방전 트랜지스터(M21)를 구비하지 않는 경우 보다 방전 효율을 더 향상시킬 수 있다.

[0109] 일 예에 따르면, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되는 방전 트랜지스터(M21)를 더 포함할 수 있다. 예를 들어, 표시 장치가 n 개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)는 하나의 제어 라인(CL)과 연결된 $n/3$ 개의 제3 트랜지스터(M3)를 포함할 수 있다. 이 때, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 10개의 커패시터(Cbst) 및 10개의 제3 트랜지스터(M3)의 단위로 그룹화하여, $n/30$ 개의 방전 트랜지스터(M21)를 더 포함할 수 있다. 이와 같이, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)의 복수의 그룹 마다 대응되는 방전 트랜지스터(M21)를 더 포함함으로써, 방전 트랜지스터(M21)를 구비하지 않는 경우 보다 제어 라인(CL)의 방전 효율을 더 향상시켜, 제2 트랜지스터(M2)의 열화로 인한 한계를 극복하여 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지할 수 있다.

[0110] 다른 예에 따르면, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3) 각각에 대응되는 방전 트랜지스터(M21)를 포함할 수 있다. 예를 들어, 표시 장치가 n 개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)의 전압 방전부(145)는 $n/3$ 개의 방전 트랜지스터(M21)를 포함할 수 있다.

[0111] 일 예에 따르면, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)의 개수가 같은 경우, 역다중화 회로부(140)는 제 k 제어 라인(CL)을 제1 및 제2 트랜지스터(M1, M2)의 개수만큼 분할하여, 분할된 제 k 제어 라인(CL)의 전압(VA)을 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 통해 충전 및 방전시킬 수 있다. 이 때, 역다중화 회로부(140)는 제어 라인(CL)을 분할함으로써 제어 라인(CL)과 연결된 저항과 커패시터에 따른 시정수($t=RC$)를 최소화할 수 있다. 따라서, 역다중화 회로부(140)는 제어 라인(CL)을 분할함으로써 고속 구동이 가능하고, 출력 채널(CH) 수

를 감소시키면서도 고해상도의 화상을 구현할 수 있다.

- [0112] 상기 일 예와 다른 예에 따른 역다중화 회로부(140)의 설명은 예시에 불과하며, 상기 트랜지스터의 개수에 한정되지 않는다. 따라서, 역다중화 회로부(140)는 제어 라인(CL)의 방전 효율을 더 향상시키며, 과도한 비용이 필요로 하지 않는 범위 내에서 방전 트랜지스터(M21)의 개수를 조절할 수 있다.
- [0113] 도 12는 도 1에 도시된 역다중화 회로부의 다른 예를 개략적으로 나타내는 회로도이다.
- [0114] 도 12를 참조하면, 역다중화 회로부(140)는 전압 제어부(141), 스위칭부(143), 및 전압 방전부(145)를 포함할 수 있다.
- [0115] 전압 제어부(141)는 시분할 제어 신호(ASW1, BSW1)에 응답하여 제어 라인(CL)의 전압(VA)을 제어할 수 있다. 그리고, 전압 제어부(141)는 시분할 제어 신호(ASW1, BSW1)와 일부 중첩되는 보조 신호(ASW2, BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 더 증가시킬 수 있다. 예를 들어, 전압 제어부(141)는 보조 신호(ASW2, BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 부트스트래핑(Bootstrapping)시켜, 제어 라인(CL)의 전압을 시분할 제어 신호(ASW1, BSW1) 보다 고전압으로 구동함으로써, 역다중화 회로부(140)의 출력을 안정적으로 유지할 수 있다.
- [0116] 전압 제어부(141)는 제1 트랜지스터(M1) 및 커패시터(Cbst)를 포함할 수 있다.
- [0117] 제1 트랜지스터(M1)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제1 시분할 제어 신호(ASW1)를 제어 라인(CL)에 제공할 수 있다. 구체적으로, 제1 트랜지스터(M1)의 드레인 전극 및 게이트 전극은 제1 시분할 제어 신호(ASW1)를 수신할 수 있고, 제1 트랜지스터(M1)의 소스 전극은 제어 라인(CL)과 연결될 수 있다. 따라서, 제1 시분할 제어 신호(ASW1)가 고전위 전압에 해당하는 경우, 제어 라인(CL)의 전압(VA) 역시 고전위 전압을 유지할 수 있다.
- [0118] 커패시터(Cbst)는 제1 시분할 제어 신호(ASW1)와 중첩되는 제1 보조 신호(ASW2)를 기초로 제어 라인(CL)의 전압(VA)을 더 증가시킬 수 있다. 구체적으로, 커패시터(Cbst)의 일단은 제1 보조 신호(ASW2)를 수신할 수 있고, 커패시터(Cbst)의 타단은 제어 라인(CL)과 연결될 수 있다. 여기에서, 제1 보조 신호(ASW2)의 제1 천이 시점과 제2 천이 시점은 제1 시분할 제어 신호(ASW1)의 제1 천이 시점과 제2 천이 시점의 사이에 해당할 수 있다. 즉, 제1 시분할 제어 신호(ASW1)가 제1 트랜지스터(M1)의 드레인 전극 및 게이트 전극에 인가된 후, 제1 보조 신호(ASW2)는 커패시터(Cbst)의 일단에 인가될 수 있다. 이와 같이, 제1 트랜지스터(M1)가 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어 제1 시분할 제어 신호(ASW1)를 제어 라인(CL)에 제공한 후, 커패시터(Cbst)는 제1 보조 신호(ASW2)를 기초로 제어 라인(CL)의 전압(VA)을 부트스트래핑 시킴으로써, 전압 제어부(141)는 역다중화 회로부(140)의 출력을 안정적으로 유지할 수 있다. 한편, 커패시터(Cbst)의 일단에 제공되는 제1 보조 신호(ASW2)의 공급이 중단되면, 제어 라인(CL)의 전압(VA)은 부트스트래핑 전의 전압으로 되돌아올 수 있다.
- [0119] 스위칭부(143)는 제어 라인(CL)의 전압(VA)을 기초로 데이터 구동 회로부(120)로부터 공급되는 데이터 신호를 적어도 2개의 데이터 라인(DL)에 순차적으로 공급할 수 있다. 스위칭부(143)는 제3 트랜지스터(M3)를 포함할 수 있다.
- [0120] 제3 트랜지스터(M3)는 제어 라인(CL)의 전압(VA)을 기초로 턴-온되어, 구동 집적 회로(123)의 출력 채널(CH)로부터 수신한 데이터 신호를 적어도 2개의 데이터 라인(DL)에 순차적으로 공급할 수 있다. 구체적으로, 제3 트랜지스터(M3)의 게이트 전극은 제어 라인(CL)과 연결되고, 제3 트랜지스터(M3)의 드레인 전극은 구동 집적 회로(123)의 출력 채널(CH)과 연결되며, 제3 트랜지스터(M3)의 소스 전극은 데이터 라인(DL)과 연결될 수 있다. 따라서, 제3 트랜지스터(M3)는 제어 라인(CL)이 제1 시분할 제어 신호(ASW1)에 의해 고전위 전압을 갖고, 제1 보조 신호(ASW2)에 의해 부트스트래핑 되는 동안 턴-온됨으로써, 데이터 신호를 적어도 2개의 데이터 라인(DL)에 순차적으로 제공할 수 있다.
- [0121] 일 예에 따르면, 제3 트랜지스터(M3)는 제1 시분할 제어 신호(ASW1)의 제1 천이 시점으로부터 제2 천이 시점까지 턴-온되어, 데이터 신호를 적어도 2개의 데이터 라인에 순차적으로 공급할 수 있다. 구체적으로, 제어 라인(CL)은 제1 시분할 제어 신호(ASW1)가 고전위 전압을 가지면 제1 트랜지스터(M1)에 의해 충전되고, 제1 시분할 제어 신호(ASW1)가 저전위 전압을 가지면 제2 트랜지스터(M2)에 의해 방전되기 때문에, 제1 시분할 제어 신호(ASW1)의 제1 천이 시점으로부터 제2 천이 시점까지 턴-온될 수 있다.
- [0122] 전압 방전부(145)는 시분할 제어 신호(ASW1, BSW1)에 응답하여 제어 라인(CL)의 전압(VA)을 방전시킬 수 있다. 구체적으로, 전압 방전부(145)는 시분할 제어 신호(ASW1, BSW1)에 의해 제어되는 방전 노드(DN)의 전압(VN)을 기초로 턴-온되어, 제어 라인(CL)을 방전시킬 수 있다. 예를 들어, 전압 방전부(145)는 시분할 제어 신호(ASW1,

BSW1)와 반전된 전압을 갖는 방전 노드(DN)의 전압(VN)을 기초로 제어 라인(CL)의 전압(VA)을 방전시킬 수 있다. 여기에서, 방전 노드(DN)의 전압(VN)은 하나의 제어 라인(CL)에 대응하는 하나의 시분할 제어 신호(ASW1)와 반전된 전압을 가지므로, 전압 방전부(145)는 하나의 제어 라인(CL)에 대응되는 하나의 시분할 제어 신호(ASW1)만을 이용하여 역다중화 회로부(140)의 방전 효율을 향상시킬 수 있고, 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다. 즉, 도 12에 도시된 역다중화 회로부(140)는 도 2에 도시된 역다중화 회로부(140) 보다 하나의 제어 라인(CL)과 관련된 시분할 제어 신호의 개수를 감소시켜, 신호 배선의 레이아웃을 최소화할 수 있고, 역다중화 회로부(140)의 단자 수를 최소화할 수 있다.

[0123] 전압 방전부(145)는 제2 트랜지스터(M2), 제4 트랜지스터(M4), 및 제5 트랜지스터(M5)를 포함할 수 있다.

[0124] 제2 트랜지스터(M2)는 제1 시분할 제어 신호(ASW1)에 의해 제어되는 방전 노드(DN)의 전압(VN)을 기초로 턴-온되어, 제어 라인(CL)의 전압(VA)을 방전시킬 수 있다. 구체적으로, 제2 트랜지스터(M2)의 게이트 전극은 방전 노드(DN)와 연결되고, 제2 트랜지스터(M2)의 드레인 전극은 제어 라인(CL)과 연결되며, 제2 트랜지스터(M2)의 소스 전극은 제1 시분할 제어 신호(ASW1)를 수신할 수 있다. 또한, 제2 트랜지스터(M2)의 게이트 전극은 제4 트랜지스터(M4)의 소스 전극 및 제5 트랜지스터(M5)의 드레인 전극 각각과 연결될 수 있다. 이 때, 방전 노드(DN)는 시분할 제어 신호(ASW1)와 반전된 전압을 가질 수 있다. 따라서, 저전위 전압의 제1 시분할 제어 신호(ASW1)가 제2 트랜지스터(M2)의 소스 전극에 인가되면, 제2 트랜지스터(M2)는 고전위 전압을 갖는 방전 노드(DN)에 의해 턴-온될 수 있고, 제어 라인(CL)의 전압이 방전될 수 있다.

[0125] 제4 트랜지스터(M4)는 전원 전압(VDD)을 기초로 턴-온되어, 전원 전압(VDD)을 방전 노드(DN)에 제공할 수 있다. 구체적으로, 제4 트랜지스터(M4)의 드레인 전극 및 게이트 전극은 전원 전압(VDD)을 수신할 수 있고, 제4 트랜지스터(M4)의 소스 전극은 방전 노드(DN)와 연결될 수 있다.

[0126] 제5 트랜지스터(M5)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 방전 노드(DN)를 방전시킬 수 있다. 구체적으로, 제5 트랜지스터(M5)의 게이트 전극은 제1 시분할 제어 신호(ASW1)를 수신할 수 있고, 제5 트랜지스터(M5)의 드레인 전극은 방전 노드(DN)와 연결되며, 제5 트랜지스터(M5)의 소스 전극은 접지 전압(VSS)과 연결될 수 있다. 따라서, 방전 노드(DN)는 제5 트랜지스터(M5)가 턴-온되면 접지 전압(VSS)에 의해 저전위 전압을 가질 수 있고, 제5 트랜지스터(M5)가 턴-오프되면 전원 전압(VDD)에 의해 고전위 전압을 가질 수 있다. 즉, 방전 노드(DN)의 전압(VN)은 제5 트랜지스터(M5)의 턴-온 및 턴-오프를 결정하는 제1 시분할 제어 신호(ASW1)에 종속하여 결정될 수 있다.

[0127] 이와 같이, 방전 노드(DN)의 전압(VN)은 제어 라인(CL)에 대응하는 제1 시분할 제어 신호(ASW1)와 반전된 전압을 가지므로, 전압 방전부(145)는 하나의 제어 라인(CL)에 대응되는 제1 시분할 제어 신호(ASW1)만을 이용하여 역다중화 회로부(140)의 방전 효율을 향상시킬 수 있고, 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다.

[0128] 도 13은 도 12에 도시된 역다중화 회로부가 하나의 출력 채널로부터 2개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이고, 도 14는 도 13에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.

[0129] 도 13 및 도 14를 참조하면, 역다중화 회로부(140)가 2개의 제어 라인(CL_A, CL_B)과 연결되고, n개의 데이터 라인(DL)과 연결되면, 데이터 구동 회로부(120)의 복수의 구동 집적 회로(123)는 n/2개의 출력 채널(CH)을 가질 수 있다. 따라서, 표시 장치는 2개의 제어 라인(CL_A, CL_B)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/2로 감소시키면서도 고해상도의 화상을 구현할 수 있다.

[0130] 역다중화 회로부(140)는 제1 제어 라인(CL_A)과 연결되는 제1 전압 제어부(141A), 제1 스위칭부(143A), 및 제1 전압 방전부(145A)를 포함하고, 제2 제어 라인(CL_B)과 연결되는 제2 전압 제어부(141B), 제2 스위칭부(143B), 및 제2 전압 방전부(145B)를 포함할 수 있다.

[0131] 제1 전압 제어부(141A)의 제1 트랜지스터(M1)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제1 시분할 제어 신호(ASW1)를 제1 제어 라인(CL_A)에 제공할 수 있고, 제1 전압 제어부(141A)의 커패시터(Cbst)는 제1 시분할 제어 신호(ASW1)와 중첩되는 제1 보조 신호(ASW2)를 기초로 제1 제어 라인(CL_A)의 전압(VA_A)을 부트스트랩핑시킬 수 있다.

[0132] 그리고, 제2 전압 제어부(141B)의 제1 트랜지스터(M1)는 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어, 제2 시분할 제어 신호(BSW1)를 제2 제어 라인(CL_B)에 제공할 수 있고, 제2 전압 제어부(141B)의 커패시터(Cbst)는 제2 시분할 제어 신호(BSW1)와 중첩되는 제2 보조 신호(BSW2)를 기초로 제2 제어 라인(CL_B)의 전압(VA_B)을 부

트스트래핑 시킬 수 있다.

- [0133] 이와 같이, 제1 전압 제어부(141A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 제1 제어 라인(CL_A)의 전압(VA_A)을 고전위 전압으로 유지할 수 있고, 제2 전압 제어부(141B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 제2 제어 라인(CL_B)의 전압(VA_B)을 고전위 전압으로 유지할 수 있다.
- [0134] 일 예에 따르면, 제1 보조 신호(ASW2)의 제1 천이 시점(t2) 및 제2 천이 시점(t3)은 제1 시분할 제어 신호(ASW1)의 제1 천이 시점(t1)과 제2 천이 시점(t4)의 사이에 해당하고, 제2 보조 신호(BSW2)의 제1 천이 시점(t5) 및 제2 천이 시점(t6)은 제2 시분할 제어 신호(BSW1)의 제1 천이 시점(t4)과 제2 천이 시점(t7)의 사이에 해당할 수 있다. 여기에서, 복수의 신호들 각각의 제1 천이 시점은 라이징 에지(Rising Edge)에 해당하고, 제2 천이 시점은 폴링 에지(Falling Edge)에 해당할 수 있으나, 반드시 이에 한정되는 것은 아니다. 이에 따라, 제1 제어 라인(CL_A)의 전압(VA_A)은 제1 시분할 제어 신호(ASW1)가 인가되는 시점(t1)에 1차적으로 증가할 수 있고, 제1 보조 신호(ASW2)가 인가되는 시점(t2)에 부트스트래핑 되어 2차적으로 증가할 수 있다. 또한, 제2 제어 라인(CL_B)의 전압(VA_B)은 제2 시분할 제어 신호(BSW1)가 인가되는 시점(t4)에 1차적으로 증가할 수 있고, 제2 보조 신호(BSW2)가 인가되는 시점(t5)에 부트스트래핑 되어 2차적으로 증가할 수 있다. 한편, 제1 및 제2 보조 신호(ASW2, BSW2) 각각의 제2 천이 시점(t3, t6)에서 제1 및 제2 제어 라인(CL_A, CL_B) 각각의 전압(VA_A, VA_B)은 부트스트래핑 전의 전압으로 되돌아올 수 있다.
- [0135] 제1 스위칭부(143A)의 제3 트랜지스터(M3)는 제1 제어 라인(CL_A)의 전압(VA_A)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL3, ..., DLn-1)에 제공할 수 있다.
- [0136] 일 예에 따르면, 제1 스위칭부(143A)의 제3 트랜지스터(M3)는 제1 시분할 제어 신호(ASW1)의 제1 천이 시점(t1)으로부터 제2 천이 시점(t4)까지 턴-온되어, 데이터 신호(DS1)를 2개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL3, ..., DLn-1)에 제공할 수 있다. 구체적으로, 제어 라인(CL)은 제1 시분할 제어 신호(ASW1)가 고전위 전압을 갖는 시점(t1)부터 제1 트랜지스터(M1)에 의해 충전되고, 제1 시분할 제어 신호(ASW1)가 저전위 전압을 갖는 시점(t4)부터 제2 트랜지스터(M2)에 의해 방전되기 때문에, 제1 시분할 제어 신호(ASW1)의 제1 천이 시점(t1)으로부터 제2 천이 시점(t4)까지 턴-온될 수 있다.
- [0137] 그리고, 제2 스위칭부(143B)의 제3 트랜지스터(M3)는 제2 제어 라인(CL_B)의 전압(VA_B)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL4, ..., DLn)에 제공할 수 있다.
- [0138] 이와 같이, 제1 스위칭부(143A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 턴-온되어, 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL3, ..., DLn-1)에 제공할 수 있고, 제2 스위칭부(143B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 턴-온되어, 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL4, ..., DLn)에 제공할 수 있다. 따라서, 표시 장치는 2개의 제어 라인(CL_A, CL_B)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/2로 감소시키면서도 고해상도의 화상을 구현할 수 있다.
- [0139] 제1 전압 방전부(145A)의 제2 트랜지스터(M2)는 제1 시분할 제어 신호(ASW1)와 반전된 방전 노드(DN_A)의 전압(VN_A)을 기초로 턴-온되어 제1 제어 라인(CL_A)의 전압(VA_A)을 방전시킬 수 있고, 제1 전압 방전부(145A)의 제4 트랜지스터(M4)는 전원 전압(VDD)을 기초로 턴-온되어 전원 전압(VDD)을 방전 노드(DN_A)에 제공할 수 있으며, 제1 전압 방전부(145A)의 제5 트랜지스터(M5)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어 방전 노드(DN_A)를 방전시킬 수 있다.
- [0140] 그리고, 제2 전압 방전부(145B)의 제2 트랜지스터(M2)는 제2 시분할 제어 신호(BSW1)와 반전된 방전 노드(DN_B)의 전압(VN_B)을 기초로 턴-온되어 제2 제어 라인(CL_B)의 전압(VA_B)을 방전시킬 수 있고, 제2 전압 방전부(145B)의 제4 트랜지스터(M4)는 전원 전압(VDD)을 기초로 턴-온되어 전원 전압(VDD)을 방전 노드(DN_B)에 제공할 수 있으며, 제2 전압 방전부(145B)의 제5 트랜지스터(M5)는 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어 방전 노드(DN_B)를 방전시킬 수 있다.
- [0141] 이와 같이, 제1 전압 방전부(145A)의 제2 트랜지스터(M2)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1)이 끝나는 시점(t4) 또는 제2 서브 수평 구간(SH2)이 시작하는 시점(t4)에 턴-온되어, 제1 제어 라인(CL_A)의 전압(VA_A)을 방전시킬 수 있다. 이 때, 전압 방전부(145)의 제2 트랜지스터(M2)를 턴-온시키는 방전 노드(DN)의 전

압(VN)은 제4 및 제5 트랜지스터(M4, M5)에 의해 안정적으로 유지할 수 있다. 따라서, 역다중화 회로부(140)의 전압 방전부(145)는 제4 및 제5 트랜지스터(M4, M5)를 포함함으로써, 제2 트랜지스터(M2)가 열화되는 경우에도 제어 라인(CL)의 전압(VA)의 방전 효율을 향상시킬 수 있고, 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다. 결과적으로, 역다중화 회로부(140)는 제어 라인(CL)의 전압(VA)을 기초로 턴-온되는 제3 트랜지스터(M3)의 출력을 안정적으로 유지함으로써, 디스플레이 패널의 휘도가 저하되는 것을 방지하고 디스플레이 패널의 고해상도 화상을 구현할 수 있다.

[0142] 일 예에 따르면, 전압 제어부(141)의 제1 트랜지스터(M1)와 전압 방전부(145)의 제2 트랜지스터(M2), 제4 트랜지스터(M4), 및 제5 트랜지스터(M5) 각각은 하나의 제어 라인(CL)의 양단 각각에 배치되고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 스위칭부(143)와 연결될 수 있다. 이와 같이, 제어 라인(CL)의 양단 각각에 배치된 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 제어 라인(CL)의 전압(VA)을 충전 또는 방전시킴으로써, 제어 라인(CL)과 연결된 복수의 스위칭부(143)를 턴-온 또는 턴-오프시킬 수 있다. 이 때, 전압 방전부(145)는 방전 노드(DN)의 전압(VN)을 안정적으로 유지하는 제4 및 제5 트랜지스터(M4, M5) 포함함으로써, 제어 라인(CL)의 전압(VA)의 방전 효율을 향상시킬 수 있다.

[0143] 도 15는 도 12에 도시된 역다중화 회로부가 하나의 출력 채널로부터 3개의 데이터 라인을 구동하는 실시예를 나타내는 회로도이고, 도 16은 도 15에 도시된 역다중화 회로부에 제공되는 신호들의 파형도이다.

[0144] 도 15 및 도 16을 참조하면, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되고, n개의 데이터 라인(DL)과 연결되면, 데이터 구동 회로부(120)의 복수의 구동 집적 회로(123)는 n/3개의 출력 채널(CH)을 가질 수 있다. 따라서, 표시 장치는 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/3로 감소시키면서도 고해상도의 화상을 구현할 수 있다.

[0145] 역다중화 회로부(140)는 제1 제어 라인(CL_A)과 연결되는 제1 전압 제어부(141A), 제1 스위칭부(143A), 및 제1 전압 방전부(145A)를 포함하고, 제2 제어 라인(CL_B)과 연결되는 제2 전압 제어부(141B), 제2 스위칭부(143B), 및 제2 전압 방전부(145B)를 포함하며, 제3 제어 라인(CL_C)과 연결되는 제3 전압 제어부(141C), 제3 스위칭부(143C), 및 제3 전압 방전부(145C)를 포함할 수 있다.

[0146] 제1 전압 제어부(141A)의 제1 트랜지스터(M1)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어, 제1 시분할 제어 신호(ASW1)를 제1 제어 라인(CL_A)에 제공할 수 있고, 제1 전압 제어부(141A)의 커패시터(Cbst)는 제1 시분할 제어 신호(ASW1)와 중첩되는 제1 보조 신호(ASW2)를 기초로 제1 제어 라인(CL_A)의 전압(VA_A)을 부트스트래핑시킬 수 있다.

[0147] 그리고, 제2 전압 제어부(141B)의 제1 트랜지스터(M1)는 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어, 제2 시분할 제어 신호(BSW1)를 제2 제어 라인(CL_B)에 제공할 수 있고, 제2 전압 제어부(141B)의 커패시터(Cbst)는 제2 시분할 제어 신호(BSW1)와 중첩되는 제2 보조 신호(BSW2)를 기초로 제2 제어 라인(CL_B)의 전압(VA_B)을 부트스트래핑시킬 수 있다.

[0148] 그리고, 제3 전압 제어부(141C)의 제1 트랜지스터(M1)는 제3 시분할 제어 신호(CSW1)를 기초로 턴-온되어, 제3 시분할 제어 신호(CSW1)를 제3 제어 라인(CL_C)에 제공할 수 있고, 제3 전압 제어부(141C)의 커패시터(Cbst)는 제3 시분할 제어 신호(CSW1)와 중첩되는 제3 보조 신호(CSW2)를 기초로 제3 제어 라인(CL_C)의 전압(VA_C)을 부트스트래핑시킬 수 있다.

[0149] 이와 같이, 제1 전압 제어부(141A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 제1 제어 라인(CL_A)의 전압(VA_A)을 고전위 전압으로 유지할 수 있고, 제2 전압 제어부(141B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 제2 제어 라인(CL_B)의 전압(VA_B)을 고전위 전압으로 유지할 수 있으며, 제3 전압 제어부(141C)는 1 수평 구간(1H)의 제3 서브 수평 구간(SH3) 동안 제3 제어 라인(CL_C)의 전압(VA_C)을 고전위 전압으로 유지할 수 있다.

[0150] 제1 스위칭부(143A)의 제3 트랜지스터(M3)는 제1 제어 라인(CL_A)의 전압(VA_A)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL4, ..., DLn-2)에 제공할 수 있다.

[0151] 그리고, 제2 스위칭부(143B)의 제3 트랜지스터(M3)는 제2 제어 라인(CL_B)의 전압(VA_B)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에

대응되는 3개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL5, ... , DLn-1)에 제공할 수 있다.

[0152] 그리고, 제3 스위칭부(143C)의 제3 트랜지스터(M3)는 제3 제어 라인(CL_C)의 전압(VA_C)을 기초로 턴-온되어, 구동 집적 회로(123)의 복수의 출력 채널(CH)로부터 공급되는 데이터 신호(DS3)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 세번째 데이터 라인(DL3, DL6, ... , DLn)에 제공할 수 있다.

[0153] 이와 같이, 제1 스위칭부(143A)는 1 수평 구간(1H)의 제1 서브 수평 구간(SH1) 동안 턴-온되어, 데이터 신호(DS1)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL4, ... , DLn-2)에 제공할 수 있고, 제2 스위칭부(143B)는 1 수평 구간(1H)의 제2 서브 수평 구간(SH2) 동안 턴-온되어, 데이터 신호(DS2)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL5, ... , DLn-1)에 제공할 수 있으며, 제3 스위칭부(143C)는 1 수평 구간(1H)의 제3 서브 수평 구간(SH3) 동안 턴-온되어, 데이터 신호(DS3)를 복수의 출력 채널(CH) 각각에 대응되는 3개의 데이터 라인(DL) 중 세번째 데이터 라인(DL3, DL6, ... , DLn)에 제공할 수 있다. 따라서, 표시 장치는 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/3로 감소시키면서도 고해상도의 화상을 구현할 수 있다.

[0154] 제1 전압 방전부(145A)의 제2 트랜지스터(M2)는 제1 시분할 제어 신호(ASW1)와 방전된 방전 노드(DN_A)의 전압(VN_A)을 기초로 턴-온되어 제1 제어 라인(CL_A)의 전압(VA_A)을 방전시킬 수 있고, 제1 전압 방전부(145A)의 제4 트랜지스터(M4)는 전원 전압(VDD)을 기초로 턴-온되어 전원 전압(VDD)을 방전 노드(DN_A)에 제공할 수 있으며, 제1 전압 방전부(145A)의 제5 트랜지스터(M5)는 제1 시분할 제어 신호(ASW1)를 기초로 턴-온되어 방전 노드(DN_A)를 방전시킬 수 있다.

[0155] 그리고, 제2 전압 방전부(145B)의 제2 트랜지스터(M2)는 제2 시분할 제어 신호(BSW1)와 방전된 방전 노드(DN_B)의 전압(VN_B)을 기초로 턴-온되어 제2 제어 라인(CL_B)의 전압(VA_B)을 방전시킬 수 있고, 제2 전압 방전부(145B)의 제4 트랜지스터(M4)는 전원 전압(VDD)을 기초로 턴-온되어 전원 전압(VDD)을 방전 노드(DN_B)에 제공할 수 있으며, 제2 전압 방전부(145B)의 제5 트랜지스터(M5)는 제2 시분할 제어 신호(BSW1)를 기초로 턴-온되어 방전 노드(DN_B)를 방전시킬 수 있다.

[0156] 그리고, 제3 전압 방전부(145C)의 제2 트랜지스터(M2)는 제3 시분할 제어 신호(CSW1)와 방전된 방전 노드(DN_C)의 전압(VN_C)을 기초로 턴-온되어 제3 제어 라인(CL_C)의 전압(VA_C)을 방전시킬 수 있고, 제3 전압 방전부(145C)의 제4 트랜지스터(M4)는 전원 전압(VDD)을 기초로 턴-온되어 전원 전압(VDD)을 방전 노드(DN_C)에 제공할 수 있으며, 제3 전압 방전부(145C)의 제5 트랜지스터(M5)는 제3 시분할 제어 신호(CSW1)를 기초로 턴-온되어 방전 노드(DN_C)를 방전시킬 수 있다.

[0157] 따라서, 역다중화 회로부(140)의 전압 방전부(145)는 제4 및 제5 트랜지스터(M4, M5)를 포함함으로써, 제2 트랜지스터(M2)가 열화되는 경우에도 제어 라인(CL)의 전압(VA)의 방전 효율을 향상시킬 수 있고, 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다. 결과적으로, 역다중화 회로부(140)는 제어 라인(CL)의 전압(VA)을 기초로 턴-온되는 제3 트랜지스터(M3)의 출력을 안정적으로 유지함으로써, 디스플레이 패널의 휘도가 저하되는 것을 방지하고 디스플레이 패널의 고해상도 화상을 구현할 수 있다.

[0158] 도 17은 도 12에 도시된 역다중화 회로부의 방전 효과를 나타내는 그래프이다. 구체적으로, 도 17은 제2 트랜지스터(M2)의 크기에 대한 방전된 제어 라인(CL)의 전압(VA)을 나타내는 그래프이다. 그리고, 방전된 제어 라인(CL)의 게이트 로우 전압(VGL)은 -10V에 해당한다. 여기에서, Structure 1은 방전 트랜지스터(M21)와 제4 및 제5 트랜지스터(M4, M5) 중 어느 하나도 구비하지 않은 역다중화 회로부(140)에 해당하고, Structure 2는 도 2에 도시된 방전 트랜지스터(M21)를 구비한 역다중화 회로부(140)에 해당하며, Structure 3은 도 12에 도시된 제4 및 제5 트랜지스터(M4, M5)를 구비한 역다중화 회로부(140)에 해당한다.

[0159] 도 17을 참조하면, Structure 1의 제2 트랜지스터(M2)의 크기가 150 μ m 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -2V에 해당하고, Structure 2의 제2 트랜지스터(M2)의 크기가 150 μ m 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -8.5V에 해당하며, Structure 3의 제2 트랜지스터(M2)의 크기가 150 μ m 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -9V에 해당한다. 즉, Structure 2는 방전 트랜지스터(M21)를 포함함으로써 Structure 1 보다 제어 라인(CL)의 방전 효율이 향상되며, Structure 3은 제4 및 제5 트랜지스터(M4, M5)를 포함함으로써 Structure 1 및 Structure 2 보다 제어 라인(CL)의 방전 효율이 향상됨을 알 수 있다.

[0160] 또한, Structure 1의 제2 트랜지스터(M2)의 크기가 300 μ m 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -4V에 해당하고, Structure 2의 제2 트랜지스터(M2)의 크기가 300 μ m 이면, 방전된 제어 라인(CL)의 전압(VA)은 약

-7.8V에 해당하며, Structure 3의 제2 트랜지스터(M2)의 크기가 $300\mu\text{m}$ 이면, 방전된 제어 라인(CL)의 전압(VA)은 약 -9V에 해당한다. 즉, Structure 2는 방전 트랜지스터(M21)를 포함함으로써 Structure 1 보다 제어 라인(CL)의 방전 효율이 향상되며, Structure 3은 제4 및 제5 트랜지스터(M4, M5)를 포함함으로써 Structure 1 및 Structure 2 보다 제어 라인(CL)의 방전 효율이 향상됨을 알 수 있다.

[0161] 이와 같이, 본 출원의 일 예에 따른 역다중화 회로부(Structure 2)(140)는 제2 트랜지스터(M2)가 제2 시분할 제어 신호(BSW1)를 기초로 제어 라인(CL)의 전압(VA)을 1차적으로 방전시킨 후, 방전 트랜지스터(M21)가 제2 보조 신호(BSW2)를 기초로 제어 라인(CL)의 전압(VA)을 2차적으로 방전시킴으로써, 전압 방전부(145)는 역다중화 회로부(140)의 방전 효율을 향상시켜 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다.

[0162] 또한, 본 출원의 다른 예에 따른 역다중화 회로부(140)(Structure 3)는 제2 트랜지스터(M2)가 제1 시분할 제어 신호(ASW1)에 의해 제어되는 방전 노드(DN)의 전압(VN)을 기초로 제어 라인(CL)의 전압(VA)을 방전시킬 수 있다. 여기에서, 방전 노드(DN)의 전압(VN)은 하나의 제어 라인(CL)에 대응하는 하나의 시분할 제어 신호(ASW1)와 방전된 전압을 가지므로, 전압 방전부(145)는 하나의 제어 라인(CL)에 대응되는 하나의 시분할 제어 신호(ASW1)만을 이용하여 역다중화 회로부(140)의 방전 효율을 향상시킬 수 있고, 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다. 즉, Structure 3에 따른 역다중화 회로부(140)는 Structure 1 및 Structure 2에 따른 역다중화 회로부(140) 보다 하나의 제어 라인(CL)과 관련된 시분할 제어 신호의 개수를 감소시켜, 신호 배선의 레이아웃을 최소화할 수 있고, 역다중화 회로부(140)의 단자 수를 최소화할 수 있다.

[0163] 도 18은 도 12에 도시된 역다중화 회로부의 구동 방법의 일 예를 나타내는 파형도이다.

[0164] 도 18을 참조하면, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되고, n개의 데이터 라인(DL)과 연결되면, 데이터 구동 회로부(120)의 복수의 구동 집적 회로(123)는 $n/3$ 개의 출력 채널(CH)을 가질 수 있다. 이 때, 시분할 제어 신호는 1 수평 구간(1H) 동안 순차적으로 제공되는 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1)를 포함할 수 있고, 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각은 제1 내지 제3 제어 라인(CL_A, CL_B, CL_C) 각각과 대응될 수 있다.

[0165] 이 때, 본 출원에 따른 역다중화 회로부(140)는 산화물 기반의 박막 트랜지스터를 사용하면서, 1 수평 구간(1H) 동안 3개의 데이터 라인(DL) 각각에 데이터 신호(DS)를 제공하기 때문에, 3개의 제어 라인(CL) 각각이 갖는 픽셀 충전 시간은 역다중화 회로부(140)를 포함하지 않는 경우 보다 감소할 수 있다. 여기에서, 픽셀 충전 시간은 3개의 제어 라인(CL) 각각이 고전위 전압을 가지게 되어, 3개의 제어 라인(CL) 각각에 대한 스위칭부(143)가 턴-온되는 시간에 대응될 수 있다. 따라서, 역다중화 회로부(140)는 i개(i는 2 이상의 자연수)의 제어 라인(CL)과 연결됨으로써, i개의 제어 라인(CL) 각각에 대한 픽셀 충전 시간은 역다중화 회로부(140)를 포함하지 않는 경우 보다 $1/i$ 만큼 감소할 수 있다.

[0166] 일 예에 따르면, 제1 및 제2 시분할 제어 신호(ASW1, BSW1) 각각의 일부는 서로 중첩되고, 제2 및 제3 시분할 제어 신호(BSW1, CSW1) 각각의 일부는 서로 중첩될 수 있다.

[0167] 만일, 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1)가 서로 중첩되지 않고 서로 이격되는 경우, 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 중 하나의 시분할 제어 신호의 제2 천이 시점으로부터 그 다음에 인가되는 시분할 제어 신호의 제1 천이 시점까지 픽셀의 충전이 이루어지지 않게 된다. 따라서, 이러한 역다중화 회로부(140)는 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각이 이격된 시간만큼 픽셀 충전 시간이 감소하게 된다.

[0168] 이에 따라, 본 출원에 따른 역다중화 회로부(140)는 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각을 서로 일부 중첩시켜, 1 수평 구간(1H) 동안 낭비되는 시간 없이 픽셀 충전 시간을 충분히 증가시킬 수 있다. 예를 들어, 제2 시분할 제어 신호(BSW1)의 제1 천이 시점(t_3)이 제1 시분할 제어 신호(ASW1)의 제2 천이 시점(t_4)보다 앞서게 되어, 제1 및 제2 시분할 제어 신호(ASW1, BSW1)가 일부 중첩될 수 있고, 제2 시분할 제어 신호(BSW1)에 대한 픽셀 충전 시간은 중첩된 시간(T_{ov})만큼 증가할 수 있다. 마찬가지로, 제3 시분할 제어 신호(CSW1)의 제1 천이 시점(t_6)이 제2 시분할 제어 신호(BSW1)의 제2 천이 시점(t_7)보다 앞서게 되어, 제2 및 제3 시분할 제어 신호(BSW1, CSW1)가 일부 중첩될 수 있고, 제3 시분할 제어 신호(CSW1)에 대한 픽셀 충전 시간은 중첩된 시간(T_{ov})만큼 증가할 수 있다. 이와 같이, 1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각이 서로 일부 중첩하게 되면, 1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각의 픽셀 충전 시간을 합한 시간은 1 수평 구간(1H) 보다 길게 되는 현저한 효과를 가진다. 따라서, 본 출원에 따른 역다중화 회로부(140)는 3개의 제어 라인(CL) 각각에 대한 픽셀 충전 시간을 최대화함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보

다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/3로 감소시키면서도 고해상도의 화상을 구현할 수 있다.

- [0169] 복수의 구동 집적 회로(123)는 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각에 대응되는 제1 내지 제3 데이터 신호(DS1, DS2, DS3)를 하나의 출력 채널(CH)을 통해 역다중화 회로부(140)에 제공할 수 있다. 일 예에 따르면, 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 각각의 제1 천이 시점은 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각의 제1 천이 시점보다 지연될 수 있다.
- [0170] 만일, 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 각각의 인가 시점이 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각의 인가 시점과 동일한 경우, 스위칭부(143)의 게이트 지연(Gate Delay) 현상으로 인하여 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 각각이 서로 중첩되어 색 섞임의 문제가 발생할 수 있다. 또한, 색 섞임의 문제를 해결하기 위하여, 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 각각을 블랭크 타임(Blank Time) 동안 지연시킨다면, 블랭크 타임만큼 픽셀 충전 시간이 줄어드는 문제점이 발생한다.
- [0171] 이에 따라, 본 출원에 따른 역다중화 회로부(140)는 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 각각의 인가 시점을 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각의 인가 시점보다 소정의 시간(T_D) 동안 지연시킬 수 있다. 예를 들어, 제1 데이터 신호(DS1)의 인가 시점(t_2)은 제1 시분할 제어 신호(ASW1)의 인가 시점(t_1) 보다 소정의 시간(T_D) 동안 지연될 수 있고, 제2 데이터 신호(DS2)의 인가 시점(t_5)은 제2 시분할 제어 신호(BSW1)의 인가 시점(t_3) 보다 소정의 시간(T_D) 동안 지연될 수 있다. 따라서, 역다중화 회로부(140)는 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 간의 중첩이 발생되지 않아 색 섞임의 문제를 방지할 수 있고, 스위칭부(143)는 지연된 시간(T_D) 동안 초기 충전(Pre-Charging)됨으로써 픽셀 충전율이 현저히 증가할 수 있다. 결과적으로, 본 출원에 따른 역다중화 회로부(140)는 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 간의 중첩을 방지하여 색 섞임 현상을 방지하고, 3개의 제어 라인(CL) 각각에 대한 픽셀 충전 시간을 최대화함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/3로 감소시키면서도 고해상도의 화상을 구현할 수 있다.
- [0172] 도 19는 도 18에 도시된 구동 방법에 따른 충전율 향상 효과를 나타내는 그래프이다. 구체적으로, 도 19는 FHD(Full High Definition)의 해상도를 갖는 역다중화 회로부(140)의 픽셀 충전율과 UHD(Ultra High Definition)의 해상도를 갖는 역다중화 회로부(140)의 픽셀 충전율을 나타내는 그래프이다. 여기에서, Structure 4는 데이터 신호와 시분할 제어 신호가 동일한 시점에서 인가되는 역다중화 회로부(140)에 해당하고, Structure 5는 도 18에 도시된 바와 같이, 데이터 신호가 시분할 제어 신호 보다 지연되어 인가되는 역다중화 회로부(140)에 해당한다.
- [0173] 도 19를 참조하면, FHD의 해상도를 갖는 Structure 4의 역다중화 회로부(140)는 약 90%의 픽셀 충전율을 갖고, FHD의 해상도를 갖는 Structure 5의 역다중화 회로부(140)는 약 92%의 픽셀 충전율을 갖는다. 따라서, FHD의 해상도를 갖는 역다중화 회로부(140)는 데이터 신호를 시분할 제어 신호 보다 지연시키지 않더라도, 충분한 픽셀 충전율을 갖는 것을 알 수 있다.
- [0174] 하지만, UHD의 해상도를 갖는 Structure 4의 역다중화 회로부(140)는 약 62%의 픽셀 충전율을 갖고, UHD의 해상도를 갖는 Structure 5의 역다중화 회로부(140)는 약 72%의 픽셀 충전율을 갖는다. 구체적으로, UHD의 해상도를 갖는 역다중화 회로부(140)는 FHD의 해상도를 갖는 역다중화 회로부(140) 보다 1 수평 구간(1H)의 길이가 짧아지고, 그만큼 역다중화 회로부(140)를 구동시키는 시간이 빨라지게 되므로, 픽셀 충전 시간이 부족하여 픽셀 충전율이 떨어지는 문제점을 갖는다.
- [0175] 따라서, 본 출원에 따른 역다중화 회로부(Structure 5)(140)는 제1 내지 제3 데이터 신호(DS1, DS2, DS3) 각각의 인가 시점을 제1 내지 제3 시분할 제어 신호(ASW1, BSW1, CSW1) 각각의 인가 시점보다 소정의 시간(T_D) 동안 지연시킴으로써, 복수의 제어 라인(CL) 각각에 대한 픽셀 충전 시간을 최대화함으로써, Structure 4의 역다중화 회로부(140) 보다 고해상도의 화상을 구현할 수 있다.
- [0176] 도 20은 도 12에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.
- [0177] 도 20을 참조하면, 역다중화 회로부(140)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와 2개의 제2, 제4 및 제5 트랜지스터(M2, M4, M5)를 포함하고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)와 연결될 수 있다. 이 때, 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)는 제어 라인(CL)의 전압(VA)을 충전할 수 있고, 하나의 제어 라인(CL)의 양단 각각에

배치된 2개의 제2, 제4 및 제5 트랜지스터(M2, M4, M5)는 제어 라인(CL)의 전압(VA)을 방전할 수 있다. 그리고, 복수의 커패시터(Cbst) 각각은 복수의 제3 트랜지스터(M3) 각각과 대응되게 배치됨으로써, 제어 라인(CL)의 전압(VA)을 부트스트래핑 시킬 수 있다.

[0178] 역다중화 회로부(140)의 전압 제어부(141)는 제k 시분할 제어 신호를 기초로 턴-온되어, 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터(M1)를 더 포함할 수 있다. 구체적으로, 전압 제어부(141)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와는 별도로 추가적인 제1 트랜지스터(M1)를 포함함으로써, 제어 라인(CL)의 충전 효율을 향상시켜 제어 라인(CL)의 전압(VA)을 안정적으로 유지할 수 있다.

[0179] 일 예에 따르면, 역다중화 회로부(140)의 전압 제어부(141)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되는 제1 트랜지스터(M1)를 더 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 n/3 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)는 하나의 제어 라인(CL)과 연결된 n/3 개의 제3 트랜지스터(M3)를 포함할 수 있다. 이 때, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 10개의 커패시터(Cbst) 및 10개의 제3 트랜지스터(M3)의 단위로 그룹화하여, n/30 개의 제1 트랜지스터(M1)를 더 포함할 수 있다. 이와 같이, 역다중화 회로부(140)의 전압 제어부(141)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)의 복수의 그룹 마다 대응되는 제1 트랜지스터(M1)를 더 포함함으로써, 제어 라인(CL)의 모든 영역에서 충전 효율을 향상시켜 제어 라인(CL)의 전압(VA)을 안정적으로 유지할 수 있다.

[0180] 다른 예에 따르면, 역다중화 회로부(140)의 전압 제어부(141)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3) 각각에 대응되는 제1 트랜지스터(M1)를 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 n/3 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)의 전압 제어부(141)는 제어 라인(CL)의 양단 각각에 배치된 제1 트랜지스터(M1)를 포함하여 n/3 개의 제1 트랜지스터(M1)를 포함할 수 있다.

[0181] 상기 일 예와 다른 예에 따른 역다중화 회로부(140)의 설명은 예시에 불과하며, 상기 트랜지스터의 개수에 한정되지 않는다. 따라서, 역다중화 회로부(140)의 전압 제어부(141)는 제어 라인(CL)의 모든 영역에서 충전 효율을 향상시키며, 과도한 비용이 필요로 하지 않는 범위 내에서 제1 트랜지스터(M1)의 개수를 조절할 수 있다.

[0182] 도 21은 도 12에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

[0183] 도 21을 참조하면, 역다중화 회로부(140)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와 2개의 제2, 제4 및 제5 트랜지스터(M2, M4, M5)를 포함하고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)와 연결될 수 있다. 이 때, 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)는 제어 라인(CL)의 전압(VA)을 충전할 수 있고, 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제2, 제4 및 제5 트랜지스터(M2, M4, M5)는 제어 라인(CL)의 전압(VA)을 방전할 수 있다. 그리고, 복수의 커패시터(Cbst) 각각은 복수의 제3 트랜지스터(M3) 각각과 대응되게 배치됨으로써, 제어 라인(CL)의 전압(VA)을 부트스트래핑 시킬 수 있다.

[0184] 역다중화 회로부(140)의 전압 방전부(145)는 제k 시분할 제어 신호에 의해 제어되는 방전 노드(DN)의 전압(VN)을 기초로 턴-온되어, 제k 제어 라인(CL)을 방전시키는 p개(p는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터(M2)를 더 포함할 수 있다. 구체적으로, 전압 방전부(145)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제2 트랜지스터(M2)와는 별도로 추가적인 제2 트랜지스터(M2)를 포함함으로써, 제어 라인(CL)의 방전 효율을 향상시켜 유기 발광 소자에 전달되는 누설 전류의 발생을 방지할 수 있다.

[0185] 일 예에 따르면, 역다중화 회로부(140)의 전압 방전부(145)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되는 제2 트랜지스터(M2)를 더 포함할 수 있다. 예를 들어, 표시 장치가 n개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 n/3 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)는 하나의 제어 라인(CL)과 연결된 n/3 개의 제3 트랜지스터(M3)를 포함할 수 있다. 이 때, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 10개의 커패시터(Cbst) 및 10개의 제3 트랜지스터(M3)의 단위로 그룹화하여, n/30 개의 제2 트랜지스터(M2)를 더 포함할 수 있다. 이와

같이, 역다중화 회로부(140)의 전압 방전부(145)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)의 복수의 그룹 마다 대응되는 제2 트랜지스터(M2)를 더 포함함으로써, 제어 라인(CL)의 모든 영역에서 방전 효율을 향상시켜 제2 트랜지스터(M2)의 열화로 인한 한계를 극복하고 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지할 수 있다.

[0186] 다른 예에 따르면, 역다중화 회로부(140)의 전압 방전부(145)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3) 각각에 대응되는 제2 트랜지스터(M2)를 포함할 수 있다. 예를 들어, 표시 장치가 n 개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)의 전압 방전부(145)는 제어 라인(CL)의 양단 각각에 배치된 제2 트랜지스터(M2)를 포함하여 $n/3$ 개의 제2 트랜지스터(M2)를 포함할 수 있다.

[0187] 그리고, 역다중화 회로부(140)의 전압 방전부(145)는 전원 전압(VDD)을 기초로 턴-온되어, 전원 전압(VDD)을 방전 노드(DN)에 제공하는 복수의 제4 트랜지스터(M4), 및 제k 시분할 제어 신호를 기초로 턴-온되어 방전 노드(DN)를 방전시키는 복수의 제5 트랜지스터(M5)를 더 포함할 수 있고, 복수의 제4 및 제5 트랜지스터(M4, M5) 각각의 개수는 제2 트랜지스터(M2)의 개수와 동일할 수 있다. 따라서, 제2, 제4 및 제5 트랜지스터(M2, M4, M5)는 일체로서 하나의 전압 방전부(145)를 구성함으로써, 제어 라인(CL)의 방전 효율을 향상시킬 수 있다.

[0188] 상기 일 예와 다른 예에 따른 역다중화 회로부(140)의 설명은 예시에 불과하며, 상기 트랜지스터의 개수에 한정되지 않는다. 따라서, 역다중화 회로부(140)의 전압 방전부(145)는 제어 라인(CL)의 모든 영역에서 방전 효율을 향상시키며, 과도한 비용이 필요로 하지 않는 범위 내에서 제2, 제4 및 제5 트랜지스터(M2, M4, M5)의 개수를 조절할 수 있다.

[0189] 도 22는 도 12에 도시된 역다중화 회로부의 또 다른 실시예를 나타내는 회로도이다.

[0190] 도 22를 참조하면, 역다중화 회로부(140)는 하나의 제어 라인(CL)의 양단 각각에 배치된 2개의 제1 트랜지스터(M1)와 2개의 제2 트랜지스터(M2)를 포함하고, 하나의 제어 라인(CL)은 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)와 연결될 수 있다.

[0191] 전압 제어부(141)는 제k 시분할 제어 신호를 기초로 턴-온되어, 제k 시분할 제어 신호를 제k 제어 라인에 제공하는 p 개(p 는 1 내지 $(n/i-2)$ 의 자연수)의 제1 트랜지스터(M1)를 더 포함하고, 전압 방전부(145)는 제k 시분할 제어 신호에 의해 제어되는 방전 노드(DN)의 전압(VN)을 기초로 턴-온되어, 제k 제어 라인(CL)을 방전시키는 p 개(p 는 1 내지 $(n/i-2)$ 의 자연수)의 제2 트랜지스터(M2)를 더 포함함으로써, 제어 라인(CL)의 충전 효율과 방전 효율을 모두 향상시킬 수 있다.

[0192] 일 예에 따르면, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되는 한 쌍의 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 더 포함할 수 있다. 예를 들어, 표시 장치가 n 개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)는 하나의 제어 라인(CL)과 연결된 $n/3$ 개의 제3 트랜지스터(M3)를 포함할 수 있다. 이 때, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)를 10개의 커패시터(Cbst) 및 10개의 제3 트랜지스터(M3)의 단위로 그룹화하여, $n/30$ 개의 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 더 포함할 수 있다. 이와 같이, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3)의 복수의 그룹 마다 대응되는 제1 및 제2 트랜지스터(M1, M2)를 더 포함함으로써, 제어 라인(CL)의 모든 영역에서 충전 효율과 방전 효율을 동시에 향상시켜, 제어 라인(CL)의 전압(VA)을 안정적으로 유지하고, 제2 트랜지스터(M2)의 열화로 인한 한계를 극복하여 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지할 수 있다.

[0193] 다른 예에 따르면, 역다중화 회로부(140)는 복수의 커패시터(Cbst) 및 복수의 제3 트랜지스터(M3) 각각에 대응되는 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 포함할 수 있다. 예를 들어, 표시 장치가 n 개의 데이터 라인(DL1 내지 DLn)을 포함하고, 역다중화 회로부(140)가 3개의 제어 라인(CL_A, CL_B, CL_C)과 연결되는 경우, 하나의 제어 라인(CL) 마다 $n/3$ 개의 데이터 라인(DL)과 연결되므로, 역다중화 회로부(140)의 전압 방전부(145)는 제어 라인(CL)의 양단 각각에 배치된 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 포함하여 $n/3$ 개의 한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 포함할 수 있다.

[0194] 일 예에 따르면, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)의 개수가 같은 경우, 역다중화 회로부(140)는 제k 제어 라인(CL)을 제1 및 제2 트랜지스터(M1, M2)의 개수만큼 분할하여, 분할된 제k 제어 라인(CL)의 전압(VA)을

한 쌍의 제1 및 제2 트랜지스터(M1, M2)를 통해 충전 및 방전시킬 수 있다. 이 때, 역다중화 회로부(140)는 제어 라인(CL)을 분할함으로써 제어 라인(CL)과 연결된 저항과 커패시터에 따른 시정수($t=RC$)를 최소화할 수 있다. 따라서, 역다중화 회로부(140)는 제어 라인(CL)을 분할함으로써 고속 구동이 가능하고, 출력 채널(CH) 수를 감소시키면서도 고해상도의 화상을 구현할 수 있다.

[0195] 그리고, 역다중화 회로부(140)의 전압 방전부(145)는 전원 전압(VDD)을 기초로 턴-온되어, 전원 전압(VDD)을 방전 노드(DN)에 제공하는 복수의 제4 트랜지스터(M4), 및 제k 시분할 제어 신호를 기초로 턴-온되어 방전 노드(DN)를 방전시키는 복수의 제5 트랜지스터(M5)를 더 포함할 수 있고, 복수의 제4 및 제5 트랜지스터(M4, M5) 각각의 개수는 제2 트랜지스터(M2)의 개수와 동일할 수 있다. 따라서, 제2, 제4 및 제5 트랜지스터(M2, M4, M5)는 일체로서 하나의 전압 방전부(145)를 구성함으로써, 제어 라인(CL)의 방전 효율을 향상시킬 수 있다.

[0196] 상기 일 예와 다른 예에 따른 역다중화 회로부(140)의 설명은 예시에 불과하며, 상기 트랜지스터의 개수에 한정되지 않는다. 따라서, 역다중화 회로부(140)는 제어 라인(CL)의 모든 영역에서 충전 효율과 방전 효율을 향상시키며, 과도한 비용이 필요로 하지 않는 범위 내에서 한 쌍의 제1, 제2, 제4 및 제5 트랜지스터(M1, M2, M4, M5)의 개수를 조절할 수 있다.

[0197] 도 23은 도 1에 도시된 역다중화 회로부의 레이아웃을 개략적으로 나타내는 평면도이고, 도 24는 도 23에 도시된 역다중화 회로부의 일 예의 일부를 나타내는 도면이다.

[0198] 도 23 및 도 24를 참조하면, 역다중화 회로부(140)가 2개의 제어 라인(CL_A, CL_B)과 연결되고, n개의 데이터 라인(DL)과 연결되면, 데이터 구동 회로부(120)의 복수의 구동 집적 회로(123)는 n/2개의 출력 채널(CH)을 가질 수 있다. 따라서, 표시 장치는 2개의 제어 라인(CL_A, CL_B)과 연결된 역다중화 회로부(140)를 포함함으로써, 역다중화 회로부(140)를 포함하지 않는 경우 보다 복수의 구동 집적 회로(123)의 출력 채널(CH) 수를 1/2로 감소시키면서도 고해상도의 화상을 구현할 수 있다.

[0199] 복수의 구동 집적 회로(123) 각각은 데이터 링크(Data Link)와 연결된 복수의 출력 채널(CH)을 통해 역다중화 회로부(140)에 데이터 신호를 제공할 수 있다. 그리고, 제1 및 제2 제어 라인(CL_A, CL_B) 각각은 제1 방향으로 연장되고, 제2 방향으로 서로 이격되게 배치될 수 있다. 여기에서, 역다중화 회로부(140)는 제1 제어 라인(CL_A)과 연결된 제3 트랜지스터(M3)를 턴-온시켜 통해 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 첫번째 데이터 라인(DL1, DL3, ..., DLn-1)에 데이터 신호(DS1)를 제공할 수 있고, 제2 제어 라인(CL_B)과 연결된 제3 트랜지스터(M3)를 턴-온시켜 통해 복수의 출력 채널(CH) 각각에 대응되는 2개의 데이터 라인(DL) 중 두번째 데이터 라인(DL2, DL4, ..., DLn)에 데이터 신호(DS2)를 제공할 수 있다. 여기에서, 제1 보조 신호(ASW2)의 입력 라인은 제1 제어 라인(CL_A)과 표시 영역(A/A)의 사이에 배치되고, 제2 보조 신호(BSW2)의 입력 라인은 제2 제어 라인(CL_B)과 데이터 링크(Data Link)의 사이에 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다. 그리고, 제1 및 제2 시분할 제어 신호(ASW1, BSW1) 역시 제1 및 제2 제어 라인(CL_A, CL_B)의 일측 또는 타측에 자유롭게 배치될 수 있다.

[0200] 커패시터(Cbst)는 제3 트랜지스터(M3)의 게이트 전극과 동일 층에 마련된 제1 전극, 및 제3 트랜지스터(M3)의 소스 전극 및 드레인 전극과 동일 층에서 소스 전극 및 드레인 전극과 이격되게 마련된 제2 전극을 포함할 수 있다.

[0201] 일 예에 따르면, 커패시터(Cbst)는 제1 제어 라인(CL_A)과 제1 보조 신호(ASW2)의 입력 라인의 사이에 배치되거나, 제2 제어 라인(CL_B)과 제2 보조 신호(BSW2)의 입력 라인의 사이에 배치될 수 있다. 예를 들어, 커패시터(Cbst)는 스위칭부(143)의 제3 트랜지스터(M3) 각각에 대응하여 배치될 수 있다. 다른 예를 들어, 커패시터(Cbst)는 복수의 제3 트랜지스터(M3)를 소정의 단위로 그룹화하여, 복수의 그룹 마다 대응되게 배치될 수 있다.

[0202] 일 예에 따르면, 제3 트랜지스터(M3)의 드레인 전극은 구동 집적 회로(123)의 출력 채널(CH)과 연결되고, 2개의 분지를 가질 수 있다. 그리고, 제3 트랜지스터(M3)의 소스 전극은 데이터 라인(DL)과 연결되고, 2개의 분지를 가질 수 있다. 제3 트랜지스터(M3)의 드레인 전극의 2개의 분지와 소스 전극의 2개의 분지는 제3 트랜지스터(M3)의 게이트 전극과 중첩되는 영역에서 교번적으로 배치될 수 있다. 예를 들어, 제3 트랜지스터(M3)의 드레인 전극의 하나의 분지는 소스 전극의 2개의 분지 사이에 배치될 수 있고, 제3 트랜지스터(M3)의 소스 전극의 하나의 분지는 드레인 전극의 2개의 분지 사이에 배치될 수 있다. 이와 같이, 제3 트랜지스터(M3)의 드레인 전극 및 소스 전극 각각이 2개의 분지를 포함함으로써, 역다중화 회로부(140)는 하나의 제3 트랜지스터(M3)가 배치되는 레이아웃의 영역을 최소화할 수 있다.

[0203] 도 25는 도 23에 도시된 역다중화 회로부의 다른 예의 일부를 나타내는 도면이다.

- [0204] 도 25를 참조하면, 제어 라인(CL)은 제1 방향으로 연장되면서 제3 트랜지스터(M3)의 게이트 전극과 연결될 수 있고, 제1 보조 신호(ASW2)의 입력 라인은 제어 라인(CL)과 이격되게 제1 방향으로 연장되면서, 커패시터(Cbst)의 제2 전극과 연결될 수 있다. 그리고, 제3 트랜지스터(M3)의 게이트 전극은 제어 라인(CL)과 제1 보조 신호(ASW2)의 입력 라인의 사이에 배치될 수 있다. 제3 트랜지스터(M3)의 드레인 전극은 구동 집적 회로(123)의 출력 채널(CH)과 연결되면서 제3 트랜지스터(M3)의 게이트 전극과 중첩되고, 제3 트랜지스터(M3)의 소스 전극은 데이터 라인(DL)과 연결되면서 제3 트랜지스터(M3)의 게이트 전극과 중첩될 수 있다. 즉, 제3 트랜지스터(M3)의 드레인 전극 및 소스 전극은 동일 층에서 서로 이격되게 배치될 수 있다.
- [0205] 커패시터(Cbst)는 제어 라인(CL)과 제1 보조 신호(ASW2)의 입력 라인의 사이에 배치되면서, 제3 트랜지스터(M3)의 게이트 전극의 일 측에 배치될 수 있다. 이 때, 커패시터(Cbst)는 제3 트랜지스터(M3)의 드레인 전극 및 소스 전극이 게이트 전극과 중첩되는 길이에 대응되는 크기를 가질 수 있다. 예를 들어, 제3 트랜지스터(M3)의 드레인 전극 및 소스 전극 각각이 복수의 분지를 갖지 않는 경우, 복수의 분지를 갖는 경우 보다 게이트 전극과 중첩되는 길이가 길 수 있다. 이 때, 제3 트랜지스터(M3)의 드레인 전극 및 소스 전극 각각이 게이트 전극과 중첩되는 길이가 길수록, 커패시터(Cbst)의 길이도 증가할 수 있다.
- [0206] 전술한 제어 라인(CL), 제1 보조 신호(ASW2)의 입력 라인, 제3 트랜지스터(M3), 및 커패시터(Cbst)의 레이아웃은 상기 기재 및 도면의 구성에 한정되지 않고, 기타 제반 사항에 따라 다양하게 설계 변경될 수 있다.
- [0207] 도 26은 도 25에 도시된 선 I-I'의 단면도의 일 예이다.
- [0208] 도 26을 참조하면, 제3 트랜지스터(M3)는 게이트 전극(GE), 게이트 절연막(GI), 산화물 반도체층(ACT), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
- [0209] 게이트 전극(GE)은 기판(110) 상에 배치되고 제어 라인(CL)과 전기적으로 연결될 수 있다. 일 예에 따르면, 게이트 전극(GE)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 또한, 게이트 전극(140)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.
- [0210] 게이트 절연막(GI)은 게이트 전극(GE) 상에 배치될 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있고, 산화 알루미늄(Al_2O_3)을 포함할 수도 있다. 게이트 절연막(GI)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다.
- [0211] 산화물 반도체층(ACT)은 게이트 전극(GE)과 적어도 일부 중첩되도록 게이트 절연막(GI) 상에 배치될 수 있다. 산화물 반도체층(ACT)은 채널층 또는 활성층에 해당할 수 있다. 일 예에 따르면, 산화물 반도체층(ACT)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 산화물 반도체층(ACT)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, ITZO(InSnZnO)계, 등의 산화물 반도체 물질에 의해 만들어질 수 있다. 그러나, 산화물 반도체층(ACT)의 실시예가 상기 기재에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의하여 이루어질 수도 있다.
- [0212] 소스 전극(SE)은 산화물 반도체층(ACT) 상에 배치되어 데이터 라인(DL)과 전기적으로 연결될 수 있다. 드레인 전극(DE)은 산화물 반도체층(ACT) 상에서 소스 전극(SE)과 이격되게 배치되어 구동 집적 회로(123)의 출력 채널(CH)과 전기적으로 연결될 수 있다.
- [0213] 소스 전극(150) 및 드레인 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 소스 전극(150) 및 드레인 전극(160)은 각각 금속 또는 금속의 합금으로 만들어진 단일층으로 이루어질 수도 있고, 2층 이상의 다층층으로 이루어질 수도 있다.
- [0214] 이와 같이, 역다중화 회로부(140)는 산화물 기반의 박막 트랜지스터로 이루어질 수 있다. 구체적으로, 역다중화 회로부(140)의 트랜지스터들은 소스 전극(SE) 및 드레인 전극(DE)을 형성하는 과정에서 채널 영역이 노출되는 BCE(Back Channel Etch) 구조를 가질 수 있다. 본 출원에 따른 표시 장치는 BCE 공정을 통해 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 구현함으로써, 마스크 공정을 최소화하고 리소그래피 공정 마진을 향상시키며 우수한 신뢰성을 제공할 수 있다.
- [0215] 도 27은 도 25에 도시된 선 I-I'의 단면도의 다른 예이다.

- [0216] 도 27을 참조하면, 제3 트랜지스터(M3)는 게이트 전극(GE), 게이트 절연막(GI), 산화물 반도체층(ACT), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있고, 산화물 반도체층(ACT)은 제1 및 제2 산화물 반도체층(ACT1, ACT2)을 포함할 수 있다.
- [0217] 제1 산화물 반도체층(ACT1)은 게이트 전극(GE)과 적어도 일부 중첩되도록 게이트 절연막(GI) 상에 배치될 수 있다. 제1 산화물 반도체층(ACT1)은 채널층 또는 활성층에 해당할 수 있다. 일 예에 따르면, 제1 산화물 반도체층(ACT1)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 제1 산화물 반도체층(ACT1)은 IZO(InZnO)계, IG0(InGaO)계, IT0(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계, ITZO(InSnZnO)계, 등의 산화물 반도체 물질에 의해 만들어질 수 있다. 이러한 제1 산화물 반도체층(ACT1)의 실시예는 상기 기재에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의하여 이루어질 수도 있다.
- [0218] 제2 산화물 반도체층(ACT2)은 제1 산화물 반도체층(ACT1) 상에 배치되어, 제1 산화물 반도체층(ACT1)을 보호할 수 있다. 구체적으로, 제2 산화물 반도체층(ACT2)은 제1 산화물 반도체층(ACT1)보다 높은 농도의 질소를 포함하고, 제1 산화물 반도체층(ACT1) 보다 우수한 막 안정성을 가질 수 있다. 예를 들어, 제2 산화물 반도체층(ACT2)에 포함된 질소는 산소와 안정적인 결합을 형성하며, 금속 원소들 사이에 안정적으로 배치될 수 있다. 이와 같이, 질소를 포함하는 제2 산화물 반도체층(ACT2)은 우수한 막 안정성을 가질 수 있다. 제2 산화물 반도체층(ACT2)은 박막 트랜지스터 제조를 위한, 노광, 식각, 패터닝, 열처리 등의 공정에 대해 우수한 내성을 가져, 하부의 제1 산화물 반도체층(ACT1)을 보호할 수 있다.
- [0219] 이와 같이, 역다중화 회로부(140)는 산화물 기반의 박막 트랜지스터로 이루어질 수 있다. 구체적으로, 역다중화 회로부(140)의 트랜지스터들은 소스 전극(SE) 및 드레인 전극(DE)을 형성하는 과정에서 채널 영역이 노출되는 BCE(Back Channel Etch) 구조를 가질 수 있다. 예를 들어, 역다중화 회로부(140)는 BCE 구조의 박막 트랜지스터를 제조하는 과정에서, 소스 전극(SE) 및 드레인 전극(DE)의 형성을 위한 식각 및 패터닝에 의하여 채널부가 소스 전극(SE) 및 드레인 전극(DE)으로부터 노출될 수 있다. 이 때, 산화물 반도체층(ACT)이 식각 기체 또는 식각 액에 노출될 수 있다. 본 출원에 따른 역다중화 회로부(140)는 제2 산화물 반도체층(ACT2)이 식각 기체 또는 식각 액에 노출되지만, 질소를 포함하여 우수한 막 안정성을 가지기 때문에, 식각 기체 또는 식각 액에 의해 손상되지 않는다. 따라서, 제2 산화물 반도체층(ACT2)은 전 영역에 걸쳐 우수한 막 안정성을 가져, 제1 산화물 반도체층(ACT1)을 효율적으로 보호할 수 있다.
- [0220] 결과적으로, 본 출원에 따른 표시 장치는 BCE 공정을 통해 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 구현함으로써, 마스크 공정을 최소화하고 리소그래피 공정 마진을 향상시키며 우수한 신뢰성을 제공할 수 있다.
- [0221] 결과적으로, 본 출원에 따른 표시 장치는 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 포함하고, 역다중화 회로부는 시분할 제어 신호에 응답하여 제어 라인의 방전 기능을 보장함으로써, LTPS 기반의 박막 트랜지스터 대비 낮은 이동도와 열화로 인한 한계를 극복하여 안정적인 출력을 유지할 수 있다. 그리고, 표시 장치는 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 포함하면서도, 유기 발광 소자에 전달될 수 있는 누설 전류의 발생을 방지하고 베젤 영역을 최소화하며 디스플레이 패널의 고해상도 화상을 구현할 수 있다. 또한, 표시 장치는 BCE 공정을 통해 산화물 기반의 박막 트랜지스터를 이용한 역다중화 회로부를 구현함으로써, 마스크 공정을 최소화하고 리소그래피 공정 마진을 향상시키며 우수한 신뢰성을 제공할 수 있다.
- [0222] 이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.


부호의 설명

- [0223] 110: 기관 120: 데이터 구동 회로부
121: 회로 필름 123: 구동 집적 회로
125: 인쇄 회로 기판 127: 타이밍 제어부

130: 스캔 구동 회로부 140: 역다중화 회로부
 141: 전압 제어부 143: 스위칭부
 145: 전압 방전부


도면

도면1




도면2


140




도면3




도면4




도면5




도면6




도면7




도면9



도면10




도면11




도면12


140




도면13




도면14




도면15




도면16




도면17




도면18




도면19




도면20




도면21




도면22




도면23



도면24




도면25




도면26

M3



도면27

M3



专利名称(译)	显示装置		
公开(公告)号	KR1020200009908A	公开(公告)日	2020-01-30
申请号	KR1020180084953	申请日	2018-07-20
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	이정현 홍예원		
发明人	이정현 홍예원		
IPC分类号	G09G3/3225		
CPC分类号	G09G3/3225 G09G2230/00 G09G2310/0248 G09G2310/0297 G09G2320/0214 G09G3/3275 G09G2310/0251 G09G2310/08 G09G3/325		
外部链接	Espacenet		

摘要(译)

根据本申请的实施例的显示装置包括解复用电路单元，该解复用电路单元将从数据驱动电路提供的数据信号顺序地提供给至少两条数据线。由于解复用电路单元包括开关单元，该开关单元基于控制线的电压顺序地将数据信号提供给至少两条数据线，因此电压控制单元响应于分时控制信号来控制控制线的电压，并且响应于分时控制信号而使控制线的电压放电的电压放电单元，可以防止发生泄漏电流的发生，该泄漏电流可以传输至有机发光元件，可以使边框区域最小化，并且可以实现显示面板的高分辨率图像。

