



**(19) 대한민국특허청(KR)**  
**(12) 공개특허공보(A)**

(11) 공개번호 10-2019-0076626  
(43) 공개일자 2019년07월02일

(51) 국제특허분류(Int. Cl.)  
H01L 51/52 (2006.01) H01L 27/32 (2006.01)  
H01L 51/56 (2006.01)  
(52) CPC특허분류  
H01L 51/5228 (2013.01)  
H01L 27/3246 (2013.01)  
(21) 출원번호 10-2017-0178572  
(22) 출원일자 2017년12월22일  
심사청구일자 없음

(71) 출원인  
엘지디스플레이 주식회사  
서울특별시 영등포구 여의대로 128(여의도동)  
(72) 발명자  
김도형  
경기도 파주시 월롱면 엘지로 245  
임중혁  
경기도 파주시 월롱면 엘지로 245  
(뒷면에 계속)  
(74) 대리인  
특허법인로알


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 유기발광 표시장치 및 이의 제조방법

(57) 요약

본 발명에 의한 유기발광 표시장치는 저전위전압을 공급받는 저전위전압라인, 절연막층, 보조 전극, बैं크층 및 유기발광 다이오드의 캐소드를 포함한다. 절연막층은 저전위전압라인 상에 배치된 하나 이상으로 배치된다. 보조 전극은 절연막층 상부에 배치되고, 절연막층을 관통하여 저전위전압라인과 전기적으로 접속한다. बैं크층은 보조 전극 상에 배치되고, 유기발광 다이오드가 배치된 발광 영역을 구획한다. 캐소드는 बैं크층 상에 배치되고, 적어도 보조 전극의 측면과 접촉한다.

대표도 - 도3



(52) CPC특허분류

*H01L 27/3258* (2013.01)

*H01L 51/5212* (2013.01)

*H01L 51/5237* (2013.01)

*H01L 51/56* (2013.01)

(72) 발명자

**이재성**

경기도 파주시 월롱면 엘지로 245

**유승원**

경기도 파주시 월롱면 엘지로 245

## 명세서

### 청구범위

#### 청구항 1

저전위전압을 공급받는 저전위전압라인;

상기 저전위전압라인 상에 배치된 하나 이상의 절연막층;

상기 절연막층 상부에 배치되고, 상기 절연막층을 관통하여 상기 저전위전압라인과 전기적으로 접속하는 보조 전극;

상기 보조 전극 상에 배치되고, 유기발광 다이오드가 배치된 발광 영역을 구획하는 बैं크층; 및

상기 बैं크층 상에 배치되고, 적어도 상기 보조 전극의 측면과 접촉하는 상기 유기발광 다이오드의 캐소드를 포함하는 유기발광 표시장치.

#### 청구항 2

제 1 항에 있어서,

상기 절연막층은

상기 저전위전압라인 상부에 위치한 패시베이션막;

상기 패시베이션막을 덮는 평탄화막을 포함하고,

상기 बैं크층은, 상기 보조 전극의 끝단 일부가 노출되도록 상기 평탄화막 상에 배치되는 유기발광 표시장치.

#### 청구항 3

제 1 항에 있어서,

상기 캐소드는 상기 보조 전극이 상기 बैं크층으로부터 돌출된 돌출부의 측면에 접속하는 유기발광 표시장치.

#### 청구항 4

제 2 항에 있어서,

상기 유기발광 다이오드는 상기 평탄화막 상에 배치된 애노드를 더 포함하고,

상기 보조 전극은 상기 애노드와 동일한 물질로 이루어지는 유기발광 표시장치.

#### 청구항 5

제 4 항에 있어서,

상기 유기발광 다이오드는 상기 애노드 및 상기 बैं크층을 덮고, 상기 캐소드 하부에 위치하는 유기 발광층을 더 포함하는 유기발광 표시장치.

#### 청구항 6

제 1 항에 있어서,

상기 저전위전압라인은 상기 발광 영역 내에 배치되는 유기발광 표시장치.

#### 청구항 7

저전위전압을 공급받는 저전위전압라인 상에 하나 이상의 절연막층을 형성하는 단계;

상기 절연막층을 관통하여 상기 저전위전압라인과 전기적으로 연결된 보조 전극을 형성하는 단계;

유기발광 다이오드가 배치된 발광 영역을 구획하도록, 상기 보조 전극 상에 बैं크층을 형성하는 단계; 및

상기 बैं크층을 덮으면서, 적어도 상기 보조 전극의 측면과 접촉하는 상기 유기발광 다이오드의 캐소드를 형성하는 단계를 포함하는 유기발광 표시장치의 제조방법.

**청구항 8**

제 7 항에 있어서,

상기 절연막층을 형성하는 단계는

상기 저전위전압라인 상부에 패시베이션막을 형성하는 단계; 및

상기 패시베이션막 상에 평탄화막을 형성하는 단계를 포함하고,

상기 बैं크층은 상기 보조 전극의 끝단 일부를 노출시키도록 상기 평탄화막 상에 형성되는 유기발광 표시장치의 제조방법.

**청구항 9**

제 8 항에 있어서,

상기 캐소드를 형성하기 이전에

상기 평탄화막 상에 상기 보조 전극과 동일한 물질을 이용하여 상기 유기발광 다이오드의 애노드를 형성하는 단계; 및

상기 애노드 및 상기 बैं크층을 덮도록 상기 유기발광 다이오드의 유기 발광층을 형성하는 단계를 더 포함하는 유기발광 표시장치의 제조방법.

**청구항 10**

제 9 항에 있어서,

상기 캐소드를 형성하는 단계는

상기 유기 발광층에 대비하여 스텝 커버리지가 높은 투명 금속물질을 이용하여 형성하는 유기발광 표시장치의 제조방법.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 유기발광 표시장치 및 이의 제조방법에 관한 것이다.

**배경 기술**

[0002] 평판 표시장치 중에서 유기발광 표시장치는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치로, LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기 전계발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐만 아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 점에서 널리 사용되고 있다.

[0003] 유기발광 표시장치에서, 유기발광 다이오드는 데이터전압에 비례하는 전압을 인가받는 애노드와 저전위전압을 인가받는 캐소드를 포함하고, 애노드와 캐소드 간을 흐르는 구동전류에 의해서 발광한다. 유기발광 다이오드는 구동전류에 비례하여 휘도를 표시하고, 구동전류는 캐소드의 전압 크기에 비례한다. 유기발광 다이오드를 포함하는 픽셀들 각각의 캐소드는 기관의 전면에 배치되는 투명전극으로 구현되기도 한다. 이때, 캐소드는 표시패널의 가장자리 위치에 배치되는 패드를 통해서 저전위전압을 공급받는다. 따라서, 픽셀들의 위치에 따라 전압 강하로 인해서 캐소드에 인가되는 전압레벨은 달라지고, 결국 동일한 데이터전압을 인가받는 픽셀들일지라도 표시패널 상의 위치에 따라 휘도 편차가 나타나기도 한다.

**발명의 내용**

**해결하려는 과제**

[0004] 본 발명은 캐소드에 인가되는 전압레벨 차이로 인해서 휘도 편차가 발생하는 것을 개선할 수 있는 유기발광 표시장치를 제공하기 위한 것이다.

**과제의 해결 수단**

[0005] 본 발명에 의한 유기발광 표시장치는 저전위전압을 공급받는 저전위전압라인, 절연막층, 보조 전극, बैं크층 및 유기발광 다이오드의 캐소드를 포함한다. 절연막층은 저전위전압라인 상에 배치된 하나 이상으로 배치된다. 보조 전극은 절연막층 상부에 배치되고, 절연막층을 관통하여 저전위전압라인과 전기적으로 접속한다. बैं크층은 보조 전극 상에 배치되고, 유기발광 다이오드가 배치된 발광 영역을 구획한다. 캐소드는 बैं크층 상에 배치되고, 적어도 보조 전극의 측면과 접촉한다.

**발명의 효과**

[0006] 본 발명은 표시패널의 내부에 저전위전압라인을 형성하고, 보조 전극을 이용하여 저전위전압을 캐소드에 공급하기 때문에, 픽셀들 간의 캐소드 전압 편차를 개선할 수 있다.

[0007] 특히, 본 발명은 별도의 공정이나 추가적인 보조 구성을 배치하지 않으면서 저전위전압라인과 보조 전극을 접속시킬 수 있기 때문에 공정을 간소화할 수 있고, 보조적인 구성을 배치시키지 않아도 되기 때문에 발광 영역이 줄어드는 것을 개선할 수 있다.

**도면의 간단한 설명**

[0008] 도 1은 유기발광 표시장치의 구성을 나타내는 도면이다.  
 도 2는 픽셀의 구성을 개략적으로 나타낸 도면이다.  
 도 3은 본 발명에 의한 유기발광 표시장치의 단면도이다.  
 도 4 내지 도 6은 본 발명에 의한 유기발광 표시장치의 제조방법을 나타내는 도면들이다.

**발명을 실시하기 위한 구체적인 내용**

[0009] 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.

[0010] 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

[0011] 도 1은 유기발광 표시장치를 개략적으로 나타낸 블록도이다. 도 2는 도 1에 도시된 픽셀을 개략적으로 나타낸 구성도이다.

[0012] 도 1을 참조하면, 본 발명에 의한 유기발광 표시장치(10)는 디스플레이 구동 회로, 표시패널(DIS)을 포함한다.

[0013] 디스플레이 구동 회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(16)를 포함하여 입력 영상의 비디오 데이터전압을 표시패널(DIS)의 픽셀들에 기입한다. 데이터 구동회로(12)는 타이밍 콘트롤러(16)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동회로(12)로부터 출력된 데이터전압은 데이터라인들(D1~Dm)에 공급된다. 게이트 구동회로(14)는 데이터전압에 동기되는 게이트 신호를 게이트라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(DIS)의 픽셀들을 선택한다.

[0014] 타이밍 콘트롤러(16)는 호스트 시스템(19)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 동기시킨다. 데이터 구동회로(12)를 제어하기 위한 데이터 타이밍 제어신

호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(14)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.

- [0015] 호스트 시스템(19)은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(19)은 스케일러 scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(DIS)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(19)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 컨트롤러(16)로 전송한다.
- [0016] 표시패널(DIS)은 데이터라인들(D1~Dm, m은 양의 정수)과 게이트라인들(G1~Gn, n은 양의 정수)에 의해 정의된 픽셀(P)들을 포함한다. 픽셀(P)들 각각은 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode)를 포함한다.
- [0017] 픽셀(P)은 도 2에서와 같이, 유기발광 다이오드(OLED), 유기발광 다이오드(OLED)에 흐르는 전류량을 제어하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 동작을 제어하는 프로그래밍부(SC)를 포함한다. 프로그래밍부(SC)는 하나 이상의 트랜지스터와 하나 이상의 커패시터의 조합으로 이루어져서, 주요 노드 예컨대, 구동 트랜지스터(DT)의 게이트전극, 및 소스전극의 전압을 제어한다. 일례로, 프로그래밍부(SC)는 게이트라인(G)으로부터 인가받는 게이트펄스에 응답하여, 데이터라인(D)으로부터 제공받는 데이터전압을 프로그래밍부(SC)에 기입한다. 구동 트랜지스터(DT)는 프로그래밍부(SC)에 기입된 데이터전압의 크기에 비례하는 구동전류를 유기발광 다이오드(OLED)로 공급한다. 유기발광 다이오드(OLED)는 구동 트랜지스터(DT)로부터 공급되는 구동전류의 크기에 비례하여 발광한다. 유기발광 다이오드(OLED)는 애노드(ANO), 캐소드(CAT), 및 애노드(ANO)와 캐소드(CAT) 사이에 개재된 유기 화합물층을 포함한다. 애노드(ANO)은 구동 트랜지스터(DT)와 접속된다.
- [0018] 도 3은 본 발명에 의한 유기발광 표시장치를 나타내는 도면이다.
- [0019] 도 3을 참조하면, 본 발명에 따른 유기발광 표시장치는 기판(SUB) 상에 형성되는 트랜지스터(T)들 및 유기발광 다이오드(OLED)를 포함한다.
- [0020] 기판(SUB)은 유리(glass) 또는 플라스틱(plastic) 재질로 이루어질 수 있다. 예를 들어, 기판(SUB)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 등의 플라스틱 재질로 형성되어, 유연한(flexible) 특성을 가질 수 있다.
- [0021] 기판(SUB) 상에는 광차단층(LS) 및 저전위전압라인(VSS)이 배치된다. 광차단층(LS)은 트랜지스터(T)의 반도체층 특히, 채널(channel)과 평면상에서 중첩되도록 배치되어, 외부광으로부터 산화물 반도체 소자를 보호하는 역할을 한다.
- [0022] 기판(SUB) 상에는 광차단층(LS) 및 저전위전압라인(VSS)을 덮도록 버퍼층(BUF)이 배치된다. 버퍼층(BUF)은 기판(SUB)으로부터 확산되는 이온이나 불순물을 차단하고, 외부의 수분 침투를 차단하는 역할을 한다.
- [0023] 버퍼층(BUF) 상에는 반도체층(ACT)이 배치된다. 버퍼층(BUF) 상에는 반도체층(ACT)을 덮도록 형성된 절연막을 패터닝하여, 게이트전극(GE)과 제1 보조 접속부(CN1)가 형성될 위치에 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 게이트 전극(GE)을 절연시키는 것으로, 실리콘 산화막(SiO<sub>x</sub>)으로 이루어질 수 있다.
- [0024] 게이트 절연막(GI) 상에는 게이트 전극(GE) 및 제1 보조 접속부(CN1)가 배치된다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체층(ACT)과 대면하도록 배치된다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 및 텅스텐(W)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다.
- [0025] 버퍼층(BUF) 상에는 게이트 전극(GE) 및 제1 보조 접속부(CN1)를 덮도록 층간 절연막(IN)이 배치된다. 층간 절연막(IN)은 게이트 전극(GE)과 소스/드레인 전극(SE, DE)을 상호 절연시키는 것으로, 실리콘 산화막(SiO<sub>x</sub>), 실리콘 질화막(SiN<sub>x</sub>) 또는 이들의 다층으로 이루어질 수 있다.
- [0026] 층간 절연막(IN) 위에는 소스/드레인 전극(SE, DE) 및 제2 보조 접속부(CN2)가 배치된다. 소스 전극(SE) 및 드레인 전극(DE)은 소정 간격 이격되어 배치된다. 소스 전극(SE)은 층간 절연막(IN)을 관통하는 소스 콘택홀을 통해 반도체층(ACT)의 일측에 접촉한다. 드레인 전극(DE)은 층간 절연막(IN)을 관통하는 드레인 콘택홀을 통해 반도체층(ACT)의 타측에 접촉한다. 소스 전극(SE)과 드레인 전극(DE)은 단일층 또는 다층으로 이루어질 수 있다.

며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(SE)과 드레인 전극(DE)이 다층일 경우에는 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄, 티타늄/알루미늄, 또는 구리/몰리타늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴, 티타늄/알루미늄/티타늄, 또는 몰리타늄/구리/몰리타늄의 3중층으로 이루어질 수 있다.

- [0027] 제2 보조 접속부(CN2)는 층간 절연막(IN)을 관통하여 제1 보조 접속부(CN1)와 접속한다. 그리고, 제2 보조 접속부(CN2)는 버퍼층(BUF) 및 층간 절연막(IN)을 관통하여 저전위전압라인(VSS)과 접속한다.
- [0028] 반도체층(ACT), 게이트 전극(GE), 소스/드레인 전극(SE, DE)은 트랜지스터(T)를 구성한다.
- [0029] 패시베이션막(PAS)은 트랜지스터(T) 및 제2 보조 접속부(CN2)를 덮도록 배치된다. 패시베이션막(PAS)은 트랜지스터(T)를 보호하는 것으로 실리콘 산화물(SiO<sub>x</sub>), 실리콘 질화물(SiN<sub>x</sub>) 또는 이들의 다층으로 이루어질 수 있다.
- [0030] 패시베이션막(PAS) 상에는 평탄화막(OC)이 위치한다. 평탄화막(OC)은 하부의 단차를 평탄화하는 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부텐계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다. 필요에 따라서, 패시베이션막(PAS)과 평탄화막(OC) 중 어느 하나는 생략될 수 있다.
- [0031] 평탄화막(OC) 상에는 애노드(ANO)와 보조 전극(AE)이 배치된다.
- [0032] 애노드(ANO)는 패시베이션막(PAS)과 평탄화막(OC)을 관통하는 콘택홀을 통해 트랜지스터(T)의 드레인 전극(DE)에 접속된다. 보조 전극(AE)은 패시베이션막(PAS)을 관통하는 콘택홀을 통해서 제2 보조 접속부(CN2)와 접속된다. 보조 전극(AE)은 애노드(ANO)와 동일층에 동일 물질로 형성될 수 있다. 이 경우, 보조 전극(AE)을 형성하기 위한 별도의 공정을 수행할 필요가 없기 때문에, 제조 시간 및 비용을 줄일 수 있다.
- [0033] 애노드(ANO) 및 보조 전극(AE)이 형성된 기판(SUB) 상에 픽셀(P)의 경계를 구획하는 뱅크층(BN)이 위치한다. 뱅크층(BN)은 폴리이미드(polyimide), 벤조사이클로부텐계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다.
- [0034] 뱅크층(BN)은 애노드(ANO)의 중심부를 노출하되 애노드(ANO)의 측단을 덮도록 배치될 수 있다. 노출된 애노드(ANO)의 면적은, 충분한 개구율을 확보할 수 있도록, 가능한 최대치로 설계되는 것이 바람직하다. 또한, 뱅크층(BN)은 보조 전극(AE)의 상부 영역을 덮는 형태이지만, 보조 전극(AE)의 끝단은 노출시킨다. 결과적으로 보조 전극(AE)은 뱅크층(BN)에 의해서 가려지지 않는 돌출부(ed)를 갖는다.
- [0035] 유기 발광층(OL)은 애노드(ANO) 및 뱅크층(BN)을 덮도록 배치된다. 또한, 유기 발광층(OL)은 뱅크층(BN)의 측면을 덮으면서 보조 전극(AE)의 돌출부(ed) 상부에서 접촉된다. 그리고, 유기 발광층(OL) 상에는 캐소드(CAT)가 위치한다. 캐소드(CAT)는 기판(SUB)의 전면에 넓게 형성될 수 있다. 캐소드(CAT)는, ITO(Indium Tin Oxide) IZO(Indium Zinc Oxide)와 같은 투명 도전물질로 형성될 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다.
- [0036] 캐소드(CAT)는 유기 발광층(OL) 상에 배치되고, 보조 전극(AE)의 돌출부(ed) 측면에 접촉한다.
- [0037] 앞서 설명한 바와 같이, 보조 전극(AE)은 패시베이션막(PAS)을 관통하는 콘택홀을 통해서 제2 보조 접속부(CN2)와 접속된다. 제2 보조 접속부(CN2)는 제1 보조 접속부(CN1)를 통해서 저전위전압라인(VSS)과 전기적으로 연결된다. 저전위전압라인(VSS)은 저전위전압(EVSS)을 공급받는다. 결과적으로 캐소드(CAT)는 보조 전극(AE)을 통해서 저전위전압라인(VSS)으로부터의 저전위전압(EVSS)을 공급받는다.
- [0038] 일반적으로 캐소드(CAT)는 표시패널(DIS)의 전면에 걸쳐서 형성되고, 표시패널(DIS)의 외곽부에 배치된 패드(미도시)를 통해서 공급받는 저전위전압(EVSS)은 각 픽셀(P)들에 공급된다. 패드는 표시패널(DIS)의 가장자리에 배치되기 때문에 각 픽셀(P)들이 캐소드(CAT)로부터 공급받는 저전위전압(EVSS)은 전압 편차가 발생한다. 캐소드(CAT)의 전압 편차는 휘도 편차를 야기시킨다. 이에 반해서 본 발명은 저전위전압라인(VSS)과 연결되는 보조 전극(AE)을 통해서 픽셀(P) 영역에서 추가적으로 저전위전압(EVSS)을 공급받는다. 그 결과 픽셀(P)들 간의 저전위전압(EVSS)의 편차로 인한 휘도 불균일 문제가 발생하는 것을 개선한다.
- [0039] 특히, 본 발명은 캐소드(CAT)를 보조 전극(AE)과 연결시키기 위한 추가적인 공정 또는 구조물을 요구하지 않는다. 캐소드(CAT)는 픽셀(P)들 간의 경계를 구획하는 뱅크층(BN)과 보조 전극(AE) 간의 구조적 특징 및 유기 발

광층(OL)과 캐소드(CAT) 물질의 스텝 커버리지 차이를 이용하여 캐소드(CAT)를 보조 전극(AE)과 접촉시킬 수 있다. 본 발명은 캐소드(CAT)와 보조 전극(AE)을 연결시키기 위해서 평탄화막(OC) 상에 추가적인 구조물을 형성하지 않기 때문에, 보조 전극(AE)과 캐소드(CAT)를 연결시키기 위한 구조물로 인해서 발광 영역이 줄어드는 것을 개선할 수 있다.

- [0040] 본 발명에 의한 캐소드를 형성하는 방법을 구체적으로 살펴보면 다음과 같다.
- [0041] 도 4 내지 도 6은 본 발명에 의한 캐소드 형성방법을 나타내는 도면들이다.
- [0042] 도 4를 참조하면, 제2 보조 접속부(CN2)를 덮도록 패시베이션막(PAS)을 형성한 이후에, 패시베이션막(PAS) 상에는 평탄화막(OC)을 형성한다. 이어서 평탄화막(OC) 및 패시베이션막(PAS)을 관통하는 컨택홀을 형성하고, 컨택홀을 매립하도록 보조 전극(AE)을 형성한다. 보조 전극(AE)은 평탄화막(OC) 상에 배치되는 애노드(ANO)와 동일한 물질 및 동일한 공정을 이용하여 형성될 수 있다.
- [0043] 그리고 애노드(ANO)를 끝단 및 보조 전극(AE)을 덮도록 बैं크층(BN)을 형성한다. बैं크층(BN)은 보조 전극(AE)을 완전히 덮는 형태가 아니라, 보조 전극(AE)의 끝단이 노출되도록 형성된다. 그 결과 보조 전극(AE)의 끝단은 बैं크층(BN)으로부터 노출되는 돌출부(ed)를 갖는다.
- [0044] 도 5를 참조하면, बैं크층(BN)을 덮도록 유기 발광층(OL)을 형성한다. 유기 발광층(OL)은 적색, 녹색 및 청색을 발광하는 물질 중에서 어느 하나로 이루어지는 발광층을 포함한다. 발광층은 인광 또는 형광물질을 이용하여 형성할 수 있다. 발광층의 상부 또는 하부에 정공주입층, 정공수송층, 전자수송층 또는 전자주입층을 더 포함할 수 있다. 정공주입층, 정공수송층, 전자수송층 또는 전자주입층은 한 가지 또는 복수의 유기물을 이용하여 형성할 수 있다. 유기 발광층(OL)을 형성하는 유기물은 스텝 커버리지가 좋지 않은 특성을 갖는다. 따라서, 유기 발광층(OL)은 बैं크층(BN)의 상부와, 돌출부(ed)의 상부를 덮도록 배치된다.
- [0045] 도 6을 참조하면, 유기 발광층(OL)을 형성한 이후에, 캐소드(CAT)를 형성한다. 캐소드(CAT)는, ITO(Indium Tin Oxide) IZO(Indium Zinc Oxide)와 같은 투명 도전물질 또는 광이 투과될 수 있을 정도로 얇은 두께를 갖는 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 형성될 수 있다. 캐소드(CAT)는 스퍼터링 공정을 이용하여 형성될 수 있다. 캐소드(CAT)로 이용되는 금속 물질은 유기 발광층(OL)과는 달리 커버리지 특성이 우수하다. 따라서, 캐소드(CAT)는 유기 발광층(OL) 상부 영역을 덮을 뿐만 아니라, 돌출부(ed)의 측면을 덮는 형태로 증착된다. 그 결과, 캐소드(CAT)는 보조 전극(AE)과 전기적으로 접속될 수 있다.
- [0046] 이처럼 본 발명에 의한 유기발광 표시장치의 제조방법은 캐소드(CAT)와 보조 전극(AE)을 접속시키기 위해서 추가적인 구조물을 요구하지 않는다. 본 발명은 일반적인 유기발광 표시장치에 적층되는 평탄화막(OC) 상에 बैं크층(BN)을 형성하는 과정에서 보조 전극(AE)을 돌출시키고, बैं크층(BN)을 덮는 유기 발광층(OL)과 캐소드(CAT) 간의 스텝 커버리지 차이를 이용하여 캐소드(CAT)를 보조 전극(AE)에 접속시킬 수 있다. 그 결과 공정을 간소하게 하고, 추가적인 구조물로 인해서 발광 영역이 감소하는 것을 개선할 수 있다.
- [0047] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.


**부호의 설명**

- [0048] SUB1: 제1 기판 SUB2: 제2 기판
- Tr: 트랜지스터 OLE: 유기발광 다이오드
- CAT: 캐소드 AE: 보조 전극
- ed: 돌출부


도면

도면1


10




도면2




도면3



도면4



도면5



도면6

