



(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(51) 국제특허분류(Int. Cl.)

G09G 3/3233 (2016.01) (52) CPC특허분류

> **G09G 3/3233** (2013.01) G09G 2310/08 (2013.01)

10-2018-0172797 (21) 출원번호

(22) 출워일자 심사청구일자 없음

2018년 12월 28일

(11) 공개번호 10-2020-0082320 (43) 공개일자 2020년07월08일

(71) 출원인

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

김태궁

경기도 파주시 월롱면 엘지로 245

홍무경

경기도 파주시 월롱면 엘지로 245

(뒷면에 계속)

(74) 대리인

특허법인(유한)유일하이스트


전체 청구항 수 : 총 18 항

(54) 발명의 명칭 유기발광표시장치 및 그의 구동방법

(57) 요 약

본 발명의 실시예들은, 복수의 화소를 포함하는 표시패널, 영상신호에 대응하여 데이터신호를 생성하고, 데이터 신호를 복수의 화소에 공급하는 드라이브 회로, 영상신호를 드라이브 회로에 공급하는 타이밍컨트롤러, 표시패널 에 제1전원과, 제1전원보다 전압레벨이 낮은 제2전원을 공급하는 전원부를 포함하되, 제1기간에 복수의 화소의 문턱전압을 센싱하고, 제2기간에 문턱전압에 대응하여 생성된 영상신호를 전달받아 데이터신호를 생성하여 복수 의 화소에 공급하며, 복수의 화소는 데이터신호와 제1기준전압을 전달받고, 제3기간에 복수의 화소는 데이터신호 와 제1기준전압에 대응하여 구동전류를 생성하고, 드라이브 회로는 데이터신호를 제1계조전압과 제2계조전압에 대응하여 생성하되, 제1계조전압의 전압레벨은 제1기간에 센싱된 문턱전압에 대응하여 가변되는 유기발광표시장 치 및 그의 구동방법을 제공할 수 있다.

대 표 도 - 도1



(52) CPC특허분류

G09G 2320/0295 (2013.01) G09G 2330/021 (2013.01) G09G 2330/028 (2013.01)

(72) 발명자

송재연

경기도 파주시 월롱면 엘지로 245

김재우

경기도 파주시 월롱면 엘지로 245

명 세 서

청구범위

청구항 1

복수의 화소를 포함하는 표시패널;

영상신호에 대응하여 데이터신호를 생성하고, 상기 데이터신호를 상기 복수의 화소에 공급하는 드라이브 회로; 상기 영상신호를 상기 드라이브 회로에 공급하는 타이밍컨트롤러;

상기 표시패널에 제1전원과, 상기 제1전원보다 전압레벨이 낮은 제2전원을 공급하는 전원부를 포함하되,

제1기간에 상기 복수의 화소의 문턱전압을 센싱하고,

제2기간에 상기 문턱전압에 대응하여 생성된 영상신호를 전달받아 상기 데이터신호를 생성하여 상기 복수의 화소에 공급하며, 상기 복수의 화소는 상기 데이터신호와 제1초기화전압을 전달받고,

제3기간에 상기 복수의 화소는 상기 데이터신호와 상기 제1초기화전압에 대응하여 상기 구동전류를 생성하고,

상기 드라이브 회로는 상기 데이터신호를 제1계조전압과 제2계조전압에 대응하여 생성하되, 상기 제1계조전압의 전압레벨은 상기 제1기간에 센싱된 상기 문턱전압에 대응하여 가변되는 유기발광표시장치.

청구항 2

제1항에 있어서,

상기 제1계조전압의 전압레벨은 상기 제1초기화전압의 전압레벨 보다 낮고 상기 제2계조전압의 전압레벨은 상기 제1초기화전압의 전압레벨보다 높은 유기발광표시장치.

청구항 3

제1항에 있어서,

상기 제2계조전압의 전압레벨은 상기 제1계조전압의 전압레벨과 상기 문턱전압의 전압레벨의 합에 의해 결정되는 유기발광표시장치.

청구항 4

제1항에 있어서,

상기 복수의 문턱전압은 상기 드라이브 회로에서 센싱하고, 상기 영상신호는 상기 타이밍컨트롤러에서 생성되는 유기발광표시장치.

청구항 5

제1항에 있어서,

상기 제1전원의 전압레벨은 상기 제2계조전압의 전압레벨 최대값과 상기 문턱전압의 합에 대응하는 유기발광표 시장치.

청구항 6

제1항에 있어서,

상기 드라이브 회로가 상기 제1계조전압과, 상기 제1계조전압보다 기설정된 전압레벨이 더 높은 상기 제2계조전압을 전달하는 P-감마회로를 더 포함하며, 상기 P-감마회로는 상기 문턱전압에 대한 문턱전압정보를 전달받아 상기 제1계조전압의 전압레벨을 결정하는 유기발광표시장치.

청구항 7

제1항에 있어서,

상기 복수의 화소에 제2초기화전압에 대응하여 상기 문턱전압에 대응하는 정보를 전달받아 문턱전압을 산출하는 연산부와, 상기 연산부로부터 산출된 문턱전압에 대응하는 디지털신호를 생성하는 아날로그 디지털 컨버터를 더 포함하는 유기발광표시장치.

청구항 8

제7항에 있어서,

상기 연산부는 음의 전압을 출력하고, 상기 아날로그디지털컨버터는 상기 연산부에서 출력된 음의전압에 대응하여 디지털신호를 출력하는 유기발광표시장치.

청구항 9

제1항에 있어서,

상기 복수의 화소 중 적어도 하나의 화소는.

제1노드와 연결된 게이트전국에 전달되는 데이터신호에 대응하여 제2노드로 구동전류를 공급하는 제1트랜지스터;

게이트신호에 대응하여 상기 데이터신호를 상기 제1노드로 공급하는 제2트랜지스터;

상기 제1노드와 상기 제2노드 사이에 연결된 캐패시터;

센싱제어신호에 대응하여 상기 제2노드에 상기 제1초기화전압을 전달하는 제3트랜지스터; 및

상기 구동전류를 공급받아 발광하는 유기발광다이오드를 포함하는 유기발광표시장치.

청구항 10

복수의 화소를 포함하는 표시패널;

제1초기화전압보다 전압레벨이 낮은 제1계조전압과 상기 제1초기화전압보다 전압레벨이 높은 제2계조전압을 공급하되, 상기 제1계조전압의 전압레벨에 대한 제1계조전압정보를 전달받아 상기 제1초기화전압의 전압레벨을 결정하여 공급하는 P-감마회로;

상기 복수의 화소의 상기 문턱전압정보를 전달받아 상기 제1계조전압정보를 설정하는 타이밍컨트롤러;및

상기 제1계조전압과 상기 제2계조전압에 대응하여 데이터신호를 생성하고 상기 복수의 화소에 공급하는 드라이 브 회로를 포함하는 유기발광표시장치.

청구항 11

제10항에 있어서,

상기 복수의 화소는 상기 제1초기화전압과 상기 데이터신호에 대응하여 구동전류를 생성하는 제1트랜지스터와, 상기 구동전류를 전달받아 발광하는 유기발광다이오드를 포함하는 유기발광표시장치.

청구항 12

제10항에 있어서,

상기 문턱전압정보는 상기 제1트랜지스터의 문턱전압을 포함하고, 상기 문턱전압의 정보는 상기 드라이브 회로에서 센싱하는 유기발광표시장치.

청구항 13

제10항에 있어서,

네가티브전압소스를 더 포함하며, 상기 네가티브전압소스는 상기 문턱전압에 대응하여 상기 제1계조전압의 전압 레벨을 상기 제1초기화전압보다 낮은 전압으로 출력하는 유기발광표시장치

청구항 14

제13항에 있어서,

상기 드라이브 회로는 상기 네가티브전압소스로부터 상기 제1계조전압의 전압레벨과 상기 제2계조전압의 전압레벨에 대응하여 데이터신호의 전압을 출력하는 디지털 아날로그 컨버터를 더 포함하는 유기발광표시장치.

청구항 15

제10항에 있어서,

상기 타이밍컨트롤러는 문턱전압정보를 디지털신호로 전달받는 입력부, 상기 디지털신호로 전달받는 상기 문턱 전압정보를 이용하여 제1계조전압, 제2계조전압을 포함하는 전압정보를 저장하는 전압테이블 및 입력부로부터 전달받은 문턱전압정보를 이용하여 전압테이블에 저장된 전압정보를 이용하여 제1계조전압과 제2계조전압의 전 압레벨을 설정하고 상기 P-감마회로로 전달하는 유기발광표시장치.

청구항 16

제15항에 있어서,

상기 전압테이블은 제1전원의 전압레벨에 대한 정보를 저장하고, 상기 전압설정부는 상기 문턱전압에 대응하여 상기 제1전원의 전압레벨을 산출하는 유기발광표시장치.

청구항 17

복수의 화소를 포함하는 유기발광표시장치를 구동하는 구동방법에 있어서,

상기 복수의 화소의 문턱전압을 센싱하는 단계;

제1초기화전압보다 낮은 제1계조전압과 상기 제1초기화전압보다 높은 제2계조전압을 생성하되, 상기 제1계조전압의 전압레벨은 상기 문턱전압에 대응하여 설정되는 단계; 및

상기 제1계조전압과 상기 제2계조전압에 대응하여 유기발광다이오드를 구동하는 단계를 포함하는 유기발광표시 장치의 구동방법.

청구항 18

제17항에 있어서,

상기 문턱전압을 센싱하는 단계에서, 상기 제1초기화전압의 전압레벨에 대응하여 상기 문턱전압의 전압레벨을 센싱하는 유기발광표시장치의 구동방법.

발명의 설명

기 술 분 야

[0001] 본 발명의 실시예들은 유기발광표시장치 및 그의 구동방법에 관한 것이다.

배경기술

- [0002] 정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시 장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다. 이 중 유기발광표시장치는 자발광소자인 유기발광다이오드를 이용하여 영상을 표시하기 때문에 박형화가 용이하며, 시야각, 명암비 등이 우수한 장점이 있다.
- [0003] 유기발광표시장치는 복수의 화소에 흐르는 구동전류의 크기가 화소의 특성 편차로 인해 차이가 발생하게 되어 이로 인해 화질이 저하되는 문제가 발생할 수 있다. 따라서, 화소의 특성 편차를 보상하여 화질을 개선할 수 있다. 하지만, 화소의 특성편차를 보상하기 위해 특성편차를 센싱하게 되는데, 센싱이 효율적이지 않게 되면 화질이 개선되지 않게 될 수 있다.
- [0004] 최근에는 환경 등의 문제 또는 사용시간의 증가를 위해 표시장치의 소비전력을 저감하고자 하는 노력이 있다. 그리고, 표시장치는 구동을 위해 제공되는 전원들의 전압레벨이 높으면 소비전력이 증가하게 되는 문제가 있다. 따라서, 표시장치의 구동을 위해 제공되는 전원들의 전압레벨을 낮추도록 할 필요가 있다.

발명의 내용

해결하려는 과제

- [0005] 본 발명의 실시예들의 목적은 화질을 개선할 수 있는 유기발광표시장치 및 그의 구동방법을 제공하는 것이다.
- [0006] 또한, 본 발명의 실시예들의 다른 목적은 소비전력을 저감할 수 있는 유기발광표시장치 및 그의 구동방법을 제공하는 것이다.

과제의 해결 수단

- [0007] 일측면에서 본 발명의 실시예들은, 복수의 화소를 포함하는 표시패널, 영상신호에 대응하여 데이터신호를 생성하고, 데이터신호를 복수의 화소에 공급하는 드라이브 회로, 영상신호를 드라이브 회로에 공급하는 타이밍컨트롤러, 표시패널에 제1전원과, 제1전원보다 전압레벨이 낮은 제2전원을 공급하는 전원부를 포함하되, 제1기간에 복수의 화소의 문턱전압을 센싱하고, 제2기간에 문턱전압에 대응하여 생성된 영상신호를 전달받아 데이터신호를 생성하여 복수의 화소에 공급하며, 복수의 화소는 데이터신호와 제1기준전압을 전달받고, 제3기간에 복수의 화소는 데이터신호와 제1기준전압에 대응하여 구동전류를 생성하고, 드라이브 회로는 데이터신호를 제1계조전압과 제2계조전압에 대응하여 생성하되, 제1계조전압의 전압레벨은 제1기간에 센싱된 문턱전압에 대응하여 가변되는 유기발광표시장치를 제공할 수 있다.
- [0008] 다른 일측면에서 본 발명의 실시예들은, 복수의 화소를 포함하는 표시패널, 제1기준전압보다 전압레벨이 낮은 제1계조전압과 제1기준전압보다 전압레벨이 높은 제2계조전압을 공급하되, 제1계조전압의 전압레벨에 대한 제1계조전압정보를 전달받아 제1기준전압의 전압레벨을 결정하여 공급하는 P-감마회로, 복수의 화소의 문턱전압정보를 전달받아 제1계조전압정보를 설정하는 타이밍컨트롤러, 및 제1계조전압과 제2계조전압에 대응하여 데이터신호를 생성하고 복수의 화소에 공급하는 드라이브 회로를 포함하는 유기발광표시장치를 제공할 수 있다.
- [0009] 다른 일측면에서 본 발명의 실시예들은, 복수의 화소를 포함하는 유기발광표시장치를 구동하는 구동방법에 있어

서, 복수의 화소의 문턱전압을 센싱하는 단계, 제1기준전압보다 낮은 제1계조전압과 제1기준전압보다 높은 제2계조전압을 생성하되, 제1계조전압의 전압레벨은 문턱전압에 대응하여 설정되는 단계, 및 제1계조전압과 제2계조전압에 대응하여 유기발광다이오드를 구동하는 단계를 포함하는 유기발광표시장치의 구동방법을 제공할 수 있다.

발명의 효과

- [0010] 본 발명의 실시예들에 의하면, 화질을 개선할 수 있는 유기발광표시장치 및 그의 구동방법을 제공할 수 있다.
- [0011] 본 발명의 실시예들에 의하면, 소비전력을 저감할 수 있는 유기발광표시장치 및 그의 구동방법을 제공할 수 있다.

도면의 간단한 설명

- [0012] 도 1은 본 발명의 실시예들에 따른 유기발광표시장치를 나타내는 구조도이다.
 - 도 2는 도 1에 도시된 표시패널의 일 실시예를 나타내는 평면도이다.
 - 도 3은 도 1에 도시된 화소의 일 실시예를 나타내는 회로도이다.
 - 도 4는 도 3에 도시된 화소의 문턱전압의 분포를 나타내는 그래프이다.
 - 도 5는 도 3에 도시된 화소에서 유기발광다이오드가 발광하는 구동기간에 입력되는 신호들의 일 실시예를 나타내는 파형도이다.
 - 도 6은 도 1에 도시된 드라이브 회로의 일 실시예를 나타내는 구조도이다.
 - 도 7은 도 6에 도시된 디지털 아날로그 컨버터의 일 실시예를 나타내는 회로도이다.
 - 도 8은 도 6에 도시된 화소에 연결된 연산부와 아날로그 디지털 컨버터의 일 실시예를 나타내는 구조도이다.
 - 도 9는 도 8에 도시된 연산부의 일 실시예를 나타내는 회로도이다.
 - 도 10은 센싱기간에서 연산부의 동작을 나타내는 타이밍도이다.
 - 도 11은 도 1에 도시된 타이밍컨트롤러와 전원부의 구성의 일실시예를 나타내는 구조도이다.
 - 도 12는 데이터신호의 전압레벨을 비교하는 개념도이다.
 - 도 13은 본 발명의 실시예들에 따른 유기발광표시장치에서 사용시간에 따른 데이터신호의 전압레벨을 나타내는 그래프이다.
 - 도 14는 본 발명의 실시예에 따른 유기발광표시장치의 구동방법을 나타내는 순서도이다.

발명을 실시하기 위한 구체적인 내용

- [0013] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
- [0014] 또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
- [0015] 또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.
- [0016] 또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

- [0017] 또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
- [0018] 또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
- [0019] 이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
- [0021] 도 1은 본 발명의 실시예들에 따른 유기발광표시장치를 나타내는 구조도이고, 도 2는 도 1에 도시된 표시패널의 일 실시예를 나타내는 평면도이다.
- [0022] 도 1 및 도 2를 참조하면, 유기발광표시장치(100)는 표시패널(110), 드라이브 회로(120), 타이밍컨트롤러(130) 및 전원부(140)를 포함할 수 있다.
- [0023] 표시패널(110)은 복수의 게이트라인(GL1,…,GLn)과 복수의 데이터라인(DL1,…,DLm)이 교차되게 배치될 수 있다. 그리고, 복수의 게이트라인(GL1,…,GLn)과 복수의 데이터라인(DL1,…,DLm)이 교차하는 영역에 대응하여 형성되는 복수의 화소(101)를 포함할 수 있다. 복수의 화소(101)는 각각 적색, 녹색, 청색 또는 백색의 빛을 각각 발광할 수 있다. 하지만, 화소(101)가 발광하는 빛의 색이 이에 한정되는 것은 아니다. 표시패널(110)에 배치되는 배선은 복수의 게이트라인(GL1,…,GLn)과 복수의 데이터라인(DL1,…,DLm)에 한정되는 것은 아니다.
- [0024] 또한, 표시패널(110)는 도 2에 도시된 것과 같이 게이트신호생성회로(112)를 포함할 수 있다. 게이트신호생성회로(111a,111b)는 표시패널(110)의 양측에 배치될 수 있다. 표시패널(110)의 왼쪽에 배치되어 있는 게이트신호생성회로 (111a,111b)를 제1게이트신호생성회로(111a)라고 칭할 수 있고 오른쪽에 배치되어 있는 게이트신호생성회로(111a,111b)를 제2게이트신호생성회로(111b)라고 칭할 수 있다. 제1게이트신호생성회로(111a)는 복수의 게이트라인(GL1,…,GLn) 중 홀수번째 게이트라인에 연결되고 제2게이트신호생성회로(111b)는 짝수번째 게이트라인에 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다.
- [0025] 드라이브 회로(120)는 데이터신호를 복수의 데이터라인(DL1,…,DLm)에 인가할 수 있다. 데이터신호는 계조에 대응할 수 있고, 대응하는 계조에 따라 데이터신호의 전압레벨이 결정될 수 있다. 데이터신호의 전압을 데이터 전압이라 칭할 수 있다.
- [0026] 여기서, 드라이브 회로(120)의 수는 한 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 표시패널 (110)의 크기, 해상도에 대응하여 두 개 이상일 수 있다. 또한, 드라이브 회로(120)는 집적회로(Integrated circuit)로 구현될 수 있다.
- [0027] 타이밍컨트롤러(130)는 드라이브 회로(120)를 제어할 수 있다. 또한, 타이밍컨트롤러(130)는 데이터신호에 대응하는 영상신호를 드라이브 회로(120)로 전달할 수 있다. 영상신호는 디지털신호일 수 있다. 타이밍컨트롤러(130)는 영상신호를 보정하여 드라이브 회로(120)에 전달할 수 있다. 타이밍컨트롤러(130)의 동작은 이에 한정되는 것은 아니다. 또한, 타이밍컨트롤러(130)는 집적회로로 구현될 수 있다.
- [0028] 전원부(140)는 제1전원(EVDD)와 제2전원(EVSS)를 공급할 수 있다. 전원부(140)는 외부 세트로부터 제1전원 (EVDD)을 공급받아 표시패널(110)으로 제공할 수 있다. 또한, 전원부(140)는 제2전원(EVSS)의 전압레벨을 결정하고 공급할 수 있다. 전원부(140)는 게이트신호생성회로와 게이트신호생성회로에 신호 및/또는 전압을 인가하는 레벨쉬프터를 포함할 수 있다. 또한, 전원부(140)는 드라이브 회로(120)의 구동전압을 공급할 수 있고 드라이브 회로(120)에서 영상신호에 대응하는 계조전압(Gamma voltage)을 공급할 수 있다. 계조전압(Gamma voltage)은 제1계조전압과 제2계조전압을 포함하고, 제1계조전압은 제1기준전압보다 낮은 전압레벨을 갖고 제2

계조전압은 제1기준전압보다 높은 전압레벨을 가질 수 있다. 여기서, 제1기준전압의 전압레벨은 0V일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1계조전압과 제2계조전압의 전압레벨의 차이는 일정할 수 있다. 또한, 제1계조전압의 전압레벨은 고정된 전압레벨이 아닐 수 있다. 전원부(140)에서 드라이브 회로(120)으로 계조전압을 공급하는 부분을 P-감마회로라고 칭할 수 있다.

- [0029] 전원부(140)는 게이트신호생성회로(111a,111b)에 신호 및/또는 전압을 인가하는 레벨쉬프터(미도시)를 포함할 수 있다.
- [0031] 도 3은 도 1에 도시된 화소의 일 실시예를 나타내는 회로도이고, 도 4는 도 3에 도시된 화소의 문턱전압의 분포를 나타내는 그래프이다.
- [0032] 도 3 및 도 4를 참조하면, 화소는 유기발광다이오드(OLED)와 유기발광다이오드(OLED)를 구동하는 화소회로를 포함할 수 있다. 화소회로는 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3) 및 캐패시터(Cst)를 포함할 수 있다.
- [0033] 제1트랜지스터(M1)는 제1전원(EVDD)이 전달되는 제1전원라인(VL1)에 제1전극이 연결되고 제1노드(N1)에 게이트 전극이 연결되며 제2노드(N2)에 제2전극이 연결될 수 있다. 제1트랜지스터(M1)는 제2노드(N1)에 전달되는 전압에 대응하여 제2노드(N2)로 구동전류가 흐르게 할 수 있다. 제1트랜지스터(M1)의 제1전극은 드레인전극이고, 제2전극은 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.
- [0034] 제2노드(N2)로 흐르는 전류는 하기의 수학식 1에 대응할 수 있다.

수학식 1

- [0035] $Id = k(V_{GS} Vth)^2$
- [0036] 여기서, Id는 제2노드(N2)로 흐르는 전류의 양을 의미하고, k는 제1트랜지스터(M1)의 전자이동도를 의미하며, V_{GS} 는 제1트랜지스터(M1)의 게이트전극과 소스전극의 전압차이를 의미하며, Vth는 제1트랜지스터(M1)의 문턱전압을 의미한다.
- [0037] 따라서, 문턱전압의 편차에 따라 전류의 양이 달라지게 되기 때문에 문턱전압의 편차에 대응하여 데이터신호를 보정함으로써 화질이 저하되는 것을 방지할 수 있다.
- [0038] 도 1에 도시된 표시패널(110)은 복수의 화소를 포함하며, 각 화소(101)의 문턱전압의 산포는 도 4에 도시된 것 과 같이 나타날 수 있다. 즉, 표시패널(110)의 화소들(101)은 문턱전압이 음의 전압 또는 양의 전압을 가질 수 있다.
- [0039] 제2트랜지스터(M2)는 데이터라인(DL)에 제1전국이 연결되고 게이트라인(GL)에 게이트전국이 연결되며 제2노드 (N2)에 제2전국이 연결될 수 있다. 제2트랜지스터(M2)는 게이트라인(GL)을 통해 전달되는 게이트신호에 대응하여 제1노드(N1)에 데이터신호에 대응하는 데이터전압(Vdata), 또는 센싱신호에 대응하는 센싱전압(Vsense)이 전달되게 할 수 있다. 제2트랜지스터(M2)의 제1전국은 드레인전국이고, 제2전국은 소스전국일 수 있다. 하지만, 이에 한정되는 것은 아니다.
- [0040] 제3트랜지스터(M3)는 제2노드(N2)에 제1전극이 연결되고 센싱제어신호라인(SSL)에 게이트전극이 연결되며 제1초 기화전압(VPRER)을 전달하는 제2전원라인(VL2)에 제2전극이 연결될 수 있다. 또한, 제2전원라인(VL2)는 제2전원라인(VL2)에 흐르는 전류의 크기를 산출하는 연산부(123)와 연결될 수 있고, 연산부(123)에 전달되는 제2초기화전압(Vref_CL)이 제2전원라인(VL2)에 연결될 수 있다. 제3트랜지스터(M3)는 센싱제어신호라인(SSL)을 통해 전달되는 센싱제어신호에 의해 제1초기화전압(VPRER) 또는 제2초기화전압(Vref_CL)을 제2노드(N2)에 전달할 수 있다. 제1초기화전압(VPRER)은 데이터라인(DL)에 데이터전압(Vdata)가 인가될 때 제2노드(N2)를 초기화하고 제2초기화전압(Vref_CL)은 데이터라인(DL)에 센싱전압(Vsense)가 인가될 때 제2노드(N2)를 초기화할 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1초기화전압(VPRER)은 제1스위치(PRER)과 제3트랜지스터(M3)가 턴온되면 제2노드(N2)에 인가될 수 있다. 그리고, 제2초기화전압(Vref_CL)은 제3트랜지스터(M3)가 턴온되면 제2노드(N2)에 인가될 수 있다.

- [0041] 또한, 화소(101)의 특성값에 대응하는 정보는 제2노드(N2)에 인가된 전압에 대응할 수 있다. 따라서, 제2노드 (N2)의 전압을 이용하여 화소(101)의 특성값을 파악하고 데이터신호를 보상할 수 있다. 화소(101)의 특성값은 제1트랜지스터(M1)의 문턱전압, 유기발광다이오드(OLED)의 열화정보일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제3트랜지스터(M3)의 제1전국은 드레인전국이고, 제2전국은 소스전국일 수 있다. 하지만, 이에 한정되는 것은 아니다.
- [0042] 캐패시터(Cst)는 제1노드(N1)와 제2노드(N2) 사이에 연결될 수 있다. 캐패시터(Cst)는 제1트랜지스터(M1)의 게이트전극의 전압과 소스전극의 전압을 일정하게 유지할 수 있다.
- [0043] 유기발광다이오드(OLED)는 애노드전극이 제2노드(N2)에 연결되고 캐소드전극이 제2전원(EVSS)에 연결될 수 있다. 여기서, 제2전원(EVSS)은 기설정된 전압일 수 있다. 또한, 제2전원(EVSS)의 전압레벨은 0V 보다 낮은 전압일 수 있다. 하지만, 이에 한정되는 것은 아니다. 유기발광다이오드(OLED)는 애노드 전극에서 캐소드전극으로 전류가 흐르게 되면 전류의 양에 대응하여 빛을 발광할 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 청색, 백색 중 어느 하나의 색을 발광할 수 있다. 하지만, 이에 한정되는 것은 아니다.
- [0044] 유기발광표시장치(100)에 채용된 화소(101)의 화소회로는 이에 한정되는 것은 아니다.
- [0045] 또한, 화소회로에 아날로그 디지털 컨버터(120b)가 연결될 수 있다. 아날로그 디지털 컨버터(120b)는 제2전원라인(VL2)에 연결될 수 있다. 아날로그 디지털 컨버터(120b)는 제2전원라인(VL2)과 샘플링스위치(SAMP)를 통해 연결될 수 있다. 아날로그 디지털 컨버터(120a)는 제2전원라인(VL2)를 통해 제2노드(N2)의 전압을 전달받아 디지털신호로 변환할 수 있다. 아날로그 디지털 컨버터(120a)는 샘플링스위치(SAMP)가 턴온되면, 제2전원라인(VL2)의 전압레벨을 전달받을 수 있다. 아날로그 디지털 컨버터(120a)에서 변환된 디지털신호는 타이밍컨트롤러(130)로 공급될 수 있다. 하지만, 이에 한정되는 것은 아니다.
- [0046] 여기서, 제2노드(N2)는 연산부(123)와 샘플링스위치(SAMP)를 거쳐 아날로그디지털컨버터(120b)와 연결되는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 아날로그디지털컨버터(120b)가 제2노드(N2)의 전압을 이용하여 문턱전압을 센싱하는 경우 연산부(123)의 구성은 배제될 수 있다.
- [0048] 도 5는 도 2에 도시된 화소에서 유기발광다이오드가 발광하는 구동기간에 입력되는 신호들의 일 실시예를 나타 내는 파형도이다.
- [0049] 도 5를 참조하면, 표시패널(110)의 모든 화소(101)에 전달되는 제1초기화전압(VPRER)의 전압레벨은 0V로 고정되어 있을 수 있다. 예를 들면, 하나의 표시패널(110)에 공급되는 제1초기화전압(VPRER)의 전압레벨은 0V일 수 있지만, 다른 표시패널(110)에 공급되는 제1초기화전압(VPRER)의 전압레벨은 1V일 수 있다. 여기에 기재되어 있는 제1초기화전압(VPRER)의 전압레벨은 예시적인 것으로 이에 한정되는 것은 아니며 유기발광다이오드(OLED)의 문턱전압보다 낮은 전압일 수 있다. 다만, 제1초기화전압(VPRER)의 전압레벨은 유기발광표시장치의 사용시간이나 수명에 의해 변경되지 않고 고정되어 있는 전압일 수 있다. 그리고, 제2초기화전압(Vref_CL)은 제2전원라인(VL2)에 전달되지 않을 수 있다. 또한, 구동기간(Td)는 제1구동기간(Td1)과 제2구동기간(Td2)를 포함할수 있다.
- [0050] 제1구동기간(TD)에서 게이트신호(GATE)와 센싱제어신호(SENSE)가 각각 하이상태로 공급될 수 있다. 여기서, 게이트신호(GATE)와 센싱제어신호(SENSE)가 동시에 하이상태로 공급되는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 게이트신호(GATE)와 센싱제어신호(SENSE)가 하이상태로 공급되면, 제2트랜지스터(M2)와 제3트랜지스터(M3)는 턴온될 수 있다. 또한, 제2전원라인(VL2)과 연결되어 있는 제1스위치(RPRE)가 턴온될 수 있다.
- [0051] 제2트랜지스터(M2)가 턴온되면, 데이터라인(DL)에 전달되는 데이터신호가 제1노드(N1)에 전달될 수 있다. 데이터신호는 제1트랜지스터(M1)의 문턱전압이 보상된 전압일 수 있다. 그리고, 제3트랜지스터(M3)와 제1스위치 (RPRE)가 턴온되면, 제2노드(N2)에 제1초기화전압(VPRER)이 전달될 수 있다. 이때, 앞서 언급한 것과 같이 제1초기화전압(VPRER)의 전압레벨은 0V일 수 있다. 따라서, 제2노드(N2)의 전압레벨이 0V이 되어 유기발광다이오드(OLED)의 문턱전압보다 낮은 전압이 유기발광다이오드(OLED)의 애노드전극에 전달되어 유기발광다이오드 (OLED)로는 전류가 흐르지 않게 될 수 있다. 그리고, 제2노드(N2)와 연결된 제3트랜지스터(M3)와 제1스위치 (PPRE)는 턴온상태이기 때문에 데이터신호에 대응하여 생성되는 구동전류는 제2노드(N2), 제3트랜지스터(M3), 제1스위치(PPRE)를 경유하여 흐르게 될 수 있다. 따라서, 제1노드(N1)의 전압은 데이터신호의 전압(Vdata)을

유지하게 될 수 있다.

- [0052] 그리고, 제2구동기간(Td2)에 게이트신호(GATE)와 센싱제어신호(SENSE)가 로우상태로 공급될 수 있다. 게이트신호(GATE)와 센싱제어신호(SENSE)가 로우상태로 공급되면, 제2트랜지스터(M2)와 제3트랜지스터(M3)가 턴오프될 수 있다. 여기서, 게이트신호(GATE)와 센싱제어신호(SENSE)가 동시에 로우신호로 공급되는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
- [0053] 게이트신호(GATE)와 센싱제어신호(SENSE)에 대응하여 제2트랜지스터(M2)와 제3트랜지스터(M3)가 턴오프되면, 제1트랜지스터(M1)의 제1전극에서 제2전극으로 공급되는 구동전류에 의해 제2노드(N2)의 전압이 상승하게 될 수있다. 제2노드(N2)의 전압은 유기발광다이오드(OLED)의 문턱전압보다 더 높아질 때까지 상승하게 되어 유기발광다이오드(OLED)에 구동전류가 흐르게 될 수 있다. 이때, 캐패시터(Cst)에 의해 제1노드(N1)에는 데이터신호의 전압이 유지되고 있어 구동전류는 상기의 수학식 1에 개시되어 있는 것과 같이 데이터신호에 대응하여 흐르게 될 수 있다.
- [0054] 상기와 같이 구동하는 화소(101)에서 데이터신호의 전압(Vdata)이 제1트랜지스터(M1)의 문턱전압보다 낮게 공급되면, 제1트랜지스터(M1)에 구동전류가 흐르지 않게 되어 화소(101)는 블랙을 표시할 수 있다. 하지만, 도 3에 도시되어 있는 것과 같이 표시패널(110)에 배치되어 있는 화소(101)에 포함되어 있는 제1트랜지스터(M1)의 문턱전압의 분포가 음전압에서 양전압을 모두 갖고 있고, 특정 화소의 제1트랜지스터(M1)는 문턱전압이 음전압인 경우, 특정 화소는 제1노드(N1)의 전압레벨이 문턱전압보다 낮은 전압으로 공급되어야 블랙을 표시할 수 있다. 따라서, 화소(101)이 블랙으로 표시하기 위해서는 데이터신호의 전압(Vdata)이 음전압을 가질 수 있어야 한다. 하지만, 이에 한정되는 것은 아니며, 저계조를 표시하는 경우에도 데이터신호의 전압(Vdata)이 음전압으로 전달되어야 하는 경우도 발생할 수 있다.
- [0056] 도 6은 도 1에 도시된 드라이브 회로의 일 실시예를 나타내는 구조도이다.
- [0057] 도 6을 참조하면, 드라이브 회로(120)는 디지털 아날로그 컨버터(120a)와 아날로그 디지털 컨버터(120b)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
- [0058] 디지털 아날로그 컨버터(120a)는 데이터라인(DL)과 연결될 수 있다. 그리고, 디지털 아날로그 컨버터(120a)는 타이밍컨트롤러(130)로부터 영상신호(Video signal)를 공급받아 데이터신호에 대응하는 데이터전압(Vdata)을 생성하여 데이터라인(DL)으로 공급할 수 있다.
- [0059] 아날로그 디지털 컨버터(120b)는 제2전원라인(VL2)와 연결될 수 있다. 아날로그 디지털 컨버터(120b)는 제2전원 라인(VL2)에 인가된 전압레벨의 크기를 산출하고 산출된 전압레벨을 디지털신호(D.Sense)로 변환하여 출력할 수 있다.
- [0061] 도 7은 도 6에 도시된 디지털 아날로그 컨버터의 일 실시예를 나타내는 회로도이다.
- [0062] 도 7을 참조하면, 디지털 아날로그 컨버터(120a)는 복수의 저항(R)이 직렬로 연결되어 있는 저항열(121a)을 포 함할 수 있다. 그리고, 저항열(121a)의 양단에는 각각 제1계조전압(Gamma Min)과 제2계조전압(Gamma Max)이 전 달될 수 있다. 제1계조전압(Gamma Min)과 제2계조전압(Gamma Max)은 P-감마회로(140a)에서 공급될 수 있다. 또 한, 저항(R)과 저항(R) 사이에는 출력단이 연결될 수 있다. 여기서, 저항열(121a)에 포함되어 있는 저항(R)의 수는 6개인 것으로 도시하고 있지만, 이에 한정되는 것은 아니다. 즉, 디지털 아날로그 컨버터(120a)는 제1계 제2계조전압(Gamma Max)의 전압레벨을 7개로 분할하여 Min)과 7개의 (Vdata0, Vdata1, Vdata2, Vdata3, Vdata4, Vdata5, Vdata6)을 출력할 수 있다. 디지털 아날로그 컨버터(120a)는 출 스위치(미도시)를 연결되는 포함하고 스위치를 선택하여 7개의 데이터전압 (VdataO, Vdata1, Vdata2, Vdata3, Vdata4, Vdata5, Vdata6) 중 하나를 데이터신호의 전압으로 출력할 수 있다. 하 지만, 이에 한정되는 것은 아니다.
- [0063] 제1계조전압(Gamma Min)은 0V로 공급될 수 있고 제2계조전압(Gamma Max)은 6V로 공급될 수 있다. 저항열 (121a)의 각 저항의 크기가 동일한 것으로 가정을 하게 되면, 디지털 아날로그 컨버터(120a)는 0V,1V,2V,3V,4V,5V,6V의 전압을 출력할 수 있다. 즉, 데이터신호의 전압은 0V에서 6V의 사이의 값을 가지게 될 수 있다.

- [0064] 또한, 제1계조전압(Gamma Min)은 -4V로 공급될 수 있고 제2계조전압(Gamma Max)은 2V로 공급될 수 있다. 저항 열(121a)의 각 저항의 크기가 동일한 것으로 가정을 하게 되면, 디지털 아날로그 컨버터(120a)는 -4V,-3V,-2V,-1V,0V,1V,2V의 전압을 출력할 수 있다. 즉, 데이터신호의 전압은 -4V에서 2V의 사이의 값을 가지게 될 수 있다.
- [0065] 따라서, P-감마회로(140a)에서 제1계조전압(Gamma Min)을 음의 전압으로 공급하게 되면 디지털 아날로그 컨버터 (120a)에서 출력되는 데이터신호의 전압은 음의 전압을 포함할 수 있다. 따라서, 제1초기화전압(VPRER)의 전압 레벨이 0V이러다도 데이터신호가 음의 전압을 공급할 수 있어 화소(101)가 블랙을 표시할 수 있다. 여기서, 데이터신호의 전압레벨이 7개의 전압레벨을 포함하는 것으로 도시하고 있지만, 이에 한정되는 것은 아니며, 표시패널(110)에서 표현할 수 있는 계조에 대응하여 데이터신호의 전압레벨에 포함되는 전압레벨의 수가 정해질 수 있다. 예를 들면, 표시패널(110)이 255계조를 표현하는 경우 전압레벨의 수는 256개일 수 있다.
- [0067] 도 8은 도 6에 도시된 화소에 연결된 연산부와 아날로그 디지털 컨버터의 일 실시예를 나타내는 구조도이다.
- [0068] 도 8을 참조하면, 아날로그 디지털 컨버터(120b)는 연산부(123)을 통해 도 3에 도시된 제2전원라인(VL2)에 연결될 수 있다. 아날로그 디지털 컨버터(120b)는 연산부(123)에서 연산된 전압레벨의 크기에 대응하여 디지털신호(D.sense)를 출력할 수 있다. 또한, 연산부(121b)와 아날로그 디지털 컨버터(120b)는 샘플링스위치(SAMP)를 통해 연결되고 샘플링스위치(SAMP)가 턴온되면 연산부(123)으 출력전압을 아날로그디지털컨버터(120b)가 전달받을 수 있다.
- [0069] 즉, 연산부(121b)는 제2전원라인(VL2)와 제2노드의 전압(VN2)을 적분하여 전압레벨의 크기를 산출할 수 있다. 연산부(123)에서 산출된 전압레벨의 크기는 도 3에 도시된 제1트랜지스터(M1)의 문턱전압에 대응할 수 있다. 즉, 연산부(121b)에서 산출된 전압의 크기는 문턱전압에 대응하는 문턱전압정보(♠)에 대응할 수 있다. 그리고, 아날로그디지털컨버터(120b)는 연산부(123)에서 산출된 전압레벨에 대응하여 디지털신호(D.sense)를 출력할 수 있다. 아날로그디지털컨버터(120b)는 음의 기준전압과 양의 기준전압에 대응하여 아날로그 신호를 디지털신호로 변환할 수 있다. 아날로그디지털컨버터(120b)는 연산부(123)에서 출력된 문턱전압의 전압레벨과 음의 기준전압 또는 양의 기준전압을 비교하여 디지털신호(D.sense)를 출력할 수 있다. 에서 출력된 디지털신호(D.sense)는 타이밍컨트롤러(130)로 전달될 수 있고 타이밍컨트롤러(130)는 디지털신호(D.sense)를 이용하여 영상신호를 생성할 수 있다. 따라서, 타이밍컨트롤러(130)에서 생성되는 영상신호는 문턱전압에 대응할 수 있다. 문턱전압정보(♠comp)라고 칭할 수 있다.
- [0071] 도 9는 도 8에 도시된 연산부의 일 실시예를 나타내는 회로도이고, 도 10은 센싱기간에서 연산부의 동작을 나타내는 타이밍도이다.
- [0072] 도 9 및 도 10을 참조하면, 연산부(123)는 앰프(1211), 앰프(1211)의 부입력단(-)과 출력단(Vo) 사이에 연결되는 피드백캐패시터(Cf)를 포함할 수 있다. 또한, 연산부(121b)는 피드백캐패시터(Cf)에 병렬로 연결되는 초기화스위치(SW1)을 포함할 수 있다. 앰프(1211)의 정입력단(+)에는 소정의 전압이 전달될 수 있다.
- [0073] 그리고, 앰프(1211)의 부입력단(-)은 도 3에 도시된 제2전원라인(VL2)과 연결될 수 있다. 여기서는 제2전원라 인(VL2)이 부입력단(-)에 직접 연결되어 있는 것으로 도시하고 있지만, 도 3에 도시된 제3트랜지스터(M3)를 통해 연결될 수 있다. 하지만, 이에 한정되는 것은 아니며, 별도의 스위치를 통해 연결될 수 있다.
- [0074] 그리고, 센싱기간(Ts)은 초기화기간(Tini)가 수행된 후 수행될 수 있다. 초기화기간(Tini)는 게이트신호(GAT E)와 센싱제어신호(SENSE)가 하이상태로 공급될 수 있다. 게이트신호(GATE)와 센싱제어신호(SENSE)는 동시에 하이상태로 공급될 수 있다. 하지만, 이에 한정되는 것은 아니다. 게이트신호(GATE)와 센싱제어신호(SENSE)가 하이상태로 공급되면, 제2트랜지스터(M2)와 제3트랜지스터(M3)는 턴온상태가 될 수 있다. 또한, 초기화스위치(SW1)은 턴온될 수 있다. 초기화스위치(SW1)가 턴온되면, 부입력단(-)는 정입력단(+)와 동일한 전압이 전달되어 피드백캐패시터(Cf)는 초기화될 수 있고 이로 인해 앰프(1211)의 특성에 의해 앰프(1211)의 출력단(Vo)의 전압은 앰프(1211)의 정입력단(+)과 같아질 수 있다. 예를 들면, 앰프(1211)의 출력단(Vo)과 정입력단(+)에 인가되는 전압은 제2초기화전압(Vref_CL)일 수 있다. 그리고, 제2노드(N2)에 제2초기화전압(Vref_CL)이 전달될 수 있다. 따라서, 앰프(1211)의 출력단(Vo)의 전압은 제2기준전압(Vref-CL)이 될 수 있다.
- [0075] 그리고, 센싱기간(Ts)에서 초기화스위치(SW1)은 턴오프될 수 있다. 초기화스위치(SW1)가 턴오프되면, 피드백캐 패시터(Cf)는 앰프(1211)의 정입력단(+)과 출력단(Vo)의 전압차이를 충전할 수 있다. 그리고, 앰프(1211)의 출

력단(Vo)의 전압은 피드백캐패시터(Cf)에 충전된 전압에 대응하여 낮아질 수 있다. 즉, 센싱기간(Ts)에서, 앰프(1211)의 출력단(Vo)의 전압은 제2기준전압(Vref-CL) 보다 낮아질 수 있다. 또한, 센싱기간(Ts)에서 연산부(123)는 음의 전압을 출력할 수 있다. 그리고, 샘플링스위치(SAMP)가 턴온되면 앰프(1211)의 출력단(Vo)의 전압이 아날로그디지털컨버터(120b)로 전달될 수 있다.

- [0076] 아날로그디지털컨버터(120b)는 음의 기준전압과 양의 기준전압과 비교하여 디지털신호(D.Sense)를 출력할 수 있다. 즉, 아날로그디지털컨버터(120b)는 연산부(123)로부터 음의 전압 또는 양의 전압이 전달되더라도 디지털신호(D.Sense)를 생성할 수 있다. 따라서, 아날로그디지털컨버터(120b)는 출력레인지를 전부 사용할 수 있다. 즉, 앰프(1211)의 정입력단(+)으로 입력되는 초기화전압(Vref_CL)의 전압레벨은 0V가 되면, 앰프(1211)의 출력단(Vo)의 전압레벨이 아날로그디지털컨버터(120b)의 최대 전압범위까지 내려갈 수 있어 아날로그디지털컨버터(12b)의 해상도가 높아질 수 있다. 이로 인해, 문턱전압 센싱의 정확성을 높일 수 있다.
- [0078] 도 11은 도 1에 도시된 타이밍컨트롤러와 전원부의 구성의 일실시예를 나타내는 구조도이다.
- [0079] 도 11을 참조하면, 타이밍컨트롤러(130)은 문턱전압(φ)에 대한 문턱전압정보(φcomp)를 디지털신호(D.sense)로 전달받는 입력부(131) 디지털신호(D.sense)로 전달받는 문턱전압정보(φcomp)를 이용하여 문턱전압정보(φcomp)에 대응하는 제1계조전압(Gamma Min), 제2계조전압(Gamma Max), 제1전원(EVDD)의 전압레벨을 포함하는 전압정보를 저장하는 전압테이블(132) 및 입력부(131)로부터 문턱전압정보(φcomp)를 전달받고 전달받은 문턱전압정보(φcomp)를 이용하여 전압테이블(132)에 저장된 전압정보를 이용하여 제1계조전압(Gamma Min), 제2계조전압(Gamma Max), 제1전원(EVDD)의 전압레벨 및 제2전원(EVSS)의 전압레벨을 설정하는 전압설정부(133)를 포함할 수있다.
- [0080] 그리고, 전압설정부(133)는 제1계조전압(Gamma Min), 제2계조전압(Gamma Max)에 대한 정보를 네가티브 전압소스 (140b)로 전달하면, 네가티브 전압소스(140b)는 제1계조전압(Gamma Min), 제2계조전압(Gamma Max)에 대한 정보를 P-감마회로(140a)로 전달할 수 있다. 또한, P-감마회로(140a)는 제1계조전압(Gamma Min), 제2계조전압 (Gamma Max)을 출력할 수 있다. P-감마회로(140a)에서 출력되는 제1계조전압(Gamma Min)은 문턱전압에 대응하여 변경될 수 있고 상기의 수학식 1에 도시되어 있는 것과 같이 구동전류의 크기는 제1트랜지스터(M1)의 게이트전압(Vg)과 문턱전압(Vth)의 차에 대응할 수 있고(Vs가 0인 경우), 제1트랜지스터(M1)의 게이트전압(Vg)이 문턱전압에 의해 변경될 수 있다. 데이터신호를 산출할 때, 게이트전압(Vg)이 문턱전압에 의해 변경되지 않게 되면 도 12의 (a)에 도시되어 있는 것과 같이 문턱전압정보(中comp)의 마진을 고려하여야 하지만, 게이트전압(Vg)이 문턱전압에 의해 변경되게 되면, 도 12의 (b)에 도시되어 있는 것과 같이 테이터신호의 전압(Vdata)과 문턱전압정보(中comp)만을 고려할 수 있어 데이터 신호의 전압레벨을 낮출 수 있다. 이로 인해, 유기발광표시장치(100)의 소비전력을 저감할 수 있다. 여기서, 문턱전압정보(中comp)는 도 4에 도시된 것과 같이 산포되어 있는 문턱전압을 디지털신호로 변환하도록 한 것으로, 디지털신호로 변환되어 도 4에 도시된 그래프에서 오른쪽으로 시프트된 것일 수 있다.
- [0081] 또한, 전압설정부(133)은 제1전원(EVDD)의 전압레벨을 설정할 수 있다. 제1전원(EVDD)의 전압레벨은 제1트랜지스터의 게이트전극의 전압과 소스전극(도 2의 제2노드(N2))의 전압의 차와 문턱전압의 합에 대응하여 설정될 수 있다. 제1트랜지스터(M1)의 게이트전극의 전압은 도 12의 (b)에 도시되어 있는 것과 같이 마진이 설정되어 있지 않아 도 12의 (a)에 도시되어 있는 것보다 제2계조전압(Gamma Max)를 낮게 설정할 수 있다.
- [0082] 또한, 제1계조전압(Gamma Min)의 전압레벨이 고정되어 있지 않고 음의 전압으로 낮출 수 있어 제1전원(EVDD)의 전압레벨을 낮출 수 있다. 따라서, 제1전원(EVDD)의 전압레벨을 낮은 전압으로 사용함으로써 소비전력을 줄일수 있다. 제1전원(EVDD)는 외부의 세트에 있는 제1전원공급부(160)에서 도 1에 도시된 전원부(140)을 바이패스하여 표시패널(110)으로 공급되며, 제1전원공급부(160)는 전압설정부(133)에서 제공하는 제1전원(EVDD)의 전압레벨에 대한 정보를 전달받아 제1전원(EVDD)의 전압레벨을 결정하고 전원부(140)으로 공급할 수 있다.
- [0083] 또한, 네가티브 전압소스(140b)는 제2전원(EVSS)를 공급할 수 있다. 따라서, 제2전원(EVSS)는 0V 보다 낮은 전압을 가질 수 있다. 또한, 네가티브 전압소스(140b)는 도 6에 도시된 드라이브 회로(120)의 아날로그 디지털 컨버터(120b)에 제1기준전압을 음의 전압으로 공급할 수 있다.
- [0085] 도 13은 본 발명의 실시예들에 따른 유기발광표시장치에서 사용시간에 따른 데이터신호의 전압레벨을 나타내는

그래프이다.

- [0086] 도 13을 참조하면, 가로축은 시간의 경과를 나타내며, 세로축은 제2계조전압(Gamma Max)에서 제1계조전압(Gamma Min)의 차이를 나타낸다. 시간이 경과하더라도 데이터신호의 전압(Vdata)의 전압은 일정하며, 문턱전압정보 (φ comp)의 크기가 시간의 경과에 따라 커지는 것을 알 수 있다. 문턱전압정보(φ comp)의 크기가 시간의 경과에 따라 커지는 것에 대응하여 문턱전압정보(φ comp)의 크기를 데이터신호(Vdata)신호에 합산할 수 있다. 즉, 시간에 따른 열화에 의해 문턱전압정보(φ comp)이 변동되는 것을 반영하여 제1계조전압(Gamma Min)을 산출할 수 있다. 이로 인해, 사용시간에 따라 화질이 저하되는 것을 방지할 수 있다.
- [0088] 도 14는 본 발명의 실시예에 따른 유기발광표시장치의 구동방법을 나타내는 순서도이다.
- [0089] 도 14를 참조하면, 유기발광표시장치의 구동방법은 유기발광표시장치(100)의 표시패널(110)의 모든 화소들의 문 턱전압을 센싱할 수 있다(S1400). 센싱된 문턱전압을 디지털신호로 변환하여 문턱전압정보를 생성할 수 있다. 문턱전압은 적분기를 이용하여 문턱전압의 크기를 산출할 수 있다. 또한, 아날로그 디지털 컨버터(120b)에서 문턱전압을 디지털신호(D.sense)로 변환하여 문턱전압정보를 생성할 수 있다.
- [0090] 그리고, 제1계조전압(Gamma Min)을 설정할 수 있다(S1410). 제1계조전압(Gamma Min)의 전압레벨은 문턱전압의 크기에 대응하여 변경될 수 있다. 화소(101)에 포함된 제1트랜지스터(M1)에 의해 흐르는 전류는 상기의 수학식 1과 같이 흐르게 되는데, 제2노드(N2)의 전압을 0V로 고정시키고 난 후 제1트랜지스터(M1)의 게이트전극에 전달되는 데이터신호의 전압(Vdata)를 문턱전압의 크기에 대응하여 조절하게 되면 데이터신호의 전압레벨을 낮출 수 있어 유기발광표시장치(100)의 소비전력을 저감할 수 있다. 또한, 데이터신호의 전압레벨을 낮추는 것에 대응하여 제1전원(EVDD)의 전압레벨 역시 낮출 수 있어 유기발광표시장치(100)의 소비전력을 저감할 수 있다.
- [0091] 그리고, 설정된 제1계조전압(Gamma Min)과 그에 대응하는 제2계조전압(Gamma Max)에 대응하여 유기발광표시장치 (100)의 각 화소(101)가 발광하도록 할 수 있다(S1420).
- [0092] 또한, 도 3에 도시된 화소(101)의 제1트랜지스터(M1)의 문턱전압을 센성할 수 있다. 제1트랜지스터(M1)과 연결된 제2노드(N2)에 제2초기화전압(Vref_CL)을 전달한 후 출력되는 제1출력전압과, 제2노드(N2)에 흐르는 전류에 대응하여 출력전압 제2출력전압을 비교하여 전압차이를 산출하고, 산출된 전압차에 대응하여 제1트랜지스터(M1)의 문턱전압을 산출할 수 있다. 이때, 제2초기화전압(Vref_CL)의 전압레벨은 0V일 수 있다. 하지만, 이에 한정되는 것은 아니다. 문턱전압을 산출할 때 적분기를 이용할 수 있다. 적분기는 초기화기간과센싱기간으로 구분하여 동작할 수 있고 초기화기간에 제2초기화전압(Vref_CL)을 전달받아 제2초기화전압(Vref_CL)에 대응하는 제1출력전압을 출력하고, 센싱기간에 제2초기화전압(Vref_CL)을 전달받아 제2노드(N2)에 흐르는 전류에 대응하여 제2초기화전압(Vref_CL)보다 낮은 전압레벨을 갖는 제2출력전압을 출력할 수 있다. 이때, 제2출력전압은 음의 값을 가질 수 있다. 또한, 적분기의 출력전압은 아날로그디지털컨버터로 전달될 수 있다. 아날로그디지털 컨버터는 음의 기준전압과 양의 기준전압을 이용하여 음의 전압에 대응하는 디지털신호를 출력할 수 있다.
- [0094] 이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

부호의 설명

[0095] 100: 유기발광표시장치

101: 화소

110: 표시패널


120: 드라이브 회로


130: 타이밍 컨트롤러


140: 전원부


도면


도면1
















도면6



















도면13







专利名称(译)	有机发光显示装置及其驱动方法			
公开(公告)号	KR1020200082320A	公开(公告)日	2020-07-08	
申请号	KR1020180172797	申请日	2018-12-28	
[标]申请(专利权)人(译)	乐金显示有限公司			
申请(专利权)人(译)	LG显示器有限公司			
[标]发明人	김태궁 홍무경 송재연 김재우			
发明人	김태궁 홍무경 송재연 김재우			
IPC分类号	G09G3/3233			
CPC分类号	G09G3/3233 G09G2310/08 G09G2320/0295 G09G2330/021 G09G2330/028			

摘要(译)

本发明的实施例,包括多个像素的显示面板,用于产生与图像信号相对应的数据信号,将数据信号提供给多个像素的驱动电路,将图像信号提供给驱动电路的时序控制器,该显示面板包括第一电源和用于提供第二电源的电源单元,该第二电源的电压电平低于第一电源的电压电平,多个像素的阈值电压在第一时段中感测并且与第二时段中的阈值电压相对应。 接收生成的图像信号,生成数据信号并将其提供给多个像素,多个像素接收数据信号和第一参考电压,并且在第三时段中,多个像素连接到数据信号和第一参考电压。 相应地,产生驱动电流,并且驱动电路产生对应于第一灰度电压和第二灰度电压的数据信号,但是第一灰度电压的电压电平对应于在第一时段中感测的阈值电压而变化。 可以提供一种有机发光显示装置及其驱动方法。

