



(19) 대한민국특허청(KR)
 (12) 등록특허공보(B1)

(45) 공고일자 2019년02월07일
 (11) 등록번호 10-1944465
 (24) 등록일자 2019년01월25일

- (51) 국제특허분류(Int. Cl.)
G09G 3/3266 (2016.01) *G11C 19/18* (2006.01)
G11C 19/28 (2006.01)
- (21) 출원번호 10-2011-0001419
 (22) 출원일자 2011년01월06일
 심사청구일자 2016년01월06일
 (65) 공개번호 10-2012-0080008
 (43) 공개일자 2012년07월16일
 (56) 선행기술조사문헌
 KR1020100087871 A
 (뒷면에 계속)

전체 청구항 수 : 총 22 항

- (73) 특허권자
 삼성디스플레이 주식회사
 경기도 용인시 기흥구 삼성로 1 (농서동)
- (72) 발명자
 장환수
 충청남도 천안시 서북구 번영로 467 (성성동)
 변창수
 충청남도 천안시 서북구 번영로 467 (성성동)
- (74) 대리인
 강신섭, 문용호, 이용우

심사관 : 이옥우


- (54) 발명의 명칭 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치

(57) 요약

본 발명은 출력의 안정성을 확보함과 동시에 발광 제어신호의 폭을 자유롭게 조절할 수 있도록 한 발광 제어선 구동부에 관한 것이다.

본 발명의 실시예에 의한 발광 제어선 구동부의 스테이들 각각은 제 1출력단자와 제 1전원 사이에 접속되며, 제 (뒷면에 계속)

대 표 도 - 도3



1노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 1트랜지스터와; 상기 제 1출력단자와 상기 제 1전원보다 낮은 제 2전원 사이에 접속되며, 제 2노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 2트랜지스터와; 제 4입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와; 상기 제 1입력단자 및 제 2입력단자에 접속되며, 제 2출력단자로 샘플링신호를 공급하기 위한 제 1제어부와; 상기 제 1입력단자 및 제 3입력단자에 접속되며, 상기 제 2노드의 전압을 제어하기 위한 제 2제어부와; 상기 제 2입력단자와 상기 제 2노드 사이에 접속되는 제 1커패시터를 구비한다.

(56) 선행기술조사문헌

KR100824852 B1

KR100646992 B1

KR1020070103183 A

JP2004361585 A

명세서

청구범위

청구항 1

발광 제어신호를 외부로 공급하는 복수의 스테이지를 구비하는 발광 제어선 구동부에 있어서,

상기 스테이지들 각각은

제 1출력단자와 제 1전원 사이에 접속되며, 제 1노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 1트랜지스터와;

상기 발광 제어신호를 외부로 공급하는 상기 제 1출력단자와 상기 제 1전원보다 낮은 제 2전원 사이에 접속되며, 제 2노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 2트랜지스터와;

상기 외부로부터의 시작신호 또는 이전단 스테이지의 샘플링신호가 공급되는 제 4입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 3트랜지스터와;

상기 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와;

상기 제 1입력단자 및 제 2입력단자에 접속되며, 다음단 스테이지의 제 4입력단자와 접속되는 제 2출력단자로 상기 샘플링신호를 공급하기 위한 제 1제어부와;

상기 제 1입력단자 및 제 3입력단자에 접속되며, 상기 제 2노드의 전압을 제어하기 위한 제 2제어부와;

상기 제 2입력단자와 상기 제 2노드 사이에 접속되는 제 1커패시터를 구비하되,

상기 제 1제어부는,

상기 제 4입력단자와 제 3노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와;

제 6노드와 상기 제 2입력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 6트랜지스터와;

상기 제 6노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1출력단자에 접속되는 제 7트랜지스터와;

상기 제 3노드와 상기 제 6노드 사이에 접속되는 제 3커패시터와;

상기 제 1출력단자와 상기 제 1전원 사이에 접속되는 제 4커패시터를 구비하고,

상기 제 2제어부는,

상기 제 1입력단자와 제 4노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 8트랜지스터와;

상기 제 4노드와 상기 제 2전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 9트랜지스터와;

상기 제 2노드와 제 5노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 10트랜지스터와;

상기 제 5노드와 상기 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 4노드에 접속되는 제 11트랜지스터와;

상기 제 4노드와 상기 제 5노드 사이에 접속되는 제 5커패시터를 구비하는 것을 특징으로 하는 발광 제어선 구동부.

청구항 2

제 1항에 있어서,

상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 발광 제어선 구동부.

청구항 3

제 1항에 있어서,

상기 제 1입력단자는 제 1클럭신호, 제 2입력단자는 제 2클럭신호 및 제 3입력단자는 제 3클럭신호를 공급받으며, 상기 제 4입력단자는 상기 시작신호 또는 상기 이전단 스테이지의 샘플링신호를 공급받는 것을 특징으로 하는 발광 제어선 구동부.

청구항 4

제 3항에 있어서,

상기 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호는 서로 중첩되지 않는 것을 특징으로 하는 발광 제어선 구동부.

청구항 5

제 3항에 있어서,

상기 제 1클럭신호 및 제 2클럭신호 각각은 i (i 는 자연수) 수평기간의 주기로 설정되며, 상기 제 3클럭신호는 $i/2$ 수평기간의 주기로 설정되는 것을 특징으로 하는 발광 제어선 구동부.

청구항 6

제 5항에 있어서,

수평기간 동안 상기 제 1클럭신호 또는 제 2클럭신호가 공급된 후 상기 제 3클럭신호가 공급되는 것을 특징으로 하는 발광 제어선 구동부.

청구항 7

삭제

청구항 8

제 1항에 있어서,

상기 제 2출력단자는 상기 제 6노드와 전기적으로 접속되는 것을 특징으로 하는 발광 제어선 구동부.

청구항 9

삭제

청구항 10

제 1항에 있어서,

상기 제 4입력단자와 상기 제 3트랜지스터 사이에 접속되며, 제 1제어신호가 공급될 때 터-온되는 제 12트랜지스터와;

제 5입력단자와 상기 제 1제어부 사이에 접속되며, 제 2제어신호가 공급될 때 터-온되는 제 13트랜지스터를 더 구비하는 것을 특징으로 하는 발광 제어선 구동부.

청구항 11

제 10항에 있어서,

상기 제 1제어신호 및 제 2제어신호는 서로 중첩되지 않는 것을 특징으로 하는 발광 제어선 구동부.

청구항 12

제 10항에 있어서,

상기 제 5입력단자는 상기 시작신호 또는 상기 다음단 스테이지의 샘플링신호를 공급받는 것을 특징으로 하는

발광 제어선 구동부.

청구항 13

제 1항에 있어서,

상기 제 1노드와 상기 제 2전원 사이에 접속되며, 리셋신호가 공급될 때 턴-온되는 제 14트랜지스터를 더 구비하는 것을 특징으로 하는 발광 제어선 구동부.

청구항 14

제 13항에 있어서,

상기 리셋신호는 모든 스테이지들로 공통적으로 공급되는 것을 특징으로 하는 발광 제어선 구동부.

청구항 15

주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와;

데이터선들로 데이터신호를 공급하기 위한 데이터 구동부와;

발광 제어선들로 발광 제어신호를 공급하기 위한 발광 제어선 구동부와;

상기 주사선들, 데이터선들 및 발광 제어선들의 교차부에 위치되는 화소들을 구비하며;

상기 발광 제어선 구동부는 상기 발광 제어선들 각각과 접속되는 스테이지들을 구비하며 상기 스테이지들 각각은

상기 발광 제어신호를 외부로 공급하는 제 1출력단자와 제 1전원 사이에 접속되며, 제 1노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 1트랜지스터와;

상기 외부로부터의 시작신호 또는 이전단 스테이지의 샘플링신호가 공급되는 상기 제 1출력단자와 상기 제 1전원보다 낮은 제 2전원 사이에 접속되며, 제 2노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 2트랜지스터와;

제 4입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 3트랜지스터와;

상기 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와;

상기 제 1입력단자 및 제 2입력단자에 접속되며, 다음단 스테이지의 제 4입력단자와 접속되는 제 2출력단자로 상기 샘플링신호를 공급하기 위한 제 1제어부와;

상기 제 1입력단자 및 제 3입력단자에 접속되며, 상기 제 2노드의 전압을 제어하기 위한 제 2제어부와;

상기 제 2입력단자와 상기 제 2노드 사이에 접속되는 제 1커패시터를 구비하되,

상기 제 1제어부는,

상기 제 4입력단자와 제 3노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와;

제 6노드와 상기 제 2입력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 6트랜지스터와;

상기 제 6노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1출력단자에 접속되는 제 7트랜지스터와;

상기 제 3노드와 상기 제 6노드 사이에 접속되는 제 3커패시터와;

상기 제 1출력단자와 상기 제 1전원 사이에 접속되는 제 4커패시터를 구비하고,

상기 제 2제어부는,

상기 제 1입력단자와 제 4노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 8트랜지스터와;

상기 제 4노드와 상기 제 2전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 9트랜지스터와;

상기 제 2노드와 제 5노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 10트랜지스터와;
 상기 제 5노드와 상기 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 4노드에 접속되는 제 11트랜지스터와;
 상기 제 4노드와 상기 제 5노드 사이에 접속되는 제 5커패시터를 구비하는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 16

제 15항에 있어서,

상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 17

제 15항에 있어서,

i (i 는 홀수 또는 짝수)번째 스테이지에 접속된 상기 제 1입력단자는 제 1클럭신호, 제 2입력단자는 제 2클럭신호 및 제 3입력단자는 제 3클럭신호를 공급받으며, 상기 제 4입력단자는 상기 시작신호 또는 상기 이전단 스테이지의 샘플링신호를 공급받는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 18

제 17항에 있어서,

$i+1$ 번째 스테이지에 접속된 상기 제 1입력단자는 제 2클럭신호, 제 2입력단자는 제 1클럭신호 및 제 3입력단자는 제 3클럭신호를 공급받으며, 상기 제 4입력단자는 상기 시작신호 또는 상기 이전단 스테이지의 샘플링신호를 공급받는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 19

제 18항에 있어서,

상기 제 1클럭신호 및 제 2클럭신호 각각은 i (i 는 자연수) 수평기간의 주기로 설정되며, 상기 제 3클럭신호는 $i/2$ 수평기간의 주기로 설정되는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 20

제 18항에 있어서,

수평기간 동안 상기 제 1클럭신호 또는 제 2클럭신호가 공급된 후 상기 제 3클럭신호가 공급되는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 21

제 18항에 있어서,

상기 i 번째 스테이지 및 $i+1$ 번째 스테이지로 공급되는 상기 제 3클럭신호는 서로 다른 전송선을 경유하여 공급되는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 22

삭제

청구항 23

제 15항에 있어서,

상기 제 2 출력단자는 상기 제 6노드와 전기적으로 접속되는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 24

삭제

청구항 25

제 15항에 있어서,

상기 제 4입력단자와 상기 제 3트랜지스터 사이에 접속되며, 제 1제어신호가 공급될 때 턴-온되는 제 12트랜지스터와;

제 5입력단자와 상기 제 1제어부 사이에 접속되며, 제 2제어신호가 공급될 때 턴-온되는 제 13트랜지스터를 더 구비하며,

상기 제 12트랜지스터 및 제 13트랜지스터는 서로 다른 시간에 턴-온되는 것을 특징으로 하는 유기전계발광 표시장치.

청구항 26

제 15항에 있어서,

상기 제 1노드와 상기 제 2전원 사이에 접속되며, 리셋신호가 공급될 때 턴-온되는 제 14트랜지스터를 더 구비하는 것을 특징으로 하는 유기전계발광 표시장치.

발명의 설명

기술 분야

[0001] 본 발명은 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 특히 출력의 안정성을 확보함과 동시에 발광 제어신호의 폭을 자유롭게 조절할 수 있도록 한 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.

배경 기술

[0002] 최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.

[0003] 평판표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 유기전계발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응하는 전류를 유기 발광 다이오드로 공급함으로써 유기 발광 다이오드에서 빛이 발생되게 한다.

[0004] 이와 같은 종래의 유기전계발광 표시장치는 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부, 발광 제어선으로 발광 제어신호를 공급하기 위한 발광제어선 구동부 및 데이터선들, 주사선들 및 발광 제어선들과 접속되는 복수의 화소를 구비하는 화소부를 구비한다.

[0005] 화소부에 포함된 화소들은 주사선으로 주사신호가 공급될 때 선택되어 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들은 데이터신호에 대응하는 소정 휘도의 빛을 생성하면서 소정의 영상을 표시한다. 여기서, 화소들의 발광시간은 발광 제어선으로부터 공급되는 발광 제어신호에 의하여 제어된다. 일반적으로 발광 제어신호는 하나의 주사선 또는 두개의 주사선으로 공급되는 주사신호와 중첩되도록 공급되면서 데이터신호가 공급되는 화소들을 비발광 상태로 설정한다.

[0006] 이를 위하여, 발광 제어선 구동부는 발광 제어선들 각각과 접속되는 스테이지를 구비한다. 스테이지는 4개 이상의 클럭신호를 공급받아 하이 또는 로우의 전압을 출력선으로 출력한다.

[0007] 하지만, 종래의 발광 제어선 구동부에 포함되는 스테이지는 4개 이상의 클럭신호에 의하여 구동되기 때문에 많은 수의 트랜지스터들을 포함하고, 이에 따라 제조비용을 증가함과 동시에 구동의 신뢰성 확보가 어려운 문제점

이 있다. 또한, 발광 제어선 구동부를 PMOS 트랜지스터로 구성하는 경우 로우레벨의 출력이 불안정한 문제점이 있다.

[0008] 상세히 설명하면, 발광 제어선으로 로우신호를 공급하는 경우 로우신호를 출력하는 트랜지스터의 게이트전극은 로우신호보다 낮은 전압을 유지해야 한다. 하지만, 누설전류 등에 의하여 트랜지스터의 게이트전극 전압이 상승되고, 이에 따라 로우신호의 출력이 불안정한 문제점이 있다.

발명의 내용

해결하려는 과제

[0009] 따라서, 본 발명의 목적은 출력의 안정성을 확보함과 동시에 발광 제어신호의 폭을 자유롭게 조절할 수 있도록 한 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치를 제공하는 것이다.

과제의 해결 수단

[0010] 본 발명의 실시예에 의한 발광 제어선 구동부의 스테이들 각각은 제 1출력단자와 제 1전원 사이에 접속되며, 제 1노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 1트랜지스터와; 상기 제 1출력단자와 상기 제 1전원보다 낮은 제 2전원 사이에 접속되며, 제 2노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 2트랜지스터와; 제 4입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와; 상기 제 1입력단자 및 제 2입력단자에 접속되며, 제 2출력단자로 샘플링신호를 공급하기 위한 제 1제어부와; 상기 제 1입력단자 및 제 3입력단자에 접속되며, 상기 제 2노드의 전압을 제어하기 위한 제 2제어부와; 상기 제 2입력단자와 상기 제 2노드 사이에 접속되는 제 1커패시터를 구비한다.

[0011] 바람직하게, 상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 2커패시터를 더 구비한다. 상기 제 1입력단자는 제 1클럭신호, 제 2입력단자는 제 2클럭신호 및 제 3입력단자는 제 3클럭신호를 공급받으며, 상기 제 4입력단자는 시작신호 또는 이전단 스테이지의 샘플링신호를 공급받는다. 상기 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호는 서로 중첩되지 않는다. 상기 제 1클럭신호 및 제 2클럭신호 각각은 i (i 는 자연수) 수평기간의 주기로 설정되며, 상기 제 3클럭신호는 $i/2$ 수평기간의 주기로 설정된다. 수평기간 동안 상기 제 1클럭신호 또는 제 2클럭신호가 공급된 후 상기 제 3클럭신호가 공급된다.

[0012] 상기 제 1제어부는 상기 제 4입력단자와 제 3노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 5트랜지스터와; 제 6노드와 상기 제 2입력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 6트랜지스터와; 상기 제 6노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1출력단자에 접속되는 제 7트랜지스터와; 상기 제 3노드와 상기 제 6노드 사이에 접속되는 제 3커패시터와; 상기 제 1출력단자와 상기 제 1전원 사이에 접속되는 제 4커패시터를 구비한다. 상기 제 2출력단자는 상기 제 6노드와 전기적으로 접속된다.

[0013] 상기 제 2제어부는 상기 제 1입력단자와 제 4노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 8트랜지스터와; 상기 제 4노드와 상기 제 2전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 9트랜지스터와; 상기 제 2노드와 제 5노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 10트랜지스터와; 상기 제 5노드와 상기 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 4노드에 접속되는 제 11트랜지스터와; 상기 제 4노드와 상기 제 5노드 사이에 접속되는 제 5커패시터를 구비한다.

[0014] 상기 제 4입력단자와 상기 제 3트랜지스터 사이에 접속되며, 제 1제어신호가 공급될 때 턴-온되는 제 12트랜지스터와; 제 5입력단자와 상기 제 1제어부 사이에 접속되며, 제 2제어신호가 공급될 때 턴-온되는 제 13트랜지스터를 더 구비한다. 상기 제 1제어신호 및 제 2제어신호는 서로 중첩되지 않는다. 상기 제 1노드와 상기 제 2전원 사이에 접속되며, 리셋신호가 공급될 때 턴-온되는 제 14트랜지스터를 더 구비한다. 상기 리셋신호는 모든 스테이지들로 공통적으로 공급된다.

[0015] 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와; 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부와; 발광 제어선들로 발광 제어신호를 공급하기

위한 발광 제어선 구동부와; 상기 주사선들, 데이터선들 및 발광 제어선들의 교차부에 위치되는 화소들을 구비하며; 상기 발광 제어선 구동부는 상기 발광 제어선들 각각과 접속되는 스테이지들을 구비하며 상기 스테이지들 각각은 제 1출력단자와 제 1전원 사이에 접속되며, 제 1노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 1트랜지스터와; 상기 제 1출력단자와 상기 제 1전원보다 낮은 제 2전원 사이에 접속되며, 제 2노드에 인가된 전압에 대응하여 턴-온 또는 턴-오프되는 제 2트랜지스터와; 제 4입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 4트랜지스터와; 상기 제 1입력단자 및 제 2입력단자에 접속되며, 제 2 출력단자로 샘플링신호를 공급하기 위한 제 1제어부와; 상기 제 1입력단자 및 제 3입력단자에 접속되며, 상기 제 2노드의 전압을 제어하기 위한 제 2제어부와; 상기 제 2입력단자와 상기 제 2노드 사이에 접속되는 제 1커패시터를 구비한다.

발명의 효과

[0016]

본 발명의 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치에 의하면 클럭신호를 이용하여 로우신호를 출력하는 트랜지스터의 게이트전극 전압을 주기적으로 하강시키고, 이에 따라 출력의 안정성을 확보할 수 있다. 또한, 본원 발명에서는 시작신호의 폭에 대응하여 발광 제어시호의 폭을 조절할 수 있는 장점이 있다. 더불어, 본원 발명에서는 스테이지가 3개의 클럭신호를 공급받기 때문에 회로구성을 단순화할 수 있다.

도면의 간단한 설명

[0017]

도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.

도 2는 도 1에 도시된 발광제어선 구동부의 스테이지를 개략적으로 나타내는 도면이다.

도 3은 도 2에 도시된 스테이지의 제 1실시예를 나타내는 회로도이다.

도 4는 도 3에 도시된 스테이지의 동작과정을 나타내는 과정도이다.

도 5는 도 2에 도시된 스테이지의 제 2실시예를 나타내는 회로도이다.

도 6은 도 2에 도시된 스테이지의 제 3실시예를 나타내는 회로도이다.

발명을 실시하기 위한 구체적인 내용

[0018]

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 1 내지 도 6을 참조하여 자세히 설명하면 다음과 같다.

[0019]

도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.

[0020]

도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn), 데이터선들(D1 내지 Dm) 및 발광 제어선들(E1 내지 En)의 교차부에 위치되는 화소들(50)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 발광 제어선들(E1 내지 En)을 구동하기 위한 발광제어선 구동부(30)와, 구동부들(10, 20, 30)을 제어하기 위한 타이밍 제어부(60)를 구비한다.

[0021]

주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급한다. 주사선들(S1 내지 Sn)로 주사신호가 공급되면 화소들(50)이 수평라인 단위로 선택된다.

[0022]

데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 데이터선들(D1 내지 Dm)로 공급된 데이터신호는 주사신호에 의하여 선택된 화소들(50)로 공급된다.

[0023]

발광제어선 구동부(30)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 순차적으로 공급한다. 여기서, 발광제어선 구동부(30)는 데이터신호에 대응하는 전압을 충전하는 기간 동안 화소들(50)이 비발광 상태로 설정되도록 발광 제어신호를 공급한다. 이를 위하여, i(i는 자연수)번째 발광 제어선(Ei)으로 공급되는 발광 제어신호는 i 번째 주사선(Si)으로 공급되는 주사신호와 중첩된다. 한편, 발광 제어신호의 폭은 화소(50)의 구조, 구현하고

자 하는 휘도 등에 대응하여 자유롭게 설정될 수 있다.

[0024] 도 2는 도 1에 도시된 발광제어선 구동부의 스테이지를 개략적으로 나타내는 도면이다.

[0025] 도 2를 참조하면, 본 발명의 발광제어선 구동부(30)는 n개의 발광 제어선(E1 내지 En)으로 발광 제어신호를 공급하기 위하여 n개의 스테이지(321 내지 32n)를 구비한다. 스테이지(321 내지 32n) 각각은 발광 제어선(E1 내지 En)에 접속되며, 3개의 클럭신호(CLK1 내지 CLK3)에 의하여 구동된다.

[0026] 스테이지(321 내지 32n) 각각은 제 1입력단자(33), 제 2입력단자(34), 제 3입력단자(35) 및 제 4입력단자(36)를 구비한다.

[0027] k(k는 홀수 또는 짝수)번째 스테이지(32k)에 포함된 제 1입력단자(33)는 제 1클럭신호(CLK1)를 공급받고, 제 2입력단자(34)는 제 2클럭신호(CLK2)를 공급받는다. 그리고, k+1번째 스테이지(32k+1)에 포함된 제 1입력단자(33)는 제 2클럭신호(CLK2)를 공급받고, 제 2입력단자(34)는 제 1클럭신호(CLK1)를 공급받는다. 스테이지(321 내지 32n) 각각에 포함된 제 3입력단자(35)로는 제 3클럭신호(CLK3)가 공급되고, 제 4입력단자(36)로는 시작신호(FLM) 또는 이전단 스테이지의 샘플링신호가 공급된다.

[0028] 이와 같은 스테이지들(321 내지 32n)은 동일한 회로로 구성되며, 시작신호(FLM)에 대응하여 폭이 변화되는 발광 제어신호를 생성한다.

[0029] 도 3은 도 2에 도시된 스테이지의 제 1실시예를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 제 1스테이지(321)를 도시하기로 한다.

[0030] 도 3을 참조하면, 본 발명의 제 1실시예에 의한 스테이지(321)는 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4), 제 1커패시터(C1), 제 2커패시터(C2), 제 1제어부(100) 및 제 2제어부(102)를 구비한다.

[0031] 제 1트랜지스터(M1)는 제 1출력단자(37)와 제 1전원(VDD) 사이에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)에 인가된 전압에 대응하여 제 1출력단자(37)의 전압을 제어한다. 실제로, 제 1트랜지스터(M1)가 턠-온되면 제 1전원(VDD), 즉 하이전압이 제 1출력단자(37)로 공급된다. 제 1출력단자(37)는 발광 제어선(E1)에 접속되기 때문에 제 1출력단자(37)로 공급된 하이전압은 발광 제어신호로 이용된다.

[0032] 제 2트랜지스터(M2)는 제 1출력단자(37)와 제 2전원(VSS) 사이에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 2노드(N2)에 인가된 전압에 대응하여 제 1출력단자(37)의 전압을 제어한다. 실제로, 제 2트랜지스터(M2)가 턠-온되면 제 2전원(VSS), 즉 로우전압이 제 1출력단자(37)로 공급된다.

[0033] 제 3트랜지스터(M3)는 제 4입력단자(36)와 제 1노드(N1) 사이에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 1입력단자(33)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 1입력단자(33)로 공급되는 제 1클럭신호(CLK1)에 대응하여 턠-온 또는 턠-오프된다. 제 3트랜지스터(M3)가 턠-온되면 제 4입력단자(36)와 제 1노드(N1)가 전기적으로 접속되고, 제 4입력단자(36)로 시작신호(FLM)(또는 이전단 샘플링신호)가 공급될 때 제 1트랜지스터(M1)가 턠-온된다.

[0034] 제 4트랜지스터(M4)는 제 1전원(VDD)과 제 2노드(N2) 사이에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 1노드(N1)에 인가된 전압에 대응하여 턠-온 또는 턠-오프되면서 제 2노드(N2)의 전압을 제어한다. 즉, 제 4트랜지스터(M4)는 제 1노드(N1)에 로우전압이 인가되는 경우 턠-온되어 제 2노드(N2)로 제 1전원(VDD)의 전압을 공급한다. 제 1노드(N1)로 로우전압이 공급되는 경우 제 2노드(N2)로는 하이전압이 공급되고, 이에 따라 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)는 서로 다른 시간에 턠-온 또는 턠-오프된다.

[0035] 제 1커패시터(C1)는 제 2입력단자(34)와 제 2노드(N2) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 2입력단자(34)로 공급되는 제 2클럭신호(CLK2)에 대응하여 제 2노드(N2)의 전압을 제어한다. 이와 같은 제 1커패시터(C1)의 상세한 동작과정은 후술하기로 한다.

[0036] 제 2커패시터(C2)는 제 1노드(N1)와 제 1전원(VDD) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 1트랜

지스터(M1)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.

[0037] 제 1제어부(100)는 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)에 대응하여 제 2출력단자(38)로 샘플링신호를 공급한다. 이를 위하여, 제 1제어부(100)는 제 5트랜지스터(M5), 제 6트랜지스터(M6), 제 7트랜지스터(M7), 제 3커패시터(C3) 및 제 4커패시터(C4)를 구비한다.

[0038] 제 5트랜지스터(M5)는 제 4입력단자(36) 및 제 3노드(N3) 사이에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 1입력단자(33)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 1입력단자(33)로 공급되는 제 1클럭신호(CLK1)에 대응하여 턴-온 또는 턴-오프되면서 제 3노드(N3)의 전압을 제어한다.

[0039] 제 6트랜지스터(M6)는 제 6노드(N6)와 제 2입력단자(34) 사이에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 3노드(N3)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 3노드(N3)에 인가된 전압에 대응하여 제 6노드(N6)의 전압을 제어한다.

[0040] 제 7트랜지스터(M7)는 제 1전원(VDD)과 제 6노드(N6) 사이에 접속된다. 그리고, 제 7트랜지스터(M7)의 게이트전극은 제 1출력단자(37)에 접속된다. 이와 같은 제 7트랜지스터(M7)는 제 1출력단자(37)에 인가된 전압에 대응하여 턴-온 또는 턴-오프되면서 제 6노드(N6)의 전압을 제어한다.

[0041] 제 3커패시터(C3)는 제 3노드(N3)와 제 6노드(N6) 사이에 접속된다. 이와 같은 제 3커패시터(C3)는 제 6트랜지스터(M6)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.

[0042] 제 4커패시터(C4)는 제 1전원(VDD)과 제 1출력단자(37) 사이에 접속된다. 이와 같은 제 4커패시터(C4)는 제 7트랜지스터(M7)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.

[0043] 한편, 제 2출력단자(38)는 제 6노드(N6)에 접속된다. 이와 같은 제 2출력단자(38)는 제 6노드(N6)에 인가된 전압을 샘플링신호로서 다음단 스테이지(322)로 공급한다.

[0044] 제 2제어부(102)는 제 1클럭신호(CLK1) 및 제 3클럭신호(CLK3)에 대응하여 제 2노드(N2)의 전압을 제어한다. 실제로, 제 2제어부(102)는 제 1출력단자(37)로 발광 제어신호가 공급되지 않는 기간 동안 제 2노드(N2)의 전압을 로우전압으로 유지한다. 이를 위하여, 제 2제어부(102)는 제 8트랜지스터(M8), 제 9트랜지스터(M9), 제 10트랜지스터(M10), 제 11트랜지스터(M11) 및 제 5커패시터(C5)를 구비한다.

[0045] 제 8트랜지스터(M8)는 제 1입력단자(33)와 제 4노드(N4) 사이에 접속된다. 그리고, 제 8트랜지스터(M8)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 8트랜지스터(M8)는 제 1노드(N1)에 인가된 전압에 대응하여 턴-온 또는 턴-오프되면서 제 4노드(N4)의 전압을 제어한다.

[0046] 제 9트랜지스터(M9)는 제 4노드(N4)와 제 2전원(VSS) 사이에 접속된다. 그리고, 제 9트랜지스터(M9)의 게이트전극은 제 1입력단자(33)에 접속된다. 이와 같은 제 9트랜지스터(M9)는 제 1입력단자(33)로 공급되는 제 1클럭신호(CLK1)에 대응하여 턴-온 또는 턴-오프되면서 제 4노드(N4)의 전압을 제어한다.

[0047] 제 10트랜지스터(M10)는 제 2노드(N2)와 제 5노드(N5) 사이에 접속된다. 그리고, 제 10트랜지스터(M10)의 게이트전극은 제 3입력단자(35)에 접속된다. 이와 같은 제 10트랜지스터(M10)는 제 3입력단자(35)로 공급되는 제 3클럭신호(CLK3)에 대응하여 턴-온 또는 턴-오프되면서 제 2노드(N2)의 전압을 제어한다.

[0048] 제 11트랜지스터(M11)는 제 5노드(N5)와 제 3입력단자(35) 사이에 접속된다. 그리고, 제 11트랜지스터(M11)의 게이트전극은 제 4노드(N4)에 접속된다. 이와 같은 제 11트랜지스터(M11)는 제 4노드(N4)에 인가된 전압에 대응하여 턴-온 또는 턴-오프되면서 제 5노드(N5)의 전압을 제어한다.

[0049] 제 5커패시터(C5)는 제 4노드(N4) 및 제 5노드(N5) 사이에 접속된다. 이와 같은 제 5커패시터(C5)는 제 11트랜지스터(M11)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.

[0050] 도 4는 도 3에 도시된 스테이지의 구동방법을 나타내는 도면이다.

[0051] 도 4를 참조하면, 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)는 i (i 는 자연수)H의 주기로 공급되고, 제 3클럭신호(CLK3)는 $i/2$ H의 주기로 공급된다. 도 4에서는 설명의 편의성을 위하여 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)는 2H의 주기로 설정되고, 제 3클럭신호(CLK3)는 1H의 주기로 설정되는 것으로 도시하였다.

[0052] 한편, 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)는 서로 다른 수평기간(H)에 공급되며, 제 3클럭신호(CLK3)는 제 1클럭신호(CLK1) 및 제 3클럭신호(CLK3)와 중첩되지 않도록 수평기간(H) 마다 공급된다. 그리고, 수평기간

(H) 동안 제 1클럭신호(CLK1) 또는 제 2클럭신호(CLK2)가 공급된 이후에 제 3클럭신호(CLK3)가 공급된다. 다시 말하여, 특정 수평기간에는 제 1클럭신호(CLK1)가 공급된 이후에 제 3클럭신호(CLK3)가 공급되고, 다음 수평기간에는 제 2클럭신호(CLK2)가 공급된 이후에 제 3클럭신호(CLK3)가 공급된다.

[0053] 동작과정을 상세히 설명하면, 먼저 제 4입력단자(36)로 시작신호(FLM, 로우신호)가 공급된다. 제 4입력단자(36)로 시작신호가 공급된 이후에 제 1입력단자(33)로 제 1클럭신호(CLK1)가 공급된다. 제 1클럭신호(CLK1)가 공급되면 제 3트랜지스터(M3), 제 5트랜지스터(M5) 및 제 9트랜지스터(M9)가 턴-온된다.

[0054] 제 3트랜지스터(M3)가 턴-온되면 제 1노드(N1)로 시작신호(FLM)가 공급된다. 제 1노드(N1)로 시작신호(FLM)가 공급되면 제 1트랜지스터(M1), 제 4트랜지스터(M4) 및 제 8트랜지스터(M8)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온될 때 제 2커패시터(C2)에는 제 1트랜지스터(M1)의 턴-온에 대응하는 전압이 충전된다.

[0055] 제 1트랜지스터(M1)가 턴-온되면 제 1전원(VDD)의 전압이 제 1 출력단자(37)로 공급된다. 이 경우, 발광 제어선(E1)으로는 발광 제어신호가 공급된다.

[0056] 제 4트랜지스터(M4)가 턴-온되면 제 2노드(N2)로 제 1전원(VDD)이 공급된다. 제 2노드(N2)로 제 1전원(VDD)이 공급되면 제 2트랜지스터(M2)가 턴-오프된다. 제 2트랜지스터(M2)가 턴-오프되면 안정적으로 제 1전원(VDD)이 제 1 출력단자(37)로 공급될 수 있다.

[0057] 제 8트랜지스터(M8)가 턴-온되면 제 4노드(N4)와 제 1입력단자(33)가 전기적으로 접속된다. 이때, 제 1입력단자(33)로 제 1클럭신호(CLK1)가 공급되기 때문에 제 4노드(N4)는 로우전압을 공급받는다.

[0058] 제 5트랜지스터(M5)가 턴-온되면 시작신호가 제 3노드(N3)로 공급된다. 시작신호가 제 3노드(N3)로 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 6노드(N6)와 제 2입력단자(34)가 전기적으로 접속된다. 여기서, 제 2입력단자(34)로는 제 2클럭신호(CLK2)가 공급되지 않기 때문에 제 6노드(N6)는 하이전압을 유지하고, 이에 따라 제 2 출력단자(38)로 샘플링신호가 공급되지 않는다. 한편, 제 6트랜지스터(M6)가 턴-온되기 때문에 제 3커패시터(C3)에는 제 6트랜지스터(M6)의 턴-온에 대응하는 전압이 충전된다.

[0059] 제 9트랜지스터(M9)가 턴-온되면 제 2전원(VSS)이 전압이 제 4노드(N4)로 공급된다. 제 4노드(N4)로 제 2전원(VSS)이 공급되면 제 11트랜지스터(M11)가 턴-온된다. 제 11트랜지스터(M11)가 턴-온되면 제 5노드(N5)와 제 3입력단자(35)가 전기적으로 접속된다. 여기서, 제 3입력단자(35)로는 제 3클럭신호(CLK3)가 공급되지 않기 때문에 제 5노드(N5)는 하이전압을 유지한다. 한편, 제 11트랜지스터(M11)가 턴-온되기 때문에 제 5커패시터(C5)에는 제 11트랜지스터의 턴-온에 대응하는 전압이 충전된다.

[0060] 이후, 제 1입력단자(33)로 제 1클럭신호(CLK1)의 공급이 중단된다. 제 1클럭신호(CLK1)의 공급이 중단되면 제 3트랜지스터(M3), 제 5트랜지스터(M5) 및 제 9트랜지스터(M9)가 턴-오프된다.

[0061] 제 3트랜지스터(M3)가 턴-오프되면 제 4입력단자(36)와 제 1노드(N1)가 전기적으로 차단된다. 이때, 제 1노드(N1)는 제 2커패시터(C2)에 의하여 로우전압을 유지한다. 따라서, 제 1트랜지스터(M1)는 턴-온 상태를 유지하고, 이에 따라 제 1 출력단자(37)로는 제 1전원(VDD)의 전압이 출력된다. 마찬가지로, 제 2커패시터(C2)의 전압에 의하여 제 4트랜지스터(M4)가 턴-온 상태를 유지하기 때문에 제 2트랜지스터(M2)는 안정적으로 턴-오프 상태를 유지한다.

[0062] 제 5트랜지스터(M5)가 턴-오프되면 제 4입력단자(36)와 제 3노드(N3)가 전기적으로 차단된다. 이때, 제 3커패시터(C3)에 충전된 전압에 대응하여 제 6트랜지스터(M6)는 턴-온 상태를 유지하고, 이에 따라 제 2 출력단자(38)는 이전 전압을 유지한다.

[0063] 제 9트랜지스터(M9)가 턴-오프되면 제 4노드(N4)와 제 2전원(VSS)이 전기적으로 차단된다. 여기서, 제 1노드(N1)에 인가된 전압에 대응하여 제 8트랜지스터(M8)가 턴-온 상태를 유지하기 때문에 제 4노드(N4)는 제 1입력단자(33)와 전기적 접속을 유지한다. 따라서, 제 4노드(N4)는 제 1입력단자(33)로 공급되는 전압, 즉 하이신호의 전압으로 상승된다. 제 4노드(N4)가 하이신호의 전압을 공급받으면 제 11트랜지스터(M11)가 턴-오프된다. 이때, 제 5커패시터(C5)는 제 11트랜지스터(M11)의 턴-오프에 대응하는 전압을 충전한다.

[0064] 이후, 제 3입력단자(35)로 제 3클럭신호(CLK3)가 공급된다. 제 3클럭신호(CLK3)가 공급되면 제 10트랜지스터(M10)가 턴-온된다. 제 10트랜지스터(M10)가 턴-온되면 제 2노드(N2)와 제 5노드(N5)가 전기적으로 접속된다. 이때, 제 4트랜지스터(M4)가 턴-온 상태를 유지함과 동시에 제 11트랜지스터(M11)가 턴-오프 상태를 유지하기 때문에 제 2노드(N2)는 제 1전원(VDD)의 전압을 유지한다.

- [0065] 제 3클럭신호(CLK3)가 공급된 후 다음 수평기간에 제 2입력단자(34)로 제 2클럭신호(CLK2)가 공급된다. 이때, 제 6트랜지스터(M6)가 턠-온 상태로 설정되기 때문에 제 6노드(N6)로는 제 2클럭신호(CLK2)가 공급된다. 제 6노드(N6)로 공급된 제 2클럭신호(CLK2)는 샘플링신호로써 제 2 출력단자(38)를 경유하여 다음 단 스테이지로 공급된다. 한편, 제 6노드(N2)로 제 2클럭신호(CLK2)가 공급될 때 제 3커패시터(C3)의 커플링에 의하여 제 3노드(N3)의 전압도 하강된다. 따라서, 제 6트랜지스터(M6)는 안정적으로 턠-온 상태를 유지한다.
- [0066] 추가적으로, 제 2입력단자(34)로 공급된 제 2클럭신호(CLK2)는 제 1커패시터(C1)의 커플링에 의하여 제 2노드(N2)로 전달된다. 여기서, 제 2노드(N2)는 제 1전원(VDD)을 공급받기 때문에 전압변화없이 제 1전원(VDD)의 전압을 유지한다.
- [0067] 이후, 제 3입력단자(35)로 제 3클럭신호(CLK3)가 공급된다. 제 3클럭신호(CLK3)가 공급되면 제 10트랜지스터(M10)가 턠-온된다. 제 10트랜지스터(M10)가 턠-온되면 제 2노드(N2)와 제 5노드(N5)가 전기적으로 접속된다. 이때, 제 4트랜지스터(M4)가 턠-온 상태를 유지함과 동시에 제 11트랜지스터(M11)가 턠-오프 상태를 유지하기 때문에 제 2노드(N2)는 제 1전원(VDD)의 전압을 유지한다.
- [0068] 제 3클럭신호(CLK3)가 공급된 후 다음 수평기간에 시작신호(FLM)의 공급이 중단(즉, 하이전압)됨과 아울러 제 1 입력단자(33)로 제 1클럭신호(CLK1)가 공급된다.
- [0069] 제 1클럭신호(CLK1)가 공급되면 제 3트랜지스터(M3), 제 5트랜지스터(M5) 및 제 9트랜지스터(M9)가 턠-온된다.
- [0070] 제 3트랜지스터(M3)가 턠-온되면 제 1노드(N1)와 제 4입력단자(36)가 전기적으로 접속된다. 이때, 제 1노드(N1)로 하이전압이 공급되기 때문에 제 1트랜지스터(M1), 제 4트랜지스터(M4) 및 제 8트랜지스터(M8)가 턠-오프된다. 제 1트랜지스터(M1)가 턠-오프되면 제 1 출력단자(37)는 플로팅상태로 설정된다. 이 경우, 제 1 출력단자(37)는 이전 기간의 출력신호인 하이전압을 유지한다.
- [0071] 실제로, 발광 제어선(E1)으로 공급된 발광 제어신호는 화소들(50)로 공급되기 때문에 화소들 각각의 커패시터에 의하여 충전된다. 따라서, 제 1 출력단자(37)가 플로팅 상태로 설정되더라도 화소들(50) 및 발광 제어선의 기생 커패시터 등에 의하여 이전 기간의 출력전압을 유지한다.
- [0072] 제 5트랜지스터(M5)가 턠-온되면 제 3노드(N3)로 하이전압이 공급되고, 이에 따라 제 6트랜지스터(M6)가 턠-오프된다. 제 6트랜지스터(M6)가 턠-오프되면 제 6노드(N6)와 제 2입력단자(34)의 전기적 접속이 차단된다. 이때, 제 3커패시터(C3)는 제 6트랜지스터(M6)의 턠-오프에 대응하는 전압을 충전한다.
- [0073] 제 9트랜지스터(M9)가 턠-온되면 제 4노드(N4)와 제 2전원(VSS)의 전기적 접속된다. 이때, 제 4노드(N4)는 제 2전원(VSS)의 전압을 공급받고, 이에 따라 제 11트랜지스터(M11)가 턠-온된다. 제 11트랜지스터(M11)가 턠-온되면 제 5노드(N5)와 제 3입력단자(35)가 전기적으로 접속된다. 한편, 제 5커패시터(C5)에는 제 11트랜지스터(M11)의 턠-온에 대응하는 전압이 저장된다.
- [0074] 이후, 제 3입력단자(35)로 제 3클럭신호(CLK3)가 공급된다. 제 3클럭신호(CLK3)가 공급되면 제 10트랜지스터(M10)가 턠-온된다. 제 10트랜지스터(M10)가 턠-온되면 제 5노드(N5)를 경유하여 제 2노드(N2)와 제 3입력단자(35)가 전기적으로 접속된다. 이때, 제 2노드(N2)로는 제 3클럭신호(CLK3), 즉 로우전압이 공급된다. 제 2노드(N2)로 로우전압이 공급되면 제 2트랜지스터(M2)가 턠-온되고, 이에 따라 제 1 출력단자(37)로 제 2전원(VSS)의 전압이 출력된다. 이 경우, 발광 제어선(E1)으로 발광 제어신호의 공급이 중단된다. 제 1 출력단자(37)로 제 2전원(VSS)이 공급되면 제 7트랜지스터(M7)가 턠-온된다. 제 7트랜지스터(M7)가 턠-온되면 제 6노드(N6)로 제 1전원(VDD)의 전압이 공급된다.
- [0075] 한편, 본원 발명에서는 제 2트랜지스터(M2)가 안정적으로 턠-온될 수 있도록 제 3클럭신호(CLK3)가 제 2전원(VSS)보다 낮은 전압으로 설정될 수 있다. 이후, 스테이지(321)는 다음번 시작신호(FLM)가 공급되기 전까지 제 1 출력단자(37)로 제 1전원(VSS)의 전압을 출력한다.
- [0076] 추가적으로, 본원 발명에서는 제 2클럭신호(CLK2)가 공급될 때마다 제 1커패시터(C1)의 커플링에 의하여 제 2노드(N2)의 전압이 하강된다. 따라서, 제 2노드(N2)의 전압은 안정적으로 로우전압을 유지하고, 이에 따라 제 1 출력단자(37)로 제 2전원(VSS)의 전압을 안정적으로 출력할 수 있다.
- [0077] 한편, 샘플링신호는 제 2클럭신호(CLK2)와 동기되도록 다음번 스테이지로 공급된다.(다음번 스테이지는 제 1 입력단자로 제 2클럭신호(CLK2)가 공급된다.) 이 경우, 다음번 스테이지는 샘플링신호를 이용하여 안정적으로 발광 제어신호를 출력한다.

- [0078] 추가적으로 도 4에는 시작신호(FLM)에 대응하여 하나의 샘플링신호가 생성되는 것으로 도시되었지만 본원 발명이 이에 한정되지는 않는다. 예를 들어, 시작신호(FLM)가 2개의 제 1클럭신호(CLK1)와 중첩되는 경우 2개의 샘플링신호가 다음번 스테이지로 공급된다. 따라서, 본원 발명에서는 시작신호(FLM)의 폭을 제어함으로써 벌광 제어신호의 폭을 자유롭게 조절할 수 있다.
- [0079] 도 5는 도 2에 도시된 스테이지의 제 2실시예를 나타내는 도면이다. 도 5를 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
- [0080] 도 5를 참조하면, 본 발명의 제 2실시예에 의한 스테이지(321)는 양방향 구동을 위하여 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)를 더 구비한다.
- [0081] 제 12트랜지스터(M12)는 제 4입력단자(36)와 제 3트랜지스터(M3) 사이에 접속된다. 그리고, 제 12트랜지스터(M12)의 게이트전극은 제 1제어신호(CS1)를 공급받는다. 이와 같은 제 12트랜지스터(M12)는 제 1제어신호(CS1)가 공급될 때 턴-온된다.
- [0082] 제 13트랜지스터(M13)는 제 5입력단자(39)와 제 5트랜지스터(M5)(또는 제 1제어부) 사이에 접속된다. 그리고, 제 13트랜지스터(M13)의 게이트전극은 제 2제어신호(CS2)를 공급받는다. 이와 같은 제 13트랜지스터(M13)는 제 2제어신호(CS2)가 공급될 때 턴-온된다. 제 5입력단자(39)는 시작신호 또는 다음단 스테이지의 샘플링 신호를 공급받는다.
- [0083] 여기서, 제 1제어신호(CS1) 및 제 2제어신호(CS2)는 서로 다른 시간에 공급된다. 예를 들어, 벌광 제어신호가 제 1방향(패널의 위에서 아래로)으로 공급되는 경우 제 1제어신호(CS1)가 공급되어 제 12트랜지스터(M12)가 턴-온되고, 제 13트랜지스터(M13)가 턴-오프 상태를 유지한다. 그리고, 벌광 제어신호가 제 2방향(패널의 아래에서 위로)으로 공급되는 경우 제 2제어신호(CS2)가 공급되어 제 13트랜지스터(M13)가 턴-온되고, 제 12트랜지스터(M12)가 턴-오프 상태를 유지하다.
- [0084] 이와 같은 본 발명의 제 2실시예에 의한 스테이지(321)는 양방향 구동을 위하여 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 추가될 뿐 동작과정은 도 3에 도시된 제 1실시예와 동일하다.
- [0085] 도 6은 도 2에 도시된 스테이지의 제 3실시예를 나타내는 도면이다. 도 6을 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
- [0086] 도 6을 참조하면, 본 발명의 제 3실시예에 의한 스테이지(321)는 제 1노드(N1)와 제 2전원(VSS) 사이에 접속되는 제 14트랜지스터(M14)를 더 구비한다. 제 14트랜지스터(M14)는 리셋신호(Reset)가 공급될 때 턴-온되어 제 2전원(VSS)의 전압을 제 1노드(N1)로 공급한다. 제 1노드(N1)로 제 2전원(VSS)이 공급되면 제 1트랜지스터(M1)가 턴-온되고, 이에 따라 제 1출력단자(37)로 제 1전원(VDD)의 전압이 공급된다.
- [0087] 여기서, 리셋신호(Reset)는 전원의 온 및/또는 오프시에 모든 스테이즈들(321 내지 32n)로 공통적으로 공급된다. 이와 같이 전원의 온 및/또는 오프시에 리셋신호(Reset)가 공급되면 벌광 제어선들(E1 내지 En)로 벌광 제어신호가 공급되고, 이에 따라 화소들(50)이 비벌광 상태로 설정된다. 즉, 본원 발명의 제 3실시예에서는 리셋신호를 이용하여 전원의 온 및/또는 오프시에 과전류가 흐르거나 불필요한 빛이 생성되는 것을 방지할 수 있다.
- [0088] 추가적으로, 도 2에서는 제 3클럭신호(CLK3)가 모든 스테이지들(321 내지 32n)로 공급되는 것으로 도시되었지만 본 발명은 이에 한정되지 않는다. 일례로, 짹수 및 홀수 스테이지들 각각은 서로 다른 라인을 경유하여 제 3클럭신호(CLK3)가 공급될 수 있다. 그러면, 제 3클럭신호(CLK3)의 부하가 최소화되어 구동의 안정성을 향상시킬 수 있다.
- [0089] 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.

부호의 설명

[0090]

10 : 주사 구동부

20 : 데이터 구동부

30 : 발광제어선 구동부

33,34,35,36,39 : 입력단자

37,38 : 출력단자

40 : 화소부


50 : 화소

60 : 타이밍 제어부


321,322,323,32n : 스테이지

도면


도면1




도면2




도면3




도면4



도면5



도면6



专利名称(译)	发射控制线驱动器和使用其的有机发光显示器		
公开(公告)号	KR101944465B1	公开(公告)日	2019-02-07
申请号	KR1020110001419	申请日	2011-01-06
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	장환수 변창수		
发明人	장환수 변창수		
IPC分类号	G09G3/3266 G11C19/18 G11C19/28		
CPC分类号	G09G3/3266 G09G2300/0861 G09G2310/0262 G09G2310/0283 G09G2310/0286 G09G2330/025 G09G2330/027 G11C19/184 G11C19/28		
代理人(译)	강신섭 Munyongho Yiyongwoo		
审查员(译)	这蓬莱		
其他公开文献	KR1020120080008A		
外部链接	Espacenet		

摘要(译)

发射控制线驱动器能够确保输出的稳定性并且能够自由地控制发射控制信号的宽度。发射控制线驱动器包括分别耦合到发射控制线 (E1) 的多个级 (321)。每个级包括被配置为输出发射控制信号的多个晶体管 (M1-M14)。可以控制发射控制信号的宽度以对应于起始信号的宽度。此外，简化了级的电路结构。