



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2014-0142501
(43) 공개일자 2014년12월12일

(51) 국제특허분류(Int. Cl.)
H01L 51/50 (2006.01) H05B 33/10 (2006.01)
(21) 출원번호 10-2013-0063955
(22) 출원일자 2013년06월04일
심사청구일자 없음

(71) 출원인
삼성디스플레이 주식회사
경기도 용인시 기흥구 삼성2로 95 (농서동)
(72) 발명자
박승규
경기도 화성시 동탄중앙로 171 시범다운마을우남
퍼스트빌아파트 351동 802호
(74) 대리인
박영우


전체 청구항 수 : 총 15 항

(54) 발명의 명칭 표시 장치 및 그 제조 방법

(57) 요약

표시 장치는 화소 영역 및 화소 영역을 포위하는 주변영역을 포함하는 제 1기판, 제1 기판 상에 배치되는 애노드 전극(anode electrode), 제1 기판 상의 양측부에 배치되며 화소 영역과 주변 영역을 정의하는 화소 정의막(pixel defined layer: PDL), 애노드 전극 및 화소 정의막 상에 배치되고, 애노드 전극과 화소 정의막을 커버하며 광을 발생시키는 발광층, 발광층 상에 배치되고, 발광층을 커버하며 발광층에 전류를 인가하고 서로 적층된 복수개의 도전층들을 포함하는 다층 복합체(multi layer complex), 다층 복합체 상에 배치되고, 다층 복합체를 커버하는 보호 절연막 및 보호 절연막 상에 배치되고, 제1 기판과 대향하는 제2 기판을 포함한다.

대 표 도 - 도2



특허청구의 범위

청구항 1

화소 영역 및 상기 화소 영역을 포위하는 주변영역을 포함하는 제 1기판;

상기 제1 기판 상에 배치되는 애노드 전극(anode electrode);

상기 제1 기판 상의 양측부에 배치되며 상기 화소 영역과 상기 주변 영역을 정의하는 화소 정의막(pixel defined layer: PDL);

상기 애노드 전극 및 상기 화소 정의막 상에 배치되고, 상기 애노드 전극과 상기 화소 정의막을 커버하며 광을 발생시키는 발광층;

상기 발광층 상에 배치되고, 상기 발광층을 커버하며 상기 발광층에 전류를 인가하고 서로 적층된 복수개의 도전층들을 포함하는 다층 복합체(multi layer complex);

상기 다층 복합체 상에 배치되고, 상기 다층 복합체를 커버하는 보호 절연막; 및

상기 보호 절연막 상에 배치되고, 상기 제1 기판과 대향하는 제2 기판을 포함하는 표시 장치.

청구항 2

제 1 항에 있어서, 상기 다층 복합체는 제1 캐소드 전극(1st cathode electrode), 버퍼층(buffer layer) 및 제 2 캐소드 전극(2nd cathode electrode)을 포함하는 것을 특징으로 하는 표시 장치.

청구항 3

제 2 항에 있어서, 상기 제1 캐소드 전극은 상기 발광층 상에 배치되고, 상기 발광층을 커버하는 것을 특징으로 하는 표시 장치.

청구항 4

제 2 항에 있어서, 상기 제2 캐소드 전극은 상기 버퍼층 상에 배치되고, 상기 버퍼층을 커버하는 것을 특징으로 하는 표시 장치.

청구항 5

제 2 항에 있어서, 상기 버퍼층은 상기 제1 캐소드 전극과 상기 제2 캐소드 전극 사이의 표시영역에 배치되는 것을 특징으로 하는 표시장치.

청구항 6

제 2 항에 있어서, 상기 제1 캐소드 전극의 두께는 상기 제2 캐소드 전극의 두께 보다 얇은 것을 특징으로 하는 표시 장치.

청구항 7

제 2 항에 있어서, 상기 제2 캐소드 전극은 상기 주변 영역에서 상기 제1 캐소드 전극과 전기적으로 연결되어 있는 것을 특징으로 하는 표시 장치.

청구항 8

제 1 항에 있어서, 상기 애노드 전극과 상기 발광층 사이에 파티클(particle)이 배치되는 것을 더 포함하는 것을 특징으로 하는 표시 장치.

청구항 9

제 8 항에 있어서, 상기 애노드 전극과 상기 발광층 사이에 배치된 상기 파티클을 커버하는 상기 다층 복합체를 더 포함하는 것을 특징으로 하는 표시 장치.

청구항 10

제1 기판 상에 애노드 전극(anode electrode)을 형성하는 단계;

상기 제1 기판 상의 양측부에 표시 영역과 주변 영역을 정의하는 화소 정의막(pixel defined layer: PDL)을 형성하는 단계;

상기 애노드 전극 및 상기 화소 정의막 상에 발광층을 형성하는 단계;

상기 발광층 상에 제1 캐소드 전극(1st cathode electrode)을 형성하는 단계;

상기 제1 캐소드 전극 상의 표시 영역에 버퍼층(buffer layer)을 형성하는 단계;

상기 버퍼층 상에 제2 캐소드 전극(2nd cathode electrode)을 형성하는 단계;

상기 제2 캐소드 상에 보호 절연막을 형성하는 단계; 및

상기 보호 절연막 상에 제2 기판을 형성하는 단계를 포함하는 표시 장치 제조 방법.

청구항 11

제 10 항에 있어서, 상기 제1 캐소드 전극의 두께는 상기 제2 캐소드 전극의 두께 보다 얇게 형성하는 것이 특징인 표시 장치 제조 방법.

청구항 12

제 10 항에 있어서, 상기 버퍼층 상에 형성되는 상기 제2 캐소드 전극은 상기 주변 영역에서 상기 제1 캐소드 전극과 전기적으로 연결되어 있는 것을 특징으로 하는 표시 장치 제조 방법.

청구항 13

제 10 항에 있어서, 상기 제1 캐소드 전극과 상기 제2 캐소드 전극 사이에 배치되는 상기 버퍼층은 패턴 마스크(patterned mask)를 사용하여 상기 표시 영역에 형성하는 것을 특징으로 하는 표시 장치 제조 방법.

청구항 14

제 10 항에 있어서, 상기 애노드 전극과 상기 발광층 사이에 파티클(particle)이 배치되는 것을 더 포함하는 것을 특징으로 하는 표시 장치 제조 방법.

청구항 15

제 10 항에 있어서, 상기 애노드 전극과 상기 발광층 사이에 배치된 상기 파티클을 커버하는 상기 다층 복합체를 더 포함하는 것을 특징으로 하는 표시 장치 제조 방법.

명세서

기술 분야

[0001] 본 발명은 표시 장치 및 그 제조방법에 관한 것이다. 보다 상세하게는, 본 발명은 다층 복합체를 구비하는 표시 장치 및 그 제조 방법에 관한 것이다.

배경 기술

[0002] 표시 장치는 통상적으로 유기 발광 소자, 이를 구동하기 위한 박막 트랜지스터를 포함한다. 표시 장치는 그 자체가 광을 발생시키거나 광을 투과시켜서 영상을 표시한다. 따라서 제조 과정에서 표시 장치에 파티클(particle)이 유입되는 경우 소자(device)간 단락 현상이 발생한다. 이런 단락 현상은 표시 장치에 암점(dark pixel)을 생성할 수 있다. 결과적으로, 암점은 표시 장치의 화질을 저하시킨다.

[0003] 따라서, 파티클이 유입되더라도 소자간 단락 현상을 개선하는 방법이 필요하다.

발명의 내용

해결하려는 과제

- [0004] 본 발명의 일 목적은 파티클에 의한 암점 생성을 제어하는 특성이 향상된 다층 복합체를 구비한 표시 장치를 제공하는 것이다.
- [0005] 본 발명의 다른 목적은 상기 표시 장치의 제조방법을 제공하는 것이다.
- [0006] 그러나, 본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

과제의 해결 수단

- [0007] 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 화소 영역 및 상기 화소 영역을 포위하는 주변영역을 포함하는 제 1기판, 상기 제1 기판 상에 배치되는 애노드 전극(anode electrode), 상기 제1 기판 상의 양측부에 배치되며 상기 화소 영역과 상기 주변 영역을 정의하는 화소 정의막(pixel defined layer: PDL), 상기 애노드 전극 및 상기 화소 정의막 상에 배치되고, 상기 애노드 전극과 상기 화소 정의막을 커버하며 광을 발생시키는 발광층, 상기 발광층 상에 배치되고, 상기 발광층을 커버하며 상기 발광층에 전류를 인가하고 서로 적층된 복수개의 도전층들을 포함하는 다층 복합체(multi layer complex), 상기 다층 복합체 상에 배치되고, 상기 다층 복합체를 커버하는 보호 절연막 및 상기 보호 절연막 상에 배치되고, 상기 제1 기판과 대향하는 제2 기판을 포함할 수 있다.
- [0008] 일 실시예에 의하면, 상기 다층 복합체는 제1 캐소드 전극(1st cathode electrode), 버퍼층(buffer layer) 및 제2 캐소드 전극(2nd cathode electrode)을 포함할 수 있다.
- [0009] 일 실시예에 의하면, 상기 제1 캐소드 전극은 상기 발광층 상에 배치되고, 상기 발광층을 커버할 수 있다.
- [0010] 일 실시예에 의하면, 상기 제2 캐소드 전극은 상기 버퍼층 상에 배치되고, 상기 버퍼층을 커버할 수 있다.
- [0011] 일 실시예에 의하면, 상기 버퍼층은 상기 제1 캐소드 전극과 상기 제2 캐소드 전극 사이의 표시영역에 배치될 수 있다.
- [0012] 일 실시예에 의하면, 상기 제1 캐소드 전극의 두께는 상기 제2 캐소드 전극의 두께 보다 얇을 수 있다.
- [0013] 일 실시예에 의하면, 상기 제2 캐소드 전극은 상기 주변 영역에서 상기 제1 캐소드 전극과 전기적으로 연결될 수 있다.
- [0014] 일 실시예에 의하면, 상기 애노드 전극과 상기 발광층 사이에 파티클(particle)이 배치되는 것을 더 포함할 수 있다.
- [0015] 일 실시예에 의하면, 상기 애노드 전극과 상기 발광층 사이에 배치된 상기 파티클을 커버하는 상기 다층 복합체를 더 포함할 수 있다.
- [0016] 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치 제조 방법은 제1 기판 상에 애노드 전극(anode electrode)을 형성하는 단계, 상기 제1 기판 상의 양측부에 표시 영역과 주변 영역을 정의하는 화소 정의막(pixel defined layer: PDL)을 형성하는 단계, 상기 애노드 전극 및 상기 화소 정의막 상에 발광층을 형성하는 단계, 상기 발광층 상에 제1 캐소드 전극(1st cathode electrode)을 형성하는 단계, 상기 제1 캐소드 전극 상의 표시 영역에 버퍼층(buffer layer)을 형성하는 단계, 상기 버퍼층 상에 제2 캐소드 전극(2nd cathode electrode)을 형성하는 단계, 상기 제2 캐소드 상에 보호 절연막을 형성하는 단계 및 상기 보호 절연막 상에 제2 기판을 형성하는 단계를 포함할 수 있다.
- [0017] 일 실시예에 의하면, 상기 제1 캐소드 전극의 두께는 상기 제2 캐소드 전극의 두께 보다 얇게 형성할 수 있다.
- [0018] 일 실시예에 의하면, 상기 버퍼층 상에 형성되는 상기 제2 캐소드 전극은 상기 주변 영역에서 상기 제1 캐소드 전극과 전기적으로 연결될 수 있다.
- [0019] 일 실시예에 의하면, 상기 제1 캐소드 전극과 상기 제2 캐소드 전극 사이에 배치되는 상기 버퍼층은 패턴 마스크(patterned mask)를 사용하여 상기 표시 영역에 형성할 수 있다.
- [0020] 일 실시예에 의하면, 상기 제1 캐소드 전극, 상기 제2 캐소드 전극 및 상기 버퍼층은 상기 표시 영역에서 암점(dark pixel) 생성을 제어할 수 있다.

[0021] 일 실시예에 의하면, 상기 애노드 전극과 상기 발광층 사이에 파티클(particle)이 배치되는 것을 더 포함할 수 있다.

발명의 효과

[0022] 본 발명의 실시예들에 따른 표시 장치는 다층 복합체를 포함함으로써, 애노드(anode)와 캐소드(cathode)의 접촉으로 인한 단락 현상을 방지할 수 있다.

[0023] 다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도면의 간단한 설명

[0024] 도 1은 본 발명의 다른 실시예에 따른 캐소드 전극을 구비한 표시 장치를 나타내는 단면도이다.

도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.

도 3은 도 2의 표시 장치에 파티클이 형성된 표시 장치를 나타내는 단면도이다.

도 4는 도 2의 표시 장치의 캐소드 두께에 따른 암점 발생 개수를 나타내는 그래프이다.

도 5는 도 2에 도시된 표시 장치의 제조방법을 나타내는 순서도이다.

발명을 실시하기 위한 구체적인 내용

[0025] 이하, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 그 제조 방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.

[0026] 본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어" 있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.

[0027] 본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

[0028] 제1, 제2 및 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들면, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.

[0029] 도 1은 본 발명의 다른 실시예에 따른 캐소드 전극을 구비한 표시 장치를 나타내는 단면도이다.

[0030] 도 1을 참조하면, 애노드 전극(130) 상에 파티클(330)이 형성되었을 경우 발광층(170)은 단락되고, 발광층(17

0)은 애노드 전극(130) 상에 고르게 형성되지 않으며, 발광층(170)은 파티클(330)을 포위하게 된다. 또한 발광층(170) 상에 형성되는 캐소드 전극(250)도 단락되고, 캐소드 전극(250)은 발광층(170) 상에 고르게 형성되지 않으며, 캐소드 전극(250)은 발광층(170)을 포위하게 된다. 이러한 경우 캐소드 전극(250)은 애노드 전극(130)과 접촉하게 된다. 결과적으로, 애노드 전극(130)과 상기 캐소드 전극(250)간에 단락 현상이 발생하고, 암점(dark pixel)이 생성 된다.

- [0031] 도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
- [0032] 도 2를 참조하면, 표시 장치(100)는 제1 기판(110), 애노드 전극(130), 화소 정의막(150), 발광층(170), 다층 복합체(multi layer complex)(300), 보호 절연막(190) 및 제2 기판(310)을 포함할 수 있다.
- [0033] 제1 기판(110)은 투명한 절연기판을 포함한다. 예를 들어, 제1 기판(110)은 글라스기판, 석영기판, 합성수지기판 등을 포함할 수 있다. 본 실시예에서, 제1 기판(110)은 박막 트랜지스터 글라스(thin film transistor: TFT glass)를 포함할 수 있다.
- [0034] 제2 기판(310)은 제1 기판(110)과 대향하도록 배치된다. 제2 기판(310)은 투명한 절연 물질을 포함한다. 제2 기판(310)은 글라스기판, 석영기판, 합성수지기판 등을 포함할 수 있다. 본 실시예에서, 제2 기판(310)은 인캡슐레이션 글라스(encapsulation glass)를 포함할 수 있다.
- [0035] 도 2에 도시된 바와 같이 제1 기판(110)은 화소 영역(I)과 주변 영역(II)을 포함할 수 있다.
- [0036] 애노드 전극(130)은 제1 기판(110)의 화소영역(I) 내에 배치된다. 애노드 전극(130)은 TCO(Transparent Conductive Oxide), ITO (Indium Tin Oxide) 또는 IZO (Indium Zinc Oxide)와 같은 투명 도전 전극으로 형성할 수 있다. 이러한 애노드 전극(130)은 투명 도전 전극으로 형성됨으로써 발광층(170)으로부터 생성된 광이 애노드 전극(130)을 통해 배면 발광을 할 수 있다.
- [0037] 화소 정의막(150)은 제1 기판(110)의 양측부에 배치되어 애노드전극(130)의 일부를 노출 시킨다. 화소 정의막(150)은 유기물질이나 무기 물질을 사용하여 형성될 수 있다. 예를 들면, 화소 정의막(150)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 화소 정의막(150)에 의해 애노드 전극(130)이 노출된 부분을 표시 장치(100)의 화소영역(I) 및 나머지 부분을 표시 장치(100)의 주변 영역(II)으로 정의할 수 있다.
- [0038] 발광층(170)은 애노드 전극(130) 및 화소 정의막(150) 상에 배치되고, 애노드 전극(130)과 화소 정의막(150)을 커버한다. 발광층(170)은 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3)등으로 형성할 수 있다. 발광층(170)은 구동회로(도시되지 않음)로부터 구동신호를 인가 받아 광을 발생시킨다. 발광층(170)에서 발생하는 광에 의해 표시 장치의 화소영역(I) 내에 영상이 표시된다.
- [0039] 화소 영역(I)은 제1 기판(110)의 중앙에 위치하고 주변영역(II)은 화소 영역(I)과 제1 기판(110)의 가장자리 사이에 배치되어 화소영역(I)을 커버한다.
- [0040] 다층 복합체(300)는 발광층(170) 상에 배치되고 발광층(170)을 커버한다.
- [0041] 본 실시예에서, 다층 복합체(300)는 제1 캐소드 전극(1st cathode electrode)(210), 버퍼층(buffer layer)(230) 및 제2 캐소드 전극(2nd cathode electrode)(250)을 포함할 수 있다.
- [0042] 제1 캐소드 전극(210)은 발광층(170) 상에 배치되고, 발광층(170)을 커버한다. 제1 캐소드 전극(210)은 알루미늄(Al)과 같은 금속 재료로 형성할 수 있다. 본 실시예에서, 표시 장치(100)가 배면 발광 구조를 갖는 경우, 제1 캐소드 전극(210)은 발광층(170)으로부터 광이 투과될 수 있다. 따라서 제1 캐소드 전극(210)의 두께는 1000 Å 이하로 형성될 수 있다.
- [0043] 또한, 제1 캐소드 전극(210)과 제2 캐소드 전극(250)의 두께가 두꺼워지면, 광의 투과율은 낮아지고 캐소드 전극의 전도도는 높아진다. 반면에, 제1 캐소드 전극(210)과 제2 캐소드 전극(250)의 두께가 얇아지면, 상기 광의 투과율은 높아지고 상기 캐소드 전극의 전도도는 낮아진다. 이처럼, 상기 투과율과 상기 전도도는 반비례하기 때문에 적당한 제1 캐소드 전극(210)의 두께와 제2 캐소드 전극(250)의 두께를 찾아야 한다. 따라서, 제1 캐소드 전극(210)의 두께와 제2 캐소드 전극(250)의 두께는 서로 의존하여 정의될 수 있다.
- [0044] 버퍼층(230)은 제1 캐소드 전극(210) 상에 배치된다. 버퍼층(230)은 제1 캐소드 전극(210) 전체를 커버하지 않

고 제1 캐소드 전극(210)의 화소영역(I) 상에 배치된다. 본 실시예에서, 버퍼층(230)은 캡핑층(capping layer)을 포함할 수 있다. 또한 버퍼층(230)은 실리콘 질화막, 실리콘 산화막, 금속 또는 금속 산화막 등의 무기막(154a)과, 아크릴레이트 등과 같은 유기막(154b)을 사용하여 형성될 수 있다. 예를 들면, 버퍼층(230)은 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 프린팅 공정 등을 이용하여 제1 캐소드 전극(210) 상에 형성될 수 있다. 다른 실시예에서, 버퍼층(230)은 미세 금속 마스크(fine metal mask: FMM) 공정을 이용하여 Strip 타입 또는 Mesh 타입으로 제1 캐소드 전극(210) 상에 형성될 수 있다.

[0045] 제2 캐소드 전극(250)은 버퍼층(230)층 상에 배치되고, 버퍼층(230)의 일부와 과 제1 캐소드 전극(210)의 일부를 커버한다. 제2 캐소드 전극(250)은 알루미늄(Al)과 같은 금속 재료로 형성할 수 있다. 본 실시예에서, 표시 장치(100)가 배면 발광 구조를 갖는 경우, 제2 캐소드 전극(250)은 반사율이 높은 금속, 반사성을 갖는 합금 등을 사용하여 형성될 수 있다. 또한, 화소영역(I)에서 제1 캐소드 전극(210)과 제2 캐소드 전극(250) 사이에 버퍼층(230)이 형성되어 제1 캐소드 전극(210)과 제2 캐소드 전극(250)은 접촉되지 않는다. 그러나 주변 영역(II)에서 제1 캐소드 전극(210)과 제2 캐소드 전극(250)은 전기적으로 회로가 구성(도시하지 않음)되어 연결될 수 있다. 따라서, 패널 전체에서 저항 증가 없이 전하의 이동이 가능하다.

[0046] 보호 절연막(190)은 다층 복합체(300) 상에 배치되고, 다층 복합체(300)를 커버한다. 보호 절연막(190)은 실리콘 산화물(SiO_x) 또는 실리콘 질화물(SiN_x)로 형성될 수 있다.

[0047] 도 3은 도 2의 표시 장치에 파티클이 형성된 표시 장치를 나타내는 단면도이다.

[0048] 도 3을 참조하면, 표시 장치(100)는 제1 기판(110), 애노드 전극(130), 화소 정의막(150), 파티클(particle)(330), 발광층(170), 다층 복합체(multi layer complex)(300), 보호 절연막(190) 및 제2 기판(310)을 포함할 수 있다.

[0049] 제1 기판(110)은 투명한 절연기판을 포함한다. 예를 들어, 제1 기판(110)은 글라스기판, 석영기판, 합성수지기판 등을 포함할 수 있다. 본 실시예에서, 제1 기판(110)은 박막 트랜지스터 글라스(thin film transistor: TFT glass)를 포함할 수 있다.

[0050] 제2 기판(310)은 제1 기판(110)과 대향하도록 배치된다. 제2 기판(310)은 투명한 절연 물질을 포함한다. 제2 기판(310)은 글라스기판, 석영기판, 합성수지기판 등을 포함할 수 있다. 본 실시예에서, 제2 기판(310)은 인캡슐레이션 글라스(encapsulation glass)를 포함할 수 있다.

[0051] 도 3에 도시된 바와 같이 제1 기판(110)은 화소 영역(I)과 주변 영역(II)을 포함할 수 있다.

[0052] 애노드 전극(130)은 제1 기판(110)의 화소영역(I) 내에 배치된다. 애노드 전극(130)은 TCO(Transparent Conductive Oxide), ITO (Indium Tin Oxide) 또는 IZO (Indium Zinc Oxide)와 같은 투명 도전 전극으로 형성할 수 있다. 이러한 애노드 전극(130)은 투명 도전 전극으로 형성됨으로써 발광층(170)으로부터 생성된 광이 애노드 전극(130)을 통해 배면 발광을 할 수 있다.

[0053] 화소 정의막(150)은 제1 기판(110)의 양측부에 배치되어 애노드전극(130)의 일부를 노출 시킨다. 화소 정의막(150)은 유기물질이나 무기 물질을 사용하여 형성될 수 있다. 예를 들면, 화소 정의막(150)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 화소 정의막(150)에 의해 애노드전극(130)이 노출된 부분을 표시 장치(100)의 화소영역(I) 및 나머지 부분을 표시 장치(100)의 주변 영역(II)으로 정의할 수 있다.

[0054] 파티클(330)은 애노드전극(130) 상에 배치될 수 있다. 파티클(330)은 박막 트랜지스터를 제거하는 과정에서 발생하는 이물질, 기판을 이동하는 과정에서 발생하는 이물질 또는 유기 전계 발광 소자 진공 챔버 안에 있던 이물질 등을 포함할 수 있다. 종래 기술에 있어서, 애노드 전극(130) 상에 파티클(330)이 배치되는 경우, 파티클(330) 상에 발광층(170)이 형성되면 발광층(170)이 균일하게 형성되지 않는다. 결과적으로, 표시 장치(100)에는 암점이 발생될 수 있다(도 1을 참조).

[0055] 발광층(170)은 애노드 전극(130) 및 화소 정의막(150) 상에 배치되고, 애노드 전극(130)과 화소 정의막(150)을 커버한다. 이 때, 애노드 전극(130) 상에 파티클(330)이 존재한다면, 발광층(170)은 파티클(330)을 포위하며 균일하게 형성될 수 있다. 결과적으로, 발광층(170)은 파티클(330)에 의해 단락 현상이 일어나지 않는다. 발광층(170)은 프탈로시아닌(CuPc : copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘($\text{N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine}$: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-

hydroxyquinoline aluminum)(Alq3)등으로 형성할 수 있다. 발광층(170)은 구동회로(도시되지 않음)로부터 구동 신호를 인가 받아 광을 발생시킨다. 발광층(170)에서 발생하는 광에 의해 표시 장치의 화소영역(I) 내에 영상이 표시된다.

- [0056] 화소 영역(I)은 제1 기관(110)의 중앙에 위치하고 주변영역(II)은 화소 영역(I)과 제1 기관(110)의 가장자리 사이에 배치되어 화소영역(I)을 커버한다.
- [0057] 다층 복합체(300)는 발광층(170) 상에 배치되고 발광층(170)을 커버한다.
- [0058] 본 실시예에서, 다층 복합체(300)는 제1 캐소드 전극(1st cathode electrode)(210), 버퍼층(buffer layer)(230) 및 제2 캐소드 전극(2nd cathode electrode)(250)을 포함할 수 있다.
- [0059] 제1 캐소드 전극(210)은 발광층(170) 상에 배치되고, 발광층(170)을 커버한다. 이 때, 애노드 전극(130) 상에 파티클(330)이 존재한다면, 발광층(170)은 파티클(330)을 포위하며 형성될 수 있다. 또한, 제1 캐소드 전극(210)도 발광층(170)을 포위하며 균일하게 형성될 수 있다. 결과적으로, 제1 캐소드 전극(210)은 파티클(330)에 의해 단락 현상이 일어나지 않는다. 제1 캐소드 전극(210)은 알루미늄(Al)과 같은 금속 재료로 형성할 수 있다.
- [0060] 본 실시예에서, 표시 장치(100)가 배면 발광 구조를 갖는 경우, 제1 캐소드 전극(210)은 발광층(170)으로부터 광이 투과될 수 있다. 따라서 제1 캐소드 전극(210)의 두께는 1000Å 이하로 형성될 수 있다. 또한, 제1 캐소드 전극(210)과 제2 캐소드 전극(250)의 두께가 두꺼워지면, 광의 투과율은 낮아지고 캐소드 전극의 전도도는 높아진다. 반면에, 제1 캐소드 전극(210)과 제2 캐소드 전극(250)의 두께가 얇아지면, 상기 광의 투과율은 높아지고 상기 캐소드 전극의 전도도는 낮아진다. 이처럼, 상기 투과율과 상기 전도도는 반비례하기 때문에 적당한 제1 캐소드 전극(210)의 두께와 제2 캐소드 전극(250)의 두께를 찾아야 한다. 따라서, 제1 캐소드 전극(210)의 두께와 제2 캐소드 전극(250)의 두께는 서로 의존하여 정의될 수 있다.
- [0061] 버퍼층(230)은 제1 캐소드 전극(210) 상에 배치된다. 버퍼층(230)은 제1 캐소드 전극(210) 전체를 커버하지 않고 제1 캐소드 전극(210)의 화소영역(I) 상에 배치된다. 이 때, 애노드 전극(130) 상에 파티클(330)이 존재한다면, 발광층(170)은 파티클(330)을 포위하며 형성될 수 있고, 제1 캐소드 전극(210)도 발광층(170)을 포위하며 균일하게 형성될 수 있으며, 버퍼층(230)도 제1 캐소드 전극(210)을 포위하며 균일하게 형성될 수 있다.
- [0062] 결과적으로, 버퍼층(230)은 파티클(330)에 의해 단락 현상이 일어나지 않는다. 본 실시예에서, 버퍼층(230)은 캡핑층(capping layer)을 포함할 수 있다. 또한 버퍼층(230)은 실리콘 질화막, 실리콘 산화막, 금속 또는 금속 산화막 등의 무기막(154a)과, 아크릴레이트 등과 같은 유기막(154b)을 사용하여 형성될 수 있다. 예를 들면, 버퍼층(230)은 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 프린팅 공정 등을 이용하여 제1 캐소드 전극(210) 상에 형성될 수 있다. 다른 실시예에서, 버퍼층(230)은 미세 금속 마스크(fine metal mask: FMM) 공정을 이용하여 Strip 타입 또는 Mesh 타입으로 제1 캐소드 전극(210) 상에 형성될 수 있다.
- [0063] 제2 캐소드 전극(250)은 버퍼층(230)층 상에 배치되고, 버퍼층(230)의 일부와 제1 캐소드 전극(210)의 일부를 커버한다. 이 때, 애노드 전극(130) 상에 파티클(330)이 존재한다면, 발광층(170)은 파티클(330)을 포위하며 형성될 수 있고, 제1 캐소드 전극(210)도 발광층(170)을 포위하며 균일하게 형성될 수 있으며, 버퍼층(230)도 제1 캐소드 전극(210)을 포위하며 균일하게 형성될 수 있고, 제2 캐소드 전극(250)도 제1 캐소드 전극(210)의 일부와 버퍼층(230)의 일부를 포위하며 균일하게 형성될 수 있다. 제2 캐소드 전극(250)은 알루미늄(Al)과 같은 금속 재료로 형성할 수 있다. 본 실시예에서, 표시 장치(100)가 배면 발광 구조를 갖는 경우, 제2 캐소드 전극(250)은 반사율이 높은 금속, 반사성을 갖는 합금 등을 사용하여 형성될 수 있다. 또한, 화소영역(I)에서 제1 캐소드 전극(210)과 제2 캐소드 전극(250) 사이에 버퍼층(230)이 형성되어 제1 캐소드 전극(210)과 제2 캐소드 전극(250)은 접촉되지 않는다. 그러나 주변 영역(II)에서 제1 캐소드 전극(210)과 제2 캐소드 전극(250)은 전기적으로 회로가 구성(도시하지 않음)되어 연결될 수 있다. 따라서, 패널 전체에서 저항 증가 없이 전하의 이동이 가능하다.
- [0064] 보호 절연막(190)은 다층 복합체(300) 상에 배치되고, 다층 복합체(300)를 커버한다. 이 때, 애노드 전극(130) 상에 파티클(330)이 존재하는 경우, 보호 절연막(190)은 파티클(330)이 배치된 상부에 굴곡을 가지며 균일하게 형성될 수 있다. 보호 절연막(190)은 실리콘 산화물(SiO_x) 또는 실리콘 질화물(SiN_x)로 형성될 수 있다.
- [0065] 이와 같이, 표시 장치(100)는 다층 복합체(300)를 구비함으로써, 애노드 전극(130) 상에 파티클(330)이 존재하더라도 애노드 전극(130)과 제2 캐소드 전극(250)의 접촉을 방지할 수 있고 애노드 전극(130)과 제2 캐소드 전

극(250)간에 단락 현상을 예방할 수 있다. 결론적으로, 다층 복합체(300)는 암점 생성을 막을 수 있다.

- [0066] 도 4는 도 2의 표시 장치의 캐소드 두께에 따른 암점 발생 개수를 나타내는 그래프이다.
- [0067] 도 4를 참조하면, 실험적으로 캐소드 전극의 두께가 3000Å일 때 암점의 개수는 56개이고, 상기 캐소드 전극의 두께가 700Å일 때 상기 암점의 개수는 6개이다. 이와 같이, 상기 캐소드의 두께가 얇아질수록 상기 암점의 개수도 줄어드는 것이 실험적으로 증명되었다. 결론적으로, 표시 장치(100)를 제조할 경우, 상기 캐소드의 두께를 낮추어서 증착하는 것이 바람직하다.
- [0068] 도 5는 도 2에 도시된 표시 장치의 제조방법을 나타내는 순서도이다.
- [0069] 도 5를 참조하면, 제1 기관(110)의 화소영역(I) 내에 애노드 전극(130)을 증착한다(S510). 일 실시예에서, 애노드 전극(130)은 투명 도전 전극으로 형성할 수 있다. 다른 실시예에서, 애노드 전극(130) 상에 파티클(330)이 존재할 수 있다.
- [0070] 제1 기관(110)의 양측부에 배치되어 애노드 전극(130)의 일부를 노출 시키는 화소 정의막(150)을 증착한다(S520).
- [0071] 애노드 전극(130) 및 화소 정의막(150) 상에 배치되고, 애노드 전극(130)과 화소 정의막(150)을 커버하는 발광층(170)을 증착한다(S530). 실시예에 따라, 애노드 전극(130)과 발광층(170) 사이에 파티클(330)이 존재할 수 있다.
- [0072] 발광층(170) 상에 배치되는 제1 캐소드 전극(210)을 증착한다(S540). 또 다른 실시예에 따라 제1 캐소드 전극(210)은 얇게 형성할 수 있다.
- [0073] 제1 캐소드 전극(210) 상에 배치되는 버퍼층(230)을 증착한다(S550). 실시예에서, 버퍼층(230)은 캡핑층(capping layer)을 포함할 수 있다.
- [0074] 버퍼층(230) 상에 배치되는 제2 캐소드 전극(250)을 증착한다(S560). 일 실시예에서, 표시 장치(100)가 배면 발광 구조를 갖는 경우, 제2 캐소드 전극(250)은 반사율이 높은 금속, 반사성을 갖는 합금 등을 사용하여 형성될 수 있다.
- [0075] 제2 캐소드 전극(250) 상에 배치되는 보호 절연막(190)을 증착한다(S570). 실시예에서, 보호 절연막(190)은 실리콘 산화물(SiO_x) 또는 실리콘 질화물(SiN_x)로 형성될 수 있다.
- [0076] 보호 절연막(190) 상에 제2 기관(130)을 결합한다(S580).

산업상 이용가능성


- [0077] 본 발명은 유기 발광 표시 소자를 이용한 표시 장치를 구비하는 모든 시스템에 적용될 수 있다. 예를 들어, 본 발명은 노트북, 휴대폰, 스마트폰, 피디에이(PDA), 네비게이션, GPS 등에 적용될 수 있다.
- [0078] 이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

부호의 설명

- [0079]
- | | |
|----------------|-------------|
| 100: 표시 장치 | 110: 제1 기관 |
| 130: 애노드 전극 | 150: 화소 정의막 |
| 170: 발광층 | 190: 보호 절연막 |
| 210: 제1 캐소드 전극 | 230: 버퍼층 |
| 250: 제2 캐소드 전극 | 300: 다층 복합체 |
| 310: 제2 기관 | 330: 파티클 |
| I: 화소 영역 | II: 주변 영역 |


도면

도면1




도면2


100




도면3



도면4



도면5



专利名称(译)	显示装置和制造该装置的方法		
公开(公告)号	KR1020140142501A	公开(公告)日	2014-12-12
申请号	KR1020130063955	申请日	2013-06-04
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	PARK SEUNG KYU		
发明人	PARK, SEUNG KYU		
IPC分类号	H01L51/50 H05B33/10		
CPC分类号	H01L51/56 H01L51/5221 H01L27/3248 H01L27/3246 H01L51/5231 H01L2251/5392 H01L27/3209 H01L27/3258 H01L51/504 H05B33/10		
代理人(译)	PARK , YOUNG WOO		
外部链接	Espacenet		

摘要(译)

一种显示装置，包括第一基板，阳极，像素限定层，有机发光层，多层复合物，钝化绝缘层和第二基板。阳极电极设置在第一基板上。像素限定层设置在第一基板上，并在其上限定显示区域和周边区域。有机发光层设置在阳极电极和像素限定层上并覆盖阳极电极和像素限定层，并且配置为产生光。多层复合物设置在有机发光层上并覆盖有机发光层，并配置为向有机发光层施加电流。多层复合物包括彼此层叠的多个导电层。钝化绝缘层设置在多层复合物上并覆盖多层复合物。第二基板设置在钝化绝缘层上并对应于第一基板。

