



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2020-0063720
(43) 공개일자 2020년06월05일

(51) 국제특허분류(Int. Cl.)
G09G 3/3275 (2016.01)

(52) CPC특허분류
G09G 3/3275 (2013.01)
G09G 2310/0291 (2013.01)

(21) 출원번호 10-2018-0149806
(22) 출원일자 2018년11월28일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자
김태욱
경기도 파주시 월롱면 엘지로 245
이정운
경기도 파주시 월롱면 엘지로 245
이병재
경기도 파주시 월롱면 엘지로 245

(74) 대리인
이승찬


전체 청구항 수 : 총 14 항

(54) 발명의 명칭 데이터 구동부와 그를 포함한 유기발광 표시장치

(57) 요약

본 발명의 실시예에 따른 데이터 구동부는 제1 픽셀에 접속된 제1 데이터라인과 제2 픽셀에 접속된 제2 데이터라인과 상기 제1 및 제2 픽셀들에 공통으로 접속된 센싱라인을 구동한다. 이 데이터 구동부는 센싱 구동시 상기 제1 데이터라인과 상기 제2 데이터라인에 선택적으로 연결되어 해당 데이터라인에 센싱용 데이터전압을 공급하고, 디스플레이 구동시 상기 제1 데이터라인에 제1 디스플레이용 데이터전압을 공급하는 제1 앰프 유닛; 및 상기 센싱 구동시 상기 센싱라인에 기준전압을 공급한 후 상기 센싱라인으로부터 상기 제1 픽셀의 제1 픽셀 전류 또는 상기 제2 픽셀의 제2 픽셀 전류를 입력받고, 상기 디스플레이 구동시 상기 센싱라인에 상기 기준전압을 공급한 후 상기 제2 데이터라인에 제2 디스플레이용 데이터전압을 공급하는 제2 앰프 유닛을 포함하고, 상기 제1 앰프 유닛과 상기 제2 앰프 유닛은 각각 1개의 앰프를 포함한다.

대표도 - 도2



(52) CPC특허분류

G09G 2320/0295 (2013.01)

G09G 2330/021 (2013.01)

명세서

청구범위

청구항 1

제1 픽셀에 접속된 제1 데이터라인과 제2 픽셀에 접속된 제2 데이터라인과 상기 제1 및 제2 픽셀들에 공통으로 접속된 센싱라인을 구동하기 위한 데이터 구동부에 있어서,

센싱 구동시 상기 제1 데이터라인과 상기 제2 데이터라인에 선택적으로 연결되어 해당 데이터라인에 센싱용 데이터전압을 공급하고, 디스플레이 구동시 상기 제1 데이터라인에 제1 디스플레이용 데이터전압을 공급하는 제1 앰프 유닛; 및

상기 센싱 구동시 상기 센싱라인에 기준전압을 공급한 후 상기 센싱라인으로부터 상기 제1 픽셀의 제1 픽셀 전류 또는 상기 제2 픽셀의 제2 픽셀 전류를 입력받고, 상기 디스플레이 구동시 상기 센싱라인에 상기 기준전압을 공급한 후 상기 제2 데이터라인에 제2 디스플레이용 데이터전압을 공급하는 제2 앰프 유닛을 포함하고,

상기 제1 앰프 유닛과 상기 제2 앰프 유닛은 각각 1개의 앰프를 포함한 데이터 구동부.

청구항 2

제 1 항에 있어서,

상기 센싱 구동시 상기 제1 데이터라인과 상기 제2 데이터라인에 선택적으로 연결되어 해당 데이터라인에 픽셀 오프용 전원전압을 공급하는 기저 전원부; 및

상기 제2 앰프 유닛으로부터 입력된 상기 제1 픽셀 전류의 센싱 결과와 상기 제2 픽셀 전류의 센싱 결과를 디지털 센싱 결과 데이터로 변환하는 아날로그-디지털 컨버터를 더 포함한 데이터 구동부.

청구항 3

제 2 항에 있어서,

상기 제1 앰프 유닛은,

상기 센싱용 데이터전압과 상기 제1 디스플레이용 데이터전압을 생성하는 제1 디지털-아날로그 컨버터와, 상기 센싱용 데이터전압과 상기 제1 디스플레이용 데이터전압을 출력하는 제1 앰프를 포함하고,

상기 제2 앰프 유닛은,

상기 기준전압과 상기 제2 디스플레이용 데이터전압을 생성하는 제2 디지털-아날로그 컨버터와, 상기 기준전압과 상기 제2 디스플레이용 데이터전압을 출력함과 아울러 상기 제1 픽셀 전류 또는 상기 제2 픽셀 전류를 입력받는 제2 앰프와, 상기 제2 앰프의 출력단자와 상기 센싱라인 사이에 연결된 피드백 커패시터를 포함한 데이터 구동부.

청구항 4

제 3 항에 있어서,

상기 제1 앰프는 출력 버퍼로 동작하고,

상기 제2 앰프는 시간을 달리하여 출력 버퍼와 전류 적분기로 동작하는 데이터 구동부.

청구항 5

제 3 항에 있어서,

상기 기저 전원부와 상기 제1 데이터라인 간의 연결을 온/오프 시키는 제1 연결 스위치;

상기 기저 전원부와 상기 제2 데이터라인 간의 연결을 온/오프 시키는 제2 연결 스위치;

상기 제1 앰프의 출력단자를 상기 제1 데이터라인과 상기 제2 데이터라인에 선택적으로 연결하는 제3 연결 스위

치;

상기 제2 앰프의 출력단자를 상기 제2 데이터라인과 상기 아날로그-디지털 컨버터에 선택적으로 연결하는 제4 연결 스위치; 및

상기 제2 앰프의 출력단자와 상기 센싱라인 간의 연결을 온/오프 시키는 제5 연결 스위치를 더 포함한 데이터 구동부.

청구항 6

제 5 항에 있어서,

상기 제1 픽셀에 대한 센싱 구동과 상기 제2 픽셀에 대한 센싱 구동은 시간을 달리하여 수행되고,

상기 제1 픽셀에 대한 센싱 구동은 제1 셋업 기간, 제1 센싱 기간, 제1 샘플링 기간 순으로 진행되고,

상기 제2 픽셀에 대한 센싱 구동은 제2 셋업 기간, 제2 센싱 기간, 제2 샘플링 기간 순으로 진행되는 데이터 구동부.

청구항 7

제 6 항에 있어서,

상기 제1 셋업 기간에서,

상기 제1 연결 스위치는 오프 되고, 상기 제2 연결 스위치는 온 되고, 상기 제3 연결 스위치는 상기 제1 데이터 라인에 연결되고, 상기 제4 연결 스위치는 플로팅(floating)되고, 상기 제5 연결 스위치는 온 되며,

상기 제1 센싱 기간에서,

상기 제1 연결 스위치는 오프 되고, 상기 제2 연결 스위치는 온 되고, 상기 제3 연결 스위치는 상기 제1 데이터 라인에 연결되고, 상기 제4 연결 스위치는 플로팅(floating)되고, 상기 제5 연결 스위치는 오프 되며,

상기 제1 샘플링 기간에서,

상기 제1 연결 스위치는 오프 되고, 상기 제2 연결 스위치는 온 되고, 상기 제3 연결 스위치는 상기 제1 데이터 라인에 연결되고, 상기 제4 연결 스위치는 상기 아날로그-디지털 컨버터에 연결되고, 상기 제5 연결 스위치는 오프 되는 데이터 구동부.

청구항 8

제 7 항에 있어서,

상기 제1 셋업 기간에서,

상기 제1 앰프는 상기 제1 디지털-아날로그 컨버터에서 생성된 상기 센싱용 데이터전압을 상기 제1 데이터라인에 출력하는 출력 버퍼가 되고, 상기 제2 앰프는 상기 제2 디지털-아날로그 컨버터에서 생성된 상기 기준전압을 상기 센싱라인에 출력하는 출력 버퍼가 되고,

상기 제1 센싱 기간에서,

상기 제1 앰프는 상기 제1 디지털-아날로그 컨버터에서 생성된 상기 센싱용 데이터전압을 상기 제1 데이터라인에 출력하는 출력 버퍼가 되고, 상기 제2 앰프는 상기 센싱라인으로부터 입력된 상기 제1 픽셀 전류를 적분하는 전류 적분기가 되는 데이터 구동부.

청구항 9

제 6 항에 있어서,

상기 제2 셋업 기간에서,

상기 제1 연결 스위치는 온 되고, 상기 제2 연결 스위치는 오프 되고, 상기 제3 연결 스위치는 상기 제2 데이터 라인에 연결되고, 상기 제4 연결 스위치는 플로팅(floating)되고, 상기 제5 연결 스위치는 온 되며,

상기 제2 센싱 기간에서,

상기 제1 연결 스위치는 온 되고, 상기 제2 연결 스위치는 오프 되고, 상기 제3 연결 스위치는 상기 제2 데이터 라인에 연결되고, 상기 제4 연결 스위치는 플로팅(floating)되고, 상기 제5 연결 스위치는 오프 되며,

상기 제2 샘플링 기간에서,

상기 제1 연결 스위치는 온 되고, 상기 제2 연결 스위치는 오프 되고, 상기 제3 연결 스위치는 상기 제2 데이터 라인에 연결되고, 상기 제4 연결 스위치는 상기 아날로그-디지털 컨버터에 연결되고, 상기 제5 연결 스위치는 오프 되는 데이터 구동부.

청구항 10

제 9 항에 있어서,

상기 제2 셋업 기간에서,

상기 제1 앰프는 상기 제1 디지털-아날로그 컨버터에서 생성된 상기 센싱용 데이터전압을 상기 제2 데이터라인에 출력하는 출력 버퍼가 되고, 상기 제2 앰프는 상기 제2 디지털-아날로그 컨버터에서 생성된 상기 기준전압을 상기 센싱라인에 출력하는 출력 버퍼가 되고,

상기 제2 센싱 기간에서,

상기 제1 앰프는 상기 제1 디지털-아날로그 컨버터에서 생성된 상기 센싱용 데이터전압을 상기 제2 데이터라인에 출력하는 출력 버퍼가 되고, 상기 제2 앰프는 상기 센싱라인으로부터 입력된 상기 제2 픽셀 전류를 적분하는 전류 적분기가 되는 데이터 구동부.

청구항 11

제 5 항에 있어서,

상기 제1 픽셀에 대한 디스플레이 구동과 상기 제2 픽셀에 대한 디스플레이 구동은 동시에 수행되고,

상기 제1 픽셀과 상기 제2 픽셀에 대한 디스플레이 구동은 제1 프로그래밍 기간, 제2 프로그래밍 기간, 발광 기간 순으로 진행되는 데이터 구동부.

청구항 12

제 11 항에 있어서,

상기 제1 프로그래밍 기간에서,

상기 제1 연결 스위치와 상기 제2 연결 스위치는 오프 되고, 상기 제3 연결 스위치와 상기 제4 연결 스위치는 플로팅(floating)되고, 상기 제5 연결 스위치는 온 되며,

상기 제2 프로그래밍 기간과 상기 발광 기간에서,

상기 제1 연결 스위치와 상기 제2 연결 스위치는 오프 되고, 상기 제3 연결 스위치는 상기 제1 데이터라인에 연결되고, 상기 제4 연결 스위치는 상기 제2 데이터라인에 연결되고, 상기 제5 연결 스위치는 온 되는 데이터 구동부.

청구항 13

제 12 항에 있어서,

상기 제1 프로그래밍 기간에서,

상기 제2 앰프는 상기 제2 디지털-아날로그 컨버터에서 생성된 상기 기준전압을 상기 센싱라인에 출력하는 출력 버퍼가 되고,

상기 제2 프로그래밍 기간과 상기 발광 기간에서,

상기 제1 앰프는 상기 제1 디지털-아날로그 컨버터에서 생성된 상기 제1 디스플레이용 데이터전압을 상기 제1 데이터라인에 출력하는 출력 버퍼가 되고, 상기 제2 앰프는 상기 제2 디지털-아날로그 컨버터에서 생성된 상기

제2 디스플레이용 데이터전압을 상기 제2 데이터라인에 출력하는 출력 버퍼가 되는 데이터 구동부.

청구항 14

상기 청구항 제1항 내지 제13항 중 어느 한 항의 데이터 구동부; 및

상기 청구항 제1항 내지 제13항 중 어느 한 항의 상기 제1 픽셀, 상기 제2 픽셀, 상기 제1 데이터라인, 상기 제2 데이터라인, 및 상기 센싱라인이 구비된 표시패널을 포함한 유기발광 표시장치.

발명의 설명

기술 분야

[0001] 본 발명은 데이터 구동부와 그를 포함한 유기발광 표시장치에 관한 것이다.

배경 기술

[0002] 액티브 매트릭스 타입의 유기발광 표시장치는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)와 구동 TFT(Thin Film Transistor)를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 OLED에 흐르는 픽셀전류를 제어한다. 픽셀전류에 따라 OLED의 발광량과 화면의 휘도가 결정된다.

[0003] 구동 TFT의 문턱 전압과 전자 이동도 등은 픽셀의 구동 특성을 결정하므로 모든 픽셀들에서 동일해야 한다. 하지만, 공정 특성, 시변 특성 등 다양한 원인에 의해 픽셀들 간에 구동 특성이 달라질 수 있다. 이러한 구동 특성 차이는 휘도 편차를 초래하여 원하는 화상을 구현하는 데 제약이 된다. 픽셀들 간의 휘도 편차를 보상하기 위해, 픽셀들의 구동 특성을 센싱하고 그 센싱 결과를 기초로 입력 영상의 데이터를 보정하는 외부 보상 기술이 알려져 있다.

발명의 내용

해결하려는 과제

[0004] 외부 보상 기술은 데이터 구동부에 포함된 전류 적분기를 이용하여 픽셀들의 구동 특성을 센싱한다. 종래의 데이터 구동부에는 전류 적분기를 구성하기 위한 적분기 앰프와, 디지털-아날로그 컨버터(Digital to Analog Converter, 이하 DAC라 함)에 연결된 버퍼 앰프가 독립적으로 복수개씩 포함되어 있다. 각 버퍼 앰프는 표시패널의 데이터라인에 연결되며, 데이터라인으로 디스플레이용 데이터전압 또는 센싱용 데이터전압을 출력한다. 디스플레이용 데이터전압과 센싱용 데이터전압은 픽셀 전류를 온 시키기 위한 전압이다. 각 적분기 앰프는 표시패널의 센싱라인에 연결되며, 센싱라인으로부터 픽셀 전류를 입력 받는다.

[0005] 디스플레이 구동시에는 버퍼 앰프들만이 동작하여 해당 데이터라인에 디스플레이용 데이터전압을 출력하고, 적분기 앰프들은 동작하지 않는다. 적분기 앰프들은 센싱 구동시에만 동작한다. 센싱 구동시에는 동일한 적분기 앰프에 연결된 픽셀들이 동시에 센싱될 수 없으므로, 한 픽셀에 연결된 버퍼 앰프만이 센싱용 데이터전압을 출력하고, 다른 픽셀에 연결된 버퍼 앰프는 픽셀 전류를 오프 시키기 위한 별도의 오프 전압을 출력한다.

[0006] 이와 같이, 종래의 데이터 구동부는 데이터라인의 개수만큼의 버퍼 앰프가 필요하고 센싱 라인의 개수만큼의 적분기 앰프가 필요하여, 드라이버 IC(Integrated Circuit)의 칩 사이즈와 소비 전력이 커지는 문제가 있다.

[0007] 따라서, 본 발명은 앰프 공용화를 통해 구동에 필요한 앰프 개수를 줄일 수 있도록 한 데이터 구동부와 그를 포함한 유기발광 표시장치를 제공한다.

과제의 해결 수단

[0008] 본 발명의 실시예에 따른 데이터 구동부는 제1 픽셀에 접속된 제1 데이터라인과 제2 픽셀에 접속된 제2 데이터라인과 상기 제1 및 제2 픽셀들에 공통으로 접속된 센싱라인을 구동한다. 이 데이터 구동부는 센싱 구동시 상기 제1 데이터라인과 상기 제2 데이터라인에 선택적으로 연결되어 해당 데이터라인에 센싱용 데이터전압을 공급하고, 디스플레이 구동시 상기 제1 데이터라인에 제1 디스플레이용 데이터전압을 공급하는 제1 앰프 유닛; 및 상기 센싱 구동시 상기 센싱라인에 기준전압을 공급한 후 상기 센싱라인으로부터 상기 제1 픽셀의 제1 픽셀 전류 또

는 상기 제2 픽셀의 제2 픽셀 전류를 입력받고, 상기 디스플레이 구동시 상기 센싱라인에 상기 기준전압을 공급한 후 상기 제2 데이터라인에 제2 디스플레이용 데이터전압을 공급하는 제2 앰프 유닛을 포함하고, 상기 제1 앰프 유닛과 상기 제2 앰프 유닛은 각각 1개의 앰프를 포함한다.

발명의 효과

- [0009] 본 발명의 데이터 구동부는 2개의 픽셀들에 연결된 2개의 데이터라인들과 2개의 픽셀들에 공통으로 연결된 1개의 센싱라인을 2개의 앰프들로 구동한다. 종래에는 3개의 신호라인들을 구동하기 위해 3개의 앰프들이 필요했는데, 본 발명은 앰프 공용화를 통해 2개의 앰프들로 3개의 신호라인들을 구동하여 센싱 구동과 디스플레이 구동을 구현한다. 본 발명에 따르면, 드라이버 IC(D-IC)(20)의 칩 사이즈와 소비 전력이 줄어드는 효과가 있다.
- [0010] 또한, 본 발명의 데이터 구동부는 센싱 구동에 더 필요한 픽셀 오프용 전원전압을 데이터라인들에 공급한다. 종래에 픽셀 오프용 전원전압이 앰프를 통해 생성되었기 때문에, 앰프 동작에 따른 전력 소모가 컸었다. 본 발명은 데이터 구동부 내에 픽셀 오프용 전원전압을 공급하는 기저 전원부를 더 포함함으로써, 전력 소모가 큰 앰프 동작을 최소화할 수 있다.
- [0011] 본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도면의 간단한 설명

- [0012] 도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면이다.
- 도 2는 본 발명의 실시예에 따른 데이터 구동부와 표시패널의 연결 상태를 보여주는 블록 구성도이다.
- 도 3은 본 발명의 실시예에 따른 제1 픽셀과 제2 픽셀의 등가 회로도이다.
- 도 4는 본 발명의 실시예에 따른 데이터 구동부의 구체적 회로도이다.
- 도 5a와 도 5b는 제1 픽셀에 대한 센싱 구동시 제1 셋업 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- 도 6a와 도 6b는 제1 픽셀에 대한 센싱 구동시 제1 센싱 기간과 제1 샘플링 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- 도 7a와 도 7b는 제2 픽셀에 대한 센싱 구동시 제2 셋업 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- 도 8a와 도 8b는 제2 픽셀에 대한 센싱 구동시 제2 센싱 기간과 제2 샘플링 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- 도 9a와 도 9b는 제1 픽셀과 제2 픽셀에 대한 디스플레이 구동시 제1 프로그래밍 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- 도 10a와 도 10b는 제1 픽셀과 제2 픽셀에 대한 디스플레이 구동시 제2 프로그래밍 기간과 발광 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.

발명을 실시하기 위한 구체적인 내용

- [0013] 본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
- [0014] 본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

- [0015] 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
- [0016] 위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
- [0017] 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
- [0018] 본 명세서에서 표시패널의 기관 상에 형성되는 픽셀 회로는 n 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현되거나 또는 p 타입 MOSFET 구조의 TFT로 구현될 수도 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이에 반해, p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.
- [0019] 한편, 본 명세서에서 TFT의 반도체층은 옥사이드 소자, 아몰포스 실리콘 소자, 폴리 실리콘 소자 중 적어도 어느 하나로 구현될 수 있다.
- [0020] 이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 실시예에서, 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다.
- [0021] 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
- [0022] 도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면이다.
- [0023] 도 1을 참조하면, 본 발명의 일 실시예에 따른 유기발광 표시장치는 표시패널(10), 드라이버 IC(D-IC)(20), 보상 IC(30), 호스트 시스템(40), 및 저장 메모리(50)를 포함할 수 있다. 본 발명의 패널 구동부는 표시패널(10)에 구비된 게이트 구동부(15)와, 드라이버 IC(D-IC)(20)에 내장된 데이터 구동부(22)를 포함한다.
- [0024] 표시패널(10)에는 다수의 픽셀 라인들이 구비되고, 각 픽셀라인에는 다수의 픽셀들과 복수의 신호라인들이 구비된다. 신호라인들은 픽셀들에 디스플레이용 데이터전압(VDIS)과 센싱용 데이터전압(VSEN)을 공급하기 위한 데이터라인들, 픽셀들에 기준전압(VREF)을 공급하고 픽셀들에 흐르는 픽셀 전류를 센싱하기 위한 센싱라인들, 픽셀들에 게이트신호를 공급하는 게이트라인들(160), 및 픽셀들에 고전위 픽셀 전압을 공급하기 위한 고전위 전원라인을 포함할 수 있다.
- [0025] 표시패널(10)의 픽셀들은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성한다. 픽셀 어레이에 포함된 각 픽셀은 데이터라인들 중 어느 하나에, 센싱라인들 중 어느 하나에, 게이트라인들 중 어느 하나에, 그리고 고전위 전원 라인에 연결될 수 있다. 또한, 픽셀 어레이 포함된 각 픽셀은 전원 생성부로부터 저전위 픽셀 전압을 더 공급받을 수 있다.
- [0026] 표시패널(10)에는 게이트 구동부(15)가 내장될 수 있다. 게이트 구동부(15)는 게이트신호를 생성하는 다수개의 스테이지들을 포함하며, 스테이지들의 출력 단자들은 게이트라인들에 연결될 수 있다. 게이트 구동부는 픽셀들의 스위치 소자들을 제어하기 위한 게이트신호를 게이트라인들에 공급할 수 있다.
- [0027] 드라이버 IC(D-IC)(20)는 타이밍 제어부(21)와 데이터 구동부(22)를 포함한다.
- [0028] 타이밍 제어부(21)는 호스트 시스템(40)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 참조로 게이트 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동부(22)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.

- [0029] 데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 데이터 구동부(22)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터 구동부(22)의 출력 타이밍을 제어한다.
- [0030] 게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 게이트 출력을 생성하는 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 쉬프트 클럭은 스테이지들에 공통으로 입력되는 것으로서 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.
- [0031] 타이밍 제어부(21)는 패널 구동부의 동작 타이밍을 제어함으로써, 파워 온 기간, 각 프레임의 수직 액티브 기간, 각 프레임의 수직 블랭크 기간, 파워 오프 기간 중 적어도 어느 하나에서 픽셀들의 구동 특성을 센싱할 수 있다. 여기서, 파워 온 기간은 시스템 전원이 인가된 후부터 화면이 켜지기 전까지의 기간이고, 파워 오프 기간은 화면이 꺼진 후부터 시스템 전원이 해제되기 전까지의 기간이다. 수직 액티브 기간은 화면 재생을 위해 영상 데이터가 표시패널(10)에 기입되는 기간이고, 수직 블랭크 기간은 이웃한 수직 액티브 기간들 사이에 위치하며 영상 데이터의 기입이 중지되는 기간이다. 픽셀들의 구동 특성은 픽셀들에 포함된 구동 소자들의 문턱전압과 전자 이동도를 포함하며, 픽셀들에 포함된 발광 소자들의 동작점 전압을 더 포함할 수도 있다.
- [0032] 타이밍 제어부(21)는 표시패널(10)의 픽셀 라인들에 대한 센싱 구동 타이밍과 디스플레이 구동 타이밍을 정해진 시퀀스에 따라 제어함으로써, 디스플레이 구동과 센싱 구동을 구현할 수 있다. 본 발명에서 설명되는 “픽셀 라인”은 물리적인 신호라인이 아니라, 게이트라인의 연장 방향을 따라 서로 이웃한 픽셀들과 그에 연결된 신호라인들의 집합체를 의미한다.
- [0033] 타이밍 제어부(21)는 디스플레이 구동을 위한 타이밍 제어신호들(GDC,DDC)과 센싱 구동을 위한 타이밍 제어신호들(GDC,DDC)을 서로 다르게 생성할 수 있다. 센싱 구동은 각 픽셀 라인에 포함된 센싱 대상 픽셀들에 센싱용 데이터전압(VSEN)을 기입하여 해당 픽셀들의 구동 특성을 센싱하고, 센싱 결과 데이터(SDATA)를 기초로 해당 픽셀들의 구동 특성 변화를 보상하기 위한 보상값을 업데이트하는 것을 의미한다. 센싱 구동은 각 픽셀 라인에 포함된 비센싱 대상 픽셀들에 픽셀 오프용 전원전압(VOFF)을 기입하여 해당 픽셀들에서 픽셀 전류를 오프 시키는 것을 포함한다. 디스플레이 구동은 업데이트된 보상값을 기반으로 하여, 픽셀들에 입력될 디지털 영상 데이터를 보정하고, 보정된 영상 데이터(CDATA)에 대응되는 디스플레이용 데이터전압(VDIS)을 픽셀들에 인가하여 입력 영상을 표시하는 것을 의미한다.
- [0034] 센싱 구동시에는 픽셀의 구동 소자에 흐르는 픽셀 전류가 발광 소자로 분산되지 않고 센싱라인으로 모두 출력된다. 따라서, 센싱 구동시에는 센싱 대상픽셀들의 발광이 중지된다. 이는 센싱의 정확도를 높이기 위함이다. 센싱 구동이 파워 온 기간이나 파워 오프 기간에서 수행되는 경우에는 화면이 꺼진 상태에서 픽셀 라인들이 센싱되기 때문에, 센싱되는 픽셀 라인들이 눈에 띄지 않는다. 하지만, 센싱 구동이 수직 액티브 기간이나 수직 블랭크 기간에서 수행되는 경우에는 화면이 켜진 상태에서 픽셀 라인들이 센싱되기 때문에, 센싱되는 픽셀 라인들이 눈에 띌 수 있다. 이 경우, 센싱되는 픽셀 라인의 발광 시간은 비 센싱되는 픽셀 라인의 발광 시간에 비해 짧을 수밖에 없다. 발광 시간 차이로 인한 라인 덤의 시인성을 경감하기 위해, 센싱되는 픽셀 라인의 위치는 매 프레임마다 바뀌되, 영상 스캔 순서와 무관하게(즉, 랜덤하게) 바뀐다. 각 프레임 내에서 센싱되는 픽셀 라인의 개수는 단수 개 또는 복수 개일 수 있다.
- [0035] 데이터 구동부(22)는 데이터라인들과 센싱라인들에 연결된다. 데이터 구동부(22)는 센싱 구동에 필요한 센싱용 데이터전압(VSEN)과 디스플레이 구동에 필요한 디스플레이용 데이터전압(VDIS)을 생성하여 데이터라인들에 공급한다. 데이터 구동부(22)는 센싱 구동과 디스플레이 구동에 더 필요한 기준전압(VREF)을 생성하여 센싱라인들에 공급할 수 있다. 데이터 구동부(22)는 센싱라인들을 통해 입력되는 픽셀 전류를 센싱할 수 있다.
- [0036] 디스플레이용 데이터전압(VDIS)은 보상 IC(30)에서 보정된 디지털 영상 데이터(CDATA)에 대한 디지털-아날로그 변환 결과로서, 계조값 및 보상값에 따라 픽셀 단위로 그 크기가 달라질 수 있다. 센싱용 데이터전압(VSEN)은 컬러 별로 구동소자의 구동 특성이 다를 것을 고려하여 R(적색),G(녹색),B(청색),W(백색) 픽셀들 단위로 다르게 생성될 수 있다.
- [0037] 데이터 구동부(22)는 3개의 신호라인들, 예컨대 2개의 픽셀들에 연결된 2개의 데이터라인들과 상기 2개의 픽셀들에 공통으로 연결된 1개의 센싱라인을 2개의 앰프들로 구동한다. 종래에는 3개의 신호라인들을 구동하기 위해

3개의 앰프들이 필요했는데, 본 발명은 앰프 공용화를 통해 2개의 앰프들로 3개의 신호라인들을 구동한다. 본 발명에 따르면, 드라이버 IC(D-IC)(20)의 칩 사이즈와 소비 전력이 줄어드는 효과가 있다.

- [0038] 데이터 구동부(22)는 센싱 구동에 더 필요한 픽셀 오프용 전원전압(VOFF)을 데이터라인들에 공급한다. 픽셀 오프용 전원전압(VOFF)은 센싱 구동시 비 센싱 대상 픽셀들에서 픽셀 전류를 오프시키기 위한 데이터전압이다. 종래에 픽셀 오프용 전원전압(VOFF)이 앰프를 통해 생성되었기 때문에, 앰프 동작에 따른 소비전력이 컸었다. 본 발명은 데이터 구동부(22) 내에 픽셀 오프용 전원전압(VOFF)을 공급하는 기저 전원부를 더 포함함으로써, 전력 소모가 큰 앰프 동작을 최소화한다.
- [0039] 저장 메모리(50)는 센싱 구동시 데이터 구동부(22)로부터 입력되는 디지털 센싱 데이터(SDATA)를 저장한다. 저장 메모리(50)는 플래시 메모리로 구현될 수 있으나, 이에 한정되지 않는다.
- [0040] 보상 IC(30)는 보상부(31)와 보상 메모리(32)를 포함할 수 있다. 보상 메모리(32)는 저장 메모리(50)로부터 읽어들이는 디지털 센싱 데이터(SDATA)를 보상부(31)에 전달한다. 보상 메모리(32)는 RAM(Random Access Memory), 예컨대 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM)일 수 있으나, 이에 한정되지 않는다. 보상부(31)는 저장 메모리(50)로부터 읽어들이는 디지털 센싱 데이터(SDATA)를 기반으로 각 픽셀 별로 보상 오프셋(Offset)과 보상 게인(Gain)을 연산하고, 연산된 보상 오프셋과 보상 게인에 따라 호스트 시스템(40)으로부터 입력 받은 영상 데이터를 보정하고, 보정된 영상 데이터(CDATA)를 데이터 구동부(22)에 공급한다.
- [0041] 도 2는 본 발명의 실시예에 따른 데이터 구동부와 표시패널의 연결 상태를 보여주는 블록 구성도이다.
- [0042] 도 2를 참조하면, 표시패널(10)에는 제1 픽셀(PXL1)에 접속된 제1 데이터라인(140A)과 제2 픽셀(PXL2)에 접속된 제2 데이터라인(140B)과 제1 및 제2 픽셀들(PXL1,PXL2)에 공통으로 접속된 센싱라인(150)이 구비될 수 있다. 제1 및 제2 픽셀들(PXL1,PXL2)은 동시에 디스플레이 구동되고, 시간을 달리하여 순차적으로 센싱구동된다.
- [0043] 데이터 구동부(22)는 제1 및 제2 픽셀들(PXL1,PXL2)에 연결된 3개의 신호라인들(140A,140B,150)을 구동하기 위해, 제1 앰프 유닛(221)과 제2 앰프 유닛(222)과 기저 전원부(GND,223)와 연결 스위치들(224)와 디지털-아날로그 컨버터(Analog to Digital Converter, 이하 ADC라 함)(225)를 포함한다.
- [0044] 제1 앰프 유닛(221)은 센싱 구동시 제1 데이터라인(140A)과 제2 데이터라인(140B)에 선택적으로 연결되어 해당 데이터라인에 센싱용 데이터전압(VSEN)을 공급하고, 디스플레이 구동시 제1 데이터라인(140A)에 제1 디스플레이용 데이터전압(VDIS1)을 공급한다. 제1 앰프 유닛(221)은 1개의 앰프를 포함한다.
- [0045] 제2 앰프 유닛(222)은 센싱 구동시 센싱라인(150)에 기준전압(VREF)을 공급한 후 센싱라인(150)으로부터 제1 픽셀(PXL)의 제1 픽셀 전류 또는 제2 픽셀(PXL2)의 제2 픽셀 전류를 입력받고, 디스플레이 구동시 센싱라인(150)에 기준전압(VREF)을 공급한 후 제2 데이터라인(140B)에 제2 디스플레이용 데이터전압(VDIS2)을 공급한다. 그리고, 제2 앰프 유닛(222)은 센싱 구동시 제1 픽셀 전류의 센싱 결과(SEN-OUT1)와 제2 픽셀 전류의 센싱 결과(SEN-OUT2)를 ADC(225)에 출력한다. 제2 앰프 유닛(222)은 1개의 앰프를 포함한다.
- [0046] 기저 전원부(GND,223)는 센싱 구동시 제1 데이터라인(140A)과 제2 데이터라인(140B)에 선택적으로 연결되어 해당 데이터라인에 픽셀 오프용 전원전압(VOFF)을 공급한다. 픽셀 오프용 전원전압(VOFF)은 그라운드 전압일 수 있으나, 이에 한정되지 않는다.
- [0047] 연결 스위치들(224)은 2개의 앰프들이 3개의 신호라인들(140A,140B,150)을 구동할 수 있도록 스위칭된다. 이러한 연결 스위치들(224)의 스위칭 작용에 의해 제1 및 제2 픽셀들(PXL1,PXL2)이 동시에 디스플레이 구동되고, 또한 시간을 달리하여 순차적으로 센싱 구동될 수 있게 된다.
- [0048] ADC(225)는 센싱 구동시 제2 앰프 유닛(222)으로부터 입력된 제1 픽셀 전류의 센싱 결과(SEN-OUT1)와 제2 픽셀 전류의 센싱 결과(SEN-OUT2)를 디지털 센싱 결과 데이터(SDATA)로 변환한 후, 저장 메모리(50)에 공급한다.
- [0049] 도 3은 본 발명의 실시예에 따른 제1 픽셀과 제2 픽셀의 등가 회로도이다.
- [0050] 도 3을 참조하면, 본 발명의 기술적 사상이 적용되는 제1 픽셀(PXL1)과 제2 픽셀(PXL2)은 서로 다른 데이터라인(140A,140B)에 연결되고, 동일한 센싱라인(150)에 공통으로 연결된다. 다만, 제1 픽셀(PXL1)과 제2 픽셀(PXL2)의 구체적 회로는 일 예시에 불과하며, 센싱 가능한 구조로 다양한 변형이 가능하다. 즉, 본 발명의 기술적 사상은 도 3에 예시된 픽셀 구성에 한정되지 않는다.
- [0051] 제1 픽셀(PXL1)은 OLED1, 구동 TFT(DT1), 제1 및 제2 스위치 TFT들(ST11,ST12), 및 스토리지 커패시터(CST1)를 포함한다.

- [0052] OLED1은 디스플레이 구동시 구동 TFT(DT1)로부터 인입되는 픽셀 전류에 대응되는 세기로 발광하는 발광 소자이다. OLED1의 애노드 전극은 제2 노드(N12)에 접속되고, 캐소드 전극은 저전위 픽셀전압(EVSS)의 입력단에 접속된다. OLED1은 디스플레이 구동시 제2 노드(N12)의 전압이 동작점 전압까지 높아지면 턴 온 되어 발광을 시작한다. 다만, 센싱 구동시 OLED1은 비 발광된다. 제2 노드(N12)의 전압이 OLED1의 동작점보다 낮은 상태에서 센싱 구동이 이뤄지기 때문이다.
- [0053] 구동 TFT(DT1)는 게이트-소스 간 전압에 대응되는 픽셀 전류를 생성하는 구동 소자이다. 구동 TFT(DT1)의 게이트전극은 제1 노드(N11)에 접속되고, 드레인 전극은 고전위 픽셀 전압(EVDD)의 입력단에 접속되며, 소스 전극은 제2 노드(N12)에 접속된다.
- [0054] 제1 및 제2 스위치 TFT들(ST11,ST12)은 구동 TFT(DT1)의 게이트-소스 간 전압을 설정한다. 디스플레이 구동시 구동 TFT(DT1)의 게이트-소스 간 전압은 제1 디스플레이용 데이터전압(VIDS1)과 기준전압(VREF) 간의 차에 대응된다. 센싱 구동시 구동 TFT(DT)의 게이트-소스 간 전압은 센싱용 데이터전압(VSEN)과 기준전압(VREF) 간의 차에 대응된다. 또한, 제2 스위치 TFT(ST12)는 센싱 구동시 구동 TFT(DT1)와 데이터 구동부(22)를 연결하는 역할을 한다.
- [0055] 제1 스위치 TFT(ST11)의 게이트전극은 게이트라인(160)에 접속되고, 드레인전극은 제1 데이터라인(140A)에 접속되며, 소스전극은 제1 노드(N11)에 접속된다. 제1 스위치 TFT(ST11)는 디스플레이 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 제1 데이터라인(140A)에 충전된 제1 디스플레이용 데이터전압(VIDS1)을 제1 노드(N11)에 인가한다. 또한, 제1 스위치 TFT(ST11)는 센싱 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 제1 데이터라인(140A)에 충전된 센싱용 데이터전압(VSEN)을 제1 노드(N11)에 인가한다.
- [0056] 제2 스위치 TFT(ST12)의 게이트전극은 게이트라인(160)에 접속되고, 드레인전극은 제2 노드(N12)에 접속되며, 소스전극은 센싱라인(150)에 접속된다. 제2 스위치 TFT(ST12)는 디스플레이 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 센싱라인(150)에 충전된 기준전압(VREF)을 제2 노드(N12)에 인가한다. 또한, 제2 스위치 TFT(ST12)는 센싱 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 센싱라인(150)에 충전된 기준전압(VREF)을 제2 노드(N12)에 인가한 후, 구동 TFT(DT1)에 흐르는 제1 픽셀 전류를 센싱라인(150)을 통해 데이터 구동부(22)에 인가한다.
- [0057] 스토리지 커패시터(CST1)는 제1 노드(N11)와 제2 노드(N12) 사이에 접속되어 구동 TFT(DT1)의 게이트-소스 간 전압을 원하는 기간만큼 유지시킨다.
- [0058] 또한, 제2 픽셀(PXL2)은 OLED2, 구동 TFT(DT2), 제1 및 제2 스위치 TFT들(ST21,ST22), 및 스토리지 커패시터(CST2)를 포함한다.
- [0059] OLED2은 디스플레이 구동시 구동 TFT(DT2)로부터 인입되는 픽셀 전류에 대응되는 세기로 발광하는 발광 소자이다. OLED2의 애노드 전극은 제2 노드(N22)에 접속되고, 캐소드 전극은 저전위 픽셀전압(EVSS)의 입력단에 접속된다. OLED2은 디스플레이 구동시 제2 노드(N22)의 전압이 동작점 전압까지 높아지면 턴 온 되어 발광을 시작한다. 다만, 센싱 구동시 OLED2은 비 발광된다. 제2 노드(N22)의 전압이 OLED2의 동작점보다 낮은 상태에서 센싱 구동이 이뤄지기 때문이다.
- [0060] 구동 TFT(DT2)는 게이트-소스 간 전압에 대응되는 픽셀 전류를 생성하는 구동 소자이다. 구동 TFT(DT2)의 게이트전극은 제1 노드(N21)에 접속되고, 드레인 전극은 고전위 픽셀 전압(EVDD)의 입력단에 접속되며, 소스 전극은 제2 노드(N22)에 접속된다.
- [0061] 제1 및 제2 스위치 TFT들(ST21,ST22)은 구동 TFT(DT2)의 게이트-소스 간 전압을 설정한다. 디스플레이 구동시 구동 TFT(DT2)의 게이트-소스 간 전압은 제2 디스플레이용 데이터전압(VIDS2)과 기준전압(VREF) 간의 차에 대응된다. 센싱 구동시 구동 TFT(DT)의 게이트-소스 간 전압은 센싱용 데이터전압(VSEN)과 기준전압(VREF) 간의 차에 대응된다. 또한, 제2 스위치 TFT(ST22)는 센싱 구동시 구동 TFT(DT2)와 데이터 구동부(22)를 연결하는 역할을 한다.
- [0062] 제1 스위치 TFT(ST21)의 게이트전극은 게이트라인(160)에 접속되고, 드레인전극은 제2 데이터라인(140B)에 접속되며, 소스전극은 제1 노드(N21)에 접속된다. 제1 스위치 TFT(ST21)는 디스플레이 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 제2 데이터라인(140B)에 충전된 제2 디스플레이용 데이터전압(VIDS2)을 제1 노드(N21)에 인가한다. 또한, 제1 스위치 TFT(ST21)는 센싱 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 제2 데이터라인(140B)에 충전된 센싱용 데이터전압(VSEN)을 제1 노드(N21)에 인가한다.

- [0063] 제2 스위치 TFT(ST22)의 게이트전극은 게이트라인(160)에 접속되고, 드레인전극은 제2 노드(N22)에 접속되며, 소스전극은 센싱라인(150)에 접속된다. 제2 스위치 TFT(ST22)는 디스플레이 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 센싱라인(150)에 충전된 기준전압(VREF)을 제2 노드(N22)에 인가한다. 또한, 제2 스위치 TFT(ST22)는 센싱 구동시 게이트라인(160)으로부터의 게이트신호에 따라 턴 온 되어 센싱라인(150)에 충전된 기준전압(VREF)을 제2 노드(N22)에 인가한 후, 구동 TFT(DT2)에 흐르는 제2 픽셀 전류를 센싱라인(150)을 통해 데이터 구동부(22)에 인가한다.
- [0064] 스토리지 커패시터(CST2)는 제1 노드(N21)와 제2 노드(N22) 사이에 접속되어 구동 TFT(DT2)의 게이트-소스 간 전압을 원하는 기간만큼 유지시킨다.
- [0065] 도 4는 본 발명의 실시예에 따른 데이터 구동부의 구체적 회로도이다.
- [0066] 도 4를 참조하면, 제1 앰프 유닛(221)은 센싱용 데이터전압(VSEN)과 제1 디스플레이용 데이터전압(VDIS1)을 생성하는 DAC1과, 센싱용 데이터전압(VSEN)과 제1 디스플레이용 데이터전압(VDIS1)을 출력하는 제1 앰프(AMP1)를 포함한다.
- [0067] 제1 앰프(AMP1)는 비 반전(+) 입력 단자(1a)와 반전(-) 입력 단자(1b)와 출력 단자(1c)를 포함한다. 비 반전(+) 입력 단자(1a)는 DAC1의 출력 단자에 접속된다. 반전(-) 입력 단자(1b)와 출력 단자(1c)는 쇼트되어 있다. 따라서, 제1 앰프(AMP1)는 DAC1의 출력을 안정되게 출력하는 출력 버퍼로 동작한다.
- [0068] 도 4를 참조하면, 제2 앰프 유닛(222)은 기준전압(VREF)과 제2 디스플레이용 데이터전압(VDIS2)을 생성하는 DAC2와, 기준전압(VREF)과 제2 디스플레이용 데이터전압(VDIS2)을 출력함과 아울러 제1 픽셀 전류 또는 제2 픽셀 전류를 입력받는 제2 앰프(AMP2)와, 제2 앰프(AMP2)의 출력단자(2c)와 센싱라인(150) 사이에 연결된 피드백 커패시터(CFB)를 포함한다.
- [0069] 제2 앰프(AMP2)는 비 반전(+) 입력 단자(2a)와 반전(-) 입력 단자(2b)와 출력 단자(2c)를 포함한다. 비 반전(+) 입력 단자(2a)는 DAC2의 출력 단자에 접속된다. 반전(-) 입력 단자(2b)와 출력 단자(2c) 사이에는 피드백 커패시터(CFB)와 제5 연결 스위치(SW5)가 병렬로 접속되어 있다. 따라서, 제1 앰프(AMP1)는 제5 연결 스위치(SW5)가 온 될 때에는 DAC2의 출력을 안정되게 출력하는 출력 버퍼로 동작하고, 제5 연결 스위치(SW5)가 온 될 때에는 제1 픽셀 전류 또는 제2 픽셀 전류를 적분하는 전류 적분기로 동작한다.
- [0070] 도 4를 참조하면, 연결 스위치들은 제1 내지 제5 연결 스위치들(SW1~SW5)을 포함한다.
- [0071] 제1 연결 스위치(SW1)는 기저 전원부(GND, 223)와 제1 데이터라인(140A) 간의 연결을 온/오프 시킨다. 제2 연결 스위치(SW2)는 기저 전원부(GND, 223)와 제2 데이터라인(140B) 간의 연결을 온/오프 시킨다. 제3 연결 스위치(SW3)는 제1 앰프(AMP1)의 출력단자(1c)를 제1 데이터라인(140A)과 제2 데이터라인(140B)에 선택적으로 연결한다. 제4 연결 스위치(SW4)는 제2 앰프(AMP2)의 출력단자(2c)를 제2 데이터라인(140B)과 ADC(225)에 선택적으로 연결한다. 제5 연결 스위치(SW5)는 제2 앰프(AMP2)의 출력 단자(2c)와 센싱라인(150) 간의 연결을 온/오프 시킨다.
- [0072] 도 5a와 도 5b는 제1 픽셀에 대한 센싱 구동시 제1 셋업 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다. 그리고, 도 6a와 도 6b는 제1 픽셀에 대한 센싱 구동시 제1 센싱 기간과 제1 샘플링 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- [0073] 제1 픽셀(PXL1)에 대한 센싱 구동과 제2 픽셀(PXL2)에 대한 센싱 구동은 시간을 달리하여(즉, 시간 분할 방식에 따라) 수행된다. 제1 픽셀(PXL1)에 대한 센싱 구동은 제1 셋업 기간, 제1 센싱 기간, 제1 샘플링 기간 순으로 진행된다.
- [0074] 도 5a를 참조하면, 제1 셋업 기간에서 제1 연결 스위치(SW1)는 오프 되고, 제2 연결 스위치(SW2)는 온 되고, 제3 연결 스위치(SW3)는 제1 데이터라인(140A)에 연결되고, 제4 연결 스위치(SW4)는 플로팅(floating)되고, 제5 연결 스위치(SW5)는 온 된다. 따라서, 제1 셋업 기간에서 제1 앰프(AMP1)는 DAC1에서 생성된 센싱용 데이터전압(VSEN)을 제1 데이터라인(140A)에 출력하는 출력 버퍼가 되고, 제2 앰프(AMP2)는 DAC2에서 생성된 기준전압(VREF)을 센싱라인(150)에 출력하는 출력 버퍼가 된다. 또한, 제1 셋업 기간에서 기저 전원부(GND, 223)는 픽셀 오프용 전원전압(VOFF)을 제2 데이터라인(140B)에 공급한다.
- [0075] 도 5b를 참조하면, 제1 셋업 기간에서 제1 앰프(AMP1)에서 출력된 센싱용 데이터전압(VSEN)이 제1 데이터라인(140A)을 통해 제1 픽셀(PXL1)의 제1 노드(N11)에 인가된다. 제1 셋업 기간에서 기저 전원부(GND, 223)에서 출력된 픽셀 오프용 전원전압(VOFF)이 제2 데이터라인(140B)을 통해 제2 픽셀(PXL2)의 제1 노드(N21)에 인가된다.

제1 셋업 기간에서 제2 앰프(AMP2)에서 출력된 픽셀 오프용 전원전압(VOFF)이 센싱라인(150)을 통해 제1 및 제2 픽셀들(PXL1, PXL2)의 제2 노드들(N12, N22)에 인가된다. 따라서, 제1 셋업 기간에서, 제1 픽셀(PXL1)에 포함된 구동 TFT(DT1)의 게이트-소스 간 전압(VSEN-VREF)은 구동 TFT(DT1)를 온 시키는 크기(즉, 제1 픽셀 전류를 도통 시키는 크기)로 설정되고, 제2 픽셀(PXL2)에 포함된 구동 TFT(DT2)의 게이트-소스 간 전압(VOFF-VREF)은 구동 TFT(DT2)를 오프 시키는 크기(즉, 제2 픽셀 전류를 차단 시키는 크기)로 설정된다.

- [0076] 도 6b를 참조하면, 제1 센싱 기간과 제1 샘플링 기간에서 제1 픽셀(PXL1)의 구동 TFT(DT1)에는 제1 픽셀 전류(IPIX1)가 흐르고, 제2 픽셀(PXL2)의 구동 TFT(DT2)는 오프 상태를 유지한다.
- [0077] 도 6a를 참조하면, 제1 센싱 기간에서 제1 연결 스위치(SW1)는 오프 되고, 제2 연결 스위치(SW2)는 온 되고, 제3 연결 스위치(SW3)는 제1 데이터라인(140A)에 연결되고, 제4 연결 스위치(SW4)는 플로팅(floating)되고, 제5 연결 스위치(SW5)는 오프 된다. 따라서, 제1 센싱 기간에서 제1 앰프(AMP1)는 DAC1에서 생성된 센싱용 데이터전압(VSEN)을 제1 데이터라인(140A)에 출력하는 출력 버퍼가 되고, 제2 앰프(AMP2)는 센싱라인(150)으로부터 입력된 제1 픽셀 전류(IPIX1)를 적분하는 전류 적분기가 된다. 제1 픽셀 전류(IPIX1)가 피드백 커패시터(CFB)에 누적됨에 따라 제2 앰프(AMP2)의 출력 단자(2c)에 걸리는 출력 전압이 변하며, 이 출력 전압이 제1 픽셀 전류(IPIX1)의 센싱 결과(SEN-OUT1)가 된다.
- [0078] 도 6a를 참조하면, 제1 샘플링 기간에서 제4 연결 스위치(SW4)가 플로팅 상태를 벗어나 ADC(225)로 연결된다. 그러면, ADC에서 제1 픽셀 전류(IPIX1)의 센싱 결과(SEN-OUT1)를 디지털 센싱 데이터(SDATA)로 변환한다. 한편, 제1 샘플링 기간에서 나머지 스위치들(SW1~SW3, SW5)의 온/오프 상태는 제1 센싱 기간과 동일하다.
- [0079] 도 7a와 도 7b는 제2 픽셀에 대한 센싱 구동시 제2 셋업 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다. 그리고, 도 8a와 도 8b는 제2 픽셀에 대한 센싱 구동시 제2 센싱 기간과 제2 샘플링 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- [0080] 제2 픽셀(PXL2)에 대한 센싱 구동과 제1 픽셀(PXL1)에 대한 센싱 구동은 시간을 달리하여(즉, 시간 분할 방식에 따라) 수행된다. 제2 픽셀(PXL2)에 대한 센싱 구동은 제2 셋업 기간, 제2 센싱 기간, 제2 샘플링 기간 순으로 진행된다.
- [0081] 도 7a를 참조하면, 제2 셋업 기간에서 제1 연결 스위치(SW1)는 온 되고, 제2 연결 스위치(SW2)는 오프 되고, 제3 연결 스위치(SW3)는 제2 데이터라인(140B)에 연결되고, 제4 연결 스위치(SW4)는 플로팅(floating)되고, 제5 연결 스위치(SW5)는 온 된다. 따라서, 제2 셋업 기간에서 제1 앰프(AMP1)는 DAC1에서 생성된 센싱용 데이터전압(VSEN)을 제2 데이터라인(140B)에 출력하는 출력 버퍼가 되고, 제2 앰프(AMP2)는 DAC2에서 생성된 기준전압(VREF)을 센싱라인(150)에 출력하는 출력 버퍼가 된다. 또한, 제2 셋업 기간에서 기저 전원부(GND, 223)는 픽셀 오프용 전원전압(VOFF)을 제1 데이터라인(140A)에 공급한다.
- [0082] 도 7b를 참조하면, 제2 셋업 기간에서 제1 앰프(AMP1)에서 출력된 센싱용 데이터전압(VSEN)이 제2 데이터라인(140B)을 통해 제2 픽셀(PXL2)의 제1 노드(N21)에 인가된다. 제2 셋업 기간에서 기저 전원부(GND, 223)에서 출력된 픽셀 오프용 전원전압(VOFF)이 제1 데이터라인(140A)을 통해 제1 픽셀(PXL1)의 제1 노드(N11)에 인가된다. 제2 셋업 기간에서 제2 앰프(AMP2)에서 출력된 기준전압(VREF)이 센싱라인(150)을 통해 제1 및 제2 픽셀들(PXL1, PXL2)의 제2 노드들(N12, N22)에 인가된다. 따라서, 제2 셋업 기간에서, 제1 픽셀(PXL1)에 포함된 구동 TFT(DT1)의 게이트-소스 간 전압(VOFF-VREF)은 구동 TFT(DT1)를 오프 시키는 크기(즉, 제1 픽셀 전류를 차단 시키는 크기)로 설정되고, 제2 픽셀(PXL2)에 포함된 구동 TFT(DT2)의 게이트-소스 간 전압(VSEN-VREF)은 구동 TFT(DT2)를 온 시키는 크기(즉, 제2 픽셀 전류를 온 시키는 크기)로 설정된다.
- [0083] 도 8b를 참조하면, 제2 센싱 기간과 제2 샘플링 기간에서 제2 픽셀(PXL2)의 구동 TFT(DT2)에는 제2 픽셀 전류(IPIX2)가 흐르고, 제1 픽셀(PXL1)의 구동 TFT(DT1)는 오프 상태를 유지한다.
- [0084] 도 8a를 참조하면, 제2 센싱 기간에서 제1 연결 스위치(SW1)는 온 되고, 제2 연결 스위치(SW2)는 오프 되고, 제3 연결 스위치(SW3)는 제2 데이터라인(140B)에 연결되고, 제4 연결 스위치(SW4)는 플로팅(floating)되고, 제5 연결 스위치(SW5)는 오프 된다. 따라서, 제2 센싱 기간에서 제1 앰프(AMP1)는 DAC1에서 생성된 센싱용 데이터전압(VSEN)을 제2 데이터라인(140B)에 출력하는 출력 버퍼가 되고, 제2 앰프(AMP2)는 센싱라인(150)으로부터 입력된 제2 픽셀 전류(IPIX2)를 적분하는 전류 적분기가 된다. 제2 픽셀 전류(IPIX2)가 피드백 커패시터(CFB)에 누적됨에 따라 제2 앰프(AMP2)의 출력 단자(2c)에 걸리는 출력 전압이 변하며, 이 출력 전압이 제2 픽셀 전류(IPIX2)의 센싱 결과(SEN-OUT2)가 된다.
- [0085] 도 8a를 참조하면, 제2 샘플링 기간에서 제4 연결 스위치(SW4)가 플로팅 상태를 벗어나 ADC(225)로 연결된다.

그러면, ADC에서 제2 픽셀 전류(IPIX2)의 센싱 결과(SEN-OUT2)를 디지털 센싱 데이터(SDATA)로 변환한다. 한편, 제2 샘플링 기간에서 나머지 스위치들(SW1~SW3, SW5)의 온/오프 상태는 제2 센싱 기간과 동일하다.


- [0086] 도 9a와 도 9b는 제1 픽셀과 제2 픽셀에 대한 디스플레이 구동시 제1 프로그래밍 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다. 그리고, 도 10a와 도 10b는 제1 픽셀과 제2 픽셀에 대한 디스플레이 구동시 제2 프로그래밍 기간과 발광 기간 동안의 데이터 구동부와 픽셀의 동작을 보여주는 도면들이다.
- [0087] 제1 픽셀(PXL1)에 대한 디스플레이 구동과 제2 픽셀(PXL2)에 대한 디스플레이 구동은 동시에 수행된다. 제1 및 제2 픽셀들(PXL1, PXL2)에 대한 디스플레이 구동은 제1 프로그래밍 기간, 제2 프로그래밍 기간, 발광 기간 순으로 진행된다.
- [0088] 도 9a를 참조하면, 제1 프로그래밍 기간에서 제1 연결 스위치(SW1)와 제2 연결 스위치(SW2)는 오프 되고, 제3 연결 스위치(SW3)와 제4 연결 스위치(SW4)는 플로팅(floating)되고, 제5 연결 스위치(SW5)는 온 된다. 따라서, 제1 프로그래밍 기간에서 제1 앰프(AMP1)는 동작이 중지되고, 제2 앰프(AMP2)는 DAC2에서 생성된 기준전압(VREF)을 센싱라인(150)에 출력하는 출력 버퍼가 된다.
- [0089] 도 9b를 참조하면, 제1 프로그래밍 기간에서 제2 앰프(AMP2)에서 출력된 기준전압(VREF)이 센싱라인(150)을 통해 제1 및 제2 픽셀들(PXL1, PXL2)의 제2 노드들(N12, N22)에 인가된다.
- [0090] 도 10a를 참조하면, 제2 프로그래밍 기간에서 제1 연결 스위치(SW1)와 제2 연결 스위치(SW2)는 오프 되고, 제3 연결 스위치(SW3)는 제1 데이터라인(140A)에 연결되고, 제4 연결 스위치(SW4)는 제2 데이터라인(140B)에 연결되고, 제5 연결 스위치(SW5)는 온 된다. 따라서, 제2 프로그래밍 기간에서 제1 앰프(AMP1)는 DAC1에서 생성된 제1 디스플레이용 데이터전압(VDIS1)을 제1 데이터라인(140A)에 출력하는 출력 버퍼가 되고, 제2 앰프(AMP2)는 DAC2에서 생성된 제2 디스플레이용 데이터전압(VDIS2)을 제2 데이터라인(140B)에 출력하는 출력 버퍼가 된다.
- [0091] 도 10b를 참조하면, 제2 프로그래밍 기간에서 제1 앰프(AMP1)에서 출력된 제1 디스플레이용 데이터전압(VDIS1)이 제1 데이터라인(140A)을 통해 제1 픽셀(PXL1)의 제1 노드(N11)에 인가된다. 제2 프로그래밍 기간에서 제2 앰프(AMP2)에서 출력된 제2 디스플레이용 데이터전압(VDIS2)이 제2 데이터라인(140B)을 통해 제2 픽셀(PXL2)의 제1 노드(N21)에 인가된다.
- [0092] 따라서, 제1 및 제2 프로그래밍 기간을 통해, 제1 픽셀(PXL1)에 포함된 구동 TFT(DT1)의 게이트-소스 간 전압(VDIS1-VREF)은 구동 TFT(DT1)를 온 시키는 크기(즉, 제1 픽셀 전류(Idr1)를 도통 시키는 크기)로 설정되고, 제2 픽셀(PXL2)에 포함된 구동 TFT(DT2)의 게이트-소스 간 전압(VDIS2-VREF)은 구동 TFT(DT2)를 온 시키는 크기(즉, 제2 픽셀 전류(Idr2)를 도통 시키는 크기)로 설정된다.
- [0093] 발광 기간에서, 연결 스위치들(SW1~SW5)의 온/오프 상태는 제2 프로그래밍 기간과 동일하다. 발광 기간에서, 제1 픽셀 전류(Idr1)에 OLED1이 발광하고 제2 픽셀 전류(Idr2)에 의해 OLED2가 발광한다.
- [0094] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

부호의 설명


- [0095] 10: 표시패널 15: 게이트 구동부
- 20: 드라이버 IC 21: 타이밍 제어부
- 22: 데이터 구동부 140A: 제1 데이터라인
- 140B: 제2 데이터라인 150: 센싱라인
- 221: 제1 앰프 유닛 222: 제2 앰프 유닛
- 223: 기저 전원부 224: 연결 스위치들
- 225: ADC PXL1, PXL2: 픽셀

도면


도면1




도면2




도면3




도면4




도면5a




도면6b




도면7a




도면7b




도면8a




도면9b



도면10a



도면10b



专利名称(译)	数据驱动器和包括该数据驱动器的有机发光显示装置		
公开(公告)号	KR1020200063720A	公开(公告)日	2020-06-05
申请号	KR1020180149806	申请日	2018-11-28
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	김태욱 이정운 이병재		
发明人	김태욱 이정운 이병재		
IPC分类号	G09G3/3275		
CPC分类号	G09G3/3275 G09G2310/0291 G09G2320/0295 G09G2330/021 G09G3/3233 G09G3/3291 G09G2310/027 G09G2320/0233 G09G2320/043		
代理人(译)	이승찬		
外部链接	Espacenet		

摘要(译)

提供了数据驱动器和具有数据驱动器的有机发光显示装置,其中减少了用于驱动显示面板的放大器的数量。数据驱动器包括模数转换器,第一和第二放大器电路,耦合到第一放大器电路的输出的第一开关,以及耦合到第二放大器电路的输出的第二开关和第三开关。第一开关被配置为选择性地 将第一放大器电路的输出耦合到显示面板的第一数据线和第二数据线。第二开关被配置为选择性地 将第二放大器电路的输出耦合到第二数据线和模数转换器。第三开关被配置为选择性地 将第二放大器电路的输出耦合至显示面板的感测线。

