



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2019-0070383
(43) 공개일자 2019년06월21일

(51) 국제특허분류(Int. Cl.)
H01L 51/52 (2006.01) H01L 27/32 (2006.01)
H01L 51/00 (2006.01)

(52) CPC특허분류
H01L 51/5237 (2013.01)
H01L 27/3262 (2013.01)

(21) 출원번호 10-2017-0170587
(22) 출원일자 2017년12월12일
심사청구일자 없음

(71) 출원인
삼성디스플레이 주식회사
경기도 용인시 기흥구 삼성로 1 (농서동)

(72) 발명자
김원호
경기도 용인시 기흥구 삼성로 1 (농서동)
김민주
경기도 용인시 기흥구 삼성로 1 (농서동)
(뒷면에 계속)

(74) 대리인
김두식, 문용호, 오중환


전체 청구항 수 : 총 22 항

(54) 발명의 명칭 플렉서블 기판 및 이를 포함하는 표시 장치

(57) 요약

본 발명의 실시예에 따른 플렉서블 유기 발광 표시 장치는, 제1 폴리머층; 상기 제1 폴리머층 상에 위치하는 제 1 투명 도전층; 상기 제1 투명 도전층 상에 위치하는 제1 무기층; 및 상기 제1 무기층 상에 위치하며, 각각이 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하는 구동부를 포함하는 복수의 화소를 포함할 수 있다.

대표도 - 도6



(52) CPC특허분류

H01L 27/3265 (2013.01)

H01L 51/0097 (2013.01)

H01L 51/5203 (2013.01)

(72) 발명자

오상현

경기도 용인시 기흥구 삼성로 1 (농서동)

이근수

경기도 용인시 기흥구 삼성로 1 (농서동)

이정호

경기도 용인시 기흥구 삼성로 1 (농서동)

명세서

청구범위

청구항 1

제1 폴리머층;

상기 제1 폴리머층 상에 위치하는 제1 투명 도전층;

상기 제1 투명 도전층 상에 위치하는 제1 무기층; 및

상기 제1 무기층 상에 위치하며, 각각이 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하는 구동부를 포함하는 복수의 화소를 포함하는 플렉서블 유기 발광 표시 장치.

청구항 2

제1항에 있어서,

제2 폴리머층; 및

상기 제2 폴리머층과 상기 제1 폴리머층 사이에 위치하는 제2 무기층을 더 포함하는 플렉서블 유기 발광 표시 장치.

청구항 3

제1항에 있어서,

상기 제1 무기층 상에 위치하는 버퍼층을 더 포함하는 플렉서블 유기 발광 표시 장치.

청구항 4

제1항에 있어서,

상기 제1 무기층은 제1 개구부를 포함하며,

상기 제1 개구부 내에 형성되고 상기 제1 투명 도전층과 접촉하는 도전성 연결 패턴을 더 포함하는 플렉서블 유기 발광 표시 장치.

청구항 5

제4항에 있어서,

상기 복수의 화소가 위치하는 제1 평면영역;

상기 제1 평면영역의 일측에 위치하고 제1 방향으로 연장된 제1 벤딩축을 중심으로 벤딩되는 제1 벤딩영역; 및

상기 제1 벤딩영역의 일측에 위치하는 제2 평면영역을 포함하는 플렉서블 유기 발광 표시 장치.

청구항 6

제5항에 있어서,

상기 도전성 연결 패턴은 상기 제1 평면 영역에 위치하는 플렉서블 유기 발광 표시 장치.

청구항 7

제6항에 있어서,

상기 도전성 연결 패턴은 상기 제2 평면 영역에 제공되는 전원 공급부와 전기적으로 연결되는 플렉서블 유기 발광 표시 장치.

청구항 8

제7항에 있어서,

상기 제1 투명 도전층은 상기 도전성 연결 패턴을 통해 접지 전압을 제공받는 플렉서블 유기 발광 표시 장치.

청구항 9

제8항에 있어서,

상기 제1 무기층 상에 위치하는 제2 투명 도전층; 및

상기 제2 투명 도전층 상에 위치하는 제3 무기층을 더 포함하는 플렉서블 유기 발광 표시 장치.

청구항 10

제8항에 있어서,

상기 제2 폴리머층 하부에 위치하는 제2 투명 도전층을 더 포함하는 플렉서블 유기 발광 표시 장치.

청구항 11

제1항에 있어서,

상기 제1 투명 도전층은 적어도 하나 이상의 제2 개구부를 포함하는 플렉서블 유기 발광 표시 장치.

청구항 12

제11항에 있어서,

상기 복수의 화소 각각에 포함된 구동부는, 복수의 박막 트랜지스터들 및 스토리지 커패시터를 포함하며, 상기 박막 트랜지스터들은,

게이트 전극과 접속된 제1 노드의 전압에 대응하여, 제1 전극과 접속된 제1 전원으로로부터 상기 유기 발광 다이오드를 경유하여 제2 전원으로 공급되는 전류량을 제어하는 제1 트랜지스터;

데이터선과 상기 제1 트랜지스터 사이에 접속되며, 주사선에 접속된 게이트 전극을 포함하는 제2 트랜지스터; 및

상기 제1 노드에 접속된 제1 전극, 상기 제1 트랜지스터의 제2 전극에 접속된 제2 전극, 및 상기 주사선에 접속된 게이트 전극을 포함하는 제3 트랜지스터를 포함하는 플렉서블 유기 발광 표시 장치.

청구항 13

제12항에 있어서,

평면 상에서 상기 제3 트랜지스터와 상기 제1 투명 도전층이 서로 중첩하는 플렉서블 유기 발광 표시 장치.

청구항 14

제1 폴리머층;

상기 제1 투명 도전층 상에 위치하는 제1 무기층;

상기 제1 무기층 상에 위치하는 제2 폴리머층;

상기 제2 폴리머층 상에 위치하는 제1 투명 도전층; 및

상기 제1 도전층 상에 위치하는 제2 무기층을 포함하는 플렉서블 기관.

청구항 15

제14항에 있어서,

제1 평면영역;

상기 제1 평면영역의 일측에 위치하고 제1 방향으로 연장된 제1 벤딩축을 중심으로 벤딩되는 제1 벤딩영역; 및

상기 제1 밴딩영역의 일측에 위치하는 제2 평면영역으로 구분되는 플렉서블 기판.

청구항 16

제15항에 있어서,

상기 제2 무기층은 제1 개구부를 포함하며,

상기 제1 개구부 내에 형성되고, 상기 제1 투명 도전층과 접촉하는 도전성 연결 패턴을 더 포함하는 플렉서블 기판.

청구항 17

제16항에 있어서,

상기 도전성 연결 패턴은 상기 제1 평면 영역에 위치하는 플렉서블 기판.

청구항 18

제14항에 있어서,

상기 제2 무기층 상에 위치하는 제2 투명 도전층; 및

상기 제2 투명 도전층 상에 위치하는 제3 무기층을 더 포함하는 플렉서블 기판.

청구항 19

제18항에 있어서,

상기 도전성 연결 패턴은 상기 제2 투명 도전층 및 상기 제3 무기층을 관통하도록 형성된 플렉서블 기판.

청구항 20

제14항에 있어서,

상기 제1 폴리머층 하부에 위치하는 제2 투명 도전층을 더 포함하는 플렉서블 기판.

청구항 21

제14항에 있어서,

상기 제1 투명 도전층은 적어도 하나 이상의 제2 개구부를 포함하는 플렉서블 기판.

청구항 22

제14항에 있어서,

상기 제1 폴리머층 및 상기 제2 폴리머층은 폴리이미드를 포함하는 플렉서블 기판.

발명의 설명

기술 분야

[0001] 본 발명은 플렉서블 기판 및 이를 포함하는 표시 장치에 관한 것이다.

배경 기술

[0002] 표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.

[0003] 유기 발광 표시 장치는 자체 발광 특성을 가지며, 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.

[0004] 최근, 기판을 플렉서블(flexible) 기판으로서 제조하여 전체적인 유기 발광 표시 장치를 플렉서블 표시 장치로

서 구현하는 기술이 개발되었다.

[0005] 플렉서블 기판에 결함이 발생되면, 이 결함이 발생된 부분을 통해 외부로부터 습기가 유기 발광 소자로 침투되어 전체적인 유기 발광 표시 장치의 수명이 저하된다. 또한, 플렉서블 기판의 특성에 따라 영상의 휘도가 저하되기도 한다.

발명의 내용

해결하려는 과제

[0006] 본 발명은 기판의 특성을 향상시켜 표시 패널의 구동 특성 저하를 방지할 수 있는 표시 장치를 제공하는 것을 그 목적으로 한다.

과제의 해결 수단

[0007] 본 발명에 의한 유기 발광 표시 장치는, 제1 폴리머층; 상기 제1 폴리머층 상에 위치하는 제1 투명 도전층; 상기 제1 투명 도전층 상에 위치하는 제1 무기층; 및 상기 제1 무기층 상에 위치하며, 각각이 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하는 구동부를 포함하는 복수의 화소를 포함할 수 있다.

[0008] 또한, 제2 폴리머층; 및 상기 제2 폴리머층과 상기 제1 폴리머층 사이에 위치하는 제2 무기층을 더 포함할 수 있다.

[0009] 또한, 상기 제1 무기층 상에 위치하는 버퍼층을 더 포함할 수 있다.

[0010] 또한, 상기 제1 무기층은 제1 개구부를 포함하며, 상기 제1 개구부 내에 형성되고 상기 제1 투명 도전층과 접촉하는 도전성 연결 패턴을 더 포함할 수 있다.

[0011] 또한, 상기 복수의 화소가 위치하는 제1 평면영역; 상기 제1 평면영역의 일측에 위치하고 제1 방향으로 연장된 제1 벤딩축을 중심으로 벤딩되는 제1 벤딩영역; 및 상기 제1 벤딩영역의 일측에 위치하는 제2 평면영역을 포함할 수 있다.

[0012] 또한, 상기 도전성 연결 패턴은 상기 제1 평면 영역에 위치할 수 있다.

[0013] 또한, 상기 도전성 연결 패턴은 상기 제2 평면 영역에 제공되는 전원 공급부와 전기적으로 연결될 수 있다.

[0014] 또한, 상기 제1 투명 도전층은 상기 도전성 연결 패턴을 통해 접지 전압을 제공받을 수 있다.

[0015] 또한, 상기 제1 무기층 상에 위치하는 제2 투명 도전층; 및 상기 제2 투명 도전층 상에 위치하는 제3 무기층을 더 포함할 수 있다.

[0016] 또한, 상기 제2 폴리머층 하부에 위치하는 제2 투명 도전층을 더 포함할 수 있다.

[0017] 또한, 상기 제1 투명 도전층은 적어도 하나 이상의 제2 개구부를 포함할 수 있다.

[0018] 또한, 상기 복수의 화소 각각에 포함된 구동부는, 복수의 박막 트랜지스터들 및 스토리지 커패시터를 포함하며, 상기 박막 트랜지스터들은, 게이트 전극과 접속된 제1 노드의 전압에 대응하여, 제1 전극과 접속된 제1 전원으로 부터 상기 유기 발광 다이오드를 경유하여 제2 전원으로 공급되는 전류량을 제어하는 제1 트랜지스터; 데이터 선과 상기 제1 트랜지스터 사이에 접속되며, 주사선에 접속된 게이트 전극을 포함하는 제2 트랜지스터; 및 상기 제1 노드에 접속된 제1 전극, 상기 제1 트랜지스터의 제2 전극에 접속된 제2 전극, 및 상기 주사선에 접속된 게이트 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.

[0019] 또한, 평면 상에서 상기 제3 트랜지스터와 상기 제1 투명 도전층이 서로 중첩할 수 있다.

[0020] 다음으로, 본 발명의 실시예에 의한 플렉서블 기판은, 제1 폴리머층; 상기 제1 투명 도전층 상에 위치하는 제1 무기층; 상기 제1 무기층 상에 위치하는 제2 폴리머층; 상기 제2 폴리머층 상에 위치하는 제1 투명 도전층; 및 상기 제1 도전층 상에 위치하는 제2 무기층을 포함할 수 있다.

[0021] 또한, 제1 평면영역; 상기 제1 평면영역의 일측에 위치하고 제1 방향으로 연장된 제1 벤딩축을 중심으로 벤딩되는 제1 벤딩영역; 및 상기 제1 벤딩영역의 일측에 위치하는 제2 평면영역으로 구분될 수 있다.

[0022] 또한, 상기 제2 무기층은 제1 개구부를 포함하며, 상기 제1 개구부 내에 형성되고, 상기 제1 투명 도전층과 접촉하는 도전성 연결 패턴을 더 포함할 수 있다.

- [0023] 또한, 상기 도전성 연결 패턴은 상기 제1 평면 영역에 위치할 수 있다.
- [0024] 또한, 상기 제2 무기층 상에 위치하는 제2 투명 도전층; 및 상기 제2 투명 도전층 상에 위치하는 제3 무기층을 더 포함할 수 있다.
- [0025] 또한, 상기 도전성 연결 패턴은 상기 제2 투명 도전층 및 상기 제3 무기층을 관통하도록 형성될 수 있다.
- [0026] 또한, 상기 제1 폴리머층 하부에 위치하는 제2 투명 도전층을 더 포함할 수 있다.
- [0027] 또한, 상기 제1 투명 도전층은 적어도 하나 이상의 제2 개구부를 포함할 수 있다.
- [0028] 또한, 상기 제1 폴리머층 및 상기 제2 폴리머층은 폴리이미드를 포함할 수 있다.

발명의 효과

- [0029] 본 발명에 의하면, 기관에 전하가 트랩되는 것을 방지할 수 있다.
- [0030] 또한, 본 발명에 의하면, 기관에 트랩된 전하로 인하여 영상의 휘도가 저하되는 문제점을 해결함으로써 고품질의 영상을 표시하는 표시 장치를 제공할 수 있다.

도면의 간단한 설명

- [0031] 도 1은 본 발명의 실시예에 의한 표시 장치의 구성을 나타낸 것이다.
- 도 2 및 도 3은 본 발명의 실시예에 따른 기관을 나타내는 도면이다.
- 도 4는 도 1에 도시된 화소의 일 실시예를 나타내는 도면이다.
- 도 5는 도 4에 도시된 화소의 구동 방법을 설명하기 위한 도면이다.
- 도 6은 도 3의 I1-I1' 선에 따른 단면도이다.
- 도 7은 도 3의 I2-I2' 선에 따른 단면도이다.
- 도 8은 도 3의 I1-I1' 선에 따른 단면도의 다른 실시예이다.
- 도 9는 도 3의 I2-I2' 선에 따른 단면도의 다른 실시예이다.
- 도 10은 도 3의 I1-I1' 선에 따른 단면도의 다른 실시예이다.
- 도 11는 도 3의 I2-I2' 선에 따른 단면도의 다른 실시예이다.
- 도 12a 내지 도 12c는 도전층의 형상을 나타낸 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0032] 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
- [0033] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
- [0034] 이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 기관 및 이를 포함하는 표시 장치에 대해 설명하도록 한다.
- [0035] 도 1은 본 발명의 실시예에 의한 표시 장치의 구성을 나타낸 것이다.
- [0036] 도 1을 참조하면, 본 발명의 실시예에 의한 표시 장치는 화소부(100)와 표시 구동부(200)를 포함할 수 있다. 표시 구동부(200)는 주사 구동부(210), 발광 구동부(220), 데이터 구동부(230), 및 타이밍 제어부(250)를 포함할 수 있다.
- [0037] 타이밍 제어부(250)는 외부로부터 입력된 신호들(CS)에 기초하여 주사 구동제어신호(SCS), 데이터 구동제어신호

(DCS) 및 발광 구동제어신호(ECS)를 생성할 수 있다.

- [0038] 타이밍 제어부(250)에서 생성된 주사 구동제어신호(SCS)는 주사 구동부(210)로 공급되고, 데이터 구동제어신호(DCS)는 데이터 구동부(230)로 공급되고, 발광 구동제어신호(ECS)는 발광 구동부(220)로 공급된다.
- [0039] 주사 구동부(210)는 주사 구동제어신호(SCS)에 대응하여 주사선(S11~S1n)들로 주사 신호를 공급할 수 있다. 예를 들어, 주사 구동부(210)는 주사선(S11~S1n)들로 주사 신호를 순차적으로 공급할 수 있다.
- [0040] 데이터 구동부(230)는 데이터 구동제어신호(DCS)에 대응하여 데이터선(D1~Dm)들로 데이터를 공급할 수 있다. 데이터선(D1~Dm)들로 공급된 데이터신호는 주사신호에 의하여 선택된 화소(PXL)들로 공급될 수 있다.
- [0041] 발광 구동부(220)는 발광 구동제어신호(ECS)에 대응하여 발광 제어선(E1~En)들로 발광 제어신호를 공급할 수 있다. 일례로, 발광 구동부(220)는 발광 제어선(E1~En)들로 발광 제어신호를 순차적으로 공급할 수 있다.
- [0042] 한편, 도 1에서는 주사 구동부(210) 및 발광 구동부(220)가 별개의 구성인 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 주사 구동부(210) 및 발광 구동부(220)는 하나의 구동부로 형성될 수 있다.
- [0043] 또한, 주사 구동부(210) 및/또는 발광 구동부(220)는 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 주사 구동부(210) 및/또는 발광 구동부(220)는 화소부(100)를 사이에 두고 양측에 위치될 수 있다.
- [0044] 화소부(100)는 데이터선(D1~Dm)들, 주사선(S11~S1n)들 및 발광 제어선(E1~En)들과 접속되는 복수의 화소(PXL)들을 포함할 수 있다. 여기서 화소부(100)는 표시 장치(1)의 표시 영역(DA)에 대응할 수 있다.
- [0045] 화소(PXL)들은 외부로부터 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받을 수 있다. 또한, 경우에 따라 초기화 전원(Vint)을 공급받을 수도 있다.
- [0046] 화소(PXL)들 각각은 자신과 접속된 주사선(S11~S1n)으로 주사신호가 공급될 때 선택되어 데이터선(D1~Dm)으로부터 데이터신호를 공급받을 수 있다. 데이터신호를 공급받은 화소(PXL)는 데이터신호에 대응하여 제1 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
- [0047] 이때, 발광 소자는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다. 추가적으로, 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
- [0048] 한편, 도 1에서는 화소(PXL)가 하나의 주사선(S1i), 하나의 데이터선(Dj) 및 하나의 발광 제어선(Ei)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 다시 말하여, 화소(PXL)의 회로 구조에 대응하여 화소(PXL)에 접속되는 주사선(S11~S1n)의 수가 복수일 수도 있고, 발광 제어선(E1~En)의 수가 복수일 수도 있다.
- [0049] 도 2 및 도 3은 본 발명의 실시예에 따른 기판을 나타내는 도면이다.
- [0050] 설명의 편의상 도 3에서는 벤딩되지 않은 상태의 기판으로 도시한다. 또한, 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서도 설명의 편의상 표시 장치가 벤딩되지 않은 상태로 도시한다.
- [0051] 도 2에 도시된 바와 같이, 표시 장치를 구성하는 기판(100)은 그 일부가 벤딩된 형상을 가질 수 있다.
- [0052] 도 2를 참조하면, 기판(100)은 제1 평면영역(1A), 제1 벤딩영역(1BA) 및 제2 평면영역(2A)을 포함할 수 있다.
- [0053] 제1 벤딩영역(1BA)은 제2 방향(DR2)을 기준으로 할 때 제1 평면영역(1A)과 제2 평면영역(2A) 사이에 위치할 수 있다.
- [0054] 제1 벤딩영역(1BA)은 기판(100)이 도 2에 도시된 것과 같이 제1 방향(DR1)으로 연장된 제1 벤딩축(1BAX)을 중심으로 벤딩됨으로써 형성된 것일 수 있다.
- [0055] 이러한 기판(100)은 플렉서블 또는 벤티블 특성을 갖는 다양한 물질을 포함할 수 있으며, 예를 들어 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylenen naphthalate, PEN), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.

- [0056] 기관(100)의 제1 평면영역(1A)에는 사용자가 인식할 수 있는 화상을 구현하는 표시 영역(DA)과, 표시 영역(DA) 외곽의 주변 영역(NDA)을 포함할 수 있다. 여기서 표시 영역(DA)은 도 1에 도시된 화소부(100)에 대응될 수 있으며, 기관(100)의 표시 영역(DA) 상에 화소부(100)의 구성들이 위치할 수 있다.
- [0057] 제1 벤딩영역(1BA)과 제2 평면영역(2A)에는 표시 영역(DA)이 구비되지 않을 수 있으며, 주변 영역(NDA)만이 포함될 수 있다.
- [0058] 도면에 별도로 도시되지는 않았으나, 제2 평면영역(2A)에는 전원 공급부가 위치할 수 있다. 상기 전원 공급부는 별도로 형성된 후 제2 평면영역(2A) 상에 형성된 패드부에 연결될 수도 있고 제2 평면영역(2A) 상에 직접 형성될 수도 있다.
- [0059] 상기 전원 공급부는 표시 장치의 구동에 필요한 각종 전원을 공급하는 기능을 수행할 수 있다. 예를 들어, 화소(PXL)들에 공급되는 제1 전원(ELVDD), 제2 전원(ELVSS) 및 초기화 전원(Vint)을 공급할 수 있다. 또한, 주사 구동부(210), 발광 구동부(220) 등을 구동하기 위한 구동 전원을 공급할 수도 있다. 또한, 기관(100)을 형성하는 도전층에 접지 전압을 공급할 수도 있다.
- [0060] 표시 영역(DA)과 주변 영역(NDA)은 적어도 하나의 발광 소자, 화소 영역의 화소들 각각으로 데이터 신호를 제공하기 위한 데이터선들(또는 데이터 팬아웃 배선들), 주사 신호를 제공하기 위한 주사선들, 발광 신호를 제공하기 위한 발광선들, 전원 전압을 제공하기 위한 전원공급라인 및 패드부 등을 포함할 수 있다.
- [0061] 본 명세서에서는 설명의 편의를 위하여 발광 소자의 종류 중 하나로서 유기 발광 다이오드를 예로 들어 설명하나 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 발광 소자는 액정 표시 소자를 포함할 수도 있다.
- [0062] 도 4는 도 1에 도시된 화소의 일 실시예를 나타내는 도면이다. 도 4에서는 설명의 편의를 위하여 m번째 데이터선(Dm) 및 i번째 주사선(S1i)에 접속된 화소(PXL)를 도시하기로 한다.
- [0063] 도 4를 참조하면, 본 발명의 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED), 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
- [0064] 유기 발광 다이오드(OLED)의 애노드는 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 화소 전원(ELVSS)에 접속될 수 있다. 이와 같은 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
- [0065] 유기 발광 다이오드(OLED)로 전류가 흐를 수 있도록 제1 화소 전원(ELVDD)은 제2 화소 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
- [0066] 제7 트랜지스터(T7)는 초기화 전원(Vint)과 유기 발광 다이오드(OLED)의 애노드 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 i+1번째 주사선(S1i+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 주사선(S1i+1)으로 주사신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 유기 발광 다이오드(OLED)의 애노드로 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
- [0067] 한편, 도 4에서는 제7 트랜지스터(T7)의 게이트 전극에 i+1번째 주사선(S1i+1)이 접속되는 것으로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제7 트랜지스터(T7)의 게이트 전극은 i번째 주사선(S1i)에 접속될 수도 있고, i-1번째 주사선(S1i-1)에 접속될 수도 있다.
- [0068] 제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 유기 발광 다이오드(OLED) 사이에 접속될 수 있다. 그리고, 제6 트랜지스터(T6) 게이트 전극은 i번째 발광 제어선(Eli)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 i번째 발광 제어선(Eli)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
- [0069] 제5 트랜지스터(T5)는 제1 화소 전원(ELVDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어선(Eli)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 i번째 발광 제어선(Eli)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
- [0070] 제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 화소 전원(ELVDD)에 접속되고, 제2 전극은 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여, 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화

소 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.

- [0071] 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i 번째 주사선(S1i)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 i 번째 주사선(S1i)으로 주사신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
- [0072] 제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 $i-1$ 번째 주사선(S1i-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 $i-1$ 번째 주사선(S1i-1)으로 주사신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다.
- [0073] 한편, 도 4에 도시된 화소(PXL)가 제1 화소 영역(AA1)의 첫 번째 수평 라인에 위치하는 경우, 제4 트랜지스터(T4)의 게이트 전극은, $i-1$ 번째 주사선(S1i-1)에 대응하는 것으로서, 제1 더미 주사선(S10)에 접속될 수 있다.
- [0074] 제2 트랜지스터(T2)는 m 번째 데이터선(Dm)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i 번째 주사선(S1i)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 i 번째 주사선(S1i)으로 주사신호가 공급될 때 턴-온되어 m 번째 데이터선(Dm)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
- [0075] 스토리지 커패시터(Cst)는 제1 화소 전원(ELVDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
- [0076] 또한, 도 4에서 설명된 화소 구조는 세 개의 주사선과 발광 제어선을 이용하는 하나의 예에 해당할 뿐이므로, 본 발명의 화소(PXL)가 상기 화소 구조에 한정되는 것은 아니다.
- [0077] 본 발명에서 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 적색, 녹색 및 청색을 포함한 다양한 광을 생성할 수 있지만, 이에 한정되지는 않는다. 예를 들어, 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 백색 광을 생성할 수도 있다. 이 경우, 별도의 컬러 필터 등을 이용하여 컬러 영상을 구현할 수 있다.
- [0078] 도 5는 도 4에 도시된 화소의 구동 방법을 설명하기 위한 도면이다.
- [0079] 먼저 i 번째 발광 제어선(E1i)으로 발광 제어신호(F1i)가 공급된다. i 번째 발광 제어선(E1i)으로 발광 제어신호(F1i)가 공급되면 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-오프된다. 이때, 화소(PXL)는 비발광 상태로 설정될 수 있다.
- [0080] 이후, $i-1$ 번째 주사선(S1i-1)으로 주사 신호(G1i-1)가 공급되어 제4 트랜지스터(T4)가 턴-온된다. 제4 트랜지스터(T4)가 턴-온되면 초기화전원(Vint)의 전압이 제1 노드(N1)로 공급된다. 그러면, 제1 노드(N1)는 초기화전원(Vint)의 전압으로 초기화될 수 있다.
- [0081] 제1 노드(N1)가 초기화전원(Vint)의 전압으로 초기화된 후 i 번째 주사선(S1i)으로 주사 신호(G1i)가 공급된다. i 번째 주사선(S1i)으로 주사 신호(G1i)가 공급되면 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온된다.
- [0082] 제3 트랜지스터(T3)가 턴-온되면 제1 트랜지스터(T1)가 다이오드 형태로 연결된다.
- [0083] 제2 트랜지스터(T2)가 턴-온되면 m 번째 데이터선(Dm)으로부터의 데이터 신호가 제1 트랜지스터(T1)의 제1 전극으로 공급된다. 이때, 제1 노드(N1)가 데이터 신호보다 낮은 초기화전원(Vint)의 전압으로 초기화되었기 때문에 제1 트랜지스터(T1)가 턴-온될 수 있다.
- [0084] 제1 트랜지스터(T1)가 턴-온되면 데이터 신호에서 제1 트랜지스터(T1)의 문턱전압을 감한 전압이 제1 노드(N1)에 인가된다. 스토리지 커패시터(Cst)는 제1 노드(N1)에 인가된 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압(V_Cst)을 저장한다.
- [0085] 이후, $i+1$ 번째 주사선(S1i+1)으로 주사 신호(G1i+1)가 공급된다. $i+1$ 번째 주사선(S1i+1)으로 주사 신호(G1i+1)가 공급되면 제7 트랜지스터(T7)가 턴-온된다.
- [0086] 제7 트랜지스터(T7)가 턴-온되면 초기화전원(Vint)의 전압이 유기 발광 다이오드(OLED)의 애노드 전극으로 공급된다. 그러면, 유기 발광 다이오드(OLED)에 기생적으로 형성된 기생 커패시터가 방전되고, 이에 따라 블랙 표현 능력을 향상시킬 수 있다.

- [0087] 이 후, i번째 발광 제어선(E_i)으로 발광 제어신호(F_i)의 공급이 중단된다.
- [0088] i번째 발광 제어선(E_i)으로 발광 제어신호(F_i)의 공급이 중단되면 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온된다. 그러면, 제1 전원(ELVDD)으로부터 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6) 및 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 이어지는 전류 경로가 형성된다.
- [0089] 이때, 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다. 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
- [0090] 실제로, 화소(PXL)는 상술한 과정을 반복하면서 소정 휘도의 빛을 생성할 수 있다.
- [0091] i번째 발광 제어선(E_i)으로 공급되는 발광 제어신호(F_i)는, 데이터 신호가 화소(PXL)에 충전되는 기간 동안 화소(PXL)가 비발광 상태로 설정되도록 적어도 하나의 주사신호와 중첩되도록 공급될 수 있다. 이와 같은 발광 제어신호(F_i)의 공급 타이밍은 다양한 형태로 변화될 수 있다.
- [0092] 한편, 제3 트랜지스터(T3)의 게이트 전극과 제1 전극(예를 들어, 소스 전극) 사이에는 기생 커패시턴스(C_p)가 형성될 수 있다. 기생 커패시턴스(C_p)는 킥 백 전압(kick back voltage; V_{kb})에 영향을 미칠 수 있으며, 기생 커패시턴스(C_p)가 클수록 킥 백 전압(V_{kb})의 크기가 커질 수 있다.
- [0093] i번째 주사 신호(G_i)의 전압이 로우 레벨에서 하이 레벨로 변화할 때 제2 노드(N2)의 전압이 증가될 수 있으며, 제2 노드(N2)의 전압 상승에 의한 스토리지 커패시터(C_{st})의 전압 변화량을 킥 백 전압(V_{kb})으로 명명할 수 있다. 킥 백 전압(V_{kb})의 크기가 커질수록 휘도가 저하되는 문제점이 나타날 수 있다.
- [0094] 도 2 및 도 3을 참조하여 설명한 바와 같이, 기관(100)은 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있으며, 플렉서블 또는 벤더블 특성을 갖는 기관 제조 시 폴리이미드가 많이 사용된다.
- [0095] 다만, 폴리이미드의 특성 상 음 전하가 쉽게 트랩(trap)되며, 기관에 음 전하가 트랩되면 트랜지스터들의 임계 전압(threshold voltage)이 양의 방향으로 쉬프트 된다. 특히, 제3 트랜지스터의 임계 전압이 양의 방향으로 쉬프트되면 기생 커패시턴스(C_p)가 증가하고, 기생 커패시턴스(C_p)의 증가는 킥 백 전압(V_{kb})의 증가를 야기한다.
- [0096] 따라서, 폴리이미드를 포함하는 기관 상에 화소부가 형성되는 경우 영상의 휘도가 저하되는 문제가 발생하므로, 폴리이미드를 포함하는 기관 상에 화소부를 형성하는 경우 기관에 음 전하가 트랩되지 않도록 방지할 필요가 있다.
- [0097] 이하에서는 본 발명의 실시예에 의한 기관의 구조를 구체적으로 설명하도록 한다.
- [0098] 도 6은 도 3의 I1-I1' 선에 따른 단면도이다.
- [0099] 도 6을 참조하면, 본 발명의 실시예에 따른 기관(100)은 복수의 무기층(IOL1, IOL2), 복수의 유기층(OL1, OL2) 및 제1 도전층(CL1)을 포함할 수 있다.
- [0100] 제1 유기층(OL1)은 고분자로 형성되며, 폴리이미드를 포함하는 단일층 또는 다중층일 수 있다. 또한, 제1 유기층(OL1)은 폴리이미드 외에 폴리에틸렌테레프탈레이트, 폴리카보네이트, 에폭시, 폴리에틸렌 및 폴리아크릴레이트 중 하나 이상을 더 포함할 수도 있다.
- [0101] 제1 무기층(IOL1)은 제1 유기층(OL1) 상에 위치되도록 형성될 수 있다.
- [0102] 제1 무기층(IOL1)은 금속 산화물 또는 금속 질화물을 포함하는 단일층 또는 다중층일 수 있다. 구체적으로, 제1 무기층(IOL1)은 질화규소(SiN_x), 산화 알루미늄(Al₂O₃), 산화규소(SiO_x), 산화티타늄(TiO₂) 중 하나 이상을 포함할 수 있다.
- [0103] 제2 유기층(OL2)은 제1 무기층(IOL1) 상에 위치되도록 형성될 수 있다. 제2 유기층(OL2)은 제1 유기층(OL1)을 형성할 수 있는 물질을 포함할 수 있으며, 제1 유기층(OL1)과 동일한 물질로 형성될 수 있다. 제2 유기층(OL2)은 단일층 또는 다중층으로 이루어질 수 있다.
- [0104] 제1 도전층(CL1)은 제2 유기층(OL2) 상에 위치되도록 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
- [0105] 제1 도전층(CL1)은 도전성 물질을 포함할 수 있다. 본 발명의 실시예에 있어서, 도전성 물질은 금속이나 이들

의 합금을 포함할 수 있다. 금속으로는 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 타이타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 백금(Pt) 등을 들 수 있다.

- [0106] 또한, 제1 도전층(CL1)은 투명 도전성 물질로 이루어질 수도 있다. 투명 도전성 물질로는 은나노와이어(AgNW), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), 및 SnO₂(Tin Oxide), 카본나노튜브(Carbon Nano Tube), 그래핀(graphene) 등을 들 수 있다.
- [0107] 또한, 제1 도전층(CL1)은 PEDOT:PSS를 포함할 수도 있다.
- [0108] 도 7은 도 3의 I2-I2' 선에 따른 단면도이다.
- [0109] 도 7을 참조하면, 제2 무기층(IOL2)은 연결 패턴(CP)을 포함할 수 있다. 연결 패턴(CP)은 제2 무기층(IOL2)에 형성된 개구부(OP1)에 도전성 물질을 채움으로써 형성될 수 있다. 즉, 제1 도전층(CL1)의 상면 중 일부는 연결 패턴(CP)과 직접적으로 접촉할 수 있다.
- [0110] 연결 패턴(CP)은 제1 방향(DR1)을 따라 연장되는 트렌치 형상 일 수 있다. 또는, 연결 패턴(CP)은 홀 형상일 수 있으며, 이 경우 복수의 연결 패턴(CP)이 제1 방향(DR1)을 따라 배열될 수 있다.
- [0111] 연결 패턴(CP)은 기판(100) 상에 위치하는 전원 공급부와 연결되어 접지 전압을 인가 받을 수 있다. 따라서 제1 도전층(CL1)은 연결 패턴(CP)을 통해 접지 전압을 인가 받을 수 있으며, 폴리이미드를 포함하는 유기층(OL1, OL2)에 음 전하가 트랩되는 것을 방지할 수 있다.
- [0112] 연결 패턴(CP)에 포함된 도전성 물질은 제1 도전층(CL1)을 형성할 수 있는 물질 중 적어도 어느 하나를 포함할 수 있다.
- [0113] 한편, 개구부(OP1)는 제1 평면 영역(1A)에 형성될 수 있으며, 제1 벤딩 영역(1BA)에 인접하도록 위치할 수 있다.
- [0114] 일반적으로 무기층의 경도가 높으므로, 무기층에 스트레스가 인가되는 경우 무기층에 크랙 등이 발생할 확률이 높다. 무기층에 크랙이 형성되는 경우 무기층 상에 위치한 구성들(예를 들어, 박막 트랜지스터들이나 배선)에도 크랙이 발생할 확률이 높다.
- [0115] 다만, 본 발명과 같이 제1 벤딩 영역(1BA)에 인접한 위치에서 제2 무기층(IOL2)에 개구부(OP1)를 형성하는 경우, 기판(100) 벤딩 시 제2 무기층(IOL2)에 크랙이 형성되는 것을 방지할 수 있다.
- [0116] 도 8은 도 3의 I1-I1' 선에 따른 단면도의 다른 실시예이고, 도 9는 도 3의 I2-I2' 선에 따른 단면도의 다른 실시예이다.
- [0117] 도 8 및 도 9에서는 상술한 실시예와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다. 이에 따라, 이하에서는 제2 도전층(CL2) 및 제3 무기층(IOL3)에 중점을 두어 설명하도록 한다.
- [0118] 도 8 및 도 9를 참조하면, 기판(100)은 복수의 무기층(IOL1, IOL2, IOL3), 복수의 유기층(OL1, OL2) 및 복수의 도전층(CL1, CL2)을 포함할 수 있다.
- [0119] 제1 유기층(OL1), 제1 무기층(IOL1), 제2 유기층(OL2), 제1 도전층(CL1), 제2 무기층(IOL2), 제2 도전층(CL2), 및 제3 무기층(IOL3)은 순차적으로 적층된 형태일 수 있다.
- [0120] 여기서, 제2 도전층(CL2)은 도전성 물질을 포함할 수 있으며, 도전성 물질은 제1 도전층(CL1)을 형성할 수 있는 물질 중 적어도 어느 하나를 포함할 수 있다. 또는 제2 도전층(CL2)은 제1 도전층(CL1)과 동일한 물질로 형성될 수도 있다.
- [0121] 제3 무기층(IOL3)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 단층 또는 복수 층일 수 있다.
- [0122] 기판(100)은 연결 패턴(CP)을 포함할 수 있으며, 연결 패턴(CP)은 제2 무기층(IOL2), 제2 도전층(CL2) 및 제3 무기층(IOL3)을 관통하여 제1 도전층(CL1)의 상면에 접촉될 수 있다. 또한, 연결 패턴(CP)은 제2 도전층(CL2)의 측면에 접촉될 수 있다.
- [0123] 연결 패턴(CP)은 표시 장치 제조 시 기판(100) 상에 제공되는 전원 공급부와 연결되어 접지 전압을 인가 받을

수 있다.

- [0124] 따라서 연결 패턴(CP)과 접촉된 제1 도전층(CL1) 및 제2 도전층(CL2)은 연결 패턴(CP)을 통해 접지 전압을 인가 받을 수 있다. 폴리이미드를 포함하는 유기층(OL1, OL2)에 쌓인 음 전하는 제1 도전층(CL1) 및 제2 도전층(CL2)을 통해 방전될 수 있다.
- [0125] 도 10은 도 3의 I1-I1' 선에 따른 단면도의 다른 실시예이고, 도 11은 도 3의 I2-I2' 선에 따른 단면도의 다른 실시예이다.
- [0126] 도 10 및 도 11에서는 상술한 실시예와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다. 이에 따라, 이하에서는 제2 도전층(CL2)에 중점을 두어 설명하도록 한다.
- [0127] 도 10 및 도 11을 참조하면, 기관(100)은 복수의 무기층(IOL1, IOL2), 복수의 유기층(OL1, OL2) 및 복수의 도전층(CL1, CL2)을 포함할 수 있다.
- [0128] 제2 도전층(CL2'), 제1 유기층(OL1), 제1 무기층(IOL1), 제2 유기층(OL2), 제1 도전층(CL1), 및 제2 무기층(IOL2)은 순차적으로 적층된 형태일 수 있다.
- [0129] 여기서, 제2 도전층(CL2')은 도전성 물질을 포함할 수 있으며, 도전성 물질은 제1 도전층(CL1)을 형성할 수 있는 물질 중 적어도 어느 하나를 포함할 수 있다. 또는 제2 도전층(CL2')은 제1 도전층(CL1)과 동일한 물질로 형성될 수도 있다.
- [0130] 한편, 도 10 및 도 11에는 도시되지 않았으나, 기관(100)은 제2 무기층(IOL2) 상에 형성된 도전층과 무기층을 더 포함할 수도 있다.
- [0131] 도 12a 내지 도 12c는 제1 도전층의 형상을 나타낸 도면이다. 특히, 도 12a 내지 도 12c에서는 제1 방향(DR1) 및 제2 방향(DR2)에 의하여 정의되는 평면 상에서 바라본 제1 도전층의 형상을 도시하였다.
- [0132] 도 12a를 참조하면, 제1 도전층(CL1)은 사각 형상일 수 있으며 제2 유기층(OL1)의 상면 전체를 덮도록 형성될 수 있다.
- [0133] 또한, 도 12b 및 도 12c에 도시된 것과 같이, 제1 도전층(CL1)은 적어도 하나 이상의 개구부(OP2)를 포함할 수 있다. 제1 도전층(CL1)에 개구부(OP2)를 형성함으로써, 외부로부터 입력되는 빛이 제1 도전층(CL1)에 반사되는 비율을 감소시킬 수 있다.
- [0134] 제1 도전층(CL1)에 개구부(OP2)가 형성된 경우, 표시 장치 제조 시 기관(100) 상에 형성되는 박막 트랜지스터들 중 도 4에 도시된 제3 트랜지스터(T3)는 개구부(OP2)와 중첩되지 않을 수 있다.
- [0135] 앞서 설명한 바와 같이, 기관(100)에 전하가 트랩되는 경우 화소(PXL)에 구비된 제3 트랜지스터(T3)의 게이트 전극과 소스 전극 간 기생 커패시턴스가 증가되어 휘도가 저하되는 문제점이 발생한다.
- [0136] 제1 도전층(CL1)은, 유기층(OL1, OL2)에 트랩된 전하에 의하여 트랜지스터들의 임계 전압이 커지는 것을 방지하는 역할을 하므로, 제1 도전층(CL1)과 제3 트랜지스터(T3)가 중첩되도록 하여 제3 트랜지스터(T3)가 유기층(OL1, OL2)에 트랩된 전하에 영향 받는 것을 최소화할 수 있다.
- [0137] 한편 제2 도전층(CL2)의 형상은 별도로 도시하지 않았으나 도 12a 내지 도 12c에 도시된 것중 어느 하나와 동일한 형상으로 형성될 수 있다. 또한, 제2 도전층(CL2)은 제1 도전층(CL1)과 동일한 형상으로 형성될 수 있다.
- [0138] 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.


부호의 설명

- [0139] 100: 기관
- OL1: 제1 유기층


- OL2: 제2 유기층
- IOL1: 제1 무기층
- IOL2: 제2 무기층
- IOL3: 제3 무기층
- CL1: 제1 도전층
- CL2: 제2 도전층

도면


도면1




도면2




도면3




도면4




도면5





도면6




도면7




도면8




도면9




도면10




도면11




도면12a



도면12b



도면12c



专利名称(译)	柔性基板和包括其的显示装置		
公开(公告)号	KR1020190070383A	公开(公告)日	2019-06-21
申请号	KR1020170170587	申请日	2017-12-12
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	김원호 김민주 오상헌 이근수 이정호		
发明人	김원호 김민주 오상헌 이근수 이정호		
IPC分类号	H01L51/52 H01L27/32 H01L51/00		
CPC分类号	H01L51/5237 H01L27/3262 H01L27/3265 H01L51/0097 H01L51/5203 G09F9/301 H01L27/3244 H01L51/52 G09G3/3233 G09G3/3266 G09G3/3291 G09G2300/0819 G09G2300/0842 G09G2300/0861 G09G2310/0251 G09G2310/0262 G09G2380/02 H01L27/3276 H01L2251/5338 G09G3/3275 H01L51/5206		
代理人(译)	Gimdusik Munyongho Ohjonghan		
外部链接	Espacenet		

摘要(译)

在一些实施例中，柔性有机发光二极管显示器可以包括第一聚合物层；第一聚合物层；第二聚合物层；以及第二聚合物层。在第一聚合物层上的第一透明导电层；第一无机层位于第一透明导电层上；并且位于第一无机层上的多个像素，每个像素包括有机发光二极管和用于驱动有机发光二极管的驱动单元。

