



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0081074
(43) 공개일자 2017년07월11일

(51) 국제특허분류(Int. Cl.)
H01L 51/52 (2006.01) *H01L 27/32* (2006.01)
(52) CPC특허분류
H01L 51/5228 (2013.01)
H01L 27/3225 (2013.01)
(21) 출원번호 10-2015-0191804
(22) 출원일자 2015년12월31일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
한성만
경기도 파주시 창곡동길 40-48 (야동동)
장병욱
경기도 파주시 가람로 22 101동 1702호 (와동동,
가람마을1단지벽산한라아파트)
(뒷면에 계속)

(74) 대리인
특허법인로얄


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 유기발광 다이오드 표시장치

(57) 요 약

본 발명에 의한 유기발광 다이오드 표시장치는 박막 트랜지스터와 전기적으로 연결되며, 애노드 전극(ANO), 유기 발광층, 캐소드 전극으로 구성된 유기발광 다이오드를 갖는다. 본 발명에 의한 유기발광 다이오드 표시장치는 저전위 전원 라인, 보조 캐소드 전극들, 및 제1 링크 패턴을 포함한다. 저전위 전원 라인은 캐소드 전극에 저전 위 전원 전압을 공급한다. 보조 캐소드 전극들은 제1 접촉점에서 캐소드 전극과 연결된다. 제1 링크 패턴은 제2 접촉점에서 보조 캐소드 전극들의 일단에 연결된다. 이때, 제1 링크 패턴은 저전위 전원 라인에 연결되어, 보조 캐소드 전극들을 저전위 전원 라인에 전기적으로 연결한다.

대 표 도 - 도5



(52) CPC특허분류

H01L 27/326 (2013.01)

H01L 27/3262 (2013.01)

H01L 27/3276 (2013.01)

H01L 51/5221 (2013.01)

H01L 2227/32 (2013.01)

(72) 발명자

이기형

경기도 용인시 수지구 성복1로164번길 20 (성복동,
버들치마을성복자이1차아파트) 111동 902호

오길환

서울특별시 도봉구 시류봉로 107 (방학동, 신동아
1단지아파트) 28동 1010호

명세서

청구범위

청구항 1

박막 트랜지스터와 전기적으로 연결되며, 애노드 전극, 유기발광층, 캐소드 전극으로 구성된 유기발광 다이오드를 갖는 유기발광 다이오드 표시장치에 있어서,

상기 캐소드 전극에 저전위 전원 전압을 공급하는 저전위 전원 라인;

제1 접촉점에서 상기 캐소드 전극과 연결되는 하나 이상의 보조 캐소드 전극들; 및

제2 접촉점에서 상기 보조 캐소드 전극들의 일단에 연결되는 제1 링크 패턴을 포함하고,

상기 제1 링크 패턴은,

상기 저전위 전원 라인에 연결되어, 상기 보조 캐소드 전극들을 상기 저전위 전원 라인에 전기적으로 연결하는 유기발광 다이오드 표시장치.

청구항 2

제 1 항에 있어서,

상기 보조 캐소드 전극들의 타단과 연결되는 제2 링크 패턴을 더 포함하는 유기발광 다이오드 표시장치.

청구항 3

제 2 항에 있어서,

상기 제1 링크 패턴 및 상기 제2 링크 패턴과 연결되는 제3 링크 패턴을 더 포함하는 유기발광 다이오드 표시장치.

청구항 4

제 1 항에 있어서,

서로 교차하는 게이트 라인 및 데이터 라인에 의해 구획된 화소들을 더 포함하고,

상기 보조 캐소드 전극은,

상기 이웃하는 화소들 사이에서 상기 데이터 라인과 나란하게 배치되고

상기 제1 링크 패턴은,

상기 게이트 라인과 나란하게 배치된 유기발광 다이오드 표시장치.

청구항 5

제 1 항에 있어서,

상기 보조 캐소드 전극은,

상기 캐소드 전극보다 낮은 저항값을 갖는 유기발광 다이오드 표시장치.

청구항 6

제 1 항에 있어서,

상기 제1 링크 패턴은,

상기 캐소드 전극보다 낮은 저항값을 갖는 유기발광 다이오드 표시장치.

청구항 7

제 1 항에 있어서,

상기 제1 링크 패턴은,

제3 접촉점에서, 상기 캐소드 전극과 연결된 유기발광 다이오드 표시장치.

청구항 8

제 1 항에 있어서,

상기 제1 접촉점은,

상기 보조 캐소드 전극들 각각에 적어도 하나 이상 위치하는 유기발광 다이오드 표시장치.

청구항 9

제 8 항에 있어서,

상기 이웃하는 제1 접촉점을 사이의 간격은,

상기 제1 링크 패턴으로부터의 거리에 반비례하는 유기발광 다이오드 표시장치.

청구항 10

제 8 항에 있어서,

상기 제1 접촉점의 밀도는,

상기 제1 링크 패턴으로부터 멀어질수록 높은 유기발광 다이오드 표시장치.

발명의 설명

기술 분야

[0001] 본 발명은 유기발광 다이오드 표시장치에 관한 것이다.

배경 기술

[0002] 최근, 음극선관(CRT : Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한, 평판 표시장치의 예로는, 액정 표시장치(LCD : Liquid Crystal Display), 전계방출 표시장치(FED : Field Emission Display), 플라즈마 표시장치(PDP : Plasma Display Panel) 및 유기발광 다이오드 표시장치(OLED : Organic Light Emitting Display) 등이 있다.

[0003] 이들 평판 표시장치 중에서 유기발광 다이오드 표시장치는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치로, LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기 전계발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐 아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 점에서 널리 사용되고 있다.

[0004] 이하, 도 1 및 도 2를 참조하여, 종래 기술에 의한 유기발광 다이오드 표시장치를 설명한다. 도 1은 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.

[0005] 도 1 및 2를 참조하면, 유기발광 다이오드 표시장치는 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함)(ST, DT) 및 박막 트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막 트랜지스터 기판을 포함한다.

[0006] 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기 발광 다이오드(OLED)를 포함한다. 스위칭 TFT(ST)는 기판(SUB) 위에서, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성된다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG), 반도체 층(SA), 소스 전극(SS), 및 드레인 전극(SD)을 포함한다.

[0007] 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 유기발광 다이오드(OLED)를 구동하는 역할을 한다. 구동

TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG), 반도체층(DA), 고전위 전원 라인(VDL)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결된다. 애노드 전극(ANO) 위에는 기판의 대부분을 덮는 캐소드 전극(CAT)이 배치되며, 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에는 유기발광층이 개재된다.

[0008] 화소가 배치되는 표시 영역의 외주부에는, 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 및 저전위 전원 라인(VDL)의 일측 단부에 형성된 고전위 전원 패드(VDP)가 배치된다.

[0009] 도 2를 더 참조하면, 기판(SUB) 위에는 반도체층(SA, DA)이 형성된다. 게이트 절연막(GI)을 사이에 두고, 반도체층(SA, DA) 위에는 게이트 전극(SG, DG)이 형성된다. 게이트 전극(SG, DG)은 반도체층(SA, DA)의 중심부에 중첩되며, 게이트 전극(SG, DG)과 중첩된 반도체층(SA, DA)의 중심부는 채널영역으로 정의될 수 있다. 또한, 게이트 절연막(GI) 위에는 게이트 패드(GP)가 형성될 수 있다.

[0010] 반도체층(SA, DA)의 일측부는 콘택홀을 통해 소스 전극들(SS, DS)과 연결되고, 타측부는 드레인 전극들(SD, DD)과 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다. 또한, 절연막(IN) 위에는 데이터 패드(DP), 고전위 전원 패드(VDP)가 형성될 수 있다.

[0011] 스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에는, 보호막(PAS)이 형성된다. 보호막(PAS)이 형성된 기판(SUB) 위에는 평탄화 막(PL)이 형성된다.

[0012] 평탄화 막(PL) 위에는, 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 외주부에는, 절연막을 관통하는 콘택홀들을 통해 게이트 패드(GP), 데이터 패드(DP), 및 고전위 전원 패드(VDP)와 각각 연결되는 게이트 패드 단자(GPT), 데이터 패드 단자(DPT), 및 고전위 전원 단자(VDPT)가 형성된다. 애노드 전극(ANO)이 형성된 기판(SUB) 위에는 뱅크(BA)가 형성된다. 뱅크(BA)는 애노드 전극(ANO)의 대부분을 노출시킨다. 노출된 애노드 전극(ANO) 위에는 유기발광층(OL)이 형성된다. 유기발광층(OL)이 형성된 기판 위에는 캐소드 전극(CAT)이 형성된다. 이로써, 애노드 전극(ANO), 유기발광층(OL), 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 완성된다.

[0013] 저전위 전원 전압을 인가받는 캐소드 전극(CAT)은, 기판(SUB) 전체 표면의 대부분에 걸쳐 형성된다. 캐소드 전극(CAT)을 비 저항 값이 낮은 금속 물질로 형성할 경우에는 큰 문제가 없다. 다만, 상부 발광형(Top-Emission) 표시장치와 같이, 상층에 위치하는 캐소드 전극(CAT)의 투과도를 확보할 필요가 있는 경우, 캐소드 전극(CAT)을 ITO(Indium Tin Oxide)와 같은 투명 도전물질로 형성할 필요가 있다. 캐소드 전극(CAT)을 ITO와 같은 투명 도전물질로 형성하는 경우, 면 저항이 커져서 화질에 문제가 발생할 수 있다.

[0014] 즉, 비 저항이 큰 물질을 포함한 캐소드 전극(CAT)을 이용하는 경우, 면 저항이 커진다. 이 경우, 캐소드 전극(CAT)에 인가되는 저전위 전원 전압이 캐소드 전극(CAT)의 전체 면적에 걸쳐 일정한 전압값을 갖지 못하는 문제가 발생한다. 특히, 대면적 표시장치의 경우, 위치에 따른 전압 편차 예를 들어, 저전위 전원 전압이 인가되는 인입부와의 거리에 따른 전압 편차가 크게 발생할 것이므로, 전체 화면에 걸쳐서 휘도가 불균일해지는 현상은 더욱 중요한 문제로 대두될 수 있다.

발명의 내용

해결하려는 과제

[0015] 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 위치에 따른 캐소드 전극의 저전위 전원 전압 편차를 최소화한 유기발광 다이오드 표시장치를 제공하는 데 있다.

과제의 해결 수단

[0016] 본 발명에 의한 유기발광 다이오드 표시장치는 박막 트랜지스터와 전기적으로 연결되며, 애노드 전극(ANO), 유기발광층, 캐소드 전극으로 구성된 유기발광 다이오드를 갖는다. 본 발명에 의한 유기발광 다이오드 표시장치는 저전위 전원 라인, 보조 캐소드 전극들, 및 제1 링크 패턴을 포함한다. 저전위 전원 라인은 캐소드 전극에 저전위 전원 전압을 공급한다. 보조 캐소드 전극들은 제1 접촉점에서 캐소드 전극과 연결된다. 제1 링크 패턴은 제2 접촉점에서 보조 캐소드 전극들의 일단에 연결된다. 이때, 제1 링크 패턴은 저전위 전원 라인에 연결되어, 보조 캐소드 전극들을 저전위 전원 라인에 전기적으로 연결한다.

- [0017] 본 발명에 의한 유기발광 다이오드 표시장치는 보조 캐소드 전극들의 타단과 연결되는 제2 링크 패턴을 더 포함할 수 있다.
- [0018] 본 발명에 의한 유기발광 다이오드 표시장치는 제1 링크 패턴 및 제2 링크 패턴과 연결되는 제3 링크 패턴을 더 포함할 수 있다.
- [0019] 본 발명에 의한 유기발광 다이오드 표시장치는 서로 교차하는 게이트 라인 및 테이터 라인에 의해 구획된 화소들을 더 포함한다. 보조 캐소드 전극은 이웃하는 화소들 사이에서 상기 테이터 라인과 나란하게 배치될 수 있다. 제1 링크 패턴은 게이트 라인과 나란하게 배치될 수 있다.
- [0020] 보조 캐소드 전극은 캐소드 전극보다 낮은 저항값을 갖는다.
- [0021] 제1 링크 패턴은 캐소드 전극보다 낮은 저항값을 갖는다.
- [0022] 제1 접촉점은 보조 캐소드 전극들 각각에 적어도 하나 이상 위치한다.
- [0023] 이웃하는 제1 접촉점을 사이의 간격은 제1 링크 패턴으로부터의 거리에 반비례할 수 있다.
- [0024] 제1 접촉점의 밀도는 제1 링크 패턴으로부터 멀어질수록 높을 수 있다.

발명의 효과

- [0025] 본 발명은 비 저항이 낮은 도전 물질로 형성된 보조 캐소드 전극을 캐소드 전극에 연결함으로써, 캐소드 전극의 저항을 낮출 수 있고, 이에 따라 캐소드 전극의 면내 저항 편차에 기인한 휘도 불균일 불량을 줄일 수 있다.
- [0026] 또한, 본 발명은 저전위 전원 전압을 캐소드 전극으로 전달하기 위한 복수의 저전위 전원 공급경로를 확보함으로써, 캐소드 전극에서 발생되는 IR 라이징(rising)의 위치별 편차를 최소화할 수 있다. 즉, 본 발명은 충분한 저전위 전원 공급경로를 확보함으로써, 저전위 전원 전압이 인가되는 캐소드 전극에 단순히 보조 캐소드 전극만을 연결한 구조 대비, 위치에 따른 캐소드 전극의 면내 저항 편차에 기인한 휘도 불균일 불량을 최소화할 수 있다.

도면의 간단한 설명

- [0027] 도 1은 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다.
- 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
- 도 3은 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다.
- 도 4는 도 3에 도시된 화소를 개략적으로 나타낸 구성도이다.
- 도 5는 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 도시한 평면도이다.
- 도 6은 본 발명에 의한 링크 패턴의 배치 예를 개략적으로 도시한 도면들이다.
- 도 7은 본 발명의 바람직한 실시예에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 평면도이다.
- 도 8은 도 7에서 절취선 II-II'으로 절취한 단면도이다.
- 도 9는 도 7에서 절취선 III-III'으로 절취한 단면도이다.
- 도 10 내지 도 12는 캐소드 전극과 보조 캐소드 전극이 연결되는 제1 접촉점의 위치 패턴을 설명하기 위한 도면들이다.

발명을 실시하기 위한 구체적인 내용

- [0028] 이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 첨조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

- [0029] 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
- [0030] 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
- [0031] 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
- [0032] 도 3은 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다. 도 4는 도 3에 도시된 화소를 개략적으로 나타낸 구성도이다.
- [0033] 도 3을 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치(10)는 디스플레이 구동 회로, 표시 패널(DIS)을 포함한다.
- [0034] 디스플레이 구동 회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(16)를 포함하여 입력 영상의 비디오 데이터전압을 표시 패널(DIS)의 화소들에 기입한다. 데이터 구동회로(12)는 타이밍 콘트롤러(16)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동회로(12)로부터 출력된 데이터전압은 데이터라인들(D1~Dm)에 공급된다. 게이트 구동회로(14)는 데이터전압에 동기되는 게이트펄스를 게이트라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시 패널(DIS)의 화소들을 선택한다.
- [0035] 타이밍 콘트롤러(16)는 호스트 시스템(19)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 동기시킨다. 데이터 구동회로(12)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(14)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스트트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.
- [0036] 호스트 시스템(19)은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(19)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시 패널(DIS)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(19)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(16)로 전송한다.
- [0037] 표시 패널(DIS)의 화소 어레이는 데이터라인들(D1~Dm, m은 양의 정수)과 게이트라인들(G1~Gn, n은 양의 정수)에 의해 정의된 화소들을 포함한다. 화소들 각각은 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함한다.
- [0038] 도 4를 더 참조하면, 표시 패널(DIS)에는 다수의 데이터라인들(D)과, 다수의 게이트라인들(G)이 교차되고, 이 교차영역마다 화소들이 매트릭스 형태로 배치된다. 화소 각각은 OLED, OLED에 흐르는 전류량을 제어하는 구동 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함)(DT), 구동 TFT(DT)의 게이트-소스간 전압을 설정하기 위한 프로그래밍부(SC)를 포함한다.
- [0039] 프로그래밍부(SC)는 적어도 하나 이상의 스위치 TFT와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 TFT는 게이트 라인(G)으로부터의 스캔 신호에 응답하여 턴 온 됨으로써, 데이터라인(D)으로부터의 데이터전압을 스토리지 커패시터의 일측 전극에 인가한다. 구동 TFT(DT)는 스토리지 커패시터에 충전된 전압의 크기에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다. OLED의 발광량은 구동 TFT(DT)로부터 공급되는 전류량에 비례한다. 이러한 화소는 고전위 전원 전압원(EVDD)과 저전위 전원 전압원(EVSS)에 연결되어, 도시하지 않은 전원발생부로부터 각각 고전위 전원 전압과 저전위 전원 전압을 공급받는다. 화소를 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 화소를 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. OLED는 애노드 전극(ANO), 캐소드 전극(CAT), 및 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에 개재된 유기발광층을 포함한다. 애노드 전

극(ANO)은 구동 TFT(DT)와 접속된다. 유기발광층은 발광층(Emission layer, EML)을 포함하고, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL) 중 어느 하나 이상을 더 포함할 수 있다.

[0040] 이하, 도 5 및 도 6을 참조하여, 본 발명에 의한 유기발광 다이오드 표시장치의 특징적 구성을 설명한다. 도 5는 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 도시한 평면도이다. 도 6은 본 발명에 의한 링크 패턴의 배치 예를 개략적으로 도시한 도면들이다.

[0041] 도 5를 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치는 전술한 회로부로부터 다양한 구동 신호 및 전원 전압을 인가받는 표시 패널(DIS)을 포함한다. 표시 패널(DIS)은 저전위 전원 라인(VSL), 캐소드 전극(CAT), 보조 캐소드 전극(ACAT), 및 제1 링크 패턴(LP1)을 포함한다.

[0042] 저전위 전원 라인(VSL)에는 저전위 전원 전압이 인가된다. 예를 들어, 저전위 전원 라인(VSL)은 패드부(PA)에 구비된 패드들 중 저전위 전원 전압이 공급되는 패드와 연결될 수 있다. 이때, 패드부(PA)는 COF(Chip On Film)와 같은 연성 필름과 연결될 수 있고, 전원발생부에서 출력된 저전위 전원 전압은 표시 패널(DIS)의 패드부(PA)와 전기적으로 연결된 연성 필름을 통해 표시 패널(DIS)의 저전위 전원 라인(VSL)으로 입력될 수 있다.

[0043] 캐소드 전극(CAT)은 저전위 전원 라인(VSL)과 직접 연결되어 저전위 전원 전압을 공급받는다. 캐소드 전극(CAT)은 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)와 같은 투명 도전 물질로 형성된다. 즉, 상부 발광형(Top-Emission)의 경우, 상층에 위치하는 캐소드 전극(CAT)은, 빛이 이를 투과하여야 하므로, 투명 도전 물질로 형성된다.

[0044] 투명 도전물질은 금속 물질보다는 비 저항 값이 높은 편이다. 이와 같이, 비 저항이 큰 물질을 포함한 캐소드 전극(CAT)을 이용하는 경우, 캐소드 전극(CAT)에 인가되는 저전위 전원 전압이 캐소드 전극(CAT)의 전체 면적에 걸쳐 일정한 전압값을 갖지 못하는 문제가 발생한다. 예를 들어, 저전위 전원 전압이 인가되는 쪽인 인입부에서의 저전위 전원 전압 값과, 인입부로부터 이격된 위치에서의 저전위 전원 전압 값과의 편차가 커져 휘도가 위치에 따라 일정하지 않을 수 있다.

[0045] 이를 방지하기 위해, 본 발명은 비 저항이 낮은 도전 물질로 형성된 보조 캐소드 전극(ACAT)을 더 포함한다. 즉, 보조 캐소드 전극(ACAT)은 캐소드 전극(CAT) 보다 저항이 낮은 물질을 포함한다. 보조 캐소드 전극(ACAT)은 캐소드 전극(CAT)과 하나 이상의 절연막을 사이에 두고 서로 다른 층에 배치된다.

[0046] 보조 캐소드 전극(ACAT)과 캐소드 전극(CAT)은, 하나 이상의 절연막을 사이에 두고 서로 다른 층에 배치되며, 제1 접촉점(CP1)에서 서로 접촉된다. 예를 들어, 캐소드 전극(CAT)과 보조 캐소드 전극(ACAT)은 제1 접촉점(CP1)에서 레이저 공정을 통해 전기적으로 연결되거나, 콘택홀을 통해 전기적으로 연결될 수 있다. 이에 따라, 본 발명은 캐소드 전극(CAT)의 면 저항을 낮출 수 있어, 캐소드 전극(CAT)의 면내 저항 편차에 기인한 휘도 불균일 불량을 줄일 수 있다.

[0047] 제1 링크 패턴(LP1)은 저전위 전원 라인(VSL)과 직접 연결되어 저전위 전원 전압을 공급받는다. 제1 링크 패턴(LP1)은 보조 캐소드 전극(ACAT)들의 일단과 연결되어, 보조 캐소드 전극(ACAT)들 각각을 전기적으로 연결시킨다. 제1 링크 패턴(LP1)과 보조 캐소드 전극(ACAT)은, 하나 이상의 절연막을 사이에 두고 서로 다른 층에 배치되며, 제2 접촉점(CP2)에서 서로 접촉된다. 예를 들어, 제1 링크 패턴(LP1)과 보조 캐소드 전극(ACAT)의 일단은 제2 접촉점(CP2)에서 레이저 공정을 통해 전기적으로 연결되거나, 콘택홀을 통해 전기적으로 연결될 수 있다. 저전위 전원 라인(VSL)으로 인가된 저전위 전원 전압은 제1 링크 패턴(LP1)을 통해 각 보조 캐소드 전극(ACAT)들로 전달된다.

[0048] 제1 링크 패턴(LP1)은 캐소드 전극(CAT) 보다 저항이 낮은 물질을 포함한다. 제1 링크 패턴(LP1)은 보조 캐소드 전극(ACAT)과 교차하는 방향으로 연장된 바(bar) 형상을 가질 수 있다.

[0049] 제1 링크 패턴(LP1)은 저전위 전원 라인(VSL)과 연결되는 저전위 전원 전압의 인입부에서 캐소드 전극(CAT)과 접촉될 수 있다. 또한, 인입부 외의 제3 접촉점(CP3)에서도 제1 링크 패턴(LP1)과 캐소드 전극(CAT)은 서로 접촉될 수 있다. 예를 들어, 제1 링크 패턴(LP1)과 캐소드 전극(CAT)은 하나 이상의 절연막을 사이에 두고 서로 다른 층에 배치되며, 제3 접촉점(CP3)에서 레이저 공정을 통해 전기적으로 연결되거나, 콘택홀을 통해 전기적으로 연결될 수 있다. 본 발명의 바람직한 실시예는 제3 접촉점(CP3)을 복수 개 형성함으로써, 캐소드 전극(CAT)의 저항을 더욱 낮출 수 있다.

- [0050] 본 발명에서, 캐소드 전극(CAT)은 전원발생부(미도시)로부터 발생된 저전위 전원 전압을 저전위 전원 라인(VSL)을 통해 직접 입력받는다. 또한, 캐소드 전극(CAT)은 전원발생부로부터 발생된 저전위 전원 전압을 저전위 전원 라인(VSL)과 연결된 보조 캐소드 전극(ACAT)을 통해 입력받는다. 이에 따라, 본 발명은 저전위 전원 전압을 캐소드 전극(CAT)으로 전달하기 위한 복수의 저전위 전원 공급경로를 포함할 수 있다.
- [0051] 즉, 저전위 전원 공급경로는 제1 공급경로 및 제2 공급경로를 포함한다. 제1 공급경로는 캐소드 전극(CAT)과 연결된 저전위 전원 라인(VSL), 및 저전위 전원 전압을 생성하여 저전위 전원 라인(VSL)에 공급하는 저전위 전원 전압원을 포함한다. 제2 공급경로는 캐소드 전극(CAT)과 연결된 보조 캐소드 전극(ACAT), 보조 캐소드 전극(ACAT)과 연결된 제1 링크 패턴(LP1), 제1 링크 패턴(LP1)과 연결된 저전위 전원 라인(VSL), 및 저전위 전원 전압을 생성하여 저전위 전원 라인(VSL)에 공급하는 저전위 전원 전압원을 포함한다. 본 발명은 제1 공급 경로 외에 제2 공급 경로를 더 포함함으로써, 캐소드 전극(CAT)에서 발생되는 IR 라이징(rising)의 위치별 편차를 최소화할 수 있다.
- [0052] 본 발명은, 제1 공급 경로를 통해서만 캐소드 전극(CAT)에 저전위 전원 전압을 공급하는 경우와 달리, 하나 이상의 보조 캐소드 전극(ACAT)을 통해 캐소드 전극(CAT)으로 저전위 전원 전압을 더 공급할 수 있어, 복수의 저전위 전원 공급경로를 추가로 확보할 수 있다. 본 발명은 충분한 저전위 전원 공급경로를 확보함으로써, 저전위 전원 전압이 인가되는 캐소드 전극(CAT)에 단순히 보조 캐소드 전극(ACAT)만을 연결한 구조 대비, 위치에 따른 캐소드 전극(CAT)의 면내 저항 편차에 기인한 휘도 불균일 불량을 최소화할 수 있다.
- [0053] 제1 공급 경로를 통해서만 캐소드 전극(CAT)에 저전위 전원 전압을 공급하는 경우, 보조 캐소드 전극(ACAT)을 캐소드 전극(CAT)에 연결함으로써 캐소드 전극(CAT)의 저항을 어느 정도 낮출 수는 있다. 다만, 이 경우 기본적으로 저전위 전원 전압이 저항이 높은 캐소드 전극(CAT)을 통해 전달되기 때문에 캐소드 전극(CAT)에서 발생되는 IR 라이징의 위치별 편차를 요구되는 만큼 줄이기에는 어려움이 있다. 본 발명은 저항이 낮은 제1 링크 패턴(LP1) 및 보조 캐소드 전극(ACAT)을 통해 저전위 전압이 공급되는 제2 공급경로를 더 형성함으로써, 캐소드 전극(CAT)에서 발생되는 IR 라이징(rising)의 위치별 편차를 최소화할 수 있다.
- [0054] 도 6을 더 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치는 제2 링크 패턴(LP2) 및/또는 제3 링크 패턴(LP3)을 더 포함할 수 있다.
- [0055] 제2 링크 패턴(LP2)은 보조 캐소드 전극(ACAT)들의 타단과 연결된다. 제2 링크 패턴(LP2)은 저 저항 물질로 형성되며, 제1 링크 패턴(LP1)과 동일한 물질로 형성될 수 있다. 제2 링크 패턴(LP2)과 보조 캐소드 전극(ACAT)의 타단은 제2 접촉점(CP2)에서 서로 접촉된다. 예를 들어, 제2 링크 패턴(LP2)과 보조 캐소드 전극(ACAT)의 타단은 제2 접촉점(CP2)에서 레이저 공정을 통해 전기적으로 연결되거나, 콘택홀을 통해 전기적으로 연결될 수 있다. 제2 링크 패턴(LP2)은 보조 캐소드 전극(ACAT)과 교차하는 방향으로 연장된 바 형상을 가질 수 있다.
- [0056] 제3 링크 패턴(LP3)은 제1 링크 패턴(LP1) 및 제3 링크 패턴(LP3)과 연결되어, 제1 링크 패턴(LP1) 및 제3 링크 패턴(LP3)을 전기적으로 연결시킨다. 제3 링크 패턴(LP3)은 저 저항 물질로 형성되며, 제1 링크 패턴(LP1) 및/또는 제2 링크 패턴(LP2)과 동일한 물질로 형성될 수 있다. 제1 링크 패턴(LP1), 제2 링크 패턴(LP2), 및 제3 링크 패턴(LP3)은 동일한 층에 한 몸체로 형성될 수 있다. 다만 이에 한정되는 것은 아니며, 제1 링크 패턴(LP1), 제2 링크 패턴(LP2), 및 제3 링크 패턴(LP3) 중 적어도 어느 하나는 다른 하나와 다른 층에 배치될 수 있고, 양자는 콘택홀을 통해 서로 연결될 수 있다. 제3 링크 패턴(LP3)은 보조 캐소드 전극(ACAT)과 나란한 방향으로 연장된 바 형상을 가질 수 있다.
- [0057] 저항이 낮은 물질을 포함하는 제2 링크 패턴(LP2) 및 제3 링크 패턴(LP3)을 더 구비할수록 캐소드 전극(CAT) 전면에서의 등 전위 형성에 유리하다. 따라서, 본 발명에 의한 바람직한 실시예는 제2 링크 패턴(LP2) 및 제3 링크 패턴(LP3)을 더 포함함으로써, 애노드 전극(ANO)과 캐소드 전극(CAT) 사이의 전위차가 감소하는 현상을 최소화할 수 있다.
- [0058] 이하, 도 7 내지 도 9를 참조하여, 본 발명의 바람직한 실시예에 의한 유기발광 다이오드 표시장치를 설명한다. 도 7은 본 발명의 바람직한 실시예에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 평면도이다. 도 8은 도 7에서 절취선 II-II'으로 절취한 단면도이다. 도 9는 도 7에서 절취선 III-III'으로 절취한 단면도이다.
- [0059] 도 7을 참조하면, 본 발명의 바람직한 실시예에 의한 유기발광 다이오드 표시장치는 영상 정보를 표시하는 표시 영역(AA)과, 표시 영역(AA)을 구동하기 위한 여러 소자들이 배치되는 비 표시 영역(NA)이 정의된 기판(SUB)을 포함한다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 복수 개의 화소(PA)들이 정의된다. 도 7에서는 점선으로 화소(PA)들을 표시하였다.

- [0060] 예를 들어, NxM 방식의 장방형으로 화소(PA)들이 정의될 수 있다. 하지만, 반드시 이러한 방식에만 국한되는 것이 아니고, 다양한 방식으로 배열될 수도 있다. 각 화소들이 동일한 크기를 가질 수도 있고, 서로 다른 크기를 가질 수도 있다. 또한, RGB 색상을 나타내는 세 개의 서브 화소를 하나의 단위로 하여, 규칙적으로 배열될 수도 있다. 가장 단순한 구조로 설명하면, 화소(PA)들은 제1 방향으로 진행하는 게이트 라인(GL)들과, 제2 방향으로 진행하는 복수 개의 데이터 라인(DL)들의 교차 구조로 정의될 수 있다.
- [0061] 비 표시 영역의 일측에는 패드부(PA)가 구비된다. 데이터 라인(DL)은 패드부(PA)의 데이터 패드와 전기적으로 연결되어 데이터 전압을 공급받는다. 고전위 전원 라인(VDL)은 패드부(PA)의 고전위 전원 패드와 전기적으로 연결되어 고전위 전원 전압을 공급받는다. 저전위 전원 라인(VSL)은 패드부(PA)의 저전위 전원 패드와 전기적으로 연결되어 저전위 전원 전압을 공급받는다. 캐소드 전극(CAT)은 저전위 전원 라인(VSL)과 연결되어 저전위 전원 전압을 공급받는다. 이로써, 저전위 전원 전압이 공급되는 제1 공급 경로가 형성된다.
- [0062] 데이터 라인(DL)은 제1 방향으로 이웃하는 화소(PA)들 사이에 배치된다. 고전위 전원 라인(VDL)은 제1 방향으로 이웃하는 화소(PA)들 사이에 배치된다. 다만, 고전위 전원 라인(VDL)은 제1 방향으로 이웃하는 화소(PA)들 사이마다 반드시 배치될 필요는 없다. 이 경우, 제2 방향으로 진행하는 어느 하나의 고전위 전원 라인(VDL)은 제1 방향으로 이웃하는 적어도 두 개 이상의 화소(PA)에 전기적으로 연결될 수 있다. 즉, 제1 방향으로 이웃하는 적어도 두 개 이상의 화소(PA)는 하나의 고전위 전원 라인(VDL)을 공유할 수 있다.
- [0063] 보조 캐소드 전극(ACAT)은 제1 방향으로 이웃하는 화소(PA)들 사이에 배치된다. 보조 캐소드 전극(ACAT)은 데이터 라인(DL) 및 고전위 전원 라인(VDL)과 나란하게 배치될 수 있다. 보조 캐소드 전극(ACAT)은 제1 방향으로 이웃하는 화소(PA)들 사이마다 반드시 배치될 필요는 없다. 이웃하는 화소(PA)들 사이에는 제2 방향으로 진행하는 데이터 라인과 함께, 고전위 전원 라인(VDL)과 보조 캐소드 전극(ACAT) 중 적어도 어느 하나가 배치될 수 있다. 예를 들어, 이웃하는 화소(PA)들 사이에는 고전위 전원 라인(VDL)과 보조 캐소드 전극(ACAT)이 모두 배치될 수 있고, 어느 하나만 배치될 수도 있다. 고전위 전원 라인(VDL)과 보조 캐소드 전극(ACAT)은 서로 교번하여 배치될 수 있다. 예를 들어, 하나 이상의 고전위 전원 라인(VDL)들은 이웃하는 보조 캐소드 전극(ACAT) 사이에 배치될 수 있다. 또한, 하나 이상의 보조 캐소드 전극(ACAT)들은 이웃하는 고전위 전원 라인(VDL)들 사이에 배치될 수 있다.
- [0064] 각 화소(PA)에는 유기발광 다이오드를 구동하기 위한 박막 트랜지스터들이 배치된다. 박막 트랜지스터들은 화소(PA)의 일측 부에 정의된 박막 트랜지스터 영역(TA)에 형성될 수 있다. 유기발광 다이오드는 애노드 전극(ANO)과 캐소드 전극(CAT) 및, 두 전극들(ANO, CAT) 사이에 개재된 유기발광층을 포함한다. 실제로 발광하는 영역은 애노드 전극(ANO)과 중첩하는 유기발광층의 면적에 의해 결정될 수 있다.
- [0065] 애노드 전극(ANO)은 화소(PA) 중에서 일부 영역을 차지하도록 형성되며, 박막 트랜지스터 영역(TA)에 형성된 박막 트랜지스터와 전기적으로 연결된다. 애노드 전극(ANO)은 각 화소(PA)별로 형성된다. 애노드 전극(ANO)은 이웃하는 화소(PA)의 애노드 전극(ANO)과 접촉되지 않도록 일정 간격 이격되어 형성된다. 애노드 전극(ANO) 위에 유기발광층이 형성된다. 캐소드 전극(CAT)은 유기발광층 위에서 적어도 화소(PA)들이 배치된 표시 영역(AA)의 면적을 모두 덮을 정도로 넓게 형성된다. 캐소드 전극(CAT)은 보조 캐소드 전극(ACAT)과 제1 접촉점(CP1)에서 전기적으로 연결된다.
- [0066] 제1 링크 패턴(LP1)은 보조 캐소드 전극(ACAT)들의 일단과 연결된다. 제1 링크 패턴(LP1)은 보조 캐소드 전극(ACAT)과 제2 접촉점(CP2)에서 전기적으로 연결된다. 필요에 따라서, 제1 링크 패턴(LP1)은 캐소드 전극(CAT)과 제3 접촉점(CP3)에서 전기적으로 연결될 수 있다. 제1 링크 패턴(LP1)은 저전위 전원 라인(VSL)에 연결되어, 저전위 전원 라인(VSL)으로부터 공급받은 저전위 전원 전압을 보조 캐소드 전극(ACAT)들에 전달한다. 이로써, 저전위 전원 전압이 공급되는 제2 공급 경로가 형성된다.
- [0067] 제1 링크 패턴(LP1)은 비 표시 영역(NA)에서, 게이트 라인(GL)과 나란하게 배치될 수 있다. 제1 링크 패턴(LP1)은 데이터 라인 및 고전위 전원 라인(VDL)과 교차된다. 제1 링크 패턴(LP1)은 데이터 라인 및 고전위 전원 라인(VDL)과 쇼트되지 않도록 하나 이상의 절연막을 사이에 두고 서로 다른 층에 배치된다.
- [0068] 도 8 및 도 9를 더 참조하면, 기판 상에는 비 표시 영역(NA) 및 표시 영역(AA)이 정의된다. 비 표시 영역(NA)에는, 저전위 전원 라인(VSL)이 배치된다. 표시 영역(AA)에는, 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 유기발광 다이오드(OLE)가 배치된다.
- [0069] 표시 영역(AA)에 형성된 스위칭 박막 트랜지스터(ST)는 게이트 전극(SG), 게이트 절연막(GI), 채널층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함한다. 또한, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의

드레인 전극(SD)과 연결된 게이트 전극(DG), 게이트 절연막(GI), 채널층(DA), 소스 전극(DS) 및 드레인 전극(DD)을 포함한다. TFT(ST, DT)의 구조는 이에 한정되는 것은 아니다. 박막 트랜지스터(ST, DT) 구조는 탑 게이트(top gate) 구조, 바텀 게이트(bottom gate) 구조, 더블 게이트(double gate) 구조 등 유기발광 다이오드 표시장치를 구동할 수 있는 구조라면 모두 포함될 수 있다.

[0070] 박막 트랜지스터들(ST, DT) 위에는 보호막(PAS)과 평탄화막(PL)이 차례로 형성된다. 평탄화막(PL) 위에는 애노드 전극(ANO)이 형성된다. 애노드 전극(ANO)은 보호막(PAS) 및 평탄화막(PL)을 관통하는 콘택홀을 통해 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)과 연결된다.

[0071] 애노드 전극(ANO) 및 제1 링크 패턴(LP1) 위에는 뱅크(BA)가 형성된다. 뱅크(BA)는 애노드 전극(ANO)의 대부분을 노출시킨다. 뱅크(BA) 패턴에 의해 노출된 애노드 전극(ANO) 위에는 유기발광층(OL)이 형성된다. 뱅크(BA) 위에는 투명 도전 물질을 포함하는, 캐소드 전극(CAT)이 형성된다. 이로써, 애노드 전극(ANO), 유기발광층(OL) 및 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 형성된다.

[0072] 저전위 전원 라인(VSL)은 소스 전극(SS, DS) 및 드레인 전극(DD)과 동일한 물질로 동일한 층에 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 저전위 전원 라인(VSL)은 게이트 전극(SG, DG)과 동일한 물질로 동일한 층에 형성될 수 있다. 저전위 전원 라인(VSL)은 캐소드 전극(CAT)과 접촉되어 전기적으로 연결된다.

[0073] 보조 캐소드 전극(ACAT)은 소스 전극(SS, DS) 및 드레인 전극(DD)과 동일한 물질로 동일한 층에 형성될 수 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 탑 게이트 방식의 박막 트랜지스터로 구현된 경우 유기 발광 다이오드 표시장치는 반도체층으로 입사될 수 있는 광을 차단하기 위해 반도체층 하부에 광 차단층을 더 구비할 수 있다. 이때, 보조 캐소드 전극(ACAT)은 광 차단층과 동일 물질로 동일층에 형성될 수 있다.

[0074] 보조 캐소드 전극(ACAT)은 제1 접촉점(CP1)에서 캐소드 전극(CAT)과 연결된다. 도시한 바와 같이, 보조 캐소드 전극(ACAT)은 뱅크(BA), 평탄화 막(PL) 및 보호막(PAS)을 관통하는 콘택홀을 통해 캐소드 전극(CAT)과 연결될 수 있다.

[0075] 제1 링크 패턴(LP1)은 제2 접촉점(CP2)에서 보조 캐소드 전극(ACAT)과 연결된다. 도시한 바와 같이, 제1 링크 패턴(LP1)은 평탄화 막(PL) 및 보호막(PAS)을 관통하는 콘택홀을 통해 보조 캐소드 전극(ACAT)과 연결될 수 있다. 또한, 제1 링크 패턴(LP1)은 제3 접촉점(CP3)에서 캐소드 전극(CAT)과 연결될 수 있다. 도시한 바와 같이, 제1 링크 패턴(LP1)은 뱅크(BA)를 관통하는 콘택홀을 통해 캐소드 전극(CAT)과 연결될 수 있다.

[0076] 제1 링크 패턴(LP1)은 저 저항 물질로 형성된다. 예를 들어, 제1 링크 패턴(LP1)은 Mo, Cu, Ag, Cr, Al, MoTi 을 포함하는 단일 층 혹은 이들이 적층된 다중 층으로 형성될 수 있다. 다만, 이에 한정되는 것은 아니다. 제1 링크 패턴(LP1)은 애노드 전극(ANO)과 동일한 물질로 동일한 층에 배치될 수 있다. 상부 발광형의 경우, 표시장치의 발광 효율을 향상시키기 위해, 반사율이 높은 물질로 애노드 전극(ANO)을 형성할 수 있다. 저항 및 반사율을 고려할 때, 제1 링크 패턴(LP1)과 애노드 전극(ANO)은 Ag를 포함하는 것이 바람직할 수 있다.

[0077] 제1 링크 패턴(LP1)은 평탄화 막(PL) 및 보호막(PAS)을 사이에 두고, 고전위 전원 라인(VDL)과 일정 간격(G)이 격된다. 즉, 본 발명은 저전위 전원 전압이 인가되는 제1 링크 패턴(LP1)을 하나 이상의 절연막을 사이에 두고 고전위 전원 라인(VDL)과 이격 배치함으로써, 제1 링크 패턴(LP1)과 고전위 전원 라인(VDL)의 쇼트를 방지할 수 있다. 이에 따라, 제1 링크 패턴(LP1)과 고전위 전원 라인(VDL)의 쇼트에 기인하여, 유기발광 다이오드가 열화되는 등의 번트(burnt) 불량이 발생하는 것을 방지할 수 있다.

[0078] 이하, 도 10 내지 도 12를 참조하여, 캐소드 전극과 보조 캐소드 전극이 연결되는 제1 접촉점의 위치 패턴에 대하여 설명한다. 도 10 내지 도 12는 캐소드 전극과 보조 캐소드 전극이 연결되는 제1 접촉점의 위치 패턴을 설명하기 위한 도면들이다.

[0079] 본 발명에 의한 유기발광 다이오드 표시장치는 제1 방향으로 배열된 제1 링크 패턴(LP1)과, 제1 방향과 교차하는 제2 방향으로 나란하게 배열된 보조 캐소드 전극(ACAT)들을 포함한다. 보조 캐소드 전극(ACAT)들의 일단은 제1 링크 패턴(LP1)에 연결된다. 보조 캐소드 전극(ACAT)들은 캐소드 전극(CAT)과 제1 접촉점(CP1)에서 전기적으로 연결된다.

[0080] 전술한 바와 같이, 보조 캐소드 전극(ACAT)과 캐소드 전극(CAT)은 제1 접촉점(CP1)에서 레이저 공정을 통해 전기적으로 연결되거나, 콘택홀을 통해 전기적으로 연결될 수 있다. 캐소드 전극(CAT)의 면 저항을 효과적으로 낮추기 위해서는, 제1 접촉점(CP1)의 개수가 많을수록 좋다. 다만, 오히려 너무 많은 경우, 접촉 저항이 증가하여 불리할 수 있고 공정 불량에 따른 오작동 등이 발생할 수 있으므로, 제1 접촉점(CP1)의 개수는 이를 고려

하여 적절히 선택되어짐이 바람직하다.

- [0081] 본 발명의 일 실시예는 제1 접촉점(CP1)을 보조 캐소드 전극(ACAT)들 각각에 적어도 하나 이상 위치시킴으로써, 캐소드 전극(CAT)에서 발생하는 IR 라이징을 저감시킬 수 있다.
- [0082] 비교예로, 도 10을 참조하면, 보조 캐소드 전극(ACAT)은 제1 보조 캐소드 전극(ACAT1) 및 제2 보조 캐소드 전극(ACAT2)을 포함할 수 있다. 제1 보조 캐소드 전극(ACAT1) 상에는 제1 접촉점(CP1)이 위치한다. 제2 보조 캐소드 전극(ACAT2) 상에는 제1 접촉점(CP1)이 위치하지 않는다. 이웃하는 제1 보조 캐소드 전극(ACAT1)들 사이에는 하나 이상의 제2 보조 캐소드 전극(ACAT2)이 배치될 수 있다. 이 경우, 이웃하는 제1 보조 캐소드 전극(ACAT1)들 사이마다 IR 라이징이 발생한다. 즉, 이웃하는 제1 보조 캐소드 전극(ACAT1)들 사이에서, IR 라이징에 기인한 국부적인 휘도 편차가 발생할 수 있다.
- [0083] 이를 해결하기 위해, 본 발명의 일 실시예는 보조 캐소드 전극(ACAT)마다 제1 접촉점(CP1)을 위치시킨다. 도 11을 더 참조하면, 모든 보조 캐소드 전극(ACAT)들에는 적어도 하나 이상의 제1 접촉점(CP1)이 위치한다. 제1 접촉점(CP1)의 위치 패턴은 도시된 바와 같이 다양할 수 있다. 본 발명은 제1 접촉점(CP1)의 위치 패턴을 달리 함으로써, 위치에 따라 국부적인 휘도 편차가 발생하는 것을 최소화할 수 있다.
- [0084] 본 발명의 일 실시예는 저전위 전원 전압이 인가되는 인입부와의 거리에 따라 제1 접촉점(CP1)의 위치 패턴을 달리할 수 있다. 캐소드 전극(CAT)의 높은 저항에 기인하여, 위치에 따른 전압 편차 예를 들어, 저전위 전원 전압이 인가되는 인입부와의 거리에 따른 전압 편차가 크게 발생한다. 즉, 인입부와의 거리가 멀어질수록 IR 라이징이 증가한다. 본 발명은, 제1 링크 패턴(LP1)으로부터의 거리에 대응하여, 이웃하는 제1 접촉점(CP1)들 사이의 간격을 달리한다.
- [0085] 도 12를 더 참조하면, 이웃하는 제1 접촉점(CP1)들 사이의 간격(a, b, c)은 제1 링크 패턴(LP1)으로부터의 거리(D)에 반비례한다. 예를 들어, 이웃하는 제1 접촉점(CP1) 사이의 간격(a, b, c)은 제1 링크 패턴(LP1)에서 멀어질수록 점진적으로 좁아질 수 있다.($a > b > c$)
- [0086] 제1 접촉점(CP1)의 밀도는 제1 링크 패턴(LP1)으로부터 이격될수록 점진적으로 높아질 수 있다. 기 설정된 단위 면적을 가정했을 때, 그 면적을 갖는 영역(DD1, DD2)에서 제1 접촉점(CP1)의 밀도는 제1 링크 패턴(LP1)으로부터의 거리(D)와 관계되며, 제1 링크 패턴(LP1)으로부터 멀어질수록 높은 밀도를 갖는다. 즉, 제1 링크 패턴(LP1)에서 멀어질수록 제1 접촉점(CP1)은 조밀하게 배치된다.
- [0087] 도면에서는, 제2 방향으로 이웃하는 제1 접촉점(CP1)들의 간격을 조절하는 경우를 예로 들어 도시하였으나, 이에 한정되는 것은 아니다. 제1 링크 패턴(LP1)으로부터의 거리에 따라, 이웃하는 제1 접촉점(CP1)의 제1 방향으로의 간격을 조절할 수 있음은 물론이다.
- [0088] 본 발명의 일 실시예는 거리에 따라 제1 접촉점(CP1)의 위치 패턴을 달리 구성함으로써, 저전위 전원 전압의 인입 효율을 높일 수 있다. 즉, 제1 접촉점(CP1)의 위치 패턴을 달리하여, 상대적으로 적은 개수의 제1 접촉점(CP1)을 포함하고도 요구되는 휘도 균일도를 확보할 수 있다. 따라서, 본 발명의 일 실시예는 제1 접촉점(CP1)의 수를 줄일 수 있어, 제1 접촉점(CP1)을 형성하기 위한 공정 비용, 공정 시간 등을 줄일 수 있는 효과를 갖는다.
- [0089] 본 발명의 일 실시예는, 인입부와의 거리에 따른 전압 편차를 줄일 수 있어, 표시장치의 휘도 불균일 불량을 최소화할 수 있다.
- [0090] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.

부호의 설명

[0091] OLE : 유기발광 다이오드 ANO : 애노드 전극


OL : 유기발광층 CAT : 캐소드 전극

VSL : 저전위 전원 라인 ACAT : 보조 캐소드 전극


LP1 : 제1 링크 패턴 LP2 : 제2 링크 패턴

LP3 : 제3 링크 패턴 CP1 : 제1 접촉점


CP2 : 제2 접촉점 CP3 : 제3 접촉점

도면**도면1**


도면2




도면3

10



도면4




도면5




도면6




도면7




도면8




도면9




도면10



도면11

도면12



专利名称(译)	标题 : OLED显示器件		
公开(公告)号	KR1020170081074A	公开(公告)日	2017-07-11
申请号	KR1020150191804	申请日	2015-12-31
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HAN SUNG MAN 한성만 GANG BYEONG UK 강병욱 LEE KI HYUNG 이기형 OH KIL HWAN 오길환		
发明人	한성만 강병욱 이기형 오길환		
IPC分类号	H01L51/52 H01L27/32		
CPC分类号	H01L51/5228 H01L51/5221 H01L27/3262 H01L27/3225 H01L27/3276 H01L27/326 H01L2227/32		
外部链接	Espacenet		

摘要(译)

根据本发明的有机发光二极管显示器具有电连接到薄膜晶体管的有机发光二极管，并且包括阳极(ANO)，有机发光层和阴极。根据本发明的有机发光二极管显示器包括低电位电源线，辅助阴极电极和第一连接图案。低电位电源线向阴极电极提供低电位电源电压。辅助阴极电极在第一接触点处连接到阴极电极。第一连接图案在第二接触点处连接到辅助阴极电极的一端。此时，第一连接图案连接到低电位电源线，并将辅助阴极电极电连接到低电位电源线。Ogil Hwan

