



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2015-0034069

(43) 공개일자 2015년04월02일

(51) 국제특허분류(Int. Cl.)

G09G 3/32 (2006.01)

(21) 출원번호 10-2013-0114163

(22) 출원일자 2013년09월25일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

심종식

경기 고양시 일산서구 호수로 710, 1702동 1602호
(주엽동, 강선마을17단지아파트)

이시규

대전 서구 갈마로 160, 102동 201호 (괴정동, KT
빌리지아파트)

(74) 대리인

특허법인천문

전체 청구항 수 : 총 10 항


(54) 발명의 명칭 유기 발광 표시 장치

(57) 요약

본 발명은 박막 트랜지스터의 신뢰성을 향상시킬 수 있도록 한 유기 발광 표시 장치를 제공하는 것으로, 본 발명에 따른 유기 발광 표시 장치는 복수의 게이트 라인과 복수의 데이터 라인 및 복수의 센싱 라인의 교차에 의해 정의되는 화소 영역에 형성된 복수의 화소, 및 상기 복수의 화소에 접속된 복수의 상부 게이트 전압 라인을 포함

(뒷면에 계속)

대표도 - 도2



하며, 상기 복수의 화소 각각이 반도체층을 사이에 두고 서로 중첩되는 하부 게이트 전극과 상부 게이트 전극을 포함하는 적어도 하나의 트랜지스터를 가지는 표시 패널; 상기 표시 패널을 표시 모드 또는 센싱 모드로 구동하고, 상기 센싱 모드시 상기 복수의 센싱 라인을 통해 상기 복수의 화소 각각에 포함된 트랜지스터의 문턱 전압을 센싱하여 센싱 데이터를 생성하고, 상기 표시 모드시 상기 각 화소의 센싱 데이터에 기초하여 상부 게이트 전압 데이터를 생성하는 패널 구동부; 및 상기 패널 구동부로부터 공급되는 상부 게이트 전압 데이터에 대응되는 상부 게이트 전압을 생성하고, 상기 상부 게이트 전압 라인을 통해 상기 각 화소에 포함된 박막 트랜지스터의 상부 게이트 전극에 상기 상부 게이트 전압을 인가하는 전압 공급부를 포함하여 구성될 수 있다.

명세서

청구범위

청구항 1

복수의 게이트 라인과 복수의 데이터 라인 및 복수의 센싱 라인의 교차에 의해 정의되는 화소 영역에 형성된 복수의 화소, 및 상기 복수의 화소에 접속된 복수의 상부 게이트 전압 라인을 포함하며, 상기 복수의 화소 각각이 반도체층을 사이에 두고 서로 중첩되는 하부 게이트 전극과 상부 게이트 전극을 포함하는 적어도 하나의 트랜지스터를 가지는 표시 패널;

상기 표시 패널을 표시 모드 또는 센싱 모드로 구동하고, 상기 센싱 모드시 상기 복수의 센싱 라인을 통해 상기 복수의 화소 각각에 포함된 트랜지스터의 문턱 전압을 센싱하여 센싱 데이터를 생성하고, 상기 표시 모드시 상기 각 화소의 센싱 데이터에 기초하여 상부 게이트 전압 데이터를 생성하는 패널 구동부; 및

상기 패널 구동부로부터 공급되는 상부 게이트 전압 데이터에 대응되는 상부 게이트 전압을 생성하고, 상기 상부 게이트 전압 라인을 통해 상기 각 화소에 포함된 박막 트랜지스터의 상부 게이트 전극에 상기 상부 게이트 전압을 인가하는 전압 공급부를 포함하여 구성된 것을 특징으로 하는 유기 발광 표시 장치.

청구항 2

제 1 항에 있어서,

상기 패널 구동부는 상기 각 화소의 센싱 데이터에 기초한 데이터 보정을 통해 상기 각 화소의 입력 데이터를 보정 데이터로 보정하여 상기 각 화소에 표시하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 3

제 2 항에 있어서,

상기 패널 구동부는 상기 센싱 데이터로부터 상기 트랜지스터의 문턱 전압 변화를 검출하고, 검출된 트랜지스터의 문턱 전압 변화가 상기 데이터 보정을 통한 보상 범위를 벗어난 경우에, 상기 상부 게이트 전압 데이터를 생성하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 4

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 복수의 화소 각각은 유기 발광 소자와 상기 유기 발광 소자를 발광시키는 화소 회로를 포함하며,

상기 화소 회로는,

상기 하부 게이트 전극과 상기 상부 게이트 전극을 포함하도록 형성되어 상기 유기발광 소자에 흐르는 전류량을 제어하는 구동 트랜지스터;

인접한 데이터 라인과 상기 구동 트랜지스터의 하부 게이트 전극 사이에 접속되어 제 1 게이트 신호에 따라 스위칭되는 제 1 스위칭 트랜지스터;

상기 구동 트랜지스터의 소스 전극과 인접한 센싱 라인 사이에 접속되어 제 2 게이트 신호에 따라 스위칭되는 제 2 스위칭 트랜지스터; 및

상기 구동 트랜지스터의 하부 게이트 전극과 소스 전극 사이에 접속된 스토리지 커패시터를 포함하여 구성된 것을 특징으로 하는 유기 발광 표시 장치.

청구항 5

제 4 항에 있어서,

상기 패널 구동부는,

상기 센싱 모드시 상기 센싱 라인을 통해 상기 구동 트랜지스터의 문턱 전압을 센싱하여 상기 복수의 화소 각각의 센싱 데이터를 생성하고,

상기 표시 모드시 각 화소의 센싱 데이터를 기반으로 상기 상부 게이트 전압 데이터를 생성하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 6

제 5 항에 있어서,

상기 제 1 및 제 2 스위칭 트랜지스터 각각은 해당하는 게이트 신호가 공급되는 상기 하부 게이트 전극과 상기 상부 게이트 전압이 공급되는 상기 상부 게이트 전극을 포함하여 구성되며,

상기 상부 게이트 전압은 상기 구동 트랜지스터와 상기 제 1 및 제 2 스위칭 트랜지스터 각각의 상부 게이트 전극에 공통적으로 인가되거나 개별적으로 인가되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 7

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 복수의 화소 각각은 유기 발광 소자와 상기 유기 발광 소자를 발광시키는 화소 회로를 포함하며,

상기 화소 회로는,

상기 유기발광 소자에 흐르는 전류량을 제어하는 구동 트랜지스터;

인접한 데이터 라인과 상기 구동 트랜지스터의 게이트 전극 사이에 접속되어 제 1 게이트 신호에 따라 스위칭되는 제 1 스위칭 트랜지스터;

상기 구동 트랜지스터의 소스 전극과 인접한 센싱 라인 사이에 접속되어 제 2 게이트 신호에 따라 스위칭되는 제 2 스위칭 트랜지스터; 및

상기 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 접속된 스토리지 커패시터를 포함하여 구성되며,

상기 제 1 및 제 2 스위칭 트랜지스터 각각은 상기 게이트 신호가 공급되는 상기 하부 게이트 전극과 상기 상부 게이트 전압이 공급되는 상기 상부 게이트 전극을 포함하여 구성된 것을 특징으로 하는 유기 발광 표시 장치.

청구항 8

제 7 항에 있어서,

상기 패널 구동부는,

상기 센싱 모드시 상기 센싱 라인을 통해 상기 제 2 스위칭 트랜지스터의 문턱 전압을 센싱하여 상기 복수의 화소 각각의 센싱 데이터를 생성하고,

상기 표시 모드시 각 화소의 센싱 데이터를 기반으로 상기 상부 게이트 전압 데이터를 생성하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 9

제 1 항에 있어서,

상기 복수의 상부 게이트 전압 라인 각각은 상기 데이터 라인 또는 상기 게이트 라인과 나란하게 형성된 것을 특징으로 하는 유기 발광 표시 장치.

청구항 10

제 8 항에 있어서,

상기 복수의 상부 게이트 전압 라인은 복수의 그룹으로 그룹화되고,

상기 표시 패널은 상기 각 그룹에 포함된 복수의 상부 게이트 전압 라인에 공통적으로 연결된 복수의 상부 게이트 공통 라인을 더 포함하여 구성된 것을 특징으로 하는 유기 발광 표시 장치.

발명의 설명

기술 분야

[0001] 본 발명은 평판 표시 장치에 관한 것으로, 보다 구체적으로는, 박막 트랜지스터를 포함하는 유기 발광 표시 장치에 관한 것이다.

배경 기술

[0002] 최근, 정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치의 중요성이 증대되고 있다. 평판 표시 장치 중 박막 트랜지스터를 포함하는 액정 표시 장치 및 유기 발광 표시 장치는 해상도, 컬러 표시, 화질 등에서 우수하여 텔레비전, 노트북, 태블릿 컴퓨터, 또는 데스크 탑 컴퓨터의 표시 장치로 널리 상용화되고 있다. 특히, 유기 발광 표시 장치는 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어 차세대 평판 표시 장치로 주목받고 있다.

[0003] 일반적인 유기 발광 표시 장치는 복수의 화소를 포함하는 표시 패널, 및 각 화소를 발광시키는 패널 구동부를 포함한다. 여기서, 각 화소는 복수의 데이터 라인과 복수의 게이트 라인의 교차에 의해 정의되는 화소 영역에 형성된다.

[0004] 이러한 각 화소는, 도 1에 도시된 바와 같이, 스위칭 트랜지스터(Tsw), 구동 트랜지스터(Tdr), 커패시터(Cst), 및 유기 발광 소자(OLED)를 포함한다.

[0005] 스위칭 트랜지스터(Tsw)는 게이트 라인(GL)에 공급되는 게이트 신호(GS)에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(Tdr)에 공급한다.

[0006] 구동 트랜지스터(Tdr)는 스위칭 트랜지스터(Tsw)로부터 공급되는 데이터 전압(Vdata)에 따라 스위칭되어 구동 전압(VDD)에 의해 유기 발광 소자(OLED)로 흐르는 데이터 전류(Ioled)를 제어한다.

[0007] 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 단자와 소스 단자 사이에 접속되어 구동 트랜지스터(Tdr)의 게이트 단자에 공급되는 데이터 전압(Vdata)에 대응되는 전압을 저장하고, 저장된 전압으로 구동 트랜지스터(Tdr)를 턴-온시킨다.

[0008] 유기 발광 소자(OLED)는 구동 트랜지스터(Tdr)의 소스 단자와 캐소드 전압(VSS)이 인가되는 캐소드 전극 사이에 전기적으로 접속되어 구동 트랜지스터(Tdr)로부터 공급되는 데이터 전류(Ioled)에 의해 발광한다.

[0009] 이러한 일반적인 유기 발광 표시 장치의 각 화소는 데이터 전압(Vdata)에 따른 구동 트랜지스터(Tdr)의 스위칭을 이용하여 구동 전압(VDD)에 의해 유기 발광 소자(OLED)로 흐르는 데이터 전류(Ioled)의 크기를 제어하여 유기 발광 소자(OLED)를 발광시킴으로써 소정의 영상을 표시하게 된다.

[0010] 그러나, 일반적인 유기 발광 표시 장치에서는 박막 트랜지스터(Thin Film Transistor)의 제조 공정의 불균일성에 따라 트랜지스터(Tdr, Tsw), 특히 구동 트랜지스터(Tdr)의 문턱 전압(Vth)이 화소별로 다르게 나타나는 문제점이 있다. 따라서, 일반적인 유기 발광 표시 장치에서는 각 화소에 포함된 박막 트랜지스터의 문턱 전압의 초기 산포 또는 경시적인 문턱 전압의 변화(shift)로 인하여 박막 트랜지스터 및 표시 패널의 신뢰성이 저하된다는 문제점이 있다.

발명의 내용

해결하려는 과제

[0011] 본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 박막 트랜지스터의 신뢰성을 향상시킬 수 있도록 한 유기 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.

[0012] 위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

[0013] 전술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는 복수의 게이트 라인과 복수의 데이

터 라인 및 복수의 센싱 라인의 교차에 의해 정의되는 화소 영역에 형성된 복수의 화소, 및 상기 복수의 화소에 접속된 복수의 상부 게이트 전압 라인을 포함하며, 상기 복수의 화소 각각이 반도체층을 사이에 두고 서로 중첩되는 하부 게이트 전극과 상부 게이트 전극을 포함하는 적어도 하나의 트랜지스터를 가지는 표시 패널; 상기 표시 패널을 표시 모드 또는 센싱 모드로 구동하고, 상기 센싱 모드시 상기 복수의 센싱 라인을 통해 상기 복수의 화소 각각에 포함된 트랜지스터의 문턱 전압을 센싱하여 센싱 데이터를 생성하고, 상기 표시 모드시 상기 각 화소의 센싱 데이터에 기초하여 상부 게이트 전압 데이터를 생성하는 패널 구동부; 및 상기 패널 구동부로부터 공급되는 상부 게이트 전압 데이터에 대응되는 상부 게이트 전압을 생성하고, 상기 상부 게이트 전압 라인을 통해 상기 각 화소에 포함된 박막 트랜지스터의 상부 게이트 전극에 상기 상부 게이트 전압을 인가하는 전압 공급부를 포함하여 구성될 수 있다.

[0014]

상기 패널 구동부는 상기 각 화소의 센싱 데이터에 기초한 데이터 보정을 통해 상기 각 화소의 입력 데이터를 보정 데이터로 보정하여 상기 각 화소에 표시할 수 있다. 그리고, 상기 패널 구동부는 상기 센싱 데이터로부터 상기 트랜지스터의 문턱 전압 변화를 검출하고, 검출된 트랜지스터의 문턱 전압 변화가 상기 데이터 보정을 통한 보상 범위를 벗어난 경우에, 상기 상부 게이트 전압 데이터를 생성할 수 있다.

발명의 효과

[0015]

상기 과제의 해결 수단에 의하면, 본 발명에 따른 유기 발광 표시 장치는 각 화소에 포함된 트랜지스터에 상부 게이트 전극을 형성하고, 상부 게이트 전극에 상부 게이트 전압을 인가하여 각 화소에 포함된 트랜지스터의 문턱 전압 변화를 복원함으로써 각 화소에 포함된 트랜지스터 및 표시 패널의 신뢰성을 향상시킬 수 있다.

도면의 간단한 설명

[0016]

- 도 1은 일반적인 유기 발광 표시 장치의 화소 구조를 설명하기 위한 도면이다.
- 도 2는 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이다.
- 도 3은 도 2에 도시된 제 i 화소의 구조를 설명하기 위한 도면이다.
- 도 4는 도 3에 도시된 구동 트랜지스터의 구조를 설명하기 위한 단면도이다.
- 도 5는 도 2에 도시된 표시 패널에 형성된 각 화소에 포함된 트랜지스터에 있어서, 상부 게이트 전압에 따른 게이트-소스 전압 특성을 설명하기 위한 도면이다.
- 도 6은 도 2에 도시된 표시 패널에 형성된 각 화소에 포함된 트랜지스터에 있어서, 상부 게이트 전압에 따른 문턱 전압 변화를 설명하기 위한 도면이다.
- 도 7은 도 2에 도시된 표시 패널에 형성된 각 화소에 포함된 트랜지스터의 문턱 전압 변화의 복원을 설명하기 위한 도면이다.
- 도 8은 도 2에 도시된 데이터 구동부를 설명하기 위한 도면이다.
- 도 9는 본 발명의 실시 예에 따른 유기 발광 표시 장치의 센싱 모드시 구동 파형을 나타내는 파형도이다.
- 도 10은 본 발명의 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
- 도 11은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치에 있어서, 화소의 구조를 설명하기 위한 도면이다.
- 도 12는 본 발명의 제 3 실시 예에 따른 유기 발광 표시 장치에 있어서, 화소의 구조를 설명하기 위한 도면이다.
- 도 13은 본 발명의 제 1 내지 제 3 실시 예에 따른 유기 발광 표시 장치에 있어서, 복수의 상부 게이트 전압 라인의 변형 예를 설명하기 위한 도면들이다.
- 도 14는 본 발명의 제 1 내지 제 3 실시 예에 따른 유기 발광 표시 장치에 있어서, 복수의 상부 게이트 전압 라인의 다른 변형 예를 설명하기 위한 도면이다.

발명을 실시하기 위한 구체적인 내용

[0017]

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

- [0018] 단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
- [0019] "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
- [0020] "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
- [0021] "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
- [0022] 이하에서는 본 발명에 따른 유기 발광 표시 장치의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
- [0023] 도 2는 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이고, 도 3은 도 2에 도시된 제 i 화소의 구조를 설명하기 위한 도면이며, 도 4는 도 3에 도시된 구동 트랜지스터의 구조를 설명하기 위한 단면도이다.
- [0024] 도 2 내지 도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치는 표시 패널(100), 패널 구동부(200), 및 전압 공급부(300)를 포함하여 구성된다.
- [0025] 상기 표시 패널(100)은 복수의 데이터 라인(DL1 내지 DLn), 복수의 게이트 라인(GL1 내지 GLm), 복수의 상부 게이트 전압 라인(TGL1 내지 TGLn), 복수의 센싱 라인(sensing line)(SL1 내지 SLn), 및 복수의 화소(P)를 포함한다.
- [0026] 상기 복수의 데이터 라인(DL1 내지 DLn) 각각은 표시 패널(100)에 일정한 간격으로 형성된다. 이러한, 상기 복수의 데이터 라인(DL1 내지 DLn) 각각은 상기 표시 패널(100)이 표시 모드로 동작할 경우, 해당 화소(P)에 데이터 전압을 공급하는데 사용되고, 상기 표시 패널(100)이 센싱 모드로 동작할 경우, 해당 화소(P)에 센싱용 데이터 전압을 공급하는데 사용될 수 있다.
- [0027] 상기 복수의 게이트 라인(GL1 내지 GLm) 각각은 상기 복수의 데이터 라인(DL1 내지 DLn) 각각과 교차하도록 표시 패널(100)에 일정한 간격으로 형성된다. 여기서, 상기 복수의 게이트 라인(GL1 내지 GLm) 각각은 제 1 및 제 2 게이트 신호 라인(Ga, Gb)으로 이루어질 수 있다.
- [0028] 상기 복수의 상부 게이트 전압 라인(TGL1 내지 TGLm) 각각은 상기 복수의 데이터 라인(DL1 내지 DLn) 각각과 나란하도록 표시 패널(100)에 일정한 간격으로 형성된다.
- [0029] 상기 복수의 센싱 라인(SL1 내지 SLn) 각각은 상기 복수의 데이터 라인(DL1 내지 DLn) 각각과 나란하도록 표시 패널(100)에 일정한 간격으로 형성된다. 상기 복수의 센싱 라인(SL1 내지 SLn) 각각은 상기 표시 패널(100)이 표시 모드로 동작할 경우, 해당 화소(P)에 레퍼런스 전압(reference voltage)을 공급하는데 사용되고, 상기 표시 패널(100)이 센싱 모드로 동작할 경우, 해당 화소(P)의 특성 변화를 센싱하는데 사용된다.
- [0030] 상기 복수의 화소(P) 각각은 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 중 어느 하나로 이루어질 수 있다. 하나의 영상을 표시하는 하나의 단위 화소는 인접한 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소로 이루어질 수 있으나, 이에 한정되지 않고 인접한 적색 화소, 녹색 화소, 및 청색 화소로 이루어질 수도 있다.
- [0031] 상기 복수의 화소(P) 각각은 복수의 데이터 라인(DL1 내지 DLn)과 복수의 게이트 라인(GL1 내지 GLm)의 교차 영역에 형성됨으로써 각 게이트 라인(GL1 내지 GLm)에 공급되는 제 1 및 제 2 게이트 신호(GSa, GSb)에 따라 각 데이터 라인(DL1 내지 DLn)으로부터 공급되는 데이터 전압(Vdata)과 각 센싱 라인(SL1 내지 SLn)으로부터 공급되는 레퍼런스 전압(Vref)의 차전압에 대응되는 데이터 전류에 의해 발광하여 영상을 표시한다. 이를 위해, 상기 복수의 화소(P) 각각은 유기 발광 소자(OLED), 및 화소 회로(PC)를 포함한다.
- [0032] 상기 유기 발광 소자(OLED)는 상기 화소 회로(PC)로부터 공급되는 데이터 전류(Ioled)에 의해 발광하여 데이터 전류에 대응되는 휘도의 광을 방출한다. 이를 위해, 상기 유기 발광 소자(OLED)는 화소 회로(PC)에 접속된 애노드 전극(미도시), 애노드 전극 상에 형성된 유기층(미도시), 및 유기층 상에 형성되어 캐소드 전압(VSS)이 공

급되는 캐소드 전극(CE)을 포함한다. 이때, 유기층은 정공 수송층/유기 발광층/전자 수송층의 구조 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 상기 유기층은 상기 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

- [0033] 상기 화소 회로(PC)는 제 1 스위칭 트랜지스터(T1), 제 2 스위칭 트랜지스터(T2), 구동 트랜지스터(Tdr), 및 스토리지 커패시터(Cst)를 포함하여 구성된다.
- [0034] 상기 제 1 스위칭 트랜지스터(T1)는 제 1 게이트 신호 라인(GLa)에 접속된 게이트 전극, 인접한 데이터 라인(DLi)에 접속된 소스 전극, 및 구동 트랜지스터(Tdr)의 게이트 전극인 제 1 노드(n1)에 접속된 드레인 전극을 포함한다. 이러한, 상기 제 1 스위칭 트랜지스터(T1)는 상기 제 1 게이트 신호 라인(GLa)에 공급되는 게이트 신호에 따라 데이터 라인(DLi)에 공급되는 데이터 전압(Vdata)을 제 1 노드(n1), 즉 구동 트랜지스터(Tdr)의 게이트 전극에 공급한다.
- [0035] 상기 제 2 스위칭 트랜지스터(T2)는 제 2 게이트 신호 라인(Gb)에 접속된 게이트 전극, 구동 트랜지스터(Tdr)의 소스 전극인 제 2 노드(n2)에 접속된 드레인 전극, 및 인접한 센싱 라인(SLi)에 접속된 소스 전극을 포함한다. 이러한, 상기 제 2 스위칭 트랜지스터(T2)는 상기 제 2 게이트 신호 라인(GLb)에 공급되는 게이트 신호에 따라 스위칭되어 상기 센싱 라인(SLi)을 제 2 노드(n2), 즉 구동 트랜지스터(Tdr)의 소스 전극에 접속시킨다. 그리고, 상기 제 2 스위칭 트랜지스터(T2)는 상기 센싱 모드시 해당 화소(P)의 제 2 노드(n2)를 센싱 라인(SLi)에 접속시켜 해당 화소(P)에 흐르는 전류가 센싱 라인(SLi)으로 흐르도록 한다.
- [0036] 상기 스토리지 커패시터(Cst)는 상기 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극, 즉 상기 제 1 및 제 2 노드(n1, n2) 간에 접속되는 제 1 및 제 2 전극을 포함한다. 이러한 스토리지 커패시터(Cst)는 제 1 및 제 2 노드(n1, n2) 각각에 공급되는 전압의 차 전압을 충전한 후, 충전된 전압에 따라 상기 구동 트랜지스터(Tdr)를 스위칭시킨다.
- [0037] 상기 구동 트랜지스터(Tdr)는 상기 스토리지 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전압(VDD) 라인으로부터 유기 발광 소자(OLED)로 흐르는 전류 량(Ioled)을 제어한다. 이를 위해, 상기 구동 트랜지스터(Tdr)는 하부 게이트 전극(111), 게이트 절연층(112), 반도체층(113), 소스 전극(114), 드레인 전극(115), 보호층(116), 및 상부 게이트 전극(117)을 포함하여 이루어진다.
- [0038] 상기 하부 게이트 전극(111)은 상기 표시 패널(100)의 트랜지스터 어레이 기판(110)에 형성되어 상기 제 1 노드(n1), 즉 상기 제 1 스위칭 트랜지스터(T1)의 드레인 전극과 상기 스토리지 커패시터(Cst)의 제 1 전극에 공통적으로 접속된다.
- [0039] 상기 게이트 절연층(112)은 상기 하부 게이트 전극(111)을 덮도록 하부 기판(110) 상에 형성된다.
- [0040] 상기 반도체층(113)은 상기 하부 게이트 전극(111)에 증착되도록 상기 게이트 절연층(112) 상에 형성된다. 이러한 상기 반도체층(113)은 비정질 실리콘(a-Si), 다결정 실리콘(poly-Si), 산화물(Oxide), 또는 유기물(Organic)로 이루어질 수 있다. 여기서, 산화물 반도체층(113)은 Zinc Oxide, Tin Oxide, Ga-In-Zn Oxide, In-Zn Oxide, 또는 In-Sn Oxide 등의 산화물로 이루어지거나, 상기 산화물에 Al, Ni, Cu, Ta, Mo, Zr, V, Hf 또는 Ti 물질의 이온이 도핑된 산화물로 이루어질 수 있다.
- [0041] 상기 소스 전극(114)은 하부 게이트 전극(111)에 증착되는 반도체층(113)의 일측에 형성되어 상기 제 2 노드(n2), 즉 상기 제 2 스위칭 트랜지스터(T2)의 드레인 전극과 상기 스토리지 커패시터(Cst)의 제 2 전극 및 상기 유기 발광 소자(OLED)의 애노드 전극에 공통적으로 접속된다.
- [0042] 상기 드레인 전극(115)은 상기 소스 전극(114)과 이격되면서 하부 게이트 전극(111)에 증착되는 반도체층(113)의 타측에 형성되어 구동 전압(VDD) 라인에 접속된다.
- [0043] 상기 보호층(116)은 상기 반도체층(113)과 상기 소스 및 드레인 전극(114, 115)을 덮도록 트랜지스터 어레이 기판(110) 상에 형성된다.
- [0044] 상기 상부 게이트 전극(117(Tdr_tg))은 상기 하부 게이트 전극(111)에 일부 또는 전부 증착되도록 보호층(116)에 형성되어 인접한 상부 게이트 전압 라인(TGLi)에 접속된다. 이러한 상부 게이트 전극(117(Tdr_tg))에는 상기 상부 게이트 전압 라인(TGLi)으로부터 상부 게이트 전압(Vtg)이 공급된다.
- [0045] 이와 같은, 상기 구동 트랜지스터(Tdr)의 문턱 전압은 반도체층(113)을 사이에 두고 서로 증착되도록 형성된 하

부 게이트 전극(111)과 상부 게이트 전극(117(Tdr_tg))에 인가되는 전압에 따라 변화(shift)되게 된다. 구체적으로, 도 5 및 도 6에서 알 수 있듯이, 전술한 상부 게이트 전극(117(Tdr_tg))을 포함하는 구동 트랜지스터(Tdr)는 상부 게이트 전압(Vtg)이 높은 전압 레벨을 가질수록 게이트-소스 전압(Vgs)이 낮아지는 특성을 가지며, 상기 구동 트랜지스터(Tdr)의 문턱 전압(Vth)은 상기 상부 게이트 전압(Vtg)이 높은 전압 레벨을 가질수록 낮아지는 특성을 갖는다. 이에 따라, 상기 구동 트랜지스터(Tdr)의 문턱 전압(Vth)은 상기 상부 게이트 전극(117(Tdr_tg))에 공급되는 상부 게이트 전압(Vtg)에 음(negative)의 상관 관계를 가지도록 변화되게 된다.

[0046] 상기 패널 구동부(200)는 표시 패널(100)을 센싱 모드 또는 표시 모드로 구동한다. 상기 센싱 모드시 패널 구동부(200)는 상기 복수의 센싱 라인(SL1 내지 SLn) 각각을 통해 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하여 센싱 데이터(Sdata)를 생성하고, 상기 센싱 데이터(Sdata)에 기초하여 각 화소(P)의 입력 데이터(RGB)를 보정해 각 화소(P)에 표시한다. 그리고, 상기 표시 모드시 패널 구동부(200)는 상기 센싱 데이터(Sdata)에 기초하여 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압을 정상적인 보상 범위로 복원시키기 위한 상부 게이트 전압 데이터(Tdata)를 생성해 전압 공급부(300)에 제공한다. 이를 위해, 상기 패널 구동부(200)는 타이밍 제어부(210), 게이트 구동부(220), 및 데이터 구동부(230)를 포함하여 구성된다.

[0047] 상기 타이밍 제어부(210)는 게이트 구동부(220)와 데이터 구동부(230)를 표시 모드로 동작시키고, 설정된 외부 보상 시점에서는 게이트 구동부(220)와 데이터 구동부(230)를 센싱 모드로 동작시킨다. 여기서, 상기 센싱 모드는 유기 발광 표시 장치의 제품 출하 전의 검사시, 표시 패널(100)의 초기 구동시, 또는 표시 패널(100)의 장시간 구동 이후 종료시, 실시간 또는 주기적으로 설정된 프레임의 블랭크 기간에 수행될 수 있다.

[0048] 상기 표시 모드시 타이밍 제어부(210)는 메모리부(미도시)에 저장되어 있는 각 화소(P)의 센싱 데이터(Sdata)에 기초한 데이터 보정을 통해, 시스템 본체(미도시) 또는 그래픽 카드(미도시)로부터 입력되는 입력 데이터(RGB)를 보정 데이터로 보정하고, 보정 데이터를 표시 패널(100)의 구동에 알맞도록 정렬하여 데이터 구동부(230)에 공급하고, 입력되는 타이밍 동기 신호(TSS)에 기초하여 상기 표시 모드에 따른 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS) 각각을 생성해 게이트 구동부(220)와 데이터 구동부(230) 각각을 표시 모드로 동작시킨다.

[0049] 그리고, 상기 표시 모드시 타이밍 제어부(210)는 메모리부(미도시)에 저장되어 있는 각 화소(P)의 센싱 데이터(Sdata)에 기초하여 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압을 정상적인 보상 범위로 복원하기 위한 상부 게이트 전압 데이터(Tdata)를 생성해 전압 공급부(300)에 제공한다. 이때, 상기 타이밍 제어부(210)는 복수의 상부 게이트 전압 라인(TGL1 내지 TGLn) 각각에 접속되어 있는 각 화소(P)의 센싱 데이터(Sdata)에 기초하여 상기 상부 게이트 전압 라인(TGL1 내지 TGLn) 각각에 공급될 상부 게이트 전압(Vtg)을 개별적으로 설정하기 위한 상부 게이트 전압 데이터(Tdata)를 생성한다.

[0050] 구체적으로, 상기 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압 변화는 각 화소(P)의 센싱 데이터(Sdata)에 기초한 데이터 보정을 통해 보상할 수 있지만, 상기 문턱 전압 변화가 일정 전압 이상일 경우에는 데이터 보정을 통해 보상할 수 없게 된다. 이에 따라, 상기 타이밍 제어부(210)는, 도 7에 도시된 바와 같이, 각 화소(P)의 센싱 데이터(Sdata)에 기초하여 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압(Vth', Vth'')을 검출하고, 검출된 문턱 전압(Vth', Vth'') 중에서 정상적인 보상 범위를 벗어난 문턱 전압(Vth', Vth'')에 기초한 소정의 알고리즘에 따라 해당 문턱 전압(Vth', Vth'')을 정상적인 보상 범위의 문턱 전압(Vth)으로 복원시키기 위한 상부 게이트 전압 데이터(Tdata)를 생성한다. 예를 들어, 상기 타이밍 제어부(210)는 각 화소(P)의 센싱 데이터(Sdata)에 기초하여 복수의 상부 게이트 전압 라인(TGL1 내지 TGLn) 각각에 접속되어 있는 각 구동 트랜지스터(Tdr)의 문턱 전압을 검출하고, 검출된 문턱 전압(Vth', Vth'') 중에서 정상적인 보상 범위를 벗어난 문턱 전압(Vth', Vth'')에 대응되는 센싱 데이터(Sdata) 중 어느 하나(또는 평균 값)에 기초하여 상부 게이트 전압 데이터(Tdata)를 생성할 수 있다.

[0051] 상기 센싱 모드시 타이밍 제어부(210)는 설정된 센싱용 입력 데이터를 생성하여 데이터 구동부(230)에 공급함과 아울러 상기 센싱 모드에 따른 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS) 각각을 생성해 게이트 구동부(220)와 데이터 구동부(230) 각각을 센싱 모드로 동작시킨다. 그리고, 상기 센싱 모드시 타이밍 제어부(210)는 상기 데이터 구동부(230)로부터 제공되는 각 화소(P)의 센싱 데이터(Sdata)를 상기 메모리부에 저장한다.

[0052] 상기 게이트 구동부(220)는 상기 타이밍 제어부(210)로부터 공급되는 게이트 제어 신호(GCS)에 따라 제 1 및 제 2 게이트 신호(GSa, GSb) 각각을 순차적으로 생성하여 복수의 게이트 라인(GL1 내지 GLm) 각각의 제 1 및 제 2 게이트 신호 라인(GLa, GLb) 각각에 순차적으로 공급한다. 이러한 상기 게이트 구동부(220)는 제 1 및 제 2 게이트 신호(GSa, GSb)를 순차적으로 생성하기 위한 쉬프트 레지스터를 포함하여 이루어지며, 상기 쉬프트 레지스터는 반도체 칩(chip) 형태로 형성되거나 각 화소(P)를 형성하는 박막 트랜지스터 제조 공정과 함께 상기 표시

패널(100)의 트랜지스터 어레이 기관의 일측 또는 양측 비표시 영역에 내장될 수 있다. 여기서, 상기 게이트 구동부(220)는 반도체 칩 형태로 형성된 복수의 게이트 구동 집적 회로(미도시)와 복수의 게이트 구동 집적 회로 각각이 실장된 복수의 게이트 연성 필름(미도시)을 포함하여 구성될 수 있다. 상기 복수의 게이트 연성 필름 각각은 상기 표시 패널(100)의 트랜지스터 어레이 기관에 마련된 게이트 패드부에 부착되고, 이로 인해 복수의 게이트 구동 집적 회로 각각은 게이트 연성 필름과 게이트 패드부를 통해 복수의 게이트 라인(GL1 내지 GLm)에 연결될 수 있다.

[0053] 상기 데이터 구동부(230)는 표시 모드에 따른 타이밍 제어부(210)의 제어에 응답하여 입력되는 표시 데이터(DATA)를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 해당 데이터 라인(DL1 내지 DLn)에 공급함과 동시에 레퍼런스 전압(Vref)을 센싱 라인(SL1 내지 SLn)에 공급한다. 그리고, 상기 데이터 구동부(230)는 센싱 모드에 따른 타이밍 제어부(210)의 제어에 응답하여 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압(Vth)을 센싱해 센싱 데이터(Sdata)를 생성하고, 생성된 센싱 데이터(Sdata)를 타이밍 제어부(210)에 제공한다. 이를 위해, 데이터 구동부(230)는, 도 8에 도시된 바와 같이, 데이터 전압 공급부(232), 스위칭부(234), 및 센싱 데이터 생성부(236)를 포함하여 구성된다.

[0054] 상기 데이터 전압 생성부(232)는 표시 모드시 상기 타이밍 제어부(210)로부터 공급되는 표시 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여 데이터 라인(DLi)에 공급한다. 그리고, 상기 데이터 전압 생성부(232)는 센싱 모드시 상기 타이밍 제어부(210)로부터 공급되는 센싱용 입력 데이터를 센싱용 데이터 전압(Vdata)으로 변환하여 데이터 라인(DLi)에 공급한다. 이를 위해, 상기 데이터 전압 생성부(232)는 데이터 제어 신호(DCS)의 데이터 스타트 신호와 데이터 쉬프트 신호에 기초하여 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 따라 입력되는 상기 타이밍 제어부(210)로부터 공급되는 표시 데이터(DATA)를 래치하는 래치부, 복수의 기준 감마 전압을 이용하여 복수의 계조 전압을 생성하는 계조 전압 생성부, 복수의 계조 전압 중에서 래치된 데이터에 대응되는 계조 전압을 데이터 전압(Vdata)으로 선택하여 출력하는 디지털-아날로그 변환부, 및 데이터 제어 신호(DCS)의 데이터 출력 신호에 따라 상기 데이터 전압(Vdata)을 출력하는 출력부를 포함하여 구성될 수 있다.

[0055] 상기 스위칭부(234)는 상기 표시 모드시 상기 타이밍 제어부(210)의 제어에 따라 레퍼런스 전압(Vref)을 센싱 라인(SLi)에 공급하고, 상기 센싱 모드시 상기 타이밍 제어부(210)의 제어에 따라 프리차징 전압(Vpre)을 센싱 라인(SLi)에 공급한 후, 센싱 라인(SLi)을 플로팅시킨 다음, 센싱 라인(SLi)을 센싱 데이터 생성부(236)에 접속시킨다. 예를 들어, 상기 스위칭부(236)는 디멀티플렉서로 이루어질 수 있다.

[0056] 상기 센싱 데이터 생성부(236)는 상기 센싱 모드시 상기 스위칭부(234)의 스위칭에 의해 센싱 라인(SLi)에 접속되어 상기 센싱 라인(SLi)에 충전된 전압을 센싱하고, 센싱된 전압을 디지털 형태의 센싱 데이터(Sdata)로 변환하여 타이밍 제어부(210)에 제공한다.

[0057] 이와 같은, 상기 데이터 구동부(230)는 상기 데이터 전압 공급부(232)와 스위칭부(234) 및 센싱 데이터 생성부(236)가 하나의 반도체 칩 형태로 집적화된 복수의 데이터 구동 집적 회로(230-1)와 복수의 데이터 구동 집적 회로 각각이 실장된 복수의 데이터 연성 필름(미도시)을 포함하여 구성될 수 있다. 상기 복수의 데이터 연성 필름(미도시) 각각은 상기 표시 패널(100)의 트랜지스터 어레이 기관에 마련된 데이터 패드부에 부착되고, 이로 인해 복수의 데이터 구동 집적 회로(230-1) 각각은 데이터 연성 필름과 데이터 패드부를 통해 복수의 데이터 라인(DL1 내지 DLn)에 연결된다.

[0058] 다시 도 2 내지 4에서, 상기 전압 공급부(300)는 상기 타이밍 제어부(210)로부터 제공되는 상부 게이트 전압 데이터(Tdata)에 대응되는 상부 게이트 전압(Vtg)을 생성하여 상기 상부 게이트 전압 라인(TGL1 내지 TGLn) 각각에 개별적으로 공급한다. 이에 따라, 상기 상부 게이트 전압(Vtg)은 해당 상기 상부 게이트 전압 라인(TGL1 내지 TGLn)을 통해 해당 화소(P)의 구동 트랜지스터(Tdr)의 상부 게이트 전극(Tdr_tg)에 인가되고, 이로 인해 해당 구동 트랜지스터(Tdr)의 문턱 전압(Vth)은 상기 상부 게이트 전압(Vtg)에 음(negative)의 상관 관계를 가지도록 변화됨으로써 정상적인 보상 범위로 복원되게 된다.

[0059] 일 예에 따른 전압 공급부(300)는 상기 데이터 구동부(230)의 데이터 연성 필름을 통해 상기 복수의 상부 게이트 전압 라인(TGL1 내지 TGLn) 각각에 연결될 수 있다.

[0060] 다른 예에 따른 전압 공급부(300)는 상기 게이트 구동부(220)의 게이트 연성 필름을 통해 상기 복수의 상부 게이트 전압 라인(TGL1 내지 TGLn) 각각에 연결될 수 있다.

[0061] 또 다른 예에 따른 전압 공급부(300)는 상기 표시 패널(100)의 트랜지스터 어레이 기관에 마련된 상부 게이트 전압 패드부(미도시)에 부착되는 적어도 하나의 전압 공급 필름(미도시)을 통해 상기 복수의 상부 게이트 전압

라인(TGL1 내지 TGLn) 각각에 연결될 수 있다. 이 경우, 상기 전압 공급 필름(미도시)은 상기 데이터 구동부(230)의 데이터 연성 필름이 부착되지 않은 상기 표시 패널(100)의 트랜지스터 어레이 기판에 마련된 상부 게이트 전압 패드부(미도시)에 부착될 수 있다.

- [0062] 도 9는 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치의 센싱 모드시 구동 파형을 나타내는 파형도이다.
- [0063] 도 2, 도 8 및 도 9를 참조하여 상기 센싱 모드시 제 i 게이트 라인(GLi)에 접속된 화소(P)의 구동을 설명하면 다음과 같다. 먼저, 상기 센싱 모드시 제 i 게이트 라인(GLi)에 접속된 화소(P)는 프리차징 기간(SM_t1), 충전 기간(SM_t2), 및 센싱 기간(SM_t3)으로 구동된다.
- [0064] 상기 프리차징 기간(SM_t1)에서는, 상기 게이트 구동부(220)의 구동에 의해 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 i 게이트 라인(GLi)의 제 1 및 제 2 게이트 신호 라인(GLa, GLb)에 공급되고, 상기 데이터 구동부(230)의 구동에 의해 제 i 데이터 라인(DLi)에 센싱용 데이터 전압(Vdata_sen)이 공급됨과 동시에 제 i 센싱 라인(SLi)에 프리차징 전압(Vpre)이 공급된다. 이에 따라, 제 i 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각이 상기 제 1 및 제 2 게이트 신호(GSa, GSb)에 의해 턴-온됨으로써 상기 제 1 노드(n1)에는 센싱용 데이터 전압(Vdata_sen)이 공급되고, 상기 제 2 노드(n2)에는 프리차징 전압(Vpre)이 공급된다. 이에 따라, 프리차징 기간(SM_t1) 동안 커패시터(Cst)는 상기 센싱용 데이터 전압(Vdata_sen)과 상기 프리차징 전압(Vpre)의 차 전압(Vdata_sen - Vpre)으로 프리차징된다.
- [0065] 이어서, 상기 충전 기간(SM_t2)에서는, 상기 게이트 구동부(220)의 구동에 의해 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 i 게이트 라인(GLi)의 제 1 및 제 2 게이트 신호 라인(GLa, GLb)에 공급되고, 상기 데이터 구동부(230)의 구동에 의해 제 i 데이터 라인(DLi)에 상기 센싱용 데이터 전압(Vdata_sen)이 계속 공급되며, 상기 데이터 구동부(230)의 제 1 스위칭부(234)의 스위칭에 따라 제 i 센싱 라인(SLi)이 플로팅된다. 이에 따라, 상기 충전 기간(SM_t2)에서는, 상기 센싱용 데이터 전압(Vdata_sen)에 의해 구동 트랜지스터(Tdr)가 턴-온되고, 턴-온된 구동 트랜지스터(Tdr)에 흐르는 전류(Ioled)에 대응되는 전압이 플로팅 상태의 제 i 센싱 라인(SLi)에 충전된다. 이때, 제 i 센싱 라인(SLi)에는 구동 트랜지스터(Tdr)의 문턱 전압(Vth)에 대응되는 전압이 충전되게 된다.
- [0066] 이어서, 상기 센싱 기간(SM_t3)에서는, 상기 게이트 구동부(220)의 구동에 의해 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 제 i 게이트 라인(GLi)의 제 1 게이트 신호 라인(GLa)에 공급되고, 상기 제 2 게이트 신호 라인(GLb)에 공급되는 제 2 게이트 신호(GSb)가 게이트 온 전압 레벨로 유지된다. 이와 동시에, 플로팅되어 있던 상기 제 i 센싱 라인(SLi)이 상기 데이터 구동부(230)의 제 2 스위칭부(234)를 통해 센싱 데이터 생성부(236)에 연결된다. 이에 따라, 상기 센싱 기간(SM_t3) 동안, 상기 센싱 데이터 생성부(236)는 제 i 센싱 라인(SLi)에 충전된 전압을 센싱하고, 센싱된 전압, 즉 구동 트랜지스터(DT)의 문턱 전압에 대응되는 전압을 디지털 형태의 센싱 데이터(Sdata)로 변환하여 타이밍 제어부(210)에 제공한다.
- [0067] 도 10은 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
- [0068] 도 2, 도 8 및 도 10을 참조하여 상기 표시 모드시 제 i 게이트 라인(GLi)에 접속된 제 i 화소(P)의 구동을 설명하면 다음과 같다.
- [0069] 먼저, 전술한 타이밍 제어부(210)는 전술한 센싱 모드에 의해 센싱되어 메모리부에 저장된 각 화소(P)의 센싱 데이터(Sdata)에 기초하여 입력되는 입력 데이터(RGB)를 보정한다. 또한, 상기 타이밍 제어부(210)는 제 i 화소(P)의 센싱 데이터(Sdata)에 기초하여 제 i 화소(P)에 포함된 상기 구동 트랜지스터(Tdr)의 문턱 전압을 검출하고, 검출된 상기 구동 트랜지스터(Tdr)의 문턱 전압이 정상적인 보상 범위를 벗어난 경우, 상기 구동 트랜지스터(Tdr)의 문턱 전압을 정상적인 보상 범위의 문턱 전압(Vth)으로 복원시키기 위한 상부 게이트 전압 데이터(Tdata)를 생성해 전원 공급부(300)에 공급하고, 상기 전원 공급부(300)는 상기 상부 게이트 전압 데이터(Tdata)에 대응되는 상부 게이트 전압(Vtg)을 생성하여 제 i 상부 게이트 전압 라인(TGLi)에 공급한다. 그리고, 상기 타이밍 제어부(210)는 게이트 구동부(220)와 데이터 구동부(230) 각각을 표시 모드로 제어하여 상기 각 화소(P)를 데이터 충전 기간(DM_t1)과 발광 기간(DM_t2)으로 구동한다.
- [0070] 상기 데이터 충전 기간(DM_t1)에서는, 상기 게이트 구동부(220)의 구동에 의해 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 i 게이트 라인(GLi)의 제 1 및 제 2 게이트 신호 라인(GLa, GLb)에 공급되고, 상기 데이터 구동부(230)의 구동에 의해 제 i 데이터 라인(DLi)에 표시용 데이터 전압(Vdata)이 공급됨과 동시에 제 i 센싱 라인(SLi)에 레퍼런스 전압(Vref)이 공급된다. 이에 따라, 제 i 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각이 상기 제 1 및 제 2 게이트 신호(GSa, GSb)에 의해 턴-온됨으로써 상기 제

1 노드(n1)에는 표시용 데이터 전압(Vdata)이 공급되고, 상기 제 2 노드(n2)에는 레퍼런스 전압(Vref)이 공급된다. 이에 따라, 상기 데이터 충전 기간(DM_{t1}) 동안, 커패시터(Cst)에는 상기 표시용 데이터 전압(Vdata)과 상기 레퍼런스 전압(Vref)의 차 전압(Vdata - Vpre)이 충전된다.

[0071]

이어서, 상기 발광 기간(DM_{t2})에서는, 상기 게이트 구동부(210)에 의해 게이트 오프 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 i 게이트 라인(GLi)의 제 1 및 제 2 게이트 신호 라인(GLa, GLb) 각각에 공급된다. 이에 따라, 상기 발광 기간(DM_{t2})에서는 상기 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각이 상기 게이트 오프 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)에 의해 턴-오프됨으로써 구동 트랜지스터(Tdr)가 상기 커패시터(Cst)에 저장된 전압에 의해 턴-온된다. 이때, 상기 발광 기간(DM_{t2})에서, 상기 턴-온된 구동 트랜지스터(Tdr)의 문턱 전압(Vth)은, 도 5 내지 도 7에서 알 수 있듯이, 상부 게이트 전극(Tdr_{tg})에 인가되는 상부 게이트 전압(Vtg)에 의해 제어되어 정상적인 보상 범위로 변화되게 된다. 따라서, 상기 턴-온된 구동 트랜지스터(Tdr)는 상기 표시용 데이터 전압(Vdata)과 상기 레퍼런스 전압(Vref)의 차 전압(Vdata-Vref)에 의해 결정되는 데이터 전류(Ioled)를 발광 소자(OLED)에 공급함으로써 발광 소자(OLED)가 구동 전압(VDD) 라인으로부터 캐소드 전극(CE)으로 흐르는 데이터 전류(Ioled)에 비례하여 발광되도록 한다. 즉, 상기 발광 기간(DM_{t2})에서, 제 1 및 제 2 스위칭 트랜지스터(T1, T2)가 턴-오프되면, 구동 트랜지스터(Tdr)에 전류가 흐르고, 이 전류에 비례하여 발광 소자(OLED)가 발광을 시작하면서 제 2 노드(n2)의 전압 상승하게 되며, 커패시터(Cst)에 의해 제 2 노드(n2)의 전압 상승만큼 제 1 노드(n1)의 전압이 상승함으로써 커패시터(Cst)의 전압에 의해 구동 트랜지스터(Tdr)의 게이트-소스 전압(Vgs)이 지속적으로 유지되어 발광 소자(OLED)가 다음 데이터 충전 기간(DM_{t1})까지 발광을 지속하게 된다.

[0072]

이상과 같은, 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치는 각 화소(P)의 구동 트랜지스터(Tdr)의 상부 게이트 전극(Tdr_{tg})에 상부 게이트 전압(Vtg)을 인가하여 각 화소(P)의 구동 트랜지스터(Tdr)의 문턱 전압 변화를 정상적인 보상 범위로 복원시킴으로써 각 화소(P)에 포함된 구동 트랜지스터(Tdr) 및 표시 패널(100)의 신뢰성을 향상시킬 수 있다.

[0073]

도 11은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치에 있어서, 화소의 구조를 설명하기 위한 도면으로서, 이는 전술한 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각의 구조를 변경하여 구성한 것이다. 이하에서는, 상이한 구성에 대해서만 설명하기로 한다.

[0074]

먼저, 각 화소(P)에 포함된 구동 트랜지스터(Tdr)는 게이트 전극과 소스 전극 및 드레인 전극으로 이루어진다.

[0075]

상기 제 1 스위칭 트랜지스터(T1)는, 도 4에 도시된 구동 트랜지스터(Tdr)와 동일하게, 반도체층(113)을 사이에 두고 중첩되는 하부 게이트 전극(111)과 상부 게이트 전극(117(T1_{tg}))을 포함하여 구성된다. 여기서, 상기 하부 게이트 전극(111)은 인접한 제 1 게이트 신호 라인(GLa)에 접속되고, 상부 게이트 전극(117(T1_{tg}))은 인접한 상부 게이트 전압 라인(TGLi)에 접속된다. 이와 같은, 상기 제 1 스위칭 트랜지스터(T1)의 문턱 전압은 전술한 구동 트랜지스터(Tdr)에 동일하게, 상기 상부 게이트 전극(117(T1_{tg}))에 공급되는 상부 게이트 전압(Vtg)에 음(negative)의 상관 관계를 가지도록 변화되게 된다.

[0076]

상기 제 2 스위칭 트랜지스터(T2)는, 도 4에 도시된 구동 트랜지스터(Tdr)와 동일하게, 반도체층(113)을 사이에 두고 중첩되는 하부 게이트 전극(111)과 상부 게이트 전극(117(T2_{tg}))을 포함하여 구성된다. 여기서, 상기 하부 게이트 전극(111)은 인접한 제 2 게이트 신호 라인(GLb)에 접속되고, 상부 게이트 전극(T2_{tg})은 상기 제 1 스위칭 트랜지스터(T1)의 상부 게이트 전극(T1_{tg})과 함께 인접한 상부 게이트 전압 라인(TGLi)에 공통적으로 접속된다. 이와 같은, 상기 제 2 스위칭 트랜지스터(T1)의 문턱 전압은 상기 상부 게이트 전극(T2_{tg})에 공급되는 상부 게이트 전압(Vtg)에 음(negative)의 상관 관계를 가지도록 변화되게 된다.

[0077]

상기 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각의 상부 게이트 전극(T1_{tg}, T2_{tg})에 공통적으로 공급되는 상부 게이트 전압(Vtg)은, 전술한 센싱 모드를 통해 센싱되는 상기 구동 트랜지스터(Tdr)의 문턱 전압에 대응되는 센싱 데이터(Sdata) 또는 상기 제 2 스위칭 트랜지스터(T2)의 문턱 전압에 대응되는 센싱 데이터(Sdata)에 의해 생성될 수 있다. 여기서, 상기 구동 트랜지스터(Tdr)의 문턱 전압에 대응되는 센싱 데이터(Sdata)는 도 9를 결부하여 전술한 센싱 모드에 의해 생성될 수 있다. 그리고, 상기 제 2 스위칭 트랜지스터(T2)의 문턱 전압에 대응되는 센싱 데이터(Sdata)는 상기 제 2 스위칭 트랜지스터(T2)를 소스 팔로우(source follower)로 동작시키는 센싱 모드에 의해 생성될 수 있다. 이때, 상기 제 1 및 제 2 스위칭 트랜지스터(T1, T2)는 박막 트랜지스터의 제조 공정에 따라 서로 인접하게 형성되고, 이로 인해 상기 제 1 및 제 2 스위칭 트랜지스터(T1, T2)는 유사한 문턱 전압 특성을 갖는다. 이에 따라, 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치에서는, 상기 제 2 스위칭 트랜지스터(T2)의 문턱 전압에 대응되는 센싱 데이터(Sdata)에 기초하여 상기 제 1 및 제 2 스위칭

트랜지스터(T1, T2) 각각의 문턱 전압을 제어할 수 있다.

- [0078] 이상과 같은, 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치는 각 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각의 상부 게이트 전극(T1_{tg}, T2_{tg})에 상부 게이트 전압(V_{tg})을 공통적으로 인가하여 각 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각의 문턱 전압 변화를 정상적인 보상 범위로 복원시킴으로써 각 화소(P)에 포함된 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 및 표시 패널(100)의 신뢰성을 향상시킬 수 있다.
- [0079] 도 12는 본 발명의 제 3 실시 예에 따른 유기 발광 표시 장치에 있어서, 화소의 구조를 설명하기 위한 도면으로서, 이는 전술한 본 발명의 제 1 및 제 2 실시 예에 따른 유기 발광 표시 장치의 화소 구조를 조합하여 구성한 것이다. 이하에서는, 상이한 구성에 대해서만 설명하기로 한다.
- [0080] 먼저, 각 화소(P)에 포함된 구동 트랜지스터(T_{dr}) 각각은 도 4에 도시된 구동 트랜지스터(T_{dr})와 동일하게 구성되므로, 이에 대한 중복 설명은 생략하기로 한다. 그리고, 각 화소(P)에 포함된 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각은 도 11에 도시된 바와 동일하게 구성되므로, 이에 대한 중복 설명은 생략하기로 한다.
- [0081] 상기 각 화소(P)에 포함된 구동 트랜지스터(T_{dr})와 상기 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각의 상부 게이트 전극(T_{dr}_{tg}, T1_{tg}, T2_{tg})은 인접한 상부 게이트 전압 라인(TGL_i)에 공통적으로 접속된다. 그리고, 상부 게이트 전압 라인(TGL_i)에 인가되는 상부 게이트 전압(V_{tg})은, 전술한 센싱 모드를 통해 센싱되는 상기 구동 트랜지스터(T_{dr})의 문턱 전압에 대응되는 센싱 데이터(S_{data})에 의해 생성될 수 있다.
- [0082] 도 12에서는 상기 각 화소(P)에 포함된 구동 트랜지스터(T_{dr})와 상기 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각의 상부 게이트 전극(T_{dr}_{tg}, T1_{tg}, T2_{tg})이 인접한 상부 게이트 전압 라인(TGL_i)에 공통적으로 접속되는 것으로 도시하였지만, 이에 한정되지 않고, 각 트랜지스터(T_{dr}, T1, T2)의 상부 게이트 전극(T_{dr}_{tg}, T1_{tg}, T2_{tg})에는 별도의 독립적인 상부 게이트 전압 라인을 통해 상부 게이트 전압(V_{tg})이 개별적으로 인가될 수도 있다.
- [0083] 이상과 같은, 본 발명의 제 3 실시 예에 따른 유기 발광 표시 장치는 각 화소(P)에 포함된 구동 트랜지스터(T_{dr})와 상기 제 1 및 제 2 스위칭 트랜지스터(T1, T2) 각각의 상부 게이트 전극(T_{dr}_{tg}, T1_{tg}, T2_{tg})에 상부 게이트 전압(V_{tg})을 공통적으로 인가하거나 개별적으로 인가하여 각 화소(P)에 포함된 모든 트랜지스터(T1, T2, T_{dr}) 각각의 문턱 전압 변화를 정상적인 보상 범위로 복원시킴으로써 각 화소(P)에 포함된 트랜지스터(T1, T2, T_{dr}) 및 표시 패널(100)의 신뢰성을 향상시킬 수 있다.
- [0084] 도 13은 전술한 본 발명의 제 1 내지 제 3 실시 예에 따른 유기 발광 표시 장치에 있어서, 복수의 상부 게이트 전압 라인의 변형 예를 설명하기 위한 도면이다. 이하에서는, 상이한 구성에 대해서만 설명하기로 한다.
- [0085] 상기 복수의 상부 게이트 전압 라인(TGL₁ 내지 TGL_n)은 복수의 데이터 라인(DL₁ 내지 DL_n)과 나란하게 형성되면서 복수의 상부 게이트 전압 라인 그룹(TGLG-1 내지 TGLG-k)으로 그룹화된다. 이를 위해, 상기 표시 패널(100)의 상측 및/또는 하측 비표시 영역에는 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-k)이 형성되어 있다.
- [0086] 상기 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-k) 각각에는 상기 복수의 상부 게이트 전압 라인 그룹(TGLG-1 내지 TGLG-k) 각각에 포함된 복수의 상부 게이트 전압 라인이 공통적으로 연결되어 있다. 이러한, 상기 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-k) 각각에는 전술한 전압 공급부(300)로부터 상부 게이트 전압(V_{tg})이 공급된다.
- [0087] 상기 상부 게이트 전압(V_{tg})을 상기 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-k) 각각에 용이하게 인가하기 위하여, 상기 상부 게이트 공통 라인(TGCL-1 내지 TGCL-k)의 개수는 전술한 데이터 구동부(230)를 구성하는 데이터 구동 집적 회로(230-1)의 개수와 동일하게 형성되는 바람직하다.
- [0088] 한편, 전술한 타이밍 제어부(210)는 상기 복수의 상부 게이트 전압 라인 그룹(TGLG-1 내지 TGLG-k) 각각에 포함된 화소(P)들에 대한 센싱 데이터(S_{data})들의 평균값에 기초하여 전술한 상부 게이트 전압 데이터(T_{data})를 생성할 수 있으나, 이에 한정되지 않고, 상기 상부 게이트 공통 라인(TGCL-1 내지 TGCL-k)에 연결되어 있는 화소(P)들에 포함된 트랜지스터의 문턱 전압 변화를 복원할 수 있는 다양한 알고리즘이 적용될 수 있다.
- [0089] 도 14는 전술한 본 발명의 제 1 내지 제 3 실시 예에 따른 유기 발광 표시 장치에 있어서, 복수의 상부 게이트 전압 라인의 다른 변형 예를 설명하기 위한 도면이다. 이하에서는, 상이한 구성에 대해서만 설명하기로 한다.
- [0090] 상기 복수의 상부 게이트 전압 라인(TGL₁ 내지 TGL_m)은 복수의 게이트 라인(GL₁ 내지 GL_m)과 나란하게 형성되면

서 복수의 상부 게이트 전압 라인 그룹(TGLG-1 내지 TGLG-j)으로 그룹화된다. 이를 위해, 상기 표시 패널(100)의 좌측 및/또는 우측 비표시 영역에는 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-j)이 형성되어 있다.

[0091] 상기 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-j) 각각에는 상기 복수의 상부 게이트 전압 라인 그룹(TGLG-1 내지 TGLG-j) 각각에 포함된 복수의 상부 게이트 전압 라인이 공통적으로 연결되어 있다. 이러한, 상기 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-j) 각각에는 전술한 전압 공급부(300)로부터 상부 게이트 전압(Vtg)이 공급된다.

[0092] 상기 상부 게이트 전압(Vtg)을 상기 복수의 상부 게이트 공통 라인(TGCL-1 내지 TGCL-j) 각각에 용이하게 인가하기 위하여, 상기 상부 게이트 공통 라인(TGCL-1 내지 TGCL-j)의 개수는 전술한 게이트 구동부(220)를 구성하는 게이트 구동 집적 회로의 개수와 동일하게 형성되는 것이 바람직하다.

[0093] 한편, 전술한 설명에서는 타이밍 제어부(210)가 각 화소(P)의 센싱 데이터(Sdata)에 기초하여 정상적인 보상 범위를 벗어난 구동 트랜지스터(Tdr)의 문턱 전압을 정상적인 보상 범위로 복원시키기 위한 게이트 전압 데이터(Tdata)를 생성하는 것으로 설명하였지만, 이에 한정되지 않고, 타이밍 제어부(210)는 각 화소(P)의 센싱 데이터(Sdata)에 기초하여 구동 트랜지스터(Tdr)의 문턱 전압을 초기 상태로 복원시키기 위한 게이트 전압 데이터(Tdata)를 생성할 수도 있다.

[0094] 전술한 설명에서는 각 화소의 트랜지스터(T1, T2, Tdr) 각각이 N형 박막 트랜지스터로 구성되는 것으로 도시하고 설명하였지만, 이에 한정되지 않고, 각 화소의 트랜지스터(T1, T2, Tdr) 각각은 P형 박막 트랜지스터로 구성될 수 있다. 또한, 각 화소의 화소 회로(PC)가 제 1 및 제 2 스위칭 트랜지스터(T1, T2)와 구동 트랜지스터(Tdr)로 구성되는 것으로 도시하고 설명하였지만, 이에 한정되지 않고, 각 화소의 화소 회로(PC)는 외부 센싱 모드를 통해 각 화소에 포함된 트랜지스터의 문턱 전압을 센싱할 수 있는 3개 이상의 트랜지스터와 1개 이상의 커패시터를 포함하여 구성될 수 있다.


[0095] 이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

부호의 설명


- | | | |
|--------|-----------------|---------------------|
| [0096] | 100: 표시 패널 | 200: 패널 구동부 |
| | 210: 타이밍 제어부 | 220: 게이트 구동부 |
| | 230: 데이터 구동부 | 230-1: 데이터 구동 집적 회로 |
| | 232: 데이터 전압 공급부 | 234: 스위칭부 |
| | 236: 센싱 데이터 생성부 | 300: 전압 공급부 |

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12



도면13



도면14



专利名称(译)	相关技术的描述		
公开(公告)号	KR1020150034069A	公开(公告)日	2015-04-02
申请号	KR1020130114163	申请日	2013-09-25
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	JONGSIK SHIM 심종식 SIKYU LEE 이시규		
发明人	심종식 이시규		
IPC分类号	G09G3/32		
CPC分类号	G09G3/3258 G09G2320/0295 G09G2320/043 G09G2300/0809 G09G3/3233 G09G2310/0272 G09G2310/08 G09G2310/0218 G09G3/3291		
其他公开文献	KR102074718B1		
外部链接	Espacenet		

摘要(译)

公开了一种有机发光显示装置。有机发光显示器包括显示面板，该显示面板包括多个像素，所述多个像素分别形成在由多条栅极线和多条数据线交叉限定的多个像素区域中，多条感测线和多个连接到多个像素的第二栅极电压线，用于以显示模式或感测模式驱动显示面板的面板驱动器，以感测至少一个晶体管的阈值电压以在感测模式下产生感测数据，以及在显示模式下产生第二栅极电压数据，以及电压供应单元，产生对应于第二栅极电压数据的第二栅极电压，并将第二栅极电压施加到晶体管的第二栅极。

