



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2019-0128030
(43) 공개일자 2019년11월14일

(51) 국제특허분류(Int. Cl.)
H01L 27/32 (2006.01) H01L 51/50 (2006.01)
(52) CPC특허분류
H01L 27/3297 (2013.01)
H01L 27/3276 (2013.01)
(21) 출원번호 10-2018-0052158
(22) 출원일자 2018년05월04일
심사청구일자 없음

(71) 출원인
삼성디스플레이 주식회사
경기도 용인시 기흥구 삼성로 1 (농서동)
(72) 발명자
최윤선
경기도 화성시 동탄기흥로353번길 77, 1603동 1103호
이성룡
경기도 화성시 동탄반석로 96, 403동 1601호
(뒷면에 계속)
(74) 대리인
박영우


전체 청구항 수 : 총 20 항

(54) 발명의 명칭 유기 발광 표시 장치

(57) 요약

유기 발광 표시 장치는, 화소 영역 및 상기 화소 영역을 둘러싸는 주변 영역을 포함하는 베이스 기판, 상기 화소 영역에 배치되는 화소 어레이, 상기 주변 영역에 배치되는 제1 전원 전압 라인 및 상기 주변 영역에 배치되는 제2 전원 전압 라인을 포함한다. 상기 제1 전원 전압 라인은, 제1 하부 전원 전압 라인 및 상기 제1 하부 전원 전압 라인과 접촉하며, 상기 제1 하부 전원 전압 라인 위에 배치되는 제1 상부 전원 전압 라인을 포함한다. 상기 제2 전원 전압 라인은, 상기 주변 영역에 배치되고, 제2 하부 전원 전압 라인 및 상기 제2 하부 전원 전압 라인과 접촉하며, 상기 제2 하부 전원 전압 라인 위에 배치되는 제2 상부 전원 전압 라인을 포함하는 제2 전원 전압 라인을 포함한다. 상기 제1 상부 전원 전압 라인은, 평면도 상에서 상기 제2 하부 전원 전압 라인을 중첩한다.

대표도



(52) CPC특허분류
H01L 51/50 (2013.01)

(72) 발명자
김현철
경기도 화성시 동탄대로시범길 219, 1427동 2301호
이성준
서울특별시 송파구 송파대로 567, 518동 1303호

정은애
경기도 화성시 큰재봉길 23-11, 405호

명세서

청구범위

청구항 1

화소 영역 및 상기 화소 영역을 둘러싸는 주변 영역을 포함하는 베이스 기관;

상기 화소 영역에 배치되는 화소 어레이;

상기 주변 영역에 배치되고, 제1 하부 전원 전압 라인 및 상기 제1 하부 전원 전압 라인과 접촉하며, 상기 제1 하부 전원 전압 라인 위에 배치되는 제1 상부 전원 전압 라인을 포함하는 제1 전원 전압 라인; 및

상기 주변 영역에 배치되고, 제2 하부 전원 전압 라인 및 상기 제2 하부 전원 전압 라인과 접촉하며, 상기 제2 하부 전원 전압 라인 위에 배치되는 제2 상부 전원 전압 라인을 포함하는 제2 전원 전압 라인을 포함하며,

상기 제1 상부 전원 전압 라인은, 평면도 상에서 상기 제2 하부 전원 전압 라인을 중첩하는 유기 발광 표시 장치.

청구항 2

제 1 항에 있어서, 상기 제2 전원 전압 라인은, 상기 제1 전원 전압 라인과 상기 화소 영역 사이에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 3

제 2 항에 있어서, 상기 제1 하부 전원 전압 라인은 상기 제2 하부 전원 전압 라인과 수평 방향으로 이격되고, 상기 제1 상부 전원 전압 라인은 상기 제2 상부 전원 전압 라인과 수평 방향으로 이격되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 4

제 3 항에 있어서, 상기 제1 상부 전원 전압 라인은 상기 제1 하부 전원 전압 라인보다 폭이 크고, 상기 제2 하부 전원 전압 라인은 상기 제2 상부 전원 전압 라인보다 폭이 큰 것을 특징으로 하는 유기 발광 표시 장치.

청구항 5

제 3 항에 있어서, 상기 제1 상부 전원 전압 라인은, 상기 제1 하부 전원 전압 라인과 상기 제2 하부 전원 전압 라인 사이의 갭을 커버하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 6

제 1 항에 있어서, 상기 화소 어레이는, 제1 전극 및 제2 전극을 포함하는 유기 발광 다이오드를 포함하고, 상기 유기 발광 다이오드의 제2 전극은, 상기 화소 영역으로부터 상기 주변 영역으로 연장되며, 상기 제1 상부 전원 전압 라인과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 7

제 1 항에 있어서, 상기 주변 영역에 배치되며, 상기 제1 전원 전압 라인 및 상기 제2 전원 전압 라인과 중첩하는 팬아웃 라인을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 8

제 7 항에 있어서, 상기 팬아웃 라인은, 상기 제1 전원 전압 라인 및 상기 제2 전원 전압 라인 아래에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 9

제 8 항에 있어서, 상기 팬아웃 라인은 복수개가 서로 이격되어 배치되며, 상기 팬아웃 라인의 적어도 일부는, 상기 제1 하부 전원 전압 라인과 상기 제2 하부 전원 전압 라인 사이의 갭과 중첩하는 것을 특징으로 하는 유기

발광 표시 장치.

청구항 10

제 7 항에 있어서, 상기 화소 어레이 위에 배치되고, 상기 주변 영역으로 연장되어 상기 팬아웃 라인과 중첩하는 터치 스크린 구조물을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 11

제 1 항에 있어서, 상기 팬아웃 라인은 상기 화소 어레이에 데이터 신호를 전달하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 12

제 1 항에 있어서, 상기 제1 하부 전원 전압 라인과 상기 제2 하부 전원 전압 라인을 부분적으로 커버하는 제1 비아 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 13

제 12 항에 있어서, 상기 제1 비아 절연층은 복수의 관통홀을 포함하며, 상기 제1 상부 전원 전압 라인은, 상기 관통홀들을 통하여 상기 제1 하부 전원 전압 라인과 연결되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 14

제 12 항에 있어서, 상기 제1 비아 절연층은 복수의 관통홀을 포함하며, 상기 제2 상부 전원 전압 라인은, 상기 관통홀들을 통하여 상기 제2 하부 전원 전압 라인과 연결되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 15

제 1 항에 있어서, 상기 화소 어레이를 커버하며, 상기 주변 영역으로 연장되는 박막 봉지층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 16

제 15 항에 있어서, 상기 박막 봉지층은 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 17

제 16 항에 있어서, 상기 주변 영역에 배치되는 적어도 하나의 댄 구조물을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 18

제 17 항에 있어서, 상기 댄 구조물과 상기 화소 영역 사이에 배치되는 적어도 하나의 벨리 구조물을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 19

제 18 항에 있어서, 상기 화소 어레이는, 제1 전극 및 제2 전극을 포함하는 유기 발광 다이오드를 포함하고, 상기 유기 발광 다이오드의 제2 전극은, 상기 화소 영역 및 상기 주변 영역에 배치되고, 상기 주변 영역에서 상기 벨리 구조물의 측면 및 상면을 따라 연장되고, 상기 제1 상부 전원 전압 라인과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 20

제 18 항에 있어서, 상기 벨리 구조물은 상기 제1 상부 전원 전압 라인 위에 배치되고, 상기 제1 상부 전원 전압 라인의 관통홀을 통해, 상기 제1 상부 전원 전압 라인 아래에 배치되는 제1 비아 절연층과 연결되는 것을 특징으로 하는 유기 발광 표시 장치.

발명의 설명

기술 분야

[0001] 본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는, 본 발명은 유기 발광 표시 장치에 관한 것이다.

배경 기술

[0002] 평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.

[0003] 최근 유기 발광 표시 장치의 일부가 벤딩 또는 폴딩될 수 있는 플렉서블 유기 발광 표시 장치가 개발되고 있다. 예를 들면, 유기 발광 표시 장치는 플렉서블한 베이스 기판, 상기 베이스 기판 위에 형성된 화소 어레이 및 상기 화소 어레이를 커버하는 박막 봉지층을 포함할 수 있다. 이러한 유기 발광 표시 장치는 기판의 일부를 벤딩 시킴으로써, 시인성을 향상시키거나, 측면 디스플레이를 구현하거나, 비표시 영역의 면적을 감소시킬 수 있다.

발명의 내용

해결하려는 과제

[0004] 본 발명의 목적은 유기 발광 표시 장치를 제공하는 것이다.

[0005] 그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

과제의 해결 수단

[0006] 진술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는, 화소 영역 및 상기 화소 영역을 둘러싸는 주변 영역을 포함하는 베이스 기판, 상기 화소 영역에 배치되는 화소 어레이, 상기 주변 영역에 배치되는 제1 전원 전압 라인 및 상기 주변 영역에 배치되는 제2 전원 전압 라인을 포함한다. 상기 제1 전원 전압 라인은, 제1 하부 전원 전압 라인 및 상기 제1 하부 전원 전압 라인과 접촉하며, 상기 제1 하부 전원 전압 라인 위에 배치되는 제1 상부 전원 전압 라인을 포함한다. 상기 제2 전원 전압 라인은, 상기 주변 영역에 배치되고, 제2 하부 전원 전압 라인 및 상기 제2 하부 전원 전압 라인과 접촉하며, 상기 제2 하부 전원 전압 라인 위에 배치되는 제2 상부 전원 전압 라인을 포함하는 제2 전원 전압 라인을 포함한다. 상기 제1 상부 전원 전압 라인은, 평면도 상에서 상기 제2 하부 전원 전압 라인을 중첩한다.

[0007] 일 실시예에 따르면, 상기 제2 전원 전압 라인은, 상기 제1 전원 전압 라인과 상기 화소 영역 사이에 배치된다.

[0008] 일 실시예에 따르면, 상기 제1 하부 전원 전압 라인은 상기 제2 하부 전원 전압 라인과 수평 방향으로 이격되고, 상기 제1 상부 전원 전압 라인은 상기 제2 상부 전원 전압 라인과 수평 방향으로 이격된다.

[0009] 일 실시예에 따르면, 상기 제1 상부 전원 전압 라인은 상기 제1 하부 전원 전압 라인보다 폭이 크고, 상기 제2 하부 전원 전압 라인은 상기 제2 상부 전원 전압 라인보다 폭이 크다.

[0010] 일 실시예에 따르면, 상기 제1 상부 전원 전압 라인은, 상기 제1 하부 전원 전압 라인과 상기 제2 하부 전원 전압 라인 사이의 갭을 커버한다.

[0011] 일 실시예에 따르면, 상기 화소 어레이는, 제1 전극 및 제2 전극을 포함하는 유기 발광 다이오드를 포함한다. 상기 유기 발광 다이오드의 제2 전극은, 상기 화소 영역으로부터 상기 주변 영역으로 연장되며, 상기 제1 상부 전원 전압 라인과 접촉한다.

[0012] 일 실시예에 따르면, 유기 발광 표시 장치는, 상기 주변 영역에 배치되며, 상기 제1 전원 전압 라인 및 상기 제2 전원 전압 라인과 중첩하는 팬아웃 라인을 더 포함한다.

[0013] 일 실시예에 따르면, 상기 팬아웃 라인은, 상기 제1 전원 전압 라인 및 상기 제2 전원 전압 라인 아래에 배치된다.

[0014] 일 실시예에 따르면, 상기 팬아웃 라인은 복수개가 서로 이격되어 배치되며, 상기 팬아웃 라인의 적어도 일부는, 상기 제1 하부 전원 전압 라인과 상기 제2 하부 전원 전압 라인 사이의 갭과 중첩한다.

- [0015] 일 실시예에 따르면, 유기 발광 표시 장치는, 상기 화소 어레이 위에 배치되고, 상기 주변 영역으로 연장되어 상기 팬아웃 라인과 중첩하는 터치 스크린 구조물을 더 포함한다.
- [0016] 일 실시예에 따르면, 상기 팬아웃 라인은 상기 화소 어레이에 데이터 신호를 전달한다.
- [0017] 일 실시예에 따르면, 유기 발광 표시 장치는, 상기 제1 하부 전원 전압 라인과 상기 제2 하부 전원 전압 라인을 부분적으로 커버하는 제1 비아 절연층을 더 포함한다.
- [0018] 일 실시예에 따르면, 상기 제1 비아 절연층은 복수의 관통홀을 포함하며, 상기 제1 상부 전원 전압 라인은, 상기 관통홀들을 통하여 상기 제1 하부 전원 전압 라인과 연결된다.
- [0019] 일 실시예에 따르면, 상기 제1 비아 절연층은 복수의 관통홀을 포함하며, 상기 제2 상부 전원 전압 라인은, 상기 관통홀들을 통하여 상기 제2 하부 전원 전압 라인과 연결된다.
- [0020] 일 실시예에 따르면, 유기 발광 표시 장치는, 상기 화소 어레이를 커버하며, 상기 주변 영역으로 연장되는 박막 봉지층을 더 포함한다.
- [0021] 일 실시예에 따르면, 상기 박막 봉지층은 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함한다.
- [0022] 일 실시예에 따르면, 유기 발광 표시 장치는, 상기 주변 영역에 배치되는 적어도 하나의 댄 구조물을 더 포함한다.
- [0023] 일 실시예에 따르면, 유기 발광 표시 장치는, 상기 댄 구조물과 상기 화소 영역 사이에 배치되는 적어도 하나의 벨리 구조물을 더 포함한다.
- [0024] 일 실시예에 따르면, 상기 화소 어레이는, 제1 전극 및 제2 전극을 포함하는 유기 발광 다이오드를 포함한다. 상기 유기 발광 다이오드의 제2 전극은, 상기 화소 영역 및 상기 주변 영역에 배치되고, 상기 주변 영역에서 상기 벨리 구조물의 측면 및 상면을 따라 연장되고, 상기 제1 상부 전원 전압 라인과 접촉한다.
- [0025] 일 실시예에 따르면, 상기 벨리 구조물은 상기 제1 상부 전원 전압 라인 위에 배치되고, 상기 제1 상부 전원 전압 라인의 관통홀을 통해, 상기 제1 상부 전원 전압 라인 아래에 배치되는 제1 비아 절연층과 연결된다.

발명의 효과

- [0026] 본 발명의 예시적인 실시예들에 따르면, 주변 영역에 배치되는 제1 전원 전압 라인 및 제2 전원 전압 라인은 각각 서로 다른 층에 배치된 복수의 라인들을 포함한다. 따라서, 단일 라인으로 이루어지는 경우에 비하여, 폭이 감소될 수 있다. 따라서, 유기 발광 표시 장치에서, 주변 영역이 감소함으로써, 비표시 영역의 크기가 줄어들 수 있다.
- [0027] 또한, 제1 상부 전원 전압 라인이, 화소 영역을 향하여 확장되어, 제2 하부 전원 전압 라인이, 제1 전원 전압 라인을 향하여 확장되는 비대칭 구조를 적용함으로써, 제2 전극 경계의 위치를 화소 영역 쪽으로 시프트시킬 수 있다. 결과적으로, 주변 영역에서 유기 발광 다이오드의 캐소드의 크기를 감소시킴으로써, 비표시 영역의 크기가 줄어들 수 있다.
- [0028] 또한, 상기와 같은 비대칭 구조에서, 제1 상부 전원 전압 라인은, 제1 하부 전원 전압 라인과 제2 하부 전원 전압 라인 사이의 갭을 커버한다. 따라서, 팬아웃 라인과 터치 스크린 구조물 사이에 간섭에 의한 노이즈가 발생하는 것을 방지할 수 있다.

도면의 간단한 설명

- [0029] 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
- 도 2는 도 1의 유기 발광 표시 장치가 벤딩된 형상을 설명하기 위한 사시도이다.
- 도 3 및 도 4는, 도 1의 A 영역을 확대 도시한 평면도들이다.
- 도 5는, 도 3 및 도 4의 I-I'선을 따른 단면도이다.
- 도 6 내지 도 12는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
- 도 13은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.

도 14는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0030] 이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
- [0031] 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 유기 발광 표시 장치가 벤딩된 형상을 설명하기 위한 사시도이다.
- [0032] 도 1 및 도 2를 참조하면, 유기 발광 표시 장치(100)는 화소 영역(30) 및 화소 영역(30)을 둘러싸는 주변 영역(40)을 포함하는 표시 영역(10), 벤딩 영역(50) 및 신호 출력 영역(60)을 포함할 수 있다. 상기 화소 영역(10)에는 복수의 화소들(PX)을 포함하는 화소 어레이가 배치될 수 있다. 상기 표시 영역(10)은 표시 장치의 전면부에 대응될 수 있다.
- [0033] 상기 신호 출력 영역(60)에는, 외부 장치와 전기적으로 연결되는 패드 전극들이 배치될 수 있다. 예를 들어, 상기 신호 출력 영역(60)에는 구동 칩과 같은 외부 장치가 실장되거나, 연성 회로 기판을 통해 외부 장치와 연결될 수 있다.
- [0034] 상기 외부 장치로부터 전달된 전기적 신호에 따라, 상기 화소 어레이가 광을 생성함으로써 이미지가 표시될 수 있다.
- [0035] 상기 벤딩 영역(50)은 상기 표시 영역(10)과 상기 신호 출력 영역(60) 사이에 위치할 수 있다. 상기 표시 영역(10), 상기 벤딩 영역(50) 및 상기 신호 출력 영역(60)은 순서대로 연속적으로 배열될 수 있다. 상기 벤딩 영역(50)에는 상기 전기적 신호를 상기 주변 영역(40)에 전달하기 위한 연결 배선들이 배치될 수 있다.
- [0036] 상기 주변 영역(40)에는, 상기 전기적 신호를 상기 화소 영역(30)에 전달하는 복수의 신호 배선들이 배치될 수 있다. 예를 들면, 상기 신호 배선들은, 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 전달할 수 있다. 또한, 상기 주변 영역(40)에는 스캔 드라이버, 데이터 드라이버 등이 배치될 수도 있다.
- [0037] 도 1에서 화소 영역(30)을 둘러싸는 주변 영역(40)의 폭이 동일한 것으로 도시되어 있으나, 본 발명의 구성이 이에 한정되는 것은 아니며, 목적하는 표시 장치의 디자인 등에 따라 다양한 형상을 가질 수 있다.
- [0038] 도 2에 도시된 바와 같이, 상기 벤딩 영역(50)이 제1 방향(D1)을 축으로 벤딩됨으로써, 상기 신호 출력 영역(60)이 상기 표시 영역(10)의 하부에 위치할 수 있다. 따라서, 상기 벤딩 영역(50)은 구부러진 형상을 가질 수 있다.
- [0039] 도 3 및 도 4는, 도 1의 A 영역을 확대 도시한 평면도들이다. 구체적으로, 도 3은 주변 영역(40)에 배치되는 제1 하부 전원 전압 라인(VSS1), 제2 하부 전원 전압 라인(VDD1) 및 팬아웃 라인(FL)을 도시하고, 도 4는 제1 상부 전원 전압 라인(VSS2), 제2 하부 전원 전압 라인(VDD1) 및 팬아웃 라인(FL)을 도시한다.
- [0040] 도 3을 참조하면, 주변 영역(40)에는 제1 하부 전원 전압 라인(VSS1), 제2 하부 전원 전압 라인(VDD1) 및 팬아웃 라인(FL)이 배치될 수 있다. 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)은 동일한 층으로부터 형성되어 동일한 층에 배치될 수 있다. 따라서, 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)은 수평 방향으로 서로 이격될 수 있다. 일 실시예에 따르면, 상기 제1 하부 전원 전압 라인(VSS1)은, 상기 주변 영역(40)을 따라 제1 방향(D1)으로 연장될 수 있으며, 상기 제1 하부 전원 전압 라인(VSS1)과 화소 영역(30) 사이에 상기 제2 하부 전원 전압 라인(VDD1)이 배치될 수 있다. 상기 제2 하부 전원 전압 라인(VDD1)은, 상기 제1 하부 전원 전압 라인(VSS1)과 동일한 방향으로 연장될 수 있다.
- [0041] 상기 주변 영역(40)에는 팬아웃 라인(FL)이 배치될 수 있다. 상기 팬아웃 라인(FL)은 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)과 다른 층에 배치될 수 있다. 일 실시예에 따르면, 상기 팬아웃 라인(FL)은 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1) 아래에 배치되어, 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)과 중첩할 수 있다. 상기 팬아웃 라인(FL)은, 상기 화소 영역(30)의 화소 어레이에 전기적으로 연결되어, 상기 화소 영역(30)에 신호를 제공할 수 있다. 예를 들어, 상기 팬아웃 라인(FL)은, 상기 화소 영역(30)의 화소 어레이에 데이터 신호를 전달할 수 있다.

- [0042] 도 4를 참조하면, 상기 제1 하부 전원 전압 라인(VSS1) 위에는, 제1 상부 전원 전압 라인(VSS2)가 배치된다. 상기 제1 상부 전원 전압 라인(VSS2)은 상기 제1 하부 전원 전압 라인(VSS1)과 접촉하여 전기적으로 연결된다. 또한, 상기 제1 상부 전원 전압 라인(VSS2)은, 상기 제1 하부 전원 전압 라인(VSS1)으로부터, 상기 화소 영역(30)을 향하여 연장 또는 확장되어, 상기 제2 하부 전원 전압 라인(VDD1)의 일부를 중첩할 수 있다. 따라서, 상기 제1 상부 전원 전압 라인(VSS2)은, 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1) 사이의 갭을 커버하는 형상을 가질 수 있다.
- [0043] 도 3에서는, 상기 제1 상부 전원 전압 라인(VSS2)과 상기 제2 하부 전원 전압 라인(VDD1)의 중첩 구조를 명확하게 보여주기 위하여 도시되지 않았으나, 상기 제2 하부 전원 전압 라인(VDD1) 위에는 제2 상부 전원 전압 라인이 배치될 수 있다. 상기 제2 상부 전원 전압 라인은, 상기 제1 상부 전원 전압 라인(VSS2)과 동일한 층으로부터 형성되어 동일한 층에 배치될 수 있다. 따라서, 상기 제1 상부 전원 전압 라인(VSS2) 및 상기 제2 상부 전원 전압 라인은 수평 방향으로 서로 이격될 수 있다. 이에 대하여는 아래에서 보다 구체적으로 설명하기로 한다.
- [0044] 도 5는, 도 3 및 도 4의 I-I'선을 따른 단면도이다.
- [0045] 도 5를 참조하면, 화소 영역(30)에 배치되는 화소는, 베이스 기관(110) 위에 배치되는 구동 트랜지스터, 상기 구동 트랜지스터와 전기적으로 연결되는 유기 발광 다이오드 및 상기 유기 발광 다이오드를 커버하는 박막 봉지층을 포함한다. 상기 구동 트랜지스터는, 액티브 패턴(AP), 상기 액티브 패턴(AP)과 중첩하는 게이트 전극(GE) 및 상기 액티브 패턴(AP)과 전기적으로 연결되며 서로 이격되는 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
- [0046] 예를 들어, 상기 베이스 기관(110)은, 유리, 퀴츠, 실리콘, 고분자 수지 등을 포함할 수 있다. 예를 들어, 상기 고분자 수지는 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 등을 포함할 수 있다.
- [0047] 상기 베이스 기관(110) 위에는 버퍼층(120)이 배치될 수 있다. 상기 버퍼층(120)은, 상기 베이스 기관(110)의 하부로부터 이물, 수분 또는 외기의 침투를 감소 또는 차단할 수 있고, 상기 베이스 기관(110)의 상면을 평탄화할 수 있다. 예를 들어, 상기 버퍼층(120)은, 산화물 또는 질화물 등과 같은 무기 물질을 포함할 수 있다.
- [0048] 상기 버퍼층(120) 위에는 액티브 패턴(AP)이 배치될 수 있다. 상기 액티브 패턴(AP)은 게이트 전극(GE)과 중첩한다.
- [0049] 예를 들어, 상기 액티브 패턴(AP)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등과 같은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 액티브 패턴(AP)이 다결정 실리콘을 포함하는 경우, 상기 액티브 패턴(AP)의 적어도 일부는, n형 불순물 또는 p형 불순물 등과 같은 불순물로 도핑될 수 있다.
- [0050] 상기 액티브 패턴(AP) 위에는 제1 절연층(130)이 배치될 수 있다. 예를 들어, 상기 제1 절연층(130)은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, hafnium 산화물, zirconium 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 상기 제1 절연층(130)은 실리콘 질화물 또는 실리콘 산화물의 단일층 또는 다층 구조를 가질 수 있다.
- [0051] 상기 제1 절연층(130) 위에는 게이트 전극(GE)이 배치될 수 있다. 예를 들어, 상기 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
- [0052] 상기 게이트 전극(GE) 및 상기 제1 절연층(130) 위에는 제2 절연층(140)이 배치될 수 있다. 예를 들어, 상기 제2 절연층(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, hafnium 산화물, zirconium 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다.
- [0053] 상기 제2 절연층(140) 위에는, 소스 전극(SE) 및 드레인 전극(DE)이 배치될 수 있다. 상기 소스 전극(SE) 및 드레인 전극(DE)은 각각 상기 제1 절연층(130) 및 제2 절연층(140)을 관통하여, 상기 액티브 패턴(AP)과 접촉할 수 있다. 예를 들어, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.

- [0054] 상기 제2 절연층(140) 위에는, 상기 소스 전극(SE) 및 드레인 전극(DE)을 커버하는 제3 절연층(150)이 배치될 수 있다. 예를 들어, 상기 제3 절연층(150)은 무기 절연 물질, 유기 절연 물질 또는 이들의 조합을 포함할 수 있다. 상기 유기 절연 물질은 폴리이미드, 폴리아미드, 아크릴 수지, 페놀 수지, 에폭시 수지, 벤조사이클로부텐(BCB) 등을 포함할 수 있다.
- [0055] 상기 제3 절연층(150) 위에는, 소스 배선(SL)과 연결 전극(CE)이 배치될 수 있다. 상기 소스 배선(SL)은, 상기 화소 어레이의 트랜지스터들에 스캔 신호, 데이터 신호, 발광 신호, 초기화 신호, 전원 전압 등을 전달할 수 있다. 상기 연결 전극(CE)은 상기 제3 절연층(150)을 관통하여, 상기 드레인 전극(230)에 접촉할 수 있다. 상기 연결 전극(CE)은 상기 드레인 전극(230)과 유기 발광 다이오드의 제1 전극(EL1)을 전기적으로 연결할 수 있다. 상기 소스 배선(SL) 및 연결 전극(CE)은, 상기 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질을 포함할 수 있다.
- [0056] 상기 제3 절연층(150) 위에는, 상기 소스 배선(SL)과 연결 전극(CE)을 커버하는 제4 절연층(160)이 배치될 수 있다. 예를 들어, 상기 제4 절연층(160)은 무기 절연 물질, 유기 절연 물질 또는 이들의 조합을 포함할 수 있다. 상기 유기 절연 물질은 폴리이미드, 폴리아미드, 아크릴 수지, 페놀 수지, 벤조사이클로부텐(BCB) 등을 포함할 수 있다.
- [0057] 상기 제4 절연층(160) 위에는 유기 발광 다이오드의 제1 전극(EL1)이 배치될 수 있다. 일 실시예에 따르면, 상기 제1 전극(EL1)은 애노드로 작동할 수 있다. 예를 들어, 상기 제1 전극(EL1)은, 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 상기 제1 전극(EL1)이 투과 전극으로 형성되는 경우, 상기 제1 전극(EL1)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물, 아연 산화물, 주석 산화물 등을 포함할 수 있다. 상기 제1 전극(EL1)이 반사 전극으로 형성되는 경우, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함할 수 있으며, 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
- [0058] 상기 제4 절연층(150) 위에는 화소 정의층(PDL)이 배치될 수 있다. 상기 화소 정의층(PDL)은 상기 제1 전극(EL1)의 적어도 일부를 노출하는 개구부를 가질 수 있다. 예를 들어, 상기 화소 정의층(PEL)은 유기 절연 물질을 포함할 수 있다.
- [0059] 상기 제1 전극(EL1) 위에는 유기 발광층(OL)이 배치될 수 있다. 상기 유기 발광층(OL)은 상기 화소 정의층(PDL) 개구 내에 배치될 수 있다. 다른 실시예에서, 상기 유기 발광층(OL)은 부분적으로, 상기 화소 정의층(PDL) 상면 위로 연장되거나, 상기 화소 영역(30) 상에서 복수의 화소에 걸쳐 연속적으로 연장될 수도 있다.
- [0060] 상기 유기 발광층(OL)은, 적어도 발광층을 포함하며, 정공 주입층(hole injection layer: HIL), 정공 수송층(hole transporting layer: HTL), 전자 수송층(electron transporting layer: ETL) 및 전자 주입층(electron injection layer: EIL) 중 적어도 하나를 더 포함할 수 있다. 예를 들어, 상기 유기 발광층(OL)은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
- [0061] 일 실시예에서, 상기 유기 발광층(OL)은 적색, 녹색 또는 청색광을 발광할 수 있다. 다른 실시예에서 상기 유기 발광층(OL)이 백색을 발광하는 경우, 상기 유기 발광층(OL)은 적색발광층, 녹색발광층, 청색발광층을 포함하는 다층구조를 포함할 수 있거나, 적색, 녹색, 청색 발광물질의 혼합층을 포함할 수 있다.
- [0062] 상기 유기 발광 다이오드의 제2 전극(EL2)은 상기 유기 발광층(OL) 위에 배치될 수 있다. 상기 제2 전극(EL2)은 상기 화소 영역(30) 상에서 복수의 화소에 걸쳐 연속적으로 연장될 수 있다.
- [0063] 일 실시예에 따르면, 상기 제2 전극(EL2)은 캐소드로 작동할 수 있다. 예를 들어, 상기 제2 전극(EL2)은, 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 예를 들어, 상기 제2 전극(EL2)이 투명 전극으로 형성될 경우, 리튬(Li), 칼슘(Ca), 리튬 불화물(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 이들의 조합을 포함할 수 있으며, 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물, 아연 산화물, 주석 산화물 등을 포함하는 보조 전극 또는 버스 전극 라인을 더 포함할 수 있다.
- [0064] 상기 제2 전극(EL2) 위에는 박막 봉지층이 배치될 수 있다. 상기 박막 봉지층은 무기층(174) 및 유기층(172)의 적층 구조를 가질 수 있다. 예를 들어, 상기 박막 봉지층은, 상기 제2 전극(EL2) 위에 배치된 유기층(172) 및 상기 유기층 위에 배치된 무기층(174)을 포함할 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않으며, 박막 봉지층은, 제1 무기층-유기층-제2무기층의 적층 구조, 제1 무기층-제1 유기층-제2 무기층-제2 유기층-제3 무기층의 적층 구조 등 다양한 구조를 가질 수 있다.

- [0065] 예를 들어, 상기 유기층(172)은, 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다. 예를 들어, 상기 고분자 경화물은, 모노머의 가교 반응에 의해 형성될 수 있다.
- [0066] 예를 들어, 상기 무기층(174)은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
- [0067] 도시되지는 않았으나, 상기 제2 전극(EL2)과 상기 박막 봉지층 사이에는, 캡핑층 및 차단층이 배치될 수 있다.
- [0068] 상기 캡핑층은, 상기 제2 전극(EL2) 위에 배치되어 유기 발광 소자를 보호하고, 상기 유기 발광 소자에 의해 발생된 광이 외부로 방출될 수 있도록 돕는 역할을 할 수 있다.
- [0069] 예를 들어, 상기 캡핑층은, 무기 물질 및/또는 유기 물질을 포함할 수 있다. 예를 들어, 상기 무기 물질은 아연 산화물, 탄탈륨 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있으며, 상기 유기 물질은, 폴리(3,4-에틸렌디옥시티오펜)(Poly(3,4-ethylenedioxythiophene), PEDOT), 4,4'-비스[N-(3-메틸페닐)-N-페닐 아미노]비페닐(TPD), 4,4',4''-트리스[(3-메틸페닐)페닐 아미노]트리페닐아민(m-MTDATA), 1,3,5-트리스[N,N-비스(2-메틸페닐)-아미노]-벤젠(o-MTDAB), 1,3,5-트리스[N,N-비스(3-메틸페닐)-아미노]-벤젠(m-MTDAB) 등을 포함할 수 있다.
- [0070] 상기 차단층은, 상기 캡핑층 위에 배치될 수 있으며, 이후의 공정에서 플라즈마 등이 상기 유기 발광 소자를 손상시키는 것을 방지할 수 있다. 예를 들어, 상기 차단층은, 리튬 불화물, 마그네슘 불화물, 칼슘 불화물 등을 포함할 수 있다.
- [0071] 상기 박막 봉지층 위에는 터치 스크린 구조물이 배치될 수 있다. 상기 터치 스크린 구조물은, 센싱 전극(TE)을 포함할 수 있다. 일 실시예에서, 상기 터치 스크린 구조물은, 센싱 전극(TE) 및 서브 센싱 전극의 조합을 포함할 수 있다. 상기 터치 스크린 구조물은 상호 정전 용량(mutual-capacitance) 방식으로 작동할 수 있다. 예를 들면, 외부 장치가 터치 센싱 신호들을 상기 센싱 전극들 및 서브 센싱 전극들에 제공할 수 있다. 상기 센싱 전극(TE)에 대응되는 부분에 사용자가 접촉하는 경우, 센싱 전극들 사이의 정전 용량이 변화될 수 있고, 상기 외부 장치가 이러한 변화를 감지함으로써, 터치 위치를 검출할 수 있다.
- [0072] 상기 주변 영역(40)에는, 팬아웃 라인(FL), 제1 전원 전압 라인(VSS), 제2 전원 전압 라인(VDD), 제1 댐 구조물(DM1) 및 제2 댐 구조물(DM2)이 배치될 수 있다. 상기 댐 구조물들은, 상기 주변 영역(40)을 따라, 예를 들어, 제2 방향(D2)으로 연장될 수 있다.
- [0073] 상기 주변 영역(30)에서, 베이스 기판(110) 위에는, 버퍼층(120)이 배치되고, 상기 버퍼층(120) 위에는 제1 절연층(130)이 배치될 수 있다. 상기 버퍼층(120) 및 상기 제2 절연층(130)은, 상기 화소 영역(30)으로부터 연속적으로 연장될 수 있다. 상기 팬아웃 라인(FL)은 상기 제1 절연층(130) 위에 배치될 수 있다.
- [0074] 상기 팬아웃 라인(FL)은, 상기 게이트 전극(GE)과 동일한 층으로부터 형성될 수 있다. 따라서, 상기 팬아웃 라인(FL) 및 상기 게이트 전극(GE)은 게이트 금속 패턴에 포함될 수 있다.
- [0075] 상기 팬아웃 라인(FL)은 일 방향으로 연장되는 형상을 가질 수 있으며, 복수개의 팬아웃 라인이 서로 이격되도록 배열될 수 있다.
- [0076] 상기 제2 절연층(140)은 상기 팬아웃 라인(FL)을 커버한다.
- [0077] 상기 제2 절연층(140) 위에는 제1 하부 전원 전압 라인(VSS1) 및 제2 하부 전원 전압 라인(VDD1)이 배치될 수 있다.
- [0078] 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)은, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있으며, 수평 방향으로 서로 이격된다. 상기 제1 하부 전원 전압 라인(VSS1)과 화소 영역(30) 사이에 상기 제2 하부 전원 전압 라인(VDD1)이 배치될 수 있다.
- [0079] 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)은 상기 팬아웃 라인(FL)과 중첩할 수 있다.
- [0080] 상기 제3 절연층(150)은, 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)을 부분적으로 커버한다.
- [0081] 상기 제3 절연층(150) 위에는, 제1 상부 전원 전압 라인(VSS2) 및 제2 상부 전원 전압 라인(VDD2)이 배치될 수 있다. 상기 제1 상부 전원 전압 라인(VSS2)은 상기 제1 하부 전원 전압 라인(VSS1)과 접촉하고, 상기 제2 상부

전원 전압 라인(VDD2)은 상기 제2 하부 전원 전압 라인(VDD1)과 접촉한다.

- [0082] 상기 제1 상부 전원 전압 라인(VSS2) 및 제2 상부 전원 전압 라인(VDD2)은, 상기 소스 배선(SL) 및 연결 전극(CE)과 동일한 층으로부터 형성될 수 있으며, 수평 방향으로 서로 이격된다. 또한, 상기 제1 상부 전원 전압 라인(VSS2)은, 상기 제2 하부 전원 전압 라인(VDD1)과 중첩할 수 있다. 따라서, 상기 제1 상부 전원 전압 라인(VSS2)은, 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1) 사이의 갭을 커버할 수 있다.
- [0083] 상기 제4 절연층(160)은, 상기 제1 상부 전원 전압 라인(VSS2) 및 제2 상부 전원 전압 라인(VDD2)의 적어도 일부를 커버할 수 있다. 일 실시예에서, 상기 제4 절연층(160)은, 상기 제1 상부 전원 전압 라인(VSS2)의 가장자리를 커버하도록, 상기 화소 영역(30)으로부터 연장될 수 있다.
- [0084] 상기 제2 전극(EL2)은 상기 화소 영역(30)으로부터 연장되어, 상기 제1 상부 전원 전압 라인(VSS2)과 접촉할 수 있다. 따라서, 상기 제2 전극(EL2)에는 제1 전원 전압이 제공될 수 있다.
- [0085] 예를 들어, 상기 제2 전원 전압 라인(VDD)은, 상기 화소 영역(30)의 회로들에 제2 전원 전압을 제공할 수 있다. 예를 들어, 상기 화소 영역(30)의 트랜지스터는 상기 제2 전원 전압을 이용하여 구동 전류를 생성할 수 있으며, 상기 구동 전류는 상기 유기 발광 다이오드에 제공될 수 있다.
- [0086] 예를 들어, 상기 제1 댐 구조물(DM1)은 상기 제1 상부 전원 전압 라인(VSS2) 위에 배치될 수 있다. 상기 제1 댐 구조물(DM1)은 상기 제2 댐 구조물(DM2)과 상기 화소 영역(30) 사이에 배치될 수 있다.
- [0087] 상기 제1 댐 구조물(DM1)은 상부 패턴(DM1b) 및 하부 패턴(DM1a)을 포함할 수 있다. 상기 상부 패턴(DM1b)은 상기 화소 정의층(PDL)과 동일한 층으로부터 형성될 수 있으며, 상기 하부 패턴(DM1a)은 상기 제4 절연층(160)과 동일한 층으로부터 형성될 수 있다.
- [0088] 상기 제2 댐 구조물(DM2)은 상부 패턴(DM2b) 및 하부 패턴(DM2a)을 포함할 수 있다. 상기 상부 패턴(DM2b)은 상기 화소 정의층(PDL)과 동일한 층으로부터 형성될 수 있으며, 상기 하부 패턴(DM2a)은 상기 제4 절연층(160)과 동일한 층으로부터 형성될 수 있다.
- [0089] 상기 제1 댐 구조물(DM1) 및 상기 제2 댐 구조물(DM2)은, 상기 박막 봉지층의 유기층을 형성하는 과정에서, 모노머가 오버 플로우하는 것을 방지할 수 있다.
- [0090] 본 발명의 실시예에서, 상기 댐 구조물의 수는 2개로 한정되지 않으며, 필요에 따라 1개 또는 3개 이상이 배치될 수 있다. 또한, 상기 댐 구조물은 생략될 수도 있다.
- [0091] 상기 박막 봉지층은 상기 주변 영역(40)으로 연장될 수 있다. 예를 들어, 상기 유기층(172)은, 상기 제1 상부 전원 전압 라인(VSS2)의 적어도 일부를 커버하도록 연장될 수 있으며, 상기 무기층(174)은, 상기 제2 댐 구조물(DM2)을 커버하도록 연장될 수 있다.
- [0092] 상기 박막 봉지층 위에는 터치 스크린 구조물이 연장되어, 센싱 전극(TE)이 배치될 수 있다.
- [0093] 일 실시예에 따르면, 제1 전원 전압 라인 및 제2 전원 전압 라인은 각각 서로 다른 층에 배치된 복수의 라인들을 포함한다. 따라서, 단일 라인으로 이루어지는 경우에 비하여, 폭이 감소될 수 있다. 따라서, 유기 발광 표시 장치에서, 주변 영역(40)이 감소함으로써, 비표시 영역의 크기가 줄어들 수 있다.
- [0094] 또한, 제1 상부 전원 전압 라인이, 화소 영역을 향하여 확장되어, 제2 하부 전원 전압 라인이, 제1 전원 전압 라인을 향하여 확장되는 비대칭 구조를 적용함으로써, 제2 전극 경계의 위치를 화소 영역 쪽으로 시프트시킬 수 있다. 결과적으로, 주변 영역에서 제2 전극의 크기를 감소시킴으로써, 비표시 영역의 크기가 줄어들 수 있다.
- [0095] 또한, 상기와 같은 비대칭 구조에서, 제1 상부 전원 전압 라인은, 제1 하부 전원 전압 라인과 제2 하부 전원 전압 라인 사이의 갭을 커버한다. 따라서, 팬아웃 라인과 터치 스크린 구조물 사이에 간섭에 의한 노이즈가 발생하는 것을 방지할 수 있다.
- [0096] 본 실시예에서는, 화소 영역과 벤딩 영역 사이에 배치되는 주변 영역에서의 구조를 예시하였으나, 본 발명은 이에 한정되지 않으며, 전원 전압 라인들이 배치되는 다양한 영역에서 적용될 수 있다.
- [0097] 도 6 내지 도 12는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 6 내지 도 12는, 도 3 및 도 4의 I-I'선을 따른 단면을 도시한다.
- [0098] 도 6을 참조하면, 베이스 기판(110) 위에 버퍼층(120)을 형성한다. 상기 버퍼층(120) 위에, 반도체층을 형성하

고, 패터닝하여, 화소 영역(30)에 액티브 패턴(AP)을 형성한다. 예를 들어, 상기 액티브 패턴(AP)은 다결정 실리콘을 포함할 수 있다. 예를 들어, 상기 버퍼층(120) 위에 비정질 실리콘층을 형성한 후, 레이저 등을 조사하여, 다결정 실리콘층을 형성할 수 있다. 상기 다결정 실리콘층은 필요에 따라 연마될 수 있다.

- [0099] 도 7을 참조하면, 상기 액티브 패턴(AP)을 커버하는 제1 절연층(130)을 형성하고, 상기 제1 절연층(130) 위에 게이트 금속 패턴을 형성한다. 따라서, 상기 제1 절연층(130)은 게이트 절연층일 수 있다.
- [0100] 상기 게이트 금속 패턴은, 상기 화소 영역(30)에 배치되는 게이트 전극(GE) 및 주변 영역(40)에 배치되는 팬아웃 라인(FL)을 포함할 수 있다. 상기 게이트 전극(GE)은 상기 액티브 패턴(AP)과 중첩한다. 상기 팬아웃 라인(FL)은 일 방향으로 연장되고, 서로 이격되는 복수의 배선을 포함한다. 상기 게이트 금속 패턴은, 단일층 구조 또는 다층 구조를 가질 수 있으며, 일 실시예에 따르면, 몰리브덴을 포함할 수 있다.
- [0101] 다른 실시예에서, 이중 게이트 구조를 형성하거나 커패시터 전극 등을 형성하기 위하여, 서로 다른층에 배치된 게이트 금속 패턴들이 형성될 수도 있으며, 이 경우, 게이트 절연층이 추가될 수 있다.
- [0102] 도 8을 참조하면, 상기 게이트 금속 패턴을 커버하는 제2 절연층(140)을 형성한다. 다음으로, 상기 제2 절연층(140) 및 상기 제1 절연층(130)을 관통하여, 상기 액티브 패턴(AP)의 일부를 노출하는 콘택홀을 형성한다. 다음으로, 상기 제2 절연층(140) 위에 제1 소스 금속 패턴을 형성한다.
- [0103] 상기 제1 소스 금속 패턴은, 상기 화소 영역(30)에 배치되어, 상기 액티브 패턴(AP)과 접촉하는 소스 전극(SE), 상기 소스 전극(SE)과 이격되며, 상기 액티브 패턴(AP)과 접촉하는 드레인 전극(DE), 상기 주변 영역(40)에 배치되는 제1 하부 전원 전압 라인(VSS1), 및 상기 주변 영역(40)에 배치되며 상기 제1 하부 전원 전압 라인(VSS1)과 이격되는 제2 하부 전원 전압 라인(VDD1)을 포함할 수 있다.
- [0104] 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1) 중 적어도 하나는 상기 팬아웃 라인(FL)과 중첩할 수 있다. 일 실시예에 따르면, 상기 제1 하부 전원 전압 라인(VSS1)과 상기 제2 하부 전원 전압 라인(VDD1) 모두 상기 팬아웃 라인(FL)과 중첩할 수 있다. 또한, 상기 제1 하부 전원 전압 라인(VSS1)과 상기 제2 하부 전원 전압 라인(VDD1) 사이의 갭이 상기 팬아웃 라인(FL)과 중첩할 수 있다.
- [0105] 상기 제1 소스 금속 패턴은, 단일층 구조 또는 다층 구조를 가질 수 있으며, 일 실시예에 따르면, 티타늄 및 알루미늄의 다층 구조를 가질 수 있다.
- [0106] 도 9를 참조하면, 상기 제1 소스 금속 패턴을 커버하는 제3 절연층(150)을 형성한다. 상기 제3 절연층(150)은, 상기 드레인 전극(DE), 상기 제1 하부 전원 전압 라인(VSS1) 및 상기 제2 하부 전원 전압 라인(VDD1)을 각각 노출하는 콘택홀 또는 개구부를 포함한다. 다음으로, 상기 제3 절연층(150) 위에 제2 소스 금속 패턴을 형성한다. 상기 제3 절연층(150)은 제1 비아 절연층으로 지칭될 수 있다.
- [0107] 상기 제2 소스 금속 패턴은, 상기 드레인 전극(DE)과 접촉하는 연결 전극(CE), 상기 화소 영역(30)에 배치되는 신호 라인(SL), 상기 제1 하부 전원 전압 라인(VSS1)과 접촉하는 제1 상부 전원 전압 라인(VSS2) 및 상기 제2 하부 전원 전압 라인(VDD1)과 접촉하는 제2 상부 전원 전압 라인(VDD2)을 포함할 수 있다.
- [0108] 상기 제1 상부 전원 전압 라인(VSS2)은 상기 제1 하부 전원 전압 라인(VSS1) 보다 큰 폭을 가질 수 있다. 예를 들어, 단면도 상에서, 상기 제1 상부 전원 전압 라인(VSS2)은 상기 화소 영역(30)을 향하여 연장되는 형상을 가질 수 있다. 또한, 상기 제2 하부 전원 전압 라인(VDD1)은 상기 제2 상부 전원 전압 라인(VDD2) 보다 큰 폭을 가질 수 있다. 예를 들어, 단면도 상에서, 상기 제2 하부 전원 전압 라인(VDD1)은, 상기 제1 하부 전원 전압 라인(VSS1)을 향하여 연장되는 형상을 가질 수 있다. 일 실시예에 따르면, 평면도 상에서, 상기 제1 상부 전원 전압 라인(VSS2)은 상기 제2 하부 전원 전압 라인(VDD1)과 중첩할 수 있다. 결과적으로, 상기 제1 상부 전원 전압 라인(VSS2)은, 상기 제1 하부 전원 전압 라인(VSS1)과 상기 제2 하부 전원 전압 라인(VDD1) 사이의 갭을 커버할 수 있다.
- [0109] 도 10을 참조하면, 상기 제2 소스 금속 패턴을 커버하는 제4 절연층(160)을 형성한다. 상기 제4 절연층(160)은 제2 비아 절연층으로 지칭될 수 있다. 상기 제4 절연층(160)은, 상기 연결 전극(CE)을 노출하는 콘택홀을 포함한다. 상기 제4 절연층(160)은, 상기 주변 영역(40)으로 연장되어, 상기 제2 상부 전원 전압 라인(VDD2)을 커버할 수 있다. 상기 제4 절연층(160)이 형성될 때, 댄 구조물도 함께 형성될 수 있다. 예를 들어, 상기 제1 상부 전원 전압 라인(VSS2) 위에는 제1 댄 구조물의 하부 패턴(DM1a)이 형성될 수 있으며, 상기 제1 댄 구조물과 이격되어 제2 댄 구조물의 하부 패턴(DM2a)이 형성될 수 있다.
- [0110] 다음으로, 상기 제4 절연층(160) 위에 유기 발광 다이오드의 제1 전극(EL1)이 형성된다. 상기 제1 전극(EL1)은,

상기 연결 전극(CE)과 접촉할 수 있다.

- [0111] 도 11을 참조하면, 상기 제4 절연층(160) 위에 화소 정의층(PDL)을 형성한다. 상기 화소 정의층(PDL)은 상기 제1 전극(EL1)의 적어도 일부를 노출하는 개구부를 갖는다. 상기 화소 정의층(PDL)이 형성될 때, 댐 구조물도 함께 형성될 수 있다. 예를 들어, 상기 제1 댐 구조물의 하부 패턴(DM1a) 위에 상부 패턴(DM1b)이 형성될 수 있으며, 상기 제2 댐 구조물의 하부 패턴(DM2a) 위에 상부 패턴(DM2b)이 형성될 수 있다.
- [0112] 상기 제1 전극(EL1) 위에는 유기 발광층(OL)이 형성될 수 있다. 상기 유기 발광층(OL) 및 상기 화소 정의층(PDL) 위에는 제2 전극(EL2)이 형성된다. 상기 제2 전극(EL2)은 상기 주변 영역(40)으로 연장되어, 상기 제1 상부 전원 전압 라인(VSS2)과 접촉한다.
- [0113] 도시되지는 않았으나, 상기 제2 전극(EL2) 위에는, 캐핑층, 차단층 등이 더 형성될 수도 있다.
- [0114] 도 12를 참조하면, 상기 화소 영역(30) 및 상기 주변 영역(40) 위에 박막 봉지층을 형성한다. 상기 박막 봉지층은 유기층(172) 및 무기층(174)을 포함할 수 있다.
- [0115] 다음으로 도 5에 도시된 것과 같이, 상기 박막 봉지층 위에 터치 스크린 구조물이 형성될 수 있다.
- [0116] 도 13은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다. 도 13은 도 3 및 도 4의 I-I'선을 따른 단면을 도시한다.
- [0117] 도 13을 참조하면, 화소 영역(30)에 배치되는 화소는, 베이스 기관(110) 위에 배치되는 구동 트랜지스터, 상기 구동 트랜지스터와 전기적으로 연결되는 유기 발광 다이오드 및 상기 유기 발광 다이오드를 커버하는 박막 봉지층을 포함한다.
- [0118] 상기 주변 영역(40)에는, 팬아웃 라인(FL), 제1 전원 전압 라인(VSS), 제2 전원 전압 라인(VDD), 제1 댐 구조물(DM1) 및 제2 댐 구조물(DM2)이 배치될 수 있다.
- [0119] 상기 유기 발광 표시 장치는, 전원 전압 라인들의 상부층과 하부층의 연결 구조를 제외하고는, 도 5에 도시된 유기 발광 표시 장치와 실질적으로 동일한 구성을 가질 수 있다. 따라서, 중복되는 설명은 생략될 수 있다.
- [0120] 도 13을 참조하면, 상기 제1 전원 전압 라인(VSS)은, 제1 하부 전원 전압 라인(VSS1) 및 제1 상부 전원 전압 라인(VSS2)을 포함한다. 상기 제1 상부 전원 전압 라인(VSS2)은 상기 제1 하부 전원 전압 라인(VSS1) 위에 배치된다. 상기 제1 상부 전원 전압 라인(VSS2)은, 제3 절연층(150)에 형성된 관통홀들을 통해, 상기 제1 하부 전원 전압 라인(VSS1)과 접촉할 수 있다.
- [0121] 상기 제2 전원 전압 라인(VDD)은, 제2 하부 전원 전압 라인(VDD1) 및 제2 상부 전원 전압 라인(VDD2)을 포함한다. 상기 제2 상부 전원 전압 라인(VDD2)은, 상기 제3 절연층(150)에 형성된 관통홀들을 통해, 상기 제2 하부 전원 전압 라인(VDD1)과 접촉할 수 있다.
- [0122] 상기와 같이, 전원 전압 라인의 이층 구조가 연속적인 접촉면을 형성하지 않고, 복수의 관통홀을 통하여 비아 연결될 경우, 정전기에 의한 공정 오염 또는 회로 손상 방지에 유리할 수 있다.
- [0123] 도 14는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다. 도 14은 도 3 및 도 4의 I-I'선을 따른 단면을 도시한다.
- [0124] 도 14를 참조하면, 화소 영역(30)에 배치되는 화소는, 베이스 기관(110) 위에 배치되는 구동 트랜지스터, 상기 구동 트랜지스터와 전기적으로 연결되는 유기 발광 다이오드 및 상기 유기 발광 다이오드를 커버하는 박막 봉지층을 포함한다.
- [0125] 상기 주변 영역(40)에는, 팬아웃 라인(FL), 제1 전원 전압 라인(VSS), 제2 전원 전압 라인(VDD), 제1 댐 구조물(DM1), 제2 댐 구조물(DM2) 및 밸리 구조물(VS)이 배치될 수 있다.
- [0126] 상기 유기 발광 표시 장치는, 밸리 구조물을 제외하고는, 도 13에 도시된 유기 발광 표시 장치와 실질적으로 동일한 구성을 가질 수 있다. 따라서, 중복되는 설명은 생략될 수 있다.
- [0127] 도 14를 참조하면, 상기 밸리 구조물(VS)은 상기 제1 댐 구조물(DM1)과 상기 화소 영역(30) 사이에 배치될 수 있다. 예를 들어, 상기 밸리 구조물(VS)은 상기 제1 댐 구조물(DM1)과 상기 제4 절연층(160)의 끝단 사이에 배치될 수 있으며, 제1 상부 전원 전압 라인(VSS2) 위에 배치될 수 있다. 상기 밸리 구조물(VS)은 상기 댐 구조물들과 동일한 방향으로 연장될 수 있다.



- [0128] 예를 들어, 상기 유기 발광 다이오드의 제2 전극(EL2)은 상기 밸리 구조물(VS)의 상면을 따라 연장될 수 있다. 상기 박막 봉지층의 유기층(172)은 상기 밸리 구조물(VS)을 커버할 수 있다.
- [0129] 상기 밸리 구조물(VS)은 하부 패턴(VSa)과 상부 패턴(VSb)을 포함하는 적층 구조를 가질 수 있다. 상기 하부 패턴(VSa)은 상기 제4 절연층(160)과 동일한 층으로부터 형성될 수 있으며, 상기 상부 패턴(VSb)은 상기 화소 정의층(PDL)과 동일한 층으로부터 형성될 수 있다. 상기 밸리 구조물(VS)은 젖음 면적을 증가시키고, 상기 밸리 구조물(VS)과 상기 제4 절연층(160)의 경계 사이에 밸리를 형성함으로써, 상기 박막 봉지층의 유기층(172)을 형성하는 과정에서, 모노머의 리플로우 콘트롤을 용이하게 할 수 있다.
- [0130] 상기 밸리 구조물(VS)은 필요에 따라 복수개가 배치될 수도 있다.
- [0131] 일 실시예에 따르면, 상기 제1 상부 전원 전압 라인(VSS2)은 관통홀을 가질 수 있다. 상기 밸리 구조물(VS)의 하부 패턴(VSa)은 상기 관통홀을 통하여, 상기 제3 절연층(150)과 연결될 수 있다.
- [0132] 상기 제1 상부 전원 전압 라인(VSS2)의 관통홀은 비아 절연층의 경화 과정에서 아웃개싱을 개선할 수 있다. 또한, 상기 밸리 구조물(VS)의 하부 패턴(VSa)이 상기 제3 절연층(150)과 연결됨으로써, 현상 과정에서 박리 등을 방지할 수 있다.
- [0133] 상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

산업상 이용가능성



- [0134] 본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전사용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12



도면13



도면14



专利名称(译)	有机发光显示装置		
公开(公告)号	KR1020190128030A	公开(公告)日	2019-11-14
申请号	KR1020180052158	申请日	2018-05-04
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	CHOI YOON SUN 최윤선 LEE SEONG RYONG 이성룡 KIM HYUN CHUL 김현철 LEE SEONG JUN 이성준 JUNG EUN AE 정은애		
发明人	최윤선 이성룡 김현철 이성준 정은애		
IPC分类号	H01L27/32 H01L51/50		
CPC分类号	H01L27/3297 H01L27/3276 H01L51/50 G09F9/301 H01L2227/323 G09G3/3291 G09G2300/0426 G09G2300/0439 H01L27/323 H01L27/3246 H01L51/5256		
代理人(译)	英西湖公园		
外部链接	Espacenet		

摘要(译)

OLED显示器包括：基底基板，该基底基板包括像素区域和围绕该像素区域的外围区域；布置在像素区域中的像素阵列；布置在该外围区域中的第一电源电压线；以及外围区域。第二电源电压线。第一电源电压线包括第一下部电源电压线和与第一下部电源电压线接触并设置在第一下部电源电压线上的第一上部电源电压线。第二电源电压线可以包括第二上电源电压线，该第二上电源电压线设置在外围区域中，与第二下电源电压线和第二下电源电压线接触，并设置在第二下电源电压线上。它包括第二电源电压线。在平面图中，第一上部电源电压线与第二下部电源电压线重叠。

