



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2018-0136619
(43) 공개일자 2018년12월26일

(51) 국제특허분류(Int. Cl.)
H01L 27/32 (2006.01) H01L 51/00 (2006.01)
(52) CPC특허분류
H01L 27/3246 (2013.01)
H01L 27/3258 (2013.01)
(21) 출원번호 10-2017-0075135
(22) 출원일자 2017년06월14일
심사청구일자 없음

(71) 출원인
삼성디스플레이 주식회사
경기도 용인시 기흥구 삼성로 1 (농서동)
(72) 발명자
서일훈
충청남도 아산시 탕정면 탕정면로8번길 15, 201호
정윤모
경기도 용인시 수지구 신수로683번길 19, 102동
901호
(뒷면에 계속)
(74) 대리인
박영우


전체 청구항 수 : 총 20 항

(54) 발명의 명칭 단위 화소 및 이를 포함하는 유기 발광 표시 장치

(57) 요약

유기 발광 표시 장치의 단위 화소는 회로 구조물, 제1 배선 패턴, 층간 절연막, 제2 배선 패턴, 평탄화막 및 발광 구조물을 포함한다. 제1 배선 패턴은 회로 구조물 상에 배치되고 제1 요철 구조를 갖는다. 층간 절연막은 회로 구조물과 제1 배선 패턴을 커버한다. 제2 배선 패턴은 층간 절연막 상에 배치되고, 제1 배선 패턴에 오버랩되며, 제1 요철 구조에 대응하는 제2 요철 구조를 갖는다. 평탄화막은 층간 절연막과 제2 배선 패턴을 커버하고, 제2 배선 패턴의 적어도 일부를 노출시키는 비아홀을 포함한다. 발광 구조물은 상기 비아홀을 통해 제2 배선 패턴에 접촉한다. 이 때, 제1 배선 패턴, 층간 절연막 및 제2 배선 패턴은 커패시터를 구성하고, 발광 구조물은 유기 발광 다이오드를 구성하며, 커패시터는 유기 발광 다이오드의 애노드에 직접 연결된다.

대표도 - 도1



(52) CPC특허분류

H01L 27/3265 (2013.01)

H01L 51/0015 (2013.01)

H01L 51/0016 (2013.01)

(72) 발명자

강제욱

경기도 화성시 동탄숲속로 95, 821동 601호

윤호진

경기도 화성시 동탄반석로 70, 438동 2604호

이대우

경기도 화성시 동탄숲속로 101, 802동 1004호

이민성

경기도 화성시 노작로 177, 2304호

이탁영

경기도 안양시 동안구 평촌대로211번길 21, 308동 1101호

조미연

서울특별시 관악구 관악로 285, 110동 904호

명세서

청구범위

청구항 1

회로 구조물;

상기 회로 구조물 상에 배치되고, 제1 요철 구조를 갖는 제1 배선 패턴;

상기 회로 구조물과 상기 제1 배선 패턴을 커버(cover)하는 층간 절연막;

상기 층간 절연막 상에 배치되고, 상기 제1 배선 패턴에 오버랩(overlap)되며, 상기 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴;

상기 층간 절연막과 상기 제2 배선 패턴을 커버하고, 상기 제2 배선 패턴의 적어도 일부를 노출시키는 비아홀(via hole)을 포함하는 평탄화막; 및

상기 비아홀을 통해 상기 제2 배선 패턴에 접촉하는 발광 구조물을 포함하고,

상기 제1 배선 패턴, 상기 층간 절연막 및 상기 제2 배선 패턴은 커패시터를 구성하고, 상기 발광 구조물은 유기 발광 다이오드를 구성하며, 상기 커패시터는 상기 유기 발광 다이오드의 애노드(anode)에 직접 연결되는 것을 특징으로 하는 단위 화소.

청구항 2

제 1 항에 있어서, 상기 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철을 포함하는 것을 특징으로 하는 단위 화소.

청구항 3

제 2 항에 있어서, 상기 제1 배선 패턴은 중앙 영역과 단차 영역을 포함하고, 상기 제1 요철은 상기 중앙 영역에만 배치되는 것을 특징으로 하는 단위 화소.

청구항 4

제 2 항에 있어서, 상기 제1 요철 구조는 상기 회로 구조물 상에 상기 제1 요철에 대응하는 요철 구조물을 형성한 후 상기 요철 구조물을 커버하도록 상기 제1 배선 패턴을 형성하여 구현되는 것을 특징으로 하는 단위 화소.

청구항 5

제 4 항에 있어서, 상기 요철 구조물은 유기 재료(organic material)로 형성되는 것을 특징으로 하는 단위 화소.

청구항 6

제 5 항에 있어서, 상기 유기 재료는 폴리이미드(polyimide; PI), 실록산(siloxane) 중에서 적어도 하나인 것을 특징으로 하는 단위 화소.

청구항 7

제 2 항에 있어서, 상기 제1 요철 구조는 상기 회로 구조물 상에 상기 제1 배선 패턴을 형성한 후 상기 제1 배선 패턴이 상기 제1 요철을 포함하도록 식각하여 구현되는 것을 특징으로 하는 단위 화소.

청구항 8

제 2 항에 있어서, 상기 제1 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상인 것을 특징으로 하는 단위 화소.

청구항 9

제 1 항에 있어서, 상기 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철을 포함하는 것을 특징으로 하는 단위 화소.

청구항 10

제 9 항에 있어서, 상기 제2 배선 패턴은 중앙 영역과 단차 영역을 포함하고, 상기 제2 요철은 상기 중앙 영역에만 배치되는 것을 특징으로 하는 단위 화소.

청구항 11

제 9 항에 있어서, 상기 비아홀은 상기 제2 요철의 전부를 노출시키는 것을 특징으로 하는 단위 화소.

청구항 12

제 9 항에 있어서, 상기 비아홀은 상기 제2 요철의 일부만 노출시키는 것을 특징으로 하는 단위 화소.

청구항 13

제 9 항에 있어서, 상기 제2 요철 구조는 상기 제1 배선 패턴 상에 상기 층간 절연막을 형성한 후 상기 층간 절연막 상에 상기 제2 배선 패턴을 형성하여 구현되는 것을 특징으로 하는 단위 화소.

청구항 14

제 9 항에 있어서, 상기 제2 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상인 것을 특징으로 하는 단위 화소.

청구항 15

제 1 항에 있어서, 상기 제1 배선 패턴은 데이터 라인 패턴이거나 또는 상기 데이터 라인 패턴과 연결되는 것을 특징으로 하는 단위 화소.

청구항 16

제 15 항에 있어서, 상기 제2 배선 패턴은 상기 회로 구조물 내 구동 트랜지스터의 일 전극에 연결되는 것을 특징으로 하는 단위 화소.

청구항 17

제 16 항에 있어서, 상기 제1 배선 패턴과 상기 제2 배선 패턴은 금속(metal) 재료로 형성되는 것을 특징으로 하는 단위 화소.

청구항 18

제 16 항에 있어서, 상기 발광 구조물은

상기 비아홀을 통해 상기 제2 배선 패턴에 접촉하고, 상기 유기 발광 다이오드의 상기 애노드에 상응하는 제1 전극 패턴;

상기 제1 전극 패턴 상에 형성되는 유기막; 및

상기 유기막 상에 형성되고, 상기 유기 발광 다이오드의 캐소드(cathode)에 상응하는 제2 전극 패턴을 포함하는 것을 특징으로 하는 단위 화소.

청구항 19

복수의 단위 화소들을 포함하는 표시 패널; 및

상기 표시 패널을 구동하는 패널 구동 회로를 포함하고,

상기 단위 화소들 각각은

회로 구조물;

상기 회로 구조물 상에 배치되고, 제1 요철 구조를 갖는 제1 배선 패턴;

상기 회로 구조물과 상기 제1 배선 패턴을 커버(cover)하는 층간 절연막;

상기 층간 절연막 상에 배치되고, 상기 제1 배선 패턴에 오버랩(overlap)되며, 상기 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴;

상기 층간 절연막과 상기 제2 배선 패턴을 커버하고, 상기 제2 배선 패턴의 적어도 일부를 노출시키는 비아홀(via hole)을 포함하는 평탄화막; 및

상기 비아홀을 통해 상기 제2 배선 패턴에 접촉하는 발광 구조물을 포함하고,

상기 제1 배선 패턴, 상기 층간 절연막 및 상기 제2 배선 패턴은 커패시터를 구성하고, 상기 발광 구조물은 유기 발광 다이오드를 구성하며, 상기 커패시터는 상기 유기 발광 다이오드의 애노드(anode)에 직접 연결되는 것을 특징으로 하는 유기 발광 표시 장치.

청구항 20

제 19 항에 있어서, 상기 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철을 포함하고, 상기 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철을 포함하며, 상기 제1 요철의 단면과 상기 제2 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상인 것을 특징으로 하는 유기 발광 표시 장치.

발명의 설명

기술 분야

[0001] 본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 유기 발광 다이오드를 이용하여 발광하는 단위 화소 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다.

배경 기술

[0002] 일반적으로, 유기 발광 표시 장치는 적어도 하나의 트랜지스터, 적어도 하나의 커패시터 및 유기 발광 다이오드로 구성된 단위 화소를 포함하고, 단위 화소 내에서 유기 발광 다이오드에 흐르는 전류를 조절하는 방식으로 발광을 제어한다. 이 때, 단위 화소에 포함된 커패시터의 커패시턴스가 클수록 데이터 라인을 통해 인가되는 데이터 신호의 손실이 적기 때문에 발광 휘도 확보에 유리하다. 이에, 종래에는 단위 화소에 포함된 커패시터의 커패시턴스를 늘리기 위해 양 전극들의 사이즈를 증가시키거나, 양 전극들 사이의 유전층의 두께를 감소시키거나, 양 전극들 사이의 유전층의 유전율을 증가시키는 방법들을 사용해 왔으나, 양 전극들의 사이즈를 증가시키는 것은 단위 화소의 설계 제약에 따른 한계가 있고, 양 전극들(예를 들어, 양 배선 패턴들) 사이의 유전층(예를 들어, 층간 절연막)의 두께를 감소시키는 것은 쇼트(short) 등이 발생할 우려가 있어 한계가 있으며, 양 전극들 사이의 유전층의 유전율을 증가시키는 것은 신규 재료를 개발하여 적용해야 한다는 한계가 있다. 따라서, 유기 발광 표시 장치의 단위 화소에 적용하기 위해서는 양 전극들의 사이즈, 유전층의 두께, 유전층의 유전율을 변경하지 않고 커패시터의 커패시턴스를 증가시키는 것이 요구된다.

발명의 내용

해결하려는 과제

[0003] 본 발명의 일 목적은 양 전극들의 사이즈 변경 없이 양 전극들의 표면적 증대를 통한 증가된 커패시턴스를 갖는 커패시터를 포함하는 유기 발광 표시 장치의 단위 화소를 제공하는 것이다.

[0004] 본 발명의 다른 목적은 상기 단위 화소를 포함하는 유기 발광 표시 장치를 제공하는 것이다.

[0005] 다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

과제의 해결 수단

[0006] 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단위 화소는 회로 구조물, 상기 회로 구조물

상에 배치되고, 제1 요철 구조를 갖는 제1 배선 패턴, 상기 회로 구조물과 상기 제1 배선 패턴을 커버(cover)하는 층간 절연막, 상기 층간 절연막 상에 배치되고, 상기 제1 배선 패턴에 오버랩(overlap)되며, 상기 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴, 상기 층간 절연막과 상기 제2 배선 패턴을 커버하고, 상기 제2 배선 패턴의 적어도 일부를 노출시키는 비아홀(via hole)을 포함하는 평탄화막, 및 상기 비아홀을 통해 상기 제2 배선 패턴에 접촉하는 발광 구조물을 포함할 수 있다. 이 때, 상기 제1 배선 패턴, 상기 층간 절연막 및 상기 제2 배선 패턴은 커패시터를 구성하고, 상기 발광 구조물은 유기 발광 다이오드를 구성하며, 상기 커패시터는 상기 유기 발광 다이오드의 애노드(anode)에 직접 연결될 수 있다.

- [0007] 일 실시예에 의하면, 상기 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철을 포함할 수 있다.
- [0008] 일 실시예에 의하면, 상기 제1 배선 패턴은 중앙 영역과 단차 영역을 포함하고, 상기 제1 요철은 상기 중앙 영역에만 배치될 수 있다.
- [0009] 일 실시예에 의하면, 상기 제1 요철 구조는 상기 회로 구조물 상에 상기 제1 요철에 대응하는 요철 구조물을 형성한 후 상기 요철 구조물을 커버하도록 상기 제1 배선 패턴을 형성하여 구현될 수 있다.
- [0010] 일 실시예에 의하면, 상기 요철 구조물은 유기 재료(organic material)로 형성될 수 있다.
- [0011] 일 실시예에 의하면, 상기 유기 재료는 폴리이미드(polyimide; PI), 실록산(siloxane) 중에서 적어도 하나일 수 있다.
- [0012] 일 실시예에 의하면, 상기 제1 요철 구조는 상기 회로 구조물 상에 상기 제1 배선 패턴을 형성한 후 상기 제1 배선 패턴이 상기 제1 요철을 포함하도록 식각하여 구현될 수 있다.
- [0013] 일 실시예에 의하면, 상기 제1 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상일 수 있다.
- [0014] 일 실시예에 의하면, 상기 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철을 포함할 수 있다.
- [0015] 일 실시예에 의하면, 상기 제2 배선 패턴은 중앙 영역과 단차 영역을 포함하고, 상기 제2 요철은 상기 중앙 영역에만 배치될 수 있다.
- [0016] 일 실시예에 의하면, 상기 비아홀은 상기 제2 요철의 전부를 노출시킬 수 있다.
- [0017] 일 실시예에 의하면, 상기 비아홀은 상기 제2 요철의 일부만 노출시킬 수 있다.
- [0018] 일 실시예에 의하면, 상기 제2 요철 구조는 상기 제1 배선 패턴 상에 상기 층간 절연막을 형성한 후 상기 층간 절연막에 포함된 적어도 하나의 제3 요철을 커버하도록 상기 제2 배선 패턴을 형성하여 구현될 수 있다.
- [0019] 일 실시예에 의하면, 상기 제2 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상일 수 있다.
- [0020] 일 실시예에 의하면, 상기 제1 배선 패턴은 데이터 라인 패턴이거나 또는 상기 데이터 라인 패턴과 연결될 수 있다.
- [0021] 일 실시예에 의하면, 상기 제2 배선 패턴은 상기 회로 구조물 내 구동 트랜지스터의 일 전극에 연결될 수 있다.
- [0022] 일 실시예에 의하면, 상기 제1 배선 패턴과 상기 제2 배선 패턴은 금속(metal) 재료로 형성될 수 있다.
- [0023] 일 실시예에 의하면, 상기 발광 구조물은 상기 비아홀을 통해 상기 제2 배선 패턴에 접촉하고 상기 유기 발광 다이오드의 상기 애노드에 상응하는 제1 전극 패턴, 상기 제1 전극 패턴 상에 형성되는 유기막, 및 상기 유기막 상에 형성되고 상기 유기 발광 다이오드의 캐소드(cathode)에 상응하는 제2 전극 패턴을 포함할 수 있다.
- [0024] 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 복수의 단위 화소들을 포함하는 표시 패널 및 상기 표시 패널을 구동하는 패널 구동 회로를 포함할 수 있다. 상기 단위 화소들 각각은 회로 구조물, 상기 회로 구조물 상에 배치되고 제1 요철 구조를 갖는 제1 배선 패턴, 상기 회로 구조물과 상기 제1 배선 패턴을 커버(cover)하는 층간 절연막, 상기 층간 절연막 상에 배치되고 상기 제1 배선 패턴에 오버랩(overlap)되며 상기 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴, 상기 층간 절연막과 상기 제2 배선 패턴을 커버하고 상기 제2 배선 패턴의 적어도 일부를 노출시키는 비아홀(via hole)을 포함하는 평탄화막, 및 상기 비아홀을 통해 상기 제2 배선 패턴에 접촉하는 발광 구조물을 포함할 수 있다. 이 때, 상기 제1 배선 패턴, 상기 층간 절연막 및 상기 제2 배선 패턴은 커패시터를 구성하고, 상기 발광 구조물은 유기 발광 다이오드를 구성하며, 상기 커패시터는 상기 유기 발광 다이오드의 애노드(anode)에 직접 연결될 수 있다.
- [0025] 일 실시예에 의하면, 상기 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철을 포함하고, 상기 제2 요철

구조는 상부로 돌출된 적어도 하나의 제2 요철을 포함하며, 상기 제1 요철의 단면과 상기 제2 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상일 수 있다.

발명의 효과

- [0026] 본 발명의 실시예들에 따른 단위 화소는 커패시터가 유기 발광 다이오드의 애노드에 직접 연결되는 구조에서 상기 커패시터를 제1 요철 구조를 갖는 제1 배선 패턴, 제1 배선 패턴을 커버하는 층간 절연막 및 제1 배선 패턴에 오버랩되어 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴으로 구성함으로써, 양 전극들의 사이즈 변경 없이 제1 및 제2 요철 구조들에 기인한 양 전극들(즉, 제1 배선 패턴 및 제2 배선 패턴)의 표면적 증대를 통해 상기 커패시터의 커패시턴스를 효과적으로 증가시킬 수 있다.
- [0027] 본 발명의 실시예들에 따른 유기 발광 표시 장치는 상기 단위 화소를 포함함으로써 데이터 라인을 통해 인가되는 데이터 신호의 손실을 최소화(또는, 감소)하여 충분한 발광 휘도를 확보할 수 있다.
- [0028] 다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도면의 간단한 설명

- [0029] 도 1은 본 발명의 실시예들에 따른 단위 화소를 나타내는 도면이다.
- 도 2는 도 1의 단위 화소의 일 예를 나타내는 회로도이다.
- 도 3은 도 1의 단위 화소의 발광 구조물을 나타내는 도면이다.
- 도 4는 도 1의 단위 화소 내 제1 배선 패턴을 설명하기 위한 도면이다.
- 도 5는 도 1의 단위 화소 내 제2 배선 패턴을 설명하기 위한 도면이다.
- 도 6은 본 발명의 실시예들에 따른 단위 화소를 나타내는 도면이다.
- 도 7은 도 6의 단위 화소에 포함된 평탄화막의 비아홀을 통해 보여지는 제2 배선 패턴의 제2 요철을 나타내는 도면이다.
- 도 8은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 도면이다.
- 도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
- 도 10은 도 9의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0030] 이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략하기로 한다.
- [0031] 도 1은 본 발명의 실시예들에 따른 단위 화소를 나타내는 도면이고, 도 2는 도 1의 단위 화소의 일 예를 나타내는 회로도이며, 도 3은 도 1의 단위 화소의 발광 구조물을 나타내는 도면이다.
- [0032] 도 1 내지 도 3을 참조하면, 유기 발광 표시 장치에 포함된 단위 화소(100)는 회로 구조물(110), 제1 배선 패턴(120), 층간 절연막(130), 제2 배선 패턴(140), 평탄화막(150) 및 발광 구조물(160)을 포함할 수 있다. 이 때, 단위 화소(100)는 화소 정의막(170)에 의해 구분될 수 있다. 한편, 본 발명은 단위 화소(100)가 커패시터(CAP)가 유기 발광 다이오드(OLED)의 애노드에 직접 연결되는 구조에 특징이 있기 때문에, 설명의 편의를 위해, 도 1 및 도 2에는 커패시터(CAP)와 유기 발광 다이오드(OLED)를 중심으로 도시되어 있음을 이해하여야 한다.
- [0033] 회로 구조물(110)은 트랜지스터, 커패시터 등과 같은 구성 요소들을 구현하는 구조물들을 포함할 수 있다. 도 2에 도시된 바와 같이, 화소 구동 회로(PDC)는 고전원 전압(ELVDD)과 저전원 전압(ELVSS) 사이에서 유기 발광 다이오드(OLED)로 흐르는 전류를 조절하는 방식으로 발광을 제어하는데, 회로 구조물(110)은 화소 구동 회로(PDC)의 상기 동작을 수행하기 위한 구성 요소들을 구현하는 구조물들을 포함할 수 있다. 제1 배선 패턴(120)은 회로 구조물(110) 상에 배치될 수 있다. 또한, 제1 배선 패턴(120)은 제1 요철 구조를 가질 수 있고, 도 1에 도시된 바와 같이, 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철(122)을 가질 수 있다. 이 때, 제1 요철 구조는 회로 구조물(110) 상에 제1 요철(122)에 대응하는 요철 구조물(124)을 형성한 후 요철 구조물(124)을 커

바하도록 제1 배선 패턴(120)을 형성하여 구현될 수 있다. 다시 말하면, 회로 구조물(110) 상에 요철 구조물(124)이 형성된 후 제1 배선 패턴(120)이 형성되기 때문에, 제1 배선 패턴(120) 형성 시에 요철 구조물(124)에 대응하는 위치가 상부로 돌출되어 제1 요철(122)이 형성되는 것이다. 일 실시예에서, 요철 구조물(124)은 후속 공정(예를 들어, 제1 및 제2 배선 패턴들(120, 140)과 같은 금속 패턴들이 적층되는 공정)에서 쇼트(short) 등과 같은 불량 발생하지 않도록 유기 재료로 형성될 수 있다. 예를 들어, 요철 구조물(124)은 폴리이미드, 실록산 등과 같은 유기 재료로 형성될 수 있다. 다만, 이것은 예시적인 것으로서, 요철 구조물(124)을 형성하기 위한 유기 재료가 그에 한정되지는 않는다. 한편, 도 1에서는 제1 요철(122)의 단면이 원형의 일부 형상인 것으로 도시되어 있으나, 실시예에 따라, 제1 요철(122)의 단면은 타원형 또는 다각형의 일부 형상일 수도 있다.

[0034] 층간 절연막(130)은 회로 구조물(110)과 제1 배선 패턴(120)을 커버할 수 있다. 이 때, 제1 배선 패턴(120)이 상부로 돌출된 제1 요철(122)을 포함하기 때문에, 제1 배선 패턴(120)의 상부에 형성되는 층간 절연막(130)은 제1 요철(122)에 대응하는 위치가 상부로 돌출된 형상을 가질 수 있다. 제2 배선 패턴(140)은 층간 절연막(130) 상에 배치되고, 제1 배선 패턴(120)에 오버랩될 수 있다. 또한, 제2 배선 패턴(140)은 제1 요철 구조에 대응하는 제2 요철 구조를 가질 수 있고, 도 1에 도시된 바와 같이, 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철(142)을 가질 수 있다. 이 때, 제2 요철 구조는 제1 배선 패턴(120) 상에 층간 절연막(130)을 형성한 후 층간 절연막(130) 상에 제2 배선 패턴(140)을 형성하여 구현될 수 있다. 다시 말하면, 제1 배선 패턴(120)의 상부에 형성되는 층간 절연막(130)이 제1 요철(122)에 대응하는 위치가 상부로 돌출된 형상을 갖고, 제2 배선 패턴(140)이 제1 배선 패턴(120)에 오버랩되어 층간 절연막(130) 상에 형성되기 때문에, 제2 배선 패턴(140) 형성 시에 제1 요철(122)에 대응하는 위치가 상부로 돌출되어 제2 요철(142)이 형성되는 것이다. 한편, 도 1에서는 제2 요철(142)의 단면이 원형의 일부 형상인 것으로 도시되어 있으나, 실시예에 따라, 제2 요철(142)의 단면은 타원형 또는 다각형의 일부 형상일 수도 있다. 요컨대, 제2 배선 패턴(140)에 포함된 제2 요철(142)의 형상은 제1 배선 패턴(120)에 포함된 제1 요철(122)의 형상에 의해 결정되고, 제1 배선 패턴(120)에 포함된 제1 요철(122)의 형상은 요철 구조물(124)의 형상에 의해 결정될 수 있다.

[0035] 평탄화막(150)은 층간 절연막(130)과 제2 배선 패턴(140)을 커버하고, 제2 배선 패턴(140)의 적어도 일부를 노출시키는 비아홀(152)을 포함할 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 평탄화막(150)의 비아홀(152)은 제2 배선 패턴(140)에 포함된 제2 요철(142)의 전부를 노출시킬 수 있다. 이 경우, 비아홀(152)이 금속 재료(즉, 발광 구조물(160)의 제1 전극 패턴(162)에 해당)로 메워지면서 제2 배선 패턴(140)과 발광 구조물(160)이 접촉하기 때문에, 제2 배선 패턴(140)의 상부로 돌출된 부분(즉, 제2 요철(142))에 의한 단차가 메워지게 되고, 그에 따라, 제2 배선 패턴(140)에 포함된 제2 요철(142)에 의한 구조적 변형은 발생하지 않을 수 있다. 실시예에 따라, 평탄화막(150)의 비아홀(152)은 제2 배선 패턴(140)에 포함된 제2 요철(142)의 일부만 노출시킬 수도 있다. 발광 구조물(160)은 평탄화막(150)의 비아홀(152)을 통해 제2 배선 패턴(140)에 접촉할 수 있다. 일 실시예에서, 도 3에 도시된 바와 같이, 발광 구조물(160)은 제1 전극 패턴(162)(예를 들어, 화소 전극으로 명명), 유기막(164) 및 제2 전극 패턴(166)(예를 들어, 대향 전극으로 명명)을 포함할 수 있다. 제1 전극 패턴(162)은 평탄화막(150)의 비아홀(152)을 통해 제2 배선 패턴(140)에 접촉할 수 있다. 즉, 제1 전극 패턴(162)은 유기 발광 다이오드(OLED)의 애노드에 상응한다. 유기막(164)은 제1 전극 패턴(162) 상에 형성될 수 있다. 구체적으로, 유기막(164)은 전공 주입층(hole injection layer), 정공 전달층(hole transport layer), 발광층(emission layer), 전자 전달층(electron transport layer), 전자 주입층(electron injection layer)을 포함할 수 있다. 제2 전극 패턴(166)은 유기막(164) 상에 형성될 수 있다. 즉, 제2 전극 패턴(166)은 유기 발광 다이오드(OLED)의 캐소드에 상응한다. 실시예에 따라, 유기 발광 다이오드(OLED)에 상응하는 발광 구조물(160)은 상대적으로 높은 발광 효율을 위해 내부 공진 구조를 가질 수 있다. 이 경우, 발광 구조물(160)의 제1 전극 패턴(162) 또는 제2 전극 패턴(166)은 반사 전극 패턴일 수 있다.

[0036] 상술한 바와 같이, 단위 화소(100)는 제1 배선 패턴(120), 층간 절연막(130) 및 제2 배선 패턴(140)이 커패시터(CAP)를 구성하고, 발광 구조물(160)이 유기 발광 다이오드(OLED)를 구성하며, 커패시터(CAP)가 유기 발광 다이오드(OLED)의 애노드에 직접 연결되는 구조를 가질 수 있다. 즉, 제1 배선 패턴(120)은 커패시터(CAP)의 하나의 전극을 구성하고, 제2 배선 패턴(140)은 커패시터(CAP)의 다른 하나의 전극을 구성하며, 층간 절연막(130)은 커패시터(CAP)의 유전층을 구성한다. 이에, 제1 배선 패턴(120)과 제2 배선 패턴(140)은 금속 재료로 형성될 수 있다. 이 때, 제1 배선 패턴(120)이 제1 요철 구조를 갖기 때문에 제1 배선 패턴(120)의 표면적이 늘어나는 효과가 발생하고, 제2 배선 패턴(140)도 제2 요철 구조를 갖기 때문에 제2 배선 패턴(140)의 표면적이 늘어나는 효과가 발생한다. 따라서, 커패시터(CAP)는 상부로 돌출된 제1 요철(122)을 포함하는 제1 배선 패턴(120)과 상부로 돌출된 제2 요철(142)을 포함하는 제2 배선 패턴(140)을 포함함으로써 양 전극들(즉, 제1 및 제2 배선 패턴들(120, 140))의 사이즈 변경 없이도 증가된 커패시턴스를 가질 수 있다. 한편, 단위 화소(100)의 구조에 따

라, 제1 배선 패턴(120)은 데이터 신호가 전달되는 데이터 라인 패턴이거나 또는 상기 데이터 라인 패턴과 연결될 수 있고, 제2 배선 패턴(140)은 회로 구조물(110) 내 구동 트랜지스터의 일 전극에 연결될 수 있다. 이와 같이, 단위 화소(100)는 커패시터(CAP)가 유기 발광 다이오드(OLED)의 애노드에 직접 연결되는 구조에서 커패시터(CAP)를 제1 요철 구조를 갖는 제1 배선 패턴(120), 제1 배선 패턴(120)을 커버하는 층간 절연막(130) 및 제1 배선 패턴(120)에 오버랩되어 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴(140)으로 구성함으로써, 양 전극들의 사이즈 변경 없이 제1 및 제2 요철 구조들에 기인한 양 전극들(즉, 제1 및 제2 배선 패턴들(120, 140))의 표면적 증대를 통해 커패시터(CAP)의 커패시턴스를 효과적으로 증가시킬 수 있다.

[0037] 도 4는 도 1의 단위 화소 내 제1 배선 패턴을 설명하기 위한 도면이고, 도 5는 도 1의 단위 화소 내 제2 배선 패턴을 설명하기 위한 도면이다.

[0038] 도 4 및 도 5를 참조하면, 제1 배선 패턴(120)이 형성된 후에 제1 배선 패턴(120) 상에 층간 절연막(130)이 형성되고, 층간 절연막(130)이 형성된 후에 층간 절연막(130) 상에 제2 배선 패턴(140)이 형성될 수 있다.

[0039] 도 4에 도시된 바와 같이, 제1 배선 패턴(120)은 제1 요철 구조를 가질 수 있고, 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철(122)을 가질 수 있다. 이 때, 회로 구조물(110) 상에 요철 구조물(124)이 형성된 후 제1 배선 패턴(120)이 형성되기 때문에, 제1 배선 패턴(120) 형성 시에 요철 구조물(124)에 대응하는 위치가 상부로 돌출되어 제1 요철(122)이 형성될 수 있다. 따라서, 제1 배선 패턴(120)에 포함된 제1 요철(122)의 형상은 요철 구조물(124)의 형상에 의해 결정될 수 있다. 이 때, 제1 배선 패턴(120)은 중앙 영역(CR1)과 단차 영역(SR1)을 포함하고, 제1 요철(122)은 중앙 영역(CR1)에만 배치될 수 있다. 이것은 단차 영역(SR1)에 제1 요철(122)이 형성되는 경우, 후속 공정에서 단차 영역(SR1)의 제1 요철(122)에 의해 불량이 발생할 수 있기 때문이다. 예를 들어, 제1 배선 패턴(120)에서 제1 요철(122)은 중앙 영역(CR1)에 형성되되, 중앙 영역(CR1)과 단차 영역(SR1)의 경계로부터 적어도 1 μ m 이상 이격될 수 있다. 도 5에 도시된 바와 같이, 층간 절연막(130)이 제1 배선 패턴(120) 상에 형성될 수 있다. 이 때, 제1 배선 패턴(120)이 상부로 돌출된 제1 요철(122)을 포함하기 때문에, 제1 배선 패턴(120)의 상부에 형성되는 층간 절연막(130)은 제1 요철(122)에 대응하는 위치가 상부로 돌출된 형상을 가질 수 있다. 제2 배선 패턴(140)은 층간 절연막(130) 상에 형성되고, 제2 요철 구조를 가지며, 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철(142)을 가질 수 있다. 이 때, 제1 배선 패턴(120)의 상부에 형성되는 층간 절연막(130)이 제1 요철(122)에 대응하는 위치가 상부로 돌출된 형상을 갖고, 제2 배선 패턴(140)이 제1 배선 패턴(120)에 오버랩되어 층간 절연막(130) 상에 형성되기 때문에, 제2 배선 패턴(140) 형성 시에 제1 요철(122)에 대응하는 위치가 상부로 돌출되어 제2 요철(142)이 형성될 수 있다. 따라서, 제2 배선 패턴(140)에 포함된 제2 요철(142)의 형상은 제1 배선 패턴(120)에 포함된 제1 요철(122)의 형상에 의해 결정될 수 있다. 이 때, 제2 배선 패턴(140)은 중앙 영역(CR2)과 단차 영역(SR2)을 포함하고, 제2 요철(142)은 중앙 영역(CR2)에만 배치될 수 있다. 이것은 단차 영역(SR2)에 제2 요철(142)이 형성되는 경우, 후속 공정에서 단차 영역(SR2)의 제2 요철(142)에 의해 불량이 발생할 수 있기 때문이다. 예를 들어, 제2 배선 패턴(140)에서 제2 요철(142)은 중앙 영역(CR2)에 형성되되, 중앙 영역(CR2)과 단차 영역(SR2)의 경계로부터 적어도 1 μ m 이상 이격될 수 있다. 한편, 도 4 및 도 5에서는 제1 및 제2 요철들(122, 142)의 단면이 원형의 일부 형상인 것으로 도시되어 있으나, 실시예에 따라, 제1 및 제2 요철들(122, 142)의 단면은 타원형 또는 다각형의 일부 형상일 수도 있다.

[0040] 도 6은 본 발명의 실시예들에 따른 단위 화소를 나타내는 도면이고, 도 7은 도 6의 단위 화소에 포함된 평탄화막의 비아홀을 통해 보여지는 제2 배선 패턴의 제2 요철을 나타내는 도면이다.

[0041] 도 6 및 도 7을 참조하면, 유기 발광 표시 장치에 포함된 단위 화소(200)는 회로 구조물(210), 제1 배선 패턴(220), 층간 절연막(230), 제2 배선 패턴(240), 평탄화막(250) 및 발광 구조물(260)을 포함할 수 있다. 이 때, 단위 화소(200)는 화소 정의막(270)에 의해 구분될 수 있다. 한편, 본 발명은 단위 화소(200)가 커패시터가 유기 발광 다이오드의 애노드에 직접 연결되는 구조에 특징이 있기 때문에, 설명의 편의를 위해, 도 6에는 커패시터와 유기 발광 다이오드를 중심으로 도시되어 있음을 이해하여야 한다.

[0042] 회로 구조물(210)은 트랜지스터, 커패시터 등과 같은 구성 요소들을 구현하는 구조물들을 포함할 수 있다. 제1 배선 패턴(220)은 회로 구조물(210) 상에 배치될 수 있다. 또한, 제1 배선 패턴(220)은 제1 요철 구조를 가질 수 있고, 도 6에 도시된 바와 같이, 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철(222)을 가질 수 있다. 이 때, 제1 요철 구조는 회로 구조물(210) 상에 제1 배선 패턴(220)을 형성한 후 제1 배선 패턴(220)이 제1 요철(222)을 포함하도록 식각하여 구현될 수 있다. 층간 절연막(230)은 회로 구조물(210)과 제1 배선 패턴(220)을 커버할 수 있다. 이 때, 제1 배선 패턴(220)이 상부로 돌출된 제1 요철(222)을 포함하기 때문에, 제1 배선

패턴(220)의 상부에 형성되는 층간 절연막(230)은 제1 요철(222)에 대응하는 위치가 상부로 돌출된 형상을 가질 수 있다. 제2 배선 패턴(240)은 층간 절연막(230) 상에 배치되고, 제1 배선 패턴(220)에 오버랩될 수 있다. 또한, 제2 배선 패턴(240)은 제1 요철 구조에 대응하는 제2 요철 구조를 가질 수 있고, 도 6에 도시된 바와 같이, 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철(242)을 가질 수 있다. 이 때, 제2 요철 구조는 제1 배선 패턴(220) 상에 층간 절연막(230)을 형성한 후 층간 절연막(230) 상에 제2 배선 패턴(240)을 형성하여 구현될 수 있다. 다시 말하면, 제1 배선 패턴(220)의 상부에 형성되는 층간 절연막(230)이 제1 요철(222)에 대응하는 위치가 상부로 돌출된 형상을 갖고, 제2 배선 패턴(240)이 제1 배선 패턴(220)에 오버랩되어 층간 절연막(230) 상에 형성되기 때문에, 제2 배선 패턴(240) 형성 시에 제1 요철(222)에 대응하는 위치가 상부로 돌출되어 제2 요철(242)이 형성되는 것이다. 이에, 제2 배선 패턴(240)에 포함된 제2 요철(242)의 형상은 제1 배선 패턴(220)에 포함된 제1 요철(222)의 형상에 의해 결정될 수 있다.

[0043] 평탄화막(250)은 층간 절연막(230)과 제2 배선 패턴(240)을 커버하고, 제2 배선 패턴(240)의 적어도 일부를 노출시키는 비아홀(252)을 포함할 수 있다. 일 실시예에서, 도 6 및 도 7에 도시된 바와 같이, 평탄화막(250)의 비아홀(252)은 제2 배선 패턴(240)에 포함된 제2 요철(242)의 전부를 노출시킬 수 있다. 이 경우, 비아홀(252)이 금속 재료(즉, 발광 구조물(260)의 제1 전극 패턴(262)에 해당)로 메워지면서 제2 배선 패턴(240)과 발광 구조물(260)이 접촉하기 때문에, 제2 배선 패턴(240)의 상부로 돌출된 부분(즉, 제2 요철(242))에 의한 단차가 메워지게 되고, 그에 따라, 제2 배선 패턴(240)에 포함된 제2 요철(242)에 의한 구조적 변형은 발생하지 않을 수 있다. 실시예에 따라, 평탄화막(250)의 비아홀(252)은 제2 배선 패턴(240)에 포함된 제2 요철(242)의 일부만 노출시킬 수도 있다. 발광 구조물(260)은 평탄화막(250)의 비아홀(252)을 통해 제2 배선 패턴(240)에 접촉할 수 있다. 일 실시예에서, 발광 구조물(260)은 제1 전극 패턴, 유기막 및 제2 전극 패턴을 포함할 수 있다. 제1 전극 패턴은 평탄화막(250)의 비아홀(252)을 통해 제2 배선 패턴(240)에 접촉할 수 있다. 즉, 제1 전극 패턴은 유기 발광 다이오드의 애노드에 상응한다. 유기막은 제1 전극 패턴 상에 형성될 수 있다. 구체적으로, 유기막은 전공 주입층, 정공 전달층, 발광층, 전자 전달층, 전자 주입층을 포함할 수 있다. 제2 전극 패턴은 유기막 상에 형성될 수 있다. 즉, 제2 전극 패턴은 유기 발광 다이오드의 캐소드에 상응한다. 실시예에 따라, 유기 발광 다이오드에 상응하는 발광 구조물(260)은 상대적으로 높은 발광 효율을 위해 내부 공진 구조를 가질 수 있다. 이 경우, 발광 구조물(260)의 제1 전극 패턴 또는 제2 전극 패턴은 반사 전극 패턴일 수 있다.

[0044] 상술한 바와 같이, 단위 화소(200)는 제1 배선 패턴(220), 층간 절연막(230) 및 제2 배선 패턴(240)이 커패시터를 구성하고, 발광 구조물(260)이 유기 발광 다이오드를 구성하며, 커패시터가 유기 발광 다이오드의 애노드에 직접 연결되는 구조를 가질 수 있다. 즉, 제1 배선 패턴(220)은 커패시터의 하나의 전극을 구성하고, 제2 배선 패턴(240)은 커패시터의 다른 하나의 전극을 구성하며, 층간 절연막(230)은 커패시터의 유전층을 구성한다. 이에, 제1 배선 패턴(220)과 제2 배선 패턴(240)은 금속 재료로 형성될 수 있다. 이 때, 제1 배선 패턴(220)이 제1 요철 구조를 갖기 때문에 제1 배선 패턴(220)의 표면적이 늘어나는 효과가 발생하고, 제2 배선 패턴(240)도 제2 요철 구조를 갖기 때문에 제2 배선 패턴(240)의 표면적이 늘어나는 효과가 발생한다. 따라서, 커패시터는 상부로 돌출된 제1 요철(222)을 포함하는 제1 배선 패턴(220)과 상부로 돌출된 제2 요철(242)을 포함하는 제2 배선 패턴(240)을 포함함으로써 양 전극들(즉, 제1 및 제2 배선 패턴들(220, 240))의 사이즈 변경 없이도 증가된 커패시턴스를 가질 수 있다. 이와 같이, 단위 화소(200)는 커패시터가 유기 발광 다이오드의 애노드에 직접 연결되는 구조에서 커패시터를 제1 요철 구조를 갖는 제1 배선 패턴(220), 제1 배선 패턴(220)을 커버하는 층간 절연막(230) 및 제1 배선 패턴(220)에 오버랩되어 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴(240)으로 구성함으로써, 양 전극들의 사이즈 변경 없이 제1 및 제2 요철 구조들에 기인한 양 전극들(즉, 제1 및 제2 배선 패턴들(220, 240))의 표면적 증대를 통해 커패시터의 커패시턴스를 효과적으로 증가시킬 수 있다.

[0045] 도 8은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 도면이다.

[0046] 도 8을 참조하면, 유기 발광 표시 장치(500)는 표시 패널(520) 및 이를 구동하는 패널 구동 회로(540)를 포함할 수 있다.

[0047] 표시 패널(520)은 복수의 단위 화소들을 포함할 수 있다. 이 때, 단위 화소들 각각은 커패시터가 유기 발광 다이오드의 애노드에 직접 연결되는 구조를 갖는다. 구체적으로, 단위 화소들 각각은 회로 구조물, 제1 배선 패턴, 층간 절연막, 제2 배선 패턴, 평탄화막 및 발광 구조물을 포함할 수 있다. 제1 배선 패턴은 회로 구조물 상에 배치되고, 제1 요철 구조를 가질 수 있다. 층간 절연막은 회로 구조물과 제1 배선 패턴을 커버할 수 있다. 제2 배선 패턴은 층간 절연막 상에 배치되고, 제1 배선 패턴에 오버랩되며, 제1 요철 구조에 대응하는 제2 요철 구조를 가질 수 있다. 평탄화막은 층간 절연막과 제2 배선 패턴을 커버하고, 제2 배선 패턴의 적어도 일부를 노출시키는 비아홀을 포함할 수 있다. 발광 구조물은 상기 비아홀을 통해 제2 배선 패턴에 접촉할 수 있다. 여기

서, 제1 배선 패턴, 중간 절연막 및 제2 배선 패턴은 커패시터를 구성하고, 발광 구조물은 유기 발광 다이오드를 구성한다. 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철을 포함하고, 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철을 포함하며, 제1 요철의 단면과 제2 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상일 수 있다. 한편, 표시 패널(520)은 단위 화소들로부터 출력되는 광들에 기초하여 이미지를 표시할 수 있다. 일 실시예에서, 표시 패널(520)에 포함된 단위 화소들은 적색광을 출력하는 적색광 발광 화소, 녹색광을 출력하는 녹색광 발광 화소 및 청색광을 출력하는 청색광 발광 화소를 포함할 수 있다. 다른 실시예에서, 표시 패널(520)에 포함된 단위 화소들은 적색광을 출력하는 적색광 발광 화소, 녹색광을 출력하는 녹색광 발광 화소, 청색광을 출력하는 청색광 발광 화소 및 백색광을 출력하는 백색광 발광 화소를 포함할 수 있다.

[0048] 패널 구동 회로(540)는 표시 패널(520)에 제어 신호(CTL)들을 제공함으로써 표시 패널(520)을 구동할 수 있다. 구체적으로, 패널 구동 회로(540)는 스캔 드라이버, 데이터 드라이버, 타이밍 컨트롤러 등을 포함할 수 있다. 스캔 드라이버는 스캔 라인들을 통해 표시 패널(520)에 연결될 수 있다. 스캔 드라이버는 스캔 라인들을 통해 스캔 신호를 표시 패널(520)의 단위 화소들에 제공할 수 있다. 데이터 드라이버는 데이터 라인들을 통해 표시 패널(520)에 연결될 수 있다. 데이터 드라이버는 타이밍 컨트롤러로부터 제공된 이미지 데이터를 데이터 전압 즉, 데이터 신호로 변환한 후 데이터 신호를 표시 패널(520)의 단위 화소들에 제공할 수 있다. 타이밍 컨트롤러는 스캔 드라이버, 데이터 드라이버 등을 제어할 수 있다. 실시예에 따라, 타이밍 컨트롤러는 외부로부터 이미지 데이터를 입력받아 소정의 프로세싱(예를 들어, 데이터 보상 프로세싱 등)을 수행한 후 프로세싱된 이미지 데이터를 데이터 드라이버에 제공할 수 있다. 실시예에 따라, 패널 구동 회로(540)는 발광 제어 드라이버를 더 포함할 수 있다. 발광 제어 드라이버는 발광 제어 라인들을 통해 표시 패널(520)에 연결될 수 있다. 발광 제어 드라이버는 발광 제어 라인들을 통해 발광 제어 신호를 표시 패널(520)의 단위 화소들에 제공할 수 있다. 한편, 상기에서는 유기 발광 표시 장치(500)가 표시 패널(520)과 패널 구동 회로(540)를 포함하고, 패널 구동 회로(540)가 스캔 드라이버, 데이터 드라이버, 타이밍 컨트롤러 및 발광 제어 드라이버를 포함하는 것으로 설명하였으나, 실시예에 따라, 유기 발광 표시 장치(500)는 다른 구성 요소들(예를 들어, 표시 패널(520)의 단위 화소들에 대한 열화 보상을 수행하는 열화 보상 회로 등)을 더 포함할 수 있다. 이와 같이, 유기 발광 표시 장치(500)는 제1 요철 구조를 갖는 제1 배선 패턴, 제1 배선 패턴을 커버하는 중간 절연막 및 제1 배선 패턴에 오버랩되어 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴으로 구성된 증가된 커패시터를 갖는 커패시터를 구비한 단위 화소를 포함함으로써, 데이터 라인을 통해 인가되는 데이터 신호의 손실을 최소화하여 충분한 발광 휘도를 확보할 수 있다. 그 결과, 유기 발광 표시 장치(500)는 사용자에게 고품질의 이미지를 제공할 수 있다.

[0049] 도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 10은 도 9의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.

[0050] 도 9 및 도 10을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 유기 발광 표시 장치(1060)를 포함할 수 있다. 이 때, 유기 발광 표시 장치(1060)는 도 8의 유기 발광 표시 장치(500)에 상응할 수 있다. 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 10에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 텔레비전, 휴대폰, 비디오폰, 스마트 패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션 시스템, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 장치 등으로 구현될 수도 있다.

[0051] 프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) bus와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating gate memory; NFGM) 장치, 폴리머램(polymer random access memory;

PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력(input/output; I/O) 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 유기 발광 표시 장치(1060)는 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.

[0052] 유기 발광 표시 장치(1060)는 상기 버스를 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 상술한 바와 같이, 유기 발광 표시 장치(1060)는 단위 화소들을 포함하는 표시 패널과 이를 구동하는 패널 구동 회로를 포함할 수 있다. 이 때, 단위 화소들 각각은 커패시터가 유기 발광 다이오드의 애노드에 직접 연결되는 구조를 갖는다. 구체적으로, 단위 화소들 각각은 회로 구조물, 제1 배선 패턴, 층간 절연막, 제2 배선 패턴, 평탄화막 및 발광 구조물을 포함할 수 있다. 제1 배선 패턴은 회로 구조물 상에 배치되고, 제1 요철 구조를 가질 수 있다. 층간 절연막은 회로 구조물과 제1 배선 패턴을 커버할 수 있다. 제2 배선 패턴은 층간 절연막 상에 배치되고, 제1 배선 패턴에 오버랩되며, 제1 요철 구조에 대응하는 제2 요철 구조를 가질 수 있다. 평탄화막은 층간 절연막과 제2 배선 패턴을 커버하고, 제2 배선 패턴의 적어도 일부를 노출시키는 비아홀을 포함할 수 있다. 발광 구조물은 상기 비아홀을 통해 제2 배선 패턴에 접촉할 수 있다. 여기서, 제1 배선 패턴, 층간 절연막 및 제2 배선 패턴은 커패시터를 구성하고, 발광 구조물은 유기 발광 다이오드를 구성한다. 제1 요철 구조는 상부로 돌출된 적어도 하나의 제1 요철을 포함하고, 제2 요철 구조는 상부로 돌출된 적어도 하나의 제2 요철을 포함하며, 제1 요철의 단면과 제2 요철의 단면은 원형, 타원형 또는 다각형의 일부 형상일 수 있다. 이와 같이, 단위 화소들 각각은 커패시터를 제1 요철 구조를 갖는 제1 배선 패턴, 제1 배선 패턴을 커버하는 층간 절연막 및 제1 배선 패턴에 오버랩되어 제1 요철 구조에 대응하는 제2 요철 구조를 갖는 제2 배선 패턴으로 구성함으로써, 양 전극들의 사이즈 변경 없이 제1 및 제2 요철 구조들에 기인한 양 전극들(즉, 제1 배선 패턴 및 제2 배선 패턴)의 표면적 증대를 통해 커패시터의 커패시턴스를 효과적으로 증가시킬 수 있다. 그 결과, 유기 발광 표시 장치(1060)는 상기 단위 화소를 포함함으로써 데이터 라인을 통해 인가되는 데이터 신호의 손실을 최소화하여 충분한 발광 휘도를 확보할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.

산업상 이용가능성

[0053] 본 발명은 유기 발광 표시 장치 및 이를 포함하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 헤드 마운트 디스플레이 등에 적용될 수 있다.

[0054] 이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.


부호의 설명

[0055] 100, 200: 단위 화소 110, 210: 회로 구조물
120, 220: 제1 배선 패턴 122, 222: 제1 요철
124: 요철 구조물 130, 230: 층간 절연막
140, 240: 제2 배선 패턴 142, 242: 제2 요철
150, 250: 평탄화막 152, 252: 비아홀
160, 260: 발광 구조물 162: 제1 전극 패턴
164: 유기막 166: 제2 전극 패턴
170, 270: 화소 정의막 OLED: 유기 발광 다이오드
CAP: 커패시터 PDC: 화소 구동 회로


500: 유기 발광 표시 장치 520: 표시 패널
 540: 표시 패널 구동 회로 1000: 전자 기기
 1010: 프로세서 1020: 메모리 장치
 1030: 스토리지 장치 1040: 입출력 장치
 1050: 파워 서플라이 1060: 유기 발광 표시 장치

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



专利名称(译)	单位像素和包括单位像素的有机发光显示器		
公开(公告)号	KR1020180136619A	公开(公告)日	2018-12-26
申请号	KR1020170075135	申请日	2017-06-14
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	SEO IL HUN 서일훈 CHUNG YUN MO 정운모 KANG JAE WOOK 강제욱 YOON HO JIN 윤호진 LEE DAE WOO 이대우 YI MIN SEONG 이민성 LEE TAK YOUNG 이탁영 CHO MI YEON 조미연		
发明人	서일훈 정운모 강제욱 윤호진 이대우 이민성 이탁영 조미연		
IPC分类号	H01L27/32 H01L51/00		
CPC分类号	H01L27/3246 H01L27/3265 H01L27/3258 H01L51/0016 H01L51/0015 H01L27/3248 H01L27/3276 H01L27/1255		
代理人(译)	英西湖公园		
外部链接	Espacenet		

摘要(译)

有机发光显示器的单位像素包括电路结构，第一布线图案，层间绝缘膜，第二布线图案，平坦化膜和发光结构。第一布线图案设置在电路结构上并具有第一凹凸结构。层间绝缘膜覆盖电路结构和第一布线图案。第二布线图案设置在层间绝缘膜上，与第一布线图案重叠，并且具有与第一凹凸结构对应的第二凹凸结构。平坦化膜覆盖层间绝缘膜和第二布线图案，并包括暴露第二布线图案的至少一部分的通孔。发光结构通过通孔接触第二布线图案。此时，第一布线图案，层间绝缘膜和第二布线图案构成电容器，并且发光结构构成有机发光二极管，并且电容器直接连接到有机发光二极管的阳极。

