



공개특허 10-2020-0070868

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)(11) 공개번호 10-2020-0070868
(43) 공개일자 2020년06월18일

- (51) 국제특허분류(Int. Cl.)
G09G 3/3233 (2016.01)
(52) CPC특허분류
G09G 3/3233 (2013.01)
G09G 2310/0264 (2013.01)
(21) 출원번호 10-2018-0158481
(22) 출원일자 2018년12월10일
심사청구일자 없음


- (71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
류정필
경기도 파주시 월롱면 엘지로 245
장성옥
경기도 파주시 월롱면 엘지로 245
(74) 대리인
특허법인천문

전체 청구항 수 : 총 20 항

(54) 발명의 명칭 전계발광 표시장치 및 그 구동방법

(57) 요 약

본 명세서는 제n 라인의 화소 구동 회로를 개시한다. 상기 화소 구동 회로는, 유기발광 다이오드(OLED); 상기 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터; 상기 구동 트랜지스터의 게이트 전극이 연결된 제1 노드 및 초기화 전압이 타이밍에 따라 다른 전위 값으로 공급되는 제2 노드 사이에 연결되고, 제n-1 라인의 스캔 신호에 의해 제어되는 제1 트랜지스터를 포함한다.

대 표 도 - 도4a

(52) CPC특허분류

G09G 2310/061 (2013.01)

G09G 2310/08 (2013.01)

G09G 2320/0214 (2013.01)

G09G 2330/028 (2013.01)

명세서

청구범위

청구항 1

제n 라인의 화소 구동 회로로서,

유기발광 다이오드(OLED);

상기 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터; 및

상기 구동 트랜지스터의 게이트 전극이 연결된 제1 노드 및 초기화 전압이 타이밍에 따라 다른 전위 값으로 공급되는 제2 노드 사이에 연결되고, 제n-1 라인의 스캔 신호에 의해 제어되는 제1 트랜지스터를 포함하는 화소 구동 회로.

청구항 2

제1 항에 있어서,

상기 초기화 전압은,

제1 구간에서 공급되는 제1 초기화 전압; 및

상기 제1 구간을 제외한 제2 구간에서 공급되는, 상기 제1 초기화 전압보다 높은 전위 값을 갖는 제2 초기화 전압을 포함하는 화소 구동 회로.

청구항 3

제2 항에 있어서,

상기 제1 초기화 전압이 전달되는 제1 초기화 라인;

상기 제1 초기화 라인과 상기 제2 노드 사이에 연결된 제1 스위치;

상기 제2 초기화 전압이 전달되는 제2 초기화 라인; 및

상기 제2 초기화 라인과 상기 제2 노드 사이에 연결된 제2 스위치를 더 포함하는 화소 구동 회로.

청구항 4

제3 항에 있어서,

상기 제1 구간은 상기 제1 스위치가 온(on) 상태이고 상기 제2 스위치가 오프(off) 상태인 시간 구간이고,

상기 제2 구간은 상기 제1 스위치가 오프(off) 상태이고 상기 제2 스위치가 온(on) 상태인 시간 구간인 화소 구동 회로.

청구항 5

제4 항에 있어서,

상기 제1 스위치를 온 또는 오프 상태로 제어하는 신호는 n-1 라인의 스캔 신호(SCAN[n-1])인 화소 구동 회로.

청구항 6

제5 항에 있어서,

상기 제2 스위치를 온 또는 오프 상태로 제어하는 신호는 n-1 라인의 QB 신호(QB[n-1])인 화소 구동 회로.

청구항 7

제1 항에 있어서,

상기 제1 트랜지스터는, 상기 타이밍에 따라 다르게 제공되는 초기화 전압으로 인해 소스-드레인 전극 사이의 누설 전류가 최소화되는, 화소 구동 회로.

청구항 8

제1 항에 있어서,

상기 제2 노드 및 제3 노드에 연결되고, 상기 제n-1 라인의 스캔 신호에 의해 제어되는 제2 트랜지스터를 더 포함하고,

상기 제3 노드는, 상기 제2 트랜지스터의 제1 전극 및 상기 유기발광 다이오드의 애노드 전극이 연결된 노드인, 화소 구동 회로.

청구항 9

제8 항에 있어서,

상기 제1 노드 및 제4 노드에 연결되고, 제n 라인의 스캔 신호에 의해 제어되는 제3 트랜지스터를 더 포함하고,

상기 제4 노드는 상기 구동 트랜지스터의 제1 전극 및 상기 제3 트랜지스터의 제1 전극이 연결된 노드이며,

상기 제3 트랜지스터는 듀얼 게이트 타입의 트랜지스터인, 화소 구동 회로.

청구항 10

유기발광 다이오드(OLED) 및 상기 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터를 포함한 화소 회로; 및

상기 화소 회로에 연결된 초기화 전압 공급부를 포함하며,

상기 초기화 전압 공급부는, 제1 구간에서는 제1 초기화 전압을 공급하고, 상기 제1 구간을 제외한 제2 구간에서는 상기 제1 초기화 전압보다 높은 전위 값을 갖는 제2 초기화 전압을 공급하는 전계발광 표시장치.

청구항 11

제10 항에 있어서,

상기 초기화 전압 공급부는,

상기 제1 초기화 전압을 전달하는 제1 초기화 라인;

상기 제1 초기화 라인에 연결된 제1 스위치;

상기 제2 초기화 전압을 전달하는 제2 초기화 라인; 및

상기 제2 초기화 라인에 연결된 제2 스위치를 포함하는 전계발광 표시장치.

청구항 12

제11 항에 있어서,

상기 제1 구간은 상기 제1 스위치 신호가 온(on) 상태이고 상기 제2 스위치가 오프(off) 상태인 시간 구간이고,

상기 제2 구간은 상기 제1 스위치 신호가 오프(off) 상태이고 상기 제2 스위치가 온(on) 상태인 시간 구간인, 전계발광 표시장치.

청구항 13

제10 항에 있어서,

상기 화소 회로는,

제n-1 라인의 스캔 신호에 의해 제어되고, 제1 노드 및 제2 노드에 연결된 제1 트랜지스터;

상기 제n-1 라인의 스캔 신호에 의해 제어되고, 제2 노드 및 제3 노드에 연결된 제2 트랜지스터;

제n 라인의 스캔 신호에 의해 제어되고, 제1 노드 및 제4 노드에 연결된 제3 트랜지스터; 및
 상기 제1 노드에 일 단이 연결된 커패시터를 더 포함하며,
 상기 제1 노드는, 상기 제1 트랜지스터의 제2 전극 및 상기 구동 트랜지스터의 게이트 전극이 연결된 노드이고,
 상기 제2 노드는, 상기 제1 트랜지스터의 제1 전극 및 상기 초기화 전압 공급부가 연결된 노드이고,
 상기 제3 노드는, 상기 제2 트랜지스터의 제1 전극 및 상기 유기발광 다이오드의 애노드 전극이 연결된 노드이고,
 상기 제4 노드는, 구동 트랜지스터의 제1 전극 및 상기 제3 트랜지스터의 제1 전극이 연결된 노드인, 전계발광 표시장치.

청구항 14

제13 항에 있어서,
 상기 제3 트랜지스터는 듀얼 게이트 타입의 트랜지스터인 전계발광 표시장치.

청구항 15

제13 항에 있어서,
 상기 제n 라인의 스캔 신호에 의해 제어되고, 제5 노드 및 데이터 전압이 전달되는 데이터 라인에 연결된 제4 트랜지스터;
 제n 라인의 발광제어 신호에 의해 제어되고, 제5 노드 및 제1 전원 라인에 연결된 제5 트랜지스터;
 상기 제n 라인의 발광제어 신호에 의해 제어되고, 상기 제3 노드 및 상기 제4 노드에 연결된 제6 트랜지스터를 더 포함하며,
 상기 제5 노드는, 상기 제4 트랜지스터의 제1 전극 및 상기 제5 트랜지스터의 제2 전극이 연결된 노드인, 전계 발광 표시장치.

청구항 16

제15 항에 있어서,
 상기 제n 라인의 발광제어 신호에 의해 제어되고, 제6 노드와 상기 제1 전원 라인에 연결된 제7 트랜지스터를 더 포함하며,
 상기 제6 노드는, 상기 제7 트랜지스터의 제2 전극 및 상기 커패시터의 타 단이 연결된 노드인, 전계발광 표시 장치.

청구항 17

제16 항에 있어서,
 상기 제6 노드에 연결된, 기준 전압이 전달되는 레퍼런스 라인을 더 포함하는 전계발광 표시장치.

청구항 18

화소 회로를 구동하는 방법에 있어서,
 제1 구간에서 제1 노드에 제1 초기화 전압을 공급하는 단계; 및
 상기 제1 구간을 제외한 제2 구간에서 제2 노드에 상기 제1 초기화 전압보다 높은 전위 값을 갖는 제2 초기화 전압을 공급하는 단계를 포함하며,
 상기 제1 노드는 구동 트랜지스터의 게이트 전극 및 제1 트랜지스터의 제2 전극이 연결된 노드이고,
 상기 제2 노드는 상기 제1 트랜지스터의 제1 전극 및 초기화 전압 공급부가 연결된 노드인 방법.

청구항 19

제18 항에 있어서,

상기 제2 노드에는 제2 트랜지스터가 더 연결되고,

상기 제1 초기화 전압을 공급하는 단계는,

상기 제1 트랜지스터가 턴온되어 상기 제1 노드에 상기 제1 초기화 전압을 공급하는 단계; 및

상기 제2 트랜지스터가 턴온되어 유기발광 다이오드의 애노드 전극에 상기 제1 초기화 전압을 공급하는 단계를 포함하는 방법.

청구항 20

제19 항에 있어서,

상기 제2 구간에서 상기 제1 노드와 상기 제2 노드 사이의 전압이 일정 범위 이내로 유지되어, 상기 제1 트랜지스터의 누설 전류(leakage current)가 억제되는, 방법.

발명의 설명

기술 분야

[0001]

본 명세서는 전계발광 표시장치 및 그 구동방법에 관한 것이다.

배경 기술

[0002]

사용자와 정보 간의 연결 매체인 표시장치의 적용 범위가 넓어지고 있고, 이에 따라 전계발광 표시장치를 비롯한 각종 표시장치는 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있다.

[0003]

상기 전계발광 표시장치는 서브 픽셀 내부에 포함된 자발광 소자(발광 다이오드)로부터 생성된 빛을 기반으로 영상을 표시하므로, 별도의 광원이 불필요하여 그 두께를 얇게 만들 수 있는 등의 다양한 장점을 지니고 있다. 상기 발광 다이오드는 유기물 또는 무기물을 기반으로 구현된다.

[0004]

상기 전계발광 표시장치는 서브 픽셀들에 스캔 신호 및 데이터 전압 등이 공급되면, 선택된 서브 픽셀의 발광 다이오드가 빛을 발광하게 됨으로써 영상을 표시한다. 이를 위하여 상기 전계발광 표시장치는 서브 픽셀들을 구동하는 구동 회로 및 서브 픽셀들에 전원을 공급하는 전원 회로 등이 포함된다. 상기 구동 회로에는 스캔 신호(또는 게이트 신호)를 공급하는 스캔 구동 회로 및 데이터 전압을 공급하는 데이터 구동 회로 등이 포함된다.

[0005]

상기 구동 회로는 서브 픽셀의 구동뿐만 아니라 각종 열화 보상 기능도 추가되고 있어서 점점 복잡해지고 있으며, 이에 따라 예기치 못한 부작용이 나타나기도 한다. 이에 상기 구동 회로를 최적화하기 위한 여러 연구가 이루어지고 있다.

발명의 내용

해결하려는 과제

[0006]

본 명세서는 트랜지스터의 누설 전류(leakage current)가 최소화된 화소 구동 회로 및 그 동작 방법을 제공하는 것을 목적으로 한다. 더 구체적으로는 본 명세서는 점유 면적을 적으면서도 누설 전류 억제에 효과적인 화소 회로 및 그 제어 방법을 제공하고자 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

[0007]

본 명세서의 일 실시예에 따른 제n 라인의 화소 구동 회로는, 유기발광 다이오드(OLED); 상기 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터; 상기 구동 트랜지스터의 게이트 전극이 연결된 제1 노드 및 초기화 전압이 타이밍에 따라 다른 전위 값으로 공급되는 제2 노드 사이에 연결되고, 제n-1 라인의 스캔 신호에 의해 제어되는 제1 트랜지스터를 포함한다.

[0008]

상기 초기화 전압은, 제1 구간에서 공급되는 제1 초기화 전압; 및 상기 제1 구간을 제외한 제2 구간에서 공급되는, 상기 제1 초기화 전압보다 높은 전위 값을 갖는 제2 초기화 전압을 포함할 수 있다.

- [0009] 상기 화소 구동 회로는, 상기 제1 초기화 전압이 전달되는 제1 초기화 라인; 상기 제1 초기화 라인과 상기 제2 노드 사이에 연결된 제1 스위치; 상기 제2 초기화 전압이 전달되는 제2 초기화 라인; 상기 제2 초기화 라인과 상기 제2 노드 사이에 연결된 제2 스위치를 더 포함할 수 있다.
- [0010] 상기 제1 구간은 상기 제1 스위치가 온(on) 상태이고 상기 제2 스위치가 오프(off) 상태인 시간 구간이고, 상기 제2 구간은 상기 제1 스위치가 오프(off) 상태이고 상기 제2 스위치가 온(on) 상태인 시간 구간일 수 있다.
- [0011] 상기 제1 스위치를 온 또는 오프 상태로 제어하는 신호는 n-1 라인의 스캔 신호(SCAN[n-1])이고, 상기 제2 스위치를 온 또는 오프 상태로 제어하는 신호는 n-1 라인의 QB 신호(QB[n-1])일 수 있다.
- [0012] 상기 제1 트랜지스터는, 상기 타이밍에 따라 다르게 제공되는 초기화 전압으로 인해 소스-드레인 전극 사이의 누설 전류가 최소화될 수 있다.
- [0013] 상기 화소 구동 회로는, 상기 제2 노드 및 제3 노드에 연결되고, 상기 제n-1 라인의 스캔 신호에 의해 제어되는 제2 트랜지스터를 더 포함할 수 있다.
- [0014] 상기 화소 구동 회로는, 상기 제1 노드 및 제4 노드에 연결되고, 제n 라인의 스캔 신호에 의해 제어되는 제3 트랜지스터를 더 포함할 수 있고, 이때 상기 제3 트랜지스터는 듀얼 게이트 타입의 트랜지스터일 수 있다.
- [0015] 본 명세서의 다른 실시예에 따른 전계발광 표시장치는, 유기발광 다이오드(OLED) 및 상기 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터를 포함한 화소 회로; 상기 화소 회로에 연결된 초기화 전압 공급부를 포함하며, 상기 초기화 전압 공급부는, 제1 구간에서는 제1 초기화 전압을 공급하고, 상기 제1 구간을 제외한 제2 구간에서는 상기 제1 초기화 전압보다 높은 전위 값을 갖는 제2 초기화 전압을 공급한다.
- [0016] 상기 초기화 전압 공급부는, 상기 제1 초기화 전압을 전달하는 제1 초기화 라인; 상기 제1 초기화 라인에 연결된 제1 스위치; 상기 제2 초기화 전압을 전달하는 제2 초기화 라인; 상기 제2 초기화 라인에 연결된 제2 스위치를 포함할 수 있다.
- [0017] 본 명세서의 또 다른 실시예에 따른 화소 회로를 구동하는 방법은, 제1 구간에서 제1 노드에 제1 초기화 전압을 공급하는 단계; 및 상기 제1 구간을 제외한 제2 구간에서 제2 노드에 상기 제1 초기화 전압보다 높은 전위 값을 갖는 제2 초기화 전압을 공급하는 단계를 포함한다.
- [0018] 상기 제1 초기화 전압을 공급하는 단계는, 상기 제1 트랜지스터가 턴온되어 상기 제1 노드에 상기 제1 초기화 전압을 공급하는 단계; 상기 제2 트랜지스터가 턴온되어 유기발광 다이오드의 애노드 전극에 상기 제1 초기화 전압을 공급하는 단계를 포함할 수 있다.
- [0019] 타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

발명의 효과

- [0020] 본 명세서의 실시예에 따른 표시장치 및 방법은, 화소 회로의 점유 면적을 줄이면서도 누설 전류를 억제할 수 있다. 이로써 본 명세서의 실시예들은 표시 품질이 향상된 전계발광 표시장치를 제공할 수 있다. 더 나아가 본 명세서의 실시예들은 화소 집적도가 증가된 전계발광 표시장치를 제공할 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도면의 간단한 설명

- [0021] 도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 개략적인 블록도이다.
 도 2는 도 1에 도시된 서브 픽셀의 개략적인 블록도이다.
 도 3은 도 1에 도시된 스캔 구동부의 배치 예시도이다.
 도 4a 및 4b는 본 명세서의 일 실시예에 따른 화소 회로 및 동작 타이밍을 나타낸 도면이다.
 도 5a 및 5b는 본 명세서의 다른 실시예에 따른 화소 회로 및 동작 타이밍을 나타낸 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0022] 본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서

로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

[0023] 본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

[0024] 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

[0025] 비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이를 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

[0026] 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

[0027] 도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 개략적인 블록도이다. 도 2는 도 1에 도시된 서브픽셀의 개략적인 블록도이고, 도 3은 도 1에 도시된 스캔 구동부의 배치 예시도이다.

[0028] 도 1에 도시된 바와 같이, 전계발광 표시장치는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(140), 스캔 구동부(130), 표시 패널(150) 및 전원 공급부(180)가 포함한다.

[0029] 상기 영상 처리부(110)는 외부로부터 공급된 영상 데이터와 더불어 각종 장치를 구동하기 위한 구동 신호를 출력한다. 상기 영상 처리부(110)로부터 출력되는 구동 신호에는 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호 및 클럭 신호가 포함될 수 있다.

[0030] 상기 타이밍 제어부(120)는 상기 영상 처리부(110)로부터 영상 데이터와 더불어 구동 신호 등을 공급받는다. 타이밍 제어부(120)는 구동 신호에 기초하여 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 생성/출력한다.

[0031] 상기 데이터 구동부(140)는 상기 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 데이터 전압을 출력한다. 데이터 구동부(140)는 타이밍 제어부(120)로부터 공급되는 디지털 형태의 데이터 신호(DATA)를 샘플링하고 래치(latch)하여 감마 기준 전압에 기초한 아날로그 형태의 데이터 전압으로 변환한다. 데이터 구동부(140)는 데이터 라인들(DL1~DLn)을 통해 데이터 전압을 출력한다. 상기 데이터 구동부(140)는 IC(Integrated Circuit) 형태로 형성될 수 있다.

[0032] 상기 스캔 구동부(130)는 상기 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 스캔 신호를 출력한다. 상기 스캔 구동부(130)는 스캔 라인들(GL1~GLm)을 통해 스캔 신호를 출력한다. 상기 스캔 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.

[0033] 상기 전원 공급부(180)는 고전위 전압(EVDD)과 저전위 전압(EVSS) 등을 출력한다. 상기 전원 공급부(180)로부터 출력된 고전위 전압과 저전위 전압 등은 표시 패널(150)에 공급된다. 상기 고전위 전압은 제1 전원 라인(EVDD)을 통해 표시 패널(150)에 공급되고 상기 저전위 전압은 제2 전원 라인(EVSS)을 통해 표시 패널(150)에 공급된다. 상기 전원 공급부(180)로부터 출력된 전압은 상기 데이터 구동부(140)나 상기 스캔 구동부(130)에서 이용되

기도 한다.

- [0034] 상기 표시 패널(150)은 상기 데이터 구동부(140) 및 상기 스캔 구동부(130)로부터 공급된 데이터 전압 및 스캔 신호 그리고 상기 전원 공급부(180)로부터 공급된 전원에 대응하여 영상을 표시한다. 상기 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀들(SP)을 포함한다.
- [0035] 상기 서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 상기 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
- [0036] 도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)은 스캔 라인(GL1), 데이터 라인(DL1), 제1 전원 라인(EVDD) 및 제2 전원 라인(EVSS)과 연결될 수 있다. 서브 픽셀(SP)은 픽셀 회로의 구성에 따라 트랜지스터와 커패시터의 개수는 물론 구동 방법이 결정된다.
- [0037] 도 3에 도시된 바와 같이, 표시 패널(150)은 서브 픽셀들(SP)을 기반으로 영상을 표시하는 표시영역(AA)과 신호라인이나 구동 회로 등이 위치하며 영상을 표시하지 않는 비표시 영역(NA)을 포함할 수 있다.
- [0038] 상기 스캔 구동부(130)는 표시 패널(150)의 비표시 영역(NA)에 게이트 인 패널(Gate In Panel) 형태로 형성될 수 있다. 상기 스캔 구동부(130)는 표시 패널(150)의 좌우측에 각각 배치되거나 어느 일 측에 배치될 수 있다. 상기 스캔 구동부(130)는 다수의 스테이지들로 이루어진다. 예컨대, 상기 스캔 구동부(130)의 제1 스테이지는 표시 패널(150)의 제1 스캔 라인을 구동하기 위한 제1 스캔 신호를 출력한다.
- [0039] 도 4a 및 4b는 본 명세서의 일 실시예에 따른 화소 회로 및 동작 타이밍을 나타낸 도면이다.
- [0040] 본 실시예에 따른 제N 서브 픽셀(SP)은 다수의 스위칭 트랜지스터(T1~T7), 구동 트랜지스터(DT), 커패시터(Cst) 및 유기발광 다이오드(OLED)를 포함할 수 있다. 본 실시예에 따른 제N 서브 픽셀(SP)은 총 8개의 트랜지스터를 기반으로 구현된 것을 일례로 설명하나 본 발명의 사상을 이에 한정되지 않는다.
- [0041] 제1 트랜지스터(T1)는 제N-1 스캔 라인(SCAN[n-1])에 게이트 전극이 연결되고; 초기화 라인(Vini)에 제1 전극이 연결되고; 커패시터(Cst)의 일 단, 제3 트랜지스터(T3)의 제2 전극 및 구동 트랜지스터(DT)의 게이트 전극에 제2 전극이 연결된다. 제1 트랜지스터(T1)는 제N-1 스캔 라인(SCAN[n-1])을 통해 인가된 로직 로우의 제N-1 스캔 신호(SCAN[n-1])에 대응하여 턴온된다. 제1 트랜지스터(T1)가 턴온되면, 구동 트랜지스터(DT)의 게이트 노드(DTG)는 초기화 전압(Vini)을 기반으로 초기화된다.
- [0042] 제2 트랜지스터(T2)는 제N 스캔 라인(SCAN[n])에 게이트 전극이 연결되고; 유기발광 다이오드(OLED)의 애노드 전극에 제1 전극이 연결되고; 초기화 라인(Vini)에 제2 전극이 연결된다. 제2 트랜지스터(T2)는 제N 스캔 라인(SCAN[n])을 통해 인가된 로직 로우의 제N 스캔 신호(SCAN[n])에 대응하여 턴온된다. 제2 트랜지스터(T2)가 턴온되면 유기발광 다이오드(OLED)는 초기화 전압(Vini)을 기반으로 초기화된다.
- [0043] 제3 트랜지스터(T3)는 제N 스캔 라인(SCAN[n])에 게이트 전극이 연결되고; 구동 트랜지스터(DT)의 제1 전극에 제1 전극이 연결되고; 구동 트랜지스터(DT)의 게이트 전극에 제2 전극이 연결된다. 제3 트랜지스터(T3)는 제N 스캔 라인(SCAN[n])을 통해 인가된 로직 로우의 제N 스캔 신호(SCAN[n])에 대응하여 턴온된다. 제3 트랜지스터(T3)가 턴온되면, 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다.
- [0044] 제4 트랜지스터(T4)는, 제N 스캔 라인(SCAN[n])에 게이트 전극이 연결되고; 제5 트랜지스터(T5)의 제2 전극 및 구동 트랜지스터(DT)의 제2 전극에 제1 전극이 연결되고; 데이터 라인에 제2 전극이 연결된다. 제4 트랜지스터(T4)는 제N 스캔 라인(SCAN[n])을 통해 인가된 로직 로우의 제N 스캔 신호(SCAN[n])에 대응하여 턴온된다. 제4 트랜지스터(T4)가 턴온되면, 데이터 라인을 통해 인가된 데이터 전압(Vdata)은 제4 트랜지스터(T4)의 제2 전극(또는 제4 트랜지스터(T4)와 제5 트랜지스터(T5) 사이)에 충전된다.
- [0045] 제5 트랜지스터(T5)는, 제N 발광제어 신호 라인(EM[n])에 게이트 전극이 연결되고; 제1 전원 라인(EVDD) 및 제7 트랜지스터(T7)의 제1 전극에 제1 전극이 연결되고; 제4 트랜지스터(T4)의 제1 전극에 제2 전극이 연결된다. 제5 트랜지스터(T5)는 제N 발광제어 신호 라인(EM[n])을 통해 인가된 로직 로우의 제N 발광제어 신호(EM[n])에 대응하여 턴온된다. 제5 트랜지스터(T5)가 턴온되면, 제4 트랜지스터(T4)의 제2 전극에 충전된 데이터 전압(Vdata)은 제7 트랜지스터(T7)를 거쳐 커패시터(Cst)의 타 단에 전달된다.
- [0046] 제6 트랜지스터(T6)는 제N 발광제어 신호 라인(EM[n])에 게이트 전극이 연결되고; 구동 트랜지스터(DT)의 제1 전극에 제1 전극이 연결되고; 유기발광 다이오드(OLED)의 애노드 전극에 제2 전극이 연결된다. 제6 트랜지스터

(T6)는 제N 발광제어 신호 라인(EM[n])을 통해 인가된 로직 로우의 제N 발광제어 신호(EM[n])에 대응하여 턴온된다. 제6 트랜지스터(T6)가 턴온되면, 유기발광 다이오드(OLED)는 구동 트랜지스터(DT)를 통해 발생된 구동 전류에 대응하여 빛을 발광하게 된다.

[0047] 제7 트랜지스터(T7)는 제N 발광제어 신호 라인(EM[n])에 게이트 전극이 연결되고; 제1 전원 라인(EVDD) 및 제5 트랜지스터(T5)의 제1 전극에 제1 전극이 연결되고; 커패시터(Cst)의 타 단에 제2 전극이 연결된다. 제7 트랜지스터(T7)는 제N 발광제어 신호 라인(EM[n])을 통해 인가된 로직 로우의 제N 발광제어 신호(EM[n])에 대응하여 턴온된다. 제7 트랜지스터(T7)가 턴온되면, 제1 트랜지스터(T1)의 제2 전극에 충전된 데이터 전압(Vdata)은 제5 트랜지스터(T5)를 거친 후 커패시터(Cst)의 타 단에 전달된다.

[0048] 커패시터(Cst)는 제1 트랜지스터(T1)의 제2 전극에 일 단이 연결되고; 제7 트랜지스터(T7)의 제2 전극에 타 단이 연결된다. 제7 트랜지스터(T7)의 제2 전극과 커패시터(Cst)의 타 단에 마련된 노드는 기준 전압(Vref)이 전달되는 전압 전달 노드(VDN)로 정의된다. 유기발광 다이오드(OLED)는 제6 트랜지스터(T6)의 제2 전극에 애노드 전극이 연결되고, 제2 전원 라인(EVSS)에 캐소드 전극이 연결된다.

[0049] 본 실시예에 따른 제N 서브 픽셀(SP)은 제1 초기화 기간(INI), 샘플링 및 제2 초기화 기간(SAM), 유지 기간(HLD) 및 발광 기간(EMI)의 순으로 동작한다. 제1 초기화 기간(INI)은 구동 트랜지스터(DT)의 게이트 노드(DTG)를 초기화시키는 기간이다. 샘플링 및 제2 초기화 기간(SAM)은 구동 트랜지스터(DT)의 문턱 전압을 샘플링하면서 유기발광 다이오드(OLED)를 초기화하는 기간이다. 유지 기간(HLD)은 데이터 라인을 통해 인가된 데이터 전압(Vdata)을 특정 노드에 유지시키는 기간이다. 발광 기간(EMI)은 데이터 전압(Vdata)을 기반으로 생성된 구동 전류를 기반으로 유기발광 다이오드(OLED)를 발광시키는 기간이다.

[0050] 본 실시예에 따른 제N 서브 픽셀(SP)은 제N 발광제어 신호(EM[n])가 인가되지 않는 기간 동안(로직 하이를 유지하는 기간), 제1 초기화 기간(INI)과 샘플링 및 제2 초기화 기간(SAM)을 가지게 됨에 따라 내부 회로 기반의 보상이 이루어진다. 이 기간들 동안의 동작 특성을 간략히 설명하면 다음과 같다. 다만, 제N-1 스캔 신호(SCAN[n-1])와 제N 스캔 신호(SCAN[n])는 1 수평시간(1H) 동안 로직 로우로 인가되는 것을 일례로 한다. 또한, 제1 초기화 기간(INI)과 샘플링 및 제2 초기화 기간(SAM)은 각각 1 수평시간(1H) 동안 이루어지는 것을 일례로 한다.

[0051] 제1 초기화 기간(INI) 동안 제1 트랜지스터(T1)는 제N-1 스캔 라인(SCAN[n-1])을 통해 인가된 로직 로우의 제N-1 스캔 신호(SCAN[n-1])에 대응하여 턴온된다. 이때, 초기화 라인(Vini)에는 제1 전원 라인(EVDD)을 통해 인가되는 제1 전원 전압(VDD)보다 낮은 초기화 전압(Vini)이 인가된다. 이와 같은 동작에 의해, 구동 트랜지스터(DT)의 게이트 노드(DTG)는 초기화 전압(Vini)을 기반으로 초기화된다.

[0052] 샘플링 및 제2 초기화 기간(SAM) 동안 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 제N 스캔 라인(SCAN[n])을 통해 인가된 로직 로우의 제N 스캔 신호(SCAN[n])에 대응하여 턴온된다. 제2 트랜지스터(T2)의 턴온 동작에 의해 유기발광 다이오드(OLED)는 초기화 전압(Vini)을 기반으로 초기화된다. 제3 트랜지스터(T3)의 턴온 동작에 의해 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다. 제3 트랜지스터(T3)의 턴온 동작에 의해, 구동 트랜지스터(DT)의 문턱 전압은 샘플링된다. 그리고 구동 트랜지스터(DT)의 제2 전극에 인가된 데이터 전압(Vdata)은 제3 트랜지스터(T3)를 거쳐 게이트 노드(DTG)에 충전된다. 제4 트랜지스터(T4)의 턴온 동작에 의해 데이터 라인을 통해 인가된 데이터 전압(Vdata)은 구동 트랜지스터(DT)의 제2 전극에 인가된다.

[0053] 본 실시예에 따른 제N 서브 픽셀(SP)은 제1 초기화 기간(INI)과 샘플링 및 제2 초기화 기간(SAM) 동안 제1 전원 전압(VDD)의 전압 강하분이 고려되도록 제N 전압 전달부로부터 기준 전압(Vref)을 인가받는바, 이에 따른 제N 서브 픽셀(SP)의 보상 개념을 전류 수식으로 표현하면 다음과 같다.

$$Ioled = K(Vsg - Vth)^2 = K\{(VDD - Vdata - |Vth| + VDD - Vref) - |Vth|\}^2 = K(Vref - Vdata)^2$$

[0055] 위의 식에서, Ioled는 유기발광 다이오드(OLED)를 통해 흐르는 전류, K는 상수, Vsg는 구동 트랜지스터(DT)의 소스전극과 게이트 전극 간의 전압, Vth는 구동 트랜지스터(DT)의 문턱 전압, VDD는 제1 전원 라인(EVDD)을 통해 인가된 제1 전원 전압, Vref는 레퍼런스 라인을 통해 인가된 기준 전압, Vdata는 데이터 라인을 통해 인가된 데이터 전압을 의미한다.

[0056] 본 명세서의 발명자들은 상기와 같이 초기화 전압을 사용하는 화소 회로에서 나타나는 몇 가지 문제점을 인지하였다. 그 중 하나는 구동 트랜지스터(DT)의 게이트 전극에 연결된 트랜지스터들(예: T1, T3)에서 발생하는 누설 전류(leakage current)이다. 통상적으로 트랜지스터의 소스-드레인 전압(Vds)이 지나치게 높은 경우에 원치 않는 누설 전류가 발생하곤 하는데, 도 4a의 구동 회로에서 제1 트랜지스터(T1)의 경우에, 구동 트랜지스터(DT)의 게이트 전극(DTG 노드)에 연결된 제2 전극은 도 4b와 같이 전압이 상승하는데 반해, 초기화 라인(Vini)에 연결

된 제1 전극은 전압 변화가 없다. 그 때문에, 제1 트랜지스터(T1)는 턴오프 구간에서 Vds가 상승하여 누설 전류가 생길 수 있다. 이러한 누설 전류는 DTG 노드의 전압을 변동시켜 유기발광 다이오드(OLED)의 밸광 휘도에도 영향을 미치게 된다.

[0057] 상기와 같은 소스-드레인 전압(Vds)의 상승에 따른 누설 전류 문제는, 트랜지스터의 채널 길이(length)를 증가시키거나, 도 4a와 같이 듀얼 게이트(dual gate) 트랜지스터를 사용하여 해결되기도 하였다. 그러나, 듀얼 게이트 트랜지스터는 늘어난 전극들만큼 점유 면적이 커지기 때문에, 화소의 수 및 집적도가 늘어난 고해상도 표시장치에 듀얼 게이트 트랜지스터를 적용하기는 매우 어렵다. 이에 발명자들은 누설 전류 문제와 화소 면적 최소화 문제를 함께 해결할 수 있는 구조를 연구하여 해결안을 도출하였다.

[0058] 도 5a 및 5b는 본 명세서의 다른 실시예에 따른 화소 회로 및 동작 타이밍을 나타낸 도면이다.

[0059] 상기 화소 회로는, 화소 면적의 증가 없이도 도 4a와 같은 회로에서 나타날 수 있는 전류 누설을 예방하도록 고안되었다. 본 실시예는 구동 트랜지스터(DT) 및/또는 유기발광 다이오드(OLED)에 초기화 전압을 제공하는 다양한 화소 회로에 적용될 수 있다. 이하에서는 8T1C 화소 회로를 일 예로 본 실시예를 설명한다.

[0060] 도 5a에 도시된 화소 구동 회로는 도 4a에 설명된 회로와 유사하지만, ①듀얼 게이트 트랜지스터로 구성되었던 제1 트랜지스터(T1)가 싱글 게이트 트랜지스터로 대체되었고, ②초기화 전압이 타이밍에 따라 2 종류의 전압(Vini1, Vini2)으로 제공되며, ③제3 트랜지스터(T3)가 제N 스캔 라인(SCAN[n])에 연결되는 차이가 있다.

[0061] 상기 화소 구동 회로는 제n 라인의 화소 구동 회로로서, (n은 1 이상의 자연수) 유기발광 다이오드(OLED)와 상기 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터(DT)를 포함한다. 그리고, 상기 화소 구동 회로는, 제1 노드(N1) 및 제2 노드(N2) 사이에 연결되고 제n-1 라인의 스캔 신호(SCAN[n-1])에 의해 제어되는 제1 트랜지스터(T1)를 포함할 수 있다. 상기 화소 구동 회로는, 제2 노드(N2) 초기화 전압이 타이밍에 따라 다른 전위 값을 공급된다.

[0062] 도 5a의 예시 회로에서, 제1 노드(N1) 내지 제6 노드(N6)는 아래와 같이 정의된다. 제1 노드(N1)는, 구동 트랜지스터(DT)의 게이트 전극, 제1 트랜지스터(T1)의 제2 전극 및 커패시터(Cst)의 일 단이 연결된 노드이다. 제2 노드(N2)는, 제1 트랜지스터(T1)의 제1 전극, 제2 트랜지스터(T2)의 제2 전극 및 초기화 전압 공급부(135)가 연결된 노드이다. 제3 노드(N3)는, 제2 트랜지스터(T2)의 제1 전극, 제6 트랜지스터(T6)의 제2 전극 및 유기발광 다이오드(OLED)의 애노드 전극이 연결된 노드이다. 제4 노드(N4)는, 구동 트랜지스터(DT)의 제1 전극, 제3 트랜지스터(T3)의 제1 전극 및 제6 트랜지스터(T6)의 제1 전극이 연결된 노드이다. 제5 노드(N5)는 제4 트랜지스터(T4)의 제1 전극 및 제5 트랜지스터(T5)의 제2 전극이 연결된 노드이다. 제6 노드(N6)는 제5 트랜지스터(T6)의 제1 전극, 제7 트랜지스터(T7) 제2 전극 및 커패시터(Cst)의 타 단이 연결된 노드이다.

[0063] 상기 초기화 전압은, 제1 구간에서 공급되는 제1 초기화 전압(Vini1); 상기 제1 구간을 제외한 제2 구간에서 공급되는, 상기 제1 초기화 전압(Vini1)보다 높은 전위 값을 갖는 제2 초기화 전압(Vini2)을 포함할 수 있다. 도 5b는 상기 제1 초기화 전압(Vini1) 및 제2 초기화 전압(Vini2)의 타이밍을 나타낸 예시도이다.

[0064] 상기 화소 구동 회로는, 초기화 전압의 공급을 위하여 상기 제1 초기화 전압(Vini1)이 전달되는 제1 초기화 라인; 상기 제1 초기화 라인과 상기 제2 노드(N2) 사이에 연결된 제1 스위치; 상기 제2 초기화 전압(Vini2)이 전달되는 제2 초기화 라인; 상기 제2 초기화 라인과 상기 제2 노드(N2) 사이에 연결된 제2 스위치를 포함할 수 있다. 이때, 상기 제1 스위치를 온 또는 오프 상태로 제어하는 신호는, 일 예로 n-1 라인의 스캔 신호(SCAN[n-1])일 수 있다. 또한 상기 제2 스위치를 온 또는 오프 상태로 제어하는 신호는, 상기 제1 스위치 제어 신호의 반전 신호 예컨대, n-1 라인의 QB 신호(QB[n-1])일 수 있다.

[0065] 상기 제1 구간은 상기 제1 스위치가 온(on) 상태이고 상기 제2 스위치가 오프(off) 상태인 시간 구간이다. 도 5b의 예시도에서는 초기화 기간(INI)이 상기 제1 구간이다. 그리고, 상기 제2 구간은 상기 제1 스위치가 오프(off) 상태이고 상기 제2 스위치가 온(on) 상태인 시간 구간이다. 도 5b의 예시도에서는 초기화 기간(INI)을 제외한 모든 구간(SAM, HLD, EMI)이 상기 제2 구간이다. 도 5b를 참조하여 보면, 제1 노드(N1)은 제1 구간(예: INI)에서 제1 초기화 전압(Vini1)으로 초기화된 이후에 상승한다. 그리고, 제2 노드(N2)도 제1 구간(예: INI) 이후에 더 높은 전압을 제공받는다. 따라서 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 상기 제1 트랜지스터는, 상기 타이밍에 따라 다르게 제공되는 초기화 전압(Vini1, Vini2)으로 인해 모든 시간에서 소스-드레인 전극 사이의 전압 차이가 크게 나지 않게 되어, 그로 인한 누설 전류가 최소화된다.

[0066] 상기 화소 구동 회로는, 상기 제2 노드(N2) 및 상기 제3 노드(N3)에 연결되고, 상기 제n-1 라인의 스캔 신호(SCAN[n-1])에 의해 제어되는 제2 트랜지스터(T2)를 더 포함할 수 있다. 상기 제1 초기화 전압(Vini1)은 상기

제2 트랜지스터(T2)를 통해 제3 노드(N3)로 전달될 수 있다.

[0067] 또한 상기 화소 구동 회로는, 상기 제1 노드(N1) 및 제4 노드(N4)에 연결되고, 제n 라인의 스캔 신호(SCAN[n])에 의해 제어되는 제3 트랜지스터(T2)를 더 포함할 수 있다. 이때 상기 제3 트랜지스터(T3)는 듀얼 게이트 타입의 트랜지스터일 수 있다.

[0068] 본 명세서의 실시예에 따른 전계발광 표시장치는 전술된 화소 구동 회로를 포함한다. 상기 화소 구동 회로는 화소 회로 및 그에 연결된 초기화 전압 공급부(135)를 포함한 것으로 볼 수 있다. 상기 초기화 전압 공급부는, 제1 구간에서는 제1 초기화 전압(Vini1)을 공급하고, 상기 제1 구간을 제외한 제2 구간에서는 상기 제1 초기화 전압(Vini1)보다 높은 전위 값을 갖는 제2 초기화 전압(Vini2)을 공급한다. 상기 화소 회로는 표시 영역(AA)에, 상기 전압 공급부(135)는 비표시 영역(NA)에 위치할 수 있다. 일 실시예로 상기 전압 공급부(135)는 스캔 구동부(130) 내부 또는 전원 공급부(180) 내부에 구현될 수도 있다.

[0069] 상기 화소 회로는 구동 트랜지스터(DT)와 스위칭 트랜지스터들(T1~T7), 유기발광 다이오드(OLED) 및 커패시터(Cst)를 포함할 수 있다. 일 실시예로서, 상기 트랜지스터들과 유기발광 다이오드 및 커패시터 사이의 연결은 이하와 같다. 이때 각 노드들(N1~N6)의 정의는 위에서와 같다. 이하에서는 제N-1 스캔 신호(SCAN[n-1])와 제N 스캔 신호(SCAN[n])는 1 수평시간(1H) 동안 로직 로우로 인가되는 것으로 설명한다.

[0070] 제1 트랜지스터(T1)는 제N-1 스캔 라인(SCAN[n-1])에 게이트 전극이 연결되고; 제2 노드(N2)에 제1 전극이 연결되고; 제1 노드(N1)에 제2 전극이 연결된다. 제1 트랜지스터(T1)는 제N-1 스캔 라인(SCAN[n-1])을 통해 인가된 로직 로우의 제N-1 스캔 신호(SCAN[n-1])에 대응하여 턴온된다. 제1 트랜지스터(T1)가 턴온되면, 제1 노드(N1)는 제1 초기화 전압(Vini1)을 기반으로 초기화된다.

[0071] 제2 트랜지스터(T2)는 제N-1 스캔 라인(SCAN[n-1])에 게이트 전극이 연결되고; 제3 노드(N3)에 제1 전극이 연결되고; 제2 노드(N2)에 제2 전극이 연결된다. . 제2 트랜지스터(T2)는 제N-1 스캔 라인(SCAN[n-1])을 통해 인가된 로직 로우의 제N-1 스캔 신호(SCAN[n-1])에 대응하여 턴온된다. 제2 트랜지스터(T2)가 턴온되면 제3 노드(N3)는 제1 초기화 전압(Vini1)을 기반으로 초기화된다.

[0072] 제3 트랜지스터(T3)는 제N 스캔 라인(SCAN[n])에 게이트 전극이 연결되고; 제4 노드(N4)에 제1 전극이 연결되고; 제1 노드(N1)에 제2 전극이 연결된다. 제3 트랜지스터(T3)는 제N 스캔 라인(SCAN[n])을 통해 인가된 로직 로우의 제N 스캔 신호(SCAN[n])에 대응하여 턴온된다. 제3 트랜지스터(T3)가 턴온되면, 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다. 상기 제3 트랜지스터(T3)는 듀얼 게이트 타입의 트랜지스터일 수 있다.

[0073] 제4 트랜지스터(T4)는, 제N 스캔 라인(SCAN[n])에 게이트 전극이 연결되고; 제5 노드(N5)에 제1 전극이 연결되고; 데이터 라인에 제2 전극이 연결된다. 제4 트랜지스터(T4)는 제N 스캔 라인(SCAN[n])을 통해 인가된 로직 로우의 제N 스캔 신호(SCAN[n])에 대응하여 턴온된다. 제4 트랜지스터(T4)가 턴온되면, 데이터 라인을 통해 인가된 데이터 전압(Vdata)은 제5 노드(N5)에 충전된다.

[0074] 제5 트랜지스터(T5)는, 제N 발광제어 신호 라인(EM[n])에 게이트 전극이 연결되고; 제1 전원 라인(EVDD) 및 제7 트랜지스터(T7)의 제1 전극에 제1 전극이 연결되고; 제5 노드(N5)에 제2 전극이 연결된다. 제5 트랜지스터(T5)는 제N 발광제어 신호 라인(EM[n])을 통해 인가된 로직 로우의 제N 발광제어 신호(EM[n])에 대응하여 턴온된다. 제5 트랜지스터(T5)가 턴온되면, 제5 노드(N5)에 충전된 데이터 전압(Vdata)은 제7 트랜지스터(T7)를 거쳐 커패시터(Cst)의 타 단에 전달된다.

[0075] 제6 트랜지스터(T6)는 제N 발광제어 신호 라인(EM[n])에 게이트 전극이 연결되고; 제4 노드(N4)에 제1 전극이 연결되고; 제3 노드(N3)에 제2 전극이 연결된다. 제6 트랜지스터(T6)는 제N 발광제어 신호 라인(EM[n])을 통해 인가된 로직 로우의 제N 발광제어 신호(EM[n])에 대응하여 턴온된다. 제6 트랜지스터(T6)가 턴온되면, 유기발광 다이오드(OLED)는 구동 트랜지스터(DT)를 통해 발생된 구동 전류에 대응하여 빛을 발광하게 된다.

[0076] 제7 트랜지스터(T7)는 제N 발광제어 신호 라인(EM[n])에 게이트 전극이 연결되고; 제1 전원 라인(EVDD) 및 제5 트랜지스터(T5)의 제1 전극에 제1 전극이 연결되고; 커패시터(Cst)의 타 단에 제2 전극이 연결된다. 제7 트랜지스터(T7)는 제N 발광제어 신호 라인(EM[n])을 통해 인가된 로직 로우의 제N 발광제어 신호(EM[n])에 대응하여 턴온된다. 제7 트랜지스터(T7)가 턴온되면, 제4 트랜지스터(T4)의 제2 전극에 충전되었던 데이터 전압(Vdata)은 제5 트랜지스터(T5)를 거친 후 커패시터(Cst)의 타 단에 전달된다.

[0077] 커패시터(Cst)는 제1 트랜지스터(T1)의 제2 전극에 일 단이 연결되고; 제7 트랜지스터(T7)의 제2 전극에 타 단이 연결된다. 제7 트랜지스터(T7)가 생략되는 회로에서 상기 커패시터는 제1 전원 라인(EVDD)에 타 단이 연결된

다. 제7 트랜지스터(T7)의 제2 전극과 커패시터(Cst)의 타 단에 마련된 노드는 기준 전압(Vref)이 전달되는 제6 노드(N6)로 정의된다. 유기발광 다이오드(OLED)는 제6 트랜지스터(T6)의 제2 전극에 애노드 전극이 연결되고, 제2 전원 라인(EVSS)에 캐소드 전극이 연결된다.

[0078] 상기 초기화 전압 공급부(135)는, 상기 제1 초기화 전압(Vini1)을 전달하는 제1 초기화 라인; 상기 제1 초기화 라인에 연결된 제1 스위치; 상기 제2 초기화 전압(Vini2)을 전달하는 제2 초기화 라인; 상기 제2 초기화 라인에 연결된 제2 스위치를 포함할 수 있다. 상기 제1 초기화 전압(Vini1)이 전달되는 상기 제1 구간은 상기 제1 스위치 신호가 온(on) 상태이고 상기 제2 스위치가 오프(off) 상태인 시간 구간일 수 있다. 그리고, 상기 제2 초기화 전압(Vini2)이 전달되는 상기 제2 구간은 상기 제1 스위치 신호가 오프(off) 상태이고 상기 제2 스위치가 온(on) 상태인 시간 구간일 수 있다.

[0079] 본 명세서의 일 실시예에 따른 전계발광 표시장치는, 상기와 같이 구성된 화소 회로를 구동할 때, 제1 구간에서 제1 노드(N1)에 제1 초기화 전압(Vini1)을 공급하는 단계; 및 상기 제1 구간을 제외한 제2 구간에서 제2 노드(N2)에 상기 제1 초기화 전압(Vini1)보다 높은 전위 값을 갖는 제2 초기화 전압(Vini2)을 공급하는 단계;를 포함하는 방법으로 구동할 수 있다. 이때 상기 제1 노드 및 상기 제2 노드는 위에서 정의된 것과 같다. 상기 제1 초기화 전압(Vini1)을 공급하는 단계는, 상기 제1 트랜지스터(T1)가 턴온되어 상기 제1 노드(N1)에 상기 제1 초기화 전압(Vini1)을 공급하는 단계; 상기 제2 트랜지스터(T2)가 턴온되어 유기발광 다이오드(OLED)의 애노드 전극에 상기 제1 초기화 전압(Vini1)을 공급하는 단계를 포함할 수 있다. 위와 같은 초기화 전압 공급은, 상기 제2 구간에서 상기 제1 노드(N1)와 상기 제2 노드(N2) 사이의 전압이 일정 범위 이내로 유지되어, 상기 제1 트랜지스터(T1)의 누설 전류(leakage current)가 억제된다.

[0080] 상기 화소 회로는 초기화 기간(INI), 샘플링 기간(SAM), 유지 기간(HLD) 및 발광 기간(EMI)의 순으로 동작할 수 있다. 초기화 기간(INI)은 제1 노드(N1), 즉 구동 트랜지스터(DT)의 게이트와 유기발광 다이오드(OLED)를 초기화하는 기간이다. 상기 제1 구간은 초기화 기간(INI)일 수 있다.

[0081] 샘플링 기간(SAM)은 구동 트랜지스터(DT)의 문턱 전압을 샘플링하는 기간이다. 유지 기간(HLD)은 데이터 라인을 통해 인가된 데이터 전압(Vdata)을 특정 노드에 유지시키는 기간이다. 발광 기간(EMI)은 데이터 전압(Vdata)을 기반으로 생성된 구동 전류를 기반으로 유기발광 다이오드(OLED)를 발광시키는 기간이다.

[0082] 본 실시예에 따른 제N 라인의 화소 회로는, 제N 발광제어 신호(EM[n])가 인가되지 않는 기간 동안(로직 하이를 유지하는 기간), 초기화 기간(INI)과 샘플링 기간(SAM)을 가지게 됨에 따라 내부 회로 기반의 보상이 이루어진다. 이 기간들 동안의 동작 특성을 간략히 설명하면 다음과 같다. 초기화 기간(INI)과 샘플링 기간(SAM)은 각각 1 수평시간(1H) 동안 이루어지는 것을 일 예로 한다.

[0083] 초기화 기간(INI) 동안 제1 트랜지스터(T1), 제2 트랜지스터(T2)는 제N-1 스캔 라인(SCAN[n-1])을 통해 인가된 로직 로우의 제N-1 스캔 신호(SCAN[n-1])에 대응하여 턴온된다. 이때, 제1 초기화 라인(Vini1)에는 제1 전원 전압(VDD)보다 낮은 제1 초기화 전압(Vini1)이 인가된다. 이와 같은 동작에 의해, 제1 노드(N1)는 초기화 전압(Vini)을 기반으로 초기화된다. 그리고, 제2 트랜지스터(T2)의 턴온 동작에 의해 유기발광 다이오드(OLED)도 제1 초기화 전압(Vini1)을 기반으로 초기화된다.

[0084] 샘플링 기간(SAM) 동안 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 제N 스캔 라인(SCAN[n])을 통해 인가된 로직 로우의 제N 스캔 신호(SCAN[n])에 대응하여 턴온된다. 제3 트랜지스터(T3)의 턴온 동작에 의해 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다. 제3 트랜지스터(T3)의 턴온 동작에 의해, 구동 트랜지스터(DT)의 문턱 전압은 샘플링된다. 그리고 구동 트랜지스터(DT)의 제2 전극에 인가된 데이터 전압(Vdata)은 제3 트랜지스터(T3)를 거쳐 제1 노드(N1)에 충전된다. 제4 트랜지스터(T4)의 턴온 동작에 의해 데이터 라인을 통해 인가된 데이터 전압(Vdata)은 구동 트랜지스터(DT)의 제2 전극에 인가된다.

[0085] 유지 기간(HLD) 동안 데이터 전압(Vdata)이 특정 노드에서 유지된다. 발광 기간(EMI) 동안 데이터 전압(Vdata)을 기반으로 생성된 구동 전류를 기반으로 유기발광 다이오드(OLED)가 발광한다.

[0086] 상기 샘플링 기간(SAM), 유지 기간(HLD) 및 발광 기간(EMI) 동안, 제2 노드(N2)에는 제1 초기화 전압(Vini1)보다 큰 전위 값을 갖는 제2 초기화 전압(Vini2)이 제공된다. 이에 따라 제1 노드(N1)와 제2 노드(N2)의 전압 차가 크게 벌어지지 않으므로, 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 트랜지스터의 누설 전류가 억제될 수 있다.

[0087] 한편, 전계발광 표시장치의 전력 소비를 줄이기 위해 기준 전압(Vref) 및/또는 데이터 전압(Vdata)을 낮추는 경우가 있다. 하지만 이러한 경우에 크로스stalk(crosstalk) 특성을 해치지 않으려면, 초기화 전압은 상기 전압들


(Vref, Vdata 등)의 감소분보다 더 많이 낮아져야 해서, 누설 전류 문제가 더 두드러진다. 하지만 본 명세서의 실시예들은 누설 전류가 억제 효과가 크므로 사용 전압(Vref, Vdata 등)을 부담 없이 낮출 수 있어, 저소비전력 표시장치를 구현하기에 유리하다.

[0088]


이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

도면


도면1




도면2




도면3




도면4a




도면4b



도면5a



도면5b



专利名称(译)	电致发光显示装置及其驱动方法		
公开(公告)号	KR1020200070868A	公开(公告)日	2020-06-18
申请号	KR1020180158481	申请日	2018-12-10
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	류정필 장성옥		
发明人	류정필 장성옥		
IPC分类号	G09G3/3233		
CPC分类号	G09G3/3233 G09G2310/0264 G09G2310/061 G09G2310/08 G09G2320/0214 G09G2330/028		
外部链接	Espacenet		

摘要(译)

该说明书公开了第n线的像素驱动电路。像素驱动电路。有机发光二极管(OLED)；驱动晶体管驱动有机发光二极管(OLED)；并且，第一节点连接在第一晶体管和由n-1线的扫描信号控制的第一晶体管之间，该第一节点与驱动晶体管的栅极连接到的第一节点之间，第二节点根据定时被提供了不同的电位值，该第二初始化节点被提供有不同的电位值。
。

