

(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(51) 국제특허분류(Int. Cl.)

H01L 27/15 (2006.01) H01L 29/786 (2006.01)

(52) CPC특허분류

H01L 27/156 (2013.01) *H01L 29/786* (2013.01)

(21) 출원번호 **10-2017-0131056**

(22) 출원일자 2017년10월11일

심사청구일자 없음

(11) 공개번호 10-2019-0040767

(43) 공개일자 2019년04월19일

(71) 출원인

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

하재희

경기도 파주시 월롱면 엘지로 245

권우현

경기도 파주시 월롱면 엘지로 245

(74) 대리인

특허법인인벤싱크


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법

(57) 요 약

전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법이 제공된다. 전계 발광 표시 장치는 기판, 소스 및 드레인을 포함하는, 기판 상에 배치된 박막 트랜지스터, 박막 트랜지스터의 소스 및 드레인의 상부에 배치된 산화 방지층, 박막 트랜지스터 상의 발광 소자, 산화 방지층과 발광 소자 사이에 형성된 제1 전극, 발광 소자 상의 제2 전극을 포함한다.

대 표 도 - 도2a



명 세 서

청구범위

청구항 1

전계 발광 표시 장치에 있어서,

기파;

소스 및 드레인을 포함하는, 상기 기판 상에 배치된 박막 트랜지스터;

상기 박막 트랜지스터의 상기 소스 및 드레인의 상부에 배치된 산화 방지층;

상기 박막 트랜지스터 상의 발광 소자;

상기 산화 방지층과 상기 발광 소자 사이에 형성된 제1 전극; 및

상기 발광 소자 상의 제2 전극을 포함하는 전계 발광 표시 장치.

청구항 2

제1항에 있어서,

상기 산화 방지층은 구리(Cu) 또는 몰리브덴(Mo)으로 이루어지는 금속층을 포함하는 전계발광 표시 장치.

청구항 3

제1항에 있어서,

상기 산화 방지층은, 상기 소스 및 드레인과 상기 제1 전극이 접촉하는영역에만 형성되는 전계 발광 표시 장치,

청구항 4

제1항에 있어서,

상기 산화 방지층의 상부에는 도전성 접착층이 형성되고,

상기 도전성 접착층은 ITO(Indium tin Oxide)로 이루어지는, 전계 발광 표시 장치.

청구항 5

제1항에 있어서,

상기 소스 및 드레인은 최상부층은 티타늄(Ti) 또는 알루미늄(A1)인 전계 발광 표시 장치.

청구항 6

제5항에 있어서,

상기 소스 및 드레인은 티타늄(Ti) / 알루미늄(Al) / 티타늄(Ti)으로 구성된 전계 발광 표시 장치.

청구항 7

기판 상에 박막 트랜지스터의 액티브층을 형성하는 단계;

상기 박막 트랜지스터의 액티브층 상에 게이트 절연층을 형성하는 단계;

상기 박막 트랜지스터의 소스 및 드레인을 상기 게이트 절연충 상에 형성하고, 상기 소스 또는 상기 드레인 상에 산화 방지층을 형성하는 단계;

상기 박막 트랜지스터 상에 제1 전극을 형성하는 단계;

상기 제1 전극 상에 발광 소자를 형성하는 단계; 및

상기 발광 소자상에 제2 전극을 형성하는 단계를 포함하고,

상기 산화 방지층은 구리(Cu) 또는 몰리브덴(Mo)으로 이루어지는 금속층을 포함하는, 전계 발광 표시 장치 제조 방법.

청구항 8

제7항에 있어서,

상기 소스 및 드레인의 최상부층은 티타늄(Ti) 또는 알루미늄(Al)인 전계 발광 표시 장치 제조 방법.

청구항 9

제8항에 있어서,

상기 소스 및 드레인은 티타늄(Ti)/ 알루미늄(Al) / 티타늄(Ti)의 삼중층으로 형성된 전계 발광 표시 장치 제조 방법.

청구항 10

제7항에 있어서,

상기 산화 방지층은, 상기 소스 및 드레인과 상기 제1 전극이 접촉하는 영역에만 형성되는 전계 발광 표시 장치 제조 방법.

발명의 설명

기술분야

[0001] 본 발명은 전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법 에 관한 것으로서, 보다 상세하게는 산화 방지층을 포함하는 전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법에 관한 것이다.

배경기술

- [0002] 최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이 분야가 급속 도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시 장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
- [0003] 이와 같은 평판 표시 장치의 구체적인 예로는 액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 및 퀀텀닷 발광 표시 장치(QLED)와 같은 전계 발광 표시장치 전기 영동 표시 장치(EPD), 및 전기 습윤 표시 장치(EWD) 등을 들수 있다. 특히, 전계 발광 표시 장치는 자체 발광 특성을 갖는 차세대 표시 장치로서, 액정 표시 장치에 비해시야각, 콘트라스트(contrast), 응답 속도, 소비 전력 등의 측면에서 우수한 특성을 갖는다.
- [0004] 전계 발광 표시 장치는 영상을 표시하기 위한 발광 소자와 발광 소자를 구동하기 위한 화소 회로가 배치되는 표시 영역 및 표시 영역에 인접하고 구동 회로가 배치되는 비표시 영역을 포함한다. 특히, 화소 회로 및 구동 회로에는 복수의 박막 트랜지스터가 위치하여 복수의 화소의 발광 소자를 구동시킨다.
- [0005] 박막 트랜지스터는 액티브층을 구성하는 물질에 따라 분류될 수 있다. 그 중 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS) 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터가 가장 널리 사용되고 있다.
- [0006] 일반적으로, 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터의 소스 전극들 및 드레인 전극들은 소스 및 드레인을 드라이 에칭(dry etching) 또는 에싱(ashing)하여 패터닝하는 방식으로 형성된다.
- [0007] 그러나, LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터의 소스 및 드레인은 티타늄(Ti), 알루미늄 (A1) 또는 티타늄(Ti) 등의 금속 물질이 사용될 수 있다. 이에, 에칭 또는 에싱을 통해 패터닝되는 과정에서 소스 및 드레인 상부는 육불화황(SF₆) 또는 프레온(CF₄) 등과 같은 가스에 반응하거나 산소(O₂) 가스에 반응하여 TiF_x 또는 TiO_x 등의 균일하지 않은 산화막이 형성될 수 있다. 이러한 산화막은 제품에 얼룩이 생기거나 소스 및 드레인 상부의 저항 값이 증가되도록 하여 드레인과 발광 다이오드 내 애노드간의 접합이 쉽게 이루어지지 않도

록 하는 문제점이 있다.

발명의 내용

해결하려는 과제

- [0008] 본 발명의 해결하고자 하는 과제는 상술한 바와 같은 문제점을 해결하기 위한 전계 발광 표시 장치의 새로운 구조 및 전계 발광 표시 장치의 새로운 제조 방법을 제공하는 것이다.
- [0009] 구체적으로, 본 발명이 해결하고자 하는 과제는 박막 트랜지스터의 소스 및 드레인의 상부에 산화 방지층을 더 추가하여, 소스 및 드레인 상부에 산화막이 형성되지 않도록 할 수 있는 전계 발광 표시 장치 및 전계 발광 표시 장치의 제조 방법을 제공하는 것이다.
- [0010] 또한, 본 발명이 해결하고자 하는 과제는 산화 방지층과 제1 전극(예: 애노드)간의 접합이 잘 이루어지도록 할수 있는 전계 발광 표시 장치 및 전계 발광 표시 장치의 제조 방법을 제공하는 것이다.
- [0011] 본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

- [0012] 전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 전계 발광 표시 장치가 제공된다. 전계 발광 표시 장치는 기판, 소스 및 드레인을 포함하는, 기판 상에 배치된 박막 트랜지스터, 발광 소자, 산화 방지층과 발광 소자 사이에 형성된 제1 전극 및 발광 소자 상의 제2 전극을 포함한다. 박막 트랜지스터의 드레인 상부에는 산화 방지층이 배치된다.
- [0013] 전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 전계 발광 표시 장치 제조 방법은 기판상에 박막 트랜지스터의 액티브층을 형성하는 단계, 박막 트랜지스터의 액티브층 상에 게이트 절연층을 형성하는 단계, 박막 트랜지스터의 소스 및 드레인을 게이트 절연층 상에 형성하고, 소스 또는 드레인 상에 산화 방지층을 형성하는 단계, 박막 트랜지스터 상에 제1 전극을 형성하는 단계, 제1 전극 상에 발광 소자를 형성하는 단계, 및 발광 소자 상에 제2 전극을 형성하는 단계를 포함하고, 산화 방지층은 구리(Cu) 또는 몰리브덴(Mo)으로 이루어지는 금속층을 포함한다. 기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

발명의 효과

- [0014] 본 발명은 박막 트랜지스터의 소스 및 드레인 상부에 산화막이 형성되는 문제를 해결할 수 있는 전계 발광 표시 장치 및 전계 발광 표시 장치의 제조 방법을 제공할 수 있다.
- [0015] 구체적으로, 본 발명은 전계 발광 표시 장치 내 박막 트랜지스터의 소스 및 드레인 상부에 산화 방지층을 형성 하여 소스 및 드레인 상부의 저항 값이 균일하게 형성되도록 하여 산화막에 의해 제품에 얼룩이 생기는 불량을 방지할 수 있다.
- [0016] 본 발명은 산화 방지층 상부에 금속 산화물로 이루어진 도전성 접착층을 형성하여 산화 방지층과 발광 소자의 애노드 사이의 접착력을 높일 수 있다.
- [0017] 본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도면의 간단한 설명

- [0018] 도 1a은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 일 화소의 구조를 설명하기 위한 개략적인 평면도 이다.
 - 도 1b는 본 발명의 일 실시예에 따른 전계 발광 표시 장치를 설명하기 위한 단면도이다.
 - 도 2a는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 일 화소의 구조를 설명하기 위한 개략적인 평면 도이다.
 - 도 2b는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치를 설명하기 위한 개략적인 단면도들이다.

도 3 내지 도 8은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치를 설명하기 위한 개략적인 단면도들이다. 도 9는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 흐름도이다.

발명을 실시하기 위한 구체적인 내용

- [0019] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
- [0020] 본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
- [0021] 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
- [0022] 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
- [0023] 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
- [0024] 비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한 되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라 서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
- [0025] 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
- [0026] 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
- [0027] 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자 가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
- [0028] 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
- [0029] 도 1a은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 일 화소의 구조를 설명하기 위한 개략적인 평면도 이고, 도 1b는 본 발명의 일 실시예에 따른 전계 발광 표시 장치를 설명하기 위한 단면도이다.
- [0030] 도 1a 및 도 1b를 참조하면, 전계 발광 표시 장치(100)는 기판(110), 기판(110) 상에서 제1 방향으로 연장되도록 배치된 제1 배선(113), 제1 배선(113)과 교차하여 제2 방향으로 연장되도록 배치된 제2 배선(114), 버퍼층 (111), 발광 소자(EL)를 구동하기 위한 박막 트랜지스터(120), 박막 트랜지스터(120)의 게이트 절연층(112), 층간 절연층(130), 패시베이션층(150), 평탄화층(160), 애노드(170), 뱅크(180), 발광 소자(EL) 및 캐소드(190)를 포함한다. 상기 박막 트랜지스터(120)는 LTPS 박막 트랜지스터 또는 산화물 반도체 박막 트랜지스터를 포함한다. 도 1a 및 도 1b에서는 산화물 반도체 박막 트랜지스터를 예로 설명하도록 한다.
- [0031] 기판(110)은 발광 표시 장치(100)의 다양한 구성요소들을 지지하고, 유리 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다.
- [0032] 제1 배선(113)은 박막 트랜지스터(120)에 스캔 신호를 인가하기 위한 스캔 배선이고, 제2 배선(114)은 박막 트랜지스터(120)에 데이터 신호를 인가하기 위한 데이터 배선일 수 있다. 제1 배선(113)과 제2 배선(114)은 교차되어 매트릭스 형태의 화소 영역을 정의한다. 각각의 화소 영역은 발광 소자(EL)가 배치되어 서브 픽셀로서 정

의될 수 있고, 서브 픽셀들 3개 또는 4개는 하나의 단위로 하여 픽셀로 정의될 수 있다.

- [0033] 기판(110)의 전체 표면 위에 버퍼충(111)이 형성된다. 버퍼충(111)은 질화 실리콘(SiNx) 또는 산화 실리콘 (SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다. 버퍼충(111)은 버퍼충(111) 상에 형성되는 충들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행한다. 다만, 버퍼충(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.
- [0034] 버퍼층(111) 상에는 박막 트랜지스터(120)가 형성된다. 박막 트랜지스터(120)는 액티브층(121), 게이트 전극 (122), 소스 전극(123) 및 드레인 전극(124)을 포함한다.
- [0035] 버퍼층(111)과 액티브층(121) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있다. 게이트 절연층(112)에는 박막 트랜지스터(120)의 소스 전극(123) 및 드레인 전극(124) 각각이 액티브층 (121)의 소스 영역 및 드레인 영역 각각에 컨택하기 위한 컨택홀이 형성된다.
- [0036] 게이트 절연충(112) 상부에는 게이트 전극(122)이 배치되고, 게이트 전극(122) 상에 충간 절연충(130)이 배치된다. 충간 절연충(130)은 질화 실리콘(SiNx)으로 이루어질 수 있다. 충간 절연충(130)에는 액티브충(121)의 소스 영역 및 드레인 영역을 노출시키기 위한 컨택홀이 형성된다.
- [0037] 게이트 전극(122)은 제1 배선(113)과 접속되고, 제1 배선(113) 및 게이트 전극(122) 상부에는 박막 트랜지스터 (120)의 소스 전극(123)이 형성되어 제2 배선(114)과 접속될 수 있다. 박막 트랜지스터(120)의 액티브층(121) 및 게이트 전극(122) 위에는 드레인 전극(124)이 형성되어 애노드 전극(170)과 접속될 수 있다. 그러나 이에 한 정되지는 않으며, 캐소드 전극(190)이 드레인 전극(124)과 접속될 수도 있다.
- [0038] 소스 전극(123) 및 드레인 전극(124) 각각은 게이트 절연층(112) 및 충간 절연층(130)에 형성된 컨택홀을 통해 액티브층(121)의 소스 영역 및 드레인 영역 각각에 연결된다. 소스 전극(123) 및 드레인 전극(124) 각각은 티타늄(Ti), 알루미늄(Al)으로 구성된 삼중층으로 형성될 수 있다. 예를 들면, 소스 전극(123) 및 드레인 전극(124) 각각의 상부층과 하부층은 티타늄(Ti)으로 구성되고 상부층과 하부층 사이에 알루미늄(Al)이 형성되어, 티타늄(Ti)/ 알루미늄(Al)/ 티타늄(Ti)과 같은 삼중층으로 형성될 수 있다. 그러나 이에 한정되지는 않으며, 소스 전극(123) 및 드레인 전극(124)은 단일층 또는 이중층으로 형성될 수 있다.
- [0039] 소스 전극(123) 및 드레인 전극(124) 상부에는 산화막 생성을 방지하기 위해 구리(Cu) 또는 몰리브덴(Mo)으로 이루어진 금속층인 산화 방지층(140, 141)이 형성될 수 있다. 이러한 산화 방지층(140, 141)은 소스 전극(123) 및 드레인 전극(124)의 최상부층이 티타늄(Ti) 또는 알루미늄(Al)등의 금속이 사용된 경우, 드라이 예칭 공정 또는 에싱(Ashing) 공정에서 생성되는 산화막의 생성을 방지할 수 있다. 예를 들면, 티타늄(Ti) / 알루미늄(Al) / 티타늄(Ti)과 같은 삼중층으로 형성된 경우, 평탄화층(160)의 컨택홀을 형성하기 위하여 드라이 예칭 공정이나 에싱(Ashing) 공정을 거치게 된다. 이러한 경우, 상부층의 티타늄(Ti)은 드라이 예칭 공정에서 사용되는 육불화황(SF₆) 또는 프레온(CF₄) 등과 같은 가스와 반응하여 TiFx가 생성될 수 있으며, 예싱(Ashing) 공정에서 산소(O₂) 가스에 반응하여 TiO_x 등과 같은 산화막이 생성될 수 있다. 이와 같은 산화막은 절연막으로 작용하여 전계 발광 표시장치의 패널내에 균일하지 못한 저항을 생성시킬수 있다. 따라서, 소스 전극(123) 및 드레인 전극 (124) 상부에 형성되는 산화 방지층(140,141)은 제조 공정에서 TiFx 또는 TiOx등과 같은 산화막이 형성되는 것을 방지하기 위해 형성될 수 있다.
- [0040] 다양한 실시 예에서, 산화 방지층(140, 141)은 도 1a 및 도 1b와 같이 소스 전극(123) 및 드레인 전극(124)의 전면에 형성될 수 있지만, 도 2a 및 도 2b와 같이 드레인 전극(124)과 애노드 전극(170)이 접촉하는 영역에만 형성될 수도 있다. 다양한 실시 예에서, 산화 방지층은 소스 또는 드레인 상에 형성될 수도 있다.
- [0041] 다양한 실시 예에서, 산화 방지층(140, 141)의 상부에는 애노드(170)와의 접착력을 높이기 위해 ITO(Indium tin Oxide) 등의 금속 산화물로 이루어진 도전성 접착층이 더 형성될 수 있다. 이에 관련하여 도 3 및 도 4를 참조하여 설명하도록 한다.
- [0042] 도 3 및 도 4는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치를 설명하기 위한 개략적인 단면도들이다. 도 3을 참조하면 산화 방지층(140, 141)은 산화 방지층(140, 141)의 전면 상부에 ITO 등의 금속 산화물로 이루어진 도전성 접착층(142, 143)이 형성될 수 있다. 도 4를 참조하면, 도전성 접착층(142)은 드레인 전극(124)과 애노드(170)가 접촉하는 영역에 형성된 산화 방지층(140) 상부에 형성될 수도 있다.

- [0043] 다시, 도 1b를 참조하면, 박막 트랜지스터(120)의 상부에는 패시베이션층(150)이 형성된다. 패시베이션층(150)은 박막 트랜지스터(220)를 보호하기 위한 절연층으로, 박막 트랜지스터(120)의 드레인 전극(124)을 노출시키기 위한 컨택홀이 형성된다.
- [0044] 패시베이션층(150) 상에는 평탄화층(160)이 배치된다. 평탄화층(160)은 박막 트랜지스터(120) 상부를 평탄화하기 위한 절연층으로서, 유기물로 이루어질 수 있다. 평탄화층(160)에는 박막 트랜지스터(120)의 드레인 전극 (124)을 노출시키기 위한 컨택홀이 형성된다.
- [0045] 평탄화층(160) 상에는 애노드(170)가 배치되고, 애노드(170)는 박막 트랜지스터(120)의 드레인 전극(124) 상에 형성된 산화 방지층(140)과 평탄화층(160)의 컨택홀을 통해 전기적으로 연결된다. 상기 애노드(170)는 발광 소자(EL)에서 발광된 광을 반사시키기 위한 반사층 및 발광소자(EL)에 정공을 공급하기 위한 투명 도전층을 포함할 수 있다.
- [0046] 애노드(170) 및 평탄화층(160) 상에는 유기물로 이루어지는 뱅크(180)가 배치되고, 뱅크(180) 및 애노드(170) 상에는 발광 소자(EL)가 배치된다. 발광 소자(EL)상에는 캐소드(190)가 배치된다. 그러나 이에 한정되지는 않으며, 평탄화층(160) 상에 캐소드(190)가 배치되고, 평탄화층(160)의 컨택홀을 통해 캐소드(190)가 박막트랜지스터(120)의 드레인 전극(124)과 전기적으로 연결될 경우에는 애노드(170)가 발광소자(EL)상에 배치될 수 있다.
- [0047] 도 5 내지 도 8은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치를 설명하기 위한 개략적인 단면도들이다. 도 5 내지 도 8은 산화물 반도체 박막 트랜지스터를 예로 설명하도록 한다.
- [0048] 도 5 내지 도 8을 참조하면, 전계 발광 표시 장치(100)는 기판(110), 버퍼층(111), 박막 트랜지스터(120), 박막 트랜지스터(120)의 게이트 절연층(112), 패시베이션층(150), 평탄화층(160), 애노드(170), 뱅크(180), 발광 소자(EL) 및 캐소드(190)를 포함한다.
- [0049] 기판(110)은 도 1a 내지 도 1b 및 도 2a 내지 도 2b에서 상술한 바와 같이 전계 발광 표시 장치(100)의 다양한 구성요소들을 지지한다. 기판(110)의 전체 표면 위에는 버퍼층(111)이 형성되고, 버퍼층(111)의 상부에는 박막 트랜지스터(120)가 형성된다.
- [0050] 박막 트랜지스터(120)는 게이트 전극(121), 산화물 반도체로 이루어지는 액티브층(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다.
- [0051] 게이트 절연층(112)은 게이트 전극(121) 및 버퍼층(111) 상에 배치된다.
- [0052] 게이트 절연층(112) 상부에는 금속 산화물로 이루어지는 액티브층(122)이 배치되고, 소스 전극(123) 및 드레인 전극(124) 각각은 액티브층(122)의 양측에 연결된다.
- [0053] 소스 전극(123) 및 드레인 전극(124) 상부에는 도 1a 내지 도 1b에서 상술한 바와 같이 산화 방지층(140, 141) 이 소스 전극(123) 및 드레인 전극(124)의 전면에 형성될 수 있다. 이러한 산화 방지층(140, 141)은 소스 전극 (123) 및 드레인 전극(124)이 SF₆ 또는 CF₄ 등과 같은 가스에 반응하거나 0₂ 가스에 반응하여 TiF_x 또는 TiO_x 등의 균일하지 않은 산화막이 형성되는 것을 방지하기 위해 형성될 수 있다.
- [0054] 도 6을 참조하면, 다양한 실시 예에서 산화 방지층(140)은 도 2a 및 도 2b에서 상술한 바와 같이 드레인 전극 (124)의 일부 영역, 예를 들어 애노드(170)와 접속되는 영역의 상부에 형성될 수 있다. 도 7을 참조하면, 다양한 실시 예에서 산화 방지층(140, 141)은 도 3에서 상술한 바와 같이 산화 방지층(140, 141)의 전면 상부에 ITO 등의 금속 산화물로 이루어진 도전성 접착층(142, 143)이 형성될 수 있다. 이러한 도전성 접착층(142, 143)은 산화 방지층(140, 141)과 애노드(170)간의 접착력을 높이기 위해 형성될 수 있다. 도 8을 참조하면, 다양한 실시 예에서 도전성 접착층(142)은 도 4에서 상술한 바와 같이 드레인 전극(124)의 일부 영역에 형성된 산화 방지층(140) 상부에 형성될 수도 있다.
- [0055] 박막 트랜지스터(120)의 상부에는 패시베이션층(150)이 형성된다. 패시베이션층(150)은 박막 트랜지스터(120)의 드레인 전극(124)을 노출시키기 위한 컨택홀이 형성된다.
- [0056] 패시베이션층(150) 상에는 평탄화층(160)이 배치된다. 평탄화층(160)에는 박막 트랜지스터(120)의 드레인 전극 (124)을 노출시키기 위한 컨택홀이 형성된다.
- [0057] 평탄화충(160) 상에는 애노드(170)가 배치되고, 애노드(170)는 박막 트랜지스터(120)의 드레인 전극(124) 상에 형성된 산화 방지층(141)과 평탄화층(160)의 컨택홀을 통해 전기적으로 연결된다.

- [0058] 애노드(170) 및 평탄화충(160) 상에는 유기물로 이루어지는 뱅크(180)가 배치되고, 뱅크(180) 및 애노드(170) 상에는 발광 소자(EL)가 배치된다. 발광 소자(EL)상에는 캐소드(190)가 배치된다.
- [0059] 도 9는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 흐름도이다.
- [0060] 도 9를 참조하면, 기판위에 박막 트랜지스터가 생성되고(S900), 박막 트랜지스터의 소스 및 드레인(소스 및 드레인 전국) 상부에 산화 방지층이 형성된다(S910). 산화 방지층은 에칭 또는 에싱 공정에서 SF₆ 또는 CF₄ 등과 같은 가스 또는 0₂ 가스의 접촉에 의한 산화물 절연층의 형성을 방지할 수 있다. 이에, 소스 및 드레인과 애노드 사이에 일정한 저항값이 유지되므로, 제품의 얼룩 등과 같은 불량을 줄일 수 있다. 다양한 실시 예에서 산화 방지층 상부에 산화 방지층과 애노드사이의 접착력을 높이기 위한 도전성 접착층이 더 형성될 수 있다.
- [0061] 다음으로, 박막 트랜지스터 상부에 패시베이션층 및 평탄화층이 형성되고(S920), 평탄화층 상부에 애노드, 발광소자 및 캐소드가 형성된다(S930). 애노드는 산화 방지층이 형성된 드레인과 연결되고, 발광소자 상부에는 캐소드가 형성될 수 있다.
- [0062] 본 발명의 다양한 실시예에 따른 전계 발광 표시 장치 및 전계발광 표시 장치의 제조 방법은 박막 트랜지스터의 소스 및 드레인 상부에 산화 방지층을 형성하여 에칭 또는 에싱 공정 시 제품에 얼룩 등의 불량을 발생시키는 산화물 절연층의 생성을 방지할 수 있다.
- [0063] 본 발명의 다양한 실시예에 따른 전계 발광 표시 장치 및 전계 발광 표시 장치의 제조 방법은 산화 방지층 상부에 도전성 접착층을 더 형성하여 산화 방지층과 발광 소자의 애노드 사이의 접착력을 높일 수 있다.
- [0064] 본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.
- [0065] 본 발명의 일 실시예에 따른 전계 발광 표시 장치가 제공된다. 전계 발광 표시 장치는 기판, 소스 및 드레인을 포함하는, 기판 상에 배치된 박막 트랜지스터, 발광 소자, 산화 방지층과 발광 소자 사이에 형성된 제1 전극(예: 애노드) 및 발광 소자 상의 제2 전극(예: 캐소드)을 포함한다. 박막 트랜지스터의 드레인 상부에는 산화 방지층이 배치된다.
- [0066] 본 발명의 또 다른 특징에 따르면, 산화 방지층은 구리(Cu) 또는 몰리브덴(Mo)으로 이루어지는 금속층을 포함한 다.
- [0067] 본 발명의 또 다른 특징에 따르면, 산화 방지층은 소스 및 드레인과 제1 전극이 접촉하는 영역에만 형성된다.
- [0068] 본 발명의 또 다른 특징에 따르면, 산화 방지층의 상부에는 도전성 접착층이 형성되고, 도전성 접착층은 ITO(Indium tin Oxide)로 이루어진다.
- [0069] 본 발명의 또 다른 특징에 따르면, 소스 및 드레인의 최상부층은 티타늄(Ti) 또는 알루미늄(Al)을 포함한다.
- [0070] 본 발명의 또 다른 특징에 따르면, 소스 및 드레인은 티타늄(Ti) / 알루미늄(Al) / 티타늄(Ti)으로 구성된다.
- [0071] 전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 전계 발광 표시 장치 제조 방법은 기판 상에 박막 트랜지스터의 액티브층을 형성하는 단계, 박막 트랜지스터의 액티브층 상에 게이트 절연층을 형성하는 단계, 박막 트랜지스터의 소스 및 드레인을 게이트 절연층 상에 형성하고, 소스 또는 드레인 상에 산화 방지층을 형성하는 단계, 박막 트랜지스터 상에 제1 전극을 형성하는 단계, 제1 전극 상에 발광 소자를 형성하는 단계, 및 발광 소자 상에 제2 전극을 형성하는 단계를 포함하고, 산화 방지층은 구리(Cu) 또는 몰리브덴(Mo)으로 이루어지는 금속층을 포함한다.
- [0072] 본 발명의 또 다른 특징에 따르면, 소스 및 드레인의 최상부층은 티타늄(Ti) 또는 알루미늄(Al)을 포함한다.
- [0073] 본 발명의 또 다른 특징에 따르면, 소스 및 드레인은 티타늄(Ti) / 알루미늄(Al) / 티타늄(Ti)으로 구성된다.
- [0074] 본 발명의 또 다른 특징에 따르면, 산화 방지층은 소스 및 드레인과 제1 전국이 접촉하는 영역에만 형성된다.이 상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 권리범위에 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

부호의 설명

[0075] 100: 전계 발광 표시 장치

110: 기판

113: 제1 배선

114: 제2 배선

120: 박막 트랜지스터

111: 버퍼층

112: 게이트 절연층

121: 액티브층

122: 게이트층

123: 소스 전극

124: 드레인 전극

130: 층간 절연층

140, 141: 산화 방지층

142, 143: 도전성 접착층

150: 패시베이션층

160: 평탄화층


170: 애소드

180: 뱅크


190: 캐소드

EL: 발광 소자


도면1a




도면1b





도면2a





도면2b






















专利名称(译)	电致发光显示装置和制造电致发光显示装置的方法			
公开(公告)号	KR1020190040767A	公开(公告)日	2019-04-19	
申请号	KR1020170131056	申请日	2017-10-11	
[标]申请(专利权)人(译)	乐金显示有限公司			
申请(专利权)人(译)	LG显示器有限公司			
[标]发明人	하재희 권우현			
发明人	하재희 권우현			
IPC分类号	H01L27/15 H01L29/786			
CPC分类号	H01L27/156 H01L29/786			
外部链接	Espacenet			

摘要(译)

提供了一种电致发光显示器和一种制造电致发光显示器的方法。该电致 发光显示装置包括设置在包括衬底,源极和漏极的衬底上的薄膜晶体 管,设置在薄膜晶体管的源极和漏极上方的抗氧化层,薄膜晶体管上的 发光元件,氧化物层和发光元件,第一电极,第二电极在发光元件上。

