



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2019-0048736

(43) 공개일자 2019년05월09일

(51) 국제특허분류(Int. Cl.)

G09G 3/3233 (2016.01)

(52) CPC특허분류

G09G 3/3233 (2013.01)

G09G 2300/0842 (2013.01)

(21) 출원번호 10-2017-0143920

(22) 출원일자 2017년10월31일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

유재성

경기도 파주시 월롱면 엘지로 245

(74) 대리인

특허법인(유한) 대아


전체 청구항 수 : 총 14 항

(54) 발명의 명칭 유기발광표시장치 및 그의 구동방법

(57) 요약

본 발명의 일 실시예는 유기발광소자, 제 1 구동전원을 공급하는 제 1 구동전원라인 및 상기 제 1 구동전원보다 낮은 전위의 제 2 구동전원을 공급하는 제 2 구동전원라인 사이에 상기 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터, 및 상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 1 노드 및 데이터신호를 공급하는 데이터라인 사이에 상호 직렬로 연결되는 제 2 및 제 3 박막트랜지스터를 포함하는 유기발광표시장치를 제공한다. 이러한 유기발광표시장치는 각 화소에 공급되는 구동제어신호의 개수를 줄일 수 있어, 표시패널에 내장된 게이트구동부에 의한 베젤 너비 증가를 방지할 수 있다.

대표도



(52) CPC특허분류
G09G 2330/028 (2013.01)

명세서

청구범위

청구항 1

유기발광소자;

제 1 구동전원을 공급하는 제 1 구동전원라인 및 상기 제 1 구동전원보다 낮은 전위의 제 2 구동전원을 공급하는 제 2 구동전원라인 사이에 상기 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터; 및

상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 1 노드 및 데이터신호를 공급하는 데이터라인 사이에 상호 직렬로 연결되는 제 2 및 제 3 박막트랜지스터를 포함하는 유기발광표시장치.

청구항 2

제 1 항에 있어서,

상기 제 2 박막트랜지스터는 상기 데이터라인 및 상기 제 3 박막트랜지스터 사이에 배치되고,

상기 제 3 박막트랜지스터는 상기 제 2 박막트랜지스터와 상기 제 1 노드 사이에 배치되며,

상기 제 2 및 제 3 박막트랜지스터 중 어느 하나는 제 i 스위칭스캔신호(i 는 1 이상 N 이하의 자연수, N 은 수평라인의 개수)에 기초하여 턴온되고, 다른 나머지 하나는 제 $i+1$ 스위칭스캔신호에 기초하여 턴온되는 유기발광표시장치.

청구항 3

제 2 항에 있어서,

상기 제 1 박막트랜지스터의 게이트전극에 연결된 제 2 노드 및 상기 유기발광소자의 애노드전극에 연결된 제 3 노드 사이에 배치되는 스토리지 커패시터; 및

초기화전원을 공급하는 초기화전원라인 및 상기 제 3 노드 사이에 연결되는 제 4 박막트랜지스터를 더 포함하고,

상기 제 4 박막트랜지스터는 상기 제 i 스위칭스캔신호에 기초하여 턴온되는 유기발광표시장치.

청구항 4

제 3 항에 있어서,

상기 제 1 박막트랜지스터와 상기 제 1 구동전원라인 사이의 제 4 노드 및 상기 제 2 노드 사이에 연결되는 제 5 박막트랜지스터를 더 포함하며,

상기 제 5 박막트랜지스터는 제 i 샘플링스캔신호에 기초하여 턴온되는 유기발광표시장치.

청구항 5

제 4 항에 있어서,

상기 제 1 구동전원라인과 상기 제 4 노드 사이에 연결되고, 제 $i+1$ 에미션신호에 기초하여 턴온하는 제 6 박막트랜지스터; 및

상기 제 1 노드와 상기 제 3 노드 사이에 연결되고, 제 i 에미션신호에 기초하여 턴온하는 제 7 박막트랜지스터

를 더 포함하는 유기발광표시장치.

청구항 6

제 5 항에 있어서,

상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 및 제 7 박막트랜지스터 중 상기 제 1 및 제 5 박막트랜지스터는 산화물반도체물질의 액티브층을 포함하고, 다른 나머지 박막트랜지스터들은 폴리실리콘반도체물질의 액티브층을 포함하는 유기발광표시장치.

청구항 7

제 6 항에 있어서,

상기 산화물반도체물질의 액티브층을 포함하는 박막트랜지스터와 상기 폴리실리콘반도체물질의 액티브층을 포함하는 박막트랜지스터는 서로 다른 도전형의 MOS구조로 이루어지는 유기발광표시장치.

청구항 8

각 화소에 대응하는 유기발광소자를 포함하는 유기발광표시장치를 구동하는 방법에 있어서,

상기 유기발광표시장치는

제 1 구동전원을 공급하는 제 1 구동전원라인 및 상기 제 1 구동전원보다 낮은 전위의 제 2 구동전원을 공급하는 제 2 구동전원라인 사이에 상기 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터;

상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 1 노드 및 데이터신호를 공급하는 데이터라인 사이에 상호 직렬로 연결되는 제 2 및 제 3 박막트랜지스터;

상기 제 1 박막트랜지스터의 게이트전극이 연결된 제 2 노드 및 상기 유기발광소자의 애노드전극에 연결된 제 3 노드 사이에 배치되는 스토리지 커패시터;

초기화전원을 공급하는 초기화전원라인 및 상기 제 3 노드 사이에 연결되는 제 4 박막트랜지스터;

상기 제 1 박막트랜지스터와 상기 제 1 구동전원라인 사이의 제 4 노드 및 상기 제 2 노드 사이에 배치되는 제 5 박막트랜지스터;

상기 제 1 구동전원라인과 상기 제 4 노드 사이에 연결되는 제 6 박막트랜지스터; 및

상기 제 1 노드와 상기 제 3 노드 사이에 연결되는 제 7 박막트랜지스터를 포함하고,

제 1 기간 동안 상기 제 4 박막트랜지스터를 턴온하여 상기 제 3 노드에 상기 초기화전원을 공급하고, 상기 제 5 및 제 6 박막트랜지스터를 턴온하여 상기 제 2 노드에 상기 제 1 구동전원을 공급하는 단계;

제 2 기간 동안 상기 제 2 및 제 3 박막트랜지스터를 턴온하여 상기 제 1 노드에 상기 데이터신호를 공급하는 단계; 및

제 3 기간 동안 상기 제 1, 제 6 및 제 7 박막트랜지스터를 턴온하여, 상기 유기발광소자에 구동전류를 공급하는 단계를 포함하는 유기발광표시장치의 구동방법.

청구항 9

제 8 항에 있어서,

상기 제 2 및 제 3 박막트랜지스터 중 어느 하나는 제 i 스위칭스캔신호(i 는 1 이상 N 이하의 자연수, N 은 수평라인의 개수)에 기초하여 턴온되고, 다른 나머지 하나는 제 $i+1$ 스위칭스캔신호에 기초하여 턴온되며,

상기 제 4 박막트랜지스터는 상기 제 i 스위칭스캔신호에 기초하여 턴온되는 유기발광표시장치의 구동방법.

청구항 10

제 9 항에 있어서,

상기 제 2 및 제 3 박막트랜지스터 중 어느 하나는 상기 제 i 스위칭스캔신호에 기초하여 상기 제 1 및 제 2 기간 동안 상기 제 4 박막트랜지스터와 함께 턴온되고, 다른 나머지 하나는 상기 제 $i+1$ 스위칭스캔신호에 기초하여 상기 제 2 기간 동안 턴온되는 유기발광표시장치의 구동방법.

청구항 11

제 9 항에 있어서,

상기 제 5 박막트랜지스터는 상기 제 4 박막트랜지스터와 상이한 도전형이고,

상기 제 5 박막트랜지스터는 제 i 샘플링스캔신호에 기초하여 상기 제 1 및 제 2 기간 동안 턴온되는 유기발광표시장치의 구동방법.

청구항 12

제 9 항에 있어서,

상기 제 6 박막트랜지스터는 제 $i+1$ 에미션신호에 기초하여 상기 제 1 및 제 3 기간 동안 턴온되고,

상기 제 7 박막트랜지스터는 제 i 에미션신호에 기초하여 상기 제 3 기간 동안 턴온되는 유기발광표시장치의 구동방법.

청구항 13

제 8 항 내지 제 12 항 중 어느 한 항에 있어서,

상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 및 제 7 박막트랜지스터 중 상기 제 1 및 제 5 박막트랜지스터는 산화물반도체물질의 액티브층을 포함하고, 다른 나머지 박막트랜지스터들은 폴리실리콘반도체물질의 액티브층을 포함하는 유기발광표시장치의 구동방법.

청구항 14

제 13 항에 있어서,

상기 산화물반도체물질의 액티브층을 포함하는 박막트랜지스터와 상기 폴리실리콘반도체물질의 액티브층을 포함하는 박막트랜지스터는 서로 다른 도전형의 MOS구조로 이루어지는 유기발광표시장치의 구동방법.

발명의 설명

기술 분야

[0001] 본 발명은 보상회로를 포함하는 액티브 매트릭스 방식의 유기발광표시장치 및 이를 구동하는 방법에 관한 것이다.

배경 기술

- [0003] 표시장치(Display Device)는 TV, 휴대폰, 노트북 및 태블릿 등과 같은 다양한 전자기기에 적용된다. 이에 표시 장치의 박형화, 경량화 및 저소비전력화 등을 개발시키기 위한 연구가 계속되고 있다.
- [0004] 표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.
- [0005] 그 중 유기발광표시장치는 복수의 화소에 대응하는 복수의 유기발광소자를 포함한다. 유기발광소자는 스스로 발광하는 자발광소자이므로, 유기발광표시장치는 액정표시장치에 비해 응답속도가 빠르고, 발광효율, 휘도 및 시야각이 크며, 명암비 및 색재현율이 우수한 장점이 있다.
- [0006] 유기발광표시장치는 복수의 화소를 개별적으로 구동하는 액티브 매트릭스 방식으로 구현될 수 있다.
- [0007] 액티브 매트릭스 방식의 유기발광표시장치에 있어서, 각 화소는 유기발광소자와, 유기발광소자에 구동전류를 공급하는 화소구동회로를 포함하는 것이 일반적이다.
- [0008] 예시적으로, 화소구동회로는 유기발광소자의 휘도에 대응한 데이터신호를 공급하는 스위칭 박막트랜지스터와, 데이터신호에 기초하여 충전되는 스토리지 커패시터와, 데이터신호에 대응하는 크기의 구동전류를 생성하는 구동 박막트랜지스터를 포함할 수 있다. 여기서, 스위칭 박막트랜지스터는 게이트구동부로부터 공급되는 구동제어신호에 기초하여 턴온된다.
- [0009] 한편, 화소 별 휘도 차이를 방지하기 위하여, 복수의 화소의 구동 박막트랜지스터는 문턱전압 및 이동도 등과 같은 전기적 특성이 동일하도록 설계될 필요가 있다. 그러나, 공정조건, 구동 환경 및 구동 시간 등으로 인해, 구동박막트랜지스터의 전기적 특성에 대한 균일도가 저하될 수 있다. 특히, 화소 별로 상이한 구동 스트레스로 인해 구동 박막트랜지스터의 문턱전압이 상이하게 변동될 수 있으며, 그로 인해 화소 별 휘도 차이가 커지고, 얼룩 등의 화질 불량이 유발될 수 있는 문제점이 있다.
- [0010] 이 같은 문제점을 해소하기 위하여, 유기발광표시장치의 각 화소는 구동 박막트랜지스터의 문턱전압 변동으로 인한 화소 별 휘도 차이를 방지하기 위한 보상회로를 더 포함할 수 있다.
- [0011] 예시적으로, 보상회로는 구동 박막트랜지스터의 게이트전극에 연결되는 샘플링 박막트랜지스터와, 스토리지 커패시터를 초기화하기 위한 이니셜 박막트랜지스터를 포함할 수 있다.
- [0012] 이와 같이, 유기발광표시장치의 각 화소가 화소구동회로 및 보상회로를 포함하는 경우, 박막트랜지스터들을 개별적으로 구동하기 위한 서로 다른 복수의 구동제어신호가 각 화소에 공급될 필요가 있다. 이때, 복수의 구동제어신호는 서로 다른 펄스폭(width)이거나, 폴링시점 또는 라이징시점이 연속되거나, 또는 서로 다른 도전형의 박막트랜지스터에 대응될 수 있다.
- [0013] 그리고, 박막트랜지스터의 구동제어신호를 공급하는 게이트구동부는 서로 다른 복수의 구동제어신호에 대응하는 복수의 신호생성블록을 포함해야 한다. 이에, 각 화소에 공급되는 구동제어신호의 개수가 증가될수록 게이트구동부의 구조가 복잡해지는 문제점이 있다.
- [0014] 또한, 게이트구동부가 표시패널에 내장되는 경우, 게이트구동부의 구조가 복잡해질수록 게이트구동부에 할당되는 영역의 너비가 증가되므로, 표시패널의 베젤의 너비를 감소시키는 데에 한계가 있는 문제점이 있다.

발명의 내용

해결하려는 과제

- [0016] 본 발명은 각 화소에 공급되는 구동제어신호의 개수를 감소시킬 수 있는 유기발광표시장치 및 그의 구동방법을 제공하기 위한 것이다.
- [0017] 본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타난 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

과제의 해결 수단

- [0019] 본 발명의 일 예시는 유기발광소자, 제 1 구동전원을 공급하는 제 1 구동전원라인 및 상기 제 1 구동전원보다 낮은 전위의 제 2 구동전원을 공급하는 제 2 구동전원라인 사이에 상기 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터, 및 상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 1 노드 및 데이터신호를 공급하는 데이터라인 사이에 상호 직렬로 연결되는 제 2 및 제 3 박막트랜지스터를 포함하는 유기발광표시장치를 제공한다.
- [0020] 상기 제 2 박막트랜지스터는 상기 데이터라인 및 상기 제 3 박막트랜지스터 사이에 배치되고, 상기 제 3 박막트랜지스터는 상기 제 2 박막트랜지스터와 상기 제 1 노드 사이에 배치되며, 상기 제 2 및 제 3 박막트랜지스터 중 어느 하나는 제 i 스위칭스캔신호(i 는 1 이상 N 이하의 자연수, N 은 수평라인의 개수)에 기초하여 턴온되고, 다른 나머지 하나는 제 $i+1$ 스위칭스캔신호에 기초하여 턴온된다.
- [0021] 상기 유기발광표시장치는 상기 제 1 박막트랜지스터의 게이트전극에 연결된 제 2 노드 및 상기 유기발광소자의 애노드전극에 연결된 제 3 노드 사이에 배치되는 스토리지 커패시터, 및 초기화전원을 공급하는 초기화전원라인 및 상기 제 3 노드 사이에 연결되는 제 4 박막트랜지스터를 더 포함할 수 있다. 여기서, 상기 제 4 박막트랜지스터는 상기 제 i 스위칭스캔신호에 기초하여 턴온된다.
- [0022] 상기 유기발광표시장치는 상기 제 1 박막트랜지스터와 상기 제 1 구동전원라인 사이의 제 4 노드 및 상기 제 2 노드 사이에 연결되는 제 5 박막트랜지스터를 더 포함할 수 있다. 여기서, 상기 제 5 박막트랜지스터는 제 i 샘플링스캔신호에 기초하여 턴온된다.
- [0023] 상기 유기발광표시장치는 상기 제 1 구동전원라인과 상기 제 4 노드 사이에 연결되고, 제 $i+1$ 에미션신호에 기초하여 턴온하는 제 6 박막트랜지스터, 및 상기 제 1 노드와 상기 제 3 노드 사이에 연결되고, 제 i 에미션신호에 기초하여 턴온하는 제 7 박막트랜지스터를 더 포함할 수 있다.
- [0024] 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 및 제 7 박막트랜지스터 중 상기 제 1 및 제 5 박막트랜지스터는 산화물반도체물질의 액티브층을 포함하고, 다른 나머지 박막트랜지스터들은 폴리실리콘반도체물질의 액티브층을 포함할 수 있다. 여기서, 상기 산화물반도체물질의 액티브층을 포함하는 박막트랜지스터와 상기 폴리실리콘반도체물질의 액티브층을 포함하는 박막트랜지스터는 서로 다른 도전형의 MOS구조로 이루어진다.
- [0025] 본 발명의 다른 일 예시는 각 화소에 대응하는 유기발광소자를 포함하는 유기발광표시장치를 구동하는 방법을 제공한다. 상기 유기발광표시장치는 제 1 구동전원을 공급하는 제 1 구동전원라인 및 상기 제 1 구동전원보다 낮은 전위의 제 2 구동전원을 공급하는 제 2 구동전원라인 사이에 상기 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 1 노드 및 데이터신호를 공급하는 데이터라인 사이에 상호 직렬로 연결되는 제 2 및 제 3 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극이 연결된 제 2 노드 및 상기 유기발광소자의 애노드전극에 연결된 제 3 노드 사이에 배치되는 스토리지 커패시터, 초기화전원을 공급하는 초기화전원라인 및 상기 제 3 노드 사이에 연결되는 제 4 박막트랜지스터, 상기 제 1 박막트랜지스터와 상기 제 1 구동전원라인 사이의 제 4 노드 및 상기 제 2 노드 사이에 배치되는 제 5 박막트랜지스터, 상기 제 1 구동전원라인과 상기 제 4 노드 사이에 연결되는 제 6 박막트랜지스터, 및 상기 제 1 노드와 상기 제 3 노드 사이에 연결되는 제 7 박막트랜지스터를 포함한다. 이러한 유기발광표시장치의 구동방법은 제 1 기간 동안 상기 제 4 박막트랜지스터를 턴온하여 상기 제 3 노드에 상기 초기화전원을 공급하고, 상기 제 5 및 제 6 박막트랜지스터를 턴온하여 상기 제 2 노드에 상기 제 1 구동전원을 공급하는 단계, 제 2 기간 동안 상기 제 2 및 제 3 박막트랜지스터를 턴온하여 상기 제 1 노드에 상기 데이터신호를 공급하는 단계, 및 제 3 기간 동안 상기 제 1, 제 6 및 제 7 박막트랜지스터를 턴온하여, 상기 유기발광소자에 구동전류를 공급하는 단계를 포함한다.
- [0026] 상기 제 2 및 제 3 박막트랜지스터 중 어느 하나는 제 i 스위칭스캔신호(i 는 1 이상 N 이하의 자연수, N 은 수평라인의 개수)에 기초하여 턴온되고, 다른 나머지 하나는 제 $i+1$ 스위칭스캔신호에 기초하여 턴온되며, 상기 제 4 박막트랜지스터는 상기 제 i 스위칭스캔신호에 기초하여 턴온된다.
- [0027] 상기 제 2 및 제 3 박막트랜지스터 중 어느 하나는 상기 제 i 스위칭스캔신호에 기초하여 상기 제 1 및 제 2 기간 동안 상기 제 4 박막트랜지스터와 함께 턴온되고, 다른 나머지 하나는 상기 제 $i+1$ 스위칭스캔신호에 기초하여 상기 제 2 및 제 3 기간 동안 턴온된다.

- [0028] 상기 제 5 박막트랜지스터는 상기 제 4 박막트랜지스터와 상이한 도전형이고, 상기 제 5 박막트랜지스터는 제 i 스위칭스캔신호에 기초하여 상기 제 1 및 제 2 기간 동안 턴온된다.
- [0029] 상기 제 6 박막트랜지스터는 제 $i+1$ 에미션신호에 기초하여 상기 제 1 및 제 3 기간 동안 턴온되고, 상기 제 7 박막트랜지스터는 제 i 에미션신호에 기초하여 상기 제 3 기간 동안 턴온된다.

발명의 효과

- [0031] 본 발명의 일 실시예에 따른 유기발광표시장치는 각 화소에 대응하는 유기발광소자, 유기발광소자와 직렬로 연결되는 제 1 박막트랜지스터, 제 1 박막트랜지스터와 유기발광소자 사이의 제 1 노드와 유기발광소자의 구동전류에 대응하는 데이터신호를 공급하는 데이터라인 사이에 연결되는 제 2 및 제 3 박막트랜지스터, 제 1 박막트랜지스터의 게이트전극에 연결된 제 2 노드 및 유기발광소자의 애노드전극에 연결된 제 3 노드 사이에 배치되는 스토리지 커패시터 및 초기화전원을 공급하는 초기화전원라인과 제 3 노드 사이에 연결되는 제 4 박막트랜지스터를 포함한다.
- [0032] 이와 같이, 제 2 및 제 3 박막트랜지스터가 데이터라인과 제 1 노드 사이에 직렬 연결되므로, 제 2 및 제 3 박막트랜지스터가 모두 턴온되는 기간 동안 데이터신호가 제 1 노드에 공급될 수 있다.
- [0033] 그러므로, 제 2 및 제 3 박막트랜지스터 중 어느 하나는 제 4 박막트랜지스터와 함께 제 i 스위칭스캔신호(i 는 1 이상 N 이하의 자연수, N 은 수평라인의 개수)에 기초하여 턴온되고, 다른 나머지 하나는 제 i 스위칭스캔신호와 동일한 펄스폭이면서 폴링시점 또는 라이징시점이 연속되지 않는 구동제어신호인 다음 순차 수평라인의 스위칭스캔신호, 즉 제 $i+1$ 스위칭스캔신호에 기초하여 턴온될 수 있다. 이로써, 데이터신호의 공급을 위한 별도의 구동제어신호가 불필요하므로, 각 화소에 공급되는 구동제어신호의 개수가 감소될 수 있다.
- [0034] 그리고, 구동제어신호의 개수가 감소되는 만큼, 게이트구동부의 복잡도가 감소될 수 있다. 그로 인해 게이트구동부가 표시패널 내에 내장되는 구조에서, 게이트구동부에 의한 표시패널의 베젤의 너비 증가가 방지될 수 있다.

도면의 간단한 설명

- [0036] 도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 나타낸 도면이다.
- 도 2는 본 발명의 일 실시예에 따른 유기발광표시장치에 있어서, 어느 하나의 화소에 대응하는 등가회로를 나타낸 도면이다.
- 도 3은 도 2의 구동제어신호들의 파형을 나타낸 도면이다.
- 도 4, 도 5 및 도 6은 도 3의 이니셜기간, 어드레싱기간 및 에미션기간 동안 하나의 화소에 대응한 등가회로에서의 전류방향을 나타낸 도면이다.
- 도 7은 본 발명의 일 실시예에 따른 도 1의 게이트구동부를 나타낸 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0037] 전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
- [0038] 이하, 본 발명의 일 실시예에 따른 유기발광표시장치 및 그의 구동방법에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
- [0039] 도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 나타낸 도면이다. 도 2는 본 발명의 일 실시예에 따른 유기발광표시장치에 있어서, 어느 하나의 화소에 대응하는 등가회로를 나타낸 도면이다. 도 3은 도 2의 구동제어신호들의 파형을 나타낸 도면이다. 도 4는 본 발명의 일 실시예에 따른 도 1의 게이트구동부를 나타낸 도면이

다. 도 5, 도 6 및 도 7은 도 3의 이니셜기간, 어드레싱기간 및 에미션기간 동안 하나의 화소에 대응한 증가회로에서의 전류방향을 나타낸 도면이다.

- [0040] 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기발광표시장치는 복수의 화소(PXL)를 포함하는 표시패널(10)과, 표시패널(10)의 데이터라인(14)을 구동하는 데이터구동회로(12)와, 표시패널(10)의 스캔라인(15)을 구동하는 게이트구동회로(13)와, 데이터구동회로(12) 및 게이트구동회로(13)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(11)를 포함한다.
- [0041] 표시패널(10)은 상호 교차하는 스캔라인(15)과 데이터라인(14)을 포함한다. 복수의 화소(PXL)에 대응하는 복수의 화소영역은 스캔라인(15)과 데이터라인(14)의 교차영역으로 정의되므로, 표시영역에 매트릭스 형태로 배열된다.
- [0042] 표시패널(10)의 스캔라인(15)은 스위칭스캔신호(SC1)를 공급하는 제 1 스캔라인과, 샘플링스캔신호(SC2)를 공급하는 제 2 스캔라인을 포함한다.
- [0043] 그리고, 표시패널(10)은 복수의 화소(PXL) 중 각 수평라인에 대응하는 에미션신호(EM)를 공급하는 에미션라인과, 제 1 구동전원(VDD)을 공급하는 제 1 구동전원라인과, 제 1 구동전원(VDD)보다 낮은 전위의 제 2 구동전원(VSS)을 공급하는 제 2 구동전원라인과, 초기화전원(VINT)을 공급하는 초기화전원라인을 더 포함한다. 여기서, 초기화전원(VINT)은 유기발광소자의 동작개시전압보다 낮은 전위로 설정된다.
- [0044] 타이밍 컨트롤러(11)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하고, 재정렬된 디지털 비디오 데이터(RGB')를 데이터 구동회로(12)에 공급한다.
- [0045] 그리고, 타이밍 컨트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 공급한다.
- [0046] 데이터 구동회로(12)는 데이터 제어신호(DDC)에 기초하여 재정렬된 디지털 비디오 데이터(RGB')를 아날로그 데이터전압으로 변환한다. 그리고, 데이터 구동회로(12)는 재정렬된 디지털 비디오 데이터(RGB')에 기초하여 각 수평기간 동안 각 수직라인의 화소들에 데이터신호(VDATA)를 공급한다.
- [0047] 게이트 구동회로(13)는 게이트 제어신호(GDC)에 기초하여 각 수평라인에 대응하는 스위칭스캔신호(SC1), 샘플링스캔신호(SC2) 및 에미션신호(EM)를 생성할 수 있다. 이러한 게이트 구동회로(13)는 각 수평라인의 스위칭스캔신호(SC1)를 공급하는 제 1 스캔구동블록(도 7의 131), 각 수평라인의 샘플링스캔신호(SC2)를 공급하는 제 2 스캔구동블록(도 7의 132) 및 각 수평라인의 에미션신호(EM)를 공급하는 에미션구동블록을 포함할 수 있다.
- [0048] 이러한 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식으로, 표시패널(10)의 비표시영역에 배치될 수 있다.
- [0049] 도 2에 도시된 화소는 복수의 화소 중 제 i 번째 수평라인에 배치된 화소들 중 어느 하나이다. 여기서, i는 2보다 크고, N보다 작은 자연수이며, N은 표시패널(도 1의 10)에 포함된 전체 수평라인의 개수이다.
- [0050] 도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기발광표시장치에 있어서, 복수의 화소(PXL) 각각은 유기발광소자(OLED), 제 1 내지 제 7 박막트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 스토리지 커패시터(Cst)를 포함한다.
- [0051] 각 화소(PXL)에 있어서, 제 1, 제 2 및 제 3 박막트랜지스터와 스토리지 커패시터(Cst)는 각 영상프레임 동안 유기발광소자(OLED)에 구동전류를 공급하기 위한 화소구동회로를 구현하고, 나머지 제 4 내지 제 7 박막트랜지스터(T4~T7)는 제 1 박막트랜지스터(T1)의 문턱전압을 보상하기 위한 보상회로를 구현한다.
- [0052] 그리고, 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 및 제 7 박막트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부는 저온성장폴리실리콘반도체물질(LTPS; Low Temperature Poly Silicon)의 액티브층을 포함하는 구조이고, 다른 나머지 일부는 산화물반도체물질(Oxide Semiconductor)의 액티브층을 포함하는 구조이다.
- [0053] 예시적으로, 제 1 박막트랜지스터(T1)는 유기발광소자(OLED)에 공급되는 구동전류를 발생시키는 소자이다. 이에 따라, 제 1 박막트랜지스터(T1)는 이전 영상프레임의 휘도에 따른 문턱전압의 변동폭이 상대적으로 작은 산화물반도체물질의 액티브층을 포함하는 구조로 이루어질 수 있다. 이와 같이 하면, 제 1 박막트랜지스터(T1)의 문턱전압 변동에 따른 복원잔상문제가 방지될 수 있다.

- [0054] 그리고, 제 1 박막트랜지스터(T1)의 문턱전압을 보상하기 위한 제 5 박막트랜지스터(T5)는 누설전류의 크기가 상대적으로 작은 산화물반도체물질의 액티브층을 포함하는 구조로 이루어질 수 있다. 이와 같이 하면, 하나의 영상프레임 동안 제 5 박막트랜지스터(T5)의 누설전류로 인한 휘도의 변동폭이 감소될 수 있다. 이로써, 각 영상프레임의 휘도 변동으로 인해, 저속구동 시 영상프레임의 교체가 시인되는 플리커 불량이 방지될 수 있다.
- [0055] 더불어, 저온성장폴리실리콘반도체물질(LTPS)의 액티브층을 포함하는 박막트랜지스터와 산화물반도체물질(Oxide Semiconductor)의 액티브층을 포함하는 박막트랜지스터는 서로 다른 도전형의 MOS구조로 이루어질 수 있다.
- [0056] 예시적으로, 공정 상 용이성을 위하여, 저온성장폴리실리콘반도체물질(LTPS)의 액티브층을 포함하는 박막트랜지스터는 PMOS로 이루어지고, 산화물반도체물질(Oxide Semiconductor)의 액티브층을 포함하는 박막트랜지스터는 NMOS로 이루어질 수 있다.
- [0058] 유기발광소자(OLED)는 애노드전극과 캐소드전극, 및 이들 사이에 배치되는 유기발광층(미도시)을 포함한다. 예시적으로, 유기발광층은 정공주입층, 정공수송층, 발광층 및 전자수송층을 포함한다. 또는, 유기발광층은 전자수입층을 더 포함할 수 있다.
- [0059] 제 1 박막트랜지스터(T1)는 제 1 구동전원(VDD)을 공급하는 제 1 구동전원라인과 제 1 구동전원(VDD)보다 낮은 전위의 제 2 구동전원(VSS)을 공급하는 제 2 구동전원라인 사이에 유기발광소자(OLED)와 직렬로 연결된다.
- [0060] 제 1 박막트랜지스터(T1)의 게이트전극은 제 2 노드(ND2)를 통해 스토리지 커패시터(Cst)에 연결된다. 제 1 박막트랜지스터(T1)의 제 1 및 제 2 전극(소스전극 및 드레인전극) 중 어느 하나는 제 1 구동전원(VDD)에 대응한 제 4 노드(ND4)에 연결되며, 다른 나머지 하나는 유기발광소자(OLED)에 대응한 제 1 노드(ND1)에 연결된다.
- [0061] 이러한 제 1 박막트랜지스터(T1)는 스토리지 커패시터(Cst)로부터 공급되는 턴온신호에 기초하여 턴온하면, 유기발광소자(OLED)를 위한 구동전류를 공급한다.
- [0062] 제 2 및 제 3 박막트랜지스터(T2, T3)는 제 1 박막트랜지스터(T1)과 유기발광소자(OLED) 사이의 제 1 노드(ND1) 및 데이터신호(VDATA)를 공급하는 데이터라인 사이에 상호 직렬로 연결된다.
- [0063] 구체적으로, 제 2 박막트랜지스터(T2)는 데이터라인과 제 3 박막트랜지스터(T3) 사이에 배치되고, 제 3 박막트랜지스터(T3)는 제 2 박막트랜지스터(T2)와 제 1 노드(ND1) 사이에 배치된다.
- [0064] 이러한 제 2 및 제 3 박막트랜지스터(T2, T3) 중 어느 하나(도 2의 제 3 박막트랜지스터(T3))는 제 i 스위칭스캔신호(SC1(i))(i는 1 이상 N 이하의 자연수, N은 수평라인의 개수)에 기초하여 턴온되고, 다른 나머지 하나(도 2의 제 2 박막트랜지스터(T2))는 제 i+1 스위칭스캔신호(SC1(i+1))에 기초하여 턴온된다.
- [0065] 예시적으로, 제 3 박막트랜지스터(T3)는 제 i 번째 수평라인에 대응하는 제 i 스위칭스캔신호(SC1(i))에 기초하여 턴온되고, 제 2 박막트랜지스터(T2)는 제 i 번째 수평라인보다 후단인 제 i+1 수평라인에 대응하는 제 i+1 스위칭스캔신호(SC1(i+1))에 기초하여 턴온된다.
- [0066] 이러한 제 2 및 제 3 박막트랜지스터(T2, T3)가 모두 턴온되면, 제 1 노드(ND1)에 데이터신호(VDATA)가 공급된다.
- [0067] 스토리지 커패시터(Cst)는 제 1 박막트랜지스터(T1)의 게이트전극에 연결된 제 2 노드(ND2) 및 유기발광소자(OLED)의 애노드전극에 연결된 제 3 노드(ND3) 사이에 배치된다.
- [0068] 제 4 박막트랜지스터(T4)는 초기화전원(VINT)을 공급하는 초기화전원라인 및 제 3 노드(ND3) 사이에 연결된다. 제 4 박막트랜지스터(T4)는 제 2 및 제 3 박막트랜지스터(T2, T3) 중 어느 하나와 마찬가지로, 제 i 번째 수평라인에 대응하는 제 i 스위칭스캔신호(SC1(i))에 기초하여 턴온된다.
- [0069] 즉, 제 2 및 제 3 박막트랜지스터(T2, T3) 중 어느 하나와 제 4 박막트랜지스터(T4)에 대응하는 구동제어신호는 제 i 스위칭스캔신호(SC1(i))로 공유된다.
- [0070] 제 4 박막트랜지스터(T4)는 제 i 스위칭스캔신호(SC1(i))에 기초하여 턴온되면, 제 3 노드(ND3)에 초기화전원(VINT)을 공급한다.
- [0071] 제 5 박막트랜지스터(T5)는 제 4 노드(ND4) 및 제 2 노드(ND2) 사이에 연결된다. 여기서, 제 2 노드(ND2)는 제 1 박막트랜지스터(T1)의 게이트전극에 연결되고, 제 4 노드(ND4)는 제 1 박막트랜지스터(T1)의 제 1 및 제 2 전

극 중 제 1 구동전원(VDD)에 대응한 어느 하나에 연결된다. 이에 따라, 제 5 박막트랜지스터(T5)는 제 1 박막트랜지스터(T1)의 문턱전압을 보상하기 위한 것이다.

- [0072] 이러한 제 5 박막트랜지스터(T5)는 제 i 샘플링스캔신호(SC2(i))에 기초하여 턴온된다.
- [0073] 더불어, 제 5 박막트랜지스터(T5)는 제 3 및 제 4 박막트랜지스터(T4)와 동일한 기간 동안 턴온된다. 그러나, 제 5 박막트랜지스터(T5)는 제 3 및 제 4 박막트랜지스터(T4)와 상이한 도전형의 MOS구조로 이루어짐에 따라, 제 5 박막트랜지스터(T5)에 대응하는 구동제어신호는 제 3 및 제 4 박막트랜지스터(T4)에 대응하는 구동제어신호(즉, 제 i 스위칭스캔신호(SC1(i)))와 별개로 공급되어야 한다. 이에, 제 5 박막트랜지스터(T5)에 대응하는 구동제어신호는 제 i 스위칭스캔신호(SC1(i))와 별개인 제 i 샘플링스캔신호(SC2(i))로 마련된다.
- [0074] 제 6 박막트랜지스터(T6)는 제 1 구동전원(VDD)을 공급하는 제 1 구동전원라인과 제 4 노드(ND4) 사이에 연결된다. 이러한 제 6 박막트랜지스터(T6)는 제 $i+1$ 번째 수평라인에 대응하는 제 $i+1$ 에미션신호(EM($i+1$)))에 기초하여 턴온되면, 제 4 노드(ND4)에 제 1 구동전원(VDD)을 공급한다.
- [0075] 제 7 박막트랜지스터(T7)는 제 1 노드(ND1)과 제 3 노드(ND3) 사이에 연결된다. 이러한 제 7 박막트랜지스터(T7)는 제 i 번째 수평라인에 대응하는 제 i 에미션신호(EM(i)))에 기초하여 턴온되면, 제 1 박막트랜지스터(T1)에 의한 구동전류를 유기발광소자(OLED)에 공급하는 전류경로를 발생시킨다.
- [0076] 도 3 및 도 4에 도시한 바와 같이, 각 영상프레임의 이니셜 기간(Initial) 동안 제 i 스위칭스캔신호(SC1(i)), 제 i 샘플링스캔신호(SC2(i)) 및 제 $i+1$ 에미션신호(EM($i+1$)))는 각각의 턴온레벨로 공급된다. 예시적으로, 스위칭스캔신호(SC1) 및 에미션신호(EM)의 턴온레벨은 PMOS 트랜지스터에 대응하는 로우레벨일 수 있고, 샘플링스캔신호(SC2)의 턴온레벨은 NMOS 트랜지스터에 대응하는 하이레벨일 수 있다.
- [0077] 이때, 제 3 및 제 4 박막트랜지스터(T3, T4)는 제 i 스위칭스캔신호(SC1(i)))에 기초하여 턴온된다. 이로써, 턴온된 제 4 박막트랜지스터(T4)를 통해 제 3 노드(ND3)에 초기화전원(VINT)이 공급된다.
- [0078] 그리고, 제 i 샘플링스캔신호(SC2(i)))에 의해 턴온된 제 5 박막트랜지스터(T5) 및 제 $i+1$ 에미션신호(EM($i+1$)))에 의해 턴온된 제 6 박막트랜지스터(T6)를 통해 제 2 노드(ND2)에 제 1 구동전원(VDD)과 제 1 박막트랜지스터(T1)의 문턱전압(V_{th}) 간의 차전압($VDD-V_{th}$)이 공급된다.
- [0079] 그리고, 턴온된 제 5 박막트랜지스터(T5)에 의해, 제 1 박막트랜지스터(T1)의 게이트전극의 전위가 문턱전압(V_{th})에 인접하게 되므로, 제 1 박막트랜지스터(T1)가 턴온된다.
- [0080] 이어서, 도 3 및 도 5에 도시한 바와 같이, 각 영상프레임의 어드레싱 기간(Addressing) 동안 제 $i+1$ 에미션신호(EM($i+1$)))는 턴오프레벨로 공급되고, 제 i 스위칭스캔신호(SC1(i))) 및 제 i 샘플링스캔신호(SC2(i)))는 턴온레벨로 유지되며, 제 $i+1$ 스위칭스캔신호(SC1($i+1$)))는 턴온레벨로 공급된다.
- [0081] 이때, 턴온상태를 유지한 제 4 박막트랜지스터(T4)를 통해, 제 3 노드(ND3)에 초기화전원(VINT)의 공급이 유지된다.
- [0082] 그리고, 턴온레벨의 제 i 스위칭스캔신호(SC1(i))) 및 제 $i+1$ 스위칭스캔신호(SC1($i+1$)))에 의해 턴온되는 제 2 및 제 3 박막트랜지스터(T2, T3)를 통해, 제 1 노드(ND1)에 데이터신호(VDATA)가 공급된다.
- [0083] 또한, 제 6 박막트랜지스터(T6)는 턴오프되고, 제 5 박막트랜지스터(T5) 및 제 1 박막트랜지스터(T1)는 턴온상태이다. 그러므로, 턴온된 제 1 및 제 5 박막트랜지스터(T1, T5)를 경유하는 전류경로를 통해, 제 2 노드(ND2)에 데이터신호(VDATA)와 제 1 박막트랜지스터(T1)의 문턱전압(V_{th}) 간의 차전압($VDATA-V_{th}$)이 공급된다.
- [0084] 이에, 제 2 노드(ND2)의 전위는 초기화 기간(Initial)에서의 전압($VDD-V_{th}$)에서 어드레싱 기간(Addressing)에서 공급되는 전압($VDATA-V_{th}$)만큼 차감된다.
- [0085] 그리고, 스토리지 커패시터(Cst)에 제 2 노드(ND2)와 제 3 노드(ND3) 간의 차전압($VDD-VDATA$)이 충전된다.
- [0086] 이후, 도 3 및 도 6에 도시한 바와 같이, 각 영상프레임의 에미션 기간(Emission) 동안 제 i 스위칭스캔신호(SC1(i))), 제 $i+1$ 스위칭스캔신호(SC1($i+1$))) 및 제 i 샘플링스캔신호(SC2(i)))는 턴오프레벨로 공급되고, 제 i 에미션신호(EM(i))) 및 제 $i+1$ 에미션신호(EM($i+1$)))는 턴온레벨로 공급된다.
- [0087] 이때, 턴온되는 제 6 박막트랜지스터(T6), 제 1 박막트랜지스터(T1) 및 제 7 박막트랜지스터(T7)를 포함하는 전류경로를 통해, 유기발광소자(OLED)에 구동전류가 공급된다. 이때, 구동전류의 크기는 데이터신호(VDATA)에 대응한다.

- [0089] 이상과 같이, 본 발명의 일 실시예에 따르면, 각 화소는 데이터신호(VDATA)를 공급하는 데이터라인과 제 1 박막 트랜지스터(T1) 사이에 상호 직렬로 연결된 제 2 및 제 3 박막트랜지스터(T2, T3)를 배치한다.
- [0090] 제 2 및 제 3 박막트랜지스터(T2, T3) 중 어느 하나(제 3 박막트랜지스터(T3))에 대응한 구동제어신호는, 초기화 기간(Initial) 및 어드레싱 기간(Addressing) 동안 턴온되는 제 4 박막트랜지스터(T4)에 대응한 제 i 스위칭스캔신호(SC1(i))로 선택될 수 있다.
- [0091] 그리고, 본 발명의 일 실시예에 따르면, 각 영상 프레임은 어드레싱 기간(Addressing)과 에미션 기간(Emission) 사이의 홀딩기간(Holding)을 더 포함할 수 있다.
- [0092] 이에 따라, 제 2 및 제 3 박막트랜지스터(T2, T3) 중 다른 나머지 하나(제 2 박막트랜지스터(T2))를 어드레싱 기간(Addressing)에 턴온시키기 위한 구동제어신호는 제 i 스위칭스캔신호(SC1(i))와 동일한 펄스폭을 갖는 제 i+1 스위칭스캔신호(SC1(i+1))로 선택될 수 있다.
- [0093] 이로써, 각 영상 프레임 중 어드레싱 기간(Addressing)에만 턴온레벨이 되는 제 2 및 제 3 박막트랜지스터(T2, T3) 중 다른 나머지 하나(제 2 박막트랜지스터(T2))에 대응하는 구동제어신호를 각 화소에 별도로 공급할 필요가 없는 장점이 있다.
- [0094] 그리고, 홀딩기간(Holding)에 의해, 어드레싱 기간(Addressing)에 턴오프레벨이 되는 제 6 박막트랜지스터(T6)에 대응하는 구동제어신호를 제 i 에미션신호(EM(i))와 동일한 펄스폭을 갖는 제 i+1 에미션신호(EM(i+1))로 선택할 수 있다. 이로써, 각 영상 프레임 중 어드레싱 기간(Addressing)에만 턴오프레벨이 되는 제 6 박막트랜지스터(T6)에 대응하는 구동제어신호를 별도로 공급할 필요가 없는 장점이 있다.
- [0095] 따라서, 본 발명의 일 실시예에 따르면, 서로 다른 블록에 의해 생성되어야 하는 구동제어신호의 개수가 세 개로 감소될 수 있으므로, 게이트구동부의 구조가 더욱 단순화될 수 있는 장점이 있다.
- [0096] 즉, 도 7에 도시한 바와 같이, 게이트구동부(13)는 각 수평라인의 스위칭스캔신호(SC1)를 공급하는 제 1 스캔구동블록(131), 각 수평라인의 샘플링스캔신호(SC2)를 공급하는 제 2 스캔구동블록(132) 및 각 수평라인의 에미션신호(EM)를 공급하는 에미션구동블록(133)을 포함한다.
- [0097] 이때, 제 i+1 번째 수평라인에 대응하는 제 i+1 스위칭스캔신호(SC1(i+1))는 제 i 번째 수평라인의 화소(PXL(i)) 및 제 i+1 번째 수평라인의 화소(PXL(i+1))에 공급된다.
- [0098] 마찬가지로, 제 i+1 번째 수평라인에 대응하는 제 i+1 에미션신호(EM(i+1))는 제 i 번째 수평라인의 화소(PXL(i)) 및 제 i+1 번째 수평라인의 화소(PXL(i+1))에 공급된다.
- [0099] 앞서 언급한 바와 같이, 각 화소(PXL)에서 어드레싱 기간(Addressing)에만 턴온레벨이 되는 제 2 및 제 3 박막트랜지스터(T2, T3) 중 다른 나머지 하나(제 2 박막트랜지스터(T2))에 대응하는 구동제어신호는 제 i+1 번째 수평라인에 대응하는 제 i+1 스위칭스캔신호(SC1(i+1))로 선택된다. 그리고, 어드레싱 기간(Addressing)에만 턴오프레벨이 되는 제 6 박막트랜지스터(T6)에 대응하는 구동제어신호는 제 i+1 번째 수평라인에 대응하는 제 i+1 에미션신호(EM(i+1))로 선택된다. 이로써, 게이트 구동부(13)는 어드레싱 기간(Addressing)에만 턴온레벨이 되는 제 2 및 제 3 박막트랜지스터(T2, T3) 중 다른 나머지 하나(제 2 박막트랜지스터(T2))에 대응되는 구동제어신호와, 제 6 박막트랜지스터(T6)에 대응하는 구동제어신호를 공급하기 위한 별도의 블록을 구비할 필요가 없다. 그러므로, 게이트 구동부(13)의 구조가 단순해질 수 있다. 그로 인해, 게이트 구동부(13)의 배치를 위해 할당되는 면적이 감소될 수 있으므로, 표시패널(10)에 내장되는 게이트 구동부(13)로 인한 베젤의 너비 증가가 방지될 수 있다.
- [0101] 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

부호의 설명

[0103]

10: 표시패널 PLX: 화소

12: 데이터구동부 13: 게이트구동부

11: 타이밍 컨트롤러

VDD, VSS: 제 1, 제 2 구동전원

VINT: 초기화전원 SC1: 스위칭스캔신호

SC2: 샘플링스캔신호 EM: 에미션신호


VDATA: 데이터신호 OLED: 유기발광소자

Cst: 스토리지 커패시터


ND1, ND2, ND3, ND4: 제 1, 제 2, 제 3, 제 4 노드

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



专利名称(译)	OLED显示器及其驱动方法		
公开(公告)号	KR1020190048736A	公开(公告)日	2019-05-09
申请号	KR1020170143920	申请日	2017-10-31
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	유재성		
发明人	유재성		
IPC分类号	G09G3/3233		
CPC分类号	G09G3/3233 G09G2300/0842 G09G2330/028		
外部链接	Espacenet		

摘要(译)

根据本发明的实施例，有机发光二极管设置在有机发光二极管，用于提供第一驱动功率的第一驱动电源线和用于提供具有比第一驱动功率低的电势的第二驱动功率的第二驱动电源线之间。与器件串联连接的第一薄膜晶体管，以及在第一薄膜晶体管和有机发光器件之间的第一节点与提供数据信号的数据线之间串联连接的第二节点和第三薄膜晶体管。提供了一种有机发光显示装置。这种有机发光显示装置可以减少提供给每个像素的驱动控制信号的数量，从而防止边框宽度被显示面板中包括的栅极驱动器增加。

