(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2010-0091897
(43) 공개일자 2010년08월19일

(51) Int. Cl.
H01L 51/52 (2006.01) *H05B 33/22* (2006.01)
(21) 출원번호 10-2010-0008982
(22) 출원일자 2010년02월01일
심사청구일자 없음
(30) 우선권주장
JP-P-2009-028050 2009년02월10일 일본(JP)

(71) 출원인
소니 주식회사
일본국 도쿄도 미나토쿠 코난 1-7-1
(72) 발명자
타모노키 신야
일본 도쿄도 미나토쿠 코난 1-7-1 소니 주식회사 내
사가와 히로시
일본 도쿄도 미나토쿠 코난 1-7-1 소니 주식회사 내
(74) 대리인
최달용

전체 청구항 수 : 총 9 항

(54) 표시 장치, 표시 장치의 제조 방법, 전자기기

(57) 요 약

표시 장치는: 복수의 화소부를 구비하는 표시 영역과; 상기 표시 영역의 외측으로부터 상기 표시 영역내의 각 화소부에 배치되고, 상기 화소부 각각을 구동하는 신호를 전송하는 배선과; 상기 표시 영역의 외측에 마련되고, 상기 배선과 도통하는 동안 상기 배선에 신호를 제공하는 입력부로서 기능하는 접속 패드와; 상기 표시 영역의 외측에서 상기 배선의 도중에 마련되는 스위치 소자; 및 상기 스위치 소자를 차광하며, 상기 접속 패드와 도통하는 동안 상기 접속 패드를 피복하도록 형성되는 차광용 피복부를 포함한다.

대 표 도



특허청구의 범위

청구항 1

복수의 화소부를 구비하는 표시 영역과;

상기 표시 영역의 외측으로부터 상기 표시 영역내의 각 화소부에 배치되고, 상기 화소부 각각을 구동하는 신호를 전송하는 배선과;

상기 표시 영역의 외측에 마련되고, 상기 배선과 도통하는 동안 상기 배선에 신호를 제공하는 입력부로서 기능하는 접속 패드와;

상기 표시 영역의 외측에서 상기 배선의 도중에 마련되는 스위치 소자; 및

상기 스위치 소자를 차광하며, 상기 접속 패드와 도통하는 동안 상기 접속 패드를 피복하도록 형성되는 차광용 피복부를 포함하는 것을 특징으로 하는 표시 장치.

청구항 2

제 1항에 있어서,

상기 화소부 각각은 애노드 전극과 캐소드 전극 사이에 배치되는 유기전계발광층을 포함하고,

상기 차광용 피복부는 상기 애노드 전극과 동일 재료로 이루어지는 것을 특징으로 하는 표시 장치.

청구항 3

제 1항에 있어서,

상기 스위치 소자는 상기 화소부 각각을 구동하는 트랜지스터를 보호하는 소자인 것을 특징으로 하는 표시 장치.

청구항 4

제 1항에 있어서,

상기 스위치 소자는 상기 화소부 각각을 구동하는 트랜지스터의 동작 검사가 수행될 때 사용되는 소자인 것을 특징으로 하는 표시 장치.

청구항 5

제 1항에 있어서,

상기 배선은 상기 화소부 각각을 구동하는 트랜지스터를 순차적으로 선택하기 위한 주사선인 것을 특징으로 하는 표시 장치.

청구항 6

제 1항에 있어서,

상기 배선은 상기 화소부 각각을 구동하는 트랜지스터에 전원전압의 제어 신호를 제공하는 전원제어선인 것을 특징으로 하는 표시 장치.

청구항 7

제 1항에 있어서,

상기 배선은 상기 화소부 각각을 구동하는 트랜지스터에 표시를 위한 신호를 제공하는 신호선인 것을 특징으로 하는 표시 장치.

청구항 8

기판상의 화소마다 트랜지스터를 형성하는 공정과;

상기 트랜지스터를 제1절연막으로 피복하고 상기 제1절연막의 표면을 평탄화하는 공정과;

상기 제1절연막 위의 인접하는 모든 두 화소의 사이에, 각 화소의 개구부를 규정하는 제2절연막을 형성하는 공정과;

상기 제2절연막으로 구성되는 각 화소의 개구부에 애노드 전극을 형성하는 공정과;

상기 애노드 전극 위에 유기전계발광층을 형성하는 공정; 및

상기유기전계발광층 위에 캐소드 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.

청구항 9

본체 케이싱에 마련되는 표시 장치를 포함하는 전자기기에 있어서,

상기 표시 장치는:

복수의 화소부를 구비하는 표시 영역과;

상기 표시 영역의 외측으로부터 상기 표시 영역내의 각 화소부에 배치되고, 상기 화소부 각각을 구동하는 신호를 전송하는 배선과;

상기 표시 영역의 외측에 마련되고, 상기 배선과 도통하는 동안 상기 배선에 신호를 제공하는 입력부로서 기능하는 접속 패드와;

상기 표시 영역의 외측에서 상기 배선의 도중에 마련되는 스위치 소자; 및

상기 스위치 소자를 차광하며, 상기 접속 패드와 도통하는 동안 상기 접속 패드를 피복하도록 형성되는 차광용 피복부를 포함하는 것을 특징으로 하는 전자기기.

명 세 서

기 술 분 야

[0001] 본 발명은, 표시 장치, 표시 장치의 제조 방법, 전자기기에 관한 것이다. 상세하게는, 제조 공정 중의 처리에서 화소의 전극 표면에 악영향을 주지 않는 표시 장치, 표시 장치의 제조 방법, 및 전자기기에 관한 것이다.

배 경 기 술

[0002] 예를 들면, 일본 특개 2008-257086호 공보에 설명된 유기 EL(Electro Luminescence) 패널은, 유기전계발광층 등이 증착된 각각의 화소에, 패널의 옆측 또는 상하측에서 금속배선을 경유해서 전류를 공급함으로써 영상을 표시한다. 유기 EL패널은 대형화에 따라 화소의 필요 휘도가 상승하기 때문에, 공급하는 전류가 증가한다.. 또한 1개의 배선 길이가 길어지기 때문에 배선 저항이 증가하고, 전류 공급단으로부터의 전압 강하가 커진다.

[0003] 이 전압 강하에 의해, 휘도 얼룩의 발생이나 소비전력의 증가라는 문제가 나타나므로, 전압 강하 억제를 위해 전류금속층에는 저저항의 재료를 사용할 수 있다. 저저항인 금속은, 예를 들면 알루미늄(Al), 동(Cu), 금(Au), 은(Ag)을 들 수 있다. 이들 후보 중에서, Cu는 배선 형성이 매우 어렵고, Au, Ag은 고가라는 문제를 가지기 때문에, 저저항 배선용 금속으로서는 Al이 많이 사용된다.

[0004] Al은 습식 에칭, 드라이에칭 어느 쪽도 가능하며, 또한 저렴하다. 그러나, Al배선을 단층에서 사용했을 경우에는 힐록, 스파이크 등의 불량발생이 걱정된다.

[0005] 여기서, "힐록"이란, 제조 프로세스의 열이력에 의해 배선 표면에 발생하는 반구 모양 돌기물이며, 스파이크란, Al이 실리콘(Si)과 접촉한 상태에서 열처리되면 Si내에 Al이 진입하는 현상이다.

[0006] 이들 불량에 대한 대책으로서, 열에 강한 고융점 금속으로 배선을 끼우는 적층 구조로 하는 것이 고려된다. 그 결과, Al을 전류 공급 금속층으로서 사용했을 경우의 상부금속층의 표면은, 힐록, 스파이크에 대한 대응을 목적으로 한 금속층이 나타난다.

[0007] 또한, 상기 전류 공급 금속층에 의해 흘러 온 전류는, 화소의 전극을 경유해 유기전계발광층에 주입된다. 따라서, 화소의 전극은 유기전계발광층으로 전류를 주입할 수 있는 특징을 가져야만 하고, 보통, 정공 주입 전극으

로서 일함수가 높은 ITO(Indium Tin Oxide) 등이 사용된다. 그 결과, 화소의 전극으로서 사용할 수 있는 금속층 표면에는, 유기전계발광층으로의 정공 주입 능력이 높은 금속이 나타나게 된다.

발명의 내용

해결하려는 과제

[0008] 여기에서, 화소의 개구부를 규정하는 절연막(개구부 규정 절연막)은, 감광성 수지를 도포하고, 노광, 박리(현상)의 공정을 통해 형성된다. 이 개구부 규정 절연막의 박리시, 애노드 전극과 외부 배선(예를 들면 플렉시블 케이블)과의 접속용의 패드부가 동시에 박리액에 담궈지는 것으로 전지 부식 반응이 일어나서, 애노드 전극의 표면성을 악화킨다. 애노드 전극의 표면성이 악화하면 반사율의 저하를 초래하고, 화소의 휘도의 저하를 발생시킨다.

[0009] 본 발명은, 제조 공정 중의 처리에서 화소의 전극에 악영향을 주지 않도록 하는 기술을 제공하는 것이 그 목적이다.

과제의 해결 수단

[0010] 본 발명의 실시예에 따르면, 표시 장치가 제공되는데, 상기 표시 장치는: 복수의 화소부를 구비하는 표시 영역과; 상기 표시 영역의 외측으로부터 상기 표시 영역내의 각 화소부에 배치되고, 상기 화소부 각각을 구동하는 신호를 전송하는 배선과; 상기 표시 영역의 외측에 마련되고, 상기 배선과 도통하는 동안 상기 배선에 신호를 제공하는 입력부로서 기능하는 접속 패드와; 상기 표시 영역의 외측에서 상기 배선의 도중에 마련되는 스위치 소자; 및 상기 스위치 소자를 차광하며, 상기 접속 패드와 도통하는 동안 상기 접속 패드를 피복하도록 형성되는 차광용 피복부를 포함한다.

[0011] 본 발명의 다른 실시예에 따르면, 상기 상술된 표시 장치를 구비하는 본체 케이싱을 갖는 전자기기가 마련된다.

[0012] 이러한 본 발명에서는, 스위치 소자를 차광하는 차광용 피복부가, 배선과 도통하는 접속 패드와 도통하는 동안 접속 패드를 피복하도록 마련된다. 따라서, 접속 패드의 표면을 차광용 피복부로 보호할 수 있다.

[0013] 여기에서, 화소부가 애노드 전극과 캐소드 전극 사이에 배치되는 유기전계발광층을 포함하는 경우, 차광용 피복부를 애노드 전극과 동일 재료로 형성함으로써, 애노드 전극이 노출한 상태에서의 현상 공정에서 전지 효과의 발생을 방지할 수 있다.

[0014] 본 발명의 또 다른 실시예에 따르면, 표시 장치의 제조 방법이 제공되는데, 상기 제조 방법은: 기판상의 화소마다 트랜지스터를 형성하는 공정과; 상기 트랜지스터를 제1절연막으로 피복하고 상기 제1절연막의 표면을 평탄화하는 공정과; 상기 제1절연막 위의 인접하는 모든 두 화소의 사이에, 각 화소의 개구부를 규정하는 제2절연막을 형성하는 공정과; 상기 제2절연막으로 구성되는 각 화소의 개구부에 애노드 전극을 형성하는 공정과; 상기 애노드 전극 위에 유기전계발광층을 형성하는 공정; 및 상기유기전계발광층 위에 캐소드 전극을 형성하는 공정을 포함한다.

[0015] 이러한 본 발명에서는, 각 화소의 개구부를 규정하는 제2절연막을 형성한 후, 그 개구부에 애노드 전극을 형성하기 때문에, 제2절연막을 형성할 때의 공정에서의 영향을 애노드 전극에 주지 않도록 할 수 있다.

발명의 효과

[0016] 본 발명에 의하면, 제조 공정 중의 처리에서 화소의 전극에 악영향을 주지 않도록 할 수 있고, 화소의 표시 성능을 열화시키지 않도록 하는 것이 가능해 진다.

도면의 간단한 설명

[0017] 도 1은 본 실시예에 관한 표시 장치의 평면 구성을 설명하는 도면.

도 2는 본 실시예에 관한 표시 장치의 주요부의 회로 구성을 설명하는 도면이다.

도 3은 보호 회로의 구성의 일례를 설명하는 패턴 배치도.

도 4는 테스트 스위치 회로의 구성의 일례를 설명하는 패턴 배치도면이다.

도 5는 본 실시예에 관한 표시 장치의 보호 회로 부분에 있어서의 차광용 피복부를 설명하는 패턴 배치도.

도 6은 본 실시예에 관한 표시 장치의 테스트 스위치 회로 부분에 있어서의 차광용 피복부를 설명하는 패턴 배치도.

도 7은 도 6에 있어서의 A-A'선 단면도면이다.

도 8은 도 6에 있어서의 B-B'선 단면도면이다.

도 9는 차광용 피복부의 평면 구성을 설명하는 도면.

도 10은 차광용 피복부의 다른 예를 설명하는 평면도.

도 11은 본 실시예에 영향을 미치는 표시 장치의 제조 방법을 순차적으로 설명하는 모식단면도(그 1).

도 12는 본 실시예에 영향을 미치는 표시 장치의 제조 방법을 순차적으로 설명하는 모식단면도(그 2).

도 13은 본 실시예에 영향을 미치는 표시 장치의 제조 방법을 순차적으로 설명하는 모식단면도(그 3).

도 14는 본 실시예에 영향을 미치는 표시 장치의 제조 방법을 순차적으로 설명하는 모식단면도(그 4).

도 15는 본 실시예에 영향을 미치는 표시 장치의 제조 방법의 다른 예를 순차적으로 설명하는 모식단면도(그 1).

도 16은 본 실시예에 영향을 미치는 표시 장치의 제조 방법의 다른 예를 순차적으로 설명하는 모식단면도(그 2).

도 17은 본 실시예에 영향을 미치는 표시 장치의 제조 방법의 다른 예를 순차적으로 설명하는 모식단면도(그 3).

도 18은 플랫형의 모듈 형상의 예를 도시하는 모식도.

도 19는 본 실시예가 적용되는 텔레비젼을 도시하는 사시도.

도 20은 본 실시예가 적용되는 디지털 카메라를 도시하는 사시도.

도 21은 본 실시예가 적용되는 노트북 PC를 도시하는 사시도.

도 22는 본 실시예가 적용되는 비디오 카메라를 도시하는 사시도.

도 23는 본 실시예가 적용되는 휴대 단말장치, 예를 들면 휴대전화기를 도시한 도면.

발명을 실시하기 위한 구체적인 내용

[0018] 이하, 본 발명을 실시하기 위한 형태(이하, 실시예라고 칭함)에 관하여 설명한다.

[0019] 또, 설명은 이하의 순서로 행한다.

[0020] 1. 표시 장치의 전체구성(평면 구성, 회로 구성, 보호 회로의 구성, 테스트 스위치 회로의 구성 예)

[0021] 2. 차광용 피복부의 구성(보호 회로 부분, 테스트 스위치 회로 부분의 예)

[0022] 3. 차광용 피복부의 단면 구조(접속 패드부, 스위치 소자부의 예)

[0023] 4. 차광용 피복부의 평면 구성(배선 및 접속 패드부의 예, 차광용 피복부의 다른 예)

[0024] 5. 표시 장치의 제조 방법(개구부 규정 절연막의 형성 후에 애노드 전극을 형성하는 예)

[0025] 6. 적용예(전자기기의 예)

[0026] 1. 표시 장치의 전체구성

[0027] 평면 구성

[0028] 도 1은, 본 실시예에 관한 표시 장치의 평면 구성을 설명하는 도면이다. 즉, 본 실시예에 관한 표시 장치는, 글래스 기판(1)의 거의 중앙에 마련되는 표시 영역(10)과, 글래스 기판(1) 상의 표시 영역(10)의 주변에 마련되는 보호 회로(20) 및 테스트 스위치 회로(동작 검사 회로)(30)와, 전원이나 각종 신호를 외부로부터 입력하는 케이

블(예를 들면 플렉시블 케이블(FC))의 각도체선과 접속되는 접속 패드(40)를 구비한다.

[0029] 표시 영역(10)에는, 복수의 화소부(11)가 종횡 매트릭스로 배치된다. 각 화소부(11)에는, 영상 신호에 따라 빛을 변조하는 변조층(예를 들면 유기전계발광층)이 설치되어 있고, 각각의 화소를 구동하기 위한 복수의 TFT(Thin Film 트랜지스터)가 마련된다. TFT는, 예를 들면 영상 신호의 기록 트랜지스터, 영상 신호에 따라 화소의 변조층을 구동하는 구동 트랜지스터이다.

[0030] 표시 영역(10)에는, 외측으로부터 내측의 각 화소를 향해서 배선(50)이 부설된다. 배선(50)은, 종횡의 화소의 사이에 대응하여 격자상으로 마련된다. 배선(50)에는, 화소의 기록 트랜지스터를 행단위로 순차적으로 선택하기 위한 신호를 입력하는 주사선과, 화소의 구동 트랜지스터에 전원전압의 제어 신호를 제공하는 전원제어선과, 화소의 구동 트랜지스터에 표시하기 위한 신호(영상 신호)를 제공하는 신호선과, 전원전압을 공급하는 전원공급선이 있다.

[0031] 각 배선(50)은, 표시 영역(10)의 외측인 글래스 기판(1)의 외주 부분에 마련되는 접속 패드(40)까지 배선된다. 이러한 배선(50) 중 주사선 및 전원제어선의 도중에는, 보호 회로(20)가 접속된다. 보호 회로(20) 각각은, 각 배선(50)의 도중에 마련되는 스위치 소자를 구비한다. 이 스위치 소자에 의해, 정전기 등의 높은 전압이 인가될 때에 배선의 표시 영역측으로 전하가 흐르지 않도록 보호한다.

[0032] 또한, 배선(50) 중 신호선의 일단은, 표시 영역(10)의 외측에서 보호 회로(20)에 접속된다. 또한 신호선의 타단은, 표시 영역(10)의 외측에서 테스트 스위치 회로(30)에 접속된다. 테스트 스위치 회로(30)는, 동작 검사를 행할 때, 신호선에 동작 검사용의 신호를 보내기 위한 스위치 소자를 구비한다. 배선(50)은, 이러한 보호 회로(20)나 테스트 스위치 회로(30)를 통해서 접속 패드(40)까지 배선된다.

[0033] 보호 회로(20)나 테스트 스위치 회로(30)에 마련되는 스위치 소자는, 외부로부터의 불필요한 입사광에 의한 오동작을 막는 동시에, 외광에 의한 반사광이 표시 영역에 들어가지 않도록 차광막에 의해 피복된다.

[0034] 본 실시예의 표시 장치에서는, 이 스위치 소자를 차광하는 차광막이, 접속 패드(40)와 도통하고, 또한 접속 패드(40) 위를 피복하도록 형성되는 차광용 피복부로서 마련된다. 이에 따라 접속 패드(40)의 표면을 차광용 피복부로 보호할 수 있고, 차광용 피복부를 형성한 후의 제조 공정에서 접속 패드(40)의 재료를 표면에 노출시킬 필요가 없게 된다.

[0035] 여기에서, 화소부(11)로서, 애노드 전극과 캐소드 전극 사이에 유기전계발광층이 배치되는 유기 EL 표시 장치에서는, 차광용 피복부를 애노드 전극과 동일 재료로 형성한다. 이에 따라 접속 패드(40)가 애노드 전극과 동일 재료의 차광용 피복부로 피복된다. 따라서, 애노드 전극이 노출한 상태에서의 현상 공정에서, 접속 패드(40) 상의 노출 재료와 애노드 전극의 노출 재료가 동일이 되고, 전지 효과의 발생을 방지할 수 있다. 즉, 전지 효과에 의해 애노드 전극의 표면이 분해되어, 요철이 되는 것을 방지할 수 있다.

[0036] 회로 구성

[0037] 도 2는, 본 실시예에 관한 표시 장치의 주요부의 회로 구성을 설명하는 도면이다. 도 2에 도시하는 회로 구성은, 유기 EL 표시 장치의 화소 회로이며, 설명을 이해하기 쉽게 하기 위해서, 종횡 2×3의 화소부(11)를 중심으로 하는 회로를 도시한다. 실제로는, 더 많은 화소부(11)가 마련된다. 또한 신호선에서는, 일단에 보호 회로, 타단에 테스트 스위치 회로가 마련되어지지만, 도 2에서는 타단의 테스트 스위치 회로만을 나타낸다.

[0038] 구체적으로는, 각 화소부(11)에는, 적어도 1개의 트랜지스터 및 용량을 구비한다. 도 2에 도시하는 각 화소부(11)에서는, 기록 트랜지스터(Trw), 구동 트랜지스터(Trd), 저장용량(C), 유기전계발광층(EL)이 마련된다. 또한 배선으로서는, 화소부(11) 사이의 열방향을 따라 신호선(53)이 배치되어, 화소부(11) 사이의 행방향을 따라 주사선(51) 및 전원제어선(52)이 배치된다.

[0039] 각 주사선(51)은, 행방향에게 따른 복수의 화소부(11)의 기록 트랜지스터(Trw)의 게이트에 접속된다. 또한 신호선(53)은, 열방향에 따른 복수의 화소부(11)의 기록 트랜지스터(Trw)의 드레인에 접속된다. 기록 트랜지스터(Trw)의 소스는 구동 트랜지스터(Trd)의 게이트에 접속된다. 또한 전원제어선(52)은, 행방향에게 따른 복수의 화소부(11)의 구동 트랜지스터(Trd)의 드레인에 접속된다. 구동 트랜지스터(Trd)의 소스는 유기전계발광층(EL)의 애노드 전극에 접속된다. 또한 저장용량(C)은, 구동 트랜지스터(Trd)의 게이트-소스 사이에 접속된다. 유기전계발광층(EL)의 캐소드 전극에는 각 화소부에서 공통 전위가 인가된다.

[0040] 본 실시예에서는 주사선(51) 및 전원제어선(52)의 양단에 접속 패드(40)가 마련된다. 또한, 주사선(51) 및 전원제어선(52)에 있어서의 표시 영역(10)의 외측에서, 접속 패드(40)에 이르기까지의 사이에 보호 회로(20)가 마련

된다. 또한 신호선(53)의 일단에 접속 패드(40)가 마련되고, 타단에 테스트 스위치 회로(30)가 마련된다.

[0041] 이러한 회로 구성에 있어서 표시 동작을 행하기 위해서는, 주사선(51)에 대하여 순차적으로 선택 신호가 인가되어, 선택된 열의 화소부(11)의 표시가 순차적으로 행하여진다. 구체적으로는, 주사선(51)에 선택 신호가 인가되면, 그 주사선(51)에 접속되는 화소부(11)의 기록 트랜지스터(Trw)가 ON이 된다. 그리고, 선택된 열의 화소부(11)에 대응하는 영상 신호가 신호선(53)으로부터 각각의 화소부(11)에 순차적으로 전송되어, 영상 신호에 대응하는 전하가 ON 상태의 기록 트랜지스터(Trw)로부터 대응하는 저장용량(C)으로 전송된다. 또한, 구동 트랜지스터(Trd)의 게이트에 영상 신호에 따른 전압이 인가되고, 이 전압에 따라 전원제어선(52)으로부터 전압이 유기전계발광층(EL)의 애노드 전극에 인가된다. 이에 따라, 애노드-캐소드 사이에 영상 신호에 따른 전압이 인가되어, 유기전계발광이 이뤄진다. 이 동작은, 선택 신호가 순차적으로 전송되는 주사선(51)에 접속된 화소부(11)에 의해 수행된다. 이렇게 하여, 표시 영역(10)에 의한 영상 표시가 달성된다.

[0042] 보호 회로의 구성

[0043] 도 3은, 보호 회로의 구성의 일례를 설명하는 패턴 배치도면이다. 도면의 원 내에 있는 회로도와 같이, 보호 회로는 배선(50)(주사선(51)이나 전원제어선(52))에 2개의 스위치 소자(트랜지스터(Tr201, Tr202))가 접속된 구성이다. 이들 트랜지스터 중, 트랜지스터(Tr201)의 드레인(D)은 Vdd에 접속되고, 게이트(G) 및 소스(S)는 배선(50)에 접속된다. 또한, 다른 트랜지스터(Tr202)의 드레인(D)은 배선(50)에 접속되고, 게이트(G) 및 소스(S)는 Vss에 접속된다.

[0044] 패턴 배치는, 배선(50)을 중심으로 해서 한쪽에 트랜지스터(Tr201)가 배치되고, 다른 쪽에 트랜지스터(Tr202)가 배치된다. Vdd 및 Vss를 인가하는 배선(21, 22)은 제1금속층으로서 구성되어, 배선(50)(주사선(51)이나 전원제어선(52))과 교차하도록 배치된다. 배선(50)(주사선(51)이나 전원제어선(52))은 제2금속층으로서 구성된다.

[0045] 이러한 패턴 배치에 있어서, 종래에는, TFT로 구성되는 2개의 트랜지스터(Tr201, Tr202) 위에, 도면 중 파선 프레임으로 도시한 차광막(60)이 형성된다. 차광막(60)을 형성함으로써, 외부로부터 불필요한 빛이 트랜지스터(Tr201, Tr202)에 입사하여 오동작을 일으키는 것을 막는 동시에, 외광에 의한 반사광이 표시 영역에 들어가지 않도록 한다.

[0046] 테스트 스위치 회로의 구성

[0047] 도 4는, 테스트 스위치 회로의 구성의 일례를 설명하는 패턴 배치도면이다. 도면의 원 내에 있는 회로도와 같이, 테스트 스위치 회로(30)는 배선(50)(신호선(53))에 스위치 소자(트랜지스터(Tr301))가 접속된 구성이다. 이 트랜지스터(Tr301)의 소스(S)는 배선(50)(신호선(52))에 접속되고, 게이트(G)는 테스트 선택선(Ntest)에 접속되며, 드레인(D)은 테스트 신호선(Vtest)에 접속된다.

[0048] 패턴 배치는, 트랜지스터(Tr301)의 게이트(G)가 제1금속층으로서 구성되고, 배선(50)(신호선(53)), 테스트 선택선(Ntest) 및 테스트 신호선(Vtest)의 배선(31, 32)이 제2금속층으로서 구성된다. 화소부의 동작 검사를 행하면, 테스트 선택선(Ntest)에 소정의 전압을 인가함으로써 트랜지스터(Tr301)가 닫히고, 테스트 신호선(Vtest)로부터 공급되는 테스트용의 신호가 배선(50)(신호선51)에 전송된다. 이에 따라 화소부의 회로에 테스트용의 신호가 전송되어, 동작의 검사가 행하여진다.

[0049] 이러한 패턴 배치에 있어서, 종래에는, TFT로 구성되는 트랜지스터(Tr301) 위에, 도면 중 파선 프레임으로 나타낸 차광막(60)이 형성된다. 차광막(60)이 설치됨으로써, 외부로부터 불필요한 빛이 트랜지스터(Tr301)에 입사해서 오동작을 일으키는 것을 막는 동시에, 외광에 의한 반사광이 표시 영역에 들어가지 않도록 한다.

[0050] 2. 차광용 피복부의 구성

[0051] 보호 회로 부분

[0052] 도 5는, 본 실시예에 관한 표시 장치의 보호 회로 부분에 있어서의 차광용 피복부를 설명하는 패턴 배치도면이다. 앞서 설명한 바와 같이, 주사선(51)이나 전원제어선(52)에는, 각각 2개의 트랜지스터(Tr201, Tr202)를 포함하는 보호 회로(20)가 마련된다. 또한, 주사선(51)이나 전원제어선(52)은, 표시 영역(도시하지 않음)으로부터 보호 회로(20)를 통해 접속 패드(40)까지 배선된다.

[0053] 본 실시예에서는 차광막으로서 보호 회로(20)의 2개의 트랜지스터(Tr201, Tr202) 위를 피복하는 동시에, 접속 패드(40)와 도통하고, 접속 패드(40) 위를 피복하도록 형성되는 차광용 피복부(61)가 도면 중 파선으로 도시하는 바와 같이 마련된다.

[0054] 이렇게, 차광용 피복부(61)가 설치되는 것에 의해, 보호 회로(20)의 2개의 트랜지스터(Tr201, Tr202)가 차광되는 동시에, 차광용 피복부(61)의 전위가 플로팅하는 것을 방지할 수 있다. 또한 접속 패드(40) 위에 차광용 피복부(61)가 마련되는 것으로, 접속 패드(40)의 재료가 노출한 상태에서, 제조 공정을 거치는 것을 방지할 수 있다.

[0055] 여기에서, 차광용 피복부(61)는, 화소부의 유기전계발광층에 전압을 인가하는 전극의 하나인 애노드 전극과 동일층이며, 또한 동일 재료에 의해 형성된다. 이에 따라, 애노드 전극이 노출한 상태에서의 현상 공정에서, 접속 패드와 도통하는 노출 재료(차광용 피복부(61)의 재료)도 애노드 전극과 같은 재료이기 때문에, 현상 공정 등에서의 전지 효과의 발생을 방지할 수 있다.

[0056] 테스트 스위치 회로 부분

[0057] 도 6은, 본 실시예에 관한 표시 장치의 테스트 스위치 회로 부분에 있어서의 차광용 피복부를 설명하는 패턴 배치도면이다. 앞서 설명한 바와 같이, 신호선(52)에는, 트랜지스터(Tr301)를 갖는 테스트 스위치 회로(30)가 마련된다.

[0058] 본 실시예에서는 차광막으로서 테스트 스위치 회로(30)의 트랜지스터(Tr301) 위를 피복하는 동시에, 접속 패드(40)와 도통하고, 또한 접속 패드(40) 위를 피복하도록 형성되는 차광용 피복부(61)가 도면 중 파선으로 도시하는 바와 같이 마련된다.

[0059] 이 차광용 피복부(61)와 도통하는 접속 패드(40)는, 앞서 설명한 보호 회로(20)에서의 차광용 피복부(61)와 같이 보호 회로(20)에 접속되는 배선(주사선(51), 전원제어선(52))과 도통하는 접속 패드(40)가 아니어도 좋다. 도 6에 도시하는 예에서는, 테스트 스위치 회로(30)의 근방에 있는 전원공급선(54)과 도통하는 접속 패드(40)와 차광용 피복부(61)가 접속된다.

[0060] 도 1에 도시하는 표시 장치의 평면 구성에서는, 테스트 스위치 회로(30)가 배치되는 글래스 기판(1)의 좌우 단부, 즉 글래스 기판(1)의 좌측 위와 오른쪽 위에 각각 전원공급용의 플렉시블 케이블(FC)이 접속된다. 따라서, 이 플렉시블 케이블(FC)의 도체와 접속하는 접속 패드(40)가 글래스 기판(1)의 좌측 위와 오른쪽 위에 각각 마련된다.

[0061] 도 6의 예에서는, 글래스 기판의 좌측 위 및 오른쪽 위의 각각에 배치되는 접속 패드(40)가 도시된다. 이들 접속 패드(40)에 차광용 피복부(61)가 접속되고, 이것이 테스트 스위치 회로(30)의 트랜지스터(Tr301) 위까지 연장하여 차광의 기능을 다한다.

[0062] 이렇게, 차광용 피복부(61)가 설치되는 것으로, 테스트 스위치 회로(30)의 트랜지스터(Tr301)는 차광되는 동시에, 차광용 피복부(61)의 전위가 플로팅하는 것을 방지할 수 있다. 또한, 접속 패드(40) 위에 차광용 피복부(61)가 마련되는 것으로, 접속 패드(40)의 재료가 노출한 상태에서, 제조 공정을 거치는 것을 방지할 수 있다.

[0063] 구체적으로는, 상기 상술한 바와 같이, 차광용 피복부(61)는, 화소부의 유기전계발광층에 전압을 인가하는 전극의 하나인 애노드 전극과 동일층이고, 또한 동일 재료에 의해 형성된다. 이에 따라, 애노드 전극이 노출한 상태에서의 현상 공정에서, 접속 패드와 도통하는 노출 재료(차광용 피복부(61)의 재료)도 애노드 전극과 같은 재료이기 때문에, 현상 공정 등에서의 전지 효과의 발생을 방지할 수 있다.

[0064] 3. 차광용 피복부의 단면 구조

[0065] 접속 패드부

[0066] 도 7은, 도 6에 있어서의 A-A'선 단면도면이다. 즉, 도 7은 접속 패드부에서의 단면을 도시한다. 접속 패드(40)는, 글래스 기판(1) 상의 제1금속층 및 제2금속층을 소정의 형상으로 패턴화함으로써 형성된다. 인접하는 접속 패드(40)간은 게이트 절연막이나 패시베이션막에 의해 분리되고 있어, 절연 평탄화막의 패턴화에 의해 개구가 규정된다. 이 개구 부분에 차광용 피복부(61)가 마련되어, 접속 패드의 제2금속층과 도통한다.

[0067] 여기에서, 접속 패드(40)의 제2금속층으로는 티탄(Ti)이 사용된다. 또한, 힐록 등을 방지하는 관점에서, 제2금속층으로서 티탄(Ti)-알루미늄(Al)-티탄(Ti)의 적층 구조를 이용하여도 좋다. 한편, 유기전계발광층에 전압을 제공하는 애노드 전극은 Al합금으로 만들어진다. 따라서, 제2금속층과 애노드 전극이 노출한 상태에서 행하여지는 제조 공정에서, 애노드 전극과 제2금속층이 전장질인 박리액 중에 침지되면, Al과 Ti의 산화환원 전위 차이에 의해 전류 회로가 형성된다. 이 때문에, 전지 부식 반응이 일어나 애노드 전극의 표면의 반사율이 저하하게 된다.

[0068] 반사율의 저하는, 유기전계발광층의 특성 열화나 신뢰성 악화를 야기한다. 이유는, 애노드 전극의 반사율의 저하가 일어나면, 반사율이 저하하고 있지 않을 경우와 같은 휘도를 얻으려고 했을 때에 유기전계발광층에 통상보다 큰 전류를 흘릴 필요가 생긴다. 이에 따라 유기전계발광층의 열화가 통상보다 빨라지고, 또한 표시 장치의 소비전력의 상승, 발열의 상승을 야기하기 때문이다.

[0069] 본 실시예에서는 접속 패드(40)의 제2금속층 위에 애노드 전극과 동일한 재료로 형성되는 차광용 피복부(61)가 마련된다. 이에 따라, 애노드 전극과 접속 패드(40)가 노출한 상태에서 행하여지는 제조 공정에서, 전장질인 박리액중에 침지되어도, 동일 금속에 의해 전지 부식 반응은 생기지 않게 된다. 따라서, 애노드 전극의 표면의 반사율 저하는 발생하지 않는다.

[0070] 스위치 소자부

[0071] 도 8은, 도 6에 있어서의 B-B'선 단면도면이다. 즉, 도 8은 테스트 스위치 회로의 트랜지스터(Tr301)의 부분에서의 단면을 도시한다. 트랜지스터(Tr301)는, 글래스 기판(1) 위에 형성된 게이트 전극(제1금속층)과, 그 위의 게이트 절연막을 통해 형성된 반도체층(μC-Si:미결정 실리콘)과, 반도체층을 통해 형성되는 소스 전극(제2금속층) 및 드레인 전극(제2금속층)에 의해 구성된다.

[0072] 소스 전극 및 드레인 전극의 사이가 되는 반도체층 상에는 에칭 스토퍼가 마련되고, 또한 소스 전극 및 드레인 전극과 반도체층 사이에는 n+반도체층이 마련된다.

[0073] 트랜지스터(Tr301) 위에는 패시베이션막이 형성되고, 그 위에 절연 평탄화막이 형성된다. 절연 평탄화막의 표면은 평탄화되고 있어, 그 위로 차광용 피복부(61)가 형성된다. 차광용 피복부(61)는, 애노드 전극과 동일한 재료로 형성된다.또한, 그 위에, 개구부 규정 절연막이 형성된다.

[0074] 또한, 상기 설명한 접속 패드부 및 트랜지스터 부분에서의 단면 구조는, 보호 회로(20)의 다른 트랜지스터 부분이나 다른 접속 패드에서도 동일하다.

[0075] 4. 차광용 피복부의 평면 구성

[0076] 배선 및 접속 패드부

[0077] 도 9는 차광용 피복부의 평면 구성을 설명하는 도면으로서, 배선 및 접속 패드부를 나타내고 있다. 구체적으로는, 차광용 피복부(61)는, 접속 패드(40) 위를 피복하는 상태로 형성되는 동시에, 접속 패드(40)와 도통하도록 형성된다. 또한, 차광용 피복부(61)는, 배선(50)의 상방에 부설되고, 콘택트부에서 제2금속층인 배선(50)과 접속된다. 이렇게, 배선(50)과 차광용 피복부(61)가 도통하면, 차광용 피복부(61)가 없을 경우와 비교하여, 배선(50)의 저항치를 내릴 수 있다.

[0078] 차광용 피복부의 다른 예

[0079] 도 10은, 차광용 피복부의 다른 예를 설명하는 평면도면이다. 도 10에서는, 보호 회로(20)의 트랜지스터(Tr201, Tr202) 위에 마련되는 차광용 피복부(61)를 나타내지만, 테스트 스위치 회로의 트랜지스터 위에 마련되는 차광용 피복부(61)에서도 동일하다.

[0080] 차광용 피복부(61)는, 스위치 소자인 트랜지스터(Tr201, Tr202) 위에 마련되는 동시에, 접속 패드(40) 위에 마련되며, 또한 접속 패드(40)와 도통한다. 도 10에 도시하는 예에서는, 차광용 피복부(61)에 있어서의 트랜지스터(Tr201, Tr202) 위와 접속 패드(40) 위를 접속하는 부분이, 배선(50)의 바로 위가 아니라, 벗어난 위치에 배치된다. 이러한 배치에 의해, 차광용 피복부(61)가 배선(50)의 바로 위에 있을 경우와 비교하여, 배선(50)과 차광용 피복부(61) 사이의 기생 용량의 저감을 꾀할 수 있다.

[0081] 5. 표시 장치의 제조 방법

[0082] 도 11~도 14는, 본 실시예에 관한 표시 장치의 제조 방법을 순차적으로 설명하는 모식단면도면이다. 우선, 도 11에 도시하는 바와 같이 글래스 기판(1) 위에 화소마다의 트랜지스터를 형성한다. 도 11에서는, 글래스 기판(1) 위에 기록 트랜지스터(Trw) 및 구동 트랜지스터(Trd)가 형성된다. 구체적으로는, 글래스 기판(1) 위에 양 트랜지스터의 게이트 전극(G)을 제1금속층으로 형성하고, 게이트 절연막을 통해 반도체층(μC-Si:미결정 실리콘)을 형성한다. 그리고, n+반도체층을 통해 소스 전극(S) 및 드레인 전극(D)을 형성하고, 패시베이션막으로 피복한다.

[0083] 다음에, 도 12에 도시하는 바와 같이 글래스 기판(1) 위에 형성한 기록 트랜지스터(Trw) 및 구동 트랜지스터

(Trd)를 피복하는 패시베이션막 위에, 제1절연막(71)을 형성한다. 제1절연막(71)으로서는, 폴리이미드 수지, 폴리벤즈옥사졸 수지, 노볼락 노볼락 수지, 폴리히드록시스틸렌 또는 아크릴수지등의 감광성 유기재료를 쓴다. 이 감광성 유기재료를 패시베이션막 위에 도포한 후, 노광, 박리를 행하고, 그 후에 소성한다. 이에 따라 제1절연막(71)은, 표면이 평탄화된 절연 평탄화막이 된다.

[0084] 다음에, 제1절연막(71)인 절연 평탄화막 위에, 제2절연막(72)을 형성한다. 제2절연막(72)은, 소정 위치에 개구를 설치함으로써 개구부 규정 절연막이 된다. 제2절연막(72)으로서는, 폴리이미드 수지, 폴리벤즈옥사졸수지, 노볼락 수지, 폴리히드록시스틸렌 또는 아크릴수지등의 감광성 유기재료를 쓴다. 이 재료를 절연 평탄화막 위에 도포한 후, 노광, 박리를 행하고, 화소의 표시부나 보조 배선의 부분에 개구를 설치함으로써 개구부 규정 절연막이 된다.

[0085] 다음에, 도 13에 도시하는 바와 같이 제2절연막(72)인 개구부 규정 절연막에 의해 구성되는 개구에, 애노드 전극(81)이나 전원 보조 배선(82)을 형성한다. 구체적으로는, 화소의 표시부가 되는 개구에는 애노드 전극(81)을 형성하고, 그 주변에 마련되는 전원 보조 배선용의 개구에 전원 보조 배선(82)을 형성한다. 애노드 전극(81)과 전원 보조 배선(82)은, 예를 들면 스퍼터에 의해 성막된 Al합금에 대하여, 레지스트 도포, 노광, 현상, 에칭, 레지스트 제거를 행하는 것에 의해 소정의 패턴으로 형성된다.

[0086] 여기에서, 레지스트막을 통해 애노드 전극(81)의 현상을 행하는 때는, 도시되지 않은 접속 패드부의 표면은 레지스트막에 의해 피복된다. 따라서, 접속 패드의 표면이 Ti로 형성되어 있어도, 현상되지 않도록 보호된다. 따라서, 현상액에 의한 전지 효과는 발생하지 않고, 애노드 전극(81)의 부식은 발생하지 않는다.

[0087] 다음에, 도 14에 도시하는 바와 같이 애노드 전극(81) 및 전원 보조 배선(82) 위에, 유기전계발광층의 하나인 공통층(정공 주입층 및 정공수송층)(91)을 형성한다. 또한, 그 위에, 발광층 및 전자수송층을 형성한다. 발광층 및 전자수송층은, B(blue)에 대응하는 발광층 및 전자수송층(92b)과, R(red)에 대응하는 발광층 및 전자수송층(92r)과, G(green)에 대응하는 발광층 및 전자수송층(92g)에 대응하는 화소의 위치에 맞춰서 형성된다. 여기에서, 발광층 및 전자수송층(92b, 92r, 92g)의 형성 순서는 특별하게 규정되는 것은 아니다.

[0088] 그리고, 각색의 발광층 및 전자수송층(92b, 92r, 92g) 위에 캐소드 전극(83)을 형성한다.

[0089] 이러한 제조 방법에 의해, 각 화소의 개구를 규정하는 제2절연막(72)을 형성한 후, 그 개구에 애노드 전극(83)을 형성하기 때문에, 제2절연막(72)을 형성할 때의 공정에서의 영향을 애노드 전극(83)에 주지 않도록 할 수 있다. 이에 따라 애노드 전극(83)의 표면의 반사율의 저하를 방지할 수 있다. 애노드 전극(83)의 표면의 반사율의 저하가 발생하지 않기 때문에, 불필요한 휘도 상승을 행하기 위한 전류 증가가 필요 없고, 유기전계발광층의 열화를 억제할 수 있다. 또한 표시 장치의 소비전력의 상승, 발열의 상승도 억제하는 것이 가능해 진다.

[0090] 여기에서, 본 실시예에 관한 표시 장치의 제조 방법의 다른 예를 도 15~도 17에 도시한다. 우선, 도 15에 도시한 바와 같이 글래스 기판(1) 위에 화소마다의 트랜지스터를 형성한다. 도 15에서는, 글래스 기판(1) 위에 기록 트랜지스터(Trw) 및 구동 트랜지스터(Trd)가 형성된다. 구체적으로는, 글래스 기판(1) 위에 양트랜지스터의 게이트 전극(G)을 제1금속층으로 형성하고, 게이트 절연막을 통해 반도체층(μC-Si:미결정 실리콘)을 형성한다. 그리고, n+반도체층을 통해 소스 전극(S) 및 드레인 전극(D)을 형성하고, 패시베이션막으로 피복한다.

[0091] 다음에, 글래스 기판(1) 위에 형성한 기록 트랜지스터(Trw) 및 구동 트랜지스터(Trd)를 피복하는 패시베이션막 위에, 제1절연막(71)을 형성한다. 제1절연막(71)으로서는, 폴리이미드 수지, 폴리벤즈옥사졸수지, 노볼락 수지, 폴리히드록시스틸렌 또는 아크릴수지등의 감광성 유기재료를 쓴다. 이 감광성 유기재료를 패시베이션막 위에 도포한 후, 노광, 박리를 행하고, 그 후에 소성한다. 이에 따라 제1절연막(71)은, 표면이 평탄화된 절연 평탄화막이 된다.

[0092] 다음에, 제1절연막(71)인 절연 평탄화막 위에, 애노드 전극(81) 및 전원 보조 배선(82)을 형성한다. 애노드 전극(81) 및 전원 보조 배선(82), 예를 들면 스퍼터에 의해 성막된 Al합금에 대하여, 레지스트 도포, 노광, 현상, 에칭, 레지스트 제거를 행하는 것으로 소정의 패턴으로 형성된다.

[0093] 여기에서, 애노드 전극(81) 및 전원 보조 배선(82)을 형성할 때, 도시하지 않은 접속 패드부의 표면에도 동일 재료를 형성해 둔다. 이에 따라, 접속 패드의 표면이 애노드 전극(81) 및 전원 보조 배선(82)과 동일 금속이 되고, 현상액에 의한 전지 효과는 발생하지 않고, 애노드 전극(81)의 부식은 발생하지 않는다.

[0094] 다음에, 도 16에 도시하는 바와 같이 애노드 전극(81) 및 전원 보조 배선(81) 위에 제2절연막(72)을 형성한다. 제2절연막(72)은, 소정 위치에 개구를 설치함으로써 개구부 규정 절연막이 된다. 제2절연막(72)으로서는, 폴리

이미드 수지, 폴리벤즈옥사졸수지, 노볼락 수지, 폴리히드록시스틸렌 또는 아크릴수지등의 감광성 유기재료를 쓴다. 이 재료를 절연 평탄화막 위에 도포한 후, 노광, 박리를 행하고, 화소의 표시부나 보조 배선의 부분에 개구를 설치함으로써 개구부 규정 절연막으로 된다.

[0095] 다음에, 도 17에 도시하는 바와 같이 애노드 전극(81) 및 개구부 규정 절연막인 제2절연막(72) 위에, 유기전계발광층의 하나인 공통층(정공 주입층 및 정공수송층)(91)을 형성한다. 또한, 그 위에, 발광층 및 전자수송층을 형성한다. 발광층 및 전자수송층은, B(blue)에 대응하는 발광층 및 전자수송층(92b)과, R(red)에 대응하는 발광층 및 전자수송층(92r)과, G(green)에 대응하는 발광층 및 전자수송층(92g)을 대응하는 화소의 위치에 맞춰서 형성한다. 여기에서, 발광층 및 전자수송층(92b, 92r, 92g)의 형성 순서는 특별하게 규정되는 것은 아니다.

[0096] 그리고, 각색의 발광층 및 전자수송층(92b, 92r, 92g) 위에 캐소드 전극(83)을 형성한다.

[0097] 이러한 제조 방법에 의해, 상기 첫 번째로 설명한 제조 방법과 같이 애노드 전극(83)의 현상시에 표면의 부식 발생을 방지할 수 있고, 애노드 전극(83)의 표면의 반사율을 저하시키지 않을 수 있다. 애노드 전극(83)의 표면의 반사율의 저하가 발생하지 않기 때문에, 불필요한 휘도 상승을 행하기 위한 전류 증가가 필요 없고, 유기전계발광층의 열화를 억제할 수 있다. 또한, 표시 장치의 소비전력의 상승, 발열의 상승도 억제하는 것이 가능해진다.

[0098] 6. 적용예

[0099] 전자기기

[0100] 다음에, 본 실시예에 관한 표시 장치를 사용하는 전자기기에의 적용예에 관하여 설명한다.

[0101] 본 실시예에 관한 표시 장치는, 도 18에 도시하는 바와 같이 플랫형의 모듈 형상의 표시 장치를 포함한다. 예를 들면, 절연성의 기판(2002) 상에 발광 영역, 박막 트랜지스터 등으로 이루어지는 화소를 행렬 모양으로 집적하여 형성한 화소 어레이부(2002a)를 마련하고, 이 화소 어레이부(화소 행렬부)(2002a)를 둘러싸도록 접착제(2021)을 바르고, 글래스 등의 대향 기판(2006)을 적층하는 것에 의해 표시 모듈이 형성된다. 이 투명한 대향 기판(2006)에는 필요에 따라, 칼라 필터, 보호막, 차광막 등을 마련될 수 있다. 표시 모듈은, 외부와 화소 어레이부(2002a) 사이에서의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 FPC(2023)를 구비할 수도 있다.

[0102] 상기 설명한 본 실시예에 관한 표시 장치는, 도 19 내지 도 23에 도시하는 여러 가지 전자기기, 예를 들면 디지털 카메라, 노트북 PC, 휴대전화등의 휴대 단말장치, 비디오 카메라 등, 전자기기에 입력된 영상 신호, 또는, 전자기기 내에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자기기의 표시 장치에 적용하는 것이 가능하다. 이하에, 본 실시예가 적용되는 전자기기의 일례에 관하여 설명한다.

[0103] 도 19는, 본 실시예가 적용되는 텔레비젼을 도시하는 사시도이다. 본 적용예에 관한 텔레비젼은, 프런트 패널(102)이나 필터 글래스(103) 등으로 구성되는 영상 표시 화면부(101)를 포함하고, 그 영상 표시 화면부(101)로서 본 실시예에 관한 표시 장치를 사용한다.

[0104] 도 20은, 본 실시예가 적용되는 디지털 카메라를 도시하는 사시도로서, A는 앞에서부터 본 사시도, B는 뒤에서 본 사시도면이다. 본 적용예에 관한 디지털 카메라는, 플래시용의 발광부(111), 표시부(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함하고, 그 표시부(112)로서 본 실시예에 관한 표시 장치를 사용한다.

[0105] 도 21은, 본 실시예가 적용되는 노트북 PC를 도시하는 사시도면이다. 본 적용예에 관한 노트북 PC는, 본체(121)에, 문자 등을 입력 할때 조작되는 키보드(122), 화상을 표시하는 표시부(123) 등을 포함하고, 그 표시부(123)로서 본 실시예에 관한 표시 장치를 사용한다.

[0106] 도 22은, 본 실시예가 적용되는 비디오 카메라를 도시하는 사시도면이다. 본 적용예에 관한 비디오 카메라는, 본체부(131), 전방을 향한 측면에 피사체촬영용의 렌즈(132), 촬영의 시작/정지 스위치(133), 표시부(134) 등을 포함하고, 그 표시부(134)로서 본 실시예에 관한 표시 장치를 사용한다.

[0107] 도 23은, 본 실시예가 적용되는 휴대 단말장치, 예를 들면 휴대전화기를 나타내는 도면으로서, A는 연 상태에서의 정면도, B는 그 측면도, C는 닫힌 상태에서의 정면도, D는 좌측면도, E는 우측면도, F는 평면도, G는 하면도이다. 본 적용예에 관한 휴대전화기는, 상부케이싱(141), 하부케이싱(142), 연결부 (여기에서는 힌지부)(143), 디스플레이(144), 서브 디스플레이(145), 플래시 라이트(146), 카메라(147) 등을 포함하고, 그 디스플레이(144)나 서브 디스플레이(145)로서 본 실시예에 관한 표시 장치를 사용한다.

[0108] 본 발명은 2009년 2월 10일자로 일본특허청에 특허출원된 일본특허원 제2009-028050호를 우선권으로 주장한다.

[0109] 당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 상기 실시예에 대한 여러가지 수정예, 조합예, 부분 조합예 및 변경예를 실시할 수 있을 것이다.

부호의 설명

[0110]

1 : 글래스 기판

10 : 표시 영역

20 : 보호 회로

30 : 테스트 스위치 회로

40 : 접속 패드

50 : 배선

61 : 차광용 피복부

도면

도면1



도면2



도면3


전위 관계 Vss<Vo<Vdd
60
화소부측 →
50(51,52)
S 소스
D 드레인
G 게이트
20
Tr201
Tr202
콘택트홀
Vss
(입력부)
로우
Vdd
(입력부)
하이
22
21
신호입력부
입력전압(Vo)
제2금속층
제1금속층
회로도
Vdd
Tr201
출력
Tr202
Vss
입력
50
(51,53)
20

도면4


콘택트홀
Ntest
Vtest
60
D
Tr301
G
S
표시영역으로
31
32
제1금속층
30
제2금속층
Vtest
Tr301
D
S
G
30
회로도
Ntest
50(53)

도면5



도면6



도면7



도면8


절연
평탄화막
드레인전극(D)
(제2금속층)
게이트
절연막
개구 규정
절연막
반도체층(μC-Si)
에칭
스토퍼
게이트전극(G)
(제1금속층)
소스전극(S)
(제2금속층)
n+ 반도체층
패시베이션막
61
1

도면9



도면10



도면11


D
(제2금속층)
에칭스토퍼
Trd
반도체층(μC-Si)
S
(제2금속층)
G
(제1금속층)
n+
패시베이션막
D
(제2금속층)
게이트
절연막
Trw
G
(제1금속층)
S
(제2금속층)
1

도면12



도면13



도면14



도면15



도면16



도면17



도면18



도면19



도면20



도면21



도면22


132
131
134
133

도면23


E
142
141
F
142
143
141
C
141
147
143
145
146
G
141
142
D
141
142
B
141
142
A
144

专利名称(译)	和连接垫40		
公开(公告)号	KR1020100091897A	公开(公告)日	2010-08-19
申请号	KR1020100008982	申请日	2010-02-01
申请(专利权)人(译)	周杰伦红株式会社来		
当前申请(专利权)人(译)	周杰伦红株式会社来		
[标]发明人	TAMONOKI SHINYA 타모노키신야 SAGAWA HIROSHI 사가와히로시		
发明人	타모노키신야 사가와히로시		
IPC分类号	H01L51/52 H05B33/22		
CPC分类号	H01L27/3272 H01L27/3276 H01L33/08 Y02B20/346 H01L27/1214 H01L27/3262 H01L51/0031 H01L51/5203 H01L51/56 H01L2227/323		
代理人(译)	用最甜		
优先权	2009028050 2009-02-10 JP		
其他公开文献	KR101669280B1		
外部链接	Espacenet		

摘要(译)

一种显示装置，包括：显示区域，具有多个像素部分;从显示区域外部设置在显示区域中的每个像素部分中的布线，并且发送用于驱动每个像素部分的信号;连接焊盘，设置在显示区域外部，用作输入部分，用于在与布线导通的同时向布线提供信号;开关元件设置在显示区域外部的布线中间;并且形成遮光覆盖部分，以便在传导连接垫的同时屏蔽开关元件并覆盖连接垫。