

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G09G 3/30 (2006.01)		(45) 공고일자	2006년08월09일
		(11) 등록번호	10-0610711
		(24) 등록일자	2006년08월02일
(21) 출원번호	10-2003-0079724	(65) 공개번호	10-2004-0042846
(22) 출원일자	2003년11월12일	(43) 공개일자	2004년05월20일
(30) 우선권주장	JP-P-2002-00329712	2002년11월13일	일본(JP)
(73) 특허권자	가부시끼가이샤 도시바 일본국 도쿄도 미나토꾸 시바우라 1쵸메 1방 1고		
(72) 발명자	나카무라노리오 일본도쿄도미나토꾸시바우라1쵸메1방1고가부시끼가이샤도시바본사지 적재산부내		
(74) 대리인	장수길 구영창		

심사관 : 천대식

(54) 표시 장치

요약

표시 장치는 표시 화면(DS)을 구성하는 복수의 자기 발광 소자(10)와, 복수의 자기 발광 소자(10)에 영상 신호에 대응하는 구동 전류를 각각 공급하는 구동 회로(YD, XD)를 구비한다. 특히, 구동 회로(YD, XD)는 복수의 자기 발광 소자(10)에 흐르는 구동 전류의 합계값의 증대에 수반하여 구동 전류를 제한하도록 구성된다.

대표도

도 1

색인어

자기 발광 소자, 제조 기준 회로, 유기 EL 소자

명세서

도면의 간단한 설명

도 1은 본 발명의 일 실시 형태에 따른 유기 EL 표시 장치의 회로 구성을 개략적으로 도시하는 도면.

도 2는 도 1에 도시하는 신호선 구동 회로의 구성을 도시하는 도면.

도 3은 도 1에 도시하는 계조 기준 회로 및 전류 검출 회로의 구성을 도시하는 도면.

도 4는 도 1에 도시하는 신호선에 출력되는 아날로그 영상 신호와 유기 EL 소자에 흐르는 구동 전류와의 관계를 나타내는 그래프.

도 5는 도 1에 도시하는 신호선에 출력되는 아날로그 영상 신호와 영상 데이터 신호의 계조와의 관계를 나타내는 그래프.

도 6은 도 1에 도시하는 복수의 유기 EL 소자에 흐르는 구동 전류의 합계값과 최고 계조의 계조 기준 전압 출력과의 관계를 도시하는 도면.

도 7은 도 1에 도시하는 표시 화면의 백 표시 면적율과 복수의 유기 EL 소자에 흐르는 구동 전류의 합계값과의 관계를 나타내는 그래프.

도 8은 도 3에 도시하는 계조 기준 회로를 전류 제어형 D/A 변환 회로에 적용하기 위한 변형예의 구성을 도시하는 도면.

도 9는 표시 화소의 변형예를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 컨트롤러부

2 : DC/DC 컨버터

10 : 유기 EL 소자

11 : 화소 스위치

12 : 용량 소자

13 : 전류 구동 소자

20 : 시프트 레지스터

21 : 데이터 레지스터

22 : D/A 변환 회로

23 : 출력 버퍼 회로

30 : 래디 저항

DS : 표시 화면

YD, XD : 구동 회로

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 복수의 표시 화소가, 예를 들면 유기 EL 소자와 같은 자기 발광 소자를 이용하여 구성되는 표시 장치에 관한 것이다.

최근에는, 유기 EL 표시 장치와 같은 평면 표시 장치가 주목받아 퍼스널 컴퓨터, 정보 휴대 단말기 등의 표시 장치로서 활발한 연구 개발이 행해지고 있다. 이 유기 EL 표시 장치는 박형 경량화에 문제가 되고 있는 백 라이트를 필요로 하지 않고, 고속의 응답성으로 인해 동화상 재생에 적합하고, 또한 저온에서도 휘도가 저하하지 않기 때문에 한랭지에서도 사용할 수 있다고 하는 특징을 갖는다.

이 유기 EL 표시 장치는, 일반적으로 공급 전류량에 대응하는 휘도로 발광하는 유기 EL 소자를 이용한 복수의 표시 화소의 매트릭스 어레이 및 이들 표시 화소를 각각 구동하는 구동 회로를 구비한다. 구동 회로는, 예를 들면 디지털 영상 신호를 아날로그 영상 신호로 변환하는 D/A 변환 회로 및 이 D/A 변환 회로에 의해 참조되는 복수의 계조 기준 전압 또는 전류를 발생하는 계조 기준 회로를 포함한다. 이 계조 기준 회로가, 예를 들면 기준 전원 전압을 분압하여 이들 계조 기준 전압을 발생하는 경우, D/A 변환 회로는 디지털 영상 신호에 기초하여 이들 계조 기준 전압 중 어느 하나를 선택하여 아날로그 영상 신호로서 출력한다. 각 표시 소자는 이 아날로그 영상 신호에 기초하여 구동된다.

상술한 유기 EL 표시 장치에서는, 표시 화면의 밝기가 복수의 유기 EL 소자에 각각 흐르는 전류에 의존한다. 복수의 유기 EL 소자를 최고 휘도로 발광시켜 표시 화면 전체를 백 표시로 하는 경우에는 큰 전력이 이들 유기 EL 소자에 각각 흐르는 전류의 합에 대응하여 소비되는 결과가 된다. 또한, 이 전력 소비는 이들 유기 EL 소자에 흐르는 전류에 상응한 전원 회로의 전류 공급 능력을 요구하기 때문에, 전원 회로의 제조 비용 및 외형 크기의 증대를 초래한다.

유기 EL 표시 장치가 조립되는 기기에 의존한, 예를 들면 제조 비용, 소비 전력, 용적 등의 제약에 의해 상술한 문제를 회피해야 할 필요가 있는 경우, 종래는 백 표시용 휘도를 어렵게 설정하여 이들 유기 EL 소자에 흐르는 전류를 저하시키도록 하고 있다. 그러나, 백 표시 부분의 면적이 표시 화면 전체의 면적에 대하여 적은 경우의 휘도도 어둡다고 하는 인상을 주게 된다.

발명이 이루고자 하는 기술적 과제

본 발명의 목적은 고계조 표시의 경우에서의 전력 소비를 저감 가능한 표시 장치를 제공하는 데에 있다. 또한, 본 발명의 다른 목적은 전원 회로의 부담을 경감할 수 있는 표시 장치를 제공하는 데에 있다.

발명의 구성 및 작용

본 발명에 따르면, 표시 화면을 구성하는 복수의 자기 발광 소자와, 영상 신호에 대응하는 구동 전류를 이들 복수의 자기 발광 소자에 각각 공급하는 구동 회로를 구비하고, 이 구동 회로는 이들 복수의 자기 발광 소자에 흐르는 구동 전류의 합계값의 증대에 수반하여 구동 전류를 제한하도록 구성되는 표시 장치가 제공된다.

이 표시 장치에서는, 구동 회로가 이들 복수의 자기 발광 소자에 흐르는 구동 전류의 합계값의 증대에 수반하여 구동 전류를 제한한다. 구동 전류의 합계값은 백 표시 부분의 면적 비율이 표시 화면 전체에 대하여 많아진 경우에 현저히 증대하지만, 이 경우에 복수의 자기 발광 소자의 휘도가 구동 전류의 제한에 의해 일률적으로 저하하기 때문에, 전원 회로의 부담을 경감할 수 있다. 따라서, 전원 회로의 제조 비용 및 외형 크기의 증대를 회피할 수 있다. 한편, 백 표시 부분의 면적 비율이 표시 화면 전체에 대하여 적은 경우에는 자기 발광 소자에 각각 흐르는 전류가 표시 화면 전체를 백 표시로 할 때와 같이 제한되지 않기 때문에, 백 표시 부분이 현저하게 어둡다고 하는 인상을 주는 것도 회피할 수 있다. 상술한 바와 같이 이유로부터, 본 표시 장치는 백 표시 부분의 면적 비율에 의존한 밝기에 대하여 위화감을 주지 않고 전원 회로의 부담을 경감시킬 수 있다.

본 발명의 추가의 목적 및 이점은 이하의 상세한 설명에 제시될 것이며, 일부는 상세한 설명으로부터 자명하게 되거나 혹은 발명의 실시예에 의해서 이해될 것이다. 본 발명의 목적 및 이점은 실시예 및 이후에 특별히 지적된 실시예의 결합에 의해 실현될 수 있다.

이하, 본 명세서의 일부를 구성하고 있는 첨부하는 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.

먼저, 본 발명의 일 실시 형태에 따른 유기 EL 표시 장치에 대하여 도면을 참조하여 설명한다.

도 1은 유기 EL 표시 장치의 회로 구성을 개략적으로 도시하고, 도 2는 도 1에 도시하는 신호선 구동 회로의 구성을 도시하고, 도 3은 도 1에 도시하는 계조 기준 회로 및 전류 검출 회로의 구성을 나타낸다. 이 유기 EL 표시 장치는 유기 EL 패널 PNL과, 외부 회로 기판 PCB와, 유기 EL 패널 PNL 및 외부 회로 기판 PCB 사이에 접속되는 테이프 캐리어 패키지 TCP를 구비한다.

유기 EL 패널 PNL은, 예를 들면 유리 기판 위에 매트릭스 형상으로 배치되어 표시 화면 DS를 구성하는 복수의 표시 화소부 PX, 이들 표시 화소부 PX의 행을 따라 배치되는 m개의 주사선 Y($Y_1 \sim Y_m$), 이들 주사선 Y에 대략 직교하는 방향으로 배치되는 n개의 신호선 X($X_1 \sim X_n$), 및 이들 주사선 $Y_1 \sim Y_m$ 을 구동하는 주사선 구동 회로 YD를 포함한다. 행 방향으로 인접하는 3개의 표시 화소부 PX는 1개의 컬러 표시 화소를 구성하고, 각각 적색(R), 녹색(G), 및 청색(B)으로 발광한다. 각 표시 화소부 PX는 이들 RGB 중 대응색으로 발광하는 자기 발광 소자가 되는 유기 EL 소자(10), 대응 주사선 Y로부터의 제어에 의해 대응 신호선 X 상의 아날로그 영상 신호 Vsig를 취득하는 화소 스위치(11), 이 화소 스위치(11)로부터의 영상 신호 Vsig를 유지하는 용량 소자(12), 및 이 용량 소자(12)에 유지되는 영상 신호 Vsig의 제어에 의해 유기 EL 소자(10)에 구동 전류 DIDD를 흘리는 전류 구동 소자(13)를 포함한다. 화소 스위치(11)는, 예를 들면 N 채널 폴리실리콘 박막 트랜지스터로 이루어지고, 전류 구동용 소자(13)는, 예를 들면 P 채널 폴리실리콘 박막 트랜지스터로 이루어진다. 유기 EL 소자(10)는 전원선 VDD, VSS 사이에서 전류 구동 소자(13)와 직렬로 접속된다.

구체적으로는, 유기 EL 소자(10)가 캐소드에 있어서 전원선 VSS에 접속되고, 애노드에 있어서 전류 구동 소자(13)의 박막 트랜지스터의 드레인에 접속된다. 이 전류 구동 소자(13)의 박막 트랜지스터는 게이트에서 화소 스위치(11)의 박막 트랜지스터의 드레인에 접속되고, 소스 전극에 있어서 전원선 VDD에 접속된다. 화소 스위치(11)의 박막 트랜지스터는 소스 전극에 있어서 신호선 X에 접속되고, 게이트 전극에 있어서 주사선 Y에 접속된다. 용량 소자(12)는 전원선 VDD와 전류 구동 소자(13)의 박막 트랜지스터의 게이트 및 화소 스위치(11)의 박막 트랜지스터의 드레인을 연결하는 배선에 의해 형성된다. 또한, 상술한 주사선 구동 회로 YD는 표시 화소부 PX의 박막 트랜지스터와 동일 프로세스로 형성되는 복수의 P 및 N 채널 폴리실리콘 박막 트랜지스터의 조합으로 구성된다.

외부 구동 회로 PCB는 퍼스널 컴퓨터 등의 신호원 SG로부터 디지털 형식으로 출력된 영상 데이터 신호 DATA를 수취하고, 유기 EL 패널 PNL을 구동하기 위해 여러가지 제어 신호를 생성하고, 또한 영상 데이터 신호 DATA의 재배열 등의 디지털 처리를 행하는 IC칩으로 이루어지는 컨트롤러부(1), 외부로부터 공급되는 전원 전압을 안정화하여 여러가지 레벨의 내부 전원 전압으로 변환하는 DC/DC 컨버터(2)를 갖는다. 컨트롤러부(1)는 여러가지 제어 신호로서 예를 들면 수직 주사 제어 신호 CTY 및 수평 주사 제어 신호 CTX를 발생한다. 여기서, 수직 주사 제어 신호 CTY는 수직 스타트 신호, 수직 클럭 신호를 포함한다. 수평 주사 제어 신호 CTX는 수평 스타트 신호 STH, 수평 클럭 신호 CKH, 래치 신호 LT를 포함한다. 수직 주사 제어 신호 CTY는 컨트롤러부(1)로부터 주사선 구동 회로 YD에 공급되고, 수평 주사 제어 신호 CTX 및 영상 데이터 신호 DATA는 컨트롤러부(1)로부터 신호선 구동 회로 XD에 공급된다.

이 외부 구동 회로 PCB는 테이프 캐리어 패키지부 TCP를 통하여 유기 EL 패널 PNL에 접속된다. 테이프 캐리어 패키지부 TCP는 각각 플렉시블 배선 기판 위에 구동 IC를 실장한 복수의 테이프 캐리어 패키지를 배열한 것으로, n개의 신호선 $X_1, X_2, X_3, \dots, X_n$ 을 영상 신호에 대응하여 구동하는 신호선 구동 회로 XD 및 전원선 VSS와 전원선 DVSS와의 사이에 접속되는 전류 검출 회로(3)를 포함한다.

주사선 구동 회로 YD는 수직 스타트 신호를 수직 클럭 신호에 동기하여 시프트함으로써 m개의 주사선 Y를 수평 주사 기간 중 유효 영상 기간에 순차 선택하는 게이트 구동 전압(주사 신호)을 선택 주사선 Y에 공급한다.

신호선 구동 회로 XD는 도 2에 도시한 바와 같이 수평 스타트 신호 STH를 수평 클럭 신호 CKH에 동기하여 시프트하고, 컨트롤러부(1)로부터의 영상 데이터 신호 DATA를 직병렬 변환하는 시프트 레지스터(20), 래치 신호 LT의 제어에 의해 시프트 레지스터(20)로부터 출력되는 영상 데이터 신호 DATA를 순차 취득 유지하고 출력하는 데이터 레지스터(21), 영상 데이터 신호 DATA를 아날로그 영상 신호 Vsig로 변환하는 D/A 변환 회로(22), 이 D/A 변환 회로(22)에 의해 참조되는 소정수의 계조 기준 전압 VREF($V_1 \sim V_k$)를 생성하는 계조 기준 회로 RF, 및 D/A 변환 회로(22)로부터 얻어지는 아날로그 영상 신호 Vsig를 전류 증폭하여 신호선 $X_1, X_2, X_3, \dots, X_n$ 에 출력하는 출력 버퍼 회로(23)를 포함한다.

계조 기준 회로 RF는 도 3에 도시한 바와 같이 전원선 AVDD 및 전류 검출 회로(3)의 출력단 사이에 직렬 접속된 저항 $R_0 \sim R_k$ 로 이루어지는 래더 저항(30)을 구비하고, 래더 저항(30)에 인가되는 기준 전원 전압을 분압하여 소정수의 계조 기준 전압 VREF($V_1 \sim V_k$)를 생성한다. 여기서, V_1 은 최저 계조의 계조 기준 전압이고, V_k 는 최고 계조의 계조 기준 전압이다.

D/A 변환 회로(22)는 각각 데이터 레지스터(21)로부터 공급되는 영상 데이터 신호 DATA에 기초하여 소정수의 계조 기준 전압 $V_1 \sim V_k$ 중 어느 하나를 선택하고, 또한 이것을 저항 분압하여 대응하는 아날로그 영상 신호 V_{sig} 를 출력하는 복수의 D/A 변환부(소위 저항 DAC)로 구성되어 있다. 출력 버퍼 회로(23)는 각각 대응 D/A 변환부로부터의 아날로그 영상 신호 V_{sig} 를 대응 신호선 X에 출력하는 복수의 버퍼 증폭기로 구성된다.

각 표시 화소부 PX는 DC/DC 컨버터(2)로부터 전원선 VDD 및 DVSS 사이에 공급되는 화소 구동용 전원 전압 하에서 동작한다. 주사선 Y의 주사 신호가 고레벨인 기간, 화소 스위치(11)의 N 채널 박막 트랜지스터가 액티브 상태이기 때문에, 신호선 X 상의 아날로그 영상 신호 V_{sig} 가 용량 소자(12)의 일단측 전극에 인가되고, 이 용량 소자(12)를 충전한다. 또한, 용량 소자(12)의 일단측 전극에 최종적으로 홀드되는 전압은 주사선 Y의 주사 신호가 저레벨로 되었을 때에 신호선 X로 설정되어 있는 아날로그 영상 신호 V_{sig} 이다. 용량 소자(12)의 일단측 전극은 또한 전류 구동 소자(13)의 P 채널 박막 트랜지스터의 게이트에 접속되고, 타단측 전극은 이 P 채널 박막 트랜지스터의 소스에 접속되어 있기 때문에, 용량 소자(12)에 충전된 전압은 P 채널형 박막 트랜지스터의 게이트-소스 간 전압 V_{gs} 가 된다. P 채널형 박막 트랜지스터의 드레인-소스 간 전류 I_{ds} 는 게이트-소스 간 V_{gs} 에 의해서 증감한다. 이 경우, 전류 I_{ds} 는 유기 EL 소자(10)에 흐르는 전류와 동일하기 때문에, 아날로그 영상 신호 V_{sig} 에 의해 유기 EL 소자(10)에 흐르는 전류가 변화하고, 이 전류에 대응하는 휘도로 발광한다.

전류 구동 소자(13)는 P 채널 박막 트랜지스터이기 때문에, 도 4에 도시한 바와 같이 아날로그 영상 신호 V_{sig} 가 작을수록 전원선 VDD로부터 각 유기 EL 소자(10)를 개재하여 전원선 VSS에 흐르는 구동 전류 DIDD는 커진다. 또한, 아날로그 영상 신호 V_{sig} 와 영상 데이터 신호의 계조는 도 5에 도시한 바와 같이 아날로그 영상 신호 V_{sig} 가 작을수록 계조치가 커지는, 즉 휘도를 높이는 것 같은 관계에 있다.

상술한 전류 검출 회로(3)는 전원선 VDD로부터 복수의 유기 EL 소자(10)를 개재하여 전원선 VSS에 흐르는 구동 전류 DIDD의 합계값 I_{e1} 을 검출하는 것으로, 저항 R_e 및 연산 증폭기 AMP에 의해 구성된다. 저항 R_e 로의 강하 전압 V_e 는 이 구동 전류 DIDD의 합계값 I_{e1} 에 의존하여 변화하고, 연산 증폭기 AMP가 이 강하 전압 V_e 와 거의 동일한 전압 팔로워 전압 V_e' 를 출력단으로부터 출력한다.

이 경우, 계조 기준 회로 RF의 래더 저항(30)에 인가되는 기준 전원 전압은 전류 검출 회로(3)로부터 출력되는 전압 V_e' 에 의해 보정된다. 구체적으로는, 계조 기준 전압 V_k 가 전류 검출 회로(3)의 출력 전압 V_e' 와 거의 같게 유지되기 때문에, 전압 V_e' 가 구동 전류 DIDD의 합계값 I_{e1} 의 증대에 따라 증대하면, 전압 V_k 도 이 증대분만큼 도 4에 굵은 화살표로 나타난 바와 같이 시프트한다. 이와 같이 전압 V_k 가 시프트해도, 전압 V_k 과 전압 V_1 과의 차는 래더 저항(30)에 의해 등분되기 때문에, 영상 신호 V_{sig} 와 계조는 도 5에 도시하는 것과 거의 동등한 관계로 유지된다.

상술한 유기 EL 표시 장치에서는, 도 6에 도시한 바와 같이 최고 계조의 기준 계조 전압 V_k ($\approx V_e' \approx V_e$)가 종래와 같이 일정하지 않고, 이 합계값 I_{e1} 의 증대에 수반하여 상승한다. 또한, 전압 V_k 의 상승은 P 채널 박막 트랜지스터인 전류 구동 소자(13)에 의해 공급되는 구동 전류 DIDD의 합계값 I_{e1} 을 제한하는 결과가 되어, 최종적으로는 전압 V_k 와 구동 전류 DIDD의 합계값 I_{e1} 과는 전기적으로 평형 상태의 부분으로 유지되고, 구동 전류 DIDD의 합계값 I_{e1} 이 정전류가 된다.

도 7에 도시한 바와 같이, 예를 들면 종래에서는 백 표시 부분의 면적율이 커짐에 따라서, 합계값 I_{e1} 이 커지지만, 본 발명은 최고 계조의 계조 기준 전압 V_k 가 높아지기 때문에 합계값 I_{e1} 의 증가를 억제할 수 있어, 백 표시 부분의 면적율이 작을 때에는 고휘도로 각 유기 EL 소자(10)를 발광시키고, 백 표시 부분의 면적율이 클 때에는 저휘도로 각 유기 EL 소자(10)를 발광시킴으로써 전 유기 EL 소자(10)에서 소비되는 구동 전류 DIDD의 합계치 I_{e1} 에 의존한 전원 회로의 부담을 경감하는 것이 가능하게 된다.

또한, 고계조 대면적 표시 시, 즉 백 표시 부분의 면적율이 클 때에는 휘도를 내리더라도 표시 시인상 눈에 띄지 않는다.

이와 같이, 구동 전류 DIDD의 총량에 따라 휘도 조정을 행함으로써 전력 소비를 억제하는 것이 가능해진다.

또한, 구동 전류 DIDD의 총량의 증대에 수반하는 패널의 발열을 저감할 수 있어, 유기 EL 소자의 열화를 억제할 수 있다.

또한, 본 발명은 상술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 여러가지로 변형 가능하다.

상술한 실시 형태에서는, 영상 신호의 기입이 전압 신호로 행해지는 경우의 표시 화소에 대하여 설명하였지만, 이것에 한정되지 않고, 예를 들면 도 9에 도시한 바와 같은 전류 신호로 구동되는 것이어도 된다. 이러한 표시 화소를 갖는 표시 장치

에 본 발명을 적용하는 경우의 일례가 되는 계조 기준 회로에 대하여 설명한다. 즉 상술한 실시 형태에서는 계조 기준 회로 RF가 소정수의 계조 기준 전압을 발생하도록 구성되었지만, D/A 변환 회로(22)가 전류 제어형인 경우에는, 계조 기준 회로가 도 8에 도시한 바와 같이 기준 전원 전류에 대하여 서로 다른 전류비로 설정되는 소정수의 계조 기준 전류 IREF(I1로부터 Ik)를 각각 소정수의 계조 기준 신호로서 출력하도록 접속한 복수의 전류 미러 능동 소자로 이루어지는 전류 미러 회로에 의해 구성된다. 구체적으로는, k+1개의 박막 트랜지스터가 전류 미러 능동 소자로서 설치된다. 제1 박막 트랜지스터의 전류 패스는 전원선 AVDD 및 전류 검출 회로(3)의 출력단 사이에 접속되고, 게이트는 전원선 AVDD측이 되는 자신의 드레인에 접속된다. 나머지 k개의 박막 트랜지스터의 게이트는 제1 박막 트랜지스터의 게이트에 공통으로 접속되고, 전류 패스는 전원선 AVDD 및 D/A 변환 회로(22)측에 설치된 k개의 계조 기준 전류 입력단 사이에 각각 접속된다. 또한, k개의 박막 트랜지스터는 제1 박막 트랜지스터의 채널폭 W에 대하여, 예를 들면 채널폭 W, 2W, 4W, 8W, 16W... $2^{k-1}W$ 를 갖도록 설정된다. 이에 의해, 제1 박막 트랜지스터에 흐르는 전류를 기준 전원 전류로 하고, 이것에 대하여 서로 다른 전류비의 계조 기준 전류 I1로부터 Ik를 D/A 변환 회로(22)에 공급하게 된다.

계조 기준 회로 RF가 상술된 바와 같이 구성되는 경우에도, 계조 기준 전류 I1로부터 Ik가 전류 검출 회로(3)의 출력 전압 V_e 에 의해 일률적으로 레벨 보정할 수 있기 때문에, 상술한 실시 형태와 마찬가지로의 효과를 얻을 수 있다.

또한, 상술한 실시 형태에서는, 단일 계조 기준 회로 RF가 모든 D/A 변환 회로(22)에 대하여 공통으로 이용되었지만, 유기 EL 소자와 같은 자기 발광 소자의 발광 특성은 적, 녹, 청과 같은 발광색에 대응하여 크게 다른 경우에는, 이들 발광 특성의 종류에 대응하는 복수의 계조 기준 회로를 설치하고, 이들 계조 기준 회로 각각에 대하여 상술한 바와 같이 전류 검출 회로(3)를 접속하면 된다.

상술한 실시예에는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시예의 설명이 아니라 특허 청구 범위 내에 의해 정의되며, 또한 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것으로 의도되어야 한다.

발명의 효과

본 발명에 따르면, 구동 전류 DIDD의 총량에 따라 휘도 조정을 행함으로써 전력 소비를 억제하는 것이 가능해진다. 또한, 구동 전류 DIDD의 총량의 증대에 수반하는 패널의 발열을 저감할 수 있어, 유기 EL 소자의 열화를 억제할 수 있다.

(57) 청구의 범위

청구항 1.

표시 화면을 구성하는 복수의 자기 발광 소자와, 영상 신호에 대응하는 구동 전류를 상기 복수의 자기 발광 소자에 각각 공급하는 구동 회로(YD, XD)를 구비하고,

상기 구동 회로(YD, XD)는 상기 영상 신호를 디지털 형식으로부터 아날로그 형식으로 변환하는 D/A 변환 회로, 상기 D/A 변환 회로에 의해서 참조되는 소정수의 계조 기준 신호를 발생하는 계조 기준 회로(RF), 및 상기 복수의 자기 발광 소자에 흐르는 구동 전류의 합계값을 검출하고, 이 합계값의 증대에 수반하여 상기 구동 전류를 제한하도록 상기 계조 기준 회로(RF)로부터 발생하는 소정수의 계조 기준 신호를 일률적으로 레벨 보정하는 전류 검출 회로를 포함하며,

상기 전류 검출 회로는 상기 복수의 자기 발광 소자의 구동 전류가 흐르는 저항(R_e) 및 그 저항(R_e)에서의 강하 전압에 대응하는 전압 팔로워 전압을 출력단으로부터 보정용으로 출력하는 연산 증폭기(AMP)를 포함하는 것을 특징으로 하는 표시 장치.

청구항 2.

삭제

청구항 3.

제1항에 있어서,

상기 계조 기준 회로(RF)는 상기 전압 팔로워 전압에 의해 보정되는 기준 전원 전압에 대하여 서로 다른 전압비로 설정되는 소정수의 계조 기준 전압을 각각 상기 소정수의 계조 기준 신호로서 출력하도록 접속한 복수의 저항 소자($R_0 \sim R_k$)로 이루어지는 분압 회로를 포함하는 것을 특징으로 하는 표시 장치.

청구항 4.

제1항에 있어서,

상기 계조 기준 회로(RF)는 상기 전압 팔로워 전압에 의해 보정되는 기준 전원 전류에 대하여 서로 다른 전류비로 설정되는 소정수의 계조 기준 전류를 각각 상기 소정수의 계조 기준 신호로서 출력하도록 접속한 복수의 전류 미러 능동 소자로 이루어지는 전류 미러 회로를 포함하는 것을 특징으로 하는 표시 장치.


청구항 5.

제1항에 있어서,


상기 자기 발광 소자는 유기 EL 소자로 이루어지는 것을 특징으로 하는 표시 장치.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7



도면8



도면9



专利名称(译)	显示设备		
公开(公告)号	KR100610711B1	公开(公告)日	2006-08-09
申请号	KR1020030079724	申请日	2003-11-12
[标]申请(专利权)人(译)	株式会社东芝		
申请(专利权)人(译)	Sikki东芝股份有限公司		
当前申请(专利权)人(译)	Sikki东芝股份有限公司		
[标]发明人	NAKAMURA NORIO		
发明人	NAKAMURA,NORIO		
IPC分类号	G09G3/30 G09G G09G3/36 H01L51/50 G09G3/32 G09G3/20		
CPC分类号	G09G2300/0842 G09G2300/0814 G09G3/325 G09G2310/027 G09G2330/028 G09G2320/0233 G09G3/3696 G09G3/3283		
代理人(译)	CHANG, SOO KIL		
优先权	2002329712 2002-11-13 JP		
其他公开文献	KR1020040042846A		
外部链接	Espacenet		

摘要(译)

显示装置包括构成显示屏DS的多个自发光元件10和用于将与视频信号对应的驱动电流提供给多个自发光元件10的驱动电路YD和XD。的。具体地，驱动电路YD和XD被配置为随着流过多个自发光元件10的驱动电流的总值的增加来限制驱动电流。 1 指数方面 自发光元件，渐变参考电路，有机EL元件

