

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁷
H01L 29/80

(11) 공개번호 10-2005-0049838
(43) 공개일자 2005년05월27일

(21) 출원번호 10-2003-0083586
(22) 출원일자 2003년11월24일

(71) 출원인 삼성에스디아이 주식회사
경기 수원시 영통구 신동 575

(72) 발명자 김금남
서울특별시동대문구답십리2동21-1다솜빌라302호
이을호
경기도용인시기흥읍서천리157-1

(74) 대리인 유미특허법인

심사청구 : 있음

(54) 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치

요약

본 발명은 다이오드 접속된 트랜지스터의 제조 방법에 관한 것이다. 본 발명에 따른 다이오드 접속된 트랜지스터의 제조 방법은 기판 위에 실리콘층을 형성하는 단계; 실리콘층에 소스 영역, 채널 영역, 및 드레인 영역을 형성하는 단계; 실리콘층 위에 제1 절연층을 형성하는 단계; 제1 절연층 위에 게이트 전극을 형성하는 단계; 게이트 전극 위에 제2 절연층을 형성하는 단계; 소스 영역 및 드레인 영역에 각각 소스 전극 및 드레인 전극을 형성하는 단계; 및 소스 전극 및 드레인 전극 중 어느 하나를 콘택홀을 통하여 게이트 전극과 접속시키는 단계를 포함하며, 콘택홀은 채널과 실질적으로 동일한 수직면상에 형성된다.

대표도

도 5

색인어

트랜지스터, 다이오드 접속, 게이트 전극, 개구율, 유기 EL 표시 장치

명세서

도면의 간단한 설명

- 도 1a는 다이오드 접속된 PMOS 트랜지스터를 도시한 회로도이다.
- 도 1b는 다이오드 접속된 NMOS 트랜지스터를 도시한 회로도이다.
- 도 2는 다이오드 접속된 트랜지스터의 평면도를 도시한 것이다.
- 도 3은 도 2의 A-A' 단면도를 도시한 것이다.
- 도 4는 유기 EL 표시 장치의 화소 회로를 도시한 것이다.
- 도 5는 본 발명의 일실시예에 따른 보상 트랜지스터의 평면도를 도시한 것이다.
- 도 6은 본 발명의 일실시예에 따른 보상 트랜지스터의 단면도를 도시한 것이다.
- 도 7은 본 발명의 다른 실시예에 따른 보상 트랜지스터의 평면도를 도시한 것이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 다이오드 접속된 보상 트랜지스터의 면적을 줄임으로써, 유기 전계발광(electroluminescent, 이하 EL이라 함) 표시 장치의 개구율을 향상시키기 위한 것이다.

유기 EL 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, N X M 개의 유기 발광셀들을 전압 기입 혹은 전류 기입하여 영상을 표현한다. 이러한 유기 발광셀은 애노드, 유기 박막, 캐소드 레이어의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL), 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다.

이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 접속하고 박막 트랜지스터의 게이트에 접속된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 이때, 커패시터에 전압을 기록하기 위해 인가되는 신호의 형태에 따라 능동 구동 방식은 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.

종래의 전압 기입 방식의 화소 회로에서는 제조 공정의 불균일성에 의해 생기는 박막 트랜지스터의 문턱 전압(V_{TH}) 및 캐리어의 이동도(mobility)의 편차로 인해 고계조를 얻기 어렵다는 문제점이 있다. 예를 들어, 3V로 화소의 박막 트랜지스터를 구동하는 경우 8비트(256) 계조를 표현하기 위해서는 12mV(=3V/256) 이하의 간격으로 박막 트랜지스터의 게이트에 전압을 인가해야 하는데, 만일 제조 공정의 불균일로 인한 박막 트랜지스터의 문턱 전압의 편차가 100mV인 경우에는 고계조를 표현하기 어려워진다.

이러한 박막 트랜지스터의 문턱 전압 편차를 보상하기 위하여 종래에는 다이오드 접속된 보상 트랜지스터를 구동 트랜지스터의 게이트에 접속하는 방식을 취하였다.

다이오드 접속된 트랜지스터란 다이오드와 실질적으로 동일한 동작을 수행하도록 접속된 트랜지스터를 말하며, 도 1a에 도시된 바와 같이, PMOS 트랜지스터의 경우에는 게이트와 드레인이 접속된 것을 의미하고, 도 1b에 도시된 바와 같이 NMOS 트랜지스터의 경우 게이트와 소스가 접속된 것을 의미한다.

도 2는 종래의 다이오드 접속된 PMOS 트랜지스터를 도시한 평면도이고, 도 3은 도 2의 A-A' 단면도이다.

도 2 및 도 3에 도시된 바와 같이, 종래에는 게이트 전극(10)과 드레인 전극(31)을 접속시키기 위하여 드레인 전극(31)을 게이트 전극(10) 측으로 늘이고, 콘택홀을 통하여 게이트 전극(10)과 드레인 전극(31)을 연결하였다.

이러한 제조 방법은 다이오드 접속된 트랜지스터가 차지하는 면적을 크게함으로써, 유기 EL 표시 장치의 개구율이 감소되는 문제가 있었다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는 다이오드 접속된 트랜지스터가 차지하는 면적을 감소시켜 화상 표시 장치의 개구율을 향상시키기 위한 것이다.

발명의 구성 및 작용

상기 과제를 달성하기 위하여 본 발명의 하나의 특징에 따른 다이오드 접속된 트랜지스터의 제조 방법은 기판 위에 실리콘층을 형성하는 단계; 상기 실리콘층에 소스 영역, 채널 영역, 및 드레인 영역을 형성하는 단계; 상기 실리콘층 위에 제1 절연층을 형성하는 단계; 상기 제1 절연층 위에 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 제2 절연층을 형성하는 단계; 상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극 및 드레인 전극을 상기 제2 절연층 위에 형성하는 단계; 및 상기 소스 전극 및 상기 드레인 전극 중 어느 하나를 콘택홀을 통하여 상기 게이트 전극과 접속시키는 단계를 포함하며, 상기 콘택홀은 상기 채널과 실질적으로 동일한 수직면상에 형성된다.

본 발명의 하나의 특징에 따른 다이오드 접속된 트랜지스터의 제조 방법에 있어서, 상기 소스 영역 및 상기 드레인 영역은 상기 소스 전극 및 상기 드레인 전극보다 폭이 넓도록 형성된다.

본 발명의 하나의 특징에 따른 다이오드 접속된 트랜지스터의 제조 방법에 있어서, 상기 소스 영역 및 드레인 영역은 상기 소스 전극 및 상기 드레인 전극보다 폭이 좁도록 형성된다.

본 발명의 다른 특징에 따른 다이오드 접속된 트랜지스터의 제조 방법은 실리콘층에 소스 영역, 채널 영역, 및 드레인 영역을 형성하는 단계; 상기 실리콘층 위에 제1 절연층을 형성하는 단계; 상기 제1 절연층 위에 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 제2 절연층을 형성하는 단계; 상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극

및 드레인 전극을 상기 제2 절연층 위에 형성하며, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극이 상기 채널 영역의 일부를 덮도록 형성하는 단계; 및 상기 채널 영역의 일부를 덮는 상기 어느 하나의 전극과 상기 게이트 전극을 콘택홀을 통하여 접속시키는 단계를 포함한다.

본 발명의 하나의 특징에 따른 화상 표시 장치는 화상 신호를 나타내는 데이터 전류를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 그리고 상기 데이터선과 상기 주사선에 의해 정의되는 복수의 화소에 각각 형성되는 복수의 화소 회로가 형성되어 있는 화상 표시 장치로서, 상기 화소 회로는 제1 단자 및 제2 단자 간에 커패시터가 형성되고, 상기 제1 단자 및 상기 제2 단자 간에 인가되는 전압에 대응되는 전류를 제3 단자로 출력하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 제3 단자에 접속되고, 인가되는 전류의 양에 대응하여 화상을 표시하는 표시 소자, 상기 구동 트랜지스터의 상기 제1 단자에 접속되는 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 다이오드 접속된 보상 트랜지스터, 및 상기 주사선에 인가되는 선택 신호에 응답하여 상기 데이터선에 인가되는 전압을 상기 보상 트랜지스터의 상기 제2 단자로 전달하는 스위칭 트랜지스터를 포함하고, 상기 보상 트랜지스터의 상기 제3 단자는 상기 제1 단자와 콘택홀을 통하여 접속되고, 상기 콘택홀은 상기 채널과 실질적으로 동일한 수직면상에 형성된다.

이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

도 4는 유기 EL 표시 장치의 화소 회로를 도시한 것이다.

도 4에 도시된 바와 같이, 유기 EL 표시 장치의 화소 회로는 구동 트랜지스터(M1), 보상 트랜지스터(M2), 스위칭 트랜지스터(M3, M4), 커패시터(Cst), 및 유기 EL 소자(OLED)를 포함한다.

구동 트랜지스터(M1)는 유기 EL 소자(OLED)에 흐르는 전류의 양을 제어하기 위한 것으로서, 소스가 전원(VDD)에 접속되고 드레인이 유기 EL 소자(OLED)에 접속되어 있다.

보상 트랜지스터(M2)는 구동 트랜지스터(M1)의 문턱 전압의 편차를 보상하기 위한 것으로서, 게이트가 구동 트랜지스터(M1)의 게이트에 접속된다. 또한, 보상 트랜지스터(M2)는 다이오드 접속되어 있다.

스위칭 트랜지스터(M3)는 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)의 전압을 보상 트랜지스터(M2)로 전달하고, 스위칭 트랜지스터(M4)는 주사선(Sn-1)으로부터의 선택 신호에 응답하여 프리차지 전압(Vp)을 보상 트랜지스터(M2)에 전달한다.

커패시터(Cst)는 구동 트랜지스터(M1)의 게이트 및 소스 간에 접속되어, 구동 트랜지스터(M1)의 게이트 및 소스 간 전압을 일정 전압으로 유지시킨다.

이하, 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 보상 트랜지스터(M2)의 제조 방법을 설명한다.

도 5는 본 발명의 일 실시예에 따른 보상 트랜지스터(M2)의 평면도를 도시한 것이고, 도 6은 보상 트랜지스터(M2)의 단면도를 도시한 것이다.

도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 트랜지스터(M2)의 게이트 전극(100) 위에 콘택홀을 형성함으로써, 게이트 전극(100)과 드레인 전극(310)을 연결한다.

구체적으로는, 도 6에 도시된 바와 같이, 투명한 절연 기판(400)위에 다결정 실리콘층(500)이 형성되어 있고, 다결정 실리콘층(500)이 형성된 위에는 실리콘 다이옥사이드(SiO₂)나 실리콘 나이트라이드(SiN_x) 등으로 이루어진 제1 절연막(600)이 형성되어 있다.

제1 절연막(600) 위에는 실리콘층(500)과 교차하도록 알루미늄(Al), 크롬(Cr) 등으로 만들어진 게이트 전극(100)이 가로 방향으로 형성되어 있다.

이때, 실리콘층(600) 중에서, 게이트 전극(100) 하부에 놓인 부분은 도핑되어 있지 않고 그 양쪽 부분은 각각 p형 불순물로 도핑되어 있는데, 이러한 불순물로 도핑되어 있는 영역이 각각 소스 영역(210) 및 드레인 영역(310)을 형성하며 도핑되어 있지 않은 영역이 채널 영역을 형성한다.

소스 영역(210) 위에는 소스 전극(220)이 형성되어 있고, 드레인 영역(310) 위에는 드레인 전극(320)이 형성된다.

본 발명의 일 실시예에 따르면, 드레인 전극(320)은 트랜지스터(M2)의 채널 영역의 일부를 덮도록 게이트 전극(100) 측으로 뺀어 있으며, 콘택홀에 의하여 게이트 전극(100)과 연결된다. 이 때, 드레인 전극(320)과 게이트 전극(100)을 연결시키는 콘택홀은 채널과 실질적으로 동일한 수직면상에 형성되는 것이 바람직하다.

이로써, 다이오드 접속된 트랜지스터(M2)가 차지하는 면적이 감소하게 되어, 유기 EL 표시 장치의 개구율을 확보할 수 있다.

도 5에서는 소스 및 드레인 영역(210, 310)의 폭이 소스 및 드레인 전극(220, 320)보다 더 넓게 형성된 것으로 도시하였으나, 실시예에 따라서는, 도 7에 도시된 바와 같이, 소스 및 드레인 전극(220, 320)의 폭이 소스 및 드레인 영역(210, 310)보다 더 넓게 형성될 수도 있음은 물론이다.

도 5에서는 보상 트랜지스터(M2)가 P 채널을 갖는 트랜지스터로 구현된 경우를 도시하였으나, 실시예에 따라서는 구동 트랜지스터(M1)와 보상 트랜지스터(M2)가 N 채널을 갖는 트랜지스터로 구현될 수 있으며, 이 때에는 소스 전극이 채널 영역의 일부를 덮도록 형성되며, 소스 전극과 게이트 전극을 연결시키기 위한 콘택홀이 트랜지스터의 채널과 실질적으로 동일한 수직면상에 형성된다.

이상으로 본 발명이 최적으로 적용된 실시예를 설명하였으나, 본 발명의 개념이 상기 실시예에 한정되는 것은 아니며, 본 발명을 그대로 이용하여 여러 다른 실시예를 형성할 수 있음은 당업자에게 자명하다.

구체적으로는, 본 발명의 일실시예에 따른 다이오드 접속된 트랜지스터의 제조 방법은 유기 EL 표시 장치뿐만 아니라, 다이오드 접속된 트랜지스터를 이용하는 모든 회로에 적용될 수 있으며, 본 발명의 개념이 특정 회로에 한정되는 것은 아니다.

발명의 효과

본 발명에 따르면, 다이오드 접속된 트랜지스터가 차지하는 면적을 감소시켜 화상 표시 장치의 개구율을 향상시킬 수 있다.

(57) 청구의 범위

청구항 1.

기판 위에 실리콘층을 형성하는 단계;

상기 실리콘층에 소스 영역, 채널 영역, 및 드레인 영역을 형성하는 단계;

상기 실리콘층 위에 제1 절연층을 형성하는 단계;

상기 제1 절연층 위에 게이트 전극을 형성하는 단계;

상기 게이트 전극 위에 제2 절연층을 형성하는 단계;

상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극 및 드레인 전극을 상기 제2 절연층 위에 형성하는 단계; 및

상기 소스 전극 및 상기 드레인 전극 중 어느 하나를 콘택홀을 통하여 상기 게이트 전극과 접속시키는 단계를 포함하며,

상기 콘택홀은 상기 채널과 실질적으로 동일한 수직면상에 형성되는 다이오드 접속된 트랜지스터의 제조 방법.

청구항 2.

제1항에 있어서,

상기 소스 영역 및 상기 드레인 영역은 상기 소스 전극 및 상기 드레인 전극보다 폭이 넓도록 형성된 다이오드 접속된 트랜지스터의 제조 방법.

청구항 3.

제1항에 있어서,

상기 소스 영역 및 드레인 영역은 상기 소스 전극 및 상기 드레인 전극보다 폭이 좁도록 형성된 다이오드 접속된 트랜지스터의 제조 방법.

청구항 4.

실리콘층에 소스 영역, 채널 영역, 및 드레인 영역을 형성하는 단계;

상기 실리콘층 위에 제1 절연층을 형성하는 단계;

상기 제1 절연층 위에 게이트 전극을 형성하는 단계;

상기 게이트 전극 위에 제2 절연층을 형성하는 단계;

상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극 및 드레인 전극을 상기 제2 절연층 위에 형성하며, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극이 상기 채널 영역의 일부를 덮도록 형성하는 단계; 및

상기 채널 영역의 일부를 덮는 상기 어느 하나의 전극과 상기 게이트 전극을 콘택홀을 통하여 접속시키는 단계를 포함하는 트랜지스터의 제조 방법.

청구항 5.

화상 신호를 나타내는 데이터 전류를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 그리고 상기 데이터선과 상기 주사선에 의해 정의되는 복수의 화소에 각각 형성되는 복수의 화소 회로가 형성되어 있는 화상 표시 장치에 있어서,

상기 화소 회로는

제1 단자 및 제2 단자 간에 커패시터가 형성되고, 상기 제1 단자 및 상기 제2 단자 간에 인가되는 전압에 대응되는 전류를 제3 단자로 출력하는 구동 트랜지스터,

상기 구동 트랜지스터의 상기 제3 단자에 접속되고, 인가되는 전류의 양에 대응하여 화상을 표시하는 표시 소자,

상기 구동 트랜지스터의 상기 제1 단자에 접속되는 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 다이오드 접속된 보상 트랜지스터, 및

상기 주사선에 인가되는 선택 신호에 응답하여 상기 데이터선에 인가되는 전압을 상기 보상 트랜지스터의 상기 제2 단자로 전달하는 스위칭 트랜지스터

를 포함하고,

상기 보상 트랜지스터의 상기 제3 단자는 상기 제1 단자와 콘택홀을 통하여 접속되고, 상기 콘택홀은 상기 채널과 실질적으로 동일한 수직면상에 형성되는 화상 표시 장치.

청구항 6.

제5항에 있어서,

상기 화소 회로는 인가되는 제어 신호에 응답하여 프리차지 전압을 상기 보상 트랜지스터의 상기 제3 단자로 전달하는 스위칭 트랜지스터를 더 포함하는 화상 표시 장치.

청구항 7.

제6항에 있어서,

상기 제어 신호는 상기 화소 회로에 선택 신호가 인가되기 직전에 인가되는 선택 신호인 화상 표시 장치.

청구항 8.

제5항에 있어서,

상기 보상 트랜지스터는 상기 구동 트랜지스터와 실질적으로 동일한 특성을 갖도록 형성된 화상 표시 장치.

청구항 9.

제5항에 있어서,

상기 보상 트랜지스터는 P 타입의 채널을 갖는 트랜지스터로 구현되고, 상기 제1 단자는 게이트, 상기 제2 단자는 소스, 상기 제3 단자는 드레인인 화상 표시 장치.

청구항 10.

화소 영역과 구동 영역을 포함하는 화상 표시 장치의 제조 방법에 있어서,

상기 화소 영역에는 인가되는 전류의 양에 대응하여 화상을 표시하는 표시 소자, 화상 신호에 대응되는 전류를 상기 표시 소자로 출력하는 제1 트랜지스터, 및 게이트가 상기 제1 트랜지스터의 게이트에 접속되고, 다이오드 접속된 제2 트랜지스터를 포함하고,

상기 제2 트랜지스터는 P 타입의 채널을 갖는 트랜지스터이고, 상기 제2 트랜지스터의 제조 방법은

기판 위에 반도체층을 형성하는 단계,

상기 반도체층에 소스 영역, 채널 영역, 드레인 영역을 형성하는 단계,

상기 채널 영역 위에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계,

상기 게이트 전극 위에 층간 절연막을 형성하는 단계, 및

상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계

를 포함하고,

상기 제2 트랜지스터의 상기 드레인 전극이 상기 채널 영역의 일부를 덮도록 형성되는 화상 표시 장치의 제조 방법.

청구항 11.

화소 영역과 구동 영역을 포함하는 화상 표시 장치의 제조 방법에 있어서,

상기 화소 영역에는 인가되는 전류의 양에 대응하여 화상을 표시하는 표시 소자, 화상 신호에 대응되는 전류를 상기 표시 소자로 출력하는 제1 트랜지스터, 및 게이트가 상기 제1 트랜지스터의 게이트에 접속되고, 다이오드 접속된 제2 트랜지스터를 포함하고,

상기 제2 트랜지스터는 N 타입의 채널을 갖는 트랜지스터이고, 상기 제2 트랜지스터의 제조 방법은

기판 위에 반도체층을 형성하는 단계,

상기 반도체층에 소스 영역, 채널 영역, 드레인 영역을 형성하는 단계,

상기 채널 영역 위에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계,

상기 게이트 전극 위에 층간 절연막을 형성하는 단계, 및


상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계

를 포함하고,


상기 제2 트랜지스터의 상기 소스 전극이 상기 채널 영역의 일부를 덮도록 형성되는 화상 표시 장치의 제조 방법.

도면


도면1a




도면1b




도면2




도면3




도면4




도면5



도면6



도면7



专利名称(译)	制造二极管连接晶体管 and 图像显示器的方法		
公开(公告)号	KR1020050049838A	公开(公告)日	2005-05-27
申请号	KR1020030083586	申请日	2003-11-24
申请(专利权)人(译)	三星SD眼有限公司		
当前申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	KIM KEUMNAM 김금남 LEE ULHO 이을호		
发明人	김금남 이을호		
IPC分类号	H01L51/50 H01L29/786 H01L21/768 G09G3/32 H01L29/80		
CPC分类号	G09G2300/0842 G09G3/3241 G09G3/3233 G09G2300/0819 H01L21/76895		
代理人(译)	您是我的专利和法律公司		
其他公开文献	KR100560470B1		
外部链接	Espacenet		

摘要(译)

本发明涉及一种制造二极管连接的晶体管的方法。根据本发明的制造二极管连接的晶体管的方法包括在衬底上形成硅层;在硅层中形成源区, 沟道区和漏区;在硅层上形成第一绝缘层;在第一绝缘层上形成栅电极;在栅电极上形成第二绝缘层;分别在源区和漏区中形成源电极和漏电极;并且通过接触孔将源电极和漏电极中的一个连接到栅电极, 其中接触孔形成在与沟道基本相同的垂直平面上。五 指数方面 晶体管, 二极管连接, 栅极, 开口率, 有机EL显示器件

