



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2014년03월28일  
 (11) 등록번호 10-1379938  
 (24) 등록일자 2014년03월24일

- (51) 국제특허분류(Int. Cl.)  
 G09G 3/30 (2006.01) G09G 3/32 (2006.01)  
 G09G 3/20 (2006.01) H01L 51/50 (2006.01)
- (21) 출원번호 10-2008-7024644
- (22) 출원일자(국제) 2007년03월06일  
 심사청구일자 2012년02월29일
- (85) 번역문제출일자 2008년10월08일
- (65) 공개번호 10-2009-0006083
- (43) 공개일자 2009년01월14일
- (86) 국제출원번호 PCT/GB2007/050102
- (87) 국제공개번호 WO 2007/102024  
 국제공개일자 2007년09월13일
- (30) 우선권주장  
 0604740.1 2006년03월09일 영국(GB)
- (56) 선행기술조사문헌  
 KR1020050026990 A\*  
 JP2003195815 A  
 US20050104822 A1  
 WO2003079322 A1  
 \*는 심사관에 의하여 인용된 문헌

- (73) 특허권자  
 캠브리지 디스플레이 테크놀로지 리미티드  
 영국 캠브리지 캠브리지셔 씨비23 6더블유 캠퍼  
 른 비즈니스 파크 캠퍼른 빌딩 2020
- (72) 발명자  
 로틀리 폴 리차드  
 영국 캠브릿지셔 씨비3 6더블유 캠퍼른 빌딩  
 2020 캠브릿지 디스플레이 테크놀로지 리미티드
- 르-브리, 올리비에  
 프랑스 에프-38470 생-제르베 르 포르 게 들라 풍  
 더리 르와알 89
- (74) 대리인  
 리엔목특허법인

전체 청구항 수 : 총 18 항


심사관 : 양성지

(54) 발명의 명칭 전류 구동 디스플레이 시스템

(57) 요약

본 발명은 유기 발광 다이오드(OLED) 디스플레이를 구동하는 시스템, 방법, 및 장치에 관련되고, 특히, 멀티-라인 어드레싱(multi-line addressing, MLA) 기법을 이용하는 시스템, 방법 및 장치에 관련된다. 본 발명의 실시예들은 특히 소위 수동 매트릭스 OLED 디스플레이들과 함께 이용되기에 적합하다. 전자발광 디스플레이용 전류 구동 시스템은 각각이 기준 신호 입력을 가지며, 상기 디스플레이의 복수 개의 구동 전극을 구동하기 위한 복수 개의 출력을 가지는 복수 개의 전류 미러 및 상기 전류 미러 출력에 연결되어, 상기 전류 미러로 기준 신호 입력을 제공하기 위한 상기 출력을 자동적으로 선택하는 자동 선택기를 포함한다.

대표도 - 도5h



## 특허청구의 범위

### 청구항 1

전자발광 디스플레이용 전류 구동 시스템에 있어서, 상기 시스템은 상기 디스플레이를 멀티-라인 어드레싱(multi-line addressing)하기 위한 것이며, 상기 시스템은,

상기 디스플레이의 복수의 구동 전극들을 구동하기 위한 복수의 출력들을 가지는 복수의 전류 미러(current mirror)들로서, 상기 전류 미러 각각은 기준 신호 입력(reference signal input)을 가지고, 상기 전류 미러에 의해서 결정되는 미러율(mirror ratio)에 따라서 기준 신호 입력을 스케일링(scaling)하도록 구성되는, 복수의 전류 미러들; 및

상기 전류 미러 출력들에 연결되어, 제1의 상기 전류 미러의 상기 전류 미러 출력을 포함하는 상기 전류 미러 출력들로부터, 상기 제1 전류 미러를 포함하는 상기 전류 미러들로 기준 신호 입력들을 제공하기 위한 상기 출력을 자동적으로 선택하는 자동 선택기를 포함하며,

상기 전류 미러들의 상기 기준 신호 입력들은 상호 연결되어 공통 기준 신호 입력을 제공하고, 상기 자동 선택기는 상기 공통 기준 신호 입력에 연결되는 출력을 가지며,

상기 선택기는 상기 전류 미러 출력들 상의 전압들에 응답하여 상기 전류 미러 출력을 선택하도록 구성되며,

상기 선택기는, 상기 전류 구동 시스템의 전력 공급 라인의 전압에 가장 근사한 전압을 가지는 상기 전류 미러 출력을 선택하도록 구성되며, 상기 전력 공급 라인은 상기 복수의 전류 미러들에 전력을 공급하도록 구성되는 것을 특징으로 하는, 전류 구동 시스템.

### 청구항 2

제1항에 있어서,

상기 기준 신호 입력은 전압 신호 입력을 포함하고,

상기 전류 미러는 상기 전압 신호 입력을 기준 전류로 변환하기 위한 입력 저항을 포함하는 것을 특징으로 하는 전류 구동 시스템.

### 청구항 3

제1항 또는 제2항에 있어서,

상기 전류 미러는, 상기 기준 신호 입력의 배수(multiple)에 의존하는 출력 전류를 제공하는 승산 디지털-아날로그 변환기를 포함하는 것을 특징으로 하는 전류 구동 시스템.

### 청구항 4

제1항에 있어서,

상기 선택기는 상기 선택된 전류 미러 출력에 응답하여 상기 전류 미러들의 상기 기준 신호 입력들을 조정하여 기준 신호 입력 및 상기 선택된 전류 미러 출력의 미러비(mirror ratio)를 유지하는 제어 회로를 포함하고,

상기 미러비는 상기 선택된 출력을 가지는 상기 전류 미러에 의하여 결정되는 것을 특징으로 하는 전류 구동 시스템.

### 청구항 5

제1항 또는 제4항에 있어서,

상기 선택기는, 각각이 상기 전류 미러 출력에 연결되는 제어 커넥션, 및 각각 공통 연결된 입력 및 출력 커넥션들을 가지는 복수의 트랜지스터들을 포함하고,

상기 공통 출력 커넥션들은 상기 기준 신호 입력을 상기 전류 미러들로 제공하기 위한 출력 전압을 제공하는 것을 특징으로 하는 전류 구동 시스템.

### 청구항 6

제5항에 있어서,

상기 트랜지스터들은 MOS 트랜지스터들을 포함하고,

상기 입력, 출력 및 제어 커넥션들은, 개별적으로 드레인, 소스 및 게이트 커넥션들을 포함하는 것을 특징으로 하는 전류 구동 시스템.

**청구항 7**

제4항에 있어서,

상기 제어 회로는 비반전 증폭기를 포함하는 것을 특징으로 하는 전류 구동 시스템.

**청구항 8**

제5항에 있어서,

상기 트랜지스터들은 MOS 트랜지스터들을 포함하고,

상기 입력, 출력 및 제어 커넥션들은, 개별적으로 소스, 드레인 및 게이트 커넥션들을 포함하는 것을 특징으로 하는 전류 구동 시스템.

**청구항 9**

제4항에 있어서,

상기 제어 회로는 반전 증폭기를 포함하는 것을 특징으로 하는 전류 구동 시스템.

**청구항 10**

제1항에 있어서,

상기 선택기는, 각각이 상기 전류 미러 출력에 연결된 제1 입력, 제2 입력, 및 출력을 가지는 복수의 연산 증폭기들을 포함하고,

상기 제2 입력들은 공통적으로 기준에 연결되며, 상기 출력들은 상기 기준 신호 입력을 상기 전류 미러들로 제공하기 위하여 공통 연결되는 것을 특징으로 하는 전류 구동 시스템.

**청구항 11**

제1항, 제2항, 제4항 및 제10항 중 어느 한 항에 있어서,

상기 전자발광 디스플레이는 OLED 디스플레이를 포함하는 것을 특징으로 하는 전류 구동 시스템.

**청구항 12**

OLED 디스플레이 구동기용 전류 발생기에 있어서, 상기 구동기는 상기 디스플레이를 멀티-라인 어드레싱하기 위한 것이며, 상기 전류 발생기는,

기준 신호를 수신하기 위한 기준 입력;

비율화된(ratioed) 전류를 수신하기 위한 비율화 전류 입력(ratioed current input);

비율 제어 신호 입력을 수신하기 위한 비율 제어 입력; 및

제어가능한 전류 미러를 포함하고,

상기 제어가능한 전류 미러는 상기 비율 제어 입력에 연결된 제어 입력, 상기 기준 입력에 연결된 전류 입력, 및 상기 비율화 전류 입력에 연결된 출력을 포함하고,

상기 전류 발생기는, 상기 제어 입력 상의 신호가 상기 비율화된 전류의 상기 기준 신호에 대한 비율을 제어하도록 구성되며,

상기 전류 발생기는, 각각이 디스플레이의 구동 전극을 구동하기 위한 복수 개의 구동 커넥션들 및 상기 구동 커넥션들 중 하나를 선택하여 상기 기준 신호를 제공하기 위한 자동 선택기를 더 포함하며,

상기 자동 선택기는 상기 구동 커넥션에 연결되어 상기 구동 커넥션들 중 선택된 하나를 상기 기준 입력에 선택적으로 연결시키며,

상기 전류 발생기는 상기 복수 개의 구동 커넥션들 각각에 하나씩 존재하고, 각각 비율 제어 입력 및 공통 기준 입력을 가지는 복수 개의 상기 전류 미러들을 포함하며,

상기 선택기는, 상기 전류 발생기의 공급 전압에 가장 근사한 전압을 가지는 상기 구동 커넥션을 선택하도록 구성되며, 전력 공급 라인 상의 상기 공급 전압은 상기 복수의 전류 미러들에 전력을 공급하도록 구성되는 것을 특징으로 하는, 전류 발생기.

**청구항 13**

OLED 디스플레이의 복수 개의 전극들을 구동하기 위한 전류 구동 회로에 있어서, 상기 구동은 상기 디스플레이를 멀티-라인 어드레싱하기 위한 것이며, 상기 구동 회로는,

제어 신호를 수신하기 위한 적어도 하나의 제어 입력;

상기 복수 개의 디스플레이 전극을 위한 복수 개의 구동 커넥션들;

상기 복수 개의 구동 커넥션들 중 하나를 자동적으로 제1 커넥션으로서 선택하고 상기 구동 커넥션들 중 적어도 다른 하나를 자동적으로 제2 커넥션으로서 선택하도록 구성되는 자동 선택기; 및

제1 및 제2 구동 신호들 각각을 상기 제1 및 제2 커넥션으로 제공하도록 구성되는 구동기를 포함하며,

상기 제1 및 제2 구동 신호의 비는 상기 제어 신호에 따라서 제어되며,

상기 구동기는 각각이 개별 제어 입력을 가지는 적어도 두 개의 전류 미러를 포함하고, 상기 전류 미러들 중 제1 전류 미러는 상기 제1 구동 신호를 제공하고, 상기 전류 미러들 중 제2 전류 미러는 상기 제2 구동 신호를 제공하며,

상기 자동 선택기는, 기준 신호 입력을 상기 제1 및 제2 전류 미러들 모두로 제공하기 위하여 상기 구동 커넥션들 중 하나를 자동적으로 선택하도록 구성되는 것을 특징으로 하는, 전류 구동 회로.

**청구항 14**

멀티-라인 어드레싱(multi-line addressing) OLED 디스플레이 구동기 내의 전류 구동을 제어하기 위한 선택 회로로서, 상기 디스플레이는 상기 디스플레이의 복수 개의 행들을 동시에 구동하기 위한 복수 개의 행 커넥션들을 포함하며, 상기 선택 회로는,

상기 행 커넥션들 상에서 구동 신호들을 서보제어(servicing)하기 위한 기준 신호를 출력하는 출력부로서, 상기 서보제어는 공통 기준에 대해서 이루어지는, 출력부;

상기 OLED 디스플레이의 상기 행들로부터 신호를 수신하기 위한 복수 개의 입력 커넥션들; 및

상기 복수 개의 입력 커넥션들 및 상기 출력 커넥션에 연결되어, 자동적으로 상기 입력으로부터 신호를 선택하여 상기 기준 신호를 제공하기 위한 선택기를 포함하며,

상기 선택기는, 전력 공급 라인의 전압에 가장 근사한 전압을 가지는 상기 입력 커넥션을 선택하도록 구성되며, 상기 전력 공급 라인은 상기 복수의 전류 미러들에 전력을 공급하도록 구성되는 것을 특징으로 하는, 선택 회로.

**청구항 15**

제14항에 있어서,

상기 기준 신호는 상기 선택된 입력 신호에 응답하는 것을 특징으로 하는 선택 회로.

**청구항 16**

제14항 또는 제15항에 있어서,

상기 서보제어를 위한 상기 선택된 입력 신호에 응답하여 상기 기준 신호를 조절하는 제어 회로를 더 포함하는 것을 특징으로 하는 선택 회로.

**청구항 17**

제14항에 있어서,

상기 선택 회로는, 각각이 전류 미러 출력으로의 연결을 위한 제어 커넥션, 공급기로의 연결을 위해 상호 연결된 입력 커넥션들, 및 상호 연결되어 입력들 중 최대 또는 최소 전압을 가지는 선택된 상기 입력 상의 전압에 상응하여 출력 전압을 제공하는 출력 커넥션들을 구비한 복수 개의 트랜지스터들을 포함하는 선택 회로.

**청구항 18**

제14항에 있어서,

상기 선택 회로는, 각각이 전류 미러 출력으로의 연결을 위한 제1 입력, 제2 입력 및 출력을 가지는 복수 개의 연산 증폭기들을 포함하며,

상기 제2 입력들은 기준으로의 커넥션을 위하여 공통 연결되고,

상기 출력들은 기준을 상기 전류 미러로 제공하기 위한 출력을 제공하도록 공통 연결되는 것을 특징으로 하는 선택 회로.

**청구항 19**

삭제

**청구항 20**

삭제

**청구항 21**

삭제

**청구항 22**

삭제

**청구항 23**

삭제

**청구항 24**

삭제

**청구항 25**

삭제

**명세서**

**기술분야**

[0001] 본 발명은 유기 발광 다이오드(OLED) 디스플레이를 구동하는 시스템, 방법, 및 장치에 관련되고, 특히, 멀티-라인 어드레싱(multi-line addressing, MLA) 기법을 이용하는 시스템, 방법 및 장치에 관련된다. 본 발명의 실시예들은 특히 소위 수동 매트릭스 OLED 디스플레이들과 함께 이용되기에 적합하다.

**배경기술**

[0002] 액정 디스플레이(LCD)용 멀티-라인 어드레싱 기법은 전력 소비를 감소시키고 LCD의 상대적으로 느린 응답속도를 증가시키기 위하여, 예를 들어 US2004/150608, US2002/158832 및 US2002/083655에 기술되어 있다. 그러나, 이러한 기법들은 OLED 디스플레이에는 적합하지 않은데, 그 이유는 OLED 및 LCD 사이의 근본적으로 유래된 차이점 때문이며, 그것은, OLED는 발광형 기술(emissive technology)인데 반해 LCD는 변조기(modulator)의 형태이기

때문이다. 더 나아가, OLED는 전류가 인가되면 실질적으로 선형인 응답을 제공하는데 반해, LCD 셀은 인가된 전압의 RMC(root-mean-square)에 따라 변경되는 비선형 응답을 가진다.

[0003] OLED를 이용하여 제조된 디스플레이 장치는 LCD 및 다른 평판 기술에 비하여 여러 가지 장점을 가진다. 이들은 더 밝고, 색상이 다양하며, 고속-스위칭되고(LCD에 비하여), 시야각이 더 넓으며, 여러 종류의 기판 상에 구현하는 것이 용이하고 비용도 절감된다. 유기(본 명세서에서는 유기금속(organometallic)을 포함) LED들은 중합체(polymer), 소분자(small molecule), 및 덴드리머(dendrimer)를 포함하며 채택된 물질에 따라 변경되는 색상 범위를 가지는 재료를 이용하여 제조될 수 있다. 중합체-기반 유기 LED의 예들은 예를 들어 WO 90/13148, WO 95/06400 및 WO 99/48160에서 기술되고, 덴드리머-기반 물질들은 WO 99/21935 및 WO 02/067343에 기술되며, 소위 소분자 기반 장치들은 US 4,539,507에서 기술된다.

[0004] 전형적인 OLED 장치는 두 층의 유기 물질층을 포함하는데, 이들 중 하나는 발광 중합체(light emitting polymer, LEP), 올리고머(oligomer) 또는 발광 저분자량 물질(light emitting low molecular weight material)과 같은 발광 물질의 층이고, 다른 한 층은 폴리티오펜 유도체(polythiophene derivative) 또는 폴리아닐린 유도체(polyaniline derivative)와 같은 정공 전달 물질의 층이다.

[0005] 유기 LED는 화소의 매트릭스로 기판 상에 증착되어 단일 또는 다색 픽셀화 디스플레이(pixellated display)를 형성할 수 있다. 멀티컬러 디스플레이는 적, 녹, 및 청색 발광 픽셀의 집합을 이용하여 구성될 수 있다. 소위 능동 매트릭스 디스플레이는 메모리 요소를 가지는데, 이들은 전형적으로 저장 커패시터 및 트랜지스터로서 각각의 픽셀에 관련되는 반면에, 수동 매트릭스 디스플레이는 이러한 메모리 요소를 가지지 않고, 그 대신에 반복적으로 스캐닝되어 연속적 이미지의 인상을 제공하게 된다. 다른 수동 디스플레이들은 세그먼트화 디스플레이를 포함하는데, 여기서는 복수 개의 세그먼트들이 공통 전극을 공유하고, 한 세그먼트는 이것의 다른 전극에 전압을 인가함으로써 켜질 수 있다. 간단한 세그먼트화 디스플레이는 스캐닝될 필요가 없는 반면에 복수 개의 세그먼트화된 영역을 가지는 디스플레이에서는 전극들은 다중화되고(개수를 줄이기 위하여) 스캐닝되어야 할 수 있다.

[0006] 도 1a는 OLED 장치(100)의 일 예를 통한 수직 단부를 도시한다. 능동 매트릭스 디스플레이에서는 픽셀의 영역의 일부가 관련된 구동 회로부(도 1a에는 미도시)에 의하여 점유된다. 이러한 장치의 구조는 설명의 편의를 위하여 다소 간략화된다.

[0007] OLED(100)는 기판(102)을 포함하는데, 이것은 전형적으로는 0.7 mm 또는 1.1 mm 유리이지만 선택적으로는 투명 플라스틱 또는 다른 실질적으로 투명한 물질일 수 있다. 양극층(104)이 기판 상에 증착되는데, 전형적으로 약 150 nm 두께의 ITO(인듐 주석 산화물)를 포함하고, 그 일부 상에 금속 접점층(metal contact layer)이 제공된다. 전형적으로 접점층은 약 500 nm의 알루미늄 또는 크롬층에 의하여 포워된 알루미늄의 층을 포함하며, 이것은 흔히 양극 금속이라고 불린다. ITO와 접점 금속으로 코팅된 유리 기판은 미국의 코닝사로부터 구할 수 있다. ITO 상의 접점 금속은 저항이 감소된 경로를 제공하는데 여기서는 양극 커넥션이 반드시 투명일 필요가 없으며, 특히 해당 장치로의 외부 접점에 대해서는 더욱 그러하다. 접점 금속은 불필요한 지점에서는 ITO로부터 제거되는데, 특히, 디스플레이를 가릴 수 있는 지점에서는 제거되며, 이 과정에서 표준 광리소그래피 공정 이후에 에칭 공정이 수행된다.

[0008] 실질적으로 투명한 정공 전송층(106)이 양극층 상에 증착되고, 그 이후에 전자발광층(108) 및 음극(110)이 증착된다. 전자발광층(108)은, 예를 들어 PPV(poly(p-phenylenevinylene)) 및 정공 전송층(106)을 포함할 수 있으며, 이것은 양극층(104)과 전자발광층(108)의 정공 에너지 레벨을 일치시키는 것을 도우며, 또한 전도성 투명 중합체를 포함할 수 있는데, 이것은 예를 들어 독일의 바이어 에지(Bayer AG)사에서 생산하는 PEDOT:PSS(polystyrene-sulphonate-doped polyethylene-dioxythiophene)일 수 있다. 전형적인 중합체-기반 장치에서 정공 전송층(106)은 약 200 nm의 PEDOT를 포함할 수 있다. 발광 고분자 층(108)은 전형적으로 두께가 약 70 nm이다. 이러한 유기층들은 스핀 코팅(이후에 플라즈마 식각 또는 레이저 제거 공정에 의하여 원하지 않는 영역으로부터 물질을 제거한다) 또는 잉크젯 인쇄 기법을 이용하여 증착될 수 있다. 후자의 경우에, 뱅크(112)가 기판 상에 형성될 수 있고, 예를 들어 포토레지스트를 이용하여 형성될 수 있으며, 유기층들이 증착될 우물(well)을 정의한다. 이러한 우물이 디스플레이의 발광 영역 또는 픽셀을 정의한다.

[0009] 음극층(110)은 전형적으로 칼슘 또는 알루미늄과 같이 일함수가 낮은 물질을 포함하고(예를 들어 물리 기상 증착 기법에 의하여 증착됨), 그 위에 더 두꺼운 알루미늄의 캐핑층이 덮인다. 또는, 추가층이 전자발광층에 직접 인접하도록 제공될 수 있으며, 이것은 예를 들어 불화 리튬(lithium fluoride) 층과 같은 것으로서 전자 에너지 레벨 매칭을 개선시킨다. 음극 분리기(cathode separator)를 이용함으로써 음극선들의 상호 전기적 절연

이 달성될 수 있거나 또는 개선될 수 있다(도 1a에는 미도시).

- [0010] 동일한 기본 구조가 동일한 소분자 및 텐드리머 장치를 위해 사용될 수 있다. 전형적으로 복수 개의 디스플레이들이 하나의 기판 상에 제조되고 제조 공정이 끝날 즈음에 해당 기판이 절단되고, 디스플레이들에는 캡슐화 캔이 부착되어 산화 및 수분 침투를 방지하게 된다.
- [0011] OLED를 발광시키기 위하여 전력이 음극 및 양극 사이에 인가되고, 이것은 도 1a에는 배터리(18)로 표시된다. 도 1a에 도시된 실시예에서, 빛은 투명 양극(104) 그리고 기판(102)을 통하여 발광되고, 음극은 일반적으로 반사형인데, 이러한 기판이 "하부 발광기(bottom emitter)"라고 불린다. 음극을 통하여 발광하는 장치("상부 발광기(top emitter)")도 구성될 수 있는데, 예를 들어 음극층(110)의 두께를 약 50-100 nm 이하로 유지함으로써 해당 음극이 실질적으로 투명하도록 할 수 있다.
- [0012] 유기 LED는 픽셀의 매트릭스 형태로 기판 상에 증착됨으로써 단일 또는 다색 픽셀화 디스플레이를 형성할 수 있다. 다색 디스플레이는 적색, 녹색 및 청색 발광 픽셀의 균을 이용하여 구성될 수 있다. 이러한 디스플레이에서, 개별 요소들은 일반적으로 행(또는 열) 라인들을 활성화하여 픽셀을 선택함으로써 어드레싱될 수 있으며, 픽셀의 행(또는 열)에 기록되어 디스플레이를 생성한다. 소위 능동 매트릭스 디스플레이들은 메모리 요소를 가지고, 이것은 전형적으로 개별 픽셀에 관련된 저장 커패시터 및 트랜지스터인 반면에, 수동 매트릭스 디스플레이는 이러한 메모리 요소를 가지지 않고 그 대신에 개별적으로 스캐닝되어, 다소간 TV 화면과 유사한 방식으로 연속 이미지의 인상을 제공한다.
- [0013] 이제 도 1b를 참조하면, 도 1b는 수동 매트릭스 OLED 디스플레이 장치(150)의 간략화된 단면을 제공하는데, 여기서 도 1a와 유사한 요소들에게는 유사한 부재 번호가 부여된다. 도시된 바와 같이, 정공 수송층(106) 및 전자발광(108)층은 양극 금속층(104) 및 음극층(110)에서 각각 정의된 상호 수직인 양극과 음극 라인의 교차점에 있는 복수 개의 픽셀(152)들로 세분된다. 도면에서, 음극층(110)에서 정의된 전도성 라인(154)은 페이지로 진입해 들어가고, 상호 직각으로 진행되는 복수 개의 양극 라인(158) 중 하나가 음극 라인을 향하여 관통하는 단면이 도시된다. 음극 라인 및 양극 라인의 교차점에서의 전자발광 픽셀(152)은 관련 라인들 간에 전압을 인가함으로써 어드레싱될 수 있다. 양극 금속층(104)은 외부 접점을 디스플레이(150)에 제공하고, OLED로의 양극 및 음극 커넥션 모두를 위하여 이용될 수 있다(음극층 패턴을 양극 금속 리드-아웃 상에서 진행시킴으로써). 전술된 OLED 물질(특히 발광 중합체 및 음극)이 산화되고 수분에 노출되기 때문에, 장치는 금속 캔(111)에 의하여 캡슐화되는데, 이것은 UV-경화 에폭시 접착제(113)에 의하여 양극 금속층(104) 상에 적용되고, 접착제 내의 소형 금속 비드(glass bead)들이 금속 캔이 접촉점에 접촉하거나 단락되는 것을 방지한다.
- [0014] 이제 도 2를 참조하면, 도 2는 도 1b에 도시된 타입의 수동 매트릭스 OLED 디스플레이(150)의 구동 장치를 개념적으로 도시한다. 복수 개의 정전류 발생기(200)들이 제공되는데, 이들 각각은 공급 라인(202) 및 복수 개의 열 라인(204)들 중 하나로 연결되고, 이러한 열 라인들 중 명확화를 위하여 오직 하나만이 도시된다. 복수 개의 행 라인(206)(이들 중에서 하나만 도시됨)도 제공되고 이들 각각은 스위칭된 커넥션(210)에 의하여 접지 라인(208)으로 선택적으로 연결될 수 있다. 도시된 바와 같이, 라인(202) 상에 양의 공급 전압이 인가되고, 열 라인(204)은 양극 커넥션(158)을 포함하고 행 라인(206)은 음극 커넥션(154)을 포함하는데, 이러한 커넥션들은 전력 공급 라인(202)이 접지 라인(208)에 대하여 음극일 경우에는 반대가 될 수 있다.
- [0015] 도시된 바와 같이, 디스플레이의 픽셀(212)은 자신에게 인가된 전력을 가지고 따라서 발광하게 된다. 한 행에 대한 이미지 커넥션(210)을 생성하기 위하여, 전체 행이 어드레싱될 때까지 순서대로 열 라인들 각각이 활성화되는 동안 행은 유지되는데, 그 이후에 후속 행이 선택되고, 이러한 프로세스가 반복된다. 그러나, 바람직하게는 개별 픽셀이 더 길게 유지되고 따라서 전체 구동 레벨을 감소시키도록 하기 위하여, 행이 선택되고 모든 열이 병렬적으로 기입되는데, 즉, 전류가 열 라인들 각각에 동시에 구동됨으로써 행 내의 각 픽셀이 원하는 휘도로 발광하도록 한다. 열 내의 각 픽셀은 순서대로 후속 열이 어드레싱되기 이전에 어드레싱될 수 있는데, 이것은 바람직하지 않으며, 그 이유는 특히 열 커패시턴스의 효과 때문이다.
- [0016] 당업자들은 수동 매트릭스 OLED 디스플레이에서 어떤 전극이 행 전극이라고 불리고 어떤 전극이 열 전극이라고 불리는 것이 임의로 결정된다는 점을 이해할 것이며, 본 명세서에서는 "행(row)" 및 "열(column)"이 상호 교환되어 이용될 수 있다.
- [0017] OLED에 전압 제어 구동이 아니라 전류 제어 구동을 제공하는 것이 일반적인데, 그 이유는 OLED의 휘도가 장치를 통과하는 전류에 의하여 결정되고, 이것이 디스플레이가 생성하는 광자의 개수를 결정한다. 전압-제어 구성에서는 휘도가 시간, 온도, 수명에 따라 디스플레이의 영역에 대하여 변경될 수 있으며, 이 때문에 주어진 전압에

의하여 구동되었을 때 픽셀이 얼마나 밝을 지에 대해서 예측하는 것이 힘들다. 컬러 디스플레이에서 컬러 표현의 정밀도에도 영향이 미칠 수 있다.

[0018] 픽셀 휘도를 변경시키는 종래의 방법은 펄스폭 변조(PWM)를 이용하여 정시에 픽셀을 변경시키는 것이다. 종래의 PWM 기법에서, 픽셀은 완전하게 켜지거나 완전하게 꺼지는데, 하지만 픽셀의 피상 휘도(apparent brightness)는 관찰자 육안 내의 누적현상(integration) 때문에 변경한다. 다른 방법은 열 구동 전류를 변경시키는 것이다.

[0019] 도 3은 종래 기술에 따르는 수동 매트릭스 OLED 디스플레이를 위한 통칭 드라이버 회로의 개념적 블록도(300)를 도시한다. OLED 디스플레이는 점선(302)으로 표시되고, 각각 상응하는 열 전극 접점(306)을 가지는 복수 개(n)의 행 라인(304)들 및 상응하는 복수 개의 열 전극 접점(310)을 가지는 복수 개(m)의 열 라인(308)들을 포함한다. OLED는 행 및 열 라인들의 각 쌍 사이에 연결되는데, 도시된 장치에서는 그 양극이 열 라인에 연결된다. y-드라이버(314)는 정전류를 가지고 열 라인(308)을 구동하고 x-드라이버(316)는 행 라인(304)을 구동하며 행 라인들을 선택적으로 접지에 연결시킨다. y-드라이버(314) 및 x-드라이버(316)는 전형적으로 둘 다 프로세서(318)의 제어 하에 있다. 전력 공급원(320)은 회로부에 전력을 공급하는데, 특히, y-드라이버(314)로 제공한다.

[0020] OLED 디스플레이 드라이버의 일부 예들은 US 6,014,119호, US 6,201,520호, US 6,332,661호, EP 1,079,361A호 및 EP 1,091,339A호에 기술되고, PWM을 채택하는 OLED 디스플레이 드라이버 집적 회로는 Clare Micronix of Clare, Inc., Beverly, MA, USA에 의하여 판매된다. 개선된 OLED 디스플레이 드라이버들의 몇 가지 예들은 출원인의 다른 진행 중인 출원인 WO 03/079322호 및 WO 03/091983호에 기술된다. 특히, WO 03/079322호가 본 명세서에 통합되어 참조되는데, 이것은 개선된 구동력을 가지는 디지털 제어가능한 프로그램가능 전류 발생기를 기술한다.

[0021] OLED 디스플레이의 수명을 개선시킬 수 있는 기법에 대한 요구가 여전히 존재한다. 수동 매트릭스 디스플레이에 특히 적용될 수 있는 기법에 대한 요구가 더욱 존재하는데, 그 이유는 이들이 능동 매트릭스 디스플레이에 비하여 제조하기가 더 저렴하기 때문이다. OLED의 구동 레벨(따라서 휘도)을 감소시키면 현저하게 장치의 수명을 연장할 수 있으며, 예를 들어 OLED의 구동/휘도를 반으로 줄이면 수명은 대략 4의 인자로서 증가된다. 본 발명의 발명자들은 멀티-라인 어드레싱 기법이 피크 디스플레이 구동 레벨을 감소시키는데 채택될 수 있으며, 특히, 수동 매트릭스 OLED 디스플레이에 적용될 수 있다는 점, 및 따라서 디스플레이 수명을 연장시킬 수 있다는 점을 발견하였다.

[0022] **전류 미러 드라이버 시스템(Current Mirror Driver Systems)**

[0023] 출원인 중 하나(Cambridge Display Technology Limited)는 예를 들어 영국 특허출원 0421710.5 호, 0421711.3 호, 0421711.3호와 같은 문헌들 내에 OLED 디스플레이를 위한(특히 수동 매트릭스 OLED 장치를 위한) 멀티-라인 어드레싱 방법을 기술한 바 있으며, 이러한 출원들은 모두 2004년 9월 30일에 출원되었다. 넓게 이야기하면, 실시예에서 이러한 방법은, 행 구동 신호의 제1 집합을 이용하여 디스플레이의 두 개 또는 그 이상의 행 전극을 구동하는 한편 동시에 열 구동 신호의 제1 집합을 이용하여 OLED 디스플레이의 복수 개의 열 전극들을 구동하는 단계; 그리고 두 개 또는 그 이상의 행 전극들이 행 구동 신호의 제2 집합을 이용하여 구동되는 동안에 동시에 열 구동 신호의 제2 집합을 이용하여 열 전극들을 구동하는 단계를 포함한다. 바람직하게는, 행 및 열 전극 신호들은 전류원 또는 전류 싱크와 같은 실질적으로 정전류인 전류 발생기로부터의 전류 구동 신호를 포함한다. 바람직하게는, 이러한 전류 발생기는 예를 들어 디지털-아날로그 변환기를 이용하여 제어되거나 프로그램될 수 있다.

[0024] 두 개 또는 그 이상의 행과 같은 시점에 열을 구동하는 효과는, 두개 또는 그 이상의 행들 사이에서 열 드라이버를 행 구동 신호에 의하여 결정된 비율로 분할하는 것이다-다시 말하면 전류 구동을 위하여 한 열 내의 전류가 두 개 또는 그 이상의 행들 사이에서 상대치 또는 행 구동 신호의 비율에 의하여 결정되는 비율로 분할된다. 넓게 이야기하면, 이것을 통하여 픽셀의 행 또는 라인의 밝기 프로파일이 단지 하나의 단일 라인 스캔 기간 동안이 아니라 멀티 라인 스캔 기간들을 통하여 누적될 수 있으므로, OLED 픽셀의 첨두 휘도를 효과적으로 감소시키고, 따라서 디스플레이의 픽셀의 수명을 증가시킬 수 있다. 전류 구동을 이용하여 픽셀의 원하는 휘도가 해당 픽셀로의 구동 신호들의 연속적인 집합의 실질적으로 선형인 합을 이용하여 획득될 수 있다.

[0025] 열 전류 구동 신호를 행 구동 신호에 따라서 두개 또는 그 이상의 행들 사이에서 분할하기 위한 제어가능한 전류 분할기(current divider)가 MLA 방법의 실시예를 구현하는데 유용할 것이다. (당업자들은 이러한 관점에서

행들 및 열들에 대한 참조가 상호 바뀔 수 있다는 점을 이해할 것이다).

**발명의 상세한 설명**

[0026] 따라서, 본 발명의 제1 측면에 따르면, 전자발광 디스플레이용 전류 구동 시스템이 제공되는데, 이 시스템은 각각이 기준 신호 입력을 가지며, 상기 디스플레이의 복수 개의 구동 전극을 구동하기 위한 복수 개의 출력을 가지는 복수 개의 전류 미러 및 상기 전류 미러 출력에 연결되어, 상기 전류 미러로 기준 신호 입력을 제공하기 위한 상기 출력을 자동적으로 선택하는 자동 선택기를 포함하는 것을 특징으로 한다.

[0027] 몇 가지 바람직한 실시예에서, 전류 미러의 기준 신호 입력들은 상호 연결되어 공통 기준 신호 입력을 제공한다 (다른 실시예에서는 복수 개의 개별 미러 출력 스테이지를 가지는 공통 전류 미러 입력 스테이지가 채택될 수 있다). 전류 미러는 전류원이거나 전류 싱크일 수 있다. 몇 가지 실시예에서, 기준 신호 입력은 전압 입력으로서 입력 저항에 의하여 기준 전류로 변환된다. 바람직하게는, 전류 미러는 승산 디지털-아날로그 변환기를 포함하는데-이 방법으로 전류 미러의 승산(또는 제산) 비율이 디지털적으로 제어됨으로써, 기준 신호 입력에 의하여 결정된 기준 전류의 선택된 배수(1보다 작거나 1보다 큰)인 출력 전류(양수 또는 음수)를 제공할 수 있다.

**[0028] 최소/최고 전압 선택(Minimum/Maximum Voltage Selection)**

[0029] 바람직한 실시예들의 일 집합에서, 선택기는 전류 미러 출력 상의 전압에 응답하고, 이 방식으로 디스플레이의 구동 전극 상의 전압에 응답한다. 다른 바람직한 실시예들에서는, 선택기는 기준 신호를 유도하는데 이용하기 위하여 전류 구동 시스템의 전력 공급 라인의 전압에 가장 근사한 전압을 가지는 전류 미러 출력을 선택하며, 특히 (양 또는 음의 값을 가지는) 공급 전압 또는 전류 미러에 대한 접지 커넥션을 가지는 전류 미러 출력을 선택한다. 가끔, 이러한 커넥션이 하나 이상 존재하는 경우(이 경우에는 하나 이상의 이러한 커넥션이 실질적으로 최대 또는 최소 전압이기도 한 동일 전압이 된다)가 발생할 수 있는데, 이 경우에는 선택기는 기준을 유도하는데 이용하기 위한 하나 이상의 신호를 선택할 수 있다는 것이 이해될 수 있지만, 회로의 동작이 이에 의하여 실질적으로 영향을 받는 것은 아닌데, 그 이유는 복수 개의 선택된 출력들은 실질적으로 동일한 전압이기 때문이다.

[0030] 바람직하게는, 선택기는 기준 신호 입력(또는 공통 기준 신호)을 선택된 전류 미러 출력에 응답하여 조정하여, 특히 그 출력이 선택된 바 있는 전류 미러 회로에 의하여 설정된 미러비(mirror ratio)를 유지시키도록 하는 제어 회로를 더 포함한다. 예를 들어, 만일 선택된 출력이 가장 근접한 공급 라인으로부터 이격된다면, 기준 신호가 조정되어 출력을 다시 공급 라인을 향하여 이동시킨다. 실질적으로 최고의 전압을 가지는 전류 미러 출력을 선택하는 선택기의 경우에, 예를 들어 선택된 전류 미러 출력의 전압의 크기가 증가한다면(부호와 무관하게), (공통) 기준 신호가 감소되어 이를 정정할 수 있다(또는 그 반대이다).

[0031] 바람직한 일 실시예에서, 선택기는 전류 미러 출력에 연결된 제어 커넥션, 공급기에 연결된 입력 커패시터 및 해당 전류 미러에 대한 기준 신호 입력이 유도될 신호를 제공하기 위하여 공통 연결되는 출력 커넥션들을 포함하는 MOS 트랜지스터와 같은 복수 개의 트랜지스터를 포함한다. 접지에 가장 근접한 출력이 선택되어야 할 경우에, 전류 미러는 전류 싱크를 포함하고 트랜지스터들은 p-타입(MOS) 트랜지스터들인데, 이들은 최대 전압에 기반하여 해당 트랜지스터들이 n-타입(MOS) 트랜지스터이고 전류 미러가 전류원을 포함한다고 선택하기 위한 것이다.

[0032] 일 실시예에서, 입력 커넥션은 예를 들어 음의 공급기( $V_{EE}$ )에 상호 연결된 드레인 커넥션을 포함하고, 출력 커넥션은 소스 커넥션을 포함함으로써, 트랜지스터가 소스 추종기 구조(source follower configuration)를 가지도록 한다. 이러한 구조에서, 제어 회로는 비반전 증폭기를 포함할 수 있다. 다른 실시예에서, 입력 커넥션은 예를 들어 양의 공급기( $V_{CC}$ )에 연결되는 소스 커넥션을 포함하고, 출력 커넥션은 해당 제어 회로에 상호 연결되는 드레인 커넥션을 포함한다. 이러한 실시예에서, 제어 회로는 반전 증폭기를 포함할 수 있다. 또다른 실시예에서, 입력 커넥션은 트랜지스터가 아니라 개별 연산 증폭기로의 커넥션을 포함하고, 이들의 출력은 상호 연결되어 해당 전류 미러에 대한 기준 신호 입력이 유도되는 신호를 제공한다.

[0033] 다른 측면에서, 본 발명은 전류 미러 출력으로 연결되기 위한 제어 커넥션, 공급기로 연결되기 위하여 상호 연결되는 입력 커넥션, 및 입력들 중에서 최대 또는 최소 전압을 가지는 상기 선택된 입력 상의 전압에 상응하여 출력 전압을 제공하기 위하여 상호 연결되는 출력 커넥션을 각각 가지는 복수 개의 트랜지스터를 포함한다.

[0034] 본 발명의 다른 측면에 따르면, 전류 미러 출력으로 연결되기 위한 제1 입력, 제2 입력 및 출력을 각각 가지는

복수 개의 연산 증폭기들을 포함하고, 상기 제2 입력은 기준으로 연결되기 위하여 공통 연결되고, 상기 출력들은 공통 연결되어 상기 전류 미러에 대한 기준을 제공하기 위한 출력을 제공한다.

[0035] 본 발명의 다른 측면에 따르면, OLED 디스플레이 구동기를 위한 전류 발생기가 제공되는데, 전류 발생기는 기준 신호를 수신하기 위한 기준 입력; 비율화된(ratioed) 전류를 수신하기 위한 비율화 전류 입력(ratioed current input); 비율 제어 신호 입력을 수신하기 위한 비율 제어 입력; 및 제어가능한 전류 미러를 포함하고, 상기 제어가능한 전류 미러는 상기 비율 제어 입력에 연결된 제어 입력, 상기 기준 입력에 연결된 전류 입력, 및 상기 비율화 전류 입력에 연결된 출력을 포함하고, 상기 전류 발생기는, 상기 제어 입력 상의 신호가 상기 비율화된 전류의 상기 기준 신호에 대한 비율을 제어하도록 구성되며, 상기 전류 발생기는, 복수 개의 구동 커넥션 및 상기 구동 커넥션들 중 하나를 선택하여 상기 기준 신호를 제공하기 위한 자동 선택기를 더 포함하는 것으로 한다.

[0036] 기준 입력에 의하여 수신되는 입력 및 비율 전류 입력은 양수이거나 음수일 수 있고, 즉, 전류 발생기는 (제어가능한) 전류 싱크 또는 전류원의 쌍 중 하나를 포함할 수 있다.

[0037] 바람직한 일 실시예에서, 선택기는 피드백 루프 내에 구현되고 해당 전류 발생기에 대한 공급 전압에 가장 근사한 전압을 가지는 구동 커넥션을 자동으로 선택하도록 구성되는데, 예를 들어 전류 미러 양수(또는 음수) 공급 기로의 가장 근사한 전압을 가지는 구동 커넥션을 선택하도록 구성된다.

[0038] 바람직하게는, 각 구동 커넥션에 대한 하나의 전류 미러가 제공되고, 이러한 전류 미러는 공통 기준 커넥션 또는 기준 입력 신호를 공유한다. 바람직하게는, 전류 미러는 승산 디지털-아날로그 변환기를 포함하여, 디지털 값에 의하여 스케일링된 입력 (기준) 전류에 의하여 결정되는 출력 전류를 제공한다-디지털 값이 미러비를 결정한다. 실시예에서, 기준 전류는 저항을 이용하여 기준 전압 입력으로부터 유도된다.

[0039] 본 발명의 다른 측면은 OLED 디스플레이의 복수 개의 전극들을 구동하기 위한 전류 구동 회로를 제공하는데, 이러한 구동 회로는 제어 신호를 수신하기 위한 적어도 하나의 제어 입력; 복수 개의 디스플레이 전극용 복수 개의 구동 커넥션; 상기 복수 개의 구동 커넥션 중 하나를 자동적으로 제1 커넥션으로서 선택하고 상기 구동 커넥션들 중 적어도 다른 하나를 자동적으로 제2 커넥션으로서 선택하도록 구성되는 자동 선택기; 및 제1 및 제2 구동 신호들 각각을 상기 제1 및 제2 커넥션으로 제공하도록 구성되는 구동기를 포함하며, 상기 제1 및 제2 구동 신호의 비는 상기 제어 신호에 따라서 제어되는 것을 특징으로 한다.

[0040] 바람직하게는, 드라이버는 각각이 개별 제어 입력을 가지는 적어도 두 개의 전류 미러를 포함하고, 상기 전류 미러들 중 제1 전류 미러는 상기 제1 구동 신호를 제공하고, 상기 전류 미러들 중 제2 전류 미러는 상기 제2 구동 신호를 제공하며, 상기 자동 선택기는, 기준 신호 입력을 상기 제1 및 제2 전류 미러들 모두로 제공하기 위하여 상기 구동 커넥션들 중 하나를 자동적으로 선택하도록 구성되는 것을 특징으로 한다.

[0041] 또다른 측면에서, 본 발명은 멀티-라인 어드레싱(multi-line addressing) OLED 디스플레이 구동기 내의 전류 구동을 제어하기 위한 선택 회로를 제공하는데, 상기 디스플레이는 상기 디스플레이의 복수 개의 행들을 동시에 구동하기 위한 복수 개의 행 커넥션들을 포함한다. 이러한 선택 회로는 상기 구동 신호를 공통 기준으로 서보 제어(servoing)하기 위한 기준 신호를 출력하는 출력부; 및 상기 복수 개의 입력 커넥션 및 상기 출력 커넥션에 연결되어, 자동적으로 상기 입력으로부터 신호를 선택하여 상기 기준 신호를 제공하기 위한 선택기를 포함하는 것을 특징으로 한다.

[0042] 바람직하게는, 선택기는 행 커넥션 구동 신호들을 구동 신호를 제공하는 전류 미러용 공통 기준으로 제공하는 복수 개의 전류 미러들 중 하나의 출력을 선택한다.

[0043] 또한, 본 발명은 전술된 전류 구동 시스템, 발생기 또는 회로를 포함하는 OLED 디스플레이 구동기를 제공한다.

[0044] 본 발명의 이러한 측면 및 다른 측면들이 예시적인 방법으로 첨부된 도면을 참조하여 이하 후술될 것이다.

### 실시예

[0057] 제1 행 A 및 제2 행 B를 포함하는 수동 매트릭스 OLED 디스플레이의 행의 쌍을 고려한다. 종래의 수동 매트릭스 구동 기법에서, 행들은 아래의 표 1에 도시된 바와 같이 구동되는데, 각 행이 완전히 켜진 상태(1.0) 또는 완전히 꺼진 상태(0.0) 중 하나를 가지도록 구동된다.

표 1

A		B	
on	(1.0)	off	(0.0)
off	(0.0)	on	(1.0)

[0058]

[0059] 비율  $A / (A+B)$ 를 고려한다. 표 1의 예에서, 이것은 0이거나 1 중 하나이지만, 두 행들 내의 동일한 열 내의 픽셀이 두 행 모두에서 완전히 켜지지 않는다면 이것은 감소되지만 여전히 원하는 픽셀 휘도를 제공할 것이다. 이러한 방식으로 최대 구동 레벨이 감소될 수 있고 픽셀 수명이 증가될 수 있다.

[0060]

제1 라인 스캔 동안에, 휘도는 다음 표 2와 같을 수 있다.

표 2

[0061]

제1 기간
0.0 0.361 0.650 0.954 0.0
0.0 0.015 0.027 0.039 0.0
제2 기간
0.2 0.139 0.050 0.046 0.0
0.7 0.485 0.173 0.161 0.0

[0062]

다음을 알 수 있다.

[0063]

1. 두 행들 사이의 비율은 단일 스캔 기간에서는 동일하다(제1 스캔 기간에서는 0.96이고 제2 스캔 기간에서는 0.222이다).

[0064]

2. 두 개의 행들 사이의 휘도가 합산되어 원하는 값이 된다.

[0065]

3. 최대 휘도가 표준 스캔 동안의 값과 동일하거나 이보다 작다.

[0066]

전술된 예시는 해당 기법을 간단한 2-라인 케이스의 경우에 대해서 예시한다. 만일 휘도 데이터 내의 비율이 두 라인들 사이에서 유사하다면, 더 좋은 효과가 발생된다. 이미지 데이터에 대한 연산(calculation) 타입에 의존하여, 휘도는 평균 30 퍼센트 또는 그 이상만큼 절감될 수 있으며, 이것은 픽셀 수명에 매우 현저한 유용한 영향을 미칠 수 있다. 이러한 기법을 확장하여 동시에 도 많은 행들을 고려하면 그 효과가 더욱 커진다.

[0067]

SVD 이미지 매트릭스 분해(image matrix decomposition)를 이용한 멀티-라인 어드레싱의 일 예가 이하 후술된다.

[0068]

우리는 이러한 구동 시스템을 매트릭스 승산으로서 기술할 수 있는데, 여기서 **I**는 이미지 매트릭스(비트맵 파일)이고, **D**는 디스플레이된 이미지(**I**와 동일해야 한다)이며, **R**은 행 구동 매트릭스이고, **C**는 열 구동 매트릭스이다. **R**의 열들이 '라인 기간' 동안의 행으로의 구동을 기술하고, **R**의 행들이 구동되는 행들을 표시한다. 한번에 한 행씩 구동하는 시스템은 따라서 단위 행렬(identity matrix)이다. 6x4 디스플레이 체커 보드 디스플레이

레이(chesquer board display)에 대해서, 다음 수학식 1이 성립된다.

**수학식 1**

$$D(R, C) := R \cdot C$$

$$I := \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \end{pmatrix}$$

$$C := I$$

$$R := \begin{pmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{pmatrix}$$

$$R \cdot C = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \end{pmatrix}$$

[0069]

[0070]  $R \cdot C$ 는 이미지와 같다.

[0071] 이제 2 프레임 구동 방법을 고려한다.

**수학식 2**

$$C := \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \end{pmatrix}$$

$$R := \begin{pmatrix} 1 & 0 \\ 0 & 1 \\ 1 & 0 \\ 0 & 1 \end{pmatrix}$$

$$R \cdot C = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \end{pmatrix}$$

[0072]

[0073] 수학식 2에서 알 수 있듯이, 이것도 이미지 매트릭스와 동일하다.

[0074] 구동 매트릭스는 다음과 같은(MathCad nomenclature 이용) 특이값 분해(Singular Value Decomposition) 기법을 이용하여 연산될 수 있다.

**수학식 3**

[0075]  $X := \text{svd}(I^T)$  ( $U$  및  $V$ 를 제공)

[0076]  $Y := \text{svds}(I^T)$  ( $S$ 를 대각선 원소의 벡터로서 제공)

[0077]  $Y$ 가 오직 두 개의 원소, 즉, 두 프레임만을 가지는데 주의한다.

**수학식 4**

$$Y = \begin{pmatrix} 2.449 \\ 2.449 \\ 0 \\ 0 \end{pmatrix}$$

[0078]

[0079] 여기서, 다음 수학식 5가 성립된다.

**수학식 5**

[0080]  $U := \text{submatrix}(X, 0, 5, 0, 3)$  (즉 상위 6개 행)

[0081]  $V := \text{submatrix}(X, 6, 9, 0, 3)^T$  (즉 하위 4개 행)

[0082] 여기서, 수학식 6이 성립된다.

**수학식 6**

$$X = \begin{array}{c|cccc} & 0 & 1 & 2 & 3 \\ \hline 0 & 0.577 & 0 & 0.816 & 0 \\ 1 & 0 & 0.577 & 0 & 0.816 \\ 2 & 0.577 & 0 & -0.408 & 4.57 \cdot 10^{-14} \\ 3 & 0 & 0.577 & 0 & -0.408 \\ 4 & 0.577 & 0 & -0.408 & -4.578 \cdot 10^{-14} \\ 5 & 0 & 0.577 & 0 & -0.408 \\ 6 & 0.707 & 0 & 0.707 & 0 \\ 7 & 0 & 0.707 & 0 & -0.707 \\ 8 & 0.707 & 0 & -0.707 & 0 \\ 9 & 0 & 0.707 & 0 & 0.707 \end{array}$$

[0083]

[0084] 또한,

[0085]  $W := \text{diag}(Y)$  (즉,  $Y$ 를 대각 행렬로 포매팅) 하면, 다음 수학식 7을 얻는다.

**수학식 7**

$$W = \begin{pmatrix} 2.449 & 0 & 0 & 0 \\ 0 & 2.449 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \end{pmatrix}$$

$$D := (U \cdot W \cdot V)^T$$

[0086]

[0087] D를 체크하면 다음 수학적 식 8을 얻는다.

수학적 식 8

$$D = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \end{pmatrix}$$

$$R := (W \cdot V)^T$$

$$R = \begin{pmatrix} 1.732 & 0 & 0 & 0 \\ 0 & 1.732 & 0 & 0 \\ 1.732 & 0 & 0 & 0 \\ 0 & 1.732 & 0 & 0 \end{pmatrix}$$

[0088]

[0089] 수학적 식 8에서 마지막 두 개의 열이 비어있는 것에 주의한다.

[0090]  $R := \text{submatrix}(R, 0, 3, 0, 1)$  을 수행하면(비지 않은 열을 채택), 다음 수학적 식 9를 얻는다.

수학적 식 9

$$R = \begin{pmatrix} 1.732 & 0 \\ 0 & 1.732 \\ 1.732 & 0 \\ 0 & 1.732 \end{pmatrix}$$

$$C := U^T$$

$$C = \begin{pmatrix} 0.577 & 0 & 0.577 & 0 & 0.577 & 0 \\ 0 & 0.577 & 0 & 0.577 & 0 & 0.577 \\ 0.816 & 0 & -0.408 & 0 & -0.408 & 0 \\ 0 & 0.816 & 4.57 \times 10^{-14} & -0.408 & -4.578 \times 10^{-14} & -0.408 \end{pmatrix}$$

[0091]

[0092] (우리가 R을 축소시켜서 C가 상위 행으로만 축소되었기 때문에 C가 다음 수학적 식 10과 같이 얻어진다)

수학적 식 10

$$C := \text{submatrix}(C, 0, 1, 0, 5)$$

$$C = \begin{pmatrix} 0.577 & 0 & 0.577 & 0 & 0.577 & 0 \\ 0 & 0.577 & 0 & 0.577 & 0 & 0.577 \end{pmatrix}$$

[0093]

[0094] 그러므로, 다음 수학적 식 11이 얻어지는데,

수학식 11

$$R \cdot C = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 \end{pmatrix}$$

[0095]

이것은 원하는 이미지와 동일하다.

[0096]

[0097]

이제 더 일반적인 케이스를 고려하면, 글자 "A"의 이미지를 고려한다.

수학식 12

$$I := \begin{pmatrix} 0 & 0 & 1 & 1 & 0 & 0 \\ 0 & 1 & 0 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 \\ 1 & 0 & 0 & 0 & 0 & 1 \end{pmatrix}$$

$$X := \text{svd}(I^T)$$

$$Y := \text{svds}(I^T)$$

[0098]

[0099]

(Y가 오직 두 개의 원소, 즉, 세 프레임만을 가지는데 주의하면 다음 수학식 13을 얻는다)

수학식 13

$$Y = \begin{pmatrix} 2.828 \\ 1.414 \\ 1.414 \\ 0 \end{pmatrix}$$

$$U := \text{submatrix}(X, 0, 5, 0, 3)$$

$$V := \text{submatrix}(X, 6, 9, 0, 3)^T$$

$$W := \text{diag}(Y)$$

$$D := (U \cdot W \cdot V)^T$$

$$D = \begin{pmatrix} 0 & 0 & 1 & 1 & 0 & 0 \\ 0 & 1 & 0 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 \\ 1 & 0 & 0 & 0 & 0 & 1 \end{pmatrix}$$

[0100]

[0101]

(D를 체크하면)

[0102]

$R := (WV)^T$  및 다음 수학식 14을 얻는다.

수학식 14

$$R = \begin{pmatrix} -0.816 & 1.155 & 0 & 0 \\ -0.816 & -0.577 & 1 & 0 \\ -2.449 & 0 & 0 & 0 \\ -0.816 & -0.577 & -1 & 0 \end{pmatrix}$$

[0103]

[0104]

(수학식 14에서 마지막 열이 비어있는 것에 주의한다.)

[0105]

$R := \text{submatrix}(R, 0, 3, 0, 2)$  을 수행하면, 다음 수학식 15를 얻는다.

수학식 15

$$R := \text{submatrix}(R, 0, 3, 0, 2)$$

$$V = \begin{pmatrix} -0.289 & -0.289 & -0.866 & -0.289 \\ 0.816 & -0.408 & 0 & -0.408 \\ 0 & 0.707 & 0 & -0.707 \\ 0.5 & 0.5 & -0.5 & 0.5 \end{pmatrix}$$

$$R = \begin{pmatrix} -0.816 & 1.155 & 0 \\ -0.816 & -0.577 & 1 \\ -2.449 & 0 & 0 \\ -0.816 & -0.577 & -1 \end{pmatrix}$$

$$C := U^T$$

$$W = \begin{pmatrix} 2.828 & 0 & 0 & 0 \\ 0 & 1.414 & 0 & 0 \\ 0 & 0 & 1.414 & 0 \\ 0 & 0 & 0 & 0 \end{pmatrix}$$

$$C = \begin{pmatrix} -0.408 & -0.408 & -0.408 & -0.408 & -0.408 & -0.408 \\ -0.289 & -0.289 & 0.577 & 0.577 & -0.289 & -0.289 \\ -0.5 & 0.5 & 0 & 0 & 0.5 & -0.5 \\ 0.671 & -0.224 & 0 & 0 & 0.224 & -0.671 \end{pmatrix}$$

[0106]

[0107]

(우리가  $R$ 을 축소시켜서  $C$ 가 상위 행으로만 축소되었기 때문에  $C$ 가 다음 수학식 16과 같이 얻어진다)

수학식 16

$$C := \text{submatrix}(C, 0, 2, 0, 5)$$

$$C = \begin{pmatrix} -0.408 & -0.408 & -0.408 & -0.408 & -0.408 & -0.408 \\ -0.289 & -0.289 & 0.577 & 0.577 & -0.289 & -0.289 \\ -0.5 & 0.5 & 0 & 0 & 0.5 & -0.5 \end{pmatrix}$$

$$R \cdot C = \begin{pmatrix} 0 & 0 & 1 & 1 & 0 & 0 \\ 0 & 1 & 0 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 \\ 1 & 0 & 0 & 0 & 0 & 1 \end{pmatrix}$$

[0108]

[0109] 이것은 원하는 이미지와 동일하다.

[0110] 이 경우에 R 및 C에 음의 값이 존재하는데, 이것은 수동 매트릭스 OLED 디스플레이를 구동하는데 바람직하지 않은 것이다. 관찰을 통하여 다음 수학식 17과 같이 양의 인수분해가 가능하다는 것을 알 수 있다.

수학식 17

$$R := \begin{pmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 1 & 1 & 1 \\ 0 & 0 & 1 \end{pmatrix}$$

$$C := \begin{pmatrix} 0 & 0 & 1 & 1 & 0 & 0 \\ 0 & 1 & 0 & 0 & 1 & 0 \\ 1 & 0 & 0 & 0 & 0 & 1 \end{pmatrix}$$

$$R \cdot C = \begin{pmatrix} 0 & 0 & 1 & 1 & 0 & 0 \\ 0 & 1 & 0 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 \\ 1 & 0 & 0 & 0 & 0 & 1 \end{pmatrix}$$

[0111]

[0112] 비-음수 매트릭스 인수분해(non-negative matrix factorization, NMF)는 이러한 결과를 일반적인 경우에 획득할 수 있는 방법을 제공한다. 비-음수 매트릭스 인수분해에서 이미지 매트릭스 I는 다음 수학식 18과 같이 인수분해된다.

수학식 18

[0113]  $I = W \cdot H$

[0114] NMF 기법의 몇 가지 예들이 다음의 인용문헌에 기술되는데, 이러한 인용 문헌들 모두는 본 명세서에 참조되어 통합된다.

[0115] D. Lee, H. S. Seung. "Algorithms for non-negative matrix factorization" ; P. Paatero, U. Tapper. "Least squares formulation of robust non-negative factor analysis". Chemometr. Intell. Lab. 37 (1997), 23-35; P. Paatero. "A weighted non-negative least squares algorithm for three-way 'PARAFAC factor analysis". Chemometr. Intell. Lab. 38 (1997), 223-242; P. Paatero, P. K. Hopke, 등. "Understanding and controlling rotations in factor analytic models". Chemometr. Intell. Lab. 60 (2002), 253-264; J. W. Demmel. "Applied numerical linear algebra". Society for Industrial and Applied Mathematics, Philadelphia. 1997; S. Junnto, P. Paatero. "Analysis of daily precipitation data by positive matrix

factorization". Environmetrics, 5 (1994), 127-144; P. Paatero, U. Tapper. "Positive matrix factorization: a non-negative factor model with optimal utilization of error estimates of data values". Environmetrics, 5 (1994), 111-126; C. L. Lawson, R. J. Hanson. "Solving least squares problems". Prentice-Hall, Englewood Cliffs, NJ, 1974; "Algorithms for Non-negative Matrix Factorization", Daniel D. Lee, H. Sebastian Seung, pages 556-562, "Advances in Neural Information Processing Systems 13", Papers from Neural Information Processing Systems (NIPS) 2000, Denver, CO, USA. MIT Press 2001; 및 "Existing and New Algorithms for Non-negative Matrix Factorization" By Wenguo Liu & Jianliang Yi ([www.dcf1.gov/DCCL1/rdwg/nmf.pdf](http://www.dcf1.gov/DCCL1/rdwg/nmf.pdf) ; 여기 언급된 알고리즘에 대한 소스 코드는 [http://www.cs.utexas.edu/users/liuwg/373CProject/CS\\_383C\\_Project.htm](http://www.cs.utexas.edu/users/liuwg/373CProject/CS_383C_Project.htm) 에서 발견할 수 있다).

- [0116] NMF 인수분해 프로시저는 도 9b에서 개략적으로 설명된다.
- [0117] 기본적인 전술된 기법이 구현되면, 추가적인 효과를 얻기 위하여 다른 기법들도 이용될 수 있다. 예를 들어 윈도우™ 타입 어플리케이션에서 혼한 픽셀의 중복 행들은 동시에 기록되어 라인 기간의 개수를 감소시킬 수 있으며, 그 결과 프레임 주기를 단축시키고 동일한 누적 휘도를 위하여 요구되는 최대 휘도를 감소시킨다. SVD 분해가 획득되면, 작은 (구동) 값들만을 가지는 하위 행들은 무시될 수 있는데, 그 이유는 그들이 최종 이미지의 품질에는 점점 중요하지 않은 것들이기 때문이다. 전술된 바와 같이 전술된 멀티-라인 어드레싱 기법이 단일 디스플레이된 프레임 내에 적용되는데, 이에 추가적으로 또는 이 대신에 시간 차원 상에서 하나 또는 그 이상의 행의 휘도 프로파일이 공간 차원으로 누적 구성될 수 있다는 점이 이해될 것이다. 이러한 동작은 프레임-간 시간 보간 기법이 채택되는 이동 픽처 압축 기법(moving picture compression technique)을 이용하여 용이하게 수행될 수 있다.
- [0118] 전술된 MLS 기법의 실시예들은 특히 컬러 OLED 디스플레이에서 유용한데, 이 경우에 해당 기법이 (선택적으로) 픽셀 행은 물론 적색(R), 녹색(G), 및 청색(B) 서브-픽셀에 대해서도 바람직하게 채택된다. 이것은, 이미지가 유사한 색상의 블록을 포함하는 경향이 있기 때문이며, R, G 및 B 서브-픽셀 사이의 상관성이 개별 픽셀들 간의 경우보다 흔히 더 높기 때문이다. 그러므로, 해당 기법의 실시예에서, 멀티-라인 어드레싱을 위한 행들은 R, G 및 B 행으로 그룹화되고, 세 개의 행들이 완전한 픽셀을 정의하며, 이미지는 동시에 R, G 및 B 행들의 조합을 선택함으로써 구성된다. 예를 들어, 단일 디스플레이된 이미지의 큰 영역이 백색이라면 해당 이미지는 적합한 신호를 열 드라이버에 인가하는 동안에 우선 R, G 및 B 행들의 그룹을 선택함으로써 구성될 수 있다.
- [0119] MLA 기법을 컬러 디스플레이로 적용하면 다른 장점도 가진다. 종래의 컬러 OLED 디스플레이에서 픽셀의 행은 해당 행이 이네이블되면 개별 열 드라이버들이 동시에 R, G 및 B 서브-픽셀들을 구동함으로써 완전 컬러로 발광하는 픽셀을 제공하도록 하기 위하여 패턴 "RGBRGB..."을 가진다. 그러나, 세 개의 행들은 "RRRR...", "GGGG...", "BBBB..." 구조를 가질 수 있으며, 단일 열이 R, G 및 B 서브-픽셀에 어드레싱할 수 있다. 이러한 구조는 OLED 디스플레이의 적용을 단순화하는데, 그 이유는 예를 들어 개별 "우물"들이 각 행 내의 세 개의 상이한 색상의 물질을 위한 영역을 정의하기 위하여 필요한 대신에, 적색 픽셀의 행이 단일 장골(long trough) 내에 (인크젯) 인쇄될 수 있기 때문이다. 이것을 통하여 제조 공정의 일부를 생략할 수 있으며, 또한 픽셀 개구비(aperture ratio)(이것은 활성화 픽셀에 의하여 점유되는 디스플레이 영역의 퍼센트이다)를 증가시킬 수 있다. 그러므로, 다른 측면에서 본 발명은 이러한 타입의 디스플레이를 제공한다.
- [0120] 도 4a는 이러한 기법을 위한 예시적인 디스플레이/드라이버 하드웨어 구성(400)의 블록도를 도시한다. 알 수 있는 바와 같이, 단일 열 드라이버(402)가 적색(404), 녹색(406) 및 청색(408) 픽셀들의 행들에 어드레싱한다. 적색, 녹색 및 청색 행들의 순열은 행 선택기/다중화기(410)를 이용하여 어드레싱되거나, 또는 후술되는 바와 같이 각 행을 제어하는 전류 싱크를 이용하여 어드레싱된다. 도 4a로부터 이러한 구조가 적색, 녹색 및 청색 서브-픽셀들이 각각 공통 전극을 공유하는 선형 골(linear trough) 내에 인쇄되도록 허용한다(우물에 인쇄되는 것이 아니다). 이것은 기관 패터닝 및 프린팅 복잡성을 감소시키고, 개구비를 증가시키며(따라서 간접적으로 평생동안 구동의 필요성이 감소된다). 도 4a에 도시된 물리적 장치 레이아웃을 이용하여, 복수 개의 또는 상이한 MLA 구동 기법들이 구현될 수 있다.
- [0121] 제1 예시적인 구동 기법에서, 이미지는 다음에 보이는 바와 같이 순차적으로 행의 군에 어드레싱함으로써 구성될 수 있다.
- [0122] 1. 백색 성분: R, G 및 B가 선택되고 상호 구동됨
- [0123] 2. 적색 + 청색이 상호 구동됨

- [0124] 3. 청색 + 녹색이 상호 구동됨
- [0125] 4. 적색 + 녹색이 상호 구동됨
- [0126] 5. 적색만
- [0127] 6. 청색만
- [0128] 7. 녹색만
- [0129] 필요한 색상 단계들만이 수행되어 색 조합의 최소 개수를 이용하여 해당 이미지를 구성한다. 이러한 조합은 최적화되어, 어플리케이션의 요청에 따라서 수명을 증가시키거나 및/또는 전력 소비를 감소시킬 수 있다.
- [0130] 다른 컬러 MLA 기법에서, RGB 행들의 구동은 세 개의 라인 스캔 기간로 분할되고, 각 라인 기간가 하나의 원색을 구동한다. 원색들은, 디스플레이의 라인 또는 행을 따라서 원하는 색상 모두를 포섭하는 색상 범위(color gamut)를 형성하도록 선택된 R, G 및 B의 조합들이다.
- [0131] 일 방법에서, 삼원색들은  $R + aG = aB$ ,  $G + bR = bB$ ,  $B + cR = cG$  들이며, 여기서  $0 \leq a, b, c \leq 1$  이 성립되고, a, b, c는 모든 원하는 색상을 그들의 색상 범위 내에 포섭하는 가장 큰 값( $a + b + c =$  최대값)이 되도록 선택된다.
- [0132] 다른 방법에서, a, b 및 c는 디스플레이의 전체 성능을 가장 개선하도록 하는 기법으로 선택된다. 예를 들어, 만일 청색 수명이 제한적인 요소라면, a 및 b는 c를 희생하는 대신에 최대화될 수 있다. 만일 적색 전력 소모량이 문제라면, b 및 c가 최대화될 수 있다. 이것은, 전체 발광 휘도가 고정값과 같아야 하기 때문이다.  $b = c = 0$ 인 예를 고려한다. 이러한 경우에, 적색 휘도는 제1 스캔 기간 동안에 완전하게 달성되어야 한다. 그러나, 만일  $b, c > 0$  이라면, 적색 휘도가 수 개의 스캔 기간 동안에 점진적으로 누적되고, 따라서 최대 휘도를 감소시키고, 적색 서브픽셀 수명 및 효율을 증가시킨다.
- [0133] 다른 변형예에서, 개별 스캔 기간의 길이는 조정되어 수명 또는 전력 소비량을 최적화할 수 있다(예를 들어 증가된 스캔 시간을 제공한다).
- [0134] 또다른 변형예에서, 원색들(primaries)은 임의로 선택되지만, 디스플레이의 라인 상의 모든 성분을 포함하는 가능한 최소 색상 범위를 정의하도록 선택된다. 예를 들어, 만일 재생가능 색상 범위 상에 오직 녹색의 그림자들만이 존재하는 것과 같은 극단적인 경우가 존재할 수 있다.
- [0135] 도 4b는 도 4a에 도시된 요소들과 유사한 요소에는 유사한 부재 번호가 부여된 디스플레이 드라이버 하드웨어(450)의 다른 실시예를 도시한다. 도 4b에서, 디스플레이는 백색(W) 픽셀(412)의 추가 행들을 포함하는데, 이것들이 역시 삼원색과 조합되어 구동될 때 컬러 이미지를 구성하는데 이용된다.
- [0136] 넓게 이야기하여, 백색 서브-픽셀을 포함시킴으로써 청색 픽셀에 대한 요구가 감소되고, 따라서 디스플레이 수명이 증가된다; 또는, 구동 기법에 따라서, 주어진 색상의 디스플레이를 위한 전력 소비량이 감소될 수 있다. 백색이 아닌 색상, 예를 들어 마젠타, 시안, 및/또는 옐로우 발광 서브-픽셀들이 예를 들어 포함되어 색상 범위를 증가시킬 수 있다. 상이한 색상을 가지는 서브-픽셀들은 동일한 영역을 가질 필요가 없다.
- [0137] 도 4b에 도시된 바와 같이, 각 행은 단일 색상의 서브-픽셀들을 포함하는데, 이것은 도 4a를 참조하여 기술된 바와 같지만, 종래의 픽셀 레이아웃이 각 행을 따라서 연속적인 R, G, B 및 W 픽셀들을 이용하여 역시 채택될 수 있다는 점이 이해될 것이다. 이러한 경우에, 열은 네 개의 개별 열 드라이버에 의하여 구동될 것이며, 네 개의 색상 각각에 대하여 하나씩 구동될 것이다.
- [0138] 전술된 멀티-라인 어드레싱 기법이 도 4b의 디스플레이/드라이버 장치와 연결되어, R, G, B 및 W 행들의 조합이 각 라인에 대하여 행 다중화기(도시된 바와 같은) 또는 전류 싱크를 이용함으로써 상이한 순열 및/또는 상이한 구동물을 가지고 어드레싱 됨으로써 채택될 수 있다는 점이 이해될 것이다. 전술된 바와 같이, 이미지는 행의 상이한 조합을 연속적으로 구동함으로써 구성된다.
- [0139] 전술된 바와 같이 개요가 제공되고 이하 상세히 설명되는 바와 같이, 몇 가지 바람직한 구동 기법들은 해당 OLED 디스플레이 픽셀에 가변 전류 구동을 채택한다. 그러나, 더 간단한 구동 기법(행 전류 미러가 불필요하다)이 채택될 수도 있는데, 이것은 단독으로 그리고 전술된 제1 예시 컬러 디스플레이 구동 기법에 따라서 조합하여 디스플레이의 행들을 선택하기 위하여 하나 또는 그 이상의 행 선택기/다중화기를 이용한다.
- [0140] 도 4c는 이러한 기법의 행 선택의 타이밍을 도시한다. 제1 기간(460)에서, 백색, 적색, 녹색 및 청색 행들이

선택되고 함께 구동된다; 제2 기간(470)에서, 백색만이 구동되고, 제3 기간(480)에서 적색만이 구동되는데, 이들은 모두 펄스폭 변조 구동 타이밍에 따라서 수행된다.

[0141] **드라이버 시스템**

[0142] 이제 도 5a를 참조하면, 이것은 수동 매트릭스 OLED 드라이버(500)의 개념적 블록도를 도시하는데, 이것은 전술된 바와 같은 MLA 어드레싱 기법을 구현한다.

[0143] 도 5a에서 도 3을 참조하여 설명된 것과 유사한 수동 매트릭스 OLED 디스플레이는 행 드라이버 회로(512)에 의하여 구동되는 행 전극(306) 및 열 드라이브(510)에 의하여 구동되는 열 전극(310)을 가진다. 이와 같은 행 및 열 드라이버들의 세부 내용이 도 5b에 도시된다. 열 드라이버(510)들은, 전류 구동을 하나 또는 그 이상의 열 전극으로 설정하기 위한 열 데이터 입력(509)을 가진다; 이와 유사하게 행 드라이버(512)는 전류 구동비를 두개 또는 그 이상의 행으로 설정하기 위한 행 데이터 입력(511)을 가진다. 바람직하게는, 입력(509 및 511)은 인터페이싱을 용이하게 하기 위한 디지털 입력들이고; 바람직하게는 열 데이터 입력(509)은 디스플레이(302)의 모든 m 개의 열에 대하여 전류 구동을 설정한다.

[0144] 디스플레이될 데이터가 데이터 및 제어 버스(502) 상에서 제공되는데, 이것은 직렬일 수도 병렬일 수도 있다. 버스(502)는 입력을 프레임 저장 메모리(503)로 제공하는데, 이것은 디스플레이의 각 픽셀의 휘도 데이터를 저장하거나, 컬러 디스플레이에서는 각 서브-픽셀의 휘도 정보를 저장한다(이 정보는 개별 RGB 색 신호로서 인코딩되거나 또는 다른 방법으로 휘도 및 색도 신호로서 인코딩될 수 있다). 프레임 메모리(503) 내에 저장된 데이터는 해당 디스플레이의 각 픽셀(또는 서브-픽셀)의 원하는 피상 휘도를 결정하고, 이 정보는 디스플레이 구동 프로세서(506)에 의하여 제2의 독출 버스(505)를 이용하여 독출될 수 있다(몇 가지 실시예에서는 버스(505)가 생략되고 버스(502)가 대신 이용될 수 있다).

[0145] 디스플레이 구동 프로세서(506)는 하드웨어, 또는 디지털 신호 처리 코어를 예를 들어 이용함으로써 소프트웨어 형태로도 구현될 수 있고, 또는 이들 두 가지의 조합을 이용하여 구현될 수 있는데, 예를 들어 전용 하드웨어를 채택하여 매트릭스 연산을 가속화할 수 있다. 그러나, 일반적으로 디스플레이 구동 프로세서(506)는 적어도 일부에 있어서는 저장된 프로그램 코드 또는 프로그램 메모리(507) 내에 저장된 마이크로 코드를 이용하여 구현되고, 이들은 클럭(508) 및 이와 관련하여 작업 메모리(504)의 제어 하에 동작한다. 프로그램 메모리(507) 내의 코드는 데이터 캐리어 또는 착탈식 저장소(507a)에 제공될 수 있다.

[0146] 프로그램 메모리(507) 내의 코드는 종래의 프로그래밍 기법을 이용하여 전술된 멀티-라인 어드레싱 방법의 하나 또는 그 이상의 실시예들을 구현하도록 구성된다. 몇 가지 구성에서, 이러한 방법들은 표준 디지털 신호 프로세서 및 모든 종래의 프로그래밍 언어에서 동작하는 코드를 이용하여 구현될 수 있다. 이러한 경우에, 종래의 DSP 루틴의 라이브러리가 채택될 수 있으며, 예를 들어 이를 통하여 특이값 분해(singular value decomposition)를 구현할 수 있고, 또는 전용 코드가 이 목적을 위하여 기록되거나, 또는 SVD를 채택하지 않는 다른 구조들이 컬러 디스플레이의 구동에 관련되어 전술된 바와 같은 기법들과 같이 구현될 수 있다.

[0147] 이제 도 5b를 참조하면, 이것은 도 5a의 열(510) 및 행(512) 드라이버의 세부 사항을 도시한다. 열 드라이버 회로부(510)는 복수 개의 제어가능 기준 전류원(516)들을 포함하고, 이들은 각 열 라인 당 하나가 제공되고, 이들 각각은 개별 디지털-아날로그 변환기(514)의 제어 하에 동작한다. 이러한 예시적인 구현예들의 세부 사항에 대해서는 도 5c에 도시되는데, 여기서는 제어가능 전류원(516)이 전류 미러 구조로 전력 라인(518)에 연결된 한 쌍의 트랜지스터(522, 524)를 포함하는 것을 알 수 있다. 그러므로, 도시된 실시예에서, 열 드라이버는 전류원을 포함하는데 이들은 양의 공급 라인에 연결된 PNP 바이폴라 트랜지스터들이다; 전류 싱크를 제공하기 위하여 접지에 연결된 NPN 트랜지스터가 채택된다; 다른 구현예에서는, MOS 트랜지스터가 이용될 수 있다. 디지털-아날로그 변환기(514) 각각은 복수 개의 (도시된 예에서는 3개이다) FET 스위치(528, 530, 532)를 포함하는데, 이들 각각은 개별 전력 공급기(534, 536, 538)에 연결된다. 게이트 커넥션(529, 531, 533)은 개별 전력 공급원을 상응하는 전류 설정 저항(540, 543, 544)으로 스위칭시키기 위한 디지털 입력을 제공하고, 각 저항은 전류 미러(516)의 전류 입력(526)에 연결된다. 전력 공급원들은 2의 배수로 스케일링된 전압을 가지는데, 즉, 각각 다음으로 작은 전력 공급원의 두 배에서 Vgs 강하를 제한 값을 가짐으로써, FET 게이트 커넥션 상의 디지털 값이 라인(526) 상의 상응하는 전류로 변환된다; 또는 전력 공급원은 동일한 전압을 가질 수 있고, 저항(540, 542, 544)들이 스케일링될 수 있다. 도 5c는 또한 다른 D/A 제어 전류 소스/싱크(546)를 도시한다; 다중 트랜지스터들이 도시되는 이러한 실시예에서, 하나의 적합하게 크기 결정된 더 큰 트랜지스터가 대신 채택될 수도 있다.

[0148] 행 드라이버(512)는 또한 두 개(또는 그 이상)의 디지털적으로 제어가능한 전류원(515, 517)들을 내장할 수 있고, 이들은 유사한 장치를 이용하여 도 5c에 도시된 장치에 적용될 수 있으며, 이는 전류원 미러 대신에 전류 싱크를 채택한다. 이러한 방식으로, 제어가능한 전류 싱크(517)가 프로그래밍되어 전류를 행 구동 레벨의 비율(또는 비율들)에 상응하는 바람직한 비율(또는 비율들)에서 싱크할 수 있다. 제어가능한 전류 싱크(517)는 따라서 비율 제어 전류 미러(ratio control current mirror, 550)로 연결되고, 이것은 제1, 참조된 전류를 수신하기 위한 입력(552) 및 하나 또는 그 이상의 (음의) 출력 전류를 수신(싱크)하기 위한 하나 또는 그 이상의 출력(554)을 포함하는데, 입력 전류에 대한 출력 전류의 비는 라인(509) 상의 행 데이터에 따라서 제어가능한 전류 생성기(517)에 의하여 정의되는 제어 입력들의 비율에 의하여 결정된다. 두 개의 행 전극 다중화기(556a, 556b)가 제공되어, 기준 전류를 제공하기 위한 한 행 전극의 선택을 허용하거나 또는 "출력" 전류를 제공하기 위한 다른 행 전극의 선택을 허용할 수 있다; 또는 다른 선택기/다중화기(556b) 및 550으로부터의 전류 미러 출력들이 제공될 수 있다. 도시된 바와 같이, 행 드라이버(512)는 4-행 전극들의 블록으로부터의 동시 구동을 위하여 두 개의 행들의 선택을 허용하는데, 실제로는 다른 선택 장치가 채택될 수도 있다-예를 들어 한 장치에서는 12개(하나가 기준이고 다른 것은 미러값이다)의 행들이 12개의 64-웨이 다중화기들에 의하여 64개의 행 전극들로부터 선택될 수 있다; 다른 장치에서는 64개의 행들이 동시 구동을 위한 복수 개의 행들을 선택할 수 있는 관련 행 드라이버를 각각 가지는 수 개의 블록으로 분할될 수 있다.

[0149] 도 5d는 도 5b에 도시된 프로그램가능 비율 전류 미러(550)의 일 구현예의 세부적인 내용을 도시한다. 이 예시적인 구현예에서, 소위 베타 헬퍼(beta helper, Q5)를 가지는 바이폴라 전류 미러가 채택되지만, 당업자들은 다른 많은 전류 미러 회로의 타입들도 역시 이용될 수 있다는 점을 이해할 것이다. 도 5d에 도시된 회로에서, V1 이 전형적으로 약 3V의 전력 공급원이고, I1 및 I2는 Q1 및 Q2의 콜렉터 내의 전류의 비율을 정의한다. 두 라인(552, 554) 내의 전류들은 I2에 대한 I1의 비율을 가지고, 따라서 주어진 전체 열 전류는 이러한 비율로 두 개의 선택된 행들 사이에서 분할된다. 당업자는 이러한 회로가 점선(558) 내부의 회로부의 반복적인 구현을 제공함으로써 임의의 개수의 미러링된 행들을 가지도록 확장될 수 있다는 점을 이해할 것이다.

[0150] 도 5e는 도 5b의 행 드라이버(512)를 위한 다른 프로그램가능한 전류 미러를 예시한다. 이러한 예시적인 실시예에서, 각 행에는 도 5d의 점선(558) 내의 성분에 상응하는 회로부가 제공되는데, 즉, 전류 미러 출력 스테이지를 가지고, 그리고 하나 또는 그 이상의 행 선택기가 이러한 전류 미러 출력 스테이지중 선택된 것들을 하나 또는 그 이상의 개별 프로그램가능한 기준 전류 공급원들로 연결시킨다(전류원 또는 전류 싱크). 다른 선택기는 전류 미러로의 기준 입력으로서 이용될 행을 선택한다.

[0151] 전술된 행 드라이버에서, 행 선택이 채택될 필요가 없는데, 그 이유는 개별 전류 미러 출력이, 전체 디스플레이의 각 행에 대하여 또는 해당 디스플레이의 행 블록의 각 행에 대하여 제공될 수 있기 때문이다. 행 선택이 채택되면, 행들은 블록 단위로 그룹화된다- 예를 들어, 세 개의 출력을 가지는 전류 미러가 예를 들어 12개의 행의 그룹으로의 선택적 커넥션을 이용하여 채택된다면, 세 개의 연속적 행들의 집합이 교대로 선택되어 12개의 행들에 대하여 3-라인 MLA를 제공할 수 있다. 또는, 행들은 디스플레이될 라인 이미지에 관련된 공지 기술을 이용하여 그룹화될 수 있는데, 예를 들어, 이미지의 특정 서브-섹션이 디스플레이된 데이터의 속성(행 간의 현저한 상관성) 때문에 MLA의 효과를 더욱 볼 것이라는 것이 알려진 경우에 더욱 그러하다.

[0152] 도 5f 및 5g는 각각 접지 기준 및 양의 공급기 기준을 가지는 종래 기술에 따르는 전류 미러 구조를 예시하는데, 이 도면들은 입력 및 출력 전류의 부호를 표시한다. 이러한 전류가 동일한 부호를 가질 수도 있지만 양수 또는 음수 중 하나일 수 있다는 점이 이해될 수 있다.

[0153] **자동 행 선택**

[0154] 이하, 자동 행 선택을 구현하기 위한 몇 가지 기술들에 대하여 설명한다.

[0155] 이러한 기술들 중 첫 번째가 개념적으로 도 5h에 도시되는데, 이 도면은 넓게 이야기하여 공통 기준 신호 입력(564)을 공유하는 복수 개의 전류 미러들(562a 내지 562c)(사실상 전압 신호가 내부 저항에 의하여 기준 전류로 변환된다) 및 디스플레이의 행을 구동하는 복수 개의 개별 출력(566a 내지 566c)을 채택하는 드라이버 시스템(560)을 도시한다. 부궤환 장치가 채택되어 (양 또는 음의) 공급 라인(예를 들어 공급이 두 극 사이가 아니라 0 및 양의 전압 사이에서 이루어지는 경우에는 접지를 포함한다)에 가장 근접하며 가장 낮은 전위를 가지는 출력(566)(즉, 행 구동 신호)을 선택한다. 이러한 선택 동작은 아날로그 회로(568)에 의하여 수행되는데, 이것은 최소(또는 최대) 행 구동 전압에 의존하는 출력(570)을 가지며, 실시예에서는 이것은 행 구동 전압에서 Vgs 강하만큼 낮은 값과 동일하다. 이러한 출력(570)은 제어 회로(572)로의 입력을 제공하는데, 실시예에서는 공통 베이스 증폭기 또는 연산 증폭기와 같은 증폭기의 입력을 제공하고, 이러한 증폭기는 그러면 전류 미러(562)

의 공통 기준 신호 입력(564)에 연결된 출력(574)을 제공한다.

- [0156] 동작되면, 라인(574) 상의 전압 출력이, 전류 미러(562)로의 기준 신호 입력(564)이 선택 회로(568)에 의하여 선택된 전류 미러 출력에 대하여 "정확한" 레벨을 가지도록 제어되는데, 이 경우 부재환 루프가 이용된다. 특히, 부재환은 선택된 전류 미러의 기준 입력이, 선택된 라인이 (선택된) 전류 미러의 미러울에 의하여 기준을 스케일링 함으로써 결정되는 출력 전류(소스 또는 싱크)에 의하여 구동될 경우에, 선택된 행 구동 라인 상의 전압과 일치하는 레벨을 가지도록 보장한다.
- [0157] 이제 도 5i를 참조하면, 이 도면은 예시적인 선택 회로(568)의 세부 사항을 도시하는데, 도시된 실시예는 가장 낮은(가장 큰 음의 값을 가지는) 행 구동 라인 전압을 선택하기 위한 복수 개의 PMOS 트랜지스터를 포함하고; 최대(가장 큰 양의 값을 가지는) 전압을 선택하기 위하여 NMOS 트랜지스터가 채택된다. 도면으로부터 알 수 있는 바와 같이, 각 트랜지스터의 게이트는 선택 회로의 입력을 제공하고, 트랜지스터들의 드레인 모두는 상호 연결되어 음의 공급원인  $V_{EE}$ 로 연결되며, 트랜지스터의 모든 소스들은 상호 연결되어 출력(570)을 제공한다. 검토를 통하여, 가장 낮은(가장 큰 음의 값을 가지는) 게이트 전압이 그 소스(즉 출력(570))를 입력 전압  $V_g$  이상의 하나의 게이트-소스 전압으로 풀링함으로써 트랜지스터들 중 하나를 턴온시킬 것이다. 이것은 다른 트랜지스터들의 소스 커넥션들을 동일한(가장 낮은) 전압으로 풀링하고, 이를 통하여 모든 다른 트랜지스터들을 턴 오프하게 된다. 실제로 동작할 때, 이러한 변이(transition)는 급격하게 이루어짐으로써 일반적으로 오직 하나의 트랜지스터만이 켜지고 다른 트랜지스터들은 실질적으로 꺼진다. 하지만, 예를 들어, 두 개 또는 그 이상의 입력 커넥션들이 실질적으로 동일한 전위를 가지고, 두 개 또는 그 이상의 트랜지스터들이 부분적으로 켜질 수 있는 영역이 존재한다. 실제로는, 이러한 현상은 거의 영향을 미치지 않는데, 그 이유는 제어 회로는 전체로서 가장 낮은 전위를 이용하여 제어 동작을 수행하고, 신호 트랜지스터가 켜지고 실질적으로 동일한 전압을 가지는 두 개의 트랜지스터들이 켜지는 경우의 전위차는 최소값이 되기 때문이다.
- [0158] 도 5j는 제어 회로(572)의 일 실시예를 도시하는데, 이 경우에는, 라인(574) 상에 출력 전압을 제공하는 공통 베이스 증폭기를 포함하고, 이 출력 전압은 도 5h의 개별 전류 미러(562) 내에서 출력 전류로 변환된다. 다시 도 5h의 부재환 루프를 고려하면서 예를 들어 선택된 행 전압(도 5j의 베이스 전압이 0볼트인 트랜지스터 Q3의 이미터 전압)이 -0.8 볼트인 예에 대하여 고려한다. 만일 너무 많은 전류가 행 미러 드라이버에 의하여 싱크되면, 이러한 입력 전압은 더욱 큰 음의 값을 가지고, 그 결과 도 5j에 도시된 회로의 출력(574) 상에 더 낮은 전위가 발생하게 되는데, 이에 의하여 이러한 불평형이 정정될 때까지 이러한 전류를 선택된 미러 회로의 기준 전류 입력에까지 감소시키게 된다.
- [0159] 도 5l은 전류 미러(562)의 일 실시예를 도시하는데, 이것은 바람직한 실시예에서는 승산 DAC를 포함하고, 디지털 입력의 각 비트가 미러 회로의 2진-가중치 부여된 출력 스테이지부를 제어한다.
- [0160] 도 5m은 개요에 있어서 전송된 선택 시스템을 포함하는 OLED 디스플레이 드라이버의 전체 구성을 도시한다. 이 도면은 전류 미러(562), 수동 매트릭스 OLED 디스플레이에의 커넥션들(576), 열 드라이버(578), 선택 회로(568), 제어 회로(572) 및 제어기(580)를 내장하는 행 드라이버(574)를 도시한다.
- [0161] 요약하자면, 도 5b 내지 도 5e에 도시된 장치들에서 행 드라이버의 순응 한계(compliance limit)에 가장 근사하게 도달하는 행을 선택함으로써 해당 드라이버 내의 전류를 열 드라이버의 전류에 대하여 평형을 맞추기 위하여 다극 스위치(multipole switch)가 이용되지만, 도 5h 내지 도 5l을 참조하여 도시된 장치에서는, "최소" 기능이 자동적으로 그 순응 한계에 가장 근접한 행을 선택한다. 이것을 통하여, 행 드라이버 전류의 절대값을 제어할 때, 어떤 행을 기준으로 이용하여야 하는지를 선택하기 위한 디스플레이 구동 제어기에 대한 필요성이 없어진다. 이것을 통하여, 제어기 복잡성이 감소되고, 어떠한 행 드라이버도 그 순응 한계에 도달하지 않는다는 것을 보장하는데 도움이 된다. 실시예에서, 트랜지스터들(도 5i에서는 M1 내지 M14)의 집합의 정류 기능(rectifying function)이 입력 (행) 신호들의 최소(minimum) 집합을 출력(570)으로 송신하는데 이용된다. 그러면, 이 신호는 증폭(도 5j의 트랜지스터 Q1 내지 Q3에 의하여)되고, 행 드라이버(574)로의 기준 전류를 제어하는데 이용된다(도 5l의 R99 내지 R103).
- [0162] 이하, 전송된 시스템의 다른 실시예에 대하여 기술한다.
- [0163] 도 5i에 도시된 장치에서, 선택 회로(568)는 소스 추종기 구조를 가지는 복수 개의 트랜지스터들을 포함하고, 그들의 소스 커넥션들은 공통으로 상호 연결되어 출력(570)으로 연결되는데, 이것이 전압 노드로서 동작한다. 다른 장치에서, 트랜지스터의 소스들은 공통적으로  $V_{CC}$  공급기와 같은 양 전압 공급기에 공통 연결되고, 트랜지스터의 드레인들은 공통으로 출력 라인(570)으로 연결되는데, 이것이 전류 노드로서 동작한다(출력 전류는 각

트랜지스터를 통하여 흐르는 전류들의 합이다). 이러한 구조는 소스 추종기 구조에 비하여 다소 상이한 방식으로 동작한다. 소스 추종기 구조에서 출력(570)은 비반전 증폭기에 연결되지만, 다른 구조에서는 우리는 반전 증폭기가 채택되는 것으로 설명할 것이다.

[0164] 당업자들이 이해할 수 있는 바와 같이, MOS 트랜지스터는 게이트 전압이 문턱 전압 이상만큼 소스 전압과 상이할 경우에만 켜진다. 전류 미러 DAC들에게 최초로 작은 기준 (전류)가 제공되어서 행 구동 커넥션들 중 많은 것들이 상대적으로 높은 전압을 가지고 실질적으로 트랜지스터들 모두가 꺼진다고 가정한다. 궤환 루프 내에 인버터가 있기 때문에, 기준 전류는 트랜지스터들 중 하나가 켜지기 시작할 때까지 증가하기 시작한다; 이것은 가장 낮은(가장 큰 음의 값을 가지는) 게이트 전압을 가지는 트랜지스터이다(또는 더 일반적으로는 공통 소스 전압과 가장 많이 상이한 게이트 전압을 가지는 트랜지스터이다). 이 트랜지스터가 전류를 전달하기 시작하고, 궤환 루프는 이 DAC가 적절한 기준 전류 레벨로 제어될 것을 보장한다. 이러한 다른 장치는 소스 추종기 장치에 비하여 덜 바람직한데, 그 이유는 여러 트랜지스터들의 게이트-소스 전압들이 근사하다면 하나 이상의 트랜지스터가 켜지게 되고(출력 전류가 합산되다), 이러한 현상은 행 구동 커넥션 상의 기준 전압을 변경시킬 수 있고(만일 오직 하나의 트랜지스터만이 켜진다면 이것은 약간 높을 뿐이다), 또한 이에 의하여 루프 이득이 증가하고 안정성이 감소되기 때문이다. 그러나, 소스 추종기 구조에서는, 한 트랜지스터가 켜질 때, 이것이 다른 트랜지스터들을 끄게 된다.

[0165] 다른 변형예에서, 도 5i의 선택 회로(568) 내의 트랜지스터는 도 5k에 도시된 연산 증폭기에 의하여 대체될 수 있다. 각 증폭기는 디스플레이 행 구동 커넥션(Li)으로의 반전 입력 및 기준 전압(Vth)에 연결된 비반전 입력을 가지고, 증폭기의 출력은 개별 다이오드(Di)에 의하여 공통 연결된다.

[0166] 도 6은 행 드라이버(512)의 도 5a의 디스플레이 구동 프로세서(506)를 결합시키는 집적 회로 다이(600)의 레이아웃을 도시한다. 도시된 다이는 연장된 사각형 형상을 가지는데, 예를 들어 그 치수는 20mm x 1mm가 되고, 실질적으로 동일한 집합의 장치들의 반복된 구현을 포함하는 드라이버 회로의 장 라인에 대한 제1 영역(602) 및 MLA 디스플레이 처리 회로부를 구현하기 위하여 이용되는 인접된 영역(604)을 가진다. 그렇지 않으면, 영역(604)은 이용되지 않은 공간이 되는데, 그 이유는 칩이 절단되어야 하는 최소 물리적 너비가 존재하기 때문이다.

[0167] **MLA 구동 기법**

[0168] 전술된 MLA 디스플레이 드라이버는 OLED 휘도를 제어하기 위하여 가변 전류 구동을 채택하지만, 당업자는 특히 PWM과 같이 OLED 픽셀로의 구동을 변경시키는 다른 수단들이 추가적으로 또는 대신하여 채택될 수 있다는 점을 이해할 것이다.

[0169] 도 7은 멀티-라인 어드레싱을 위한 펄스폭 변조 구동 기법의 개념적인 일 실시예를 도시한다. 도 7에서 열 전극(700)들에는 두 개 또는 그 이상의 행 전극(702)과 동일한 시점에 펄스폭 변조된 구동이 제공되어 원하는 휘도 패턴을 획득한다. 도 7에 도시된 실시예에서, 도시된 0 값이 제2 행 펄스를 이후 시점으로 점진적으로 천이 시킴으로써 0.5 까지 부드럽게 변동될 것이다; 일반적으로, 행 및 열 펄스들의 중첩 정도를 제어함으로써 픽셀로의 가변 구동이 적용될 수 있다.

[0170] 매트릭스 인수분해를 채택하는 몇 가지 바람직한 MLA 기법들에 대하여 이하 상세히 후술될 것이다.

[0171] 도 8a를 참조하면, 이 도면은 한번에 한 행씩 구동되는 종래의 구동 기법의 행 **R**, 열 **C**, 및 이미지 **I** 행렬들을 도시한다. 도 8b는 멀티라인 어드레싱 기법을 위한 행, 열 및 이미지 행렬을 도시한다. 도 8c 및 8d는 디스플레이된 이미지의 전형적인 픽셀에 대하여 픽셀의 휘도를 도시하거나, 또는 등가적으로 해당 픽셀에 대한 프레임 기간 동안의 구동을 도시하는데, 여기서 멀티-라인 어드레싱에 의하여 획득되는 피크 픽셀 구동의 감소도 도시한다.

[0172] 도 9a는 개념적으로 수학적 식 19에 따르는 이미지 행렬 **I**의 특이값 분해(singular value composition, SVD)를 예시한다.

수학식 19

$$\begin{array}{ccccccc}
 \mathbf{I} & = & \mathbf{U} & \times & \mathbf{S} & \times & \mathbf{V} \\
 m \times n & & m \times p & & p \times p & & p \times n
 \end{array}$$

[0173]

[0174] 디스플레이는  $\mathbf{U}$ ,  $\mathbf{S}$  및  $\mathbf{V}$ 의 모든 조합에 의하여 구동될 수 있는데, 예를 들어 행을  $\mathbf{US}$ 를 이용하고 열을  $\mathbf{V}$ 로 구동시키거나 행을  $\mathbf{U}\sqrt{\mathbf{S}}$  로 구동하고 열을  $\sqrt{\mathbf{S}}\mathbf{V}$  로 구동한다. QR 분해 및 LU 분해와 같은 다른 관련 기법들도 역시 채택될 수 있다. 적절한 수치 기법들은 예를 들어 "Numerical Recipes in C: The Art of Scientific Computing", Cambridge University Press 1992에 기술된다; 프로그램 코드 모듈에 대한 많은 라이브러리들 역시 적합한 루틴을 포함한다.

[0175] 도 10은 도 5b 내지 도 5e를 참조하여 기술된 행 및 열 드라이버들과 유사하고 인수분해된 이미지 행렬을 이용하여 디스플레이를 구동하기에 적합한 행 및 열 드라이버들을 도시한다. 열 드라이버(1000)는 조정가능한 실질적으로 일정한 전류원(1002)의 일 집합을 포함하는데, 이들은 상호 집단을 이루게 되고 이들에게는 열 전극 각각으로의 전류를 설정하기 위한 가변 기준 전류  $I_{ref}$ 가 제공된다. 이러한 기준 전류는 도 9b의 행렬  $\mathbf{H}$ 의 행  $p_i$ 와 같은 인수 행렬(factor matrix)의 행으로부터 유도된 각 열에 대한 상이한 값에 의하여 변조된 펄스폭이다. 행 드라이브(1010)는 도 5e에 도시된 것과 유사한 프로그램가능한 전류 미러(1012)를 포함하지만, 바람직하게는 이것은 디스플레이의 각 행에 대해 하나의 출력만을 가지거나 또는 동시 구동되는 행들의 블록의 각 행에 대하여 하나의 출력만을 가진다. 행 구동 신호는 도 9b의 행렬  $\mathbf{W}$ 의 열  $p_i$ 와 같은 인수 행렬의 열로부터 유도된다.

[0176] 도 11은 NMF와 같은 매트릭스 인수분해 기법을 이용하여 이미지를 디스플레이하기 위한 예시적인 프로시저로서 도 5a의 디스플레이 구동 프로세서(506)의 프로그램 메모리(507) 내에 저장되는 프로그램 코드로서 구현될 수 있는 프로시저의 흐름도를 도시한다.

[0177] 도 11에서 해당 프로시저는 우선 프레임 이미지 행렬  $\mathbf{I}$ 를 추출하고(단계 S1100), 그리고 이러한 이미지 행렬을 NMF를 이용하여 인수 행렬  $\mathbf{W}$  및  $\mathbf{H}$ 로 인수분해하거나, 또는 예를 들어 SVD를 채택할 때에는  $\mathbf{U}$ ,  $\mathbf{S}$  및  $\mathbf{V}$ 와 같은 다른 인수 행렬들로 분해한다(단계 S1102). 이러한 인수분해 동작은 이전 프레임의 디스플레이가 이루어지는 동안에 연산될 수 있다. 그러면, 프로시저는 단계 1104에서  $p$  개의 서브프레임을 이용하여 디스플레이를 구동한다. 단계 1106이 이러한 서브프레임 구동 프로시저를 도시한다.

[0178] 서브프레임 프로시저는  $\mathbf{W}$ -열  $p_i \rightarrow \mathbf{R}$ 로 설정하여 행 벡터  $\mathbf{R}$ 을 형성한다. 이것은 자동으로 도 10의 행 드라이버 장치에 의하여 1로 정규화(normalize)되고, 따라서  $\mathbf{R}$ 을 정규화함으로써 스케일 인수  $x$ ,  $\mathbf{R} \leftarrow x\mathbf{R}$ 가 유도됨으로써 원소들의 합이 1이 되도록 한다.  $\mathbf{H}$ 와 유사한 방식으로, 행  $p_i \rightarrow \mathbf{C}$ 가 수행되어 열 벡터  $\mathbf{C}$ 를 형성한다. 이것은 최대 원소값이 1이 되도록 스케일링되고,  $\mathbf{C} \leftarrow y\mathbf{C}$ 인 스케일 인수  $y$ 를 제공한다. 프레임 스케일 인수

$$f = \frac{p}{m} \quad \text{가 결정되고,} \quad I_{ref} = \frac{I_0 \cdot f}{xy}$$

에 의하여 기준 전류가 설정되는데, 여기서  $I_0$ 는 시간계에서 종래에 스케닝된 라인 내의 최대 휘도를 위해 요구되는 전류에 상응하고,  $x$  및  $y$  인수들은 구동 장치에 의하여 도입된 스케일링 효과를 보상한다(다른 구동 장치에서는 이러한 것들 중 하나 또는 두개 모두가 생략될 수 있다).

[0179] 이에 후속하여, 단계 S1108에서, 도 10에 도시된 디스플레이 드라이버들은 전체 프레임 기간의  $1/p$  동안에 디스플레이의 열을  $\mathbf{C}$ 를 이용하여 구동하고, 디스플레이의 행들을  $\mathbf{R}$ 을 이용하여 구동한다. 이러한 동작이 각 서브프레임에 대하여 반복되고, 그러면 후속 프레임에 대한 서브프레임 데이터가 출력된다.

[0180] 도 12는 기술된 방법의 일 실시예에 따라서 구성된 이미지의 일 예를 도시한다; 해당 포맷은 도 9b의 포맷에 상응한다. 도 12에 도시된 이미지는  $50 \times 50$  이미지 행렬에 의하여 정의되고, 이것은 이 예에서는 15개의 서브프레임을 이용하여 디스플레이된다( $p = 15$ ). 서브프레임들의 개수는 사전에 결정될 수 있고 또는 디스플레이된 이미지의 속성에 따라서 변경될 수 있다.

- [0181] 수행되어야 하는 이미지 조작 연산들은 그들의 일반적 특성에 있어서 디지털 카메라와 같은 소비자 전자 촬상 장치에 의하여 수행되는 연산들과 다르지 않으며, 이러한 방법의 실시예들이 이러한 장치에 편리하게 구현될 수 있다.
- [0182] 다른 실시예에서, 본 발명에 따른 방법이 전용 집적 회로에 구현될 수 있거나, 게이트 어레이를 이용하여 구현되거나, 또는 디지털 신호 프로세서 상의 소프트웨어로서 구현되거나, 또는 이들의 몇 가지 조합에 의하여 구현될 수 있다.
- [0183] 당업자들에게 많은 유용한 대안적 실시예들이 용이하게 착안될 수 있다는 것은 명백하다. 본 발명이 설명된 실시예들에 한정되는 것이 아니며, 첨부된 청구의 범위의 기술적 사상 및 범위 내에 포함되는 당업자에게 명백한 수정예들을 포함한다는 점이 이해될 것이다.

**산업상 이용 가능성**


- [0184] 본 발명은 유기 발광 다이오드(OLED) 디스플레이를 구동하는 시스템, 방법, 및 장치에 적용될 수 있고, 특히, 멀티-라인 어드레싱(multi-line addressing, MLA) 기법을 이용하는 시스템, 방법 및 장치에 적용될 수 있다. 본 발명은 특히 소위 수동 매트릭스 OLED 디스플레이에 적용될 수 있다.

**도면의 간단한 설명**


- [0045] 도 1a 및 도 1b는 각각 OLED 장치의 수직 단면 및 수동 매트릭스 OLED 디스플레이의 간략화된 단면을 도시한다.
- [0046] 도 2는 수동 매트릭스 OLED 디스플레이용 구동 장치를 개념적으로 도시한다.
- [0047] 도 3은 공지된 수동 매트릭스 OLED 디스플레이 드라이버의 블록도를 도시한다.
- [0048] 도 4a 내지 도 4c는 각각 컬러 OLED 디스플레이에 대하여 MLA 어드레싱 기법을 구현하기 위한 디스플레이 드라이버 하드웨어의 제1 및 제2 실시예들의 블록도 및 이러한 기법의 타이밍도를 도시한다.
- [0049] 도 5a 내지 도 5m은, 각각 MLA 디스플레이 드라이버, 열 및 행 드라이버, 도 5a의 디스플레이 드라이버용 예시적 디지털-아날로그 전류 변환기, 프로그램가능 전류 미러, 제2 프로그램가능 전류 미러, 종래 기술에 따른 전류 미러의 블록도, 본 발명의 일 측면을 구현하는 복수 개의 전류 미러들, 선택 회로, 제어 회로, 선택 회로 변형예(variant), 승산 DAC를 포함하는 전류 미러, 및 OLED 디스플레이 장치를 도시한다.
- [0050] 도 6은 멀티-라인 어드레싱 디스플레이 신호 처리 회로부 및 드라이버 회로부를 내장하는 집적 회로 다이(die)의 레이아웃을 도시한다.
- [0051] 도 7은 펄스폭 변조 MLA 구동 기법의 개념적 예를 도시한다.
- [0052] 도 8a 내지 도 8d는 종래의 구동 시스템 및 멀티-라인 어드레싱 구동 기법 각각을 위한 행, 열 및 프레임 기간 동안의 전형적인 픽셀의 상응하는 휘도 커브를 도시한다.
- [0053] 도 9a 및 9b는 개별적으로 이미지 행렬의 SVD 및 NMF 인수분해(factorisation)를 각각 도시한다.
- [0054] 도 10은 도 9의 행렬들을 이용하여 디스플레이를 구동하기 위한 예시적인 열 및 행 구동 장치들을 도시한다.
- [0055] 도 11은 이미지 행렬 인수분해를 이용하여 디스플레이를 구동하기 위한 방법의 흐름도를 도시한다.
- [0056] 도 12는 이미지 매트릭스 인수분해를 이용하여 획득된 디스플레이된 이미지의 일 예를 도시한다.

도면


도면1a




도면1b




도면2




도면3




도면4a




도면4b




도면4c




도면5a




도면5b




도면5c



도면5d




도면5e




전류 소스의 개수 <= 디스플레이 내의 행의 개수


도면5f



도면5g




도면5h




560 ↗


도면5i



도면5j




도면5k





도면5m




도면6


602	드라이버 512
604	디스플레이 신호 처리 508

600


도면7




도면8a




도면8b




도면8c




도면8d




도면9a




도면9b




도면10



도면11



도면12



专利名称(译)	标题：电流驱动显示系统		
公开(公告)号	<a href="#">KR101379938B1</a>	公开(公告)日	2014-03-28
申请号	KR1020087024644	申请日	2007-03-06
[标]申请(专利权)人(译)	剑桥显示技术有限公司		
申请(专利权)人(译)	剑桥显示科技有限公司		
当前申请(专利权)人(译)	剑桥显示科技有限公司		
[标]发明人	ROUTLEY PAUL RICHARD 로틀리폴리차드 LE BRIZ OLIVIER 르브리올리비에		
发明人	로틀리폴리차드 르브리, 올리비에		
IPC分类号	G09G3/30 G09G3/32 G09G3/20 H01L51/50		
CPC分类号	G09G3/3216 G09G3/3266 G09G3/2081 G09G2310/0208 G09G2320/029 G09G2320/043 H01L2924/12044 Y02B20/36		
优先权	2006004740 2006-03-09 GB		
其他公开文献	KR1020090006083A		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

本发明涉及用于驱动有机发光二极管 ( OLED ) 显示器的系统，方法和设备，特别是那些使用多线寻址 ( MLA ) 技术的显示器。本发明的实施例特别适用于所谓的无源矩阵OLED显示器。一种用于电致发光显示器的电流驱动系统，该系统包括：多个电流镜，具有多个输出，用于驱动所述显示器的多个驱动电极，每个所述电流镜具有参考信号输入；以及连接到所述电流镜输出的自动选择器，以自动选择所述输出，以向所述电流镜提供参考信号输入。ÖKIPO0026 # WIPO 2009

