

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl. (11) 공개번호 10-2006-0100824
G09G 3/30 (2006.01) (43) 공개일자 2006년09월21일

(21) 출원번호 10-2005-0022661
(22) 출원일자 2005년03월18일

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416
(72) 발명자 박경태
경기 수원시 영통구 영통동 983-3번지 104호
(74) 대리인 유미특허법인

심사청구 : 없음

(54) 표시 장치 및 그 구동 방법

요약

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 이 표시 장치는, 상부 및 하부 두 개의 블록으로 나뉘어 있는 표시판, 표시판의 상부 및 하부 블록에 각각 형성되어 있으며 서로 분리되어 있는 복수의 상부 및 하부 게이트선, 표시판의 상부 및 하부 블록에 각각 형성되어 있으며 서로 분리되어 있고 상부 및 하부 게이트선과 각각 교차하는 복수의 상부 및 하부 데이터선, 상부 및 하부 게이트선과 상부 및 하부 데이터선에 각각 연결되어 있으며 발광 소자를 포함하는 복수의 상부 및 하부 화소, 그리고 상부 및 하부 화소에 데이터 전압을 각각 공급하는 상부 및 하부 데이터 구동부를 포함한다. 이때, 데이터 전압은 정상 데이터 전압과 역바이어스 전압을 포함한다.

대표도

도 1

색인어

표시 장치, 유기 발광 소자, 박막 트랜지스터, 축전기, 정상 데이터 전압, 역바이어스 전압

명세서

도면의 간단한 설명

도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 블록도이다.

도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 도 2에 도시한 유기 발광 표시 장치의 한 화소의 구동 트랜지스터와 유기 발광 소자의 단면을 도시한 단면도이다.

도 4는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 유기 발광 소자의 개략도이다.

도 5 및 도 6은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 구동 신호를 도시한 타이밍도의 예이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로서, 특히 유기 발광 표시 장치 및 그 구동 방법에 관한 것이다.

평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting display), 플라즈마 표시 장치(plasma display panel, PDP) 등이 있다.

일반적으로 능동형 평판 표시 장치에서는 복수의 화소가 행렬 형태로 배열되며, 주어진 휘도 정보에 따라 각 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 유기 발광 표시 장치는 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 자기 발광형이고 소비 전력이 작으며, 시야각이 넓고 화소의 응답 속도가 빠르므로 고품질의 동영상 표시하기 용이하다.

유기 발광 표시 장치는 유기 발광 소자(organic light emitting element)와 이를 구동하는 박막 트랜지스터(thin film transistor, TFT)를 구비한다. 이 박막 트랜지스터는 활성층(active layer)의 종류에 따라 다결정 규소(polycrystalline silicon) 박막 트랜지스터와 비정질 규소(amorphous silicon) 박막 트랜지스터 등으로 구분된다. 다결정 규소 박막 트랜지스터를 채용한 유기 발광 표시 장치는 여러 가지 장점이 있어서 일반적으로 널리 사용되고 있으나 제조 공정이 복잡하고 이에 따라 비용도 증가한다. 또한 이러한 유기 발광 표시 장치로는 대화면을 얻기가 어렵다.

한편 비정질 규소 박막 트랜지스터를 채용한 유기 발광 표시 장치는 대화면을 얻기 용이하고, 다결정 규소 박막 트랜지스터를 채용한 유기 발광 표시 장치보다 제조 공정 수효도 상대적으로 적다. 그러나 비정질 규소 박막 트랜지스터의 제어 단자에 양극성의 DC 전압을 지속적으로 인가함에 따라 비정질 규소 박막 트랜지스터의 문턱 전압이 천이된다. 이것은 동일한 제어 전압이 박막 트랜지스터에 인가되더라도 불균일한 전류가 유기 발광 소자에 흐르게 하는데, 이로 인하여 유기 발광 표시 장치의 화질 열화가 발생한다. 결국 이것은 유기 발광 표시 장치의 수명을 단축시킨다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명이 이루고자 하는 기술적 과제는 비정질 규소 박막 트랜지스터의 문턱 전압의 천이를 방지하여 화질 열화를 방지할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.

발명의 구성 및 작용

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치는, 상부 및 하부 두 개의 블록으로 나뉘어 있는 표시판, 상기 표시판의 상부 및 하부 블록에 각각 형성되어 있으며 서로 분리되어 있는 복수의 상부 및 하부 게이트선, 상기 표시판의 상부 및 하부 블록에 각각 형성되어 있으며 서로 분리되어 있고 상기 상부 및 하부 게이트선과 각각 교차하는 복수의 상부 및 하부 데이터선, 상기 상부 및 하부 게이트선과 상기 상부 및 하부 데이터선에 각각 연결되어 있으며 발광 소자를 포함하는 복수의 상부 및 하부 화소, 그리고 상기 상부 및 하부 화소에 데이터 전압을 각각 공급하는 상부 및 하부 데이터 구동부를 포함하며, 상기 데이터 전압은 정상 데이터 전압과 역바이어스 전압을 포함한다.

상기 상부 및 하부 데이터 구동부는 각각 상기 상부 및 하부 데이터선에 상기 정상 데이터 전압과 상기 역바이어스 전압을 선택적으로 인가할 수 있다.

상기 상부 및 하부 데이터 구동부는 상기 정상 데이터 전압과 상기 역바이어스 전압을 한 프레임을 주기로 번갈아 인가할 수 있다.

상기 표시판의 상부 블록에 상기 정상 데이터 전압이 인가되면 상기 표시판의 하부 블록에 상기 역바이어스 전압이 인가되고, 상기 표시판의 상부 블록에 상기 역바이어스 전압이 인가되면 상기 표시판의 하부 블록에 상기 정상 데이터 전압이 인가될 수 있다.

한 프레임은 상기 표시판의 상부 및 하부 블록에 상기 정상 데이터 전압을 인가하는 제1 구간과 상기 표시판의 상부 및 하부 블록에 상기 역바이어스 전압을 인가하는 제2 구간으로 나뉠 수 있다.

상기 표시판의 상부 및 하부 블록에 게이트 신호를 각각 인가하는 상부 및 하부 게이트 구동부를 더 포함하며, 상기 게이트 신호는 한 프레임 동안 두 개의 온 펄스를 가질 수 있다.

상기 역바이어스 전압과 상기 정상 데이터 전압의 극성은 서로 반대일 수 있다.

상기 역바이어스 전압의 크기는 상기 정상 데이터 전압의 크기와 실질적으로 동일할 수 있다.

상기 역바이어스 전압은 일정한 레벨을 가질 수 있다.

본 발명의 다른 실시예에 따른, 상부 및 하부 두 개의 블록으로 나뉘어 있는 표시판과 상기 표시판의 상부 및 하부 블록에 각각 형성되어 있는 복수의 상부 및 하부 화소를 포함하는 표시 장치의 구동 방법은, 한 프레임을 제1 및 제2 구간으로 나누는 단계, 상기 상부 화소에 상기 제1 및 제2 구간 중 어느 한 구간에서 정상 데이터 전압 및 역바이어스 전압 중 어느 하나를 인가하는 단계, 그리고 상기 하부 화소에 상기 제1 및 제2 구간 중 어느 한 구간에서 상기 정상 데이터 전압 및 상기 역바이어스 전압 중 어느 하나를 인가하는 단계를 포함한다.

상기 제1 및 제2 구간 중 어느 한 구간에서 상기 상부 화소에 상기 정상 데이터 전압이 인가되면 상기 하부 화소에 상기 역바이어스 전압이 인가되고 상기 상부 화소에 상기 역바이어스 전압이 인가되면 상기 하부 화소에 상기 정상 데이터 전압이 인가될 수 있다.

상기 제1 및 제2 구간 중 어느 한 구간에서 상기 상부 및 하부 화소에 상기 정상 데이터 전압을 인가하고, 상기 제1 및 제2 구간 중 다른 한 구간에서 상기 상부 및 하부 화소에 상기 역바이어스 전압을 인가할 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 다른 부분과 "직접" 연결되어 있는 경우뿐 아니라 또 다른 부분을 "통하여" 연결되어 있는 경우도 포함한다.

이제 본 발명의 실시예에 따른 표시 장치 및 그 구동 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 표시판(display panel)(300)과 이에 연결된 게이트 구동부(400U, 400D) 및 데이터 구동부(500U, 500D), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

표시판(300)은 상하 두 개의 블록(300U, 300D)으로 나뉘어 있다. 상부 및 하부 블록(300U, 300D)은 각각 복수의 상부 표시 신호선(GU_1-GU_n , DU_1-DU_m) 및 복수의 하부 표시 신호선(GD_1-GD_n , DD_1-DD_m)을 포함하며, 복수의 구동 전압선(도시하지 않음)과 이들에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(P_x)를 포함한다.

상부 표시 신호선(GU_1-GU_n , DU_1-DU_m)은 상부 게이트 신호(VU_1-VU_n)("주사 신호"라고도 함)를 전달하는 복수의 상부 게이트선(GU_1-GU_n)과 상부 데이터 신호(V_{datu})를 전달하는 복수의 상부 데이터선(DU_1-DU_m)을 포함한다. 이와 마찬가지로

지로 하부 표시 신호선(GD_1-GD_n , DD_1-DD_m)도 하부 게이트 신호(VD_1-VD_n)를 전달하는 복수의 하부 게이트선(GD_1-GD_n)과 하부 데이터 신호($Vdatd$)를 전달하는 복수의 하부 데이터선(DD_1-DD_m)을 포함한다. 게이트선(GU_1-GU_n , GD_1-GD_n)은 대략 행 방향으로 뻗어 있으며 서로가 분리되어 있고 거의 평행하다. 데이터선(DU_1-DU_m , DD_1-DD_m)은 대략 열 방향으로 뻗어 있으며 서로가 분리되어 있고 거의 평행하다.

구동 전압선은 상부 및 하부 블록(300U, 300D)을 관통하며, 각 화소에 구동 전압(Vdd)을 전달한다.

도 2에 도시한 바와 같이, 각 화소(P_x), 예를 들면 게이트선(GU_1-GU_n , GD_1-GD_n) 중 한 게이트선(G_i)과 데이터선(DU_1-DU_m , DD_1-DD_m) 중 한 데이터선(D_j)에 연결되어 있는 화소는 유기 발광 소자(LD), 구동 트랜지스터(Qd), 축전기(Cst), 그리고 스위칭 트랜지스터(Q_s)를 포함한다.

구동 트랜지스터(Qd)는 삼단자 소자로서 그 제어 단자는 스위칭 트랜지스터(Q_s) 및 축전기(Cst)에 연결되어 있고, 입력 단자는 구동 전압(Vdd)에 연결되어 있으며, 출력 단자는 유기 발광 소자(LD)에 연결되어 있다.

스위칭 트랜지스터(Q_s)도 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(GL) 및 데이터선(DL)에 연결되어 있으며, 출력 단자는 축전기(Cst) 및 구동 트랜지스터(Qd)에 연결되어 있다.

축전기(Cst)는 스위칭 트랜지스터(Q_s)와 구동 전압(Vdd) 사이에 연결되어 있으며, 스위칭 트랜지스터(Q_s)로부터의 데이터 전압($Vdatu/Vdatd$)을 충전하여 소정 시간 동안 유지한다.

유기 발광 소자(LD)의 애노드(anode)와 캐소드(cathode)는 각각 구동 트랜지스터(Qd)와 공통 전압(Vss)에 연결되어 있다. 유기 발광 소자(LD)는 구동 트랜지스터(Qd)가 공급하는 전류(I_{LD})의 크기에 따라 세기를 달리하여 발광함으로써 화상을 표시한다. 전류(I_{LD})의 크기는 구동 트랜지스터(Q_p)의 제어 단자와 출력 단자 사이의 전압(V_{gs})의 크기에 의존한다.

스위칭 및 구동 트랜지스터(Q_s , Qd)는 비정질 규소 또는 다결정 규소로 이루어진 n채널 금속 산화막 반도체(nMOS) 트랜지스터로 이루어진다. 그러나 이들 트랜지스터(Q_s , Qd)는 pMOS 트랜지스터로도 이루어질 수 있으며, 이 경우 pMOS 트랜지스터와 nMOS 트랜지스터는 서로 상보형(complementary)이므로 pMOS 트랜지스터의 동작과 전압 및 전류는 nMOS 트랜지스터의 그것과 반대가 된다.

그러면, 도 2에 도시한 유기 발광 표시 장치의 구동 트랜지스터(Qd)와 유기 발광 소자(LD)의 구조에 대하여 도 3 및 도 4를 참고하여 상세하게 설명한다.

도 3은 도 2에 도시한 유기 발광 표시 장치의 한 화소의 구동 트랜지스터와 유기 발광 소자의 단면을 도시한 단면도이고, 도 4는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 유기 발광 소자의 개략도이다.

절연 기판(110) 위에 제어 단자 전극(control electrode)(124)이 형성되어 있다. 제어 단자 전극(124)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 만들어지는 것이 바람직하다. 그러나 제어 단자 전극(124)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄(합금) 상부막 및 알루미늄(합금) 하부막과 몰리브덴(합금) 상부막을 들 수 있다. 그러나 제어 단자 전극(124)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다. 제어 단자 전극(124)은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 20-80°이다.

제어 단자 전극(124) 위에는 질화규소(SiN_x) 따위로 만들어진 절연막(insulating layer)(140)이 형성되어 있다.

절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polycrystalline silicon) 등으로 이루어진 반도체(154)가 형성되어 있다.

반도체(154) 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 한 쌍의 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다.

반도체(154)와 저항성 접촉 부재(163, 165)의 측면은 기판(110) 면에 대하여 경사져 있으며 경사각은 30-80°이다.

저항성 접촉 부재(163, 165) 및 절연막(140) 위에는 입력 단자 전극(input electrode)(173)과 출력 단자 전극(output electrode)(175)이 형성되어 있다. 입력 단자 전극(173)과 출력 단자 전극(175)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal)으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 상부막의 이중막, 몰리브덴 (합금) 하부막 - 알루미늄 (합금) 중간막 - 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 입력 단자 전극(173)과 출력 단자 전극(175)도 제어 단자 전극(124)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.

입력 단자 전극(173)과 출력 단자 전극(175)은 서로 분리되어 있으며 제어 단자 전극(124)을 기준으로 양쪽에 위치한다. 제어 단자 전극(124), 입력 단자 전극(173) 및 출력 단자 전극(175)은 반도체(154)와 함께 구동 트랜지스터(Qd)를 이루며, 그 채널(channel)은 입력 단자 전극(173)과 출력 단자 전극(175) 사이의 반도체(154)에 형성된다.

저항성 접촉 부재(163, 165)는 그 하부의 반도체(154)와 그 상부의 입력 단자 전극(173) 및 출력 단자 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 반도체(154)에는 입력 단자 전극(173)과 출력 단자 전극(175)으로 덮이지 않고 노출된 부분이 있다.

입력 단자 전극(173) 및 출력 단자 전극(175)과 노출된 반도체(154) 및 절연막(140) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화 규소(SiNx)나 산화 규소(SiO₂) 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등이 그 예이다. 유기 절연물 중 감광성을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 또한 보호막(180)은 반도체(154)의 노출된 부분을 보호하면서도 유기막의 장점을 살릴 수 있도록, 하부 무기막과 상부 유기막의 이중막 구조로 이루어질 수 있다. 보호막(180)에는 출력 단자 전극(175)을 드러내는 접촉 구멍(contact hole)(185)이 형성되어 있다.

보호막(180) 위에는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 접촉 구멍(185)을 통하여 출력 단자 전극(175)과 물리적·전기적으로 연결되어 있으며, ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄 또는 은 합금의 반사성이 우수한 금속으로 형성할 수 있다.

보호막(180) 위에는 또한 격벽(360)이 형성되어 있다. 격벽(360)은 화소 전극(190) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)를 정의하며 유기 절연 물질 또는 무기 절연 물질로 만들어진다.

화소 전극(190) 위에는 유기 발광 부재(370)가 형성되어 있으며, 유기 발광 부재(370)는 격벽(360)으로 둘러싸인 개구부에 갇혀 있다.

유기 발광 부재(370)는, 도 4에 도시한 바와 같이, 발광층(emitting layer)(EML) 외에 발광층(EML)의 발광 효율을 향상시키기 위한 부대층들을 포함하는 다층 구조를 가진다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(ETL) 및 정공 수송층(hole transport layer)(HTL)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(EIL) 및 정공 주입층(hole injecting layer)(HIL)이 있다. 부대층은 생략될 수 있다.

격벽(360) 및 유기 발광 부재(370) 위에는 공통 전압(V_{ss})이 인가되는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 칼슘(Ca), 바륨(Ba), 알루미늄(Al), 은(Ag) 등을 포함하는 반사성 금속 또는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.

불투명한 화소 전극(190)과 투명한 공통 전극(270)은 표시판(300)의 상부 방향으로 화상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(190)과 불투명한 공통 전극(270)은 표시판(300)의 아래 방향으로 화상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.

화소 전극(190), 유기 발광 부재(370) 및 공통 전극(270)은 도 2에 도시한 유기 발광 소자(LD)를 이루며, 화소 전극(190)이 애노드, 공통 전극(270)이 캐소드가 되거나 반대로 화소 전극(190)이 캐소드, 공통 전극(190)이 애노드가 된다. 유기 발광 소자(LD)는 유기 발광 부재(370)의 재료에 따라 기본색(primary color) 중 한 색상의 빛을 낸다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며 삼원색의 공간적 합으로 원하는 색상을 표시한다.

다시 도 1을 참조하면, 게이트 구동부(400U, 400D)는 각각 상부 및 하부 블록(300U, 300D)의 게이트선(GU_1-GU_n , GD_1-GD_n)에 연결되어 스위칭 트랜지스터(Qs)를 턴 온시킬 수 있는 게이트 온 전압(V_{on})과 턴 오프시킬 수 있는 게이트 오프 전압(V_{off})의 조합으로 이루어진 게이트 신호(VU_1-VU_n , VD_1-VD_n)를 게이트선(GU_1-GU_n , GD_1-GD_n)에 인가한다.

데이터 구동부(500U, 500D)는 각각 상부 및 하부 블록(300U, 300D)의 데이터선(DU_1-DU_m , DD_1-DD_m)에 연결되어 데이터 전압(V_{datu} , V_{datd})을 화소(Px)에 인가한다. 데이터 전압(V_{datu} , V_{datd})은 각각 화상 신호를 나타내는 정상 데이터 전압(V_{pu} , V_{pd})과 역바이어스 전압(V_{ru} , V_{rd})을 포함한다. 역바이어스 전압(V_{ru} , V_{rd})은 정상 데이터 전압(V_{pu} , V_{pd})의 극성과 반대의 극성을 갖는다.

게이트 구동부(400U, 400D) 또는 데이터 구동부(500U, 500D)는 복수의 구동 집적 회로 칩의 형태로 표시판(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 표시판(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400U, 400D) 또는 데이터 구동부(500U, 500D)가 표시판(300)에 집적될 수도 있다.

신호 제어부(600)는 게이트 구동부(400U, 400D) 및 데이터 구동부(500U, 500D) 등의 동작을 제어한다.

그러면 이러한 유기 발광 표시 장치의 표시 동작에 대하여 도 5 및 도 6을 도 1과 함께 참고하여 상세하게 설명한다.

도 5 및 도 6은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 구동 신호를 도시한 타이밍도의 예이다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(V_{sync})와 수평 동기 신호(H_{sync}), 메인 클럭(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 표시판(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1, CONT3) 및 데이터 제어 신호(CONT2, CONT4) 등을 생성한 후, 게이트 제어 신호(CONT1, CONT3)를 각각 게이트 구동부(400U, 400D)로 내보내고 데이터 제어 신호(CONT2, CONT4)와 처리한 영상 신호(DATU, DATD)는 각각 데이터 구동부(500U, 500D)로 내보낸다. 이때 영상 신호(DATU, DATD)는 입력 영상 신호(R, G, B)에 기초하여 만들어진 정상 데이터와 구동 트랜지스터(Qd)의 문턱 전압 천이를 방지하기 위한 역바이어스 데이터를 포함한다.

게이트 제어 신호(CONT1, CONT3)는 각각 상부 및 하부 블록(300U, 300D)에서 게이트 온 전압(V_{on})의 주사 시작을 지시하는 수직 동기 시작 신호(STVU, STVD)와 게이트 온 전압(V_{on})의 출력을 제어하는 적어도 하나의 클럭 신호 등을 포함한다.

데이터 제어 신호(CONT2, CONT4)는 각각 상부 및 하부 블록(300U, 300D)의 한 화소 행의 데이터 전송을 알리는 수평 동기 시작 신호(STH)와 데이터선(DU_1-DU_m , DD_1-DD_m)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클럭 신호(HCLK) 등을 포함한다.

도 5에 도시한 바와 같이, 신호 제어부(600)는 한 프레임을 2개의 구간(T1, T2)으로 나누어 영상을 표시한다.

먼저, 구간(T1)에서, 상부 데이터 구동부(500U)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 상부 블록(300U)의 한 행의 화소에 대한 정상 데이터(DATU)를 차례로 입력받아 각 정상 데이터(DATU)를 해당 정상 데이터 전압(V_{pu})으로 변환한 후 이를 해당 데이터선(DU_1-DU_m)에 인가한다.

게이트 구동부(400U)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 신호(VU_1-VU_n)를 게이트 선(GU_1-GU_n)에 인가하여 이 게이트선(GU_1-GU_n)에 연결된 스위칭 트랜지스터(Q_s)를 턴 온시키며, 이에 따라 데이터선(DU_1-DU_m)에 인가된 정상 데이터 전압(V_{pu})이 턴 온된 스위칭 트랜지스터(Q_s)를 통하여 해당 구동 트랜지스터(Q_d)의 제어 단자에 인가된다.

구동 트랜지스터(Q_d)에 인가된 정상 데이터 전압(V_{pu})은 축전기(C_{st})에 충전되고 스위칭 트랜지스터(Q_s)가 오프되더라도 충전된 전압은 유지된다. 구동 트랜지스터(Q_d)는 정상 데이터 전압(V_{pu})에 의하여 온이 되며, 이 전압에 의존하는 전류(I_{LD})를 출력한다. 그리고 이 전류(I_{LD})가 유기 발광 소자(LD)에 흐르면서 각 화소는 해당 영상을 표시한다.

1 수평 주기(또는 "1H")가 지나면 데이터 구동부(500U)와 게이트 구동부(400U)는 다음 행의 화소(Px)에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 중 구간(T1) 내에서 상부 블록(300U)의 모든 게이트선(GU_1-GU_n)에 대하여 차례로 게이트 신호(VU_1-VU_n)를 인가하여 상부 블록(300U)의 모든 화소에 해당 정상 데이터 전압(V_{pu})을 인가한다.

한편, 구간(T1)에서, 하부 데이터 구동부(500D)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT4)에 따라 하부 블록(300D)의 한 행의 화소에 대한 역바이어스 데이터(DATD)를 차례로 입력받아 각 역바이어스 데이터(DATD)를 해당 역바이어스 전압(V_{rd})으로 변환한 후 이를 해당 데이터선(DD_1-DD_m)에 인가한다.

게이트 구동부(400D)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT3)에 따라 게이트 신호(VD_1-VD_n)를 게이트 선(GD_1-GD_n)에 인가하여 이 게이트선(GD_1-GD_n)에 연결된 스위칭 트랜지스터(Q_s)를 턴 온시키며, 이에 따라 데이터선(DD_1-DD_m)에 인가된 역바이어스 전압(V_{rd})이 턴 온된 스위칭 트랜지스터(Q_s)를 통하여 해당 구동 트랜지스터(Q_d)의 제어 단자에 인가된다.

구동 트랜지스터(Q_d)에 인가된 역바이어스 전압(V_{rd})은 축전기(C_{st})에 충전되고 스위칭 트랜지스터(Q_s)가 오프되더라도 충전된 전압은 유지된다. 구동 트랜지스터(Q_d)는 역바이어스 전압(V_{rd})에 의하여 오프가 되며, 유기 발광 소자(LD)는 전류가 흐르지 않게 되어 발광하지 않는다.

1 수평 주기(또는 "1H")가 지나면 데이터 구동부(500D)와 게이트 구동부(400D)는 다음 행의 화소(Px)에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 중 구간(T1) 내에서 하부 블록(300D)의 모든 게이트선(GD_1-GD_n)에 대하여 차례로 게이트 신호(VD_1-VD_n)를 인가하여 하부 블록(300D)의 모든 화소에 해당 역바이어스 전압(V_{rd})을 인가한다.

상부 블록(300U)의 모든 화소에 해당 정상 데이터 전압(V_{pu})이 인가되고 하부 블록(300D)의 모든 화소에 해당 역바이어스 전압(V_{rd})이 인가되면 신호 제어부(600)는 다시 수직 동기 신호(STVU, STVD)를 출력하고 구간(T2)이 시작된다.

이 구간(T2)에서 데이터 구동부(500U)는 역바이어스 전압(V_{ru})을 데이터선(DU_1-DU_m)에 인가하고 게이트 구동부(400U)는 게이트 신호(VU_1-VU_n)를 게이트선(GU_1-GU_n)에 인가하여 역바이어스 전압(V_{ru})이 턴 온된 스위칭 트랜지스터(Q_s)를 통하여 해당 구동 트랜지스터(Q_d)의 제어 단자에 인가된다. 이에 따라 유기 발광 소자(LD)는 발광하지 않고 구동 트랜지스터(Q_d)의 문턱 전압의 천이를 막을 수 있다.

또한 데이터 구동부(500D)는 정상 데이터 전압(V_{pd})을 데이터선(DD_1-DD_m)에 인가하고 게이트 구동부(400D)는 게이트 신호(VD_1-VD_n)를 게이트선(GD_1-GD_n)에 인가하여 정상 데이터 전압(V_{pd})이 턴 온된 스위칭 트랜지스터(Q_s)를 통하여 해당 구동 트랜지스터(Q_d)의 제어 단자에 인가된다. 이에 따라 유기 발광 소자(LD)가 발광하여 각 화소는 해당 영상을 표시한다.

역바이어스 전압(V_{ru} , V_{rd})은 각각 이전 구간에서 상부 및 하부 블록(300U, 300D)에 인가된 정상 데이터 전압(V_{pu} , V_{pd})의 크기와 같으나 그 극성은 반대이다. 예를 들어 정상 데이터 전압(V_{pu} , V_{pd})이 양극성이면 역바이어스 전압(V_{ru} , V_{rd})은 음극성이다. 신호 제어부(600)는 역바이어스 데이터를 제공하기 위하여 정상 데이터를 기억하는 프레임 메모리(도시하지 않음)를 포함할 수 있다.

이와 같이 역바이어스 전압(V_{ru} , V_{rd})이 구동 트랜지스터(Qd)의 제어 단자에 인가되면 구동 트랜지스터(Qd)의 문턱 전압의 천이를 방지할 수 있다. 즉, 앞서 설명한 바와 같이 장시간 양극성의 DC 전압이 구동 트랜지스터(Qd)의 제어 단자에 인가되면 시간이 지남에 따라 그 문턱 전압이 천이되어 화질이 열화된다. 그러나 본 실시예에서와 같이 역바이어스 전압(V_{ru} , V_{rd})에 의하면 구간(T1, T2)에서 각각 인가된 양극성의 정상 데이터 전압(V_{pu} , V_{pd})에 의한 스트레스를 해소하여 문턱 전압의 천이를 방지할 수 있다.

한편 역바이어스 전압(V_{ru} , V_{rd})은 일정한 레벨을 가질 수도 있는데, 정상 데이터 전압(V_{pu} , V_{pd})의 크기, 유기 발광 소자(LD)의 종류나 특성 등 설계 요소에 따라 결정될 수 있다. 예를 들면, 역바이어스 전압(V_{ru} , V_{rd})은 그 절대값이 정상 데이터 전압(V_{pu} , V_{pd})의 최대값보다 큰 값을 갖거나 대략 평균값을 갖도록 설정할 수 있다. 이 경우 신호 제어부(600)는 역바이어스 데이터를 해당 데이터 구동부(500U, 500D)에 공급할 필요가 없다.

모든 화소에 정상 데이터 전압(V_{pu}/V_{pd}) 및 역바이어스 전압(V_{ru}/V_{rd})이 기입되어 한 프레임이 끝나면 다음 프레임의 구간(T1)이 시작되고 동일한 동작이 반복된다.

각 화소는 정상 데이터 전압(V_{pu}/V_{pd})이 인가된 후부터 역바이어스 전압(V_{ru}/V_{rd})이 인가되기까지 발광하고, 역바이어스 전압(V_{ru}/V_{rd})이 인가된 후부터 다음 프레임의 정상 데이터 전압(V_{pu}/V_{pd})이 인가되기까지 발광하지 않는다. 이와 같이 각 화소가 한 프레임 중 절반 동안 발광하고 나머지 절반 동안 발광하지 않음으로써 임펄시브(impulsive) 구동 효과를 얻을 수 있으며, 따라서 화면이 선명하지 못하고 흐릿해지는 블러링(blurring) 현상을 방지할 수 있다.

또한 게이트 구동부(400U, 400D) 및 데이터 구동부(500U, 500D)를 별도로 구비하여 상부 및 하부 블록(300U, 300D)을 각각 별도로 구동함으로써 구동 주파수를 높이지 않아도 되며, 상부 및 하부 블록(300U, 300D)을 1/2 듀티 사이클로 구동할 수 있으므로 효율을 향상시킬 수 있다.

한편 도 6에 도시한 바와 같이, 하부 블록(300D)의 각 화소에 구간(T1)에서 정상 데이터 전압(V_{pd})을 인가하고, 구간(T2)에서 역바이어스 전압(V_{rd})을 인가할 수도 있다.

발명의 효과

이와 같이, 본 발명에 의하면 표시판을 상부 및 하부 블록으로 분할하고 각 화소에 정상 데이터 전압과 역바이어스 전압을 인가함으로써 구동 트랜지스터의 문턱 전압의 천이를 방지할 수 있으며, 이에 따라 유기 발광 표시 장치의 수명을 증가시킬 수 있다. 또한 동영상의 표시 품질을 높일 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

(57) 청구의 범위

청구항 1.

상부 및 하부 두 개의 블록으로 나뉘어 있는 표시판,

상기 표시판의 상부 및 하부 블록에 각각 형성되어 있으며 서로 분리되어 있는 복수의 상부 및 하부 게이트선,

상기 표시판의 상부 및 하부 블록에 각각 형성되어 있으며 서로 분리되어 있고 상기 상부 및 하부 게이트선과 각각 교차하는 복수의 상부 및 하부 데이터선,

상기 상부 및 하부 게이트선과 상기 상부 및 하부 데이터선에 각각 연결되어 있으며 발광 소자를 포함하는 복수의 상부 및 하부 화소, 그리고

상기 상부 및 하부 화소에 데이터 전압을 각각 공급하는 상부 및 하부 데이터 구동부

를 포함하며,

상기 데이터 전압은 정상 데이터 전압과 역바이어스 전압을 포함하는

표시 장치.

청구항 2.

제1항에서,

상기 상부 및 하부 데이터 구동부는 각각 상기 상부 및 하부 데이터선에 상기 정상 데이터 전압과 상기 역바이어스 전압을 선택적으로 인가하는 표시 장치.

청구항 3.

제2항에서,

상기 상부 및 하부 데이터 구동부는 상기 정상 데이터 전압과 상기 역바이어스 전압을 한 프레임을 주기로 번갈아 인가하는 표시 장치.

청구항 4.

제3항에서,

상기 표시판의 상부 블록에 상기 정상 데이터 전압이 인가되면 상기 표시판의 하부 블록에 상기 역바이어스 전압이 인가되고, 상기 표시판의 상부 블록에 상기 역바이어스 전압이 인가되면 상기 표시판의 하부 블록에 상기 정상 데이터 전압이 인가되는 표시 장치.

청구항 5.

제3항에서,

한 프레임은 상기 표시판의 상부 및 하부 블록에 상기 정상 데이터 전압을 인가하는 제1 구간과 상기 표시판의 상부 및 하부 블록에 상기 역바이어스 전압을 인가하는 제2 구간으로 나뉘어 있는 표시 장치.

청구항 6.

제3항에서,

상기 표시판의 상부 및 하부 블록에 게이트 신호를 각각 인가하는 상부 및 하부 게이트 구동부를 더 포함하며, 상기 게이트 신호는 한 프레임 동안 두 개의 온 펄스를 가지는 표시 장치.

청구항 7.

제3항에서,

상기 역바이어스 전압과 상기 정상 데이터 전압의 극성은 서로 반대인 표시 장치.

청구항 8.

제7항에서,

상기 역바이어스 전압의 크기는 상기 정상 데이터 전압의 크기와 실질적으로 동일한 표시 장치.

청구항 9.

제7항에서,

상기 역바이어스 전압은 일정한 레벨을 가지는 표시 장치.

청구항 10.

상부 및 하부 두 개의 블록으로 나뉘어 있는 표시판과 상기 표시판의 상부 및 하부 블록에 각각 형성되어 있는 복수의 상부 및 하부 화소를 포함하는 표시 장치의 구동 방법으로서,

한 프레임을 제1 및 제2 구간으로 나누는 단계,

상기 상부 화소에 상기 제1 및 제2 구간 중 어느 한 구간에서 정상 데이터 전압 및 역바이어스 전압 중 어느 하나를 인가하는 단계, 그리고

상기 하부 화소에 상기 제1 및 제2 구간 중 어느 한 구간에서 상기 정상 데이터 전압 및 상기 역바이어스 전압 중 어느 하나를 인가하는 단계

를 포함하는 표시 장치의 구동 방법.

청구항 11.

제10항에서,

상기 제1 및 제2 구간 중 어느 한 구간에서 상기 상부 화소에 상기 정상 데이터 전압이 인가되면 상기 하부 화소에 상기 역바이어스 전압이 인가되고 상기 상부 화소에 상기 역바이어스 전압이 인가되면 상기 하부 화소에 상기 정상 데이터 전압이 인가되는 표시 장치의 구동 방법.


청구항 12.

제10항에서,


상기 제1 및 제2 구간 중 어느 한 구간에서 상기 상부 및 하부 화소에 상기 정상 데이터 전압을 인가하고, 상기 제1 및 제2 구간 중 다른 한 구간에서 상기 상부 및 하부 화소에 상기 역바이어스 전압을 인가하는 표시 장치의 구동 방법.

도면


도면1



도면2




도면3




도면4


370



도면5



도면6



专利名称(译)	显示装置及其驱动方法		
公开(公告)号	KR1020060100824A	公开(公告)日	2006-09-21
申请号	KR1020050022661	申请日	2005-03-18
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	PARK KYONG TAE		
发明人	PARK, KYONG TAE		
IPC分类号	G09G3/30		
CPC分类号	G09G3/3291 G09G3/3225 G09G2330/04		
外部链接	Espacenet		

摘要(译)

显示装置及其驱动方法技术领域本发明涉及一种显示装置及其驱动方法，该显示面板分为上下两个块，多个上下门多条上数据线和下数据线分别形成在显示面板的上块和下块上，并且彼此分开并分别与上和下栅极线，上和下栅极线以及上和下数据线交叉，上和下部数据驱动器分别用于向上部和下部像素提供数据电压。此时，数据电压包括正常数据电压和反向偏置电压。1 指数方面 显示装置，有机发光装置，薄膜晶体管，电容器，正常数据电压，反向偏压

