(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。Int. Cl.[7]
G09G 3/30

(11) 공개번호 10-2004-0089881
(43) 공개일자 2004년10월22일

(21) 출원번호 10-2003-0023713
(22) 출원일자 2003년04월15일

(71) 출원인 삼성오엘이디 주식회사
울산광역시 울주군 삼남면 가천리 818번지

(72) 발명자 가와시마싱오
일본국카나가와켄사가미하라시시모쿠자와1120

야마구치수지
일본국카나가와켄사가미하라시시모쿠자와1120

(74) 대리인 이영필
이해영

심사청구 : 없음

(54) 효율적으로 부팅이 수행되는 전계발광 디스플레이 패널의구동 방법 및 장치

요약

본 발명은, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 이 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화 벡터들에 상응하는 부팅 전류들을 상기 그 다음 수평 구동 시간의 초기에 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치이다. 여기서, 부팅 전류들의 순시 값들이 항상 일정하고, 부팅 전류들 각각의 인가 시간들이 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화량에 비례한다.

대표도

도 6

명세서

도면의 간단한 설명

도 1은 통상적인 전계발광 디스플레이 장치의 구성을 보여주는 도면이다.

도 2는 도 1의 전계발광 디스플레이 장치의 데이터 구동부의 구성을 보여주는 블록도이다.

도 3은 도 2의 데이터 구동부의 통상적인 내부 구성을 보여주는 상세 블록도이다.

도 4는 도 3의 데이터 구동부를 가진 통상적인 전계발광 디스플레이 장치의 구동 방법을 보여주는 타이밍도이다.

도 5는 도 2의 데이터 구동부의 본 발명에 따른 내부 구성을 보여주는 상세 블록도이다.

도 6은 도 5의 데이터 구동부를 가진 본 발명에 따른 전계발광 디스플레이 장치의 구동 방법을 보여주는 타이밍도이다.

<도면의 주요 부분에 대한 부호의 설명>

S_{IM} ...영상 신호들, S_{DA} ...데이터 제어 신호들,

S_{SC} ...주사 제어 신호들, 1...전계 발광 소자들,

2...전계발광 디스플레이 패널, 3...데이터 전극 라인들,

4...주사 전극 라인들, 5...데이터 구동부,

6...주사 구동부, 8...전류원들,

D_{DA} ...디스플레이 데이터 신호들, H_{SYNC} ...수평 동기 신호,

31, 51...래치 회로, 33, 53...출력 회로,

32, 32 $_1$ 내지 32 $_m$, 33 $_{D1}$ 내지 33 $_{Dm}$, 52 $_1$ 내지 52 $_m$,...디지털-아날로그 변환기들,

31 $_{R1}$ 내지 31 $_{Rm}$, 51 $_{R1}$ 내지 51 $_{Rm}$, ...(n+1)-데이터 레지스터들,

31 $_{L1}$ 내지 31 $_{Lm}$, 51 $_{L1}$ 내지 51 $_{Lm}$ ...n-데이터 래치들,

33 $_{C1}$ 내지 33 $_{Cm}$, 53 $_{C1}$ 내지 53 $_{Cm}$ ...디지털 비교기들,

S_1 내지 S_m ...출력 전류 스위치들,

PEAK...출력 제어 신호, I_{B1} 내지 I_{Bm} ...부팅 전류들,

I_{DP1} 내지 I_{DPm} ...데이터 전류 신호들,

I_{D1} 내지 I_{Dm} ...데이터 출력 신호들, V_{D1} ...데이터 전압 신호들,

V_{S1} 내지 V_{S6} ...주사 전압 신호들, 53 $_{S1}$ 내지 53 $_{Sm}$ ...전류원들,

S_{B1} 내지 S_{Bm} ...부팅 전류 스위치들,

53 $_{T1}$ 내지 53 $_{Tm}$ ...타이밍 신호 발생기들.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은, 전계발광 디스플레이 패널의 구동 방법 및 장치에 관한 것으로서, 보다 상세하게는, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널의 구동 방법 및 장치에 관한 것이다.

도 1을 참조하면, 통상적인 전계발광 디스플레이 장치는 전계발광 디스플레이 패널(2) 및 구동 장치를 포함한다. 구동 장치는 제어부(21), 주사 구동부(6), 및 데이터 구동부(5)를 포함한다.

전계발광 디스플레이 패널(2)에서는, 데이터 전극 라인들(3)과 주사 전극 라인들(4)이 소정 간격을 두고 서로 교차되게 형성되어 그 교차 영역들에서 전계발광 셀들(1)이 형성된다.

제어부(21)는, 외부로부터 입력되는 영상 신호들(S_{IM})을 처리하여, 데이터 구동부(5)에 데이터 제어 신호들(S_{DA})을 인가하고, 주사 구동부(6)에 주사 제어 신호들(S_{SC})을 인가한다. 여기서, 데이터 제어 신호들(S_{DA})은 디스플레이 데이터 신호들 및 스위칭 제어 신호들을 포함하고, 주사 제어 신호들(S_{SC})은 스위칭 제어 신호들을 의미한다.

데이터 전극 라인들(3)의 신호-입력단들에 연결된 데이터 구동부(5)는, 제어부(21)로부터의 스위칭 제어 신호들에 따라 제어부(21)로부터의 디스플레이 데이터 신호들에 상응하는 데이터 전류 신호들을 생성하여 데이터 전극 라인들(3)에 인가한다.

주사 전극 라인들(4)의 신호-입력단들에 연결된 주사 구동부(6)는, 제어부(21)로부터 입력되는 스위칭 제어 신호들에 따른 주사 구동 신호를 주사 전극 라인들(4) 각각에 순차적으로 인가한다.

도 1 및 2를 참조하면, 도 1의 전계발광 디스플레이 장치의 데이터 구동부(5)는 인터페이스(30), 래치 회로(31), 디지털-아날로그 변환기들(32), 및 출력 회로(33)를 포함한다.

제어부(21)로부터 인터페이스(30)를 통하여 입력되는 수평 동기 신호(H_{SYNC})에 따라 동작하는 래치 회로(31)는, 제어부(21)로부터 인터페이스(30)를 통하여 입력되는 디스플레이 데이터 신호들(D_{DA})을 주기적으로 저장하는 한편, 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각을 주기적으로 출력한다.

디지털-아날로그 변환기들(32)은, 래치 회로(31)로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각을 데이터 전류 신호들로 변환시킨다. 출력 회로(33)는, 디지털-아날로그 변환기들(32)로부터의 디스플레이 데이터 신호들에 따른 데이터 출력 신호들(I_{D1} 내지 I_{Dm})을 데이터 전극 라인들(3)에 인가한다.

상기와 같은 통상적인 전계발광 디스플레이 장치에 있어서, 미국 특허 제6,531,827호에서는 수평 구동 시간의 초기마다 부팅 전류를 데이터 전극 라인들(3)에 인가하여 구동 속도를 향상시키는 기술이 개시되어 있고, 유럽 특허 공개 제1,091,340호에서는 데이터의 증감에 따라 상기 부팅 전류를 제어하여 소비 전력을 줄이는 기술이 개시되어 있다. 이와 같은 기술들이 포함된 통상적인 구동 장치 및 방법을 아래에 설명하기로 한다.

도 1 내지 3을 참조하면, 도 2의 데이터 구동부(5)의 래치 회로(31)는 통상적으로 (n+1)-데이터 레지스터들(31_{R1} 내지 31_{Rm}) 및 n-데이터 래치들(31_{L1} 내지 31_{Lm})을 포함한다. 또한, 도 2의 데이터 구동부(5)의 출력 회로(33)는 통상적으로 디지털 비교기들(33_{C1} 내지 33_{Cm}), 디지털-아날로그 변환기들(33_{D1} 내지 33_{Dm}), 및 출력 전류 스위치들(S_1 내지 S_m)을 포함한다.

(n+1)-데이터 레지스터들(31_{R1} 내지 31_{Rm})은, 수평 동기 신호(H_{SYNC})에 따라 자신에 저장되었던 디스플레이 데이터 신호들을 출력하고, 제어부(21)로부터 인터페이스(30)를 통하여 입력되는 디스플레이 데이터 신호들(D_{n+1})을 저장한다. n-데이터 래치들(31_{L1} 내지 31_{Lm})은, 수평 동기 신호(H_{SYNC})에 따라 자신에 저장되었던 디스플레이 데이터 신호들을 출력하고, (n+1)-데이터 레지스터들(31_{R1} 내지 31_{Rm}) 각각으로부 터의 디스플레이 데이터 신호들(D_n)을 저장한다.

디지털-아날로그 변환기들(32_1 내지 32_m)은 래치 회로(31)의 n-데이터 래치들(31_{L1} 내지 31_{Lm})로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들(D_n) 각각을 데이터 전류 신호들(I_{DP1} 내지 I_{DPm})로 변환시킨다.

출력 회로(33)의 디지털 비교기들(33_{C1} 내지 33_{Cm})은, n-데이터 래치들(31_{L1} 내지 31_{Lm})로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들(D_n)과 (n+1)-데이터 레지스터들(31_{R1} 내지 31_{Rm})로부터의 다음 수평 구동 시간의 디스플레이 데이터 신호들(D_{n+1})을 서로 비교하여, 그 결과에 따른 부팅 데이터 신호들을 발생시킨다. 디지털-아날로그 변환기들(33_{D1} 내지 33_{Dm})은, 디지털 비교기들(33_{C1} 내지 33_{Cm})로부터의 부팅 데이터 신호들을 아날로그 신호들로 변환시켜 부팅 전류들(I_{B1} 내지 I_{Bm})을 출력한다. 출력 전류 스위치들(S_1 내지 S_m)은, 출력 회로(33)의 디지털-아날로그 변환기들(33_{D1} 내지 33_{Dm})로부터의 출력 신호들(I_{B1} 내지 I_{Bm})과 상기 디지털-아날로그 변환기들(32_1 내지 32_m)로부터의 출력 신호들(I_{DP1} 내지 I_{DPm})이 교호하게 선택되는 데이터 출력 신호들(I_{D1} 내지 I_{Dm})을 데이터 전극 라인들(3)에 인가한다.

도 3 및 4를 참조하여 도 3의 데이터 구동부를 가진 통상적인 전계발광 디스플레이 장치의 구동 방법을 설명하면 다음과 같다. 도 4에서 참조 부호 I_{DP1} 은 어느 한 디지털-아날로그 변환기(32_1)로부터의 데이터 전류 신호를, I_{D1} 은 상기 디지털-아날로그 변환기(32_1)에 상응하는 출력 전류 스위치(S_1)로부터 데이터 전극 라인(도 1의 3a)에 인가되는 데이터 출력 신호를, V_{D1} 은 상기 데이터 전극 라인(도 1의 3a)에 인가되는 데이터 전압 신호를, 그리고 V

$_{S1}$ 내지 V $_{S6}$ 은 주사 전극 라인들(도 1의 4)에 인가되는 주사 전압 신호들을 각각 가리킨다.

데이터 출력 신호(I $_{D1}$)를 참조하면, 현재 수평 구동 시간의 디스플레이 데이터 신호(D $_{n}$)와 그 다음 수평 구동 시간의 디스플레이 데이터 신호(D $_{n+1}$)의 변화 벡터들에 상응하는 부팅 전류가 그 다음 수평 구동 시간의 초기에 데이터 전극 라인(도 1의 3a)에 인가된다. 여기서, 부팅 전류의 순시 값은 데이터 전류 신호(I $_{DP1}$)의 증감량에 비례한다. 이와 관련하여, 제1 및 제2 수평 구동 주기들(t1~t3, t1~t3)을 대표적으로 설명하면 다음과 같다.

제1 수평 구동 주기(t1~t3)의 부팅 시간(t1~t2)에서는, 그 주사 시간(t2~t3)에서의 데이터 전류 신호(I $_{DP1}$)가 그 이전 주사 시간(도시되지 않음)에서의 데이터 전류 신호(I $_{DP1}$)보다 증가하므로, 증가된 양에 비례한 정극성의 부팅 전류가 데이터 전극 라인(도 1의 3a)에 인가된다.

제2 수평 구동 주기(t1~t3)의 부팅 시간(t3~t5)에서는, 그 주사 시간(t4~t5)에서의 데이터 전류 신호(I $_{DP1}$)가 그 이전 주사 시간(t2~t3)에서의 데이터 전류 신호(I $_{DP1}$)보다 감소하므로, 감소된 양에 비례한 부극성의 부팅 전류가 데이터 전극 라인(도 1의 3a)에 인가된다.

따라서, 상기와 같은 통상적인 구동 장치 및 방법에 의하면, 부팅 전류에 의하여 구동 속도가 향상될 수 있다. 하지만, 부팅 전류의 순시 값이 데이터 전류 신호(I $_{DP1}$)의 증감량에 비례하므로, 데이터 전류 신호(I $_{DP1}$)의 증감량이 매우 큰 경우에 부팅 전류의 순시 값이 매우 커지므로, 주사되지 않는 전계발광 셀들이 발광하는 크로스토크(Crosstalk)가 발생되고, 소비 전력이 커지는 문제점들이 있다.

발명이 이루고자 하는 기술적 과제

본 발명의 목적은, 전계발광 디스플레이 패널의 구동 방법 및 장치에 있어서, 수평 구동 주기의 초기에 고속 동작을 위한 부팅 전류를 효율적으로 인가함에 따라, 주사되지 않는 전계발광 셀들이 발광하는 크로스토크(Crosstalk)의 발생을 방지하고, 소비 전력을 줄이는 것이다.

발명의 구성 및 작용

상기 목적을 이루기 위한 본 발명은, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화 벡터들에 상응하는 부팅 전류들을 상기 그 다음 수평 구동 시간의 초기에 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치이다. 여기서, 상기 부팅 전류들의 순시 값들이 항상 일정하고, 상기 부팅 전류들 각각의 인가 시간들이 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화량에 비례한다.

본 발명의 상기 전계발광 디스플레이 패널의 구동 방법 및 장치에 의하면, 상기 부팅 전류들에 의한 필요 전력이 인가 시간으로 조정되어 상기 부팅 전류들의 순시 값들이 항상 일정하다. 따라서, 상기 부팅 전류들의 순시 값들의 과도한 상승을 제한할 수 있으므로, 주사되지 않는 전계발광 셀들이 발광하는 크로스토크(Crosstalk)의 발생을 방지하고, 소비 전력을 줄일 수 있다.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.

이미 설명된 바 있는 도 1 및 2의 통상적인 구동 장치의 기본적인 구성 및 동작은 본 발명의 구동 장치에도 동일하게 적용되므로, 그 설명이 생략된다.

도 1, 2, 및 5를 참조하면, 도 2의 데이터 구동부(5)의 본 발명에 따른 래치 회로(51)는 통상적으로 (n+1)-데이터 레지스터들(51 $_{R1}$ 내지 51 $_{Rm}$) 및 n-데이터 래치들(51 $_{L1}$ 내지 51 $_{Lm}$)을 포함한다. 또한, 도 2의 데이터 구동부(5)의 본 발명에 따른 출력 회로(53)는 디지털 비교기들(53 $_{C1}$ 내지 53 $_{Cm}$), 전류원들(53 $_{S1}$ 내지 53 $_{Sm}$), 부팅-전류 스위치들(S $_{B1}$ 내지 S $_{Bm}$), 타이밍 신호 발생기들(53 $_{T1}$ 내지 53 $_{Tm}$), 출력 전류 스위치들(S $_{1}$ 내지 S $_{m}$)을 포함한다.

(n+1)-데이터 레지스터들(51 $_{R1}$ 내지 51 $_{Rm}$)은, 수평 동기 신호(H $_{SYNC}$)에 따라 자신에 저장되었던 디스플레이 데이터 신호들을 출력하고, 제어부(도 1의 21)로부터 인터페이스(도 2의 30)를 통하여 입력되는 디스플레이 데이터 신호들(D $_{n+1}$)을 저장한다. n-데이터 래치들(51 $_{L1}$ 내지 51 $_{Lm}$)은, 수평 동기 신호(H $_{SYNC}$)에 따라 자신에 저장되었던 디스플레이 데이터 신호들을 출력하고, (n+1)-데이터 레지스터들(51 $_{R1}$ 내지 51 $_{Rm}$) 각각으로부터의 디스

플레이 데이터 신호들(D_n)을 저장한다.

디지털-아날로그 변환기들(52_1 내지 52_m)은 래치 회로(51)의 n-데이터 래치들(51_{L1} 내지 51_{Lm})로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들(D_n) 각각을 데이터 전류 신호들(I_{DP1} 내지 I_{DPm})로 변환시킨다.

출력 회로(33)의 디지털 비교기들(53_{C1} 내지 53_{Cm})은, n-데이터 래치들(51_{L1} 내지 51_{Lm})로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들(D_n)과 (n+1)-데이터 레지스터들(51_{R1} 내지 51_{Rm})로부터의 다음 수평 구동 시간의 디스플레이 데이터 신호들(D_{n+1})을 서로 비교하여, 증감 여부를 알리기 위한 증감 신호들, 및 증감량을 알리기 위한 증감량 신호들을 발생시킨다.

전류원들(53_{S1} 내지 53_{Sm})은, 그 순시 값들이 항상 일정하고, 디지털 비교기들(53_{C1} 내지 53_{Cm})로부터의 증감 신호들에 따라 그 극성이 변하는 부팅 전류 들을 출력한다. 예를 들어, 어느 한 데이터 전극 라인에 대하여, 현재 수평 구동 시간의 디스플레이 데이터 신호(D_n)에 비하여 다음 수평 구동 시간의 디스플레이 데이터 신호(D_{n+1})가 증가하면, 상기 데이터 전극 라인에 상응하는 전류원은 다음 수평 구동 시간에서 정극성의 부팅 전류를 출력한다. 이와 반대로, 어느 한 데이터 전극 라인에 대하여, 현재 수평 구동 시간의 디스플레이 데이터 신호(D_n)에 비하여 다음 수평 구동 시간의 디스플레이 데이터 신호(D_{n+1})가 감소하면, 상기 데이터 전극 라인에 상응하는 전류원은 다음 수평 구동 시간에서 부극성의 부팅 전류를 출력한다. 이와 같은 부팅 전류들이 수평 구동 시간의 초기에 데이터 전극 라인들(도 1의 3) 각각에 인가되므로, 전계발광 셀들(1)의 기생 캐페시턴스들이 작용함에도 불구하고 전계발광 셀들(1)의 전압 인가 속도 즉, 구동 속도를 높일 수 있다.

부팅-전류 스위치들(S_{B1} 내지 S_{Bm})은 전류원들(53_{S1} 내지 53_{Sm}) 각각으로부터 출력되는 부팅 전류들(I_{B1} 내지 I_{Bm}) 각각을 스위칭한다.

타이밍 신호 발생기들(53_{T1} 내지 53_{Tm})은 디지털 비교기들(53_{C1} 내지 53_{Cm})로부터의 증감량 신호들 각각에 따라 부팅-전류 스위치들(S_{B1} 내지 S_{Bm}) 각각의 동작 타이밍을 제어한다. 보다 상세하게는, 타이밍 신호 발생기들(53_{T1} 내지 53_{Tm})은, 각각의 수평 구동 주기의 초기(도 6의 t1~t3, t4~t6, t7~t9, t10~t12, t13~t15, t16~t18)에서, 디스플레이 데이터 신호들의 증감량에 비례한 시간 동안에 부팅-전 류 스위치들(S_{B1} 내지 S_{Bm})이 턴-온(turn on)되게 한다.

이에 따라, 부팅 전류들(I_{B1} 내지 I_{Bm})에 의한 필요 전력이 인가 시간으로 조정되어 부팅 전류들(I_{B1} 내지 I_{Bm})의 순시 값들이 항상 일정할 수 있다. 따라서, 부팅 전류들(I_{B1} 내지 I_{Bm})의 순시 값들의 과도한 상승이 제한될 수 있으므로, 주사되지 않는 전계발광 셀들이 발광하는 크로스토크(Crosstalk)의 발생이 방지되고, 소비 전력이 줄어들 수 있다.

출력 전류 스위치들(S_1 내지 S_m)은, 부팅-전류 스위치들(S_{B1} 내지 S_{Bm})의 출력 신호들(I_{B1} 내지 I_{Bm})과 디지털-아날로그 변환기들(52_1 내지 52_m)로부터의 출력 신호들(I_{DP1} 내지 I_{DPm})이 교호하게 선택되는 데이터 출력 신호들(I_{D1} 내지 I_{Dm})을 데이터 전극 라인들(3)에 인가한다.

도 5 및 6을 참조하여 도 6의 데이터 구동부를 가진 본 발명에 따른 전계발광 디스플레이 장치의 구동 방법을 설명하면 다음과 같다. 도 6에서 참조 부호 I_{DP1} 은 어느 한 디지털-아날로그 변환기(52_1)로부터의 데이터 전류 신호를, I_{D1} 은 상기 디지털-아날로그 변환기(52_1)에 상응하는 출력 전류 스위치(S_1)로부터 데이터 전극 라인(도 1의 3a)에 인가되는 데이터 출력 신호를, V_{D1} 은 상기 데이터 전극 라인(도 1의 3a)에 인가되는 데이터 전압 신호를, 그리고 V_{S1} 내지 V_{S6} 은 주사 전극 라인들(도 1의 4)에 인가되는 주사 전압 신호들을 각각 가리킨다.

데이터 출력 신호(I_{D1})를 참조하면, 현재 수평 구동 시간의 디스플레이 데이터 신호(D_n)와 그 다음 수평 구동 시간의 디스플레이 데이터 신호(D_{n+1})의 변화 벡터들에 상응하는 부팅 전류가 그 다음 수평 구동 시간의 초기(t1~t3, t4~t6, t7~t9, t10~t12, t13~t15, t16~t18)에 데이터 전극 라인(도 1의 3a)에 인가된다. 이에 따라, 전계발광 셀들(1)의 기생 캐페시턴스들이 작용함에도 불구하고 전계발광 셀들(1)의 전압 인가 속도 즉, 구동 속도를 높일 수 있다.

여기서, 부팅 전류의 순시 값(I_{REF})은 항상 일정하지만, 부팅 전류의 인가 시간(t1~t2, t4~t5, t7~t8, t10~t11, t13~t14, t16~t17)은 데이터 전류 신호(I_{DP1})의 증감량에 비례한다. 이에 따라, 부팅 전류(I_{B1})에 의한 필요 전력이 인가 시간으로 조정되어 부팅 전류(I_{B1})의 순시 값이 항상 일정할 수 있다. 따라서, 부팅 전류(I_{B1})의 순시 값의 과도한 상승이 제한될 수 있으므로, 주사되지 않는 전계발광 셀들이 발광하는 크로스토크(Crosstalk)의 발생이 방지되고, 소비 전력이 줄어들 수 있다. 이와 관련하여, 제1 및 제2 수평 구동 주기들(t1~t4, t4~t7)을 대표적으로 설명하면 다음과 같다.

제1 수평 구동 주기(t1~t4)의 초기(t1~t3)에서는, 그 주사 시간(t3~t4)에서의 데이터 전류 신호(I_{DP1})가 그 이전 주사 시간(도시되지 않음)에서의 데이터 전류 신호(I_{DP1})보다 증가한다. 이에 따라, 정극성 순시값($+I_{REF}$)의 부팅 전

류가 데이터 전극 라인(도 1의 3a)에 인가되되, 그 인가 시간(t1~t2)이 데이터 전류 신호(I_{DP1})의 증가량에 비례한다.

제2 수평 구동 주기(t4~t7)의 초기(t4~t6)에서는, 그 주사 시간(t6~t7)에서의 데이터 전류 신호(I_{DP1})가 그 이전 주사 시간(t3~t4)에서의 데이터 전류 신호(I_{DP1})보다 감소한다. 이에 따라, 부극성 순시값($-I_{REF}$)의 부팅 전류가 데이터 전극 라인(도 1의 3a)에 인가되되, 그 인가 시간(t4~t5)이 데이터 전류 신호(I_{DP1})의 증가량에 비례한다.

발명의 효과

이상 설명된 바와 같이, 본 발명에 따른 전계발광 디스플레이 패널의 구동 방법 및 장치에 의하면, 부팅 전류들에 의한 필요 전력이 인가 시간으로 조정되어 상기 부팅 전류들의 순시 값들이 항상 일정하다. 따라서, 부팅 전류들의 순시 값들의 과도한 상승을 제한할 수 있으므로, 주사되지 않는 전계발광 셀들이 발광하는 크로스토크(Crosstalk)의 발생을 방지하고, 소비 전력을 줄일 수 있다.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

(57) 청구의 범위

청구항 1.

데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패 널에 대하여, 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화 벡터들에 상응하는 부팅 전류들을 상기 그 다음 수평 구동 시간의 초기에 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법에 있어서,

상기 부팅 전류들의 순시 값들이 항상 일정하고, 상기 부팅 전류들 각각의 인가 시간들이 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화량에 비례한 전계발광 디스플레이 패널의 구동 방법.

청구항 2.

제1항에 있어서,

현재 수평 구동 시간의 디스플레이 데이터 신호보다 그 다음 수평 구동 시간의 디스플레이 데이터 신호가 더 크면 상기 부팅 전류의 방향이 상기 전계발광 셀들에 대하여 순방향이고,

현재 수평 구동 시간의 디스플레이 데이터 신호보다 그 다음 수평 구동 시간의 디스플레이 데이터 신호가 더 적으면 상기 부팅 전류의 방향이 상기 전계발광 셀들에 대하여 역방향인 전계발광 디스플레이 패널의 구동 방법.

청구항 3.

제2항에 있어서,

현재 수평 구동 시간의 디스플레이 데이터 신호와 그 다음 수평 구동 시간의 디스플레이 데이터 신호가 같으면, 상기 부팅 전류를 인가하지 않는 전계발광 디스 플레이 패널의 구동 방법.

청구항 4.

데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화 벡터들에 상응하는 부팅 전류들을 상기 그 다음 수평 구동 시간의 초기에 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 장치에 있어서,

상기 부팅 전류들의 순시 값들이 항상 일정하고, 상기 부팅 전류들 각각의 인가 시간들이 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각의 변화량에 비례한 전계발광 디스플레이 패널의 구동 장치.

청구항 5.

제4항에 있어서,

상기 데이터 전극 라인들의 신호-입력단들에 연결되고, 입력되는 스위칭 제어 신호들에 따라 디스플레이 데이터 신호들에 상응하는 데이터 전류 신호들을 생성하여 상기 데이터 전극 라인들에 인가하며, 각각의 수평 구동 주기의 초기에서 상기 부팅 전류들을 상기 데이터 전극 라인들에 인가하는 데이터 구동부;

입력되는 스위칭 제어 신호들에 따른 주사 구동 신호를 상기 주사 전극 라인들 각각에 순차적으로 인가하는 주사 구동부; 및

상기 데이터 구동부에 상기 디스플레이 데이터 신호들 및 상기 스위칭 제어 신호들을 입력하고, 상기 주사 구동부에 스위칭 제어 신호들을 입력하는 제어부를 포함한 전계발광 디스플레이 패널의 구동 장치.

청구항 6.

제5항에 있어서, 상기 데이터 구동부가,

상기 제어부로부터의 디스플레이 데이터 신호들을 주기적으로 저장하는 한편, 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각을 주기적으로 출력하는 래치 회로;

상기 래치 회로로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각을 상기 데이터 전류 신호들로 변환시키는 디지털-아날로그 변환기들; 및

상기 래치 회로로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각을 비교하여 상기 부팅 전류들을 상기 데이터 전극 라인들에 인가하고, 상기 디지털-아날로그 변환기들로부터의 데이터 전류 신호들을 상기 데이터 전극 라인들에 인가하는 출력 회로를 포함한 전계발광 디스플레이 패널의 구동 장치.

청구항 7.

제6항에 있어서, 상기 래치 회로가,

수평 동기 신호에 따라 자신에 저장되었던 디스플레이 데이터 신호들을 출력하고, 상기 제어부로부터의 디스플레이 데이터 신호들을 저장하는 (n+1)-데이터 레지스터들; 및

상기 수평 동기 신호에 따라 자신에 저장되었던 디스플레이 데이터 신호들을 출력하고, 상기 (n+1)-데이터 레지스터들 각각으로부터의 디스플레이 데이터 신호들을 저장하는 n-데이터 래치들을 포함한 전계발광 디스플레이 패널의 구동 장치.

청구항 8.

제6항에 있어서, 상기 출력 회로가,

상기 래치 회로로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각과 그 다음 수평 구동 시간의 디스플레이 데이터 신호들 각각을 비교하여, 증감 여부를 알리기 위한 증감 신호들, 및 증감량을 알리기 위한 증감량 신호들을 발생시키는 디지털 비교기들;

그 순시 값들이 항상 일정하고, 상기 디지털 비교기들로부터의 증감 신호들에 따라 그 극성이 변하는 부팅 전류들을 출력하는 전류원들;

상기 전류원들 각각으로부터 출력되는 부팅 전류들 각각을 스위칭하는 부팅-전류 스위치들;

상기 디지털 비교기들로부터의 증감량 신호들 각각에 따라 상기 부팅-전류 스위치들 각각의 동작 타이밍을 제어하는 타이밍 신호 발생기들; 및

상기 부팅-전류 스위치들의 출력 신호들과 상기 디지털-아날로그 변환기들로부터의 출력 신호들을 교호하게 선택하여 상기 데이터 전극 라인들에 인가하는 출력 전류 스위치들을 포함한 전계발광 디스플레이 패널의 구동 장치.

도면

도면1


SIM
21
부 어 체
SSC
SDA
6
10c
10b
10a
V1
1
8a
8b
8c
8d
8e
3a
3b
3c
3d
3e
4c
2
4b
4a
4
5
3
8

도면2


5
30
SDA
인터페이스
HSYNC
DDA
31
래치 회로
D/A
32
33
출력 회로
I D1
I Dm

도면3


HSYNC
Dn+1
(n+1)-데이터 레지스터
31R1
31R2
31Rm
Dn
n-데이터 래치
31L1
31L2
31Lm
31
D/A
321
322
32m
- 디지털 + 비교기
33C1
33C2
33Cm
IDP1
IDP2
IDPm
33D1
33D2
33Dm
S1
S2
Sm
PEAK
IB1
IB2
IBm
ID1
ID2
IDm
33

도면4


I DP1
0(A)
I D1
0(A)
V D1
V G
V S1
V B
V G
V S2
V S3
V S4
V S5
V S6
t1 t2
t3 t4
t5 t6
t7 t8
t9 t10
t11 t12
t13
전류/전압
시간

도면5


HSYNC
Dn+1
(n+1)-데이터 레지스터
n-데이터 래치
D/A
디지털 비교기
TG
CS
PEAK
51
51R1
51L1
521
51R2
51L2
522
51Rm
51Lm
52m
53C1
53C2
53Cm
53T1
53T2
53Tm
53S1
53S2
53Sm
IDP1
IDP2
IDPm
IB1
IB2
IBm
ID1
ID2
IDm
S1
S2
Sm
SB1
SB2
SBm
53

도면6


I DP1
0(A)
+I REF
I D1
0(A)
-I REF
V D1
V G
V S1
V B
V G
V S2
V S3
V S4
V S5
V D1
t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 t13 t14 t15 t16 t17 t18 t19
전류/전압
시간

专利名称(译)	一种用于驱动电致发光显示板的方法和设备，其中有效地执行引导		
公开(公告)号	KR1020040089881A	公开(公告)日	2004-10-22
申请号	KR1020030023713	申请日	2003-04-15
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三圣母工作显示有限公司		
当前申请(专利权)人(译)	三圣母工作显示有限公司		
[标]发明人	KAWASHIMA SHINGO 가와시마싱오 YAMAGUCHI SHUJI 야마구치수지		
发明人	가와시마싱오 야마구치수지		
IPC分类号	G09G3/30 H01L51/50 G09G3/32 G09G3/20		
CPC分类号	G09G2310/027 G09G2330/021 G09G3/3283 G09G2320/0209 G09G2320/0223 G09G2300/06 G09G3/3216 G09G2310/0248		
其他公开文献	KR100903099B1		
外部链接	Espacenet		

摘要(译)

ELD面板的驱动方法和装置本发明涉及ELD面板的驱动方法和装置，它接下来分别在水平驱动时间的初始时授权数据电极线引导电流对应于ELD面板，其中它形成扫描电极线放置固定间隔与数据电极线交叉并且在这些交叉域处形成电致发光单元，水平驱动时间的显示数据信号，接着，显示数据信号，每个移位矢量的水平驱动时间。在这里，绝对总是固定引导电流的值。接下来，每个认证小时的引导电流与显示数据信号成比例，每个水平驱动时间相对于水平驱动时间的显示数据信号的变化量。