



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. H05B 33/10 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년06월14일 10-0727607 2007년06월05일
---	-------------------------------------	--

(21) 출원번호 (22) 출원일자 심사청구일자	10-2005-0066062 2005년07월20일 2005년07월20일	(65) 공개번호 (43) 공개일자	10-2007-0011012 2007년01월24일
----------------------------------	---	------------------------	--------------------------------

(73) 특허권자 주식회사 대우일렉트로닉스
 서울특별시 마포구 아현동 686

(72) 발명자 김진훈
 서울 양천구 신정2동 333번지 대림아파트 101-401

(74) 대리인 특허법인아주

(56) 선행기술조사문헌
1020040005455

심사관 : 최창락

전체 청구항 수 : 총 2 항

(54) 유기전계 발광소자의 제조방법

(57) 요약

본 발명의 유기전계 발광소자의 제조방법은, 투명 기판 위에 어느 한 방향으로 뻗어 있는 양전극층 패턴을 형성하는 단계; 양전극층 패턴 상에 제1 실리콘산화막, 비피에스지(BPSG)막 및 제2 실리콘산화막을 순차적으로 적층하는 단계; 양전극층 패턴과 수직하는 방향을 가지는 제1 영역 위에 제1 감광막 패턴을 형성하는 단계; 양전극층 패턴과 수평한 방향을 가지면서 양전극층 패턴 사이의 제2 영역 위에 제1 감광막 패턴보다 좁게 제2 감광막 패턴을 형성하는 단계; 및 제1 및 제2 감광막 패턴을 마스크로 BOE 용액을 포함하는 식각용액을 이용하여 제2 실리콘산화막을 식각하는 단계; 제1 및 제2 감광막 패턴을 마스크로 제2 실리콘산화막 및 비피에스지(BPSG)막을 함께 식각하는 단계; 및 제1 및 제2 감광막 패턴을 마스크로 제2 실리콘산화막, 비피에스지(BPSG)막 및 제1 실리콘산화막을 함께 식각하되, 제2 영역 상에는 제1 실리콘산화막만 남도록 식각하는 단계를 포함한다.

대표도

도 4e

특허청구의 범위

청구항 1.

투명 기판 위에 어느 한 방향으로 뻗어 있는 양전극층 패턴을 형성하는 단계;

상기 양전극층 패턴 상에 제1 실리콘산화막, 비피에스지(BPSG)막 및 제2 실리콘산화막을 순차적으로 적층하는 단계;

상기 양전극층 패턴과 수직하는 방향을 가지는 제1 영역 위에 제1 감광막 패턴을 형성하는 단계;

상기 양전극층 패턴과 수평한 방향을 가지면서 상기 양전극층 패턴 사이의 제2 영역 위에 상기 제1 감광막 패턴보다 좁게 제2 감광막 패턴을 형성하는 단계; 및

상기 제1 및 제2 감광막 패턴을 마스크로 BOE 용액을 포함하는 식각용액을 이용하여 상기 제2 실리콘산화막을 식각하는 단계;

상기 제1 및 제2 감광막 패턴을 마스크로 상기 제2 실리콘산화막 및 비피에스지(BPSG)막을 함께 식각하는 단계; 및

상기 제1 및 제2 감광막 패턴을 마스크로 상기 제2 실리콘산화막, 비피에스지(BPSG)막 및 제1 실리콘산화막을 함께 식각하되, 상기 제2 영역 상에는 상기 제1 실리콘산화막만 남도록 식각하는 단계를 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.

청구항 2.

제1항에 있어서,

상기 식각용액은 HF를 포함하는 식각용액을 이용하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 유기전계 발광소자의 제조방법에 관한 것이다.

일반적으로, 유기전계 발광소자(OLED; Organic electro luminescent display device)는 평판 디스플레이 소자 중 하나로 웨이퍼 상에 양전극층(anode layer)과 음전극층(cathode layer) 사이에 유기전계 발광층인 유기 박막층을 개재하여 구성하며, 매우 얇은 두께의 매트릭스 형태를 이룬다.

이러한 유기전계 발광소자는 낮은 전압에서 구동이 가능하고, 박형 등의 장점이 있다. 또한, 좁은 광 시야각, 느린 응답 속도 등 종래에 LCD에서 문제로 지적되어 온 결점을 해결할 수 있으며, 다른 형태의 디스플레이와 비교하여, 특히, 중형 이하에서 다른 디스플레이, 예컨대 'TFT LCD'와 동등하거나 그 이상의 화질을 가질 수 있을 뿐만 아니라, 제조 공정이 단순화한다는 점에서 차세대 평판 디스플레이로 주목받고 있다.

도 1a 내지 도 1d는 종래 기술에 따른 유기전계 발광소자의 제조방법 및 그 문제점을 설명하기 위해 나타내보인 도면들이다.

먼저 도 1a를 참조하면, 투명 기판(100) 상에 어느 한 방향으로 길게 뻗어 있는 줄무늬 형상(stripe type)의 양전극층(110)을 형성하고, 양전극층(110) 위에 포지티브 타입의 감광막(120)을 형성한다. 여기서, 투명 기판(100)은 일반적으로 글래스(glass)를 사용하며, 양전극층(110)은 ITO(Indium tin oxide)층 또는 IZO(Indium zinc oxide) 등의 투명 전도성 물질을 스퍼터링(sputtering) 방법 등을 이용하여 형성할 수 있다. 다음에 포지티브 타입의 감광막 상에 제1 마스크(130)를 배치한다.

다음에 도 1b를 참조하면, 상기 제1 마스크(130)를 포함하는 투명 기판(100)상에 노광 및 현상을 실시하면, 빛에 노출된 감광막이 제거되면서 양전극층(110)을 노출하는 개구부(145)를 가지는 평면으로 보아, 격자 형상의 절연층 패턴(140)을 형성한다. 이때, 절연층 패턴(140)이 이루는 개구부(145)는 화소의 형성영역을 정의한다. 절연층 패턴(140)을 형성하는 이유는, 후속 공정에서 유기 발광층 및 음전극층을 증착할 경우, 음전극층이 유기 발광층보다 바깥쪽으로 증착될 수 있어, 음전극층 및 양전극층이 서로 접촉되어 단락할 가능성이 있기 때문이다.

다음에 도 1c를 참조하면, 절연층 패턴(140)을 포함하는 투명 기판(100) 전면에 네가티브 타입(negative type)의 유기 감광막(150)을 적층한 후, 네가티브 타입의 유기 감광막(150) 상에 제2 마스크(160)를 배치하고 노광 및 현상을 실시하면, 빛에 노출된 유기 감광막이 남게 되면서 도 1d에 도시된 바와 같이, 역경사를 가지는 격벽(170)이 형성된다. 이때, 격벽(170)은 양전극층(110)과 직교하며 일정 간격을 두고 배열되며, 이후 공정에서 형성되는 음전극층이 인접 구성 요소와 단락이 되지 않도록 오버행(overhang)구조를 가진다. 그런데 종래 유기전계 발광소자의 제조방법에서 절연층 패턴(140)과 격벽(170)은 도 1a 및 도 1c에 도시된 바와 같이, 각각의 마스크(130, 160)를 이용하여 형성함으로써 공정단계가 증가하고, 이에 따라 후속 공정에도 영향을 미쳐 유기전계 발광소자의 수율이 낮아지는 문제가 발생한다.

또한, 네가티브 타입의 유기 감광막(150)을 이용하여 격벽(170)을 형성할 경우, 값이 비싸고, 격벽(170)의 크기 및 높이가 커지면, 감광막의 특성상 구조적으로 불안정하여 경우에 따라서 오버행 구조가 형성되지 않고, 쓰러지거나 인접 픽셀간 단락을 일으키는 문제를 유발시킨다. 또한 감광막을 사용함으로써 선폭(CD; Critical dimension)을 최소화하는 데에 한계가 있다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는, 절연막 및 격벽 형성방법을 개선하여 공정단계를 감소시켜 수율을 증가시키고, 선폭 축소의 한계를 극복하여 전체 활성영역을 증가할 수 있는 유기전계 발광소자의 제조방법을 제공하는데 있다.

발명의 구성

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 유기전계 발광소자의 제조방법은, 투명 기판 위에 어느 한 방향으로 뻗어 있는 양전극층 패턴을 형성하는 단계; 상기 양전극층 패턴 상에 제1 실리콘산화막, 비피에스지(BPSG)막 및 제2 실리콘산화막을 순차적으로 적층하는 단계; 상기 양전극층 패턴과 수직하는 방향을 가지는 제1 영역 위에 제1 감광막 패턴을 형성하는 단계; 상기 양전극층 패턴과 수평한 방향을 가지면서 상기 양전극층 패턴 사이의 제2 영역 위에 상기 제1 감광막 패턴보다 좁게 제2 감광막 패턴을 형성하는 단계; 및 상기 제1 및 제2 감광막 패턴을 마스크로 BOE 용액을 포함하는 식각 용액을 이용하여 상기 제2 실리콘산화막을 식각하는 단계; 상기 제1 및 제2 감광막 패턴을 마스크로 상기 제2 실리콘산화막 및 비피에스지(BPSG)막을 함께 식각하는 단계; 및 상기 제1 및 제2 감광막 패턴을 마스크로 상기 제2 실리콘산화막, 비피에스지(BPSG)막 및 제1 실리콘산화막을 함께 식각하되, 상기 제2 영역 상에는 상기 제1 실리콘산화막만 남도록 식각하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 있어서, 상기 식각용액은 HF를 포함하는 식각용액을 이용할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

도 2a 내지 도 5는 본 발명에 따른 유기전계 발광소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.

먼저 도 2a를 참조하면, 투명 기판(200) 상에 양전극(anode)으로 사용하는 투명 금속 산화물을 스퍼터링(sputtering) 방법 등을 사용하여 적층하여 양전극층(도시하지 않음)을 형성한다. 여기서, 투명 기판(200)은 일반적으로 글래스(glass)를 사용하며, 양전극층은 ITO(Indium tin oxide)층 또는 IZO(Indium zinc oxide) 등의 투명 전도성 물질을 사용한다. 이때, 양전극층은 저저항 금속 물질이 단일층 또는 두개 이상의 층을 가지는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우에는 하부층은 콘트라스트를 증가시키기 위해 검은색을 가지는 저저항 금속 물질로 이루어질 수도 있다. 다음에 양전극층 상에 감광막(도면에 도시하지 않음)을 도포하고, 노광 및 현상하여 감광막 패턴(도면에 도시하지 않음)을 형성한다. 계속해서 양전극층 상의 잔존 감광막을 제거하기 위해 애싱(ashing) 처리 공정을 수행한후, 감광막 패턴을 마스크로 양전극층을 식각하여 어느 한 방향으로 길게 뻗어 있는 줄무늬 형상(stripe type)의 양전극층 패턴(210)을 형성한다. 도 1b는 도 1a의 A-A'축을 따라 절단한 모양을 나타내보인 도면이다.

다음에 도 3a 및 도 3b를 참조하면, 양전극층 패턴(210)을 포함하는 투명 기판(200) 전면에 제1 실리콘산화막(SiO_2) (300), BPSG막(310) 및 제2 실리콘산화막(SiO_2) (320)을 저온의 플라즈마 기상증착(PECVD; Plasma enhanced chemical vapor deposition)방법을 이용하여 순차적으로 형성한다. 이때, 상기 제1 실리콘산화막(SiO_2) (300), BPSG막(310) 및 제2 실리콘산화막(SiO_2) (320)은 동일한 챔버 내에서 형성이 가능하다. 여기서 도 3b는 도 3a의 A-A'축을 따라 절단한 모양을 나타내보인 도면이다.

이를 위하여 먼저 도 2a의 구조체를 플라즈마 챔버 내에 로딩한 후에 실레인(SiH_4) 및 이산화질소(N_2O)의 혼합가스를 공급하고, 적절한 소스파워를 인가하여 플라즈마 챔버 내에 플라즈마를 형성한다. 다음에 플라즈마 상태로 여기된 이온들이 투명기판에 흡착되어 화학 반응하도록 적절한 바이어스 파워를 인가하면, 투명 기판 상에 제1 실리콘산화막(SiO_2) (300)이 형성되기 시작한다. 제1 실리콘산화막(SiO_2) (300)이 충분한 두께, 예를 들어 대략 수천 Å-수 μm 의 두께로 증착되면, 상기 플라즈마 챔버 내에 불순물, 예를 들어 보론(B) 및 인(P)을 주입한다. 그러면, 제1 실리콘산화막(SiO_2) (300)은 형성이 중지되고, BPSG(Boron phosphorus silicate glass)막(310)이 형성되기 시작한다. 다음에 BPSG막(310)이 충분한 두께, 예를 들어 수천 Å-수 μm 의 두께로 증착되면, 보론(B) 및 인(P)의 주입을 중지한다. 그러면 BPSG막(310)의 형성이 중지되면서, 제2 실리콘산화막(SiO_2) (320)이 형성하기 시작하고, 제2 실리콘산화막(SiO_2) (320)은 대략 수백 Å-수천 Å의 두께로 형성한다.

다음에 도 4a 및 도 4b를 참조하면, 제2 실리콘산화막(SiO_2) (320) 상에 감광막을 도포하고, 사진식각공정을 진행하여 양전극층 패턴(210)과 수직하는 방향인 제1 영역을 정의하는 제1 감광막 패턴(330) 및 양전극층 패턴(210)과 수평한 방향을 가지면서 상기 양전극층 패턴(210) 사이의 제2 영역을 정의하는 제2 감광막 패턴(340)을 형성한다. 여기서 제1 감광막 패턴(330)은 제2 감광막 패턴(340)보다 넓게 형성하도록 한다. 여기서 도 4b는 도 4a를 B-B'축, C-C'축을 따라 절단한 모양을 나타내보인 도면이다.

다음에 도 5를 참조하면, 제1 및 제2 감광막 패턴(330, 340)을 마스크로 상기 제2 실리콘산화막(SiO_2) (320), BPSG막(310) 및 제1 실리콘산화막(SiO_2) (300)을 포함하는 투명 기판(200)에 BOE 용액 또는 HF를 포함하는 식각용액 가운데 하나를 이용한 식각공정을 진행하여 절연막(400, 410) 및 격벽(440)을 형성한다.

이하 상술한 BOE 용액 또는 HF를 포함하는 식각용액 가운데 하나를 이용한 식각공정을 도 4c 내지 도 4e를 참조하여 설명하기로 한다.

먼저 도 4c를 참조하면, BOE 용액 또는 HF를 포함하는 식각용액 가운데 하나를 이용하여 식각공정을 진행하면, 제2 실리콘산화막(SiO_2) (320, 4b참조)이 식각하기 시작한다. 여기서 양전극층 패턴(210)과 수평한 방향을 가지면서 상기 양전극층 패턴(210) 사이의 제2 영역은 제2 감광막 패턴(340)이 제1 감광막 패턴(330)보다 좁게 형성되므로 식각속도에 차이가 발생한다. 즉, 보다 넓은 패턴으로 형성된 제1 감광막 패턴(330)의 하부에 위치한 제2 실리콘산화막(SiO_2) (350)이 식각되는 속도보다 제2 감광막 패턴(340)의 하부에 위치한 제2 실리콘산화막(SiO_2) (360)이 더 빠르게 식각되어 같은 시간동안 식각을 진행할 때, 제1 감광막 패턴(330)의 하부에 위치한 제2 실리콘산화막(SiO_2) (350)은 소정 두께가 남아 있는 반면, 제2 감광막 패턴(340)의 하부에 위치한 제2 실리콘산화막(SiO_2) (360)은 상대적으로 얇은 두께가 남아있게 된다.

다음에 도 4c 및 도 4d를 참조하면, BOE 용액 또는 HF를 포함하는 식각용액 가운데 하나를 이용한 식각공정을 계속 진행하게 되면, 제1 영역 및 제2 영역의 감광막 패턴(330, 340)의 하부에 위치한 제2 실리콘산화막(SiO_2) (350, 360)이 식각되면서, BPSG 막(380)이 드러나게 되고, 제2 실리콘산화막(SiO_2) (350, 360) 및 BPSG막(380)이 함께 식각된다. 여기서 BPSG막(380)은 제2 실리콘산화막(SiO_2) (350, 360)보다 식각속도(etch rate)가 빠르며, BPSG막(380) 내의 불순물, 예를 들어 붕소(B) 및 인(P)의 농도가 높을수록 식각속도는 더 빨라지게 된다. 여기서 상기 식각공정은 모든 방향으로 균일한 식각속도를 갖는 등방성(isotropic) 식각이며 언더컷으로 진행된다.

이때, 제1 감광막 패턴(330)을 마스크로 한 제1 영역은 상대적으로 넓은 패턴으로 인해 BPSG막(380)이 식각되는 동안 제2 실리콘산화막(SiO_2) (370)은 식각속도가 느리게 진행하면서 식각되는 두께가 많지 않고, BPSG 막(380) 또한 식각공정을 진행하는 동안 소정 두께가 남아있지만, 제2 감광막 패턴(340)을 마스크로 한 제2 영역은 상대적으로 좁은 패턴 때문에 식각을 진행하는 동안 제2 실리콘산화막(SiO_2) (390) 및 BPSG막(400)은 빠른 식각속도를 가지고 제거되어 좁은 영역만 남다가 모두 제거되면서, 도 4e에 도시한 바와 같이 제1 실리콘산화막(SiO_2) (450)만 남게 되고 식각을 중지된다. 이때, 상기 제1 실리콘산화막(SiO_2) (450)은 절연막의 역할을 한다.

또한, 제 1영역은 제1 실리콘산화막(SiO_2)(410)이 절연막으로 남아있게 되고, BPSG막(420) 및 제2 실리콘산화막(SiO_2)(430)은 역경사를 가지는 오버행 구조의 격벽(400)을 형성한다.

본 발명에 따른 유기전계 발광소자의 제조방법에 의하면, 플라즈마 기상증착방법을 이용하여 제1 실리콘산화막, BPSG막 및 제2 실리콘산화막을 형성한 후, 한번의 식각공정을 통하여 절연막 및 격벽층을 형성함으로써 공정단계를 단순화하고, 수율을 향상할 수 있다. 또한, 감광막을 이용하지 않고 격벽을 형성함으로써 선평 축소의 한계를 개선하여 활성영역을 증가시킬 수 있다.

발명의 효과

지금까지 설명한 바와 같이, 본 발명에 따른 유기전계 발광소자의 제조방법에 의하면, 한번의 식각공정을 통하여 절연막 및 격벽층을 형성함으로써 공정단계를 단순화하고, 수율을 향상할 수 있다. 또한, 감광막을 이용하지 않고 격벽을 형성함으로써 선평 축소의 한계를 개선하여 활성영역을 증가시킬 수 있다.

도면의 간단한 설명

도 1a 내지 도 1d는 종래 기술에 따른 유기전계 발광소자의 제조방법 및 그 문제점을 설명하기 위해 나타내보인 도면들이다.

도 2a 내지 도 5는 본 발명에 따른 유기전계 발광소자의 제조방법을 설명하기 나타내보인 도면들이다.

<도면의 주요 부분에 대한 부호의 설명>


200 : 투명 기판 210 : 양전극층 패턴

300 : 제1 실리콘산화막 310 : BPSG 막


320 : 제2 실리콘산화막

도면


도면 1a




도면 1b




도면1c




도면1d




도면2a




도면2b




도면3a




도면3b




도면4a




도면4b




도면4c




도면4d



도면4e



도면5



专利名称(译)	制造有机电致发光器件的方法		
公开(公告)号	KR100727607B1	公开(公告)日	2007-06-14
申请号	KR1020050066062	申请日	2005-07-20
[标]申请(专利权)人(译)	大宇电子株式会社		
申请(专利权)人(译)	东方大宇电子有限公司		
当前申请(专利权)人(译)	东方大宇电子有限公司		
[标]发明人	KIM JIN HUN		
发明人	KIM JIN HUN		
IPC分类号	H05B33/10		
CPC分类号	H01L51/0002 H01L51/0018 H01L51/5206 H01L51/56 H01L2924/12044		
其他公开文献	KR1020070011012A		
外部链接	Espacenet		

摘要(译)

目的：提供一种制造有机电致发光显示装置的方法，通过使用一次蚀刻改善临界尺寸的劣化限制来扩大有源区。

