

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl. ⁷ H05B 33/06	(11) 공개번호 10-2005-0097672 (43) 공개일자 2005년10월10일
--	--

(21) 출원번호	10-2004-0022881
(22) 출원일자	2004년04월02일

(71) 출원인	삼성에스디아이 주식회사 경기 수원시 영통구 신동 575
(72) 발명자	박문희 부산광역시사상구덕포1동426-9 서창수 경기도수원시권선구권선동1188성지아파트105동605호
(74) 대리인	리엔목특허법인 이해영

심사청구 : 있음

(54) 전계 발광 디스플레이 장치

요약

본 발명은, 기관 상부에 형성된 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 이들 전극 사이에 배치되는 전계 발광 부를 갖는 디스플레이 영역과; 하나 이상의 단자로 구성되며, 상기 디스플레이 영역 외곽에 패드부를 갖는 전계 발광 디스플레이 장치에 있어서, 상기 패드부 단자들의 적어도 일부는 하나 이상의 단자 도전층들을 구비하는 상부 단자 도전층과 하부 단자 도전층을 구비하되, 상기 상부 단자 도전층은 상기 제 1 전극층의 투명 전극층과 동일한 층으로만 구성되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

대표도

도 2e

명세서

도면의 간단한 설명

도 1a는 유기 전계 발광 디스플레이 장치의 개략적인 평면도,

도 1b 및 도 1c는 도 1a의 선 A-A를 따라 취한, 종래 기술에 따른 패드부의 일단면도,

도 2a는 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 평면도,

도 2b는 도 2a의 B에 대한 부분 확대도,

도 2c는 도 2b의 선 I-I를 따라 취한 일단면도,

도 2d 내지 도 2f는 도 2a의 선 C-C를 따라 취한, 패드부의 일단면도,

도 3a는 본 발명의 다른 일실시예에 따른 유기 전계 발광 디스플레이 장치의 디스플레이부의 부분 일단면도,

도 3b 내지 도 3d는 본 발명의 다른 일실시예에 따른 유기 전계 발광 디스플레이 장치의 패드부의 부분 일단면도.

<도면의 주요부분에 대한 부호의 간단한 설명>

100...디스플레이 영역 110...기관

120...버퍼층 130...반도체 활성층

140...게이트 절연층 150...게이트 전극

150'...게이트 전극 동일층 160...중간층

170a,b...소스/드레인 전극 170'...소스/드레인 전극동일층

180...보호층 190, 190a,b...제 1 전극층

190', 190a,b'...제 1 전극층 동일층 192...유기 전계 발광부

193', 193a,b'...제 2 전극층 동일층

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 전계 발광 디스플레이 장치에 관한 것으로, 보다 상세하게는 외부에 노출된 패드부 단자들의 부식을 방지하여, FPC(Flexible printed circuit) 또는 COG(chip on glass)와 같은 전기 요소와의 결합력을 증대시켜 작동성 및 내구 연한을 증대하는 전계 발광 디스플레이 장치에 관한 것이다.

액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판디스플레이 장치는 그 구동방식에 따라, 수동 구동방식의 패시브 매트릭스(Passive Matrix: PM)형과, 능동 구동방식의 액티브 매트릭스(Active Matrix: AM)형으로 구분된다. 상기 패시브 매트릭스형은 단순히 애노드와 캐소드가 각각 컬럼(column)과 로우(row)로 배열되어 캐소드에는 로우 구동회로로부터 스캐닝 신호가 공급되고, 이 때, 복수의 로우 중 하나의 로우만이 선택된다. 또한, 컬럼 구동회로에는 각 화소로 데이터 신호가 입력된다. 한편, 상기 액티브 매트릭스형은 박막 트랜지스터(Thin Film Transistor, TFT)를 이용해 각 화소 당 입력되는 신호를 제어하는 것으로 방대한 양의 신호를 처리하기에 적합하여 동영상 구현을 위한 디스플레이 장치로서 많이 사용되고 있다.

한편, 상기 평판 디스플레이 장치 중 유기 전계 발광 디스플레이 장치는 애노우드 전극과 캐소드 전극의 사이에 유기물로 이루어진 유기 발광층을 갖는다. 이 유기 전계 발광 디스플레이 장치는 이들 전극들에 애노드 및 캐소드 전압이 각각 인가됨에 따라 애노우드 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 유기 발광층으로 이동되고, 전자는 캐소드 전극으로부터 전자 수송층을 경유하여 유기 발광층으로 주입되어, 이 유기 발광층에서 전자와 홀이 재결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라, 유기 발광층의 형광성 분자가 발광함으로써 화상을 형성한다. 풀컬러 유기 전계 발광 디스플레이 장치의 경우에는 상기 유기 전계 발광 소자로서 적(R), 녹(G), 청(B)의 삼색을 발광하는 화소를 구비토록 함으로써 풀컬러를 구현한다.

도 1a에는 통상적인 평판 디스플레이 장치, 특히 유기 전계 발광 디스플레이 장치의 개략적인 평면도가 도시되어 있다. 기관(1, 도 2b 참조) 일면 상의 화소들로 형성되는 디스플레이 영역(10)과, 디스플레이 영역(10)의 주변부에 형성된 각종

배선 및 회로부, 예를 들어 전극 전원 공급 라인(11, 13) 및 수직 구동 회로부(12)가 배치되고, 이들 외곽에는 밀봉 기관(미도시)과 함께 밀봉재를 통하여 적어도 디스플레이 영역(10)을 밀봉하는 밀봉부(30)가 배치된다. 또한, 디스플레이 영역(10)의 적어도 일측 주변에는 패드부(20)가 배치된다.

패드부(20)는 도 1a의 선 A-A를 따라 취한 도 1b에 도시된 바와 같이, 기관(1) 일면 상에 형성된 버퍼층(2)이 형성되고, 버퍼층(2) 일면 상에는 게이트 절연층(3)과, 중간층(4)이 순차적으로 형성되는데, 이들은 디스플레이 영역(10)에 형성된 층들과 동일한 층이다. 중간층(4)의 상부에는, 주로 MoW 등으로 형성되는 디스플레이 영역(10)의 소스/드레인 전극과 동일한 층(5)이 형성되는데, 이 층이 패드부(20)의 단자 역할을 담당한다.

하지만, 이들 단자들은 습기 및 고온 조건하에 노출되어, 이들 단자부 표면에 산화막(5')이 형성될 수 있다. 이들 산화막은, 예를 들어 FPC 또는 COG와 같은 외부 전기 소자와 단자들간의 원활한 전기적 소통을 방해한다.

종래 기술에 따른 패드부의 다른 유형이 도 1c에 도시되어 있다. 통상적으로 전면 발광형의 경우, 애노드 전극층은 반사 전극과 투명 전극의 이중층으로 형성되는데, 이들 이중 애노드 전극층과 동일한 전극층이 패드부의 도전층 최상부를 형성한다. 즉, 도 1c에 도시된 바와 같이, 소스/드레인 전극과 동일한 층(5)의 일면 상에는 보호층(6)이 연장 개재되고, 그 상부에는 애노드 전극층(7, 7')이 배치되는데, 애노드 전극층(7)과 소스/드레인 전극과 동일층(5)은 보호층(6)에 형성된 비아홀(6')을 통하여 전기적으로 소통된다.

하지만, 애노드 전극과 동일한 층(7, 7')은 습기 및 공기에 노출됨으로써, 손상을 입을 가능성이 높다는 문제점을 수반한다. 즉, 통상적으로 애노드 전극의 반사 전극(7)은 반사도를 증대시키기 위하여 Al층 또는 AlNd와 같은 Al합금층이 사용되고, 애노드 전극의 투명 전극(7')으로는 ITO와 같은 금속 산화물층이 주로 사용된다. Al층 또는 AlNd로 구성된 층이 외부에 노출되는 경우, 도 1d 및 도 1e에 도시된 바와 같이, 시간이 경과함에 따라 금속층과 금속 산화물층 사이의 계면에서 갈바닉 현상이 일어나 패드부에 부식 현상이 발생하고, 심한 경우에는 패드부가 떨어져 나갈 수 있다.

대한민국공개특허공보 제 2003-58325호에는 투명 전도성 금속층과 알루미늄층 사이에 알루미늄 질화막을 형성하는 접착 구조가 개시되어 있다. 하지만, 이러한 방법은 별도의 증착 공정을 수반하여야 하는 공정상의 부담을 가질 뿐만 아니라, 알루미늄 질화막 형성시 유기 전계 발광 디스플레이 장치에 손상을 가할 수도 있고, 알루미늄 질화막의 형성은 알루미늄층의 산화막 형성은 배제시키지만, 갈바닉 현상은 효과적으로 방지하지 못한다는 한계를 나타낸다.

또한, 대한민국공개특허공보 제 2003-57122호에는 갈바닉 현상을 방지하기 위해 Mo 등과 같은 희생 전극을 형성하는 방법이 개시되어 있으나, 이 또한, 공정 단계를 추가하여야 한다는 제조상의 부담을 더한다는 점에서 바람직하지 못하다.

또한, 일본특허공개공보 제 2002-33188호에는 외부 취출 전극과 음극층 사이에 난부식성 금속 재료를 배치하는 유기 EL 표시 장치가 개시되어 있다. 이 경우에도, 추가적인 공정을 요구한다는 점에서 공정 원가 및 제작 시간을 증대시킨다는 문제점을 수반한다.

발명이 이루고자 하는 기술적 과제

본 발명은, 상기한 문제점을 해소하면서, 전극 단자들의 패드부 부식을 방지하여 내구 연한을 증대시킴과 동시에 전력 소모를 줄이고, 패드부 단자간 저항 차로 인한 디스플레이의 휘도 차이를 방지하며, 공정 상 별도의 부담없이 제조될 수 있는 구조의 전계 발광 디스플레이 장치를 제공하는 것이다.

발명의 구성 및 작용

상기와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면, 기관 상부에 형성된 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 이들 전극 사이에 배치되는 전계 발광부를 갖는 디스플레이 영역과; 하나 이상의 단자로 구성되며, 상기 디스플레이 영역 외곽에 패드부를 갖는 전계 발광 디스플레이 장치에 있어서, 상기 패드부 단자들의 적어도 일부는 하나 이상의 단자 도전층들을 구비하는 상부 단자 도전층과 하부 단자 도전층을 구비하되, 상기 상부 단자 도전층은 상기 제 1 전극층의 투명 전극층과 동일한 층으로만 구성되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

본 발명의 다른 일면에 따르면, 상기 하부 단자 도전층에는, 상기 디스플레이 영역의 소스/드레인 전극과 동일한 재료로 형성되는 단자 도전층이 포함되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

본 발명의 또 다른 일면에 따르면, 상기 하부 단자 도전층에는, 상기 디스플레이 영역의 게이트인 전극과 동일한 재료로 형성되는 단자 도전층이 포함되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

본 발명의 또 다른 일면에 따르면, 상기 상부 단자 도전층과 하부 단자 도전층 사이에는, 상기 디스플레이 영역 제 1 전극층 하부의 보호층이 연장 개재되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

본 발명의 또 다른 일면에 따르면, 상기 연장 개재된 보호층에는 하나 이상의 비아홀이 형성되고, 상기 투명 도전층과 상기 인접 단자 도전층은 상기 비아홀을 통하여 전기적으로 소통되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

본 발명의 또 다른 일면에 따르면, 상기 상부 단자 도전층과 상기 하부 단자 도전층은 서로 밀접하는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

본 발명의 또 다른 일면에 따르면, 상기 상부 단자 도전층은 ITO 및 IZO 중 하나 이상인 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

본 발명의 또 다른 일면에 따르면, 상기 하부 단자 도전층은 MoW으로 구성되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.

도 2a에는 본 발명의 일 실시예에 따른 전계 발광 디스플레이 장치의 개략적인 평면도가 도시되어 있다. 기판(110, 도 2c 참조)의 일면 상부에는 하나 이상의 화소(참조, 도 2c의 "194"는 부화소)들로 구성되는 디스플레이 영역(100)이 형성되고, 디스플레이 영역(100)의 외곽으로 적어도 일측에는 하나 이상의 단자로 구성되는 패드부(200)가 배치된다.

또한, 도 2a에 도시된 바와 같이 디스플레이 영역(100)은 밀봉부(300)로 둘러 싸이며, 디스플레이 영역(100)은 밀봉부(300)에 의하여 밀봉되는데, 밀봉부(300)에 의한 밀봉 영역에는, 디스플레이 영역(100)의 제 2 전극층(193, 도 2c 참조)과 통전되는 전극 전원 공급 라인(101, 103)이 개재되고, 화소의 제 1 전극층(190, 도 2c 참조)에 전기적 신호를 인가하기 위한 디스플레이 영역의 소스 전극(170a)과 연결되는 구동 전원 공급 라인(미도시)도 개재되며, 경우에 따라서는 디스플레이 영역(100)의 개개의 화소에 주사 신호를 인가하기 위한 수직 구동 회로부(102)도 개재될 수 있다. 디스플레이 영역(100)의 개개의 화소에 데이터 신호를 인가하기 위한 수평 구동 회로부(104)가 패드부(200)에 배치될 수도 있다. 도 2a에 도시된 각종 배선 및 회로부의 레이아웃은 본 발명을 설명하기 위한 일례로서, 본 발명이 이에 한정되는 것은 아니다.

디스플레이 영역(100)의, 도면 부호 "B"로 지칭된 부분의 개략적인 부분 확대도가 도 2b에 도시되고, 도 2b의 선 I-I를 따라 취한 단면도가 도 2c에 도시되어 있다. 기판, 예를 들어 글라스 재의 기판(110) 일면 상에는 버퍼층(120)이 개재된다. 버퍼층(120)은 SiO₂ 등으로 약 3000Å 정도의 두께로 형성된다.

버퍼층(120)의 일면 상에는 반도체 활성층(130)이 형성되는데, 반도체 활성층(130)은 비정질 실리콘층 또는 다결정질 실리콘층으로 형성될 수 있는 등 어느 한 유형에 한정되는 것은 아니다. 도면에서 자세히 도시되지는 않았으나, 반도체 활성층(130)은 N+ 형 또는 P+ 형의 도펀트 들로 도핑되는 소스 및 드레인 영역과, 채널 영역으로 구성된다.

반도체 활성층(130)의 일면 상부에는 게이트 전극(150)이 형성되는데, 도 2c에 도시된 바와 같이 스캔 라인을 통하여 다른 TFT가 통전되는 경우 데이터 라인으로부터의 신호가 커패시터를 거쳐 게이트 전극(150)에 인가되는 신호 여부에 따라 채널 영역의 통전 여부가 결정되며, 이를 통해 소스 및 드레인 영역이 소통된다. 게이트 전극(150)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예를 들어 MoW 등과 같은 물질로 형성된다. 반도체 활성층(130)과 게이트 전극(150)과의 절연성을 확보하기 위하여, 예를 들어, 플라즈마 강화 화학 기상 증착(PECVD)을 통해 SiO₂로 구성되는 게이트 절연층(140)이 반도체 활성층(130)과 게이트 전극(150) 사이에 개재된다.

게이트 전극(150)의 상부에는 중간층(interlayer, 160)이 형성되는데, 중간층은 SiO₂, SiNx 등의 물질로 단층 형성되거나 또는 이중층의 형태로 구성될 수도 있다. 중간층(160)의 상부에는 소스/드레인 전극(170a,b)이 형성된다. 소스/드레인 전극(170a,b)은 중간층(160)과 게이트 절연층(140)에 형성되는 콘택홀을 통하여 반도체 활성층의 소스 영역 및 드레인 영역과 각각 전기적으로 소통된다.

소스/드레인 전극(170a,b)의 상부에는 보호층(페시베이션 층 및/또는 평탄화 층, 180)이 형성되어, 하부의 박막 트랜지스터를 보호하고 평탄화시킨다. 본 발명의 일실시예에 따른 보호층(180)은 다양한 형태로 구성될 수 있는데, 무기물 또는 유기물로 형성될 수도 있고, 단층으로 형성되거나 또는 하부에 SiNx 층을 구비하고 상부에 예를 들어 BCB(benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물 층을 구비하는 이중층으로 구성될 수도 있다.

보호층(180)의 일면 상에는 제 1 전극층(190)이 배설되는데, 제 1 전극의 일단은 보호층(180)에 형성된 비아홀(181)을 통하여 하부의 드레인 전극(170a,b)과 접촉한다. 제 1 전극층(190)의 일면 상에는 무기/유기 전계 발광 소자가 배치된다.

유기 전계 발광부(192)는 저분자 또는 고분자 유기막으로 구성될 수 있는데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 재료를 적용할 수 있다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 유기 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.

유기 전계 발광부(192)의 일면 상부에는 제 2 전극층(193)이 전면 증착되는데, 제 2 전극층(193)은 이러한 전면 증착 형태에 한정되는 것은 아니다. 디스플레이 영역(100) 외측에 배치되는 전극 전원 공급 라인(101, 103; 도 2a 참조)이 배치되고, 제 2 전극층(193)과 전극 전원 공급 라인(101, 103)은 전기적으로 소통될 수 있다.

패드부(200)의 단자들은 디스플레이 영역(100)의 각종 도전층들로 형성되는 하나 이상의 층을 가지며, 서로 전기적으로 소통되는 상부 단자 도전층 및 하부 단자 도전층으로 형성될 수 있다. 즉, 하부 단자 도전층들은, 예를 들어 게이트 전극 및/또는 소스/드레인 전극들과 동일한 층으로 형성될 수 있고, 이들 하부 단자 도전층들은 디스플레이 영역(100)의 제 1 전극층(190)과 동일한 층(190', 도 3c 참조)은 제 2 전극층(193)과 동일한 층(193', 도 2d 참조)과 같은 상부 단자 도전층에 의하여 덮일 수 있다.

도 2a의 선 C-C를 따라 취한 도 2d 내지 도 2f는, 패드부(200)의 상부 단자 도전층이 제 2 전극층과 동일한 층(193')으로 형성된 경우에 대한 일실시예를 도시한다.

도 2d에서 패드부(200)의 하부 단자 도전층은, 디스플레이 영역(100)의 소스/드레인 전극과 동일한 층(170'), 즉 이들이 형성되는 단계와 동시에 형성된 도전층이다. 예를 들어, 유기 전계 발광 디스플레이 장치가 전면 발광형인 경우, 제 2 전극층(193)은 유기 전계 발광부(192)로부터 생성된 빛의 밀봉 기관(미도시)을 통한 광취출율을 증대시키기 위하여 투명 전극으로 형성되는데, 제 2 전극층(193)이 캐소드 전극으로서 작용하는 경우, 제 2 전극층(193)은 일함수가 작은 재료로 형성된다. 도 2d에 도시된 본 발명의 일실시예는 Ag, Mg 및/또는 이들 하나 이상의 합금 등과 같은 얇은 박막 형태의 금속층이 형성된 후 그 위에 ITO, IZO와 같은 투명 금속 산화물층이 형성된 경우인데, 이러한 이중층 형태의 제 2 전극층을 구성하는 경우, 패드부(200)의 단자들은 외부 습기 및 공기에 노출된다는 점을 고려하여 Mg:Ag 금속층(193a)과 IZO층(193b)으로 구성하는 것이 바람직하다.

따라서, 도 2d에 도시된 바와 같이, 상부 단자 도전층(193')도 금속층(193a')과 금속 산화물층(193b')의 이중층으로 구성될 수도 있다. 금속층이 외부에 노출되는 경우 발생 가능한 산화막 형성을 방지하기 위하여, 금속층(193a')을 먼저 형성한 후, 금속 산화물층(193b')을 그 상부에 형성하는 것이 바람직하다. 하지만, 상부 단자 도전층(193')은 단일층으로 형성될 수도 있는 등, 본 발명이 이에 한정되는 것은 아니다.

한편, 상부 단자 도전층(193')은 제 2 전극층(193)의 형성과 동시에 형성된다. 예를 들어, 제 2 전극층(193) 증착시 패드부의 단자 영역이 개방 또는 패쇄된 마스크를 사용함으로써, 상부 단자 도전층(193')은 제 2 전극층(193)의 형성과 동시에 제 2 전극층(193)의 모든 층을 가지도록 또는 일부 층만을 가지도록 형성될 수 있는데, 공정 효율 측면에서 상부 단자 도전층(193')을 제 2 전극층(193)의 모든 층과 동일한 층을 가지도록 형성하는 것이 바람직하다. 하지만, 본 발명의 방법이 이에 한정되는 것은 아니다.

제 2 전극층(193)과 동일한 층, 즉 상부 단자 도전층(193')이 하부 단자 도전층 상부에 배치되는 형태는 다양하게 고려될 수 있다. 예를 들어, 상부 단자 도전층(193')이 기판(110) 상부에 형성된 소스/드레인 전극과 동일한 층, 즉 하부 단자 도전층(170')과 바로 접하여 이를 감싸는 구조를 취할 수도 있다. 이 경우, 단자 역할을 주도적으로 담당하는 소스/드레인 전극과 동일한 층(170')과 같은 하부 도전층 및 제 2 전극층과 동일한 층(193')과 같은 상부 단자 도전층이 서로 밀접하기 때문에 도전 과정에서 전기적 저항을 줄일 수 있다는 장점이 있다. 이 때, 외부 습기 및 공기에 의하여 금속 산화물층(193b')과 금속층(193a')의 갈바닉 현상을 방지하기 위하여, 금속층(193a')은 Al 이외의 금속 예를 들어, Mg:Ag로, 그리고 금속 산화물층(193b')은 IZO로 형성하는 것이 바람직하다.

상부 단자 도전층(193')이 하부 단자 도전층 상부에 배치되는 다른 유형으로서, 도 2e에 도시된 바와 같이, 소스/드레인 전극과 동일한 층(170')을 보호하도록 하부 단자 도전층으로서의 소스/드레인 전극과 동일한 층(170')을 형성한 후, 그 일면 상에 디스플레이 영역(100)의 보호층(180)을 연장 개재시킬 수 있다. 그런 후, 보호층(180)에 비아홀(181)을 형성하고, 이를 통하여 소스/드레인 전극과 동일한 층(170')과 금속층(193a')을 도통시킬 수 있다. 이 경우에도 금속층(193a')은 Al 이외의 금속으로 형성되는 것이 바람직하고, Mg:Ag로 형성되는 것이 더욱 바람직하다.

상기 실시예에서, 패드부(200) 단자의 주요 역할을 하부 단자 도전층으로서의 소스/드레인 전극과 동일한 층(170')이 담당하였으나, 본 발명이 이에 국한되는 것은 아니다. 즉, 도 2f에 도시된 바와 같이 디스플레이 영역(100)의 게이트 전극과 동일한 층(150')이 더 개재될 수 있고, 게이트 전극과 동일한 층(150')만이 또는 함께 하부 단자 도전층으로서 작용할 수도 있다. 제 2 전극층과 동일한 층(193')이 반드시 이중층이어야 하는 것은 아니고, 도 2f에 도시된 바와 같이 IZO층(193b')과 같이 단일층으로 형성될 수 있으며, 그리고 상기 실시예는 본 발명을 설명하기 위하여 전면 발광형에 대하여 기술되었으나 배면 발광형에도 적용될 수 있는 등, 다양한 구현예를 고려할 수 있다.

본 발명의 다른 실시예로서, 도 3a 내지 도 3d에는 패드부(200)의 상부 단자 도전층으로 제 1 전극층(190)과 동일한 층(190')을 사용하는 경우가 도시된다.

예를 들어, 유기 전계 발광 디스플레이 장치가 전면 발광형이고, 제 1 전극층이 애노드로 사용되는 경우, 도 3a에 도시된 바와 같이 제 1 전극층(190)은 반사도를 증가시켜, 유기 전계 발광부(192)로부터 생성된 빛의 밀봉 기관(미도시)을 통한 광취출율을 증대시키기 위한 반사 전극(190a), 예를 들어 Al, AlNd 등 얇은 박막 형태의 금속층과, 그 위에 일함수가 큰 ITO, IZO와 같은 투명 금속 산화물층이 형성된다.

이러한 이중층 형태의 제 1 전극층(190)을 구성하는 경우, 고온 고습 환경에 노출될 수 있는 패드부를 구성하는 이중 금속간의 갈바닉 현상으로 인해 패드부(200)가 손상되는 것을 방지하기 위하여, 도 3b 내지 도 3d에 도시된 바와 같이 상부 단자 도전층으로 제 1 전극층(190)과 동일한 층 중 투명 금속 산화물층(190')만을 하부 단자 도전층으로서 패드부(200)의 소스/드레인 전극과 동일한 층(170') 상부에 배치한다. 패드부 단자들의 상부 단자 도전층으로 투명 금속 산화물층(190')만을 형성하는 데에는, 예를 들어, 디스플레이 영역(100)의 제 1 전극층 중 금속층(190a)을 형성한 후, 이를 패터닝할 때 패드부에 해당하는 영역까지 습식 에칭하고, 후에 디스플레이 영역(100)에 투명 금속 산화물층(190')을 증착시키고 패터닝화함과 동시에 함으로써 패드부 단자의 상부 단자 도전층으로서의 투명 금속 산화물층을 형성할 수도 있는 등, 다양한 방법이 사용된다.

상부 단자 도전층으로서의 투명 금속 산화물층(190')이 패드부(200)의 하부 단자 도전층 상부에 배치되는 형태는 다양하게 고려될 수 있다. 즉, 도 3b에 도시된 바와 같이, 상부 단자 도전층으로서의 투명 금속 산화물층(190')이, 하부 단자 도전층으로서의 소스/드레인 전극과 동일한 층(170')과 서로 밀접하는 구조를 취할 수도 있다. 이 경우, 단자 역할을 주도적으로 담당하는 소스/드레인 전극과 동일한 층(170')과 같은 하부 단자 도전층 및 상부 단자 도전층으로서의 투명 금속 산화물층(190')이 서로 밀접하기 때문에 도전 과정에서 전기적 저항을 줄일 수 있다는 장점이 있다.

패드부(200)의 상부 단자 도전층과 하부 단자 도전층의 다른 배치 유형으로서, 도 3c에 도시된 바와 같이 소스/드레인 전극과 동일한 층(170')을 보호하기 위하여 소스/드레인 전극과 동일한 층(170')을 형성한 후, 그 일면 상에 디스플레이 영역(100)의 보호층(180)을 연장 개재시킬 수도 있다. 그런 후, 보호층(180)에 비아홀(181)을 형성하고, 이를 통하여 소스/드레인 전극과 동일한 층(170')과 투명 금속 산화물층(190')을 도통시킬 수 있다. 이 경우에도 투명 금속 산화물층(190')은 ITO 또는 IZO로 형성되는 것이 더욱 바람직하다.

상기 실시예에서, 패드부(200)의 단자의 주요 역할은 하부 단자 도전층으로서 소스/드레인 전극과 동일한 층(170')이 담당하였으나, 이는 일례로서 본 발명이 이에 국한되는 것은 아니다. 즉, 도 3d에 도시된 바와 같이 하부 단자 도전층으로서 디스플레이 영역(100)의 게이트 전극(150')과 동일한 층이 더 개재될 수 있고, 게이트 전극(150')만이 담당할 수도 있다.

상기 실시예에는 본 발명을 설명하기 위하여 전면 발광형에 대하여 기술되었으나 배면 발광형에도 적용될 수 있는 등, 다양한 구현예를 고려할 수 있다.

상기한 실시예들은 본 발명을 설명하기 위한 일예들로서, 본 발명이 이에 한정되지는 않는다. 상기한 실시예들은 AM 매트릭스 구동형 유기 전계 발광 디스플레이 장치에 대하여 기술되었으나, 무기 전계 발광 디스플레이 장치 및 PM 매트릭스 구동형에도 적용될 수 있는 등, 다양한 변형예를 도출할 수 있다.

발명의 효과

상기한 바와 같은 본 발명에 따르면, 패드부 단자들이 외부 습기 및 고온에 노출되는 경우 발생 가능한 산화막으로 인한 패드부의 전기 저항 증대를 방지하고, 패드부 자체의 갈바닉 현상으로 인한 손상을 방지함으로써, 전계 디스플레이 장치의 내구 연한을 증대시킬 수 있다.

또한, 본 발명에 따르면, 패드부의 손상을 방지함과 아울러, 패드부 단자들을 하나 이상의 층으로 형성함으로써 FPC 및 COG와 같은 외부 전기 소자와의 결합력 및 전기적 소통을 원활하게 함으로써 전계 발광 디스플레이 장치의 작동성도 증대시킬 수 있다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

(57) 청구의 범위

청구항 1.

기관 상부에 형성된 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 이들 전극 사이에 배치되는 전계 발광부를 갖는 디스플레이 영역과;

하나 이상의 단자로 구성되며, 상기 디스플레이 영역 외곽에 패드부를 갖는 전계 발광 디스플레이 장치에 있어서,

상기 패드부 단자들의 적어도 일부는 하나 이상의 단자 도전층들을 구비하는 상부 단자 도전층과 하부 단자 도전층을 구비하되, 상기 상부 단자 도전층은 상기 제 1 전극층의 투명 전극층과 동일한 층으로만 구성되는 것을 특징으로 하는 전계 발광 디스플레이 장치.

청구항 2.

제 1항에 있어서,

상기 하부 단자 도전층에는, 상기 디스플레이 영역의 소스/드레인 전극과 동일한 재료로 형성되는 단자 도전층이 포함되는 것을 특징으로 하는 전계 발광 디스플레이 장치.

청구항 3.

제 1항에 있어서,

상기 하부 단자 도전층에는, 상기 디스플레이 영역의 게이트인 전극과 동일한 재료로 형성되는 단자 도전층이 포함되는 것을 특징으로 하는 전계 발광 디스플레이 장치.

청구항 4.

제 2항에 있어서,

상기 상부 단자 도전층과 하부 단자 도전층 사이에는, 상기 디스플레이 영역 제 1 전극층 하부의 보호층이 연장 개재되는 것을 특징으로 하는 전계 발광 디스플레이 장치.

청구항 5.

제 4항에 있어서,

상기 연장 개재된 보호층에는 하나 이상의 비아홀이 형성되고, 상기 투명 도전층과 상기 인접 단자 도전층은 상기 비아홀을 통하여 전기적으로 소통되는 것을 특징으로 하는 전계 발광 디스플레이 장치.

청구항 6.

제 2항에 있어서,

상기 상부 단자 도전층과 상기 하부 단자 도전층은 서로 밀접하는 것을 특징으로 하는 전계 발광 디스플레이 장치.

청구항 7.

제 1항 내지 제 6항 중 어느 한 항에 있어서,

상기 상부 단자 도전층은 ITO 및 IZO 중 하나 이상인 것을 특징으로 하는 전계 발광 디스플레이 장치.


청구항 8.

제 1항 내지 제 6항 중 어느 한 항에 있어서,


상기 하부 단자 도전층은 MoW으로 구성되는 것을 특징으로 하는 전계 발광 디스플레이 장치.

도면


도면1a




도면1b



도면1c




도면1d




도면1e




도면2a




도면2b




도면2c




도면2d




도면2e




도면2f




도면3a




도면3b



도면3c



도면3d



专利名称(译)	电致发光显示装置		
公开(公告)号	KR1020050097672A	公开(公告)日	2005-10-10
申请号	KR1020040022881	申请日	2004-04-02
申请(专利权)人(译)	三星SD眼有限公司		
当前申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	PARK MOONHEE 박문희 SEO CHANGSU 서창수		
发明人	박문희 서창수		
IPC分类号	H05B33/06		
代理人(译)	李，杨HAE		
其他公开文献	KR100625996B1		
外部链接	Espacenet		

摘要(译)

本发明提供一种显示装置，包括：显示区域，具有第一电极层和第二电极层，所述第二电极层具有形成在基板上的至少一层，以及设置在所述电极之间的电致发光部分；一种电致发光显示装置，包括位于显示区域外围的至少一个端子和焊盘部分，其中焊盘部分端子的至少一部分包括上端子导电层和下端子导电层，下端子导电层具有至少一个端子导电层并且上端子导电层由与第一电极层的透明电极层相同的层构成。图2e

