



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G09G 3/30 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년02월22일 10-0685536 2007년02월14일
--	-------------------------------------	--

(21) 출원번호	10-2002-7010717	(65) 공개번호	10-2002-0077476
(22) 출원일자	2002년08월16일	(43) 공개일자	2002년10월11일
심사청구일자	2006년02월06일		
번역문 제출일자	2002년08월16일		
(86) 국제출원번호	PCT/CA2001/000165	(87) 국제공개번호	WO 2001/61677
국제출원일자	2001년02월13일	국제공개일자	2001년08월23일

(81) 지정국

국내특허 : 알바니아, 아르메니아, 오스트리아, 오스트레일리아, 아제르바이잔, 보스니아 헤르체고비나, 바베이도스, 불가리아, 브라질, 벨라루스, 캐나다, 스위스, 리히텐슈타인, 중국, 쿠바, 체코, 독일, 덴마크, 에스토니아, 스페인, 핀란드, 영국, 그루지야, 헝가리, 이스라엘, 아이슬란드, 일본, 케냐, 키르기스스탄, 북한, 대한민국, 카자흐스탄, 세인트루시아, 스리랑카, 리베이라, 레소토, 리투아니아, 룩셈부르크, 라트비아, 몰도바, 마다가스카르, 마케도니아공화국, 몽고, 말라위, 멕시코, 노르웨이, 뉴질랜드, 슬로베니아, 슬로바키아, 타지키스탄, 투르크멘, 터어키, 트리니다드토바고, 우크라이나, 우간다, 미국, 우즈베키스탄, 베트남, 폴란드, 포르투갈, 루마니아, 러시아, 수단, 스웨덴, 싱가포르, 아랍에미리트, 안티구와바부다, 코스타리카, 도미니카, 알제리, 모로코, 탄자니아, 남아프리카, 벨리제, 모잠비크, 에쿠아도르, 필리핀,

AP ARIPO특허 : 케냐, 레소토, 말라위, 수단, 스와질랜드, 우간다, 시에라리온, 가나, 감비아, 짐바브웨,

EA 유라시아특허 : 아르메니아, 아제르바이잔, 벨라루스, 키르기스스탄, 카자흐스탄, 몰도바, 러시아, 타지키스탄, 투르크멘,

EP 유럽특허 : 오스트리아, 벨기에, 스위스, 독일, 덴마크, 스페인, 프랑스, 영국, 그리스, 아일랜드, 이탈리아, 룩셈부르크, 모나코, 네덜란드, 포르투갈, 스웨덴, 핀란드, 사이프러스,

OA OAPI특허 : 부르키나파소, 베닌, 중앙아프리카, 콩고, 코트디부아르, 카메룬, 가봉, 기니, 말리, 모리타니, 니제르, 세네갈, 차드, 토고, 기니 비사우,

(30) 우선권주장 09/504,472 2000년02월16일 미국(US)

(73) 특허권자 이화이어 테크놀로지 코퍼레이션
캐나다 티8엘 3더블유4 알버타 포트 서스캐치원 10102-114 스트리트

(72) 발명자 쉐춘파이
캐나다엘3엑스1엠2온타리오뉴마켓록우드1072

(74) 대리인 이재민

심사관 : 천대식

전체 청구항 수 : 총 28 항

(54) 에너지 효율좋은 공진 스위칭 전자 발광 디스플레이구동회로

(57) 요약

구동 회로는 디스플레이의 패널 커패시턴스를 가변 시키는 것으로 부터 회복된 에너지를 사용하여 전자 발광 표시 장치에 전력을 공급하기 위한 것이다. 구동 회로는 전기적 에너지 소스를 포함하고 전기적 에너지를 받기 위한 패널 커패시턴스를 사용하는 공진 회로이고 디스플레이에 주사하는 주파수에 실질적으로 동기화된 공진 주파수에서 디스플레이에 에너지를 공급하기 위해 정현파 전압을 발생시키는 것에 응답한다. 공진 회로는 공진 주파수에서 그것의 영향을 감소시키기 위해 디스플레이의 실효 패널 커패시턴스를 감소시키기 위한 스텝 다운 트랜스포머를 사용한다.

대표도

도 4

특허청구의 범위

청구항 1.

전기적 에너지 소스; 및

전자발광 디스플레이의 주사 주파수에 실질적으로 동기화된 공진 주파수에서 상기 디스플레이에 전력을 공급하기 위한 정현파 전압을 발생시키는 것에 응하고 전기적 에너지를 받기 위해 패널 커패시턴스(C_p)를 사용하는 공진 회로를 포함하는

전자 발광 디스플레이의 가변 패널 커패시턴스(C_p)로 부터 회복된 에너지를 이용하는 전자 발광 디스플레이에 전력을 공급하는 구동 회로.

청구항 2.

제 1 항에 있어서, 상기 공진 회로는 상기 디스플레이의 실효 패널 커패시턴스(C_p)을 감소시키기위한 스텝 다운 변압기를 더 포함함을 특징으로 하는 구동 회로.

청구항 3.

제 2항에 있어서, 상기 스텝 다운 변압기는 맞은편에 또다른 커패시턴스(C_1)가 연결된 1차 권선을 갖고 맞은편에 상기 패널 커패시턴스(C_p)가 연결된 2차 권선을 갖고 여기서 상기 또다른 커패시턴스(C_1)의 값은 상기 주사 주파수에 상기 공진 주파수의 실질적 동기화를 유지하기 위해 상기 패널 커패시턴스(C_p)와 비교해 충분히 큰것을 특징으로 하는 구동 회로.

청구항 4.

제 3항에 있어서, 상기 1차 권선은 n_1 의 권선수, 상기 2차 권선은 n_2 의 권선수를 갖고 $C_1 \gg (n_2/n_1)^2 \times C_p$ 임을 특징으로 하는 구동 회로.

청구항 5.

제 3항에 있어서, 상기 공진 주파수를 변화시키기위해 추가적인 커패시턴스 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 6.

제 1항에 있어서, 소스는 직류 전압을 발생하기 위한 전압수단과 전기적 에너지 펄스 안으로 상기 직류 전압을 자르기 위한 펄스 폭 모듈레이터 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 7.

제 1항에 있어서, 상기 디스플레이에 의한 에너지 사용과 상기 디스플레이의 변화하는 임피던스에 의한 상기 정현파 전압의 변동을 제어하기위한 상기 공진 회로에의해 받아들여진 전기적 에너지를 제어하기 위한 제어수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 8.

제 7항에 있어서, 상기 제어 수단은 상기 공진 회로로 부터 입력을 사용해 상기 정현 전압의 변동을 감지하기위한 피드백 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 9.

제 8항에 있어서, 상기 입력은 상기 공진 회로의 스텝 다운 변압기의 1차 권선으로 부터 되는 것임을 특징으로 하는 구동 회로.

청구항 10.

전기적 에너지 소스; 및

어드레스가능한 전자발광 디스플레이(addressable electroluminescent display)의 주사 주파수에 실질적으로 동기화된 공진 주파수에서 상기 디스플레이의 세로열에 전력을 공급하기 위한 정현파 전압을 발생시키는 것에 응하고 전기적 에너지를 받기 위해 디스플레이의 세로열 커패시턴스(C_C)를 사용하는 공진 회로를 포함하는

어드레스가능 전자 발광 디스플레이의 변화하는 세로열 커패시턴스(C_C)로 부터 회복된 에너지를 이용하는 어드레스가능 전자 발광 디스플레이의 세로열에 전력을 공급하는 구동 회로.

청구항 11.

제 10항에 있어서, 상기 공진 회로는 상기 디스플레이의 실효 세로열 커패시턴스(C_C)을 감소시키기위해 스텝 다운 변압기를 더 포함함을 특징으로 하는 구동 회로.

청구항 12.

제 11항에 있어서, 상기 스텝 다운 변압기는 맞은편에 또다른 커패시턴스(C_1)가 연결된 1차 권선을 갖고 맞은편에 상기 세로열 커패시턴스(C_C)가 연결된 2차 권선을 갖고 여기서 상기 또다른 커패시턴스(C_1)의 값은 상기 주사 주파수에 상기 공진 주파수의 실질적 동기화를 유지하기 위해 상기 세로열 커패시턴스(C_C)와 비교해 충분히 큰 것을 특징으로 하는 구동 회로.

청구항 13.

제 12항에 있어서, 상기 1차 권선은 n_1 의 권선수, 상기 2차 권선은 n_2 의 권선수를 갖고 $C_1 \gg (n_2/n_1)^2 \times C_C$ 임을 특징으로 하는 구동 회로.

청구항 14.

제 12항에 있어서, 상기 공진 주파수를 변화시키기위해 부가적인 커패시턴스 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 15.

제 10항에 있어서, 소스는 직류 전압을 발생하기 위한 전압수단과, 전기적 에너지 펄스 안으로 상기 직류 전압을 자르기 위한 펄스 폭 모듈레이터 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 16.

제 10항에 있어서, 상기 세로열에 의한 에너지 사용과 상기 세로열의 변화하는 임피던스에 의한 상기 정현과 전압의 변동을 제어하기위한 상기 공진 회로에의해 받아들여진 전기적 에너지를 제어하기 위한 제어수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 17.

제 16항에 있어서, 상기 제어 수단은 상기 공진 회로로부터 입력을 사용해 상기 정현 전압의 변동을 감지하기위한 피드백 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 18.

제 17항에 있어서, 상기 입력은 상기 공진 회로의 스텝 다운 변압기의 1차 권선으로부터 되는 것임을 특징으로 하는 구동 회로.

청구항 19.

전기적 에너지 소스; 및

어드레스가능 디스플레이의 주사 주파수에 실질적으로 동기화된 공진 주파수에서 상기 디스플레이의 가로열에 전력을 공급하기 위한 정현과 전압을 발생시키는 것에 응하고 전기적 에너지를 받기 위해 상기 디스플레이의 가로열 커패시턴스(C_r)를 사용하는 공진 회로를 포함하는

어드레스가능 전자 발광 디스플레이의 변화하는 가로열 커패시턴스(C_r)로부터 회복된 에너지를 이용하는 어드레스가능 전자 발광 디스플레이의 가로열에 전력을 공급하는 구동 회로.

청구항 20.

제 19항에 있어서, 상기 공진 회로는 상기 디스플레이의 실효 가로열 커패시턴스(C_r)을 감소시키기위해 스텝 다운 변압기를 더 포함함을 특징으로 하는 구동 회로.

청구항 21.

제 20항에 있어서, 상기 스텝 다운 변압기는 맞은편에 또다른 커패시턴스(C_p)가 연결된 1차 권선을 갖고 맞은편에 상기 가로열 커패시턴스(C_r)가 연결된 2차 권선을 갖고 여기서 상기 또다른 커패시턴스(C_p)의 값은 상기 주사 주파수에 상기 공진 주파수의 실질적 동기화를 유지하기 위해 상기 가로열 커패시턴스(C_r)와 비교해 충분히 큰 것임을 특징으로 하는 구동 회로.

청구항 22.

제 21항에 있어서, 상기 1차 권선은 n_1 의 권선수, 상기 2차 권선은 n_2 의 권선수를 갖고 $C_1 \gg (n_2/n_1)^2 \times C_r$ 임을 특징으로 하는 구동 회로.

청구항 23.

제 21항에 있어서, 상기 공진 주파수를 변화시키기위해 부가적인 커패시턴스 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 24.

제 19항에 있어서, 소스는 직류 전압을 발생하기 위한 전압 수단과, 전기적 에너지 펄스 안으로 상기 직류 전압을 자르기 위한 펄스 폭 모듈레이터 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 25.

제 19항에 있어서, 상기 가로열에 의한 에너지 사용과 상기 가로열의 변화하는 임피던스에 의한 상기 정현파 전압의 변동을 제어하기위한 상기 공진 회로에의해 받아들여진 전기적 에너지 율을 제어하기 위한 제어수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 26.

제 25항에 있어서, 상기 제어 수단은 상기 공진 회로로부터 입력을 사용해 상기 정현 전압의 변동을 감지하기위한 피드백 수단을 더 포함함을 특징으로 하는 구동 회로.

청구항 27.

제 26항에 있어서, 상기 입력은 상기 공진 회로의 스텝 다운 변압기의 1차 권선으로 부터 되는 것임을 특징으로 하는 구동 회로.

청구항 28.

제 19항에 있어, 상기 디스플레이의 가로열에 적용되는 상기 정현파 전압의 극성을 교대로 바꾸기 위한 극성 변환 수단 (polarity reversing means)을 더 포함함을 특징으로 하는 구동 회로.

명세서

기술분야

본 발명은 일반적으로 평판 디스플레이에 관한 것으로, 특히 구동회로에 가변하는 높은 용량성 부하를 부과한 공진 스위칭 패널 구동회로에 관한 것이다.

배경기술

전자 발광 디스플레이는 음극선과 비교해서 낮은 동작 전압, 우수한 이미지의 질, 넓은 뷰잉 앵글, LCD(liquid crystal display: 액정표시기)를 능가하는 빠른 응답 시간, 우수한 그레이 스케일 능력, 플라즈마 디스플레이 패널 보다 더 얇은 외형의 유리함을 갖는다. 그러나 아래에서 더 상세하게 설명될 픽셀 충전의 비효율성 때문에 상대적으로 높은 전력 소모가 있다. 픽셀 안에서 전기적 에너지의 빛으로의 변환은 상대적으로 효율적이다. 그러나 전자 발광 디스플레이와 관련된 높은 전력 소모의 불리함은 만약 전자 발광 픽셀에 저장된 용량성 에너지가 효율적으로 회복되어 질 수 있다면 완화되어질 수 있다.

본 발명은 구동 회로에 가변의 용량성 부하를 부과한 패널을 갖는 디스플레이 패널을 구동하는 에너지 효율의 방법과 회로에 관계되어 있다. 본 발명은 특히 패널 커패시턴스가 높을 때 전자 발광 디스플레이에 유용하다. 패널 커패시턴스는 상기 디스플레이에 가로, 세로 핀의 커패시턴스가다. 전자 발광 디스플레이 픽셀은 만약 픽셀을 가로지르는 전압이 정의된 임계 전압 아래면 픽셀의 발광도는 0이고 전압이 임계 전압을 넘어 증가하면 점점 크게되는 특성을 갖는다. 이것은 디스플레이 패널에 비디오 이미지를 발생시키기 위해 매트릭스를 사용하는 것을 용이하게 한다.

도 1과 2에서, 전자 발광 디스플레이는 두 개의 유전체 필름 사이에 캡슐화 되지 않은 형광체로 각면이 처리된 가로열(가로열1, 가로열2 등)과 세로열(세로열1, 세로열2 등)이라고 불리는 평행한 전기적인 전도성 라인들의 두 개의 교차셋을 갖는다. 픽셀은 가로열과 세로열 사이에 교차 지점으로 정의된다. 도2는 도1에서 가로열4와 세로열4의 교차 부분이다. 각각의 픽셀은 가로열과 세로열의 교차점의 교차 전압에 의해 밝아진다. 매트릭스는 임계 전압 아래서 가로열에 전압을 공급하는 것을 수반하고 동시에 그 가로열의 교차점의 각 세로열에 반대 극성의 전압을 공급한다. 반대 극성 전압은 각 픽셀에 희망하는 밝기와 일치하는 가로열 전압이고 결과적으로 이미지의 한 라인의 발생이다. 교체 스킴은 희망하는 이미지와 일치하는 픽셀 전압을 감소시키기 위해 가로열에 최대 픽셀 전압을 공급하기 위한 것이고 임계 전압과 최대 전압 사이에 차이를 크게 하는 모든 세로열에 같은 극성의 세로열을 공급하기 위한 것이다. 다른 경우에 하나의 각각의 가로열이 어드레스되고 다른 가로열은 모든 가로열들이 어드레스될 때까지 유사한 방법으로 어드레스된다. 어드레스되지 않는 가로열들은 개방회로의 왼쪽에 위치한다. 모든 가로열의 연속적인 어드레싱(addressing)은 완성된 프레임을 구성한다. 전형적으로 새로운 프레임은 깜박임이 느껴지지 않는 정도로 비디오 이미지를 인간의 눈에 나타나는 것으로 발생시키기 위해 적어도 약 초당 50타임으로 어드레스된다.

전자 발광 디스플레이의 각각의 가로열이 발광될 때 발광된 픽셀에 공급된 에너지의 일부가 빛을 발생시키는 픽셀에 형광층을 통해 전류 흐름으로 방산되지만 일부는 빛의 발광이 끝나도 픽셀에 저장되어 남아 있다. 이 잉여 에너지는 공급된 전압 펄스를 유지하면서 픽셀에 남아있고 픽셀에 공급된 에너지의 큰 단편을 나타낸다. 아래에 상세히 설명된 바와 같이 본 발명의 관점에서의 물체는 디스플레이의 가로열과 세로열의 구동을 위해 잔여 에너지를 회복하기 위한 것이다.

도3은 픽셀의 전기적 요소들을 모델화한 도2와 동등한 회로이다. 회로는 콘덴서 Cd와 콘덴서 Cp와 병렬로 연결된 두 개의 백-투-백 제너 다이오드를 포함한다. 물리적으로 형광체와 유전체 필름(도2)은 임계 전압 아래에서 둘다 절연체이다. 이

것은 도3에서 한개의 제너 다이오드가 전도하지 않아 픽셀 용량이 두개의 콘덴서Cd와 콘덴서Cp의 직렬 조합의 커패시턴스의 경우에 나타난다. 임계 전압 위에서 형광체 필름은 전도하게 되고 두개의 제너 다이오드가 전도하게 되어 픽셀 커패시턴스는 오직 직렬 콘덴서의 그것과 같다. 그래서 픽셀 커패시턴스는 전압이 임계 전압의 위인지 아래인지에 따라 의존한다. 게다가 디스플레이에 모든 픽셀은 가로열과 세로열을 통해 각각 서로 연결되어 있어서 패널에 픽셀의 모든 것은 하나의 가로열이 발광할때 적어도 부분적으로 충전된다. 발광하지 않는 가로열에 픽셀의 부분적 변화의 확장은 동시에 세로열 전압의 충전에 크게 의존한다. 모든 세로열 전압이 같을때 발광하지 않는 가로열에 픽셀에 어떤 부분적인 충전도 발생하지 않는다. 세로열의 약 반정도는 전압을 거의 사용하지 않고 최대 전압 가까이에서 거의 반정도의 전압이 남아있고 부분적인 충전은 가장 엄밀하다. 비디오 이미지의 표현에 있어서 후반부의 상황이 자주 발생한다. 이 부분적인 충전과 관계된 에너지는 전형적으로 발광하는 가로열에 저장된 에너지 보다 훨씬 더 크고 특히 높은 해상도 패널에서 가로열이 많을때 그렇다. 발광하지 않는 가로열에 저장된 에너지의 모든 것은 잠재적으로 회복 가능하고 특히 가로열의 숫자가 많은 패널에 있어서 픽셀에 저장된 에너지의 90%이상의 총량이 된다.

에너지 소진에 공헌하는 다른 요소는 구동 회로의 저항에서의 방산된 에너지와 픽셀 충전 동안 가로열과 세로열의 방산된 에너지이다. 이 방산 에너지는 만약 픽셀이 정전압에서 충전된다면 픽셀에 저장된 에너지 크기에 비교될 수 있다. 이런 경우 픽셀이 충전하기 시작할때 초기 높은 전류 써지(surge)가 발생한다. 방산 전력이 구형 전류에 비례하게 된 이후로 에너지의 대부분이 방산되어 지는 것은 높은 전류의 기간 동안이다. 이 방산 에너지는 픽셀 충전 동안 전류 흐름을 정전류에 가깝게 만들므로해서 감소시킬수 있다. 예를 들어 SID(International Symposium Lecture: 인터내셔널 심포지움 렉처)에서 시 킹(C. King)에 의해 1992년 5월 18일에 1권 6장에 의해 알려진 전자 발광 디스플레이의 종래의 분야에서는 한개의 구형 전압 펄스보다 단계적 전압 펄스가 사용됐다고 설명된다. 그러나 단계적 펄스를 제공하기 위해 요구되는 회로는 복잡하고 비용이 증가된다.

정현 구동 파형은 또한 저항적 에너지 손실을 감소시키기 위해 사용되어 진다. 미국 특허 4,574,342는 전자 발광 디스플레이 패널을 구동하기 위한 DC에서 AC로의 인버터와 공진 탱크 회로를 사용하여 발생된 정현 공급 전압을 사용함을 가르친다. 이 패널은 탱크 회로의 커패시턴스와 병렬로 연결된다. 공급 전압은 탱크 회로와 동기화되고 그래서 패널과 연결된 부하와 독립적인 상수 레벨에 탱크에서 전압 진폭을 유지한다. 정현 구동 전압의 사용은 정전압 구동 펄스와 연관된 높은 지점의 전류를 제거하고 그래서 높은 지점 전류와 연관된 I^2R 의 손실을 감소시키나 패널에 저장된 용량성 에너지의 효율적인 회복은 되지 않는다.

미국 특허 4,707,692는 패널의 커패시턴스와 병렬로 연결된 인덕터의 사용은 부분적인 에너지 회복의 효율을 위한 것이라는 것을 가르친다. 이러한 스킴은 디스플레이 동작안에 고유한 강제적인 타이밍과 같은 정도의 공진 주파수를 얻기위한 큰 인덕터를 요구하고 패널 커패시턴스의 광범위한 범위를 넘어 효율적인 에너지 회복을 허락하지 않고 위에 설명된 것은 일반적으로 전자 발광 디스플레이와 일치한다. 미국 특허 5,559,402는 패널에 연속적으로 외부에 연결된 두개의 작은 인덕터와 한개의 콘덴서에 의한 유사한 인덕터 스위치 스킴은 패널이나 패널로부터 수용된 작은 에너지 부분에 작은 에너지 일부를 방출한다고 가르친다. 그러나 오직 저장된 에너지의 일부만이 회복될 수 있다. 미국 특허 4,349,816은 패널로부터 회복된 에너지를 저장하기 위해 큰 외부적 콘덴서를 연결한 용량성 전압 구동 회로를 안에 갖는 디스플레이 패널에 연관된 수단에 의한 에너지 회복을 가르친다. 이 스킴은 구동 회로에 용량성 부하를 증가시키고 부하 전류를 증가시키고 저항 손실을 증가시킨다. 이러한 세가지 특허의 어떤것도 정현적 구동을 사용하여 저항적인 손실을 감소시키는 것을 가르키지는 않는다.

미국 특허 4,633,141 ; 5,027,040 ; 5,293,098 ; 5,440,208과 5,566,064는 전자 발광 램프 요소를 동작시키고 램프 요소에 용량성 에너지의 부분을 회복하기 위한 공진 정현과 구동 전압의 사용을 가르친다. 그러나 이러한 스킴은 패널 커패시턴스에 큰 무작위의 짧은 텀의 변화가 있을때는 유용한 효율적인 에너지 회복이 아니다. 사실 이러한 커패시턴스 변화의 수용은 패널의 경년(aging)특성 때문에 천천히 변화하는 것을 보충하는 것과는 다른 패널 커패시턴스가 맞춰지는 전자 발광 램프의 동작을 위해 요구되어지는 것이 아니다.

미국 특허 5,315,311은 전자 발광 디스플레이에 전력을 저장하는 방법을 가르친다. 이러한 방법은 픽셀 전압이 가로열과 세로열의 전압의 합일때 세로열 구동이 가장 높을때로부터 전력이 요구할 때 감지를 포함하고 세로열 전압을 감소시키고 상응하게 선택된 가로열 전압은 증가한다. 이러한 방법은 최고점 전류를 제한함으로써 저항성 손실을 유용하게 감소시키는 것이 아니고 패널로부터 커패시턴스 에너지를 회복하는데도 유용하지 않다. 연구는 이러한 특허의 방법은 임계 전압 위에 어떤 것이 되는 가로열 전압때문에 밝혀진 어떤 것이 꺼진 선택된 가로열의 어떤 픽셀때문에 디스플레이용 콘트라스트비를 낮추는 것이라고 주장한다. 그래서 이 종래 전력 저장 방법은 그레이 스케일 능력에 관련하여 잘 동작하지 않는다.

발명의 상세한 설명

본 발명의 목적은 디스플레이 패널에 저장된 용량성 에너지를 동시에 회복하고 재 사용하고 높은 일시적 전류때문인 저항적 손실을 최소화하기 위한 전자 발광 디스플레이 구동 방법과 회로를 제공하는 것이다. 이러한 특성은 패널과 구동 회로의 에너지 효율을 증진시키고 그래서 전력 소모를 감소시킨다. 또 다른 목적은 디스플레이 패널과 구동 회로에서 열 방산율을 감소시킴으로써 더 밝은 디스플레이를 용이하게 하는 것이고 그래서 패널 픽셀은 더 높은 전압에서 구동되어질 수 있고 더 높은 리플레쉬율을 갖음으로써 밝기를 증가시킨다. 종래의 디스플레이 구동 방법과 회로를 능가하는 본 발명의 부가적인 이익은 펄스 구동 전압보다 정현과 구동 전압의 사용때문에 전자적 간섭을 줄이는 것이다. 정현과 구동 전압의 사용은 직류 펄스와 연관된 높은 주파수 고조파를 제거한다. 그 이익은 비싼 높은 전압 DC/DC 컨버터의 필요없이 위의 사항을 성취할 수 있게 하는 것이다.

본 발명의 디스플레이 패널과 구동 회로의 에너지 효율은 하나는 디스플레이 가로열에 전력을 공급하는 것을 위한 것이고 하나는 디스플레이 세로열에 전력을 공급하는 것을 위한 두개의 정현과 전압을 발생시키기 위한 두개의 공진 회로를 사용함으로써 증진된다. 상기 디스플레이 가로핀에 가로열 커패시턴스는 가로열 구동 회로의 공진 회로의 한 요소를 형성한다. 상기 디스플레이 세로핀에 세로열 커패시턴스는 세로열 구동 회로의 공진 회로의 한 요소를 형성한다.

각 공진 회로에 에너지는 용량성 요소와 유도성 요소 사이에 뒤로 앞으로 주기적으로 보내진다. 공진 회로의 각 공진 주파수 진동 주기는 가능한 가깝게 맞춰져서 배열의 디스플레이에 주사하는 주파수에 동조되고 동기화된다.

에너지가 유도적으로 저장되어 졌을때 특별한 가로열에 가로열 공진 회로가 연결된 스위치는 가로열이 연속적으로 어드레스될 때 적당한 가로열에 유도적으로 저장된 에너지와 직접 연결하도록 하기 위해 동작된다. 가로열 가로 구동 회로는 또한 디스플레이의 서비스 수명을 확장하기 위해 프레임을 교체하는 가로열 전압을 바꾸는 극성을 바꾸는 회로를 포함한다.

유사한 방법으로 세로 구동 회로는 세로열에 유도적으로 저장된 에너지를 직접 전달하게 위해 동시에 모든 세로열에 세로 공진 회로에 연결된다. 세로열 스위치는 종래 기술에서 알려져 있었고 또한 효율적인 그레이 스케일을 제어하기 위해서 각각의 세로열에 공급된 에너지의 양을 제어하기 위한 서비스를 제공했다. 전형적으로 가로 스위치와 세로 스위치는 32또는 64의 세트 안에서 집적회로의 패키지이고 각각 가로 구동, 세로 구동이라 불린다.

본 발명의 또다른 장점 및 특징들은 첨부 도면과 다음 실시예의 설명으로부터 그 기술분야의 통상의 지식을 가진 자에게 명확해 질 것이다.

실시예

도 4는 본 발명에 적용되는 공진 회로의 간략화된 개략도이다. 기본적인 요소는 스텝 다운 변압기(T)를 포함하는 공진 탱크를 형성하는 공진 전압 인버터, 변압기의 2차 권선의 맞은편에 연결된 패널 커패시턴스(C_p)에 대응하는 커패시턴스와 변압기의 1차 권선의 맞은편에 연결된 또다른 커패시턴스(C_1)이다. 커패시턴스(C_1)는 다른 디스플레이 주사 주파수와 공진 주파수를 동기화하기 위해 선택된 콘덴서 बैं크를 포함한다.

공진 회로는 또한 들어오는 정현과 신호를 단극 공진 진동으로 바꾸기 위해 전류가 0일때 교대해서 열리고 닫히는 두개의 스위치(S1, S2)를 포함한다. 입력 DC전압은 공진 진동의 전압 진폭을 제어하기 위한 펄스 폭 모듈레이터(Pulse Width Modulator)의 제어 아래 스위치(S3)에 의해 잘라진다. 진폭의 전압을 안정화하기 위해 신호(FB)는 1차 권선부로 부터 뒤로 연결되고 두번째 전압의 변동에 대응하는 스위치(S3)용 π 고 커짐의 시간 비율에 맞추기 위한 PWM에 연결된다. 이 피드백은 표시된 이미지 안의 변화로부터 패널 임피던스의 변화때문에 전압 변화를 보상하기 위한 것이다. 패널 임피던스는 상기 디스플레이의 가로열과 세로열 핀에 보여진 임피던스이다.

효율적으로 동작하기 위해 구동 회로의 공진 주파수는 감지할 수 있을 정도로 바뀌어져서는 안되고 공진 주파수는 가로열 타임 펄스의 주파수에 맞춰 가깝게 유지된다. 공진 주파수는 주어진 수식1과 같다.

$$f = 1/(2\pi(LC)^{1/2}) \quad (1)$$

여기서 L은 공진 회로의 인덕턴스이고 C는 공진 회로의 탱크의 커패시턴스이다. 공진 회로는 전체 탱크 커패시턴스의 원인이 된 패널 커패시턴스(C_p) 안에 다양성을 설명할 수 있어야한다. 이것은 패널 커패시턴스(C_p)의 탱크 커패시턴스로서의

공헌을 감소시키는 스텝 다운 변압기를 사용하여 성취될 수 있고 그래서 실효 탱크 커패시턴스(C)은 주어진 수식2와 같다. 여기서 C_p 는 패널 커패시턴스, C_1 은 변압기 1차 권선에 맞은 편에 연결된 커패시턴스의 값, n_1 과 n_2 는 변압기의 각 1차, 2차 권선수이다.

$$C = (n_2/n_1)^2 C_p + C_1 \quad (2)$$

권선수 비(n_2/n_1)와 C_1 값은 수식2의 첫번째 형태가 두번째 형태와 비교해서 작게 하도록 선택되어진다. 수식2는 특별한 패널을 위해 주요 커패시턴스와 권선비의 적당한 값을 결정하는데 가이드로써 사용되고 이러한 값들이 상호 최적화되어 공진 회로 입력에서 측정된 전압 파형을 실험함으로써 성취된다. 소자 값은 정현파 신호로부터 편차를 최적화하기 위해 선택되어진다. 만약 공진 주파수가 너무 높으면 파형은 도 5a에서 보여지듯이 파형의 하나의 구분이 교대할 때 사이 마다 제로 전압 간격이 있는 예제화된 파형이 있다. 수식1과 수식2를 가이드로 사용하여 적절한 응용이 만들어진다. 만약 공진 주파수가 너무 낮으면 파형은 도 5b에서와 같다. 만약 공진 주파수가 가로열 주파수에 잘 맞는다면 도 5c에서와 같이 거의 완벽한 정현파 파형이 관찰될 것이다.

도 6은 완성된 디스플레이 드라이버의 블록 다이어그램이다. 다이어그램에서 HSync는 하나의 가로열의 어드레싱을 초기화하기 위한 시간 펄스이다. HSync는 지연시간을 만드는 시간 지연 제어 회로(60)에 입력이 되고 그래서 공진 회로에서 제로 전류 시간은 가로열과 세로열의 시간을 바꾸는 것과 관련된다. 회로(60)의 출력은 가로열과 세로열 공진 회로(62, 64)에 공급되고 회로(62)의 출력은 극성 스위칭 회로(66)에 공급된다. 극성 스위칭 회로(66)에 스위칭 시간은 각 완성된 프레임을 초기화하기 위한 시간을 제어하기 위한 VSync 펄스에 의해 제어된다. 회로(64와 66)의 출력은 각각 세로와 가로 구동 IC(68과 70)에 공급된다.

잠시 도2로 돌아가 본 발명의 바람직한 실시례는 유전체 계층의 두꺼운 판을 갖는 전자 발광 디스플레이를 사용하여 최적화 된다. 두꺼운 필름의 전자 발광 디스플레이는 두개의 유전체 계층의 하나가 높은 유전율을 갖는 두꺼운 필름 계층을 포함하는 점에서 종래의 얇은 필름 전자 발광 디스플레이와 다르다. 두번째 유전체 계층은 두꺼운 층이 이 기능을 제공하기 때문에 유전적 항복현상을 버틸것이 요구되지 않고 실질적으로 전자 발광 디스플레이에 더 얇은 필름이 제공된 유전체 계층 보다 더 얇다. 미국 특허 5,432,015는 이러한 디스플레이용 얇은 필름의 유전체 계층을 구조화하는 방법을 가르친다. 두꺼운 필름의 전자 발광 디스플레이의 유전체층의 결과로 도 3에서 보여진 동등회로 값은 얇은 필름의 전자 발광 디스플레이의 이것과는 실질적으로 다르다. 특히 C_d 의 값은 얇은 필름 전자 발광 디스플레이의 그것보다 훨씬 더 크다. 이것은 가로열과 세로열에 공급된 전압의 기능이 얇은 필름 디스플레이 보다 컷을 때 패널 커패시턴스의 변화를 만들고 두꺼운 필름 디스플레이의 본 발명의 사용에 큰 힘을 제공한다. 임계 전압 위에서 임계 전압 아래까지 픽셀 커패시턴스의 비율은 전형적으로 약 4:1이지만 10:1을 초과할 수 있다. 대조적으로 얇은 필름 전자 발광 디스플레이용의 이 비율은 2:1에서 3:1까지의 범위이다. 전형적으로 패널 커패시턴스는 나노패러드 범위에서 마이크로패러드 범위까지 범위로 할 수 있고 디스플레이의 크기와 가로열과 세로열에 공급되는 전압에 의존한다.

가로열 구동 회로와 세로열 구동 회로는 본 발명의 실행을 위한 성공적인 변형에 따라 설치되어 지고 8.5인치당 240 X 320 픽셀 쿼터의 VGA 포맷 사선의 두꺼운 필름 칼라 전자 발광 디스플레이의 모양이다. 각각의 픽셀은 공통의 가로열과 분리된 세로열을 통해서 어드레스되는 독립적인 빨강, 녹색, 파란색의 서브 픽셀을 갖는다. 기본형 디스플레이용 임계 전압은 150볼트이다. 공통 전위의 세로열의 모든 것에 가로열과 세로열 사이에 10볼트 보다 작은 전압이 공급되어진 것으로 측정된 이 디스플레이용 패널 커패시턴스는 7나노패러드이다. 가로열과 세로열 사이에 유사한 전압에서 측정되지만 선택된 세로열 공통 전위에서 세로열에 남아 있는 반과 선택된 세로열과 관련해 60볼트의 전압에서 세로열에 남아 있는 반의 패널 커패시턴스는 0.4 마이크로패러드이거나 훨씬 더 많다.

도 7과 8은 각각 가로열과 세로열에 사용되는 본 발명의 바람직한 실시례에 따르는 공진 회로에 대한 회로 개략도이다. 도 9는 가로열 드라이버의 높은 전압 입력 편에 교대 극성 전압을 제공하기 위해 가로열 공진 회로와 가로열 드라이버 사이에 연결된 극성 변환 회로(polarity reversing circuit)의 회로 개략도이다. 공진 회로에 입력 DC 전압은 330볼트이다(120/240볼트 AC로부터 정류된 오프 라인). 극성 변환 회로의 출력은 가로열 구동 IC(70)의 높은 전압 입력 편과 연결되어 지고(도6), 그것의 출력편은 디스플레이의 가로열에 연결되어진다. 가로열 드라이버의 클럭과 게이트의 입력 편은 그 기술 분야에서 알려졌던 전자 발광 디스플레이의 매트릭스에 적합한 FPGA(Field Programmable Gate Array) 디지털 회로를 사용함으로써 동기화된다.

도 10과 11은 도 6, 7, 8과 9에서 도시된 발명의 구동 회로를 제어하기 위해 사용되어지는 타이밍 신호 파형을 도시한다. 기본형 디스플레이용 가로열 주파수는 32kHz, 디스플레이를 위한 120Hz의 리플레쉬율을 허락한다.

도 7을 참조하면 바람직한 실시례의 세로열 구동 회로에 있어 공진 회로의 공진 주파수는 상기 스텝 다운 변압기(T2)의 1차 권선에 실효 인덕턴스와 상기 T2의 1차 권선에 세로열 커패시턴스와 병렬 연결된 콘덴서(C42)의 실효 커패시턴스에 의해 제어된다. 또한 공진 주파수의 좋은 튜닝을 위해 C42와 병렬 연결된 작은 트리밍 콘덴서(C11)가 있다. 변압기의 권선비는 5보다 크고 수직2를 참조해서 콘덴서(C42)의 C_1 값은 공진 주파수에서 패널 커패시턴스안의 변화의 영향을 최소화하기 위해 C_1 이 실질적으로 $(n_2/n_1)^2 C_p$ 보다 더 크게 선택되어 진다. C9는 디스플레이에 주사한 다른 주파수와 맞추고 동기화해서 희망하는 공진 주파수를 얻기위해 C42의 커패시턴스와 관련하여 커패시턴스가 선택되어 질 수 있는 콘덴서뱅크이다.

도 7을 좀더 참조하면 변압기 T2의 2차 정현파 출력은 콘덴서(C7)과 일시적인 출력 전압이 결코 네가티브하게 되지 않도록 하는 다이오드(D7)에 의해 DC로 바뀌어 진다. 작은 DC 변환은 세로열 구동 IC들의 적당한 동작을 위해 일시적인 출력 전압이 항상 충분히 포지티브하도록 하기 위해 콘덴서(C6)과 다이오드(D9)와 연결된 변압기에 2차 권선에 부가적인 3턴이 연결되어 달성될 수 있다.

공진 회로는 두개의 MOSFET(Q2, Q3)와 HSync 신호에 맞춘 적당한 지연 시간을 사용하여 동기화된 LC DRV 신호에 의해 제어되는 스위칭을 사용하여 구동되고 그래서 가로열 드라이버 IC들이 어드레스된 가로열을 선택하도록 한다. 지연은 구동 전류가 0에 가까울 때 가로열 구동 IC들의 스위칭이 동작하게 하여 안전하게 하기 위해 조정된다. LC DRV 신호는 전형적으로 FPGA나 이러한 목적으로 설계된 ASIC(Application Specific Integrated Circuit: 응용주문형 집적회로)의 디스플레이 드라이버의 낮은 전압 논리 구동에 의해 발생되어 진다. LC DRV 신호는 50% 듀티 사이클(펄스폭/펄스주기) 티티엘 레벨 사각파이다. LC DRV 신호는 두 가지 형태를 갖는다. LC DRV A 신호는 LC DRV B 신호와 상보적이다.

다시 도7을 참조하여, 공진 회로에서 전압 레벨의 제어는 펄스 폭 모듈레이터(U1)의 사용에 의해 성취되고 U1의 출력은 변압기(T6)에 연결되고 T6는 MOSFET(Q1)의 게이트에 연결된다. 이것은 330 볼트 입력 DC 전압을 자름으로써 해서 공진 회로 안에 전압 레벨을 제어한다. 인덕터(L2)는 DC 전압으로부터 에너지를 받을때 공진 회로에서 전류를 제한하고 다이오드(D12)는 인덕터 안에서 전류 변화때문에 MOSFET(Q1)의 소스에서 전압 편위를 제한한다. 펄스 폭 모듈레이터의 듀티 사이클은 공진 회로 전압을 조절하기 위해 변압기(T2)의 1차 권선에 전압 피드백 회로에 의해 제어된다. 펄스 폭 모듈레이터의 스위칭은 디스플레이 구동의 낮은 전압 논리 부분으로부터 TTL 신호 PWM SYNC를 사용하는 HSync와 동기화된다.

도 8을 참조해서 바람직한 실시례의 가로열 구동 회로 동작은 가로열이 개방 회로로 남아있다는 사실때문에 상기 가로열을 통한 패널 커패시턴스의 더 작은 값과 더 높은 가로열 전압을 반사하기 위해 세로열 구동 회로에 있어서 변압기(T2)의 권선비와 비교할때 변압기(T1)의 권선비를 제외하고는 세로열 구동 회로의 그것과 유사하다. 변압기(T1)은 또한 가로열 전압이 양극이고 0볼트에 대해 대칭적이어서 세로열 구동을 위해 작은 dc 잔류편차(offset)를 제공하기 위한 작은 3턴 와인딩을 갖지 않는다.

바람직한 실시례에서, 가로열 구동 회로의 출력은 도 9에 도시된 극성 변환 회로에 공급된다. 이것은 전자 발광 디스플레이의 요구되어지는 ac 작동을 제공하기 위해 교대 프레임(alternate frame)에 반대 극성을 갖는 가로열 전압을 제공한다. 다이오드(D1과 D3) 그리고 콘덴서(C1과 C2)는 두 개의 DC 변환과 상 변환된 정현파 구동 출력을 발생시킨다. 여섯개의 MOSFET Q4에서 Q9는 패널 가로열에 발생된 포지티브하거나 혹은 네가티브한 정현파 구동 파형을 연결하는 아날로그 스위칭 세트를 형성한다. 극성의 선택은 FRAME POL-1에서 FRAME POL-2를 통해 제어된다. FRAME POL 신호는 디스플레이 시스템안에 시스템 논리 회로에 의해 발생하는 신호이다. FRAME POL 신호는 디스플레이에 각 프레임에 주사되는 것을 초기화하기 위해 수직 동기 신호에 동기화된다.

본 발명의 공진 회로 구성과 관련된 드라이버가 동작할 때 디스플레이의 전력 소모는 30와트로 측정된다. 세로열 전압은 50볼트이고 디스플레이에 측정된 최대 광도(일률적인 밝은 백색 조도를 위한)는 평방미터당 50칸델라이다. 비교해 보면, 이분야에서 알려진 종래 드라이버를 사용하는 같은 광도 레벨을 제공하는 유사한 동작 디스플레이는 50와트로 측정된다. 전 회로의 큰 효율은 75볼트의 최대 전압이 디스플레이 광도를 더 크게 하는데 유용한 세로열에 공급되어 진다(평방미터당 50 칸델라와 반대로 평방미터당 100 칸델라). 높은 광도에서 전력 소모는 45와트이다.

본 발명의 다른 실시형태가 여기에 설명되어져도, 본 발명의 기술사상 또는 첨부된 청구범위에 기재된 범위를 벗어남이 없이 다양한 변형을 할 수 있음은 그 기술분야에 숙련자에게는 쉽게 알 수 있을 것이다.

도면의 간단한 설명

발명의 배경과 바람직한 실시례의 상세한 설명은 도면을 참조해서 이하에 설명된다.

도 1은 종래 기술에 따른 전자 발광 디스플레이 상의 픽셀의 가로열과 세로열의 배열의 평면도.

도 2는 도1의 전자 발광 디스플레이의 한 개의 픽셀의 단면도.

도 3은 도2 픽셀의 회로도.

도 4는 본 발명의 디스플레이 드라이버에 사용되는 공진회로의 간략화된 개략적인 회로도.

도 5A-5C는 다른 조건하에서 도4의 공진 회로의 파형을 보여주는 오실로스코프 트레이싱.

도 6은 본 발명의 요소들을 결합한 완성된 디스플레이 드라이버의 블록 다이어그램.

도 7은 본 발명의 요소들을 결합한 가로열 드라이버의 바람직한 실시례의 상세한 회로 다이어그램.


도 8은 본 발명의 요소들을 결합한 세로열 드라이버의 바람직한 실시례의 상세한 회로 다이어그램.

도 9는 도7의 가로열 드라이버의 출력에 연결되는 극성을 바꾸는 상세한 회로 다이어그램


도 10과 도 11은 본 발명의 디스플레이 드라이버에 사용되는 디스플레이 타이밍 펄스를 보여주는 타이밍 다이어그램.

도면


도면1




도면2



도면3




도면4



도면5a

도 5a.


공진 주파수가 너무 높기 때문에 발생한 파형 일그러짐



도면5b

도 5b.


공진 주파수가 너무 낮기 때문에 발생한 파형 일그러짐




도면5c

도 5c.


표시 싸이클 +ve와 -ve를 도시한 가로 구동 양극 스위치 출력
(도시된 프레임당 6라인)



도면6




도면7




도면8




도면9



도면10



도면11



专利名称(译)	节能共振开关电致发光显示驱动电路		
公开(公告)号	KR100685536B1	公开(公告)日	2007-02-22
申请号	KR1020027010717	申请日	2001-02-13
[标]申请(专利权)人(译)	伊菲雷技术公司		
申请(专利权)人(译)	异化是技术科捕法		
当前申请(专利权)人(译)	异化是技术科捕法		
[标]发明人	CHENG CHUNFAI		
发明人	CHENG,CHUNFAI		
IPC分类号	G09G3/30 G09G3/20		
CPC分类号	G09G3/30 G09G2330/023		
代理人(译)	LEE , JAE MIN		
优先权	09/504472 2000-02-16 US		
其他公开文献	KR1020020077476A		
外部链接	Espacenet		

摘要(译)

一种驱动电路，用于使用从显示器的变化的面板电容恢复的能量为电致发光显示器供电。驱动电路包括电能源；以及谐振电路，其使用面板电容来接收电能并且作为响应产生正弦电压，以基本上与显示器的扫描频率同步的谐振频率为显示器供电。谐振电路使用降压变压器来降低显示器的有效面板电容，以减小其对谐振频率的影响。

