

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁷
G09G 3/30

(11) 공개번호 10-2005-0104607
(43) 공개일자 2005년11월03일

(21) 출원번호 10-2004-0029948
(22) 출원일자 2004년04월29일

(71) 출원인 삼성에스디아이 주식회사
경기 수원시 영통구 신동 575

(72) 발명자 김금남
서울특별시동대문구답십리2동21-1다솜빌라302호

(74) 대리인 유미특허법인

심사청구 : 있음

(54) 발광표시 장치의 게이트 구동회로

요약

본 발명은 발광표시 장치의 주사 구동부에 있어서 출력 버퍼용 트랜지스터의 크기를 최적화한 게이트 구동회로에 관한 것이다.

본 발명에 따른 발광표시 장치의 게이트 구동회로는, 본 발명에 따른 발광표시 장치의 게이트 구동회로는, 출력 제어 신호가 인가되면 자신의 게이트에 연결된 노드가 부트스트랩되어 출력 노드를 충전시키는 출력 버퍼용 제1 트랜지스터; 상기 출력 버퍼용 제1 트랜지스터의 온/오프를 제어하는 스위칭 신호를 인가하는 제2 트랜지스터; 및 일측이 상기 출력 버퍼용 제1 트랜지스터의 게이트에 연결되고, 타측이 상기 출력 버퍼용 제1 트랜지스터의 소스/드레인 및 상기 출력 노드에 공통으로 연결되는 커패시터를 포함하되, 상기 출력 버퍼용 제1 트랜지스터의 게이트 폭(W)과 길이(L)의 비(W/L)는 적어도 60 이상으로 최적화되는 것을 특징으로 한다.

본 발명에 따르면, 게이트 구동회로의 출력 버퍼용 트랜지스터의 크기를 최적화함으로써, 게이트 구동회로의 동작을 개선하고, 발광표시 장치의 대형화에 대처할 수 있다.

대표도

도 5

색인어

유기 EL, 발광표시, 주사 구동부, 게이트 구동, 버퍼, 최적화

명세서

도면의 간단한 설명

도 1a 및 도 1b는 각각 유기 EL의 발광 원리 및 유기 EL 발광셀을 나타내는 도면이다.

도 2는 유기 EL 표시 장치의 개략적인 블록 구성도이다.

도 3은 TFT를 이용한 능동 구동방식을 사용하는 일반적인 유기 EL 표시 패널을 나타내는 도면이다.

도 4는 도 3의 표시 패널의 N×M 개의 화소회로 중 하나를 대표적으로 나타내는 도면이다.

도 5는 본 발명의 실시예에 따른 발광표시 장치의 게이트 구동회로를 나타내는 도면이다.

도 6은 도 5의 게이트 구동회로를 구동하기 위한 파형도의 일례를 나타내는 도면이다.

도 7은 본 발명의 실시예에 따른 버퍼 TFT의 폭과 상승(하강) 시간과의 관계를 나타내는 도면이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 발광표시 장치의 게이트 구동회로에 관한 것으로, 구체적으로, 발광표시 장치의 주사 구동부에 있어서 출력 버퍼용 트랜지스터의 크기를 최적화한 게이트 구동회로에 관한 것이다.

유기 EL(organic electro-luminescence) 표시 장치는 전류가 흐를 경우에 빛을 내는 유기 물질을 화소별로 분리하여 매트릭스 모양으로 배치해 놓고, 이들 유기 물질에 흐리는 전류량을 조절함으로써 화상을 표시하는 장치이다. 이러한 유기 EL 표시 장치는 저전압 구동, 경량 박형, 광시야각 그리고 고속 응답 등의 장점으로 인하여 차세대 표시 장치로 기대되고 있다.

도 1a 및 도 1b는 각각 유기 EL의 발광 원리 및 유기 EL 발광셀을 나타내는 도면이다.

일반적으로, 유기 EL 표시장치는 형광성 유기화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, N×M 개의 유기 발광셀들을 전압구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀 구조는 도 1a에 도시된 바와 같이, ITO, 유기박막 및 금속 레이어의 구조를 가지고 있으며, 상기 유기박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(Emitting Layer: EML), 전자수송층(Electron Transport Layer: ETL) 및, 정공수송층(Hole Transport Layer: HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자주입층(Electron Injecting Layer: EIL)과 정공주입층(Hole Injecting Layer: HIL)을 포함할 수 있다. 또한, 도 1b에 도시된 바와 같이, 전면(Top) 발광형의 유기 EL 발광셀의 경우, 실리콘웨이퍼 상에 금속 애노드, 유기박막 방출층 및 투명 캐소드가 형성되는 구조를 가질 수 있다.

이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 TFT를 이용한 능동 구동(active matrix) 방식이 있다. 상기 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동방식은 TFT와 커패시터를 각각의 화소 전극에 접속하여 커패시터 용량에 의해 전압을 유지하도록 하는 구동 방식이다.

도 2는 유기 EL 표시 장치의 개략적인 블록 구성도이다.

도 2를 참조하면, 유기 EL 표시 장치는 비디오 제어부(210), 패널 제어부(220), 전원 모듈(230), 주사 구동부(240), 데이터 구동부(250) 및 유기 EL 패널(260)로 이루어질 수 있는데, 아날로그 인터페이스 및 디지털 인터페이스를 거친 여러 신호들이 각각 주사 구동부(240) 및 데이터 구동부(250)에 의해 상기 유기 EL 패널(260)에 각각 행(Column)과 열(Row) 방향으로 제공된다.

구체적으로, R, G, B 신호 및 동기신호 등의 여러 아날로그 신호들이 상기 비디오 제어부(210)에 입력된 후에 디지털 신호로 변환되고, 상기 패널 제어부(220)는 이들을 제어하여 순차적으로 주사 구동부(240) 및 데이터 구동부(250)에 제공하게 되며, 상기 유기 EL 패널(260)은 이들 주사 구동부(240) 및 데이터 구동부(250)에 의해 제공되는 신호들, 그리고 전원 모듈(230)에 의해 제공되는 전원에 의해 N×M 개의 유기 발광셀을 전압구동 혹은 전류 구동하여 영상을 표현하게 된다.

한편, 도 3은 TFT 박막 트랜지스터를 이용한 능동 구동방식을 사용하는 일반적인 유기 EL 표시 패널을 나타내는 도면이다.

도 3을 참조하면, 유기 EL 표시장치는 유기 EL 표시패널(310), 데이터 구동부(320), 및 주사 구동부(330)를 포함한다.

상기 유기 EL 표시패널(310)은 열 방향으로 뻗어 있는 m개의 데이터선(D1, D2, ..., Dm), 행 방향으로 뻗어 있는 n개의 주사선(S1, S2, ..., Sn), 및 N×M 개의 화소회로를 포함한다. 상기 m개의 데이터선(D1, D2, ..., Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로로 전달하며, n개의 주사선(S1, S2, ..., Sn)은 선택 신호를 각각 화소회로로 전달한다. 여기서, 화소회로는 이웃한 두 데이터선(D1, D2, ..., Dm)과 이웃한 두 주사선(S1, S2, ..., Sn)에 의해 정의되는 1개의 화소 영역(310-1)에 형성되며, 예를 들어, 트랜지스터(311, 312), 커패시터(313) 및 유기 EL 소자(314)로 이루어지게 된다. 여기서, 도면부호 315는 전원 전압인 Vdd를 나타낸다.

상기 주사 구동부(330)는 n개의 주사선(S1, S2, ..., Sn)에 각각 선택 신호를 순차적으로 인가하며, 데이터 구동부(320)는 m개의 데이터선(D1, D2, ..., Dm)에 화상 신호에 대응되는 데이터 전압을 인가한다.

또한, 상기 주사 구동부(330) 및/또는 데이터 구동부(320)는 유기 EL 표시패널(310)에 전기적으로 연결될 수 있으며, 또는 상기 유기 EL 표시패널(310)에 접촉되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package: TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(310)에 접촉되어 전기적으로 연결되어 있는 가요성 인쇄 회로(flexible printed circuit: FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다.

한편, 상기 주사 구동부(330) 및/또는 데이터 구동부(320)는 상기 유기 EL 표시패널(310)의 유리 기판 위에 직접 장착될 수도 있으며, 또는 유리 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 있고, 직접 장착될 수도 있다.

도 4는 도 3의 표시 패널의 N×M 개의 화소회로 중 하나를 대표적으로 나타내는 도면이다.

도 4에 나타낸 바와 같이, 화소 회로는 유기 EL 소자(OLED), 2개의 트랜지스터(SM, DM) 및 커패시터(Cst)를 포함한다. 예를 들어, 상기 2개의 트랜지스터들(SM, DM)은 PMOS형 트랜지스터로 형성될 수 있다.

상기 구동 트랜지스터(DM)는 전원 전압(Vdd)에 소스가 연결되고, 게이트와 소스 사이에 커패시터(Cst)가 연결되어 있다. 상기 커패시터(Cst)는 상기 구동 트랜지스터(DM)의 게이트-소스 전압을 일정 기간 유지하며, 스위칭 트랜지스터(SM)는 현재 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 트랜지스터(DM)로 전달한다.

상기 유기 EL 소자(OLED)는 캐소드가 기준 전압(Vss)에 연결되며, 구동 트랜지스터(DM)를 통하여 인가되는 전류에 대응하는 빛을 발광한다. 여기서, 유기 EL 소자(OLED)의 캐소드에 연결되는 전원(Vss)은 전원(Vdd)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.

그런데, 최근 유기 EL 표시 패널이 대형화되고 있고, 이에 따라 유기 EL 표시 패널에 선택신호를 제공하는 주사 구동부의 게이트 구동회로의 동작이 개선될 필요가 증가하고 있다. 즉, 종래의 게이트 구동회로는 유기 EL 표시 패널이 소형일 경우에 문제없이 사용되었지만, 유기 EL 표시 패널이 대형화되면서 주사선의 수가 늘어나게 되고 이에 따른 게이트 구동회로의 개선된 구동 능력이 요구되고 있다.

발명이 이루고자 하는 기술적 과제

상기 문제점을 해결하기 위한 본 발명의 목적은 주사 구동부 내의 게이트 구동회로에 있어서, 출력 노드에 연결된 출력 버퍼용 트랜지스터의 크기를 최적화하여 게이트 구동회로의 특성을 개선할 수 있는 발광표시 장치의 게이트 구동회로를 제공하기 위한 것이다.

발명의 구성 및 작용

상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 발광표시 장치의 게이트 구동회로는, 발광표시 장치의 표시 패널에 복수의 선택신호를 제공하는 주사 구동부의 게이트 구동회로에 있어서,

출력 제어 신호가 인가되면 자신의 게이트에 연결된 노드가 부트스트랩되어 출력 노드를 충전시키는 출력 버퍼용 제1 트랜지스터;

상기 출력 버퍼용 제1 트랜지스터의 온/오프를 제어하는 스위칭 신호를 인가하는 제2 트랜지스터; 및

일측이 상기 출력 버퍼용 제1 트랜지스터의 게이트에 연결되고, 타측이 상기 출력 버퍼용 제1 트랜지스터의 소스/드레인 및 상기 출력 노드에 공통으로 연결되는 커패시터

를 포함하되,

상기 출력 버퍼용 제1 트랜지스터의 게이트 폭(W)과 길이(L)의 비(W/L)는 60 이상인 것을 특징으로 한다.

여기서, 상기 출력 버퍼용 제1 트랜지스터의 게이트 길이(L)가 $5\mu\text{m}$ 이상이고, 게이트 폭(W)은 $300\mu\text{m}$ 이상인 것을 특징으로 하며, 상기 출력 버퍼용 제1 트랜지스터의 게이트 길이(L)가 $10\mu\text{m}$ 이상이고, 게이트 폭(W)은 $600\mu\text{m}$ 이상인 것이 바람직하다.

여기서, 상기 출력 버퍼용 제1 트랜지스터의 상승 및 하강 시간은 $3.0\text{E}-06$ 초 이하인 것이 바람직하다.

여기서, 상기 출력 버퍼용 제1 트랜지스터의 게이트 폭(W)과 길이(L)의 비(W/L)가 60보다 큰 구간에서, 상기 출력 버퍼용 제1 트랜지스터의 상승 및 하강 시간이 선형적으로 비례하는 것을 특징으로 한다.

본 발명에 따르면, 게이트 구동회로의 출력 노드에 연결된 출력 버퍼용 트랜지스터의 크기를 최적화함으로써, 게이트 구동회로의 동작을 개선함에 따라 발광표시 장치의 대형화에 대처할 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 발광표시 장치의 게이트 구동회로의 구성 및 동작을 상세히 설명한다.

전술한 도 3을 다시 참조하면, 본 발명의 실시예에 따른 발광표시 장치, 즉, 유기 EL 표시장치의 주사 구동부(330)는 행 방향으로 뻗어 있는 n개의 주사선(S1, S2, ..., Sn)을 화소회로로 전달하며, n개의 주사선(S1, S2, ..., Sn)은 선택 신호를 각각 화소회로로 전달하게 되며, 이때, n개의 주사선(S1, S2, ..., Sn)은 상기 화소회로 내의 스위칭 트랜지스터의 게이트에 연결되어 있다. 따라서 본 발명의 실시예에 따른 발광표시 장치의 게이트 구동회로는 상기 선택신호들이 제공되는 게이트를 구동하기 위한 회로를 말한다. 전술한 바와 같이, 발광 표시장치, 예를 들어, 유기 EL 표시장치가 대형화되면서, 상기 선택신호를 제공하는 게이트 구동회로의 동작 특성이 개선될 필요가 있으며, 본 발명의 실시예에 따른 게이트 구동회로는 출력노드에 연결된 커패시터를 최적화한 것이다.

도 5는 본 발명의 실시예에 따른 발광표시 장치의 게이트 구동회로를 나타내는 도면이다.

도 5를 참조하면, 본 발명의 실시예에 따른 발광표시 장치의 게이트 구동회로는, 제1 내지 제11 PMOS 트랜지스터(MP1~MP11) 및 제1 내지 제3 커패시터(CQB1, CQ1, CQ2)로 이루어지며, 출력 버퍼용 트랜지스터(MP10)(500), 스위칭 신호를 인가하는 제2 트랜지스터(MP2) 및 출력노드(Output)에 연결된 CQ2 커패시터를 중심으로 하여 설명하기로 한다.

상기 출력 버퍼용 트랜지스터(MP10)는 출력 제어 신호인 Set 신호가 인가되면 자신의 게이트에 연결된 노드가 부트스트랩되어 상기 게이트 구동회로의 출력 노드(Output)를 충전시키며, 상기 제2 트랜지스터(MP2)는 상기 출력 버퍼용 트랜지스터(MP10)의 온/오프를 제어하는 스위칭 신호를 인가하게 되며, 이때, CQ2 커패시터는 일측이 상기 출력 버퍼용 트랜지스터(MP10)의 게이트와 상기 제2 트랜지스터(MP2)의 출력에 공통으로 연결되고, 타측이 상기 출력 버퍼용 트랜지스터(MP10)의 소스/드레인 및 상기 출력 노드(Output)에 공통으로 연결되어 있다.

구체적으로, 본 발명의 실시예에 따른 게이트 구동회로에서, 제1 트랜지스터(MP1)의 게이트 및 소스/드레인에는 입력신호인 Input이 인가되고, 스위칭 트랜지스터인 제2 트랜지스터(MP2)의 게이트에는 스위칭 제어신호 Pset이 연결되며, 제5 트랜지스터(MP5)의 게이트에는 Rset 신호가 인가되고, 상기 출력 버퍼용 트랜지스터(MP10)의 소스/드레인에는 Set 신호가 인가되는 구조를 갖는다. 여기서, Vdd는 전원전압을 나타내고, Vss는 기준전압으로서, 통상적으로 접지전압을 나타낸다.

한편, 도 5의 게이트 구동회로에서, 상기 스위칭 제어신호 Pset가 인가되면, Q 노드에 저장되고, 이때 상기 출력 버퍼용 트랜지스터(MP10)는 온(On) 상태가 된다.

이후, 출력 제어 신호인 Set 신호가 인가되면, 출력 노드(Output)가 충전되면서, 상기 Q 노드가 부트스트랩(Bootstrap) 되어, 상기 출력 버퍼용 트랜지스터(MP10)는 풀-온(Full-On) 상태로 되어 빠른 속도로 출력 노드를 충전하게 된다.

이후, 상기 출력 버퍼용 트랜지스터(MP10)를 통하여 상기 출력노드가 Set로 방전이 이루어진다.

여기서, CQB1 커패시터는 QB 노드에서의 누설전류 효과를 줄이기 위한 것이며, CQ1 커패시터는 상기 Q 노드가 지나치게 높은 전압으로 되는 것을 억제하기 위한 것이다.

또한, 게이트 구동회로에서 사용되는 듀얼 게이트들(MP1 및 MP2, MP3 및 MP4, MP6 및 MP8, MP7 및 MP9)은 누설 전류를 저감시키기 위해서 사용된다.

상기 출력노드(Output)에 연결된 상기 출력 버퍼용 제1 트랜지스터(MP10)의 게이트 폭(W)과 길이(L)의 비(W/L)는 적어도 60 이상이어야 한다. 예를 들어, 상기 출력 버퍼용 제1 트랜지스터의 게이트 길이(L)가 $10\mu\text{m}$ 인 경우, 게이트 폭(W)은 적어도 $600\mu\text{m}$ 이상이고, 또는 상기 출력 버퍼용 제1 트랜지스터의 게이트 길이(L)가 $5\mu\text{m}$ 인 경우, 게이트 폭(W)은 적어도 $300\mu\text{m}$ 이상이어야 한다. 이때, 상기 출력 버퍼용 제1 트랜지스터의 상승 및 하강 시간은 $3.0\text{E}-06$ 초 이하인 것이 바람직하다.

또한, 상기 출력 버퍼용 제1 트랜지스터의 게이트 폭(W)과 길이(L)의 비(W/L)가 60보다 큰 구간에서, 상기 출력 버퍼용 제1 트랜지스터의 상승 및 하강 시간이 선형적으로 비례하게 되며, 이로 인해 게이트 구동회로의 동작 특성이 개선되는데, 도 6 및 도 7을 참조하여 후술하기로 한다.

도 6은 도 5의 게이트 구동회로를 구동하기 위한 파형도의 일례를 나타내는 도면이다.

여기서, C1은 상기 출력 버퍼용 트랜지스터(MP10)에 입력되는 Set 신호를 나타내며, C2는 제1 트랜지스터(MP1)의 게이트 및 소스/드레인에 입력되는 Input 신호, C3은 제5 트랜지스터(MP5)의 게이트에 입력되는 Rset 신호, C4는 스위칭 트랜지스터(MP2)의 게이트에 입력되고 상기 Input 신호의 스위칭을 제어하기 위한 Pset 신호를 각각 나타낸다.

또한, S[n]은 상기 출력 노드를 통해 출력되는 Output 신호로서, 현재 주사선을 나타낸다.

또한, Q는 상기 스위칭 트랜지스터(MP2)와 상기 CQ2 커패시터에 공통으로 연결된 노드에 걸리는 신호를 나타내며, QB는 제5 트랜지스터(MP5)의 출력 신호와 CQB1 커패시터의 일측 및 제11 트랜지스터(MP11)의 게이트에 연결된 노드에 걸리는 신호를 나타낸다.

따라서, 먼저, 리셋 신호인 C3 신호(Rset)가 입력되고, 이후 C4 신호(Pset)가 입력되어 상기 출력 버퍼용 트랜지스터(MP10)의 게이트를 온시키고, 이후 상기 C1 신호(Set)에 따라 출력 신호(S[n])가 출력되며, 이후, C2 신호(Input)가 입력되는 것을 반복하도록 되어 있다. 즉, C1 내지 C4 신호가 반복적으로 계속 입력되고, 이에 따라 출력 노드(Output)에는 출력 신호(S[n])가 상기 C1 내지 C4 신호 각각이 입력될 때마다 동일한 신호 구간만큼 반복하여 출력된다.

전술한 바와 같이, 유기 EL 표시장치가 대형화되면서 상기 주사선의 수가 늘어남에 따라 출력 버퍼용 트랜지스터의 버퍼용량이 증가해야만 한다.

한편, 도 7은 본 발명의 실시예에 따른 출력 버퍼용 트랜지스터의 폭 및 상승(하강) 시간과의 관계를 나타내는 도면으로서, 상기 출력 버퍼용 제1 트랜지스터의 게이트 폭(W)과 길이(L)의 비(W/L)가 60보다 큰 구간, 즉, 상기 게이트의 길이가 $10\mu\text{m}$ 이고 버퍼 TFT의 게이트 폭이 $600\mu\text{m}$ 이상인 경우, 상기 출력 버퍼용 제1 트랜지스터(MP10)의 상승 및 하강 시간이 선형적으로 비례하게 되며, 이때, 상기 출력 버퍼용 제1 트랜지스터의 상승 및 하강 시간은 $3.0\text{E}-06$ 초 이하가 됨으로써, 게이트 구동회로의 동작 특성이 개선되게 된다.

이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.

발명의 효과

본 발명에 따르면, 게이트 구동회로의 출력 버퍼용 트랜지스터의 크기를 최적화함으로써, 게이트 구동회로의 동작을 개선하고, 발광표시 장치의 대형화에 대처할 수 있다.

(57) 청구의 범위

청구항 1.

발광표시 장치의 표시 패널에 복수의 선택신호를 제공하는 주사 구동부의 게이트 구동회로에 있어서,

출력 제어 신호가 인가되면 자신의 게이트에 연결된 노드가 부트스트랩되어 출력 노드를 충전시키는 출력 버퍼용 제1 트랜지스터;

상기 출력 버퍼용 제1 트랜지스터의 온/오프를 제어하는 스위칭 신호를 인가하는 제2 트랜지스터; 및

일측이 상기 출력 버퍼용 제1 트랜지스터의 게이트에 연결되고, 타측이 상기 출력 버퍼용 제1 트랜지스터의 소스/드레인 및 상기 출력 노드에 공통으로 연결되는 커패시터

를 포함하되,

상기 출력 버퍼용 제1 트랜지스터의 게이트 폭(W)과 길이(L)의 비(W/L)는 60 이상인 것을 특징으로 하는 발광표시 장치의 게이트 구동회로.

청구항 2.

제1항에 있어서,

상기 출력 버퍼용 제1 트랜지스터의 게이트 길이(L)가 $5\mu\text{m}$ 이상이고, 게이트 폭(W)은 $300\mu\text{m}$ 이상인 것을 특징으로 하는 발광표시 장치의 게이트 구동회로.

청구항 3.

제1항에 있어서,

상기 출력 버퍼용 제1 트랜지스터의 게이트 길이(L)가 $10\mu\text{m}$ 이상이고, 게이트 폭(W)은 $600\mu\text{m}$ 이상인 것을 특징으로 하는 발광표시 장치의 게이트 구동회로.

청구항 4.

제1항에 있어서,

상기 출력 버퍼용 제1 트랜지스터의 상승 및 하강 시간은 $3.0\text{E}-06$ 초 이하인 것을 특징으로 하는 발광표시 장치의 게이트 구동회로.


청구항 5.

제4항에 있어서,


상기 출력 버퍼용 제1 트랜지스터의 게이트 폭(W)과 길이(L)의 비(W/L)가 60보다 큰 구간에서, 상기 출력 버퍼용 제1 트랜지스터의 상승 및 하강 시간이 선형적으로 비례하는 것을 특징으로 하는 발광표시 장치의 게이트 구동회로.

도면


도면1a




도면1b




도면2




도면3




도면4



도면5



도면6



도면7

