



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.		(45) 공고일자	2007년08월08일
H05B 33/00 (2006.01)		(11) 등록번호	10-0747569
H05B 33/26 (2006.01)		(24) 등록일자	2007년08월02일
H05B 33/04 (2006.01)			

(21) 출원번호	10-2004-0042635	(65) 공개번호	10-2005-0117344
(22) 출원일자	2004년06월10일	(43) 공개일자	2005년12월14일
심사청구일자	2004년06월10일		

(73) 특허권자 엘지전자 주식회사
 서울특별시 영등포구 여의도동 20번지

(72) 발명자 김홍규
 경기도 의왕시 왕곡동 신안포은아파트 103-902

(74) 대리인 김용인
 심창섭

(56) 선행기술조사문헌		
KR1020030084233 A		KR1020040015507 A
KR1020040046173 A		KR1020050107840 A
KR1020050115630 A		

심사관 : 최남호

전체 청구항 수 : 총 8 항

(54) 접착형 유기 E L 디스플레이

(57) 요약

본 발명은 유기 EL에 관한 것으로, 특히 화소 구동용 박막트랜지스터를 PMOS로 제작한 접착형 유기 EL 디스플레이에 관한 것이다. 이와 같이 본 발명에 따른 접착형 유기 EL 디스플레이는 제 1 기판에는 화소 구동용 디바이스를 형성하고, 제 2 기판에는 유기물을 증착하여 이 제 1 기판과 제 2기판을 접착시킨 접착형 유기 EL 디스플레이에 있어서, 상기 제 2 기판의 애노드 전극을 노출시켜 상기 제 1 기판에 형성된 화소 전극과 접촉시킨다.

대표도

도 3d

특허청구의 범위

청구항 1.

화소 전극이 구비된 제 1 기판; 및

상기 제 1 기판 상에 형성되고, 애노드 전극이 구비된 제 2 기판을 포함하여 이루어지고,

상기 애노드 전극과 상기 화소 전극이 접촉되는 것을 특징으로 하는 유기 EL 소자.

청구항 2.

삭제

청구항 3.

삭제

청구항 4.

삭제

청구항 5.

화소 전극이 구비된 제 1 기판을 준비하는 단계;

애노드 전극이 구비된 제 2 기판을 준비하는 단계; 및

상기 애노드 전극과 상기 화소 전극이 접촉되도록 상기 제 1 기판과 상기 제 2 기판을 접합하는 단계를 포함하여 이루어지는 유기 EL 소자의 제조방법.

청구항 6.

제 5 항에 있어서, 상기 애노드 전극을 형성하는 단계는,

상기 제 2 기판 상에 스페이서를 형성하고, 상기 스페이서를 포함한 면의 상부에 애노드 전극을 형성하는 것을 특징으로 하는 유기 EL 소자의 제조방법.

청구항 7.

제 6 항에 있어서,

상기 스페이서의 둘레 중 적어도 일부에 절연막을 형성하는 단계를 더 포함하는 유기 EL 소자의 제조방법.

청구항 8.

제 6 항에 있어서,

상기 스페이서의 둘레 중 적어도 일부에 격벽을 형성하는 단계를 더 포함하는 유기 EL 소자의 제조방법.

청구항 9.

제 6 항에 있어서,

상기 스페이서 상부에 새도우 마스크를 구비하고, 상기 애노드 전극 상에 정공주입층과 발광층 및 전자주입층을 형성하는 단계를 더 포함하는 유기 EL 소자의 제조방법.

청구항 10.

제 9 항에 있어서,

상기 전자 주입층 상에, 캐소드 전극을 형성하는 단계를 더 포함하는 유기 EL 소자의 제조방법.

청구항 11.

제 10 항에 있어서, 상기 캐소드 전극을 형성하는 단계는,

상기 스페이서 상부에 새도우 마스크를 구비하고 상기 캐소드 전극을 형성하는 것을 특징으로 하는 유기 EL 소자의 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 유기 EL에 관한 것으로, 특히 화소 구동용 박막트랜지스터를 PMOS로 제작한 접착형 유기 EL 디스플레이에 관한 것이다.

일반적으로 유기 EL 디스플레이는 화소 스위칭 소자, 화소 구동용 소자 등이 형성되어 있는 하판과 유기물이 적층되어 있는 상판으로 구성되고, 이 상판, 하판을 서로 접착시켜 전기적으로 도통하게 하여 디스플레이를 구현한다.

능동 구동형 접착형의 유기 EL 디스플레이 하판은 크게 각 화소 부분을 스위칭하는 스위칭용 박막트랜지스터(보통 다결정 실리콘 박막 트랜지스터)와 구동용 박막트랜지스터, 저장 캐패시터 및 화소 전극으로 구성되어 있다.

도 1a 내지 도 1d는 종래의 접착형 유기 EL 디스플레이 제작 과정을 나타낸 도면이고 도 2는 유기 EL 디스플레이의 화소 부분 평면을 나타낸 도면이다.

먼저, 도 1a와 같이 유리나 같은 투명기판(1)위에 박막트랜지스터의 활성층으로 사용할 다결정실리콘과 같은 반도체 물질(2)을 형성하고 패터닝 한다. 그 위에 게이트 절연막(3)을 형성한 다음, 게이트 전극(4)을 증착하고 패터닝 한다.

그리고 상기 반도체층(2)의 일부분에 P와 같은 불순물을 주입하고 열처리하여 박막트랜지스터의 소스, 드레인 영역(2a-2c)을 형성한다.

상기 게이트 전극(4) 위에 층간 절연막(5)을 증착하고, 트랜지스터의 소스-드레인 영역(2a-2c)위의 게이트 절연막(4), 층간 절연막(5)의 일부분을 에칭하여 콘택홀을 형성한 다음 금속을 증착하고 패터닝하여 전극 라인(6)과 화소 전극(6')을 형성하므로써 하판 제작을 완료한다.

그런 다음, 상판 제작은 유리나 같은 기판(7)위에 ITO, IZO와 같은 일함수가 높고, 투명한 전도성 물질인 애노드 전극(8)을 형성한다.

그리고, 상기 애노드 전극(8)위의 일부분에 폴리이미드(polyimide)와 같은 절연성 물질을 사용하여 절연막(9)을 형성한 후, 상기 절연막(9) 위에 격벽(10)을 형성한다.

그 다음으로 또 다른 절연 물질을 사용하여 섬 형상의 스페이서(11)를 화소 영역 내부에 형성한다.

그 다음으로 상기 애노드 전극(8) 위에 정공주입층(12), 정공전달층(13), 발광층(14), 전자 전달층(15), 전자 주입층(16) 등의 유기물을 차례로 증착한다.

그 다음 공정으로 캐소드 전극(17)으로 알루미늄과 같은 일함수가 낮은 전도성 물질을 증착하여 상판 제작을 완료한다.

그리고, 상기 도 1a와 도 1b에서 제작된 기판을 도 1c와 같이 서로 붙여서 합착한다.

이때, 상기 스페이서(11)위에 형성된 캐소드 전극(17)이 상기 하판에 형성된 화소전극(6')과 접촉되고, 이것을 통해 서로 전기적으로 도통하도록 한다.

상기 상판, 하판을 합착하는 방법은 내부를 진공으로 만든 다음 실린트(18)를 사용하여 실링 하면 된다.

이와 같이 유기 EL 디스플레이의 상판을 제작할 경우 하판에 형성되는 구동용 박막트랜지스트의 드레인 영역과 상판에 형성되는 캐소드가 서로 전기적으로 연결되기 때문에 NMOS형의 박막트랜지스트를 사용하여야 하며, 이 경우 NMOS형 박막트랜지스트 형성 시 불리한 저온 다결정 박막트랜지스트를 적용하기가 어려운 문제가 있다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 구동용 박막트랜지스트를 PMOS형이 가능하도록 한 접착형 유기 EL 디스플레이를 제공하기 위한 것이다.

발명의 구성

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 제 1 기판에는 화소 구동용 디바이스를 형성하고, 제 2 기판에는 유기물을 증착하여 이 제 1 기판과 제 2기판을 접착시킨 접착형 유기 EL 디스플레이에 있어서, 상기 제 2 기판의 애노드 전극을 노출시켜 상기 제 1 기판에 형성된 화소 전극과 접촉시킨다.

바람직하게, 상기 애노드 전극의 노출은 기판상에 섬모양으로 절연물질인 스페이서와 이 스페이서 주위에 격벽을 형성한 후, 상기 스페이서 위에 애노드를 형성한다.

그리고, 상기 스페이서 위에는 웨도우 마스크를 사용하여 유기물을 형성하지 않는다.

또한, 상기 격벽은 상기 스페이서 주변을 완전히 감싸거나, 스페이서를 사이에 두고 양쪽편에 스트립 형태로 형성한다.

그리고, 상기 스페이서 주변을 완전히 감싼 격벽은 캐소드 전극 형성시 웨도우 마스크를 사용하여 스페이서를 가리지 않고, 상기 스트립 형태로 양쪽편에 형성한 격벽은 웨도우 마스크를 사용하여 유기물이 형성되지 않는 격벽 사이에 캐소드 물질이 증착되지 않도록 한다.

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 3a 내지 도 3d는 본 발명에 따른 접착형 유기 EL 디스플레이에 관한 도면이고, 도 4a 내지 도 4b는 본 발명에 따른 화소 부분의 평면도를 나타낸 도면으로 격벽 형성 방법을 나타낸 도면으로 먼저, 도 3a와 같이 유리와 같은 투명기판(제 1 기판)(21)위에 박막트랜지스트의 활성층으로 사용할 다결정 실리콘과 같은 반도체 물질(22)을 형성하고 패터닝한다.

그리고, 그 위에 게이트 절연막(23)을 형성한 다음, 게이트 전극(24)을 증착한 후 패터닝한다.

이어서 상기 형성된 반도체층(22)의 일부분에 B와 같은 불순물을 주입하고 열처리하여 박막트랜지스터의 소스-드레인 영역(22a-22c)을 형성한다.

그리고, 상기 게이트 전극(24) 위에 층간 절연막(25)을 증착하고, 트랜지스터의 소스-드레인 영역(22a-22c)위의 게이트 절연막(23), 층간 절연막(25)의 일부분을 에칭하여 콘택홀을 형성한 다음, 금속을 증착하고 패터닝하여 전극 라인(26)과 화소 전극(26')을 형성하므로써 하판 제작을 완료한다.

그 다음 도 3b와 같이 투명 기판(제 2 기판)(27)위에 섬모양으로 절연물질을 사용하여 스페이서(28)를 형성한다.

그 다음으로 ITO, IZO와 같은 일함수가 높고, 투명한 전도성 물질을 애노드 전극(29)으로 형성한 후, 패터닝한다.

그리고, 상기 애노드 전극(29) 가장 자리와 상기 기판(27) 위에 형성한 스페이서(28) 주변 일부분에 폴리이미드와 같은 절연성 물질을 사용하여 절연막(30)을 형성한다.

상기 절연막(30)이 형성되면, 절연물질을 사용하여 상기 형성한 스페이서(28) 주변에 격벽(31)을 형성한다.

이때 격벽이 형성되는 모양은 도 4a와 같이 스페이서(28) 주변을 완전히 감싸도록 형성하거나 도 4b와 같이 스페이서(28)를 사이에 두고 양쪽편에 스트립(stripe) 형태로 형성한다.

그 다음으로 상기 애노드 전극(29) 위에 정공주입층(32), 정공 전달층(33), 발광층(34), 전자전달층(35), 전자 주입층(36) 등의 유기물을 차례로 증착한다.

이때, 웨도우 마스크를 사용하여 상기 형성되는 유기물이 스페이서(28)에는 증착되지 않도록 한다.

그리고, 그 다음 공정으로 캐소드 전극(37)으로 알루미늄과 같은 일함수가 낮은 전도성 물질을 증착하여 상판 제작을 완료한다.

이때, 도 4a와 같이 스페이서(28) 주변에 격벽(31)을 형성했을때는 웨도우 마스크를 사용하여 상기 형성한 스페이서(28)을 가릴 필요가 없으며, 도 4b와 같이 스페이서(28)를 사이에 두고 양쪽편에 스트립 형태로 격벽(31)을 형성했을 경우엔 웨도우 마스크를 사용하여 유기물이 형성되지 않는 격벽(31) 사이에 캐소드 물질이 증착되지 않도록 한다.

즉, 상기 스페이서(28) 위에 형성된 애노드 전극(29)이 노출되어 있도록 하여, 이 애노드 전극(29)부분이 제 1 기판(21) 상에 형성된 화소 전극(26')과 전기적인 접촉이 이루어지도록 한다.

그 다음 도 3c와 같이 도 3a와 도 3b에서 제작한 하판과 상판을 붙여서 합착한다.

이때 제 2 기판(27) 상의 스페이서(28) 위에 형성된 애노드 전극(29)이 상기 제 1 기판(21) 위에 형성한 화소 전극(26')과 접촉되게 하고, 이것을 통해 서로 전기적으로 도통하도록 한다.

이렇게 상판, 하판을 합착하는 방법은 내부를 진공으로 만든 다음 실린트(37)를 사용하여 도 3d 와 같이 실링하면 된다.

이와 같이 상판을 제작할 경우 하판에 형성되는 구동용 박막트랜지스터의 드레인 영역과 상판에 형성되는 애노드 전극이 서로 전기적으로 연결되기 때문에 PMOS 형의 박막트랜지스터 사용이 가능해 진다.

발명의 효과

이상의 설명에서와 같이 본 발명은 기존 방식에서는 NMOS형 박막트랜지스터를 사용했으나 PMOS형 박막트랜지스터 사용이 가능한 효과가 있으며, 이것은 레이저 어닐링을 통한 저온 다결정실리콘 박막트랜지스터의 제작 공정이 PMOS형 이기 때문에 이 공정을 그대로 활용하는 효과가 있다.

그리고 일반적으로 NMOS 형보다는 PMOS 형의 박막트랜지스터가 더 안정하기 때문에 고신뢰성의 장수명 접착형 유기 EL 디스플레이 제작이 가능하다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

도면의 간단한 설명

도 1a 내지 도 1d는 종래의 접착형 유기 EL 디스플레이 제작 과정을 나타낸 도면

도 2는 유기 EL 디스플레이의 화소 부분 평면을 나타낸 도면

도 3a 내지 도 3d는 본 발명에 따른 접착형 유기 EL 디스플레이 제작 과정을 나타낸 도면

도 4a 내지 도 4b는 본 발명에 따른 접착형 유기 EL 디스플레이의 화소 부분 평면도를 나타낸 도면

도면의 주요 부분에 대한 부호 설명

21 : 제 1 기판 22 : 반도체층

23 : 게이트 절연막 24 : 게이트 전극

25 : 층간 절연막 26 : 메탈 전극

26' : 화소 전극 27 : 제 2 기판

28 : 스페이서 29 : 애노드 전극

30 : 절연막 31 : 격벽


32 : 정공 주입층 33 : 정공 전달층

34 : 전자 전달층 35 : 전자 주입층


36 : 캐소드 전극 37 : 실런트

도면


도면1a




도면1b




도면1c




도면1d




도면2




도면3a




도면3b




도면3c




도면3d



도면4a



도면4b



专利名称(译)	粘合剂有机EL显示器		
公开(公告)号	KR100747569B1	公开(公告)日	2007-08-08
申请号	KR1020040042635	申请日	2004-06-10
申请(专利权)人(译)	LG电子公司		
当前申请(专利权)人(译)	LG电子公司		
[标]发明人	KIM HONGGYU		
发明人	KIM,HONGGYU		
IPC分类号	H05B33/00 H05B33/26 H05B33/04 H05B33/12 G09F9/30 H01L27/32 H01L51/50 H01L51/56 H05B33/10 H05B33/22		
CPC分类号	H01L51/56 H01L27/3246 H01L27/3251		
代理人(译)	金勇 新昌		
其他公开文献	KR1020050117344A		
外部链接	Espacenet		

摘要(译)

用途：通过采用具有与传统NMOS型薄膜晶体管相比具有稳定特性的PMOS型薄膜晶体管，提供粘合剂形状的有机电致发光（EL）显示器以获得具有高可靠性的长寿命。

