



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0068504
(43) 공개일자 2009년06월29일

(51) Int. Cl.

H05B 33/26 (2006.01) H05B 33/22 (2006.01)

H05B 33/06 (2006.01)

(21) 출원번호 10-2007-0136153

(22) 출원일자 2007년12월24일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

최희동

충남 서산시 음암면 탑곡리 3구 178번지

(74) 대리인

허용록


전체 청구항 수 : 총 10 항

(54) 유기발광다이오드 표시장치 및 이의 제조 방법

(57) 요약

본 발명은 유기발광다이오드 표시장치 및 이의 제조 방법에 관한 것으로, 평탄화막 및 बैं크패턴에 의해 화소의 주변을 따라 언더컷부를 구비함에 따라, 별도의 포토공정없이 제 1 전극을 형성할 수 있어, 공정 수를 줄이며 제 1 전극의 부식을 방지할 수 있다.

대표도 - 도2



특허청구의 범위

청구항 1

화소가 정의된 기관;

상기 화소에 배치된 박막트랜지스터;

상기 박막트랜지스터를 포함하는 상기 기관상에 배치된 보호막;

상기 보호막상에 배치되며, 상기 화소의 주변을 따라 배치된 트렌치를 구비하는 평탄화막;

상기 평탄화막상에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 반사전극;

상기 반사전극상에 배치되며, 상기 반사전극에 비해 큰 내식성을 갖는 도전물질로 이루어진 부식방지 전극;

상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 상기 트렌치보다 작은 너비의 개구를 가져 상기 평탄화막과 언더컷부를 이루는 बैं크 패턴;

상기 बैं크 패턴 및 상기 반사전극을 포함하는 기관상에 배치되며, 상기 언더컷에 의해 각 화소별로 분리되는 제 1 전극;

상기 제 1 전극상에 배치되며, 적어도 유기발광패턴을 포함하는 유기층; 및

상기 유기층상에 배치된 제 2 전극을 포함하는 유기발광다이오드 표시장치.

청구항 2

제 1 항에 있어서,

상기 평탄화막과 상기 बैं크패턴사이에 개재된 버퍼패턴을 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 3

제 1 항에 있어서,

상기 박막트랜지스터와 전기적으로 연결된 배선들;

상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및

상기 보호막을 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 4

제 1 항에 있어서,

상기 박막트랜지스터와 전기적으로 연결된 배선들;

상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및

상기 보호막 및 상기 평탄화막을 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 5

제 1 항에 있어서,

상기 제 2 패드전극은 상기 반사전극의 형성물질 및 상기 부식방지전극의 형성물질의 적층구조로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 6

화소가 정의된 기판을 제공하는 단계;
상기 화소에 박막트랜지스터를 형성하는 단계;
상기 박막트랜지스터를 포함하는 상기 기판상에 배치된 보호막;
상기 보호막상에 평탄화막을 형성하는 단계;
상기 평탄화막상에 상기 박막트랜지스터와 전기적으로 연결된 반사전극 및 부식방지 전극을 형성하는 단계;
상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 화소의 주변을 따라 개구를 갖는 बैं크 패턴을 형성하는 단계;
언더컷부를 형성하기 위해, 상기 बैं크 패턴을 식각 마스크로 하여 상기 평탄화막을 식각하여 상기 개구에 비해 큰 너비를 갖는 트렌치를 형성하는 단계;
적어도 상기 부식방지 전극상에 배치되며, 상기 언더컷부에 의해 각 화소별로 분리되는 제 1 전극을 형성하는 단계;
상기 제 1 전극상에 적어도 유기발광패턴을 포함하는 유기층을 형성하는 단계; 및
상기 유기층상에 제 2 전극을 형성하는 단계를 포함하는 유기발광다이오드 표시장치의 제조 방법.

청구항 7

제 6 항에 있어서,
상기 평탄화막과 상기 बैं크패턴사이에 개재된 버퍼패턴을 더 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.

청구항 8

제 6 항에 있어서,
상기 박막트랜지스터와 전기적으로 연결된 배선들;
상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및
상기 보호막 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 더 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.

청구항 9

제 6 항에 있어서,
상기 박막트랜지스터와 전기적으로 연결된 배선들;
상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및
상기 보호막 및 상기 평탄화막을 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 더 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.

청구항 10

제 9 항에 있어서,
상기 제 2 패드전극은 상기 반사전극 및 상기 부식방지 전극을 형성하는 공정에서 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.

명세서

발명의 상세한 설명

기술분야

<1> 본 발명은 유기발광다이오드 표시장치에 관한 것으로, 구체적으로 탑 에미션형 유기 전계 발광 표시 장치 및 이의 제조방법에 관한 것이다.

배경기술

- <2> 표시장치는 사용자에게 영상정보를 제공한다. 이러한 표시장치는 액정표시장치(Liquid crystal display device), 전계방출표시장치(Field emission display device), 유기발광다이오드 표시장치(Organic light emitting diodes display device), 플라즈마 표시장치(Plasma display device)등을 포함한다.
- <3> 특히, 유기발광다이오드 표시장치는 자체발광형으로 LCD와 같은 백라이트 광원이 필요하지 않아 경량 박형이 가능할 뿐만 아니라, 단순한 공정을 거쳐 제조될 수 있다. 또한, 유기발광다이오드 표시장치는 저전압 구동, 높은 발광효율, 넓은 시야각과 같은 많은 장점을 가지고 있어, 차세대 디스플레이로서 급상승하고 있다.
- <4> 유기발광다이오드 표시장치는 기관상에 배치된 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 연결되어 광을 발생하는 유기발광다이오드 소자 및 상기 유기발광다이오드 소자를 덮는 봉지기판을 포함한다.
- <5> 여기서, 유기발광다이오드 표시장치는 상기 광이 방출되는 방향에 따라 바텀 에미션(bottom emittion)형 및 탑 에미션형으로 구분할 수 있다.
- <6> 이들 중 탑 에미션형의 유기발광다이오드 표시장치는 봉지기판을 통해 광이 방출되므로, 탑 에미션형은 바텀 에미션형에 비해 큰 개구율을 확보할 수 있다. 또한, 탑 에미션형은 개구율이 구동소자에 의한 영향을 받지 않으므로, 구동소자를 다양하게 설계할 수 있다.
- <7> 탑 에미션형의 유기발광다이오드 표시장치는 박막트랜지스터를 형성한 후, 상기 박막트랜지스터와 전기적으로 연결되며 광을 반사시킬 수 있는 캐소드 전극을 형성한 후, 캐소드 전극상에 유기발광층 및 애노드 전극을 형성하기 때문에 캐소드 전극이 부식되기 쉽다. 이때, 상기 캐소드 전극은 부식성을 갖는 도전 재질로 이루어진다. 특히, 상기 캐소드 전극을 형성하기 위한 포토 공정에 의해 상기 부식 문제는 더욱 심각하게 발생할 수 있다. 이로 인해, 상기 유기발광층으로 상기 캐소드전극은 전자를 공급할 수 있어, 구동 전압 상승, 수명 감소 및 다 크랙셀 발생등의 문제를 일으킬 수 있다.
- <8> 따라서, 유기발광다이오드 표시장치는 개구율을 높이기 위해 탑 에미션형의 유기발광다이오드 표시장치를 개발 하였으나, 탑 에미션형의 유기발광다이오드 표시장치는 공정중에 캐소드 전극의 부식을 발생하여, 신뢰성이 저하되는 문제점을 가진다.

발명의 내용

해결 하고자하는 과제

- <9> 본 발명의 하나의 과제는 캐소드 전극의 부식을 방지할 수 있는 탑 에미션형의 유기발광다이오드 표시장치 및 이의 제조 방법을 제공함에 있다.
- <10> 또한, 본 발명의 다른 하나의 과제는 공정 수를 절감하여 공정 단가를 낮출 수 있는 탑 에미션형의 유기발광다이오드 표시장치 및 이의 제조 방법을 제공함에 있다.

과제 해결수단

- <11> 상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 유기발광다이오드 표시장치를 제공한다. 상기 유기발광다이오드 표시장치는 화소가 정의된 기관, 상기 화소에 배치된 박막트랜지스터, 상기 박막트랜지스터를 포함하는 상기 기관상에 배치된 보호막, 상기 보호막상에 배치되며, 상기 화소의 주변을 따라 배치된 트랜치를 구비하는 평탄화막, 상기 평탄화막상에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 반사전극, 상기 반사전극상에 배치되며, 상기 반사전극에 비해 큰 내식성을 갖는 도전물질로 이루어진 부식방지 전극, 상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 상기 트랜치보다 작은 너비의 개구를 가져 상기 평탄화막과 언더컷부를 이루는 बैं크 패턴, 상기 बैं크 패턴 및 상기 반사전극을 포함하는 기관상에 배치되며, 상기 언더컷에 의해 각 화소별로 분리되는 제 1 전극, 상기 제 1 전극상에 배치되며, 적어도 유기발광 패턴을 포함하는 유기층, 및 상기 유기층상에 배치된 제 2 전극을 포함한다.

<12> 상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 유기발광다이오드 표시장치의 제조 방법을 제공한다. 상기 제조 방법은 화소가 정의된 기관을 제공하는 단계, 상기 화소에 박막트랜지스터를 형성하는 단계, 상기 박막트랜지스터를 포함하는 상기 기관상에 배치된 보호막, 상기 보호막상에 평탄화막을 형성하는 단계, 상기 평탄화막상에 상기 박막트랜지스터와 전기적으로 연결된 반사전극 및 부식방지 전극을 형성하는 단계, 상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 화소의 주변을 따라 개구를 갖는 बैं크 패턴을 형성하는 단계, 언더컷부를 형성하기 위해, 상기 बैं크 패턴을 식각 마스크로 하여 상기 평탄화막을 식각하여 상기 개구에 비해 큰 너비를 갖는 트렌치를 형성하는 단계, 적어도 상기 부식방지 전극상에 배치되며, 상기 언더컷부에 의해 각 화소별로 분리되는 제 1 전극을 형성하는 단계, 상기 제 1 전극상에 적어도 유기발광패턴을 포함하는 유기층을 형성하는 단계, 및 상기 유기층상에 제 2 전극을 형성하는 단계를 포함한다.

효 과

<13> 본 발명의 유기발광다이오드 표시장치는 탑에미션을 구현함에 있어서, 별도의 마스크 공정 없이 캐소드 전극을 진공증착으로 형성하여, 상기 캐소드 전극의 부식을 방지하여 신뢰성을 향상시킬 수 있다.

<14> 또한, 본 발명의 유기발광다이오드 표시장치는 반사전극을 내식성이 강한 도전물질로 형성하고, 상기 반사전극을 형성하는 공정에서 패드전극을 동시에 형성함으로써, 공정 수를 절감할 수 있다.

발명의 실시를 위한 구체적인 내용

<15> 이하, 본 발명의 실시예들은 유기발광다이오드 표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

<16> 도 1 및 도 2는 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치를 설명하기 위해 도시한 도면들이다.

<17> 도 1은 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치의 평면도이다. 도 1은 설명의 편의상 도면에서 상기 다수의 화소들 중 하나의 화소만을 확대하여 도시하였다.

<18> 도 1를 참조하면, 유기발광다이오드 표시장치는 영상을 표시하기 위해 정의된 다수 개의 화소들과 상기 각 화소에 서로 전기적으로 연결된 구동소자부(S-Tr, D-Tr, Cp)와 유기발광다이오드 소자부(도 2의 170, 180, 190)를 포함한다.

<19> 상기 구동소자부(S-Tr, D-Tr, Cp)와 상기 유기발광다이오드 소자부(170, 180, 190)로 전기적 신호를 제공하는 다수의 배선(101, 104, 107)들이 배치되어 있다. 예컨대, 다수의 배선(101, 104, 107)들은 서로 교차하는 상기 화소를 정의하는 게이트 배선(101)과 데이터 배선(104), 상기 데이터 배선(104)과 평행하는 전원배선(107)을 포함할 수 있다.

<20> 또한, 상기 다수의 배선(101, 104, 107)들의 끝단에 배치되어 외부 구동회로로부터 전기적 신호를 제공받는 패드들이 배치될 수 있다. 상기 패드들은 상기 게이트 배선(101)의 일끝단에 배치된 제 1 및 제 2 게이트 패드(102, 103), 상기 데이터 배선(104)의 일끝단에 배치된 제 1 및 제 2 데이터 패드(105, 106) 및 상기 전원배선(107)의 일끝단에 배치된 제 1 및 제 2 전원패드(108, 109)를 포함할 수 있다.

<21> 상기 구동소자부(S-Tr, D-Tr, Cp)는 상기 게이트 배선(101)과 데이터 배선(104)의 교차영역, 즉 화소에 배치된다. 상기 구동소자부(S-Tr, D-Tr, Cp)는 스위칭 박막트랜지스터(S-Tr), 구동 박막트랜지스터(D-Tr) 및 캐패시터(Cp)를 포함할 수 있다.

<22> 상기 스위칭 박막트랜지스터(S-Tr)는 상기 게이트 배선(101)과 데이터 배선(104)에 전기적으로 연결되어 있다.

<23> 상기 구동 박막트랜지스터(D-Tr)는 상기 스위칭 박막트랜지스터(S-Tr)와 상기 전원 배선(107)과 전기적으로 연결되어 있다.

<24> 상기 캐패시터(Cp)는 상기 스위칭 박막트랜지스터(S-Tr)와 상기 구동 박막트랜지스터(D-Tr)에 전기적으로 연결되어 있다. 또한, 상기 캐패시터(Cp)는 상기 전원 배선(107)과 전기적으로 연결되어 있다.

<25> 상기 유기발광다이오드 소자부(170, 180, 190)는 제 1 전극(170), 적어도 유기발광 패턴을 포함하는 유기층(180), 제 2 전극(190)을 포함한다. 상기 제 1 전극(170)은 상기 구동 박막트랜지스터(D-Tr)에 전기적으로 연결

되어 있다.

- <26> 상기 유기발광다이오드 표시장치의 구동 원리를 살펴보면 다음과 같다. 상기 스위칭 박막트랜지스터(S-Tr)는 상기 게이트 배선(101)에서 제공된 선택 신호에 따라 온/오프(On/Off)된다. 상기 스위칭 박막트랜지스터(S-Tr)의 온/오프(On/Off)에 의해 조정된 전기적 신호, 예컨대 상기 데이터 배선(104)에서 제공된 데이터 신호는 상기 유기발광다이오드 소자부(170, 180, 190)에 인가되어, 상기 유기발광다이오드 소자부(170, 180, 190)에 흐르는 전류량을 조절하여, 상기 유기발광다이오드 소자부(170, 180, 190)에 형성되는 휘도를 조절하여 영상을 표시한다. 상기 캐패시터(Cp)는 상기 스위칭 박막트랜지스터(S-Tr)에서 상기 구동 박막트랜지스터(D-Tr)로 다음 전기적 신호가 인가될 때까지 이미 인가된 상기 전기적 신호를 일정 시간 유지하여, 화질의 균일성을 유지한다.
- <27> 도 2는 도 1에 도시된 I-I', II-II'을 따라 절단한 단면도이다.
- <28> 도 1 및 도 2를 참조하면, 기관(100)은 영상을 표시하기 위한 다수의 화소가 정의되어 있다.
- <29> 상기 기관(100)의 상기 각 화소에 구동 소자부(S-Tr, D-Tr, Cp)가 배치되어 있다. 상기 구동 소자부(S-Tr, D-Tr, Cp)는 스위칭 박막트랜지스터(S-Tr), 구동 박막트랜지스터(D-Tr) 및 캐패시터(Cp)가 배치되어 있다.
- <30> 상기 구동 박막트랜지스터(D-Tr)는 게이트 전극(111), 게이트 절연막(110), 반도체 패턴(112), 소스 및 드레인 전극(113, 114)을 포함한다. 상기 게이트 전극(111)은 상기 스위칭 박막트랜지스터(S-Tr)의 드레인 전극(114)과 전기적으로 연결되어 있다. 상기 반도체 패턴(112)은 비정질 실리콘 패턴으로 형성된 활성패턴(112a)과 상기 활성 패턴(112a)의 채널을 노출하며 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹콘택 패턴(112b)을 포함할 수 있다. 또한, 상기 스위칭 박막트랜지스터(S-Tr)는 상기 게이트 배선(101)에서 돌출된 스위칭 게이트 전극(211), 상기 스위칭 게이트 전극(211)을 덮는 게이트 절연막(110), 상기 스위칭 게이트 전극(211)과 대응된 상기 게이트 절연(110)막상에 배치된 스위칭 반도체 패턴(212), 상기 스위칭 반도체 패턴(212)의 채널을 사이에 두고 상기 스위칭 반도체 패턴(212)의 양단부에 각각 배치된 스위칭 소스/드레인 전극(213, 214)을 포함한다. 상기 캐패시터(Cp)는 상기 게이트 절연막(110)을 사이에 두고 중첩된 상기 게이트 전극(111)과 연결된 제 1 스토리지 전극(131)과 상기 전원 배선(107)과 전기적으로 연결된 제 2 스토리지 전극(132)을 포함할 수 있다.
- <31> 상기 각 화소의 주변에 상기 구동소자부(S-Tr, D-Tr, Cp)에 전기적으로 연결된 다수의 배선, 예컨대 게이트 배선(101), 데이터 배선(104), 전원배선(107)이 배치되어 있다. 또한, 상기 다수의 배선의 일끝단에 배치된 제 1 패드전극들, 예컨대 상기 게이트 배선(101), 데이터 배선(104), 전원배선(107)의 각각 끝단에 배치된 제 1 게이트 패드 전극(102), 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전극(108)을 포함한다.
- <32> 상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들, 다수의 제 1 패드전극을 포함하는 기관상에 보호막(120)이 배치되어 있다.
- <33> 상기 보호막(120)상에 평탄한 상면을 갖는 평탄화막(130)이 더 배치될 수 있다. 상기 평탄화막(130)은 유기계 절연막으로 이루어질 수 있다. 예컨대 상기 평탄화막(130)은 아크릴계 수지(Acryl-based resin), 우레탄 수지(Urethane resin), 폴리이미드계 수지(Polyimide-based resin), 벤조사이클로부텐 수지(BCB), 실리콘계 수지(Silicone-based resin) 및 폴리 페놀 수지등 일 수 있다.
- <34> 상기 평탄화막(130)은 상기 구동소자부(S-Tr, D-Tr, Cp) 및 다수의 배선(101, 104, 107)에 의한 단차를 평탄화하는 역할을 한다. 또한, 상기 평탄화막(130)은 상기 구동소자부(S-Tr, D-Tr, Cp) 및 다수의 배선(101, 104, 107)들과 그 상부에 배치될 제 1 전극(170)간의 기생 컵의 발생을 방지하는 역할을 수행한다.
- <35> 상기 평탄화막(130)은 에지부, 특히 실패턴 형성영역을 노출하며 상기 기관상에 배치될 수 있다. 이는 상기 평탄화막(130)은 실패턴과의 접착력이 약하기 때문이다. 이때, 상기 보호막(120)상에 상기 제 1 패드 전극과 전기적으로 연결된 제 2 패드 전극들이 배치되어 있다. 상기 제 2 패드전극은 상기 제 1 패드전극에 비해 큰 내식성을 갖는 도전물질, 예컨대 ITO 또는 IZO로 이루어질 수 있다. 이로써, 상기 제 1 패드 전극이 부식되어, 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 평탄화막(130)은 상기 기관의 에지부를 덮을 수도 있다.
- <36> 상기 평탄화막(130)의 화소의 주변을 따라 트렌치가 형성되어 있다. 상기 트렌치는 후술될 뱅크패턴(160)과 언더컷부(130a)를 가진다. 이로써, 후술될 제 1 전극(170)을 각 화소별로 분리하는 역할을 한다.
- <37> 상기 보호막(120) 및 상기 평탄화막(130)은 상기 드레인 전극의 일부와 상기 제 1 패드전극의 일부를 각각 노출하는 콘택홀들이 배치되어 있다.

- <38> 이에 더하여, 상기 평탄화막(130)상에 버퍼패턴(135)이 더 배치될 수 있다. 상기 버퍼패턴(135)은 상기 평탄화막(130)으로부터 아웃가스가 방출하는 것을 방지하는 역할을 할 수 있다. 또한, 상기 버퍼패턴(135)은 상기 평탄화막(130)과 후술될 반사전극(140)간의 접촉력을 향상시키는 역할을 할 수 있다.
- <39> 상기 버퍼패턴(135)은 무기 절연물질, 예컨대 산화실리콘 또는 질화실리콘을 포함할 수 있다.
- <40> 상기 버퍼패턴(135)상에 반사전극(140) 및 부식방지전극(150)이 배치될 수 있다. 상기 반사전극(140) 및 부식방지전극(150)은 각 화소별로 분리되어 있을 수 있다. 상기 반사전극(140) 및 부식방지전극(150)은 동일한 식각면을 가질 수 있다. 상기 반사전극(140)은 상기 평탄화막(130) 및 상기 보호막(120)의 콘택홀을 통해 상기 구동박막트랜지스터의 드레인전극(114)과 전기적으로 연결되어 있을 수 있다.
- <41> 상기 반사전극(140)은 광 반사율이 뛰어난 도전물질로 이루어질 수 있다. 예컨대, 상기 반사전극(140)은 AlNd, Al, Mo 및 Ag 중 어느 하나를 포함할 수 있다.
- <42> 상기 부식방지전극(150)은 상기 반사전극(140)보다 큰 내식성을 갖는 도전물질로 이루어질 수 있다. 상기 부식방지전극(150)은 상기 반사전극(140) 또는 상기 콘택홀에 의해 노출된 드레인 전극(114)이 부식되는 것을 방지하여, 상기 반사전극(140)과 상기 드레인 전극(114)간의 전기적 접촉 안정성이 저하되는 것을 방지할 수 있다. 예컨대, 상기 부식방지전극(150)은 ITO 또는 IZO 중 어느 하나를 포함할 수 있다.
- <43> 상기 반사전극(140) 및 상기 부식방지전극(150)의 에지부를 덮으며 상기 기판상에 बैं크 패턴(160)이 배치되어 있다. 즉, 상기 बैं크 패턴(160)은 화소와 대응된 개구부를 가진다. 이로써, 상기 반사전극(140) 및 상기 부식방지전극(150)의 에지부에서 발생하는 전하집중현상에 의해, 상기 반사전극(140) 및 상기 부식방지전극(150)의 에지부와 후술될 제 2 전극(190)사이의 유기층(180)이 열화되는 것을 방지하는 역할을 수행한다.
- <44> 상기 बैं크 패턴(160)은 무기 절연막, 예컨대 산화실리콘 또는 질화실리콘으로 이루어질 수 있다.
- <45> 상기 बैं크패턴(160)은 상기 평탄화막(130)의 트렌치와 대응된 개구를 가진다. 즉, 상기 बैं크패턴(160)은 상기 화소의 주변을 따라 개구를 가진다. 이때, 상기 개구는 상기 트렌치에 비해 작은 너비의 개구를 가진다. 이로써, 상기 트렌치의 식각면은 상기 개구의 식각면에 대해 내부에 배치된다. 즉, 상기 बैं크패턴(160)의 개구와 상기 평탄화막(130)의 트렌치는 언더컷 구조를 가질 수 있다.
- <46> 상기 बैं크패턴(160)으로부터 노출된 상기 부식방지전극(150)상에 제 1 전극(170)이 배치되어 있다. 상기 제 1 전극(170)은 광을 반사시킬 수 있는 도전 물질로 이루어질 수 있다. 또한, 상기 박막트랜지스터는 N-형일 경우, 상기 제 1 전극(170)은 후술될 제 2 전극(190)에 비해 일함수가 낮은 도전물질로 이루어질 수 있다. 예컨대, 상기 제 1 전극(170)은 Al, AlNd 및 Ag 중 어느 하나를 포함할 수 있다.
- <47> 여기서, 상기 제 1 전극(170)이 광을 반사시킬 수 있을 정도의 두께로 형성할 경우, 본 발명의 실시예에서 상기 반사전극(140)을 별도로 구비하지 않을 수도 있다.
- <48> 도 3은 도 1에 도시된 A영역을 확대한 확대도이다.
- <49> 도 3을 참조하면, 상기 बैं크패턴(160)의 개구와 상기 평탄화막(130)의 트렌치는 언더컷부(130a)를 가질 수 있다. 상기 제 1 전극(170)은 상기 언더컷 구조에 의해 각 화소별로 분리되어 있다.
- <50> 이에 따라, 상기 제 1 전극(170)을 형성하기 위해, 별도의 포토공정을 수행하지 않고 증착공정을 통해 형성할 수 있다. 이로써, 상기 제 1 전극(170)이 포토공정을 통해 부식되는 것을 방지할 수 있다. 또한, 상기 제 1 전극(170)이 외부의 환경에 의해 노출되는 시간을 줄일 수 있어, 상기 제 1 전극(170)이 부식되는 것을 방지할 수 있다.
- <51> 다시 도 1 및 도 2를 참조하면, 상기 제 1 전극(170)상에 적어도 유기발광 패턴을 포함하는 유기층(180)이 배치되어 있다.
- <52> 상기 유기층(180)은 제 1 전극(170) 및 유기발광 패턴사이에 개재된 제 1 전하주입층 및 제 1 전하수송층을 더 포함할 수 있다. 또한, 유기발광 패턴 및 제 2 전극(190)사이에 개재된 제 2 전하수송층 및 제 2 전하주입층을 더 포함할 수 있다.
- <53> 상기 유기층(180)상에 공통전극인 제 2 전극(190)이 배치되어 있다. 상기 제 2 전극(190)은 광을 투과할 수 있는 투명한 도전물질로 이루어질 수 있다. 또한, 상기 제 2 전극(190)은 상기 제 1 전극(170)에 비해 높은 일함수를 가질 수 있다. 예컨대, 상기 제 2 전극(190)은 ITO 또는 IZO로 이루어질 수 있다.


- <54> 도면에는 도시되지 않았으나, 상기 기관과 실란트 패턴에 의해 합착되어 유기발광다이오드 소자부를 외부로부터 밀봉하기 위한 봉지부재를 더 포함할 수 있다.
- <55> 따라서, 본 발명의 실시예에서 평탄화막과 बैं크패턴을 통해 화소의 주변을 따라 언더컷 구조를 가지도록 설계함에 따라, 부식성이 큰 도전물질로 이루어지는 제 2 전극을 포토 공정이 아닌 증착공정을 통해 형성할 수 있어, 상기 제 2 전극의 부식에 의해 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
- <56> 도 4는 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시장치를 설명하기 위해 도시한 단면도이다. 본 발명의 제 2 실시예에서 버퍼패턴, 제 2 패드 전극을 제외하고 앞서 설명한 제 1 실시예와 동일한 구성을 가진다. 따라서, 본 발명의 제 2 실시예는 제 1 실시예와 반복되는 설명은 생략하며, 동일한 구성은 동일한 참조번호를 부여하기로 한다.
- <57> 도 4를 참조하면, 유기발광다이오드 표시장치는 기관, 박막트랜지스터, 보호막, 화소의 주변을 따라 배치된 트렌치를 구비하는 평탄화막, 상기 평탄화막상에 배치되며 상기 박막트랜지스터와 전기적으로 연결된 반사전극 및 부식방지 전극, 상기 트렌치보다 작은 너비의 개구를 가져 상기 평탄화막과 언더컷을 이루는 बैं크 패턴, 상기 언더컷에 의해 각 화소별로 분리되는 제 1 전극, 상기 제 1 전극상에 배치되며 적어도 유기발광층을 포함하는 유기층, 및 상기 유기층상에 배치된 제 2 전극을 포함한다.
- <58> 상기 각 화소의 주변에 상기 구동소자부(S-Tr, D-Tr, Cp)에 전기적으로 연결된 다수의 배선, 예컨대 게이트 배선(101), 데이터 배선(104), 전원배선(107)이 배치되어 있다. 또한, 상기 다수의 배선의 일끝단에 배치된 제 1 패드전극들, 예컨대 상기 게이트 배선(101), 데이터 배선(104), 전원배선(107)의 각각 끝단에 배치된 제 1 게이트 패드 전극(102), 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전극(108)을 포함한다.
- <59> 상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들, 다수의 제 1 패드전극을 포함하는 기관상에 보호막(120), 평탄화막(130) 및 버퍼패턴(135)이 배치되어 있다. 여기서, 평탄화막(130)은 상기 다수의 제 1 패드전극상에 배치되지 않을 수도 있다.
- <60> 상기 보호막(120), 평탄화막(130) 및 버퍼패턴(235)은 드레인 전극(114), 상기 제 1 패드전극, 예컨대 제 1 게이트 패드 전극(도 1의 102), 제 1 데이터 패드 전극(도 1의 105) 및 제 1 전원 패드 전극(도 1의 108)등을 노출하는 콘택홀들을 구비할 수 있다. 즉, 상기 관통홀은 상기 보호막(120), 평탄화막(130) 및 버퍼패턴(235)을 관통하여 형성될 수 있다.
- <61> 상기 버퍼패턴(235)상에 상기 제 1 패드전극과 전기적으로 연결된 제 2 패드전극, 예컨대 제 2 게이트 패드 전극(203), 제 2 데이터 패드 전극(미도시함.) 및 제 2 전원 패드 전극(미도시함)을 포함할 수 있다. 상기 제 2 패드전극은 상기 반사전극(140)의 형성물질 및 상기 부식방지전극(150)의 형성물질의 적층구조로 이루어질 수 있다. 이로써, 상기 제 2 패드전극은 제 1 패드전극이 부식되는 것을 방지할 수 있어, 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
- <62> 또한, 상기 제 2 패드전극은 상기 반사전극(140) 및 상기 부식방지전극(150)을 형성하는 공정에서 형성할 수 있어, 마스크 공정수를 절감할 수 있다.
- <63> 도 5 내지 도 11들은 본 발명의 제 3 실시예에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 설명의 편의상, 본 발명의 제 3 실시예에서, 구동소자부 중 구동 박막트랜지스터(D-Tr)와 다수의 패드전극중 하나의 게이트 패드를 한정하여 도시 및 설명하기로 한다.
- <64> 도 5를 참조하면, 다수의 화소들이 정의된 기관(100)을 제공한다. 상기 기관(100)의 각 화소에 배치된 구동 박막트랜지스터(D-Tr)를 형성한다. 상기 구동 박막트랜지스터(D-Tr)를 형성하기 위해, 먼저 상기 기관(100)상에 게이트 전극(111)을 형성한다. 상기 게이트 전극(111)은 증착공정을 수행하여 도전막을 형성한 후, 상기 도전막을 식각하여 형성할 수 있다. 상기 게이트 전극(111)을 포함하는 기관상에 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110)은 화학기상증착법을 이용하여 형성할 수 있다. 상기 게이트 절연막(110)은 산화 실리콘 또는 질화 실리콘으로 형성할 수 있다. 상기 게이트 전극(111)과 대응하는 상기 게이트 절연막(110)상에 활성패턴(112a) 및 오믹콘택 패턴(112b)을 포함하는 반도체 패턴(112)을 형성한다. 이후, 상기 오믹콘택 패턴(112b)상에 서로 이격된 소스 및 드레인 전극(113, 114)을 형성한 후, 상기 소스 및 드레인 전극(113, 114)을 식각 마스크로 하여 상기 소스 및 드레인 전극(113, 114)사이의 상기 오믹콘택 패턴(112b)을 식각하여 상기 활성패턴(112a)의 채널을 노출한다. 이로써, 상기 기관상에 구동 박막트랜지스터(D-Tr)를 형성할 수 있다.
- <65> 상기 게이트 전극(111)을 형성하는 공정에서, 제 1 게이트 패드 전극(102)이 더 형성될 수 있다.

- <66> 도면에는 도시되지 않았으나, 상기 구동 박막트랜지스터(D-Tr)를 형성하는 공정에서, 스위칭 박막트랜지스터(S-Tr), 캐패시터(Cp)가 동시에 형성될 수 있다.
- <67> 또한, 상기 구동 박막트랜지스터(D-Tr)를 형성하는 공정에서, 다수의 배선들 예컨대, 서로 교차하는 게이트 배선과 데이터 배선, 상기 데이터 배선과 교차하는 전원배선, 상기 다수의 배선들의 각 끝단에 배치된 제 1 패드 전극, 예컨대 제 1 게이트 패드 전극(102), 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전극(108)가 형성될 수 있다.
- <68> 따라서, 상기 기판상에 구동소자부(S-Tr, D-Tr, Cp), 예컨대 구동 박막트랜지스터(D-Tr), 스위칭 박막트랜지스터(S-Tr) 및 캐패시터(Cp)와 다수의 배선들 및 제 1 패드전극들이 형성될 수 있다.
- <69> 이후, 상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들 및 제 1 패드전극들을 포함하는 기판상에 보호막(120)을 형성한다. 상기 보호막(120)은 무기 절연막으로 형성할 수 있다. 예를 들면, 상기 무기절연막은 실리콘 산화막, 실리콘 질화막 및 이들의 적층막 중 어느 하나일 수 있다. 상기 보호막(120)은 화학기상증착법을 통해 형성할 수 있다.
- <70> 도 6을 참조하면, 상기 보호막(120)에 드레인 전극(114) 및 제 1 게이트 패드전극(102)을 각각 노출하는 제 1 및 제 2 콘택홀(C1, C2)를 형성한다. 상기 제 2 콘택홀(C)은 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전극(108)을 각각 노출할 수도 있다.
- <71> 상기 제 1 및 제 2 콘택홀(C1, C2)은 상기 보호막(120)상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 보호막(120)을 식각하여 형성할 수 있다.
- <72> 이후, 상기 제 2 콘택홀(C2)에 의해 노출된 상기 제 1 게이트 패드 전극(102)을 덮는 제 2 게이트 패드 전극(103)을 형성한다. 상기 제 2 게이트 패드 전극(103)은 상기 제 1 게이트 패드 전극(102)에 비해 큰 내식성을 갖는 도전물질, 예컨대 ITO 또는 IZO를 증착한 뒤, 포토레지스트 패턴을 이용한 식각 공정을 통해 형성할 수 있다. 이로써, 상기 제 1 게이트 패드 전극(102)이 외부 환경에 의해 노출되어 부식되는 것을 방지할 수 있다.
- <73> 이에 더하여, 상기 제 2 게이트 패드 전극(102)을 형성하는 공정에서, 다른 제 2 패드 전극, 예컨대 제 2 데이터 패드 전극 및 제 2 전원 패드 전극이 더 형성될 수 있다.
- <74> 도 7을 참조하면, 상기 보호막(120)상에 평탄한 상면을 갖는 평탄화막(130)을 형성한다. 상기 평탄화막(130)은 유기 절연막으로 형성할 수 있다. 상기 평탄화막(130)은 습식 공정, 예컨대 스핀 코팅법, 슬릿 코팅법, 프린팅법, 스프레이 코팅법등을 통해 형성할 수 있다.
- <75> 상기 평탄화막(130) 및 상기 보호막(120)을 관통하여 상기 드레인 전극(114)의 일부를 노출하는 제 3 콘택홀(C3)을 형성한다. 여기서, 상기 평탄화막(130)은 기판(100)의 에지부를 노출할 수도 있다.
- <76> 상기 평탄화막(130)상에 버퍼패턴(135)을 형성한다. 상기 버퍼패턴(135)을 형성하기 위해, 상기 평탄화막(130)상에 버퍼층을 형성한다. 상기 버퍼층은 무기절연물질, 예컨대 질화 실리콘 또는 산화 실리콘을 증착하여 형성할 수 있다. 이후, 상기 버퍼층상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각하여 상기 제 3 콘택홀(C)을 노출하는 상기 버퍼패턴(135)을 형성한다.
- <77> 상기 버퍼패턴(135)의 상기 제 3 콘택홀(C)의 측면을 덮도록 형성한다. 이로써, 상기 버퍼패턴(135)은 상기 평탄화막(130)으로부터 아웃가스가 발생하는 것을 방지할 수 있다.
- <78> 도면과 달리, 상기 버퍼패턴(135)은 상기 기판(100)의 에지부상에 더 배치될수도 있다.
- <79> 도 8을 참조하면, 상기 버퍼패턴(135)상에 드레인 전극과 전기적으로 연결된 반사전극(140) 및 부식방지 전극(150)을 형성한다.
- <80> 상기 반사전극(140) 및 부식방지 전극(150)을 형성하기 위해, 반사층 및 부식방지층을 형성한다. 상기 반사층은 도전성 반사물질을 증착하여 형성할 수 있다. 예컨대, 상기 반사층은 Al, AlNd, Mo 및 Ag 중 어느 하나로 형성할 수 있다. 상기 부식방지층은 상기 도전성 반사물질에 비해 큰 내식성을 갖는 도전물질을 증착하여 형성할 수 있다. 상기 도전물질은 ITO 또는 IZO로 형성할 수 있다.
- <81> 상기 반사층 및 부식방지층상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 반사층 및 부식방지층을 식각하여, 상기 반사전극(140) 및 부식방지 전극(150)을 형성할 수 있다.


- <82> 상기 반사전극(140) 및 부식방지 전극(150)의 에지부를 덮으며 상기 기판상에 बैं크패턴(160)을 형성한다. 다시 말해, 상기 बैं크패턴(160)은 화소를 노출하는 개구부가 형성되어 있다.
- <83> 또한, 상기 बैं크패턴(160)은 화소의 주변을 따라 개구가 형성되어 있다.
- <84> 상기 बैं크패턴(160)을 형성하기 위해, 상기 반사전극(140) 및 부식방지 전극(150)을 포함하는 기판상에 बैं크층을 형성한다. 상기 बैं크층은 무기 절연물질, 예컨대 산화실리콘 또는 질화 실리콘으로 형성할 수 있다. 상기 बैं크층상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여, 상기 बैं크층을 식각하여 상기 बैं크패턴(160)을 형성한다.
- <85> 도 9를 참조하면, 상기 बैं크패턴(160)을 식각마스크로 사용하여 상기 평탄화막(130)에 트렌치를 형성한다. 상기 बैं크패턴(160)에 비해 상기 평탄화막(130)을 과식각하여, 상기 개구에 비해 큰 너비를 갖는 트렌치를 형성한다. 이로써, 상기 평탄화막(130)의 트렌치 식각면은 상기 बैं크패턴(160)의 개구 식각면에 비해 내부에 배치됨에 따라, 상기 평탄화막(130)과 상기 बैं크패턴(160)은 언더컷부(130a)를 가진다. 즉, 화소의 주변을 따라 언더컷부(130a)가 형성된다. 여기서, 상기 평탄화막(130)의 식각은 에칭 공정을 이용할 수 있다.
- <86> 도 10을 참조하면, 상기 बैं크패턴(160)을 포함하는 기판 전면에 걸쳐, 반사 도전물질을 진공증착하여, 상기 언더컷부(130a)에 의해 각 화소별로 분리된 제 1 전극(170)을 형성할 수 있다. 상기 반사 도전물질은 Al, AlNd 및 Ag중 어느 하나일 수 있다. 이로써, 상기 제 1 전극(170)은 상기 언더컷부(130a)에 의해 포토 공정 없이, 진공 증착만으로 형성할 수 있어, 상기 제 1 전극(170)이 부식되는 것을 방지할 수 있다.
- <87> 상기 제 1 전극(170)의 쇼트를 방지하기 위해, 상기 언더컷부(130a)의 깊이는 상기 제 1 전극(170)의 두께보다 커야 합니다. 상기 제 1 전극(170)은 별도의 반사전극(140)을 구비함에 따라 두껍게 형성할 필요가 없습니다. 예컨대, 상기 제 1 전극(170)은 50Å 내지 500Å의 두께 범위로 형성할 수 있다. 이때, 상기 언더컷부(130a)의 깊이 범위는 상기 제 1 전극(170)의 쇼트 및 상기 제 2 전극(180)의 단락을 방지하기 위해, 500Å 내지 1500Å를 가질 수 있다.
- <88> 또한, 본 발명의 실시예와 달리 별도의 반사전극을 형성하지 않고, 광을 반사시키기 위해 상기 제 1 전극(170)을 두껍게 형성할 수 있다. 예컨대, 상기 제 1 전극(170)은 약 750Å 이상으로 형성할 수 있다. 이때, 상기 언더컷부(130a)의 깊이범위는 1500Å 내지 2000Å를 가질 수 있다.
- <89> 도 11을 참조하면, 상기 제 1 전극(170)상에 적어도 유기발광패턴을 포함하는 유기층(180)을 형성한다.
- <90> 상기 유기발광 패턴을 서로 다른 색상을 구현하는 화소별로 분리되어 있을 수 있다. 상기 유기발광 패턴은 습식 공정 또는 진공 증착법을 통해 형성할 수 있다. 특히, 상기 유기발광 패턴은 웨도우 마스크를 이용한 진공증착법 등을 통해 형성할 수 있다. 또한, 상기 유기층(180)은 제 1 전하 주입층, 제 1 전하 수송층, 제 2 전하 수송층 및 제 2 전하 주입층 중 적어도 어느 하나를 더 형성할 수 있다. 상기 제 1 전하 주입층, 제 1 전하 수송층, 제 2 전하 수송층 및 제 2 전하 주입층은 모든 화소에 공통층으로 형성하거나, 각 화소별로 분리되도록 형성할 수도 있다.
- <91> 상기 유기층(180)상에 제 2 전극(190)을 형성한다. 상기 제 2 전극(190)은 광을 투과할 수 있는 재질로 형성할 수 있다. 예컨대, 상기 제 2 전극(190)은 ITO 또는 IZO 중 어느 하나를 진공증착하여 형성할 수 있다.
- <92> 따라서, 평탄화막과 बैं크패턴을 이용하여 화소의 주변을 따라 언더컷부를 형성함에 따라, 진공증착법을 통해 제 1 전극을 형성할 수 있다. 이로써, 상기 제 1 전극의 부식을 방지할 수 있어, 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
- <93> 도 12 내지 도 15들은 본 발명의 제 4 실시예에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 본 발명의 제 4 실시예는 버퍼패턴, 제 2 패드전극을 형성하는 것을 제외하고, 앞서 설명한 제 3 실시예와 동일한 제조 방법을 포함한다. 따라서, 본 발명의 제 4 실시예는 제 3 실시예와 반복되는 설명은 생략하여 기술하며, 동일한 구성요소는 동일한 참조 번호를 부여한다.
- <94> 도 12를 참조하면, 유기발광다이오드 표시장치를 제조하기 위해, 먼저 기판상에 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들 및 제 1 패드전극들을 형성한다.
- <95> 이때, 상기 구동소자부에 배치된 게이트 절연막은 상기 제 1 게이트 패드 전극(102)을 노출하는 콘택홀을 구비한다.
- <96> 상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들 및 제 1 패드전극들을 포함하는 기판상에 상기 드레인 전극

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13



도면14



도면15



专利名称(译)	有机发光二极管显示装置及其制造方法		
公开(公告)号	KR1020090068504A	公开(公告)日	2009-06-29
申请号	KR1020070136153	申请日	2007-12-24
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHOI HEE DONG		
发明人	CHOI, HEE DONG		
IPC分类号	H05B33/26 H05B33/22 H05B33/06		
CPC分类号	H01L27/3248 H01L27/124 H01L27/3246 H01L27/3262 H01L51/5012 H01L2924/12044		
外部链接	Espacenet		

摘要(译)

有机发光二极管显示装置及其制造方法技术领域本发明的目的在于提供一种有机发光二极管显示装置及其制造方法，其中，通过平坦化膜和堤图案沿着像素的周边形成底切部分，并且可以防止第一电极的腐蚀。

