

(19)대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl. (11) 공개번호 10-2006-0104531  
H05B 33/10 (2006.01) (43) 공개일자 2006년10월09일

(21) 출원번호 10-2005-0026768  
(22) 출원일자 2005년03월30일

(71) 출원인 삼성에스디아이 주식회사  
경기 수원시 영통구 신동 575  
(72) 발명자 이관희  
서울특별시 관악구 봉천동 1630-5  
(74) 대리인 신영무

심사청구 : 있음

(54) 발광표시장치의 제조방법

요약

본 발명은 기관 상에 화상표시부와, 상기 화상표시부와 전기적으로 연결되는 적어도 하나의 단자가 형성된 패드부를 포함하는 발광표시장치의 제조방법에 관한 것이다. 본 발광표시장치의 제조방법은 상기 화상표시부 상에 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결되며 제1 전극층, 발광층 및 제2 전극층을 포함하는 적어도 하나의 발광소자를 형성하는 단계와, 상기 발광소자의 제2 전극층 상부와 상기 패드부 상부에 보호층을 형성하는 단계와, 상기 보호층 상부에서 상기 화상표시부를 봉지하는 단계, 및 적어도 상기 패드부 상에 형성된 상기 보호층을 제거하여 상기 단자를 노출시키는 단계를 포함한다. 이에 따라, 별도의 마스크 없이 패드부 상에 형성된 유기물 또는 무기물로 이루어진 보호층을 용이하게 제거할 수 있다.

대표도

도 1

명세서

도면의 간단한 설명

도 1은 본 발명의 일 실시예에 따른 발광표시장치의 개략적인 사시도이다.

도 2는 도 1의 화상표시부의 "II" 부분에 대한 일화소를 개략적으로 도시한 도면이다.

도 3은 도 2의 III-III'선에 따라 확대된 측단면도이다.

도 4a 내지 도 4d는 본 실시예에 따른 발광소자의 상부의 형성된 보호층을 제거하는 과정을 개략적으로 도시한 발광표시장치의 평면도이다.

도 5a는 도 4b의 V-V'선에 따른 패드부 영역의 일실시에 부분확대 측단면도이다.

도 5b는 도 4b의 V-V'선에 따른 패드부 영역의 다른 실시예의 부분확대 측단면도이다.

도 6a는 도 4d의 VI-VI'선에 따른 패드부 영역의 일실시에의 부분확대 측단면도이다.

도 6b는 도 4d의 VI-VI'선에 따른 패드부 영역의 다른 실시예의 부분확대 측단면도이다.

♣ 주요 구성에 대한 도면 부호 ♣

100 : 발광표시장치 110 : 기관

120 : 화상표시부 130 : 패드부

150 : 패널 160 : 밀봉재

210 : 제1 박막트랜지스터 230 : 제2 박막트랜지스터

250 : 커패시터 270 : 데이터 라인

271 : 전원라인 290 : 발광소자

291 : 제1 전극층 293 : 발광층

295 : 제2 전극층 370 : 보호층

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

본 발명은 발광표시장치의 제조방법에 관한 것으로, 보다 상세하게는 별도의 마스크를 이용하지 않고 패드부 상에 형성된 보호층을 용이하게 제거할 수 있는 발광표시장치의 제조방법에 관한 것이다.

통상적으로, 액정디스플레이소자, 유기 또는 무기발광표시소자 등을 포함하는 발광표시장치는, 구동방식에 따라 패시브 매트릭스형(Passive matrix:PM)과 액티브 매트릭스형(active matrix:AM)으로 구분된다. 발광표시장치는 유기발광소자를 포함하는 화상표시부와, 화상표시부와 접속되어 있는 단자부를 포함한다. 발광표시장치의 일 구성요소인 유기발광소자는 한 쌍의 전극, 애노드전극과 캐소드 전극 사이에 유기물로 이루어진 유기발광층을 포함하는 구조로, 각 전극들에 인가된 전원에 의해 생성된 전자와 정공이 유기발광층에서 재결합하여 여기자를 생성함으로써 발광한다.

전술한 유기발광소자를 포함하는 일반적인 발광표시장치를 제조하는 방법은 다음과 같다.

우선, 발광표시장치를 제조하기 위해서는 기관을 준비하고, 준비된 기관 상에 버퍼층을 형성하고, 버퍼층 상에 비정질 실리콘층을 형성하여 결정화하는 공정을 통해 반도체층을 형성한다. 반도체층이 형성되면, 반도체층 상에 게이트절연막을 형성하고, 게이트 절연막 상에 금속층을 적층하여 게이트전극을 형성하고, 게이트 전극 상에 층간절연막을 형성한다. 층간절연막이 형성된 다음, 층간절연막 상에는 소스 및 드레인전극이 형성되고, 소스 및 드레인 전극 상에는 유기발광소자가 소스 및 드레인 전극과 전기적으로 연결되도록 형성된다.

일반적으로, 유기발광소자는 애노드전극, 유기발광층 및 캐소드전극을 포함하는데, 유기발광소자의 애노드 전극이 소스 및 드레인 전극과 전기적으로 연결되도록 소스 및 드레인 전극 상에 형성된다. 그 다음, 애노드전극 상에는 유기발광층이, 유기발광층 상에는 캐소드전극이 형성된다. 캐소드 전극 상에는 발광층봉지(EI봉지)를 위해 패시베이션 층을 사용한다. 발

광층 봉지를 위해 패시베이션층을 사용하는 경우, 발광표시장치의 모듈인터페이스를 위하여 발광표시장치의 화상표시부에 인접하게 형성되어 있는 단자부가 노출되어야 하는데, 단자부를 노출시키기 위해서는 별도의 마스크(mask) 설비 또는 패터닝 공정이 필요하다.

그러나, 단자부를 노출시키기 위해 마스크를 사용하거나 패터닝 공정을 이용하는 경우, 전극 노출용 마스크 배치를 위해 구성요소가 증대 및 장비의 복잡화 등을 유발시킬 수 있다. 또한, 전극 노출용 마스크를 사용하기 때문에, 마스크 설치에 따른 추가의 공정(예를 들면, 세정, 에칭, 스트립 공정 등)을 추가해야하므로 공정수를 증가시켜 생산성을 떨어뜨릴 수 있다는 문제점을 갖는다.

### 발명이 이루고자 하는 기술적 과제

본 발명은, 진술한 문제점을 해소하기 위한 것으로, 공정수를 줄일 뿐 아니라 기존의 공정에 비해 간단한 공정을 통해 생산성을 향상시킬 수 있는 발광표시장치의 제조방법에 관한 것이다.

### 발명의 구성 및 작용

진술한 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 본 발명은 기판 상에 화상표시부와, 상기 화상표시부와 전기적으로 연결되는 적어도 하나의 단자가 형성된 패드부를 포함하는 발광표시장치의 제조방법에 관한 것으로, 상기 화상표시부 상에 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결되며 제1 전극층, 발광층 및 제2 전극층을 포함하는 적어도 하나의 발광소자를 형성하는 단계와, 상기 발광소자의 제2 전극층 상부와 상기 패드부 상부에 보호층을 형성하는 단계와, 상기 보호층 상부에서 상기 화상표시부를 봉지하는 단계, 및 적어도 상기 패드부 상에 형성된 상기 보호층을 제거하여 상기 단자를 노출시키는 단계를 포함한다.

바람직하게, 상기 보호층 제거단계에서는 상기 패드부 상에 형성된 보호층 제거와 함께 상기 봉지영역 이외의 영역에 형성된 상기 보호층을 제거한다.

상기 보호층은 무기막 또는 유기막 중 적어도 하나를 이용한다.

상기 보호층을 제거하는 단계에서는 에칭공정을 이용하며, 상기 에칭공정은 습식 에칭이다. 상기 습식 에칭시 버퍼 옥사이드 에천트(buffer oxide etchant:BOE)를 이용한다.

상기 패드부 상에 형성된 상기 보호층을 제거하는 경우, 상기 보호층 두께 이상 에칭된다.

본 발광표시장치의 제조방법은 상기 보호층을 제거한 다음 세정단계를 더 포함한다. 상기 세정단계에서는, 탈이온수, 알코올계 세정액 및 중성세제 중 적어도 하나를 포함하는 세정액을 사용한다.

이하에서는 도면을 참조하여 본 발명을 보다 구체적으로 설명한다.

도 1은 본 발명의 일 실시예에 따른 발광표시장치의 개략적인 사시도이다. 도 1을 참조하면, 발광표시장치(100)는 기판(110) 상에 형성되는 적어도 하나의 발광소자를 포함하는 화상표시부(120)와, 화상표시부(120)의 외곽으로 적어도 일측에 형성된 패드부(130)를 포함한다. 화상표시부(120)는 트랜지스터, 발광소자, 커패시터 및 전원선을 포함한다(도 2 참조). 패드부(130)는 화상표시부(120)를 구성하는 화소로 스캔신호 및/또는 데이터 신호를 전달하는 스캔드라이버/데이터 드라이버(미도시)와, 화상표시부(120) 영역에 의 전기적 신호를 제공하는 하나이상단자(131)를 포함한다. 화상표시부(120) 상에는 기판(110)과 함께 화상표시부(120) 영역을 둘러싸는 패널(150)이 형성되는데, 밀봉재(160)를 이용하여 이들의 밀봉을 견고히 한다.

도 2는 도 1의 화상표시부의 "II" 부분에 대한 일화소를 개략적으로 도시한 도면이다. 도 2를 참조하면, 도 2에는 두개의 박막트랜지스터(210, 230)와 한개의 커패시터(250)를 구비하는 일화소가 도시되어 있다.

제1 박막트랜지스터(210)는 게이트전극(211), 반도체층(213), 소스전극(215) 및 드레인전극(217)을 포함하며, 데이터라인(270)을 통해 입력되는 데이터 신호가 소스전극(215)으로부터, 반도체층(213)을 통해 드레인전극(217)으로 전달된다. 제1 박막트랜지스터(210)의 드레인 전극(217)의 연장부는 커패시터(250)의 제1 전극(251)과 연결되고, 커패시터(250)의 제1 전극(251)의 다른 일단은 제2 박막트랜지스터(230) 게이트전극(231)을 형성한다. 커패시터(250)의 제2 전극(253)은 전원을 공급하는 전원라인(271)과 전기적으로 연결된다.

도 3은 도 2의 III-III'선에 따라 확대된 측단면도이다. 도 2를 참조하면, 도 3에는 제2 박막트랜지스터(230)가 배치된 부분, 발광소자(290)가 배치된 부분 및 전원을 공급하는 전원라인(271)의 단면이 구체적으로 도시되어 있다.

일단, 기판(110)상에는 버퍼층(320)이 형성되고, 버퍼층(320) 상부에는 제2 박막트랜지스터(230)의 반도체층(233)이 형성된다. 반도체층(233)은 비정질 실리콘층 또는 다결정 실리콘층으로 구성될 수 있으며, 반도체층(233)은 일반적으로 n+ 또는 p+ 형의 도펀트 들로 도핑되는 소스 및 드레인 영역과, 채널영역으로 구성되는데, 본 실시예에서는 도시하고 있지 않다. 반도체층(233) 상부에는 제2 박막트랜지스터(230)의 게이트전극(231)이 형성되며, 반도체층(233)과 게이트전극(231) 사이에는 이들의 절연을 위해 게이트 절연층(330)이 형성된다. 게이트절연층(330)과 게이트전극(231) 상에는 층간 절연층(340)이 형성되고, 층간절연층(340) 상에는 제2 박막트랜지스터(230)의 소스/드레인전극(215,217)이 형성되는데, 이는 반도체층(233)과 전기적으로 연결된다.

소스/드레인 전극(215,217) 상부에는 보호 및/또는 평탄화시키기 위해 패시베이션층(350)이 형성되고, 그 상부에는 발광소자(290)의 제1 전극층(애노드전극;291)이 형성된다. 제1 전극층(291)은 패시베이션층(350)에 형성된 비아홀(351)을 통해 소스 /드레인전극(215,217)과 전기적으로 연결된다. 제1 전극층(291)은 전면 및 배면 발광에 따라, 투명 전극, 반사 전극과 투명 전극 등 다양하게 형성될 수 있다. 패시베이션층(350)은 무기물 또는 유기물, 단층 또는 다층으로 구성될 수 있다. 패시베이션층(350) 및 발광소자(290)의 제1 전극층(291) 상부에는 제1 전극층(291)을 적어도 부분적으로 노출시키기 위한 개구부(361)이 형성된 화소정의층(360)이 형성된다.

개구부(361)를 통해 노출된 제1 전극층(291) 상에는 발광층(293)이 형성되는데, 발광층(293)은 저분자 또는 고분자 유기막으로 구성될 수 있다. 발광층(293)을 저분자 유기막으로 형성하는 경우, 정공주입층(HIL), 정공수송층(HTL), 유기발광층(EML), 전자 수송층(ETL), 전자주입층(EIL) 등으로 형성할 수 있다. 발광층(293)을 고분자 유기막으로 형성하는 경우, 일반적으로, 정공수송층 및 유기발광층으로 구성할 수 있다. 발광층(293) 상에는 제2 전극층(캐소드전극; 295)이 형성된다. 일반적으로, 제2 전극층(295)은 전면 증착되지만, 이에 한정되는 것은 아니고, 발광유형에 따라 Al/Ca, ITO, MgAg 등과 같은 재료로 다르게 형성될 수 있다.

한편, 제2 전극층(295)의 상부에는 화상표시부(120)를 보호하기 위해 보호층(370)이 형성되는데, 보호층(370)은 SiO<sub>2</sub>, SiN<sub>x</sub> 등의 무기물 이외에도 유기물로 형성될 수도 있고, 단층으로 형성되거나 또는 하부에 SiN<sub>x</sub>층을 구비하고, 상부에 벤조사이클로부텐(benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물 층을 구비하는 이중층으로 구성될 수도 있다. 본 실시예에서는 보호층(370)이 한개의 층(예를 들면, SiO<sub>2</sub>)으로 도시되었으나 이에 국한 되지 않고 복수의 층으로 형성될 수 있을 뿐 만 아니라, 다양한 구성을 취할 수 있다.

도 4a 내지 도 4d는 본 실시예에 따른 발광표시장치의 화상표시부 상부에 형성된 보호층을 제거하는 과정을 개략적으로 도시한 발광표시장치의 평면도이다.

도 4a 및 도 4b를 참조하면, 발광표시장치(100)는 기판(110) 상에 형성된 화상표시부(120)와 복수의 단자(131)를 포함하는 패드부(130)를 포함한다. 기판(110) 상에 형성되는 발광소자(290, 도 3 참조)를 포함하는 화상표시부(120) 상부에는 보호층(370)이 형성되는데, 이때, 보호층(370)은 발광표시장치(100)의 패드부(130) 상에도 형성된다. 즉, 보호층(370)은 기판(110) 상부의 전면에 형성된다.

도 4c를 참조하면, 화상표시부(120)와 패드부(130) 상에 보호층(370)이 형성된 후, 화상표시부(120)상에는 화상표시부(120)를 둘러싸도록 형성된 밀봉패널(150)이 마련되어 화상표시부(120)를 밀봉한다. 도 4d를 참조하면, 밀봉패널(150)이 화상표시부(120) 상에 마련된 다음, 밀봉패널(150)을 마스크로 이용하여 패드부(130) 상에 형성된 보호층(370)을 제거한다. 이때, 패드부(130) 및 밀봉패널(150) 외측, 즉, 봉지영역 외측에 형성된 보호층(370)이 동시에 제거된다.

이하에서는 도면을 참조하여 보호층이 형성된 패드부영역과 보호층이 제거된 패드부영역의 측단면구조를 보다 구체적으로 설명한다. 우선, 보호층이 형성된 패드부영역을 설명한다.

도 5a는 도 4b의 V-V'선에 따른 패드부 영역의 일 실시예에 따른 부분확대 측단면도이고, 도 5b는 도 4b의 V-V'선에 따른 패드부 영역의 다른 실시예에 따른 부분확대 측단면도이다.

도 5a를 참조하면, 패드부(130) 영역은 기판(110) 상에 형성된 버퍼층(320), 게이트절연층(330), 층간절연층(340), 단자부(131), 패시베이션층(350), 화소정의층(360) 및 보호층(370)을 포함한다. 보다 구체적으로, 버퍼층(320) 상에는 게이트

절연층(330)이 형성되고, 게이트절연층(340) 상에는 층간절연층(340)이 형성된다. 일반적으로, 단자부(131)는 소스 및 드레인 전극(235,237)을 형성할 때, 소스 및 드레인 전극(235,237)과 함께 형성되기 때문에 층간절연층(340) 상에 형성된다. 단자부(131)와 층간절연층(340) 상에는 패시베이션층(350), 화소정의층(360) 및 보호층(370)이 순차 적층된다.

도 5b를 참조하면, 본 실시예에 따른 패드부(130) 영역은 기판(110) 상에 형성된 버퍼층(320), 게이트절연층(330), 층간절연층(340), 단자부(131a, 131b), 패시베이션층(350), 화소정의층(360) 및 보호층(370)을 포함한다. 보다 구체적으로, 버퍼층(320) 상에는 게이트절연층(330)이 형성되고, 게이트절연층(340) 상에는 층간절연층(340)이 형성된다. 본 실시예에서 단자부(131)는 소스 및 드레인 전극(235,237)을 형성할 때, 소스 및 드레인 전극(235,237)과 함께 형성되는 제1 단자부(131a)와, 애노드전극과 함께 형성되는 제2 단자부(131b)를 포함한다.

층간절연층(341) 상에는 제1 단자부(131a)가 형성되고, 제1 단자부(131a)와 층간절연층(341) 상에는 패시베이션층(350)과 화소정의층(360)이 형성되며, 화소정의층(360) 상에는 제2 단자부(131b)가 제1 단자부(131a)와 전기적으로 연결되도록 형성된다. 제2 단자부(131b) 상에는 보호층(370)이 형성된다.

도 6a는 도 4d의 VI-VI'선에 따른 패드부 영역의 일실시예의 부분확대 측단면도이고, 도 6b는 도 4d의 VI-VI'선에 따른 패드부 영역의 다른 실시예의 부분확대 측단면도이다.

도 6a 및 도 6b를 참조하면, 단자부(130) 상에 형성된 보호층(370)이 제거됨으로써, 단자부(131)가 노출된다. 본 실시예에서는 보호층(370)을 제거하기 위해 에칭공정, 특히, SiO<sub>2</sub>, SiN<sub>x</sub> 등으로 형성된 보호층(370)과 반응하는 일으키는 반응물질을 이용하여 보호층(370)을 제거하는 습식 에칭(wet etching)을 이용한다. 보다 구체적으로, SiO<sub>2</sub>로 형성된 보호층(370)을 습식 에칭하는 경우에는, 일정 농도로 희석된 HF(플루오르 산)류의 용매를 이용한다.

일반적으로, HF가 어느 정도로 희석되었느냐에 따라 식각 속도가 달라지게 되며, 식각 속도가 지나치게 빨라지는 경우 공정 조절이 어려워지기 때문에, 이를 방지하기 위해 희석을 많이 시킨 BOE(buffered oxide etchant), 예를 들면, 완충 HF(buffered HF)를 이용한다. 그 다음, 패드부(130) 상에 잔존하는 에칭용매를 제거하기 위해 세정공정을 수행한다. 세정 공정에서는 탈이온수, 알코올계 세정액 및 중성세제 중 적어도 하나를 포함하는 세정액을 사용한다. 도 6a 및 도 6b에는 습식 에칭공정을 이용하여 보호층(370)이 제거되고 패드부(130)에 형성된 단자(131)가 노출되는 것이 개시되어 있다. 한편, 패드부(130) 상에 형성된 보호층(370)을 에칭할 때, 보호층(370)의 증착두께보다 더 깊이 에칭함으로써, 단자(131)에 형성된 보호층(370)이 잔존하는 것을 방지할 수도 있다. 한편, 도 6a에서는 보호층(370)과 함께 패시베이션층(350) 및 화소정의층(360)이 제거되도록 에칭공정을 수행한다.

전술한 실시예에서는 소스 및 드레인 전극과 단자부를 함께 형성하는 것, 소스 및 드레인전극과 제1 단자부 및 애노드전극과 제2 단자부를 함께 형성하는 다중층 단자부가 개시되어 있으나, 게이트전극을 이용하여 단자부를 형성할 수도 있다. 게이트전극을 이용하여 단자부를 형성하는 경우에도 그 상부에 다중층 단자부를 더 형성할 수 있음은 물론이다.

상기한 실시예들은 본 발명을 설명하기 위한 일례들로서, 본 발명이 이에 한정되지 않는다. 상기한 실시예들은 AM 구동형 유기 전계 발광 디스플레이 장치에 대하여 기술되었으나, 무기 전계 발광 디스플레이 장치 및 PM 구동형에도 적용될 수 있는 등, 다양한 변형예를 도출할 수 있다.

전술한 실시예에서는, SiO<sub>2</sub>로 형성된 보호층을 습식 에칭하는 경우를 구체적으로 설명하였으나, 그 이외의 무기물 및 유기물에 따라 각각 상이한 에칭액을 사용할 수 있다.

또한, 전술한 실시예에서는 제1 전극층이 애노드 전극으로 작용하는 경우를 개시하였지만, 본 발명에 이에 한정되지 않고, 제1 전극층이 캐소드 전극층으로 구성될 수도 있다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 수 있을 것이다.

### 발명의 효과

이상과 같이, 본 발명에 의하면, 화상표시부 및 패드부 상에 보호층을 형성함으로써, 발광소자의 제2 전극층을 보다 용이하게 보호할 수 있다.

또한, 보호층이 형성된 화상표시부 상에 밀봉을 위한 패널을 형성한 다음, 패드부 상에 형성된 보호층을 제거함으로써, 별도의 마스크 등이 필요하지 않으므로 공정수를 현저하게 줄일 수 있으며, 마스크 수가 줄어들게 되므로, 각 마스크 단계에서 사용되는 세부적인 공정(예를 들면, 세정, 에칭, 스트립(strip) 등) 역시 줄일 수 있으므로, 원가를 절감하고 생산성을 월등히 향상시킬 수 있다.

**(57) 청구의 범위**

**청구항 1.**

기관 상에 화상표시부와, 상기 화상표시부와 전기적으로 연결되는 적어도 하나의 단자가 형성된 패드부를 포함하는 발광표시장치의 제조방법에 있어서,

상기 화상표시부 상에 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결되며 제1 전극층, 발광층 및 제2 전극층을 포함하는 적어도 하나의 발광소자를 형성하는 단계와,

상기 발광소자의 제2 전극층 상부와 상기 패드부 상부에 보호층을 형성하는 단계와,

상기 보호층 상부에서 상기 화상표시부를 봉지하는 단계, 및

적어도 상기 패드부 상에 형성된 상기 보호층을 제거하여 상기 단자를 노출시키는 단계

를 포함하는 발광표시장치의 제조방법.

**청구항 2.**

제1항에 있어서,

상기 보호층 제거단계에서는 상기 패드부 상에 형성된 보호층 제거와 함께 상기 봉지영역 이외의 영역에 형성된 상기 보호층을 제거하는 발광표시장치의 제조방법.

**청구항 3.**

제1항에 있어서,

상기 보호층은 무기막 또는 유기막 중 적어도 하나를 이용하는 발광표시장치의 제조방법.

**청구항 4.**

제3항에 있어서,

상기 보호층을 제거하는 단계에서는 에칭공정을 이용하는 발광표시장치의 제조방법.

**청구항 5.**

제4항에 있어서,

상기 에칭공정은 습식 에칭인 발광표시장치의 제조방법.

**청구항 6.**

제5항에 있어서,

상기 습식 에칭시 버퍼 옥사이드 에천트(buffer oxide etchant:BOE)를 이용하는 발광표시장치의 제조방법.

**청구항 7.**

제1항 또는 제3항에 있어서,

상기 패드부 상에 형성된 상기 보호층을 제거하는 경우, 상기 보호층 두께 이상 에칭되는 발광표시장치의 제조방법.

**청구항 8.**

제1항 또는 제3항에 있어서,

상기 보호층을 제거한 다음 세정단계를 더 포함하는 발광표시장치의 제조방법.


**청구항 9.**

제8항에 있어서,


상기 세정단계에서, 탈이온수, 알코올계 세정액 및 중성세제 중 적어도 하나를 포함하는 세정액을 사용하는 발광표시장치의 제조방법.

**도면**


**도면1**




도면2




도면3




도면4a




도면4b




도면4c




도면4d




도면5a




도면5b



도면6a



도면6b



专利名称(译)	发光显示装置的制造方法		
公开(公告)号	<a href="#">KR1020060104531A</a>	公开(公告)日	2006-10-09
申请号	KR1020050026768	申请日	2005-03-30
申请(专利权)人(译)	三星SD眼有限公司		
当前申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	LEE KWAN HEE		
发明人	LEE KWAN HEE		
IPC分类号	H05B33/10 H01L51/50 H05B33/04 H05B33/06		
CPC分类号	H01L51/5237 H01L27/3276 H01L51/5253 H01L27/3248		
代理人(译)	SHIN , YOUNG MOO		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

本发明涉及一种发光显示装置的制造方法，该发光显示装置包括在基板和显示面板上形成有至少一个与显示面板电连接的端子的焊盘部分。该发光显示装置的制造方法包括在显示面板和端子上暴露薄膜晶体管的步骤，在形成包括至少一个的发光装置的过程中，利用薄膜晶体管去除形成的保护层。第一电极层，与发光层电连接的第二电极层，在发光器件的第二电极层上部和焊盘部分的上部形成保护层的步骤，以及台阶将显示面板焊接在保护层上部和至少焊盘部分中。因此，可以容易地去除由在没有单独的掩模或无机材料的焊盘部分上形成的有机化合物组成的保护层。

