



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2011-0123984
(43) 공개일자 2011년11월16일

(51) Int. Cl.

G09G 3/30 (2006.01) *H01L 51/52* (2006.01)
H05B 33/12 (2006.01)

(21) 출원번호 10-2010-0043503

(22) 출원일자 2010년05월10일
심사청구일자 2010년05월10일

(71) 출원인

삼성모바일디스플레이주식회사
경기도 용인시 기흥구 농서동 산24번지

(72) 발명자

박동욱
경기도 용인시 기흥구 농서동 산24번지
임기주
경기도 용인시 기흥구 농서동 산24번지
(뒷면에 계속)

(74) 대리인

신영무


전체 청구항 수 : 총 26 항

(54) 평판 표시 장치의 화소 회로 및 그의 구동 방법

(57) 요약

본 발명은 평판 표시 장치의 화소 회로 및 그의 구동 방법에 관한 것으로, 화소 회로는 제 1 게이트가 스캔 라인에 연결되고 드레인이 데이터 라인에 연결된 제 1 트랜지스터, 제 1 게이트가 제 1 트랜지스터의 소스에 연결되고 드레인이 제 1 전원전압에 연결된 제 2 트랜지스터, 제 2 트랜지스터의 제 1 게이트 및 소스 사이에 연결된 캐패시터, 그리고 제 2 트랜지스터의 소스 및 제 2 전원전압 사이에 연결된 유기전계발광 다이오드를 포함하며, 제 1 및 제 2 트랜지스터의 제 2 게이트가 제어신호 라인에 공통으로 연결된다. 제어신호 라인을 통해 제 1 및 제 2 트랜지스터의 제 2 게이트로 소정 전압 레벨의 제어신호를 인가함으로써 제 1 및 제 2 트랜지스터의 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다.

대표도 - 도1



(72) 발명자

김기옥

경기도 용인시 기흥구 농서동 산24번지

모연곤

경기도 용인시 기흥구 농서동 산24번지

양희원

경기도 용인시 기흥구 농서동 산24번지

특허청구의 범위

청구항 1

제 1 게이트가 스캔 라인에 연결되고, 드레인이 데이터 라인에 연결된 제 1 트랜지스터;
 제 1 게이트가 상기 제 1 트랜지스터의 소스에 연결되고, 드레인이 제 1 전원전압에 연결된 제 2 트랜지스터;
 상기 제 2 트랜지스터의 제 1 게이트 및 소스 사이에 연결된 캐패시터; 및
 상기 제 2 트랜지스터의 소스 및 제 2 전원전압 사이에 연결된 유기전계발광 다이오드를 포함하며,
 상기 제 1 및 제 2 트랜지스터의 제 2 게이트가 제어신호 라인에 공통으로 연결된 평판 표시 장치의 화소 회로.

청구항 2

제 1 항에 있어서, 상기 제 1 및 제 2 트랜지스터는 기판 상에 형성된 상기 제 1 게이트;
 상기 제 1 게이트를 포함하는 상부에 형성된 제 1 절연층;
 상기 제 1 게이트를 포함하는 상기 제 1 절연층 상에 산화물 반도체로 형성된 활성층;
 상기 활성층 상에 형성된 제 2 절연층;
 상기 제 2 절연층 상에 상기 활성층과 연결되도록 형성된 상기 소스 및 드레인; 및
 상기 소스 및 드레인 사이의 상기 제 2 절연층 상에 형성된 제 2 게이트를 포함하는 평판 표시 장치의 화소 회로.

청구항 3

제 2 항에 있어서, 상기 제 2 절연층이 상기 활성층을 포함하는 상부에 형성되고, 상기 소스 및 드레인이 상기 제 2 절연층에 형성된 콘택홀을 통해 상기 활성층에 연결된 평판 표시 장치의 화소 회로.

청구항 4

제 2 항에 있어서, 상기 제 2 게이트가 상기 제 1 게이트와 중첩되도록 형성된 평판 표시 장치의 화소 회로.

청구항 5

제 2 항에 있어서, 상기 산화물 반도체가 산화아연(ZnO)을 포함하는 평판 표시 장치의 화소 회로.

청구항 6

제 5 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스탠듐(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 평판 표시 장치의 화소 회로.

청구항 7

제 1 항에 있어서, 상기 제어신호 라인에 인가되는 제어신호의 전압 레벨에 의해 상기 제 1 및 제 2 트랜지스터의 문턱전압이 조절되는 평판 표시 장치의 화소 회로.

청구항 8

제 1 게이트가 스캔 라인에 연결되고, 드레인이 데이터 라인에 연결된 제 1 트랜지스터;
 제 1 게이트가 상기 제 1 트랜지스터의 소스에 연결된 제 2 트랜지스터;
 제 1 게이트가 제 1 제어신호 라인에 연결되고, 드레인이 제 1 전원전압에 연결되며, 소스가 상기 제 2 트랜지스터의 드레인에 연결된 제 3 트랜지스터;
 상기 제 2 트랜지스터의 제 1 게이트 및 소스 사이에 연결된 캐패시터; 및

상기 제 2 트랜지스터의 소스 및 제 2 전원전압 사이에 연결된 유기전계발광 다이오드를 포함하며,
상기 제 1 내지 제 3 트랜지스터의 제 2 게이트가 제 2 제어신호 라인에 공통으로 연결된 평판 표시 장치의 화소 회로.

청구항 9

제 8 항에 있어서, 상기 제 1 내지 제 3 트랜지스터는 기판 상에 형성된 상기 제 1 게이트;
상기 제 1 게이트를 포함하는 상부에 형성된 제 1 절연층;
상기 제 1 게이트를 포함하는 상기 제 1 절연층 상에 산화물 반도체로 형성된 활성층;
상기 활성층 상에 형성된 제 2 절연층;
상기 제 2 절연층 상에 상기 활성층과 연결되도록 형성된 상기 소스 및 드레인; 및
상기 소스 및 드레인 사이의 상기 제 2 절연층 상에 형성된 제 2 게이트를 포함하는 평판 표시 장치의 화소 회로.

청구항 10

제 9 항에 있어서, 상기 제 2 절연층이 상기 활성층을 포함하는 상부에 형성되고, 상기 소스 및 드레인이 상기 제 2 절연층에 형성된 콘택홀을 통해 상기 활성층에 연결된 평판 표시 장치의 화소 회로.

청구항 11

제 9 항에 있어서, 상기 제 2 게이트가 상기 제 1 게이트와 중첩되도록 형성된 평판 표시 장치의 화소 회로.

청구항 12

제 9 항에 있어서, 상기 산화물 반도체가 산화아연(ZnO)을 포함하는 평판 표시 장치의 화소 회로.

청구항 13

제 12 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 평판 표시 장치의 화소 회로.

청구항 14

제 8 항에 있어서, 상기 제 1 제어신호 라인에 인가되는 제어신호에 의해 상기 유기전계발광 소자의 발광 시간이 제어되는 평판 표시 장치의 화소 회로.

청구항 15

제 8 항에 있어서, 상기 제 2 제어신호 라인에 인가되는 제어신호의 전압 레벨에 의해 상기 제 1 내지 제 3 트랜지스터의 문턱전압이 조절되는 평판 표시 장치의 화소 회로.

청구항 16

제 1 트랜지스터가 제 1 게이트로 입력되는 스캔 신호에 따라 드레인의 데이터 전압을 소스로 전달하는 단계;
상기 데이터 전압에 의해 캐패시터가 충전되는 단계;
제 2 트랜지스터가 제 1 게이트로 입력되는 상기 캐패시터의 충전 전위에 따라 상기 데이터 전압에 대응하는 전류를 구동하는 단계;
상기 데이터 전압에 대응하는 전류에 의해 유기전계발광 다이오드가 발광하는 단계; 및
상기 제 1 및 제 2 트랜지스터의 제 2 게이트로 제어신호를 인가하여 상기 제 1 및 제 2 트랜지스터의 문턱전압을 조절하는 단계를 포함하는 평판 표시 장치의 화소 회로 구동 방법.

청구항 17

제 16 항에 있어서, 상기 제어신호의 전압 레벨을 조절하여 상기 제 1 및 제 2 트랜지스터의 문턱전압을 조절하는 평판 표시 장치의 화소 회로 구동 방법.

청구항 18

제 17 항에 있어서, 상기 제 1 및 제 2 트랜지스터의 문턱전압을 측정하는 단계; 및 상기 측정된 문턱전압에 따라 문턱전압의 변화량에 대응하는 전압 레벨의 제어신호를 생성하는 단계를 더 포함하는 평판 표시 장치의 화소 회로 구동 방법.

청구항 19

제 16 항에 있어서, 상기 제어신호를 인가하여 상기 제 1 및 제 2 트랜지스터의 문턱전압을 조절하는 단계는 상기 표시 장치의 사용 시간에 따라 또는 상기 표시 장치를 켜 때마다 실행하는 평판 표시 장치의 화소 회로 구동 방법.

청구항 20

제 1 게이트가 스캔 라인에 연결되고, 드레인이 데이터 라인에 연결된 트랜지스터;
상기 트랜지스터의 소스 및 공통 단자 사이에 연결된 캐패시터; 및
상기 캐패시터에 병렬로 연결된 액정 소자를 포함하며,
상기 트랜지스터의 제 2 게이트가 제어신호 라인에 연결된 평판 표시 장치의 화소 회로.

청구항 21

제 20 항에 있어서, 상기 트랜지스터는 기판 상에 형성된 상기 제 1 게이트;
상기 제 1 게이트를 포함하는 상부에 형성된 제 1 절연층;
상기 제 1 게이트를 포함하는 상기 제 1 절연층 상에 산화물 반도체로 형성된 활성층;
상기 활성층 상에 형성된 제 2 절연층;
상기 제 2 절연층 상에 상기 활성층과 연결되도록 형성된 상기 소스 및 드레인; 및
상기 소스 및 드레인 사이의 상기 제 2 절연층 상에 형성된 제 2 게이트를 포함하는 평판 표시 장치의 화소 회로.

청구항 22

제 21 항에 있어서, 상기 제 2 절연층이 상기 활성층을 포함하는 상부에 형성되고, 상기 소스 및 드레인이 상기 제 2 절연층에 형성된 콘택홀을 통해 상기 활성층에 연결된 평판 표시 장치의 화소 회로.

청구항 23

제 21 항에 있어서, 상기 제 2 게이트가 상기 제 1 게이트와 중첩되도록 형성된 평판 표시 장치의 화소 회로.

청구항 24

제 21 항에 있어서, 상기 산화물 반도체가 산화아연(ZnO)을 포함하는 평판 표시 장치의 화소 회로.

청구항 25

제 24 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 평판 표시 장치의 화소 회로.

청구항 26

제 20 항에 있어서, 상기 제어신호 라인에 인가되는 제어신호의 전압 레벨에 의해 상기 트랜지스터의 문턱전압이 조절되는 평판 표시 장치의 화소 회로.

명세서

기술분야

[0001] 본 발명은 평판 표시 장치의 화소 회로 및 그의 구동 방법에 관한 것으로, 보다 상세하게는 이중 게이트 구조의 산화물 박막 트랜지스터로 구성되는 평판 표시 장치의 화소 회로 및 그의 구동 방법에 관한 것이다.

배경기술

[0002] 박막 트랜지스터(Thin Film Transistor)는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 채널 영역과 중첩되며 게이트 절연막에 의해 활성층과 절연되는 게이트 전극으로 이루어진다.

[0003] 이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성된다. 그런데 활성층이 비정질 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다.

[0004] 또한, 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.

[0005] 이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.

[0006] 일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 하는 박막 트랜지스터가 개시되어 있다.

[0007] 산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 저온에서 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.

[0008] 그러나 산화물 반도체를 활성층으로 하는 박막 트랜지스터(이하, 산화물 박막 트랜지스터라 한다)는 구조 및 공정 조건에 따라 전기적 특성이 쉽게 변화되기 때문에 신뢰성이 낮은 문제점이 있다. 특히, 정전압 또는 정전류 구동시 전류 특성이 저하되어 문턱전압(threshold voltage)이 변화됨으로써 전기적 특성이 저하된다.

[0009] 그러므로 산화물 박막 트랜지스터를 이용하여 액정 표시 장치(Liquid Crystal Display Device)나 유기전계발광 표시 장치(Organic Light Emitting Display Device)와 같은 평판 표시 장치의 화소 회로나 구동 회로를 구성하면 불균일한 문턱전압으로 인해 화질 및 성능이 저하되는 문제점이 있다.

발명의 내용

해결하려는 과제

[0010] 본 발명의 목적은 산화물 박막 트랜지스터의 문턱전압이 일정하게 유지될 수 있는 평판 표시 장치의 화소 회로 및 그의 구동 방법을 제공하는 데 있다.

[0011] 본 발명의 다른 목적은 화질 및 성능 저하가 방지될 수 있는 평판 표시 장치의 화소 회로 및 그의 구동 방법을 제공하는 데 있다.

과제의 해결 수단

[0012] 상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 평판 표시 장치의 화소 회로는 제 1 게이트가 스캔 라인에 연결되고, 드레인이 데이터 라인에 연결된 제 1 트랜지스터; 제 1 게이트가 상기 제 1 트랜지스터의 소스에 연결되고, 드레인이 제 1 전원전압에 연결된 제 2 트랜지스터; 상기 제 2 트랜지스터의 제 1 게이트 및 소스 사이에 연결된 캐패시터; 및 상기 제 2 트랜지스터의 소스 및 제 2 전원전압 사이에 연결된 유기전계발광 다이오드를 포함하며, 상기 제 1 및 제 2 트랜지스터의 제 2 게이트가 제어신호 라인에 공통으로 연결된다.

[0013] 상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 평판 표시 장치의 화소 회로는 제 1 게이트가 스캔 라인에 연결되고, 드레인이 데이터 라인에 연결된 제 1 트랜지스터; 제 1 게이트가 상기 제 1 트랜지스터의

소스에 연결된 제 2 트랜지스터; 제 1 게이트가 제 1 제어신호 라인에 연결되고, 드레인이 제 1 전원전압에 연결되며, 소스가 상기 제 2 트랜지스터의 드레인에 연결된 제 3 트랜지스터; 상기 제 2 트랜지스터의 제 1 게이트 및 소스 사이에 연결된 캐패시터; 및 상기 제 2 트랜지스터의 소스 및 제 2 전원전압 사이에 연결된 유기전계발광 다이오드를 포함하며, 상기 제 1 내지 제 3 트랜지스터의 제 2 게이트가 제 2 제어신호 라인에 공통으로 연결된다.

[0014] 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 평판 표시 장치의 화소 회로는 제 1 게이트가 스캔 라인에 연결되고, 드레인이 데이터 라인에 연결된 트랜지스터; 상기 트랜지스터의 소스 및 공통 단자 사이에 연결된 캐패시터; 및 상기 캐패시터에 별도로 연결된 액정 소자를 포함하며, 상기 트랜지스터의 제 2 게이트가 제어신호 라인에 연결된다.

[0015] 또한, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 평판 표시 장치의 화소 회로의 구동 방법은 제 1 트랜지스터가 제 1 게이트로 입력되는 스캔 신호에 따라 드레인의 데이터 전압을 소스로 전달하는 단계; 상기 데이터 전압에 의해 캐패시터가 충전되는 단계; 제 2 트랜지스터가 제 1 게이트로 입력되는 상기 캐패시터의 충전 전위에 따라 상기 데이터 전압에 대응하는 전류를 구동하는 단계; 상기 데이터 전압에 대응하는 전류에 의해 유기전계발광 다이오드가 발광하는 단계; 및 상기 제 1 및 제 2 트랜지스터의 제 2 게이트로 제어신호를 인가하여 상기 제 1 및 제 2 트랜지스터의 문턱전압을 조절하는 단계를 포함한다.

[0016] 상기 트랜지스터는 기판 상에 형성된 상기 제 1 게이트; 상기 제 1 게이트를 포함하는 상부에 형성된 제 1 절연층; 상기 제 1 게이트를 포함하는 상기 제 1 절연층 상에 산화물 반도체로 형성된 활성층; 상기 활성층 상에 형성된 제 2 절연층; 상기 제 2 절연층 상에 상기 활성층과 연결되도록 형성된 상기 소스 및 드레인; 및 상기 소스 및 드레인 사이의 상기 제 2 절연층 상에 형성된 제 2 게이트를 포함한다.

발명의 효과

[0017] 본 발명에 따른 평판 표시 장치의 화소 회로는 이중 게이트 구조의 산화물 박막 트랜지스터로 구성된다. 활성층의 양측에 배치되는 두 개의 게이트에 인가되는 바이어스 전압에 의해 활성층의 양면에 채널이 형성되기 때문에 종래의 박막 트랜지스터에 비해 전류(on current) 특성이 향상될 수 있으며, 바이어스 전압의 레벨을 조절하면 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다.

[0018] 산화물 박막 트랜지스터는 공정 조건이나 시간의 경과에 따라 문턱전압이 변화되는 문제점이 있다. 문턱전압의 변화에 따라, 시간의 경과에 따라 또는 소정의 실험을 통해 만들어진 전압 테이블에 따라 하나의 게이트에 공통으로 연결된 제어신호 라인으로 소정 전압 레벨의 제어신호를 인가함으로써 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다. 문턱전압이 일정하게 유지되어 발광소자를 통해 일정한 전류가 흐르게 됨으로써 높은 계조의 표현이 용이해지고 화질 및 성능 저하가 방지될 수 있다.

도면의 간단한 설명

[0019] 도 1은 본 발명에 일 실시예에 따른 평판 표시 장치의 화소 회로를 설명하기 위한 회로도.

도 2는 본 발명에 적용되는 이중 게이트 구조의 산화물 박막 트랜지스터를 설명하기 위한 단면도.

도 3은 게이트 전압(V_G)에 따른 드레인 전류(I_D)의 변화(transfer curve)를 도시한 그래프.

도 4는 제 2 게이트로 인가되는 제어신호의 전압 레벨에 따른 문턱전압의 변화를 도시한 그래프.

도 5 내지 도 7은 본 발명의 다른 실시예에 따른 평판 표시 장치의 화소 회로를 설명하기 위한 회로도.

발명을 실시하기 위한 구체적인 내용

[0020] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.

[0021] 도 1은 본 발명에 따른 평판 표시 장치의 화소 회로를 설명하기 위한 회로도이다. 유기전계발광 표시 장치에 적용되는 화소 회로의 일 실시예를 도시한다.

[0022] 유기전계발광 표시 장치는 복수의 주사 라인 및 데이터 라인 사이에 화소를 구성하는 유기전계발광 다이오드가 매트릭스 방식으로 연결되며, 각 화소를 구동하는 화소 회로는 데이터 신호를 전달하기 위한 스위칭

트랜지스터, 데이터 신호에 따라 유기전계발광 다이오드를 구동시키기 위한 구동 트랜지스터 및 데이터 전압을 유지시키기 위한 캐패시터를 포함한다.

[0023] 도 1을 참조하면, 제 1 트랜지스터(T1)는 제 1 게이트(G1)가 스캔 라인(SCAN)에 연결되고, 드레인(D)이 데이터 라인(DATA)에 연결된다. 제 2 트랜지스터(T2)는 제 1 게이트(G1)가 제 1 트랜지스터(T1)의 소스(S)에 연결되고, 드레인(D)이 제 1 전원전압(ELVDD)에 연결된다. 제 2 트랜지스터(T2)의 제 1 게이트(G1) 및 소스(S) 사이에는 캐패시터(C1)가 연결되고, 제 2 트랜지스터(T2)의 소스(S) 및 제 2 전원전압(ELVSS) 사이에는 유기전계발광 다이오드(EL1)가 연결된다. 그리고 제 1 및 제 2 트랜지스터(T1 및 T2)의 제 2 게이트(G2)는 제어신호 라인(CONT)에 공동으로 연결된다.

[0024] 상기 제 1 및 제 2 트랜지스터(T1 및 T2)는 이중 게이트 구조의 산화물 박막 트랜지스터로 구성된다. 도 2는 본 발명에 적용되는 이중 게이트 구조의 산화물 박막 트랜지스터를 설명하기 위한 단면도이다.

[0025] 도 2를 참조하면, 이중 게이트 구조의 산화물 박막 트랜지스터(T)는 제 1 게이트(G1), 제 1 절연층(30)에 의해 제 1 게이트(G1)와 절연되는 활성층(A), 제 2 절연층(40)에 의해 활성층(A)과 절연되는 제 2 게이트(G2) 및 소스 및 드레인 영역의 활성층(A)에 연결된 소스(S) 및 드레인(D)을 포함한다.

[0026] 보다 상세하게는, 기판(10) 상에 베퍼층(20)이 형성되고, 베퍼층(20) 상에 제 1 게이트(G1)가 형성된다. 제 1 게이트(G1)를 포함하는 상부에는 제 1 절연층(30)이 형성되고, 제 1 게이트(G1)를 포함하는 제 1 절연층(30) 상에는 산화물 반도체로 활성층(A)이 형성된다. 활성층(A)은 채널 영역, 소스 영역 및 드레인 영역을 포함하며, 채널 영역이 제 1 게이트(G1)와 중첩되도록 배치된다. 산화물 반도체로는 산화아연(ZnO)이 사용될 수 있으며, 산화아연(ZnO)에는 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑될 수 있다.

[0027] 또한, 활성층(A)을 포함하는 상부에는 제 2 절연층(40)이 형성되고, 제 2 절연층(40) 상에는 소스 및 드레인 영역의 활성층(A)과 연결되는 소스(S) 및 드레인(D)과, 소스(S) 및 드레인(D) 사이에 배치되는 제 2 게이트(G2)가 형성된다. 소스(S) 및 드레인(D)은 제 2 절연층(40)에 형성된 콘택홀을 통해 소스 및 드레인 영역의 활성층(A)에 연결되고, 제 2 게이트(G2)와 소정 거리 이격된다. 제 2 게이트(G2)는 제 1 게이트(G1)와 일부 또는 전부 중첩될 수 있다.

[0028] 하나의 게이트만을 구비하는 종래의 박막 트랜지스터는 게이트에 바이어스 전압이 인가되면 게이트와 인접하는 활성층의 일면에만 채널이 형성되지만, 본 발명에 적용되는 산화물 박막 트랜지스터(T)는 제 1 게이트(G1) 및 제 2 게이트(G2)와 인접하는 활성층(A)의 양면에 채널이 형성되기 때문에 전류(on current) 특성이 종래 박막 트랜지스터에 비해 향상될 수 있다.

[0029] 도 3은 게이트 전압(V_g)에 따른 드레인 전류(I_D)의 변화(transfer curve)를 도시한 그래프이다. 종래의 박막 트랜지스터(점선 A)에 비해 본 발명의 산화물 박막 트랜지스터(실선 B)가 향상된 문턱전압 특성을 가지는 것으로 측정되었다. 또한, 제 2 게이트(G2)에 인가되는 바이어스 전압(V_g)의 레벨을 조절하면 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다.

[0030] 따라서 도 1을 참조하면, 상기 화소 회로는 다음과 같이 동작된다.

[0031] 선택된 스캔 라인(SCAN)을 통해 스캔 신호가 제공되고, 데이터 라인(DATA)을 통해 데이터 전압이 제공되면, 제 1 트랜지스터(T1)는 제 1 게이트(G1)로 입력되는 스캔 신호에 따라 드레인(D)의 데이터 전압을 소스(S)로 전달한다. 상기 데이터 전압에 의해 캐패시터(C1)가 충전되고, 제 2 트랜지스터(T2)는 제 1 게이트(G1)로 입력되는 캐패시터(C1)의 충전 전위에 따라 상기 데이터 전압에 대응하는 전류를 구동한다. 상기 데이터 전압에 대응하는 전류에 의해 유기전계발광 다이오드(EL1)가 발광된다.

[0032] 이와 같은 과정에서 제 1 및 제 2 트랜지스터(T1 및 T2)의 문턱전압이 변화되면 제어신호 라인(CONT)을 통해 제 1 및 제 2 트랜지스터(T1 및 T2)의 제 2 게이트(G2)로 제어신호를 인가한다. 제어신호는 문턱전압이 변화량에 따라, 시간의 경과에 따라 또는 소정의 실험을 통해 만들어진 전압 테이블에 따라 제공될 수 있다. 제어신호 라인(CONT)을 통해 제 1 및 제 2 트랜지스터(T1 및 T2)의 제 2 게이트(G2)로 소정 전압 레벨의 제어신호를 인가함으로써 제 1 및 제 2 트랜지스터(T1 및 T2)의 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다. 따라서 제 1 및 제 2 트랜지스터(T1 및 T2)의 문턱전압이 항상 일정하게 유지되어 유기전계발광 다이오드(EL1)를 통해 일정한 전류가 흐르게 됨으로써 높은 계조의 표현이 용이해지고 화질 및 성능 저하가 방지될 수 있다.

[0033] 도 4는 제 2 게이트(G2)로 인가되는 제어신호의 전압 레벨에 따른 문턱전압의 변화를 도시한 그래프이다. 제 2

게이트(G2)로 인가되는 제어신호를 +50V에서 -15V로 변화시킴에 따라 문턱전압이 양(+)의 전압으로 변화됨을 알 수 있다.

[0034] 예를 들어, 제 2 게이트(G2)로 인가되는 제어신호의 전압 레벨이 -10V일 때 문턱전압은 약 +10V가 된다. 따라서 이러한 결과를 기초로 하여 문턱전압을 원하는 레벨로 조절할 수 있다.

[0035] 일 예로서, 표시 장치를 제조한 후 문턱전압을 측정한 결과 음(-) 전압의 문턱전압이 측정되었다면 음(-)의 소정 전압을 갖는 제어신호를 제 2 게이트(G2)로 인가하여 문턱전압을 양(+)의 전압으로 조절할 수 있다.

[0036] 또는, 표시 장치의 사용 시간에 따라 문턱전압을 측정하고, 측정된 결과에 따라 문턱전압의 변화량에 대응하는 전압 레벨의 제어신호를 제 2 게이트(G2)로 인가하여 문턱전압을 원하는 레벨로 조절할 수 있다.

[0037] 또는, 표시 장치를 켜 때마다 즉, 표시 장치를 온(on)시킬 때마다 문턱전압을 측정하고, 측정된 결과에 따라 문턱전압의 변화량에 대응하는 전압 레벨의 제어신호를 제 2 게이트(G2)로 인가하여 문턱전압을 원하는 레벨로 조절할 수 있다.

[0038] 문턱전압의 변화량에 대응하는 전압 레벨의 제어신호를 산출하는 일 실시예로서, 먼저, 원하는 레벨의 문턱전압을 제 1 게이트(G1)에 인가하고, 드레인(D)을 통해 흐르는 전류값(I_D)을 검출한다. 이 때 일정 레벨 이상의 전류값이 검출될 경우 문턱전압이 음(-)의 전압으로 변화되었다는 의미이므로 음(-)의 소정 전압(예를 들어, -1V)을 갖는 제어신호를 제 2 게이트(G2)로 인가한다. 드레인(D)을 통해 흐르는 전류값(I_D)이 일정 레벨 이하가 될 때까지 이와 같은 과정을 반복한다.

[0039] 상기 제어신호를 산출하는 실시예 및 문턱전압을 조절하는 실시예는 본 발명의 이해를 돋기 위한 것으로, 문턱전압을 검출하고, 검출된 결과에 따라 제어신호의 전압 레벨을 조절하여 문턱전압을 원하는 레벨로 조절하는 본 발명의 기술범위 내에서 다양하게 실시될 수 있음을 물론이다.

[0040] 도 5는 본 발명에 따른 평판 표시 장치의 화소 회로를 설명하기 위한 회로도이다. 유기전계발광 표시 장치에 적용되는 화소 회로의 다른 실시예를 도시한다.

[0041] 도 5를 참조하면, 제 1 트랜지스터(T11)는 제 1 게이트(G1)가 스캔 라인(SCAN)에 연결되고, 드레인(D)이 데이터라인(DATA)에 연결된다. 제 2 트랜지스터(T12)는 제 1 게이트(G1)가 제 1 트랜지스터(T11)의 소스(S)에 연결된다. 제 3 트랜지스터(T13)는 제 1 게이트(G1)가 제 1 제어신호 라인(EM)에 연결되고, 드레인(D)이 제 1 전원전압(ELVDD)에 연결되며, 소스(S)가 제 2 트랜지스터(T12)의 드레인(D)에 연결된다. 제 2 트랜지스터(T12)의 제 1 게이트(G1) 및 소스(S) 사이에는 캐패시터(C11)가 연결되고, 제 2 트랜지스터(T12)의 소스(S) 및 제 2 전원전압(ELVSS) 사이에는 유기전계발광 다이오드(EL11)가 연결된다. 그리고 제 1 내지 제 3 트랜지스터(T11 내지 T13)의 제 2 게이트(G2)는 제 2 제어신호 라인(CONT)에 공통으로 연결된다.

[0042] 상기 제 1 내지 제 3 트랜지스터(T11 내지 T13)는 도 2를 통해 설명한 이중 게이트 구조의 산화물 박막 트랜지스터로 구성된다.

[0043] 본 실시예의 화소 회로는 도 1의 화소 회로와 동일하게 동작하지만, 제 1 제어신호 라인(EM)을 통해 제 1 게이트(G1)로 인가되는 제어신호에 따라 제 3 트랜지스터(T13)가 턴온되기 때문에 유기전계발광 다이오드(EL11)의 발광 시간이 제어될 수 있다.

[0044] 또한, 제 1 내지 제 3 트랜지스터(T11 내지 T13)의 문턱전압이 변화되면 제 2 제어신호 라인(CONT)을 통해 제 1 내지 제 3 트랜지스터(T11 내지 T13)의 제 2 게이트(G2)로 제어신호를 인가한다. 제어신호는 문턱전압이 변화량에 따라, 시간의 경과에 따라 또는 소정의 실험을 통해 만들어진 전압 테이블에 따라 제공될 수 있다. 제 2 제어신호 라인(CONT)을 통해 제 1 내지 제 3 트랜지스터(T11 내지 T13)의 제 2 게이트(G2)로 소정 전압 레벨의 제어신호를 인가함으로써 제 1 내지 제 3 트랜지스터(T11 내지 T13)의 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다. 따라서 제 1 내지 제 3 트랜지스터(T11 내지 T13)의 문턱전압이 항상 일정하게 유지되어 유기전계발광 다이오드(EL11)를 통해 일정한 전류가 흐르게 됨으로써 높은 계조의 표현이 용이해지고 화질 및 성능 저하가 방지될 수 있다.

[0045] 도 6은 본 발명에 따른 평판 표시 장치의 화소 회로를 설명하기 위한 회로도이다. 유기전계발광 표시 장치에 적용되는 화소 회로의 또 다른 실시예를 도시한다.

[0046] 도 6을 참조하면, 제 1 트랜지스터(T21)는 제 1 게이트(G1)가 스캔 라인(SCAN [n])에 연결되고, 드레인(D)이 데이터라인(DATA)에 연결되며, 소스(S)가 노드(N21)에 연결된다. 제 2 트랜지스터(T22)는 제 1 게이트(G1)가 노

드(N22)에 연결되고, 드레인(D)이 노드(N23)에 연결된다. 제 3 트랜지스터(T23)는 제 1 게이트(G1)가 제 1 제어 신호 라인(EM)에 연결되고, 드레인(D)이 제 1 전원전압(ELVDD)에 연결되며, 소스(S)가 노드(N23)에 연결된다. 제 4 트랜지스터(T24)는 제 1 게이트(G1)가 상기 스캔 라인(SCAN [n]) 이전의 스캔 라인(SCAN [n-1])에 연결되고, 드레인(D)이 노드(N22)에 연결되며, 소스(S)가 노드(N23)에 연결된다. 제 5 트랜지스터(T25)는 제 1 게이트(G1)가 상기 스캔 라인(SCAN [n-1])에 연결되고, 드레인(D)이 기준전압(Vref)에 연결되며, 소스(S)가 노드(N21)에 연결된다. 노드(N21) 및 제 2 트랜지스터(T22)의 소스(S) 사이에는 캐패시터(C21)가 연결되고, 노드(N21) 및 노드(N22) 사이에는 캐패시터(C22)가 연결된다. 제 2 트랜지스터(T22)의 소스(S) 및 제 2 전원전압(ELVSS) 사이에는 유기전계발광 다이오드(EL21)가 연결된다. 그리고 제 1 내지 제 5 트랜지스터(T21 내지 T25)의 제 2 게이트(G2)는 제 2 제어신호 라인(CONT)에 공통으로 연결된다.

[0047] 상기 제 1 내지 제 5 트랜지스터(T21 내지 T25)는 도 2를 통해 설명한 이중 게이트 구조의 산화물 박막 트랜지스터로 구성된다.

[0048] 본 실시예의 화소 회로는 도 5의 화소 회로와 동일하게 동작하지만, 상기 스캔 라인(SCAN [n]) 이전의 스캔 라인(SCAN [n-1])을 통해 제공되는 스캔 신호에 의해 제 4 및 제 5 트랜지스터(T24 및 T25)가 턴온되기 때문에 노드(N21)가 기준전압(Vref)으로 유지됨으로써 전압 강하(IR drop)가 보상되고, 제 2 트랜지스터(T22)가 다이오드로 동작됨으로써 제 2 트랜지스터(T22)의 문턱전압이 보상되어 유기전계발광 다이오드(EL21)의 휘도가 저하되거나 불균일해지는 현상이 방지될 수 있다.

[0049] 또한, 제 1 내지 제 5 트랜지스터(T21 내지 T25)의 문턱전압이 변화되면 제 2 제어신호 라인(CONT)을 통해 제 1 내지 제 5 트랜지스터(T21 내지 T25)의 제 2 게이트(G2)로 제어신호를 인가한다. 제어신호는 문턱전압이 변화량에 따라, 시간의 경과에 따라 또는 소정의 실험을 통해 만들어진 전압 테이블에 따라 제공될 수 있다. 제 2 제어신호 라인(CONT)을 통해 제 1 내지 제 5 트랜지스터(T21 내지 T25)의 제 2 게이트(G2)로 소정 전압 레벨의 제어신호를 인가함으로써 제 1 내지 제 5 트랜지스터(T21 내지 T25)의 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다. 따라서 제 1 내지 제 5 트랜지스터(T21 내지 T25)의 문턱전압이 항상 일정하게 유지되어 유기전계발광 다이오드(EL21)를 통해 일정한 전류가 흐르게 됨으로써 높은 계조의 표현이 용이해지고 화질 및 성능 저하가 방지될 수 있다.

[0050] 도 7은 본 발명에 따른 평판 표시 장치의 화소 회로를 설명하기 위한 회로도이다. 액정 표시 장치에 적용되는 화소 회로의 일 실시예를 도시한다.

[0051] 액정 표시 장치는 서로 교차되도록 배열된 복수의 주사 라인 및 데이터 라인에 의해 화소가 정의되고, 각 화소를 구동하는 화소 회로는 데이터 신호를 전달하기 위한 스위칭 트랜지스터 및 데이터 전압을 유지시키기 위한 캐패시터를 포함한다.

[0052] 도 7을 참조하면, 트랜지스터(T31)는 제 1 게이트(G1)가 스캔 라인(SCAN)에 연결되고, 드레인(D)이 데이터 라인(DATA)에 연결된다. 트랜지스터(T31)의 소스(S) 및 공통 단자(VSS) 사이에는 캐패시터(C31) 및 액정 소자(Cl_c)가 병렬로 연결된다. 그리고 트랜지스터(T31)의 제 2 게이트(G2)는 제어신호 라인(CONT)에 연결된다.

[0053] 상기 트랜지스터(T31)는 도 2를 통해 설명한 이중 게이트 구조의 산화물 박막 트랜지스터로 구성된다.

[0054] 먼저, 선택된 스캔 라인(SCAN)을 통해 스캔 신호가 제공되고, 데이터 라인(DATA)을 통해 데이터 전압이 제공되면, 트랜지스터(T31)는 제 1 게이트(G1)로 입력되는 스캔 신호에 따라 드레인(D)의 데이터 전압을 소스(S)로 전달한다. 상기 데이터 전압에 의해 캐패시터(C31)가 충전되고, 캐패시터(C31)의 충전된 전압에 의해 액정 소자(Cl_c)가 동작하며, 캐패시터(C31)에 의해 액정 소자(Cl_c)의 동작 시간이 한 프레임 동안 유지된다. 액정 소자(Cl_c)는 트랜지스터(T31)의 소스(S)에 연결된 화소 전극 및 화소 전극과 대향하도록 배치된 공통 전극 사이의 액정을 등가적으로 표시하며, 액정의 배열에 의해 광 투과율이 제어됨으로써 화상을 표시한다.

[0055] 이와 같은 과정에서 트랜지스터(T31)의 문턱전압이 변화되면 제어신호 라인(CONT)을 통해 트랜지스터(T31)의 제 2 게이트(G2)로 제어신호를 인가한다. 제어신호는 문턱전압이 변화량에 따라, 시간의 경과에 따라 또는 소정의 실험을 통해 만들어진 전압 테이블에 따라 제공될 수 있다. 제어신호 라인(CONT)을 통해 트랜지스터(T31)의 제 2 게이트(G2)로 소정 전압 레벨의 제어신호를 인가함으로써 트랜지스터(T31)의 문턱전압을 원하는 레벨로 용이하게 조절할 수 있다. 따라서 트랜지스터(T31)의 문턱전압이 항상 일정하게 유지되어 액정 소자(Cl_c)의 동작이 일정하게 유지되어 화질 및 성능 저하가 방지될 수 있다.

[0056] 상기와 같이 도 1, 도 5, 도 6 및 도 7을 통해 본 발명에 따른 화소 회로의 실시예들을 설명하였으나, 필요에 따라 상기 화소 회로에 트랜지스터나 캐패시터를 연결하여 다양하게 변경할 수 있으며, 본 발명이 상기 실시예

에 한정되는 것은 아니다. 또한, 박막 트랜지스터(T)의 드레인(D) 및 소스(S)는 설명의 편의를 위해 도시한 것으로, 이에 한정되는 것은 아니다.

[0057]

이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.


부호의 설명

[0058]


10: 기판	20: 버퍼층
30: 제 1 절연층	40: 제 2 절연층
G1: 제 1 게이트	A: 활성층
S: 소스	D: 드레인
G2: 제 2 게이트	T: 산화물 박막 트랜지스터

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



专利名称(译)	平板显示装置的像素电路及其驱动方法		
公开(公告)号	KR1020110123984A	公开(公告)日	2011-11-16
申请号	KR1020100043503	申请日	2010-05-10
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三圣母工作显示有限公司		
当前申请(专利权)人(译)	三圣母工作显示有限公司		
[标]发明人	DONGWOOK PARK 박동욱 KIJU IM 임기주 KIWOOK KIM 김기욱 YEONGON MO 모연곤 HUIWON YANG 양희원		
发明人	박동욱 임기주 김기욱 모연곤 양희원		
IPC分类号	G09G3/30 H01L51/52 H05B33/12		
CPC分类号	G09G3/30 G09G5/00 G09G3/3233 G09G2300/0819 G09G2300/0842 G09G2300/0852 G09G2300/0861 G09G2320/0223 G09G2320/0295 G09G2320/043 G09G2320/048 H01L27/3276 H01L27/3288		
代理人(译)	SHIN , YOUNG MOO		
其他公开文献	KR101152575B1		
外部链接	Espacenet		

摘要(译)

本发明涉及一种像素电路和平板显示装置的驱动方法，所述像素电路包括第一晶体管和连接到该扫描线漏极连接到所述数据线的第一栅极，连接到所述第一晶体管的源极的第一栅极和连接在所述第一第二晶体管，所述第一栅极和连接到电源电压的第二晶体管的源极，和之间的漏极电容器连接在第一晶体管的源极和第二电源电压之间的有机发光二极管，以及第一和第二晶体管的第二栅极共同连接到控制信号线。通过控制信号线将预定电压电平的控制信号施加到第一和第二晶体管的第二栅极，可以容易地将第一和第二晶体管的阈值电压调节到所需的电平。

