



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2011-0011078
(43) 공개일자 2011년02월08일

(51) Int. Cl.

H01L 51/52 (2006.01) H05B 33/26 (2006.01)

H05B 33/28 (2006.01)

(21) 출원번호 10-2009-0068543

(22) 출원일자 2009년07월27일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 용산구 한강로3가 65-228

(72) 발명자

이세희

서울 강북구 수유4동 288-11 유림주택 201호

(74) 대리인

특허법인로얄


전체 청구항 수 : 총 10 항

(54) 유기전계발광표시장치와 이의 제조방법

(57) 요약

본 발명은, 트랜지스터들이 형성된 제1기판; 서브 픽셀들이 형성된 제2기판; 및 서브 픽셀들 내에 형성되고 서브 픽셀들에 포함된 상부전극들이 트랜지스터들의 소오스전극 또는 드레인전극에 전기적으로 연결되도록 돌출된 스페이서들을 포함하며, 서브 픽셀들은, 제2기판에 정의된 표시영역의 전면에 형성되며 두 개의 투명금속 사이에 위치하는 반투명금속을 포함하는 하부전극과, 하부전극의 일부를 서브 픽셀들의 영역별로 노출하는 개구영역들을 갖는 बैं크층과, 서브 픽셀들을 영역별로 노출하는 개구영역들 상에 형성된 유기 발광층들과, 서브 픽셀들의 영역별로 유기 발광층들 상에 형성된 상부전극들을 포함하는 유기전계발광표시장치를 제공한다.

대표도 - 도5



특허청구의 범위

청구항 1

트랜지스터들이 형성된 제1기판;

서브 픽셀들이 형성된 제2기판; 및

상기 서브 픽셀들 내에 형성되고 상기 서브 픽셀들에 포함된 상부전극들이 상기 트랜지스터들의 소오스전극 또는 드레인전극에 전기적으로 연결되도록 돌출된 스페이서들을 포함하며,

상기 서브 픽셀들은,

상기 제2기판에 정의된 표시영역의 전면에 형성되며 두 개의 투명금속 사이에 위치하는 반투명금속을 포함하는 하부전극과,

상기 하부전극의 일부를 상기 서브 픽셀들의 영역별로 노출하는 개구영역들을 갖는 बैं크층과,

상기 서브 픽셀들을 영역별로 노출하는 상기 개구영역들 상에 형성된 유기 발광층들과,

상기 서브 픽셀들의 영역별로 상기 유기 발광층들 상에 형성된 상기 상부전극들을 포함하는 유기전계발광표시장치.

청구항 2

제1항에 있어서,

상기 하부전극은,

ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중 어느 하나로 선택된 투명금속과,

은(Ag) 또는 은 합금을 포함하는 반투명금속으로 이루어진 것을 특징으로 하는 유기전계발광표시장치.

청구항 3

제1항에 있어서,

상기 하부전극은,

적색 서브 픽셀들, 녹색 서브 픽셀들 및 청색 서브 픽셀들 중 적어도 하나의 두께가 다르도록 형성된 것을 특징으로 하는 유기전계발광표시장치.

청구항 4

제1항에 있어서,

상기 서브 픽셀들은,

상기 बैं크층 상에 형성된 격벽들을 포함하며,

상기 상부전극들은 상기 격벽들에 의해 상기 서브 픽셀들의 영역별로 구분되어 형성된 것을 특징으로 하는 유기전계발광표시장치.

청구항 5

제1항에 있어서,

상기 서브 픽셀들은,

상기 बैं크층과 상기 하부전극 사이에 위치하는 버스전극들을 포함하는 유기전계발광표시장치.

청구항 6

제1항에 있어서,

상기 개구영역들의 면적은,

적색 서브 픽셀들, 녹색 서브 픽셀들 및 청색 서브 픽셀들 중 적어도 하나가 다른 것을 특징으로 하는 유기전계 발광표시장치.

청구항 7

제1항에 있어서,

상기 스페이서들은,

상기 बैं크층 상에 상기 서브 픽셀들의 영역별로 적어도 하나가 형성되는 것을 특징으로 하는 유기전계발광표시장치.

청구항 8

제1기판 상에 트랜지스터들을 형성하는 단계;

제2기판 상에 표시영역을 정의하고 두 개의 투명금속 사이에 위치하는 반투명금속을 포함하는 하부전극을 상기 정의된 표시영역의 전면에서 형성하는 단계;

상기 하부전극의 일부가 상기 서브 픽셀들의 영역별로 노출되도록 개구영역들을 갖는 बैं크층을 형성하는 단계;

상기 बैं크층 상에 상기 서브 픽셀들의 영역별로 적어도 하나씩 위치하도록 돌출된 스페이서들을 형성하는 단계;

상기 बैं크층 상에 상기 서브 픽셀들이 영역별로 구분되도록 격벽들을 형성하는 단계;

상기 서브 픽셀들을 영역별로 노출하는 상기 개구영역들 상에 유기 발광층들을 형성하는 단계;

상기 격벽들을 이용하여 상기 서브 픽셀들의 영역별로 구분되고 상기 스페이서들을 덮도록 상부전극들을 형성하는 단계; 및

상기 스페이서들을 덮도록 형성된 상부전극들이 상기 트랜지스터들의 소오스전극 또는 드레인전극에 전기적으로 연결되도록 상기 제1기판과 상기 제2기판을 합착 밀봉하는 단계를 포함하는 유기전계발광표시장치의 제조방법.

청구항 9

제8항에 있어서,

상기 하부전극은,

ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중 어느 하나로 선택된 투명금속과,

은(Ag) 또는 은 합금을 포함하는 반투명금속으로 이루어진 것을 특징으로 하는 유기전계발광표시장치의 제조방법.

청구항 10

제8항에 있어서,

상기 하부전극은,

적색 서브 픽셀들, 녹색 서브 픽셀들 및 청색 서브 픽셀들 중 적어도 하나의 두께가 다르도록 형성된 것을 특징으로 하는 유기전계발광표시장치의 제조방법.

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명의 실시예는 유기전계발광표시장치와 이의 제조방법에 관한 것이다.

배경 기술

[0002] 유기전계발광표시장치에 사용되는 유기전계발광소자는 기관 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자이다. 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.

[0003] 이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.

[0004] 종래 유기전계발광표시장치 중 일부는 트랜지스터와 유기 발광다이오드를 각각 제1기관과 제2기관에 형성하고 제1기관과 제2기관을 접착부재로 접착 밀봉한다. 이와 같은 구조는 제1기관 상에 형성된 트랜지스터와 제2기관 상에 위치하는 유기 발광다이오드 간의 전기적인 연결을 하기 위해 스페이서를 이용한다.

[0005] 한편, 이와 같이 제1기관과 제2기관으로 소자가 분리되어 형성된 유기전계발광표시장치는 제2기관 상에 형성된 애노드를 통해 빛을 방출시키는 전면발광 방식으로 형성된다. 그러나 이는 구조적 특성상 제1기관에 트랜지스터와 유기 발광다이오드가 위치하는 노말 형태의 전면발광 방식보다 색재현율 및 발광효율을 개선하기 어려운 문제가 있었다.

발명의 내용

해결 하고자하는 과제

[0006] 상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 패널의 색재현율 및 발광효율을 상승시킬 수 있는 유기전계발광표시장치와 이의 제조방법을 제공하는 것이다.

과제 해결수단

[0007] 상술한 과제 해결 수단으로 본 발명은, 트랜지스터들이 형성된 제1기관; 서브 픽셀들이 형성된 제2기관; 및 서브 픽셀들 내에 형성되고 서브 픽셀들에 포함된 상부전극들이 트랜지스터들의 소오스전극 또는 드레인전극에 전기적으로 연결되도록 돌출된 스페이서들을 포함하며, 서브 픽셀들은, 제2기관에 정의된 표시영역의 전면에 형성되며 두 개의 투명금속 사이에 위치하는 반투명금속을 포함하는 하부전극과, 하부전극의 일부를 서브 픽셀들의 영역별로 노출하는 개구영역들을 갖는 बैं크층과, 서브 픽셀들을 영역별로 노출하는 개구영역들 상에 형성된 유기 발광층들과, 서브 픽셀들의 영역별로 유기 발광층들 상에 형성된 상부전극들을 포함하는 유기전계발광표시장치를 제공한다.

[0008] 하부전극은, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중 어느 하나로 선택된 투명금속과, 은(Ag) 또는 은 합금을 포함하는 반투명금속으로 이루어질 수 있다.

[0009] 하부전극은, 적색 서브 픽셀들, 녹색 서브 픽셀들 및 청색 서브 픽셀들 중 적어도 하나의 두께가 다르도록 형성될 수 있다.

[0010] 서브 픽셀들은, बैं크층 상에 형성된 격벽들을 포함하며, 상부전극들은 격벽들에 의해 서브 픽셀들의 영역별로 구분되어 형성될 수 있다.

[0011] 서브 픽셀들은, बैं크층과 하부전극 사이에 위치하는 버스전극들을 포함할 수 있다.

[0012] 개구영역들의 면적은, 적색 서브 픽셀들, 녹색 서브 픽셀들 및 청색 서브 픽셀들 중 적어도 하나가 다를 수 있다.

[0013] 스페이서들은, बैं크층 상에 서브 픽셀들의 영역별로 적어도 하나가 형성될 수 있다.

[0014] 또한 다른 측면에서 본 발명은 제1기관 상에 트랜지스터들을 형성하는 단계; 제2기관 상에 표시영역을 정의하고 두 개의 투명금속 사이에 위치하는 반투명금속을 포함하는 하부전극을 정의된 표시영역의 전면에 형성하는

단계; 하부전극의 일부가 서브 픽셀들의 영역별로 노출되도록 개구영역들을 갖는 बैं크층을 형성하는 단계; बैं크층 상에 서브 픽셀들의 영역별로 적어도 하나씩 위치하도록 돌출된 스페이서들을 형성하는 단계; बैं크층 상에 서브 픽셀들이 영역별로 구분되도록 격벽들을 형성하는 단계; 서브 픽셀들을 영역별로 노출하는 개구영역들 상에 유기 발광층들을 형성하는 단계; 격벽들을 이용하여 서브 픽셀들의 영역별로 구분되고 스페이서들을 덮도록 상부전극들을 형성하는 단계; 및 스페이서들을 덮도록 형성된 상부전극들이 트랜지스터들의 소오스전극 또는 드레인전극에 전기적으로 연결되도록 제1기판과 제2기판을 합착 밀봉하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.

[0015] 하부전극은, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중 어느 하나로 선택된 투명금속과, 은(Ag) 또는 은 합금을 포함하는 반투명금속으로 이루어질 수 있다.

[0016] 하부전극은, 적색 서브 픽셀들, 녹색 서브 픽셀들 및 청색 서브 픽셀들 중 적어도 하나의 두께가 다르도록 형성될 수 있다.

효 과

[0017] 본 발명은, 전면 전극 형태로 형성된 하부전극의 구조에 의한 마이크로 캐비티 효과로 패널의 색재현율 및 발광 효율을 상승시킬 수 있는 유기전계발광표시장치와 이의 제조방법을 제공하는 효과가 있다.

발명의 실시를 위한 구체적인 내용

[0018] 이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

[0019] 도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도 이다.

[0020] 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 매트릭스형태로 배치된 서브 픽셀(SP)을 포함하는 패널(PNL), 서브 픽셀(SP)의 스캔배선(SL1..SLm)에 스캔신호를 공급하는 스캔구동부(SDRV) 및 서브 픽셀(SP)의 데이터배선(DL1..DLn)에 데이터신호를 공급하는 데이터구동부(DDRV)를 포함한다.

[0021] 서브 픽셀(SP)은 스위칭 트랜지스터(S1), 구동 트랜지스터(T1), 커패시터(Cst) 및 유기 발광다이오드(D)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되거나 트랜지스터 및 커패시터가 더 추가된 구조로 구성될 수도 있다.

[0022] 2T1C 구조의 경우, 서브 픽셀(SP)에 포함된 소자들은 다음과 같이 연결될 수 있다. 스위칭 트랜지스터(S1)는 스캔신호가 공급되는 스캔배선(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터배선(DL1)에 일단이 연결되며 제1노드(A)에 타단이 연결된다. 구동 트랜지스터(T1)는 제1노드(A)에 게이트가 연결되고 제2노드(B)에 일단이 연결되며 저 전위의 전원이 공급되는 제2전원 배선(VSS)에 연결된 제3노드(C)에 타단이 연결된다. 커패시터(Cst)는 제1노드(A)에 일단이 연결되고 제3노드(C)에 타단이 연결된다. 유기 발광다이오드(D)는 고 전위의 전원이 공급되는 제1전원 배선(VDD)에 애노드가 연결되고 제2노드(B) 및 구동 트랜지스터(T1)의 일단에 캐소드가 연결된다.

[0023] 위의 설명에서는 서브 픽셀(SP)에 포함된 트랜지스터들(S1, T1)이 N-Type으로 구성된 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. 그리고 제1전원 배선(VDD)을 통해 공급되는 고 전위의 전원은 제2전원 배선(VSS)을 통해 공급되는 저 전위의 전원보다 높을 수 있으며, 제1전원 배선(VDD) 및 제2전원 배선(VSS)을 통해 공급되는 전원의 레벨은 구동방법에 따라 스위칭이 가능하다.

[0024] 앞서 설명한 서브 픽셀(SP)은 다음과 같이 동작할 수 있다. 스캔배선(SL1)을 통해 스캔신호가 공급되면 스위칭 트랜지스터(S1)가 턴온된다. 다음, 데이터배선(DL1)을 통해 공급된 데이터신호가 턴온된 스위칭 트랜지스터(S1)를 거쳐 제1노드(A)에 공급되면 데이터신호는 커패시터(Cst)에 데이터전압으로 저장된다. 다음, 스캔신호가 차단되고 스위칭 트랜지스터(S1)가 턴오프되면 구동 트랜지스터(T1)는 커패시터(Cst)에 저장된 데이터전압에 대응하여 구동된다. 다음, 제1전원 배선(VDD)을 통해 공급된 고 전위의 전원이 제2전원 배선(VSS)을 통해 흐르게 되면 유기 발광다이오드(D)는 빛을 발광하게 된다. 그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다.

- [0025] 이하, 앞서 설명한 유기전계발광표시장치의 구조에 대해 설명한다.
- [0026] 도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 평면도이고, 도 4는 본 발명의 일 실시예에 따른 서브 픽셀의 평면도이며, 도 5는 도 4에 도시된 I-II 영역의 단면도이고, 도 6은 유기 발광다이오드의 계층 구조도이며, 도 7 및 도 8은 도 5에 도시된 ZM 영역의 확대도이다.
- [0027] 도 3을 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 트랜지스터들이 형성된 제1기판(110)과 매트릭스형태로 배치된 서브 픽셀들에 의해 표시영역(AA)이 정의된 제2기판(140)을 포함한다. 제1기판(110)과 제2기판(140)은 표시영역(AA)의 외곽에 위치하는 비표시영역(NA)에 형성된 접착부재에 의해 합착 밀봉된다. 도시된 유기전계발광표시장치는 외부로부터 각종 신호나 전원을 공급받도록 제1기판(110)의 외곽에 패드부(170)가 마련되고, 하나의 칩으로 구성된 구동장치(160)에 의해 제1기판(110)과 제2기판(140)에 형성된 소자들이 구동되는 것을 일례로 한 것이다. 여기서, 구동장치(160)는 도 1에 설명된 데이터구동부와 스캔구동부 등을 포함한다.
- [0028] 도 4를 참조하면, 두 개의 스캔배선(SL1, SL2)에 대응하여 위치하는 서브 픽셀들(SP1..SP3)이 도시된다. 서브 픽셀들(SP1..SP3)은 각각 청색 서브 픽셀들(SP1), 녹색 서브 픽셀들(SP2) 및 적색 서브 픽셀들(SP3)로 정의될 수 있다. 그리고 각 서브 픽셀들(SP1..SP3)의 개구영역들(OPN)의 면적은 도시된 바와 같이, $SP1 > SP2 \geq SP3$ 와 같은 조건으로 형성되나 이에 한정되지 않고 발광재료나 발광특성에 따라 $SP1 = SP2 = SP3$ 또는 $SP1 \neq SP2 \neq SP3$ 등의 조건으로 형성될 수 있다. 즉, 서브 픽셀들(SP1..SP3)의 개구영역들(OPN)의 면적은 발광재료나 발광특성에 따라 적색 서브 픽셀들(SP3), 녹색 서브 픽셀들(SP2) 및 청색 서브 픽셀들(SP1) 중 적어도 하나가 다를 수 있다.
- [0029] 이하, 도 3 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 유기전계발광표시장치에 대해 더욱 자세히 설명한다.
- [0030] 도 3 내지 도 8을 참조하면, 제1기판(110) 상에는 게이트전극들(102)이 형성된다. 게이트전극들(102)은 제1기판(110) 상에 형성된 트랜지스터들의 게이트전극 금속이다. 게이트전극들(102)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트전극들(102)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트전극들(102)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
- [0031] 게이트전극들(102) 상에는 제1절연막(103)이 위치한다. 제1절연막(103)은 실리콘 산화막(SiO_x), 실리콘 질화막(SiN_x) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
- [0032] 제1절연막(103) 상에는 액티브층들(104)이 위치한다. 액티브층들(104)은 비정질 실리콘 또는 이를 결정화한 다 결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층들(104)은 각각 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층들(104)은 접촉 저항을 낮추기 위한 오믹 콘택층들을 포함할 수도 있다.
- [0033] 액티브층들(104) 상에는 소오스전극들(105) 및 드레인전극들(106)이 위치한다. 소오스전극들(105) 및 드레인전극들(106)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스전극들(105) 및 드레인전극들(106)이 단일층일 경우 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스전극들(105) 및 드레인전극들(106)이 다중층일 경우 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
- [0034] 소오스전극들(105) 및 드레인전극들(106) 상에는 제2절연막(107)이 위치한다. 제2절연막(107)은 실리콘 산화막(SiO_x), 실리콘 질화막(SiN_x) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(107)은 패시베이션막 또는 평탄화막일 수 있다.
- [0035] 제2절연막(107) 상에는 트랜지스터들의 소오스전극들(105) 또는 드레인전극들(106)에 연결된 콘택전극들(109)이 위치할 수 있다.

- [0036] 이상은 제1기판(110) 상에 트랜지스터들을 형성하는 단계에 의해 형성된 트랜지스터들의 구조에 대해 설명하였다. 실시예에서는 트랜지스터들이 바텀 게이트전극형 인 것을 일례로 하고, 트랜지스터들 중 하나인 구동 트랜지스터에 대해 설명한 것이다. 그러나, 제1기판(110) 상에 위치하는 트랜지스터들은 이에 한정되지 않고 탑 게이트 형으로도 형성될 수 있다.
- [0037] 제2기판(140) 상에는 애노드로 선택되는 하부전극(121)이 위치한다. 하부전극(121)은 제1전원배선(VDD)으로부터 전원을 공급받는다. 애노드로 선택된 하부전극(121)은 제2기판(140)에 정의된 표시영역(AA)의 전면에 형성되며 두 개의 투명금속(121a, 121c) 사이에 위치하는 반투명금속(121b)을 포함한다.(도 7 참조) 이와 달리, 제2기판(140)과 하부전극(121) 사이에는 버퍼층(120)이 더 위치할 수도 있다.(도 8 참조) 버퍼층(120)은 실리콘 산화막(SiO_x), 실리콘 질화막(SiN_x) 또는 이들의 다중층일 수 있는데, 실시예의 경우 버퍼층(120)을 제2기판(140)의 전면에 형성할 수 있음은 물론 광학적 특성 향상을 위한 두께 조절의 자유도가 다른 전면발광 방식보다 높다. 여기서, 반투명금속(121b)의 두께는 투명금속들(121a, 121c) 중 하나의 두께보다 얇게 형성된다. 하부전극(121)의 구조가 이와 같이 형성되면 유기 발광층들(127)의 발광 방향인 하부전극(121) 방향으로 마이크로 캐비티(micro-cavity) 효과가 발생하게 된다. 여기서, 투명금속들(121a, 121c)로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중 어느 하나가 선택될 수 있고, 반투명금속(121b)으로는 은(Ag) 또는 은 합금이 선택될 수 있다. 하부전극(121)을 형성할 때에는 제2기판(140) 상에 표시영역(AA)을 정의하고 정의된 표시영역(AA)의 전면에 제1투명금속(121a), 반투명금속(121b) 및 제2투명금속(121c) 순으로 증착함으로써 형성할 수 있다. 실시예에서 하부전극(121)의 구조를 이용한 마이크로 캐비티 효과를 증대시키기 위해 적색 서브 픽셀들(SP3), 녹색 서브 픽셀들(SP2) 및 청색 서브 픽셀들(SP1) 중 적어도 하나 영역에 형성되는 하부전극(121)의 두께를 달리할 수도 있다.
- [0038] 하부전극(121) 상에는 버스전극들(122)이 위치한다. 버스전극들(122)은 도 4에 도시된 바와 같이, 서브 픽셀들(SP1..SP3)의 영역 내에서 많은 영역을 차지하도록 형성될 수 있다. 버스전극들(122)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나로 이루어질 수 있다. 버스전극들(122)은 하부전극(121)의 보조전극 역할을 한다.
- [0039] 하부전극(121) 및 버스전극들(122) 상에는 뱅크층(123a, 123b)이 위치한다. 뱅크층(123a, 123b)은 하부전극(121)의 일부를 서브 픽셀들(SP1..SP3)의 영역별로 노출하는 개구영역들(OPN)을 가질 수 있다. 뱅크층(123a, 123b)은 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리아미드 수지 등의 유기물을 포함할 수 있다.
- [0040] 뱅크층(123a, 123b) 상에는 서브 픽셀들(SP1..SP3)을 영역별로 구분하는 격벽들(124)이 위치할 수 있다. 격벽들(124)은 이후 유기 발광층 및 상부전극을 형성할 때 공정의 편의성을 제공하기 위해 형성될 수 있으며, 이는 상부 면적보다 기저부 면적이 더 좁은 역 테이퍼형으로 형성될 수 있다.
- [0041] 뱅크층(123b) 상에는 격벽들(124)과 인접하도록 돌출된 스페이서들(125)이 위치한다. 스페이서들(125)은 서브 픽셀들(SP1..SP3)의 영역별로 적어도 하나가 형성될 수 있다. 스페이서들(125)은 기저부 면적보다 상부 면적이 더 좁게 형성될 수 있다. 이러한 스페이서들(125)은 유기물, 무기물 또는 유무기 복합물로 형성할 수 있으나 이에 한정되지 않는다.
- [0042] 뱅크층(123a, 123b)의 개구영역들(OPN)을 통해 노출된 하부전극(121) 상에는 유기 발광층들(127)이 위치한다. 유기 발광층들(127)은 격벽들(124)에 의해 서브 픽셀들(SP1..SP3)의 영역별로 구분되어 형성된다. 한편, 도 6을 참조하면, 유기 발광층들(127)은 정공주입층(127a), 정공수송층(127b), 발광층(127c), 전자수송층(127d) 및 전자주입층(127e)을 각각 포함할 수 있다.
- [0043] 정공주입층(127a)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(copper phthalocyanine), PEDOT(poly(3,4-ethylenedioxythiophene)), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
- [0044] 정공수송층(127b)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
- [0045] 발광층(127c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다. 발광층(127c)이 적색을 발광하는 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-

bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(127c)이 녹색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(127c)이 청색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸 벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.

[0046] 전자수송층(127d)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BALq 및 SALq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.

[0047] 전자주입층(127e)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BALq 또는 SALq를 사용할 수 있으나 이에 한정되지 않는다.

[0048] 여기서, 본 발명은 도 6에 한정되는 것은 아니며, 정공주입층(127a), 정공수송층(127b), 전자수송층(127d) 및 전자주입층(127e) 중 적어도 어느 하나가 생략될 수도 있다.

[0049] 유기 발광층들(127) 상에는 캐소드로 선택되는 상부전극들(128)이 위치한다. 캐소드로 선택된 상부전극들(128)은 알루미늄(Al) 등과 같이 불투명하고 반사도가 높은 재료를 사용할 수 있다. 상부전극들(128)은 격벽들(124)에 의해 서브 픽셀들(SP1..SP3)의 영역별로 구분되어 형성되며 유기 발광층들(127)의 상부와 스페이서들(125)의 표면을 덮도록 형성된다.

[0050] 상기와 같은 구조에 따라, 제1기판(110)과 제2기판(140)이 진공 합착되면 제1기판(110)에 형성된 트랜지스터들의 소오스전극들(105) 또는 드레인전극들(106)에 연결된 콘택전극들(109)과 제2기판(140)에 형성된 서브 픽셀들(SP1..SP3)의 상부전극들(128)은 전기적으로 연결된다.

[0051] 한편, 실시예에 따른 유기전계발광표시장치는 마이크로 캐비티 효과를 얻기 위해 유기 발광층들(127)의 발광 방향인 하부전극(121)의 구조를 반투명금속(121b)이 내재된 두 개의 투명금속(121a, 121c)으로 형성한 것이다. 하부전극(121)을 구성하는 금속들(121a, 121b, 121c)의 경우, 에칭(Etching)을 실시하면 투명금속들(121a, 121c) 대비 반투명금속(121b)의 에칭이 빠르게 진행되므로 에칭 조건을 잡기가 어려운 것이 일반적이다. 따라서, 실시예에서는 하부전극(121)을 형성할 때, 마이크로 캐비티 효과를 얻기 위해 두 개의 투명금속(121a, 121c) 사이에 반투명금속(121b)이 포함된 구조를 이용하되, 서브 픽셀들(SP1..SP3)의 영역별로 픽셀레이션을 실시하지 않도록 하부전극(121)을 제2기판(140) 상에 정의된 표시영역(AA)의 전면에 걸쳐 통으로 형성한다.

[0052] 이상 본 발명은 전면 전극 형태로 형성된 하부전극의 구조에 의한 마이크로 캐비티 효과로 패널의 색재현율 및 발광효율을 상승시킬 수 있는 유기전계발광표시장치와 이의 제조방법을 제공하는 효과가 있다.

[0053] 이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도면의 간단한 설명

[0054] 도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도.

[0055] 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도.

[0056] 도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 평면도.

[0057] 도 4는 본 발명의 일 실시예에 따른 서브 픽셀의 평면도.

[0058] 도 5는 도 4에 도시된 I-II 영역의 단면도.

[0059] 도 6은 유기 발광다이오드의 계층 구조도.

[0060] 도 7 및 도 8은 도 5에 도시된 ZM 영역의 확대도.

[0061] <도면의 주요 부분에 관한 부호의 설명>

[0062] 110: 제1기관 102: 게이트전극들

[0063] 105: 소오스전극들 106: 드레인전극들


[0064] 121: 하부전극 122: 버스전극들

[0065] 124: 격벽들 127: 유기 발광층들


[0066] 128: 상부전극들 140: 제2기관

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	有机电致发光显示装置及其制造方法		
公开(公告)号	KR1020110011078A	公开(公告)日	2011-02-08
申请号	KR1020090068543	申请日	2009-07-27
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LEE SE HEE		
发明人	LEE SE HEE		
IPC分类号	H01L51/52 H05B33/26 H05B33/28		
CPC分类号	H01L27/3246 H01L27/3211 H01L51/5215 H05B33/28		
外部链接	Espacenet		

摘要(译)

用途：提供一种有机电致发光显示装置及其方法，以通过微腔效应提高面板的色彩再现率和发光效率。组成：晶体管形成在第一基板上。子像素形成在第二基板上。突出间隔物（125），使得上电极电连接到晶体管的源电极或漏电极。下电极（121）包括位于两种透明金属之间的半透明金属。堤层具有开口区域，该开口区域根据子像素的区域暴露下电极的一部分。根据子像素的区域，上电极（128）形成在有机发光层上。

