



**(19) 대한민국특허청(KR)**  
**(12) 공개특허공보(A)**

(51) . Int. Cl.

*G09G 3/30* (2006.01)

*G09G 3/32* (2006.01)

*G09G 3/20* (2006.01)

*H05B 33/08* (2006.01)

(11) 공개번호 10-2007-0003812

(43) 공개일자 2007년01월05일

(21) 출원번호 10-2006-7013439

(22) 출원일자 2006년07월04일

심사청구일자 없음

번역문 제출일자 2006년07월04일

(87) 국제공개번호 WO 2005/069266

(86) 국제출원번호 PCT/IB2005/050027

국제공개일자 2005년07월28일

국제출원일자 2005년01월04일

(30) 우선권주장 0400213.5 2004년01월07일 영국(GB)

(71) 출원인 코닌클리케 필립스 일렉트로닉스 엔.브이.  
네델란드왕국, 아인드호펜, 그로네보드스베그 1

(72) 발명자 피쉬, 데이비드, 에이.  
영국, 레드힐 서레이 RH1 5HA, 크로스 오크 레인, 필립스인텔렉추얼 프  
라퍼티, 엔 스텐더드스.  
차일드, 마크, 제이.  
영국, 레드힐 서레이 RH1 5HA, 크로스 오크 레인, 필립스인텔렉추얼 프  
라퍼티, 엔 스텐더드스.

(74) 대리인 문경진

전체 청구항 수 : 총 22 항

**(54) 능동 매트릭스를 가지는 전기발광 디스플레이 디바이스**

**(57) 요약**

능동 매트릭스 EL 디스플레이에는 픽셀 구동 트랜지스터의 게이트 및 소스 또는 드레인 사이에 직렬로 연결된 제1 및 제2 커페시터를 가진다. 픽셀로의 데이터 입력은 제1 및 제2 커페시터 사이의 접합부(junction)으로 제공되어 픽셀 데이터 전압으로부터 유도되는 전압에 제2 커페시터를 충전하고 구동 트랜지스터 임계전압으로부터 유도되는 전압은 제1 커페시터 상에 저장된다. 제1 및 제2 커페시터 사이의 접합부과 디스플레이의 모든 픽셀에 대한 공통라인 사이에 연결된 방전 트랜지스터가 연결된다. 이 디바이스는 임계전압 측정 동작을 위한 방전 싱크/소스로서 공통의 라인을 사용한다. 이러한 목적을 위한 데이터 라인의 사용을 회피하기 위해서, 픽셀은 임계 측정이 발생할 때 주소지정이 되지 않는 상태에 있을 수 있다.

**대표도**

도 4

## 특허청구의 범위

### 청구항 1.

디스플레이 팩셀(1) 어레이를 포함하는 능동 매트릭스 디바이스로서, 각각의 팩셀은,

전류 구동 발광 디스플레이 요소(2);

디스플레이 요소를 통해서 전류를 구동하기 위한 구동 트랜지스터( $T_D$ );

구동 트랜지스터( $T_D$ )의 게이트(G)와 소스(S) 또는 드레인(D) 사이에 직렬로 연결된 제1 및 제2 커패시터( $C_1, C_2$ )로서, 팩셀에 대한 데이터 입력은 제1 및 제2 커패시터 사이의 접합부(30)에 제공되어 제2 커패시터를 팩셀 데이터 전압으로부터 유도되는 전압으로 충전시키고, 구동 트랜지스터 임계전압으로부터 유도되는 전압이 제1 커패시터에 저장되는, 제1 및 제2 커패시터; 그리고

제1 및 제2 커패시터 사이의 접합부(30)와 디스플레이의 모든 팩셀에 대한 공통라인(26) 사이에 연결된 방전 트랜지스터( $A_4$ )를 포함하는, 디스플레이 팩셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 2.

제1항에 있어서, 구동 트랜지스터( $T_D$ )는 P형 박막 트랜지스터를 포함하는, 디스플레이 팩셀 어레이를 포함하는 능동 매트릭스 디바이스

### 청구항 3.

제1항 또는 제2항에 있어서, 구동 트랜지스터( $T_D$ )는 폴리실리콘 또는 마이크로 크리스털 실리콘 트랜지스터를 포함하는, 디스플레이 팩셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 4.

제3항에 있어서, 구동 트랜지스터( $T_D$ )는 저온 폴리실리콘 드랜지스터를 포함하는, 디스플레이 팩셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 5.

제1항 내지 제5항 중 어느 한 항에 있어서, 각각의 팩셀은 입력 데이터 라인(6)과 제1 및 제2 커패시터 사이의 접합부(30) 사이에 연결된 입력 트랜지스터( $A_1$ )를 추가로 포함하는, 디스플레이 팩셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 6.

제1항 내지 제5항 중 어느 한 항에 있어서, 각각의 픽셀은 두 가지 모드, 즉, 입력 트랜지스터( $A_1$ )는 오프(off)이고 구동 트랜지스터의 임계전압으로부터 유도되는 전압은 제1 커페시터( $C_1$ )에 저장되는 제1 모드와, 입력 트랜지스터( $A_1$ )는 온(on)이고 픽셀에 대한 데이터 입력은 제2 커페시터( $C_2$ )를 픽셀 데이터 전압으로부터 유도되는 전압으로 충전시키는 제2 모드로 동작가능한, 디스플레이 픽셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 7.

제1항 내지 제6항 중 어느 한 항에 있어서, 구동 트랜지스터( $T_D$ )는 P형 트랜지스터이고 구동 트랜지스터의 소스는 전원 공급선(26)에 연결된, 디스플레이 픽셀을 포함하는 능동 매트릭스 디바이스.

### 청구항 8.

제 7항에 있어서, 상기 공통 라인은 전원 공급 라인(26)를 포함하는, 디스플레이 픽셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 9.

제1항 내지 제8항 중 어느 한 항에 있어서, 각각의 픽셀은 구동 트랜지스터( $T_D$ )의 게이트(G)와 드레인(D) 사이에 연결된 제2 트랜지스터( $A_2$ )를 추가로 포함하는, 디스플레이 픽셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 10.

제9항에 있어서, 제2 트랜지스터( $A_2$ )는 한 행(row)의 픽셀들 사이에 공유되는 제1 게이트 제어 라인에 의해서 제어되는, 디스플레이 픽셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 11.

제1항 내지 제10항 중 어느 한 항에 있어서, 제1 및 제2 커페시터( $C_1, C_2$ )는 구동 트랜지스터( $T_D$ )의 게이트(G)와 소스(S) 사이에 직렬로 연결된, 디스플레이 픽셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 12.

제1항 내지 제11항 중 어느 한 항에 있어서, 각 픽셀은 구동 트랜지스터와 디스플레이 요소(2) 사이에 연결된 제3 트랜지스터( $A_3$ )를 더 포함하는, 디스플레이 픽셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 13.

제1항 내지 제12항 중 어느 한 항에 있어서, 상기 디스플레이 요소(2)는 전기발광 디스플레이 요소를 포함하는, 디스플레이 픽셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 14.

제 13항에 있어서, 전기발광 디스플레이요소(2)는 전기인광 유기 전기발광 디스플레이 요소를 포함하는, 디스플레이 팩셀 어레이를 포함하는 능동 매트릭스 디바이스.

### 청구항 15.

전류 구동 발광 디스플레이 팩셀(1)의 어레이를 포함하는 능동 매트릭스디스플레이 디바이스를 구동하는 방법으로서, 각각의 팩셀은 디스플레이 요소(2)와 디스플레이 요소를 통해 전류를 구동하기 위한 구동트랜지스터( $T_D$ )를 포함하며, 각각의 팩셀에 대해 상기 방법은,

팩셀로부터 데이터 라인(6)을 차단시키고, 데이터 라인이 차단되는 동안, 구동 트랜지스터를 통한 전류를 구동하고, 제1 커패시터( $C_1$ )를 결과적인 게이트-소스 전압으로 충전시키는 단계;

제1 커패시터가 임계전압을 저장하도록, 구동 트랜지스터가 턴오프될 때까지 제1 커패시터의 하나의 터미널과 공통의 라인 사이에 연결된 방전 트랜지스터( $A_4$ )를 통해 제1 커패시터( $C_1$ )를 방전하는 단계;

팩셀에 데이터 라인(6)을 연결하고, 데이터 라인이 연결될 때, 구동 트랜지스터( $T_D$ )의 게이트와 소스 또는 드레인 사이의 제1 커패시터와 직렬로, 데이터 라인(6)으로부터의 데이터 입력 전압으로 제2 커패시터( $C_2$ )를 충전시키는 단계; 그리고

제1 및 제2 커패시터( $C_1, C_2$ ) 양단의 전압으로부터 유도되는 게이트 전압을 사용하는 디스플레이 요소를 통해서 전류를 구동하기 위해 구동 트랜지스터( $T_D$ )를 사용하는 단계를 포함하는, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법.

### 청구항 16.

제15항에 있어서, 상기 차단과 연결은 데이터 라인(6)과 팩셀의 입력(30) 사이에 연결된 주소지정 트랜지스터( $A_1$ )를 스위칭하는 것을 포함하는, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법

### 청구항 17.

제16항에 있어서, 하나의 행(row) 안에 각각의 팩셀에 대한 주소지정 트랜지스터( $A_1$ )는 공통의 행 주소지정 제어 라인에 의해서 동시에 스위치 온(switched on) 되는, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법.

### 청구항 18.

제17항에 있어서, 한 팩셀 행들에 대한 주소지정 트랜지스터는 인접한 행에 대한 주소지정 트랜지스터가 턴오프된 직후에 실질적으로 턴온되는, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법.

### 청구항 19.

제15항 내지 제18항 중 어느 한 항에 있어서, 데이터 라인(6)이 팩셀로부터 차단되고 제1 커패시터가 충전될 때, 상기 데이터 라인은 데이터 라인과 연관된 또 하나의 팩셀로 데이터 입력 전압을 제공하기 위해 사용되는, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법.

### 청구항 20.

제15항 내지 제19항 중 어느 한 항에 있어서, 각각의 픽셀은 p형 구동 트랜지스터를 포함하는 디스플레이 디바이스를 구동하기 위한, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법.

## 청구항 21.

제15항 내지 제20항 중 어느 한 항에 있어서, 구동 트랜지스터는 폴리실리콘 또는 마이크로크리스탈 실리콘 트랜지스터를 포함하는 디스플레이 디바이스를 구동하기 위한, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법.

## 청구항 22.

제21항에 있어서, 각각의 픽셀의 구동 트랜지스터는 LTPS 트랜지스터를 포함하는 디스플레이 디바이스를 구동하기 위한, 능동 매트릭스 디스플레이 디바이스를 구동하는 방법.

### 명세서

#### 기술분야

본 발명은 전기발광 디스플레이, 특히 각각의 픽셀에 연관되는 박막 스위칭 트랜지스터를 가지는 능동 매트릭스 디스플레이 디바이스에 관련된다.

#### 배경기술

전기발광, 발광 디스플레이 요소를 사용하는 매트릭스 디스플레이 디바이스는 잘 알려져 있다. 디스플레이 요소는, 예컨대 폴리머 물질을 사용하는 유기 박막 전기 발광 요소, 또는 전통적인 III-V 반전도체 합성물을 사용하는 그 밖의 발광 다이오드(LED)를 포함할 수 있다. 유기 전기 발광 재질, 특히 폴리머 재질에 있어서의 최근의 발전은 비디오 디스플레이 디바이스에 대해 실질적으로 사용될 수 있는 그들의 능력을 입증해 오고 있다. 이러한 재질들은 전형적으로 한 쌍의 전극들 사이에 삽입된 반전도체 복합 폴리머의 하나 이상의 층들을 포함하는데, 전극 중 하나는 투명하고 다른 하나는 폴리머 층로의 정공 또는 전자를 주입하기 위해 적합한 재질이다.

폴리머 재질은 CVD 프로세스, 또는 용해될 수 있는 복합 폴리머의 용액을 사용하는 스판 코팅 기술만으로 제조될 수 있다. 잉크-젯 프린팅 또한 사용될 수 있다. 유기 전기발광 재질은 다이오드와 같은 I-V 특성을 나타내어, 디스플레이 기능과 스위칭 기능 모두를 제공할 수 있으며, 수동 타입의 디스플레이에서 사용될 수 있다. 대안적으로, 이러한 재질들은 능동 매트릭스 디스플레이 디바이스에서 사용될 수 있으며, 각각의 픽셀은 디스플레이 요소 및 디스플레이 요소를 통해서 전류를 제어하기 위한 스위칭 디바이스를 포함한다.

이런 타입의 디스플레이 디바이스는 전류-구동 디스플레이 요소를 가져서, 통상적인 아날로그 구동 방법은 디스플레이 요소에 제어가능한 전류를 공급하는 것을 포함한다. 픽셀 구성의 일부로서의 전류 원 트랜지스터를 제공하여 전류 원 트랜지스터에 공급되는 게이트 전압이 디스플레이 요소를 통과하는 전류를 결정하는 것은 알려져 있다. 저장 커패시터는 주소 지정 단계(addressing phase)후에 게이트 전압을 유지한다.

#### 발명의 상세한 설명

도 1은 능동 매트릭스로 주소지정된 전기발광 디스플레이 디바이스에 대하여 알려진 픽셀 회로를 보여준다. 디스플레이 디바이스는 블록 1에 의해 표시되는 일정한 간격의 픽셀의 행과 열 매트릭스 어레이를 가지며, 교차하는 행(선택) 및 열(데이터) 주소지정 전도체(4,6) 사이에 교차점에 위치하는 연관된 스위칭 수단과 함께 전기발광 디스플레이 요소(2)를 포함하는 패널을 포함한다. 단지 소수의 픽셀들이 단순함을 위해서 도면에 도시된다. 실제로, 몇백 개의 픽셀의 행과 열이 있을 수 있다. 픽셀들(1)은 각각의 전도체 셋의 끝에 연결된 행, 스캐닝, 구동 회로(8) 및 열, 데이터, 구동 회로(9)를 포함하는 주변 구동 회로에 의해서 행과 열 주소지정 전도체 세트를 경유하여 주소지정된다.

전기발광 디스플레이 요소(2)는 다이오드 요소(LED)로서 본 명세서에서 표현되며, 유기 전기발광 재질의 하나 이상의 능동 층이 그 사이에 삽입된 한 쌍의 전극을 포함하는 유기 발광 다이오드를 포함한다. 상기 어레이의 디스플레이 요소는 차단 서포트(insulating support)의 한쪽에서 연관된 능동 매트릭스 회로와 함께 포함된다. 디스플레이 요소의 캐소드 또는 애노드는 투명한 전도 재질로 형성된다. 상기 서포트는 유리와 같은 투명한 재질이며, 기판에 가장 인접한 디스플레이 요소(2)의 전극은 ITO와 같은 투명 전도 재질로 구성될 수 있는데, 이는 서포트의 다른 쪽에서 시청자가 볼 수 있도록 하기 위해 이들 전극들과 서포트를 통해서 전기발광 층에 의해서 생성되는 광(light)을 전달하기 위해서이다. 전형적으로, 유기 전기발광 재질 층의 두께는 100nm와 200nm의 사이에 있다. 요소(2)를 위해서 사용될 수 있는 적합한 유기 전기발광 재질의 전형적인 예들이 EP-A-0 717446에서 알려지고 설명되어 있다. WO96/36959에 기술된 바와 같이 복합 폴리머 재질이 사용될 수 있다

도 2는 단순화된 개략도의 형태로 전압-프로그램된 동작을 제공하기 위한 알려진 픽셀 및 구동 회로 장치(arrangement)를 도시한다. 각각의 픽셀(1)은 EL 디스플레이 요소(2)와 연관된 구동 회로를 포함한다. 구동기 회로는 행 전도체(4) 상에서 행 주소지정 펄스에 의해서 턴온(turned on)되는 어드레스 트랜지스터(16)를 갖는다. 주소지정 트랜지스터(16)가 턴온되면, 열 전도체(6) 상의 전압은 픽셀의 나머지 부분에 전달될 수 있다. 특히, 주소지정 트랜지스터(16)는 구동 트랜지스터(22) 및 저장 커패시터(24)를 포함하는 전류원(20)에 열 전도체(column conductor) 전압을 공급한다. 열 전압(column voltage)은 구동 트랜지스터(22)의 게이트에 제공되며 게이트는 행 주소지정 펄스가 종료된 후에도 저장 커패시터(24)에 의해서 이 전압을 유지한다. 구동 트랜지스터(22)는 전류 공급 라인(26)으로부터 전류를 끌어당긴다.

이 회로 상의 구동 트랜지스터(22)는 예컨대, 저온 폴리실리콘 TFT와 같은 P형 TFT로서 구현되어서 저장 커패시터(24)는 고정된 게이트-소스 전압을 유지한다. 이것은 픽셀의 바람직한 전류원 동작을 제공하는 트랜지스터를 통한 고정된 소스-드레인 전류를 초래한다.

특히 폴리 실리콘 박막 트랜지스터를 사용하는 전압-프로그램된 픽셀에 관련된 하나의 문제는 기판의 양단에서 다른 트랜지스터 특성은(특히 임계전압) 게이트 전압과 소스-드레인 전류 사이의 다른 관계 및 디스플레이된 이미지 결과의 결함을 야기한다.

다양한 기술은 이러한 임계전압 변화를 보상하기 위해 제안되어 왔다. 몇몇 기술들은 구동 트랜지스터 임계전압의 인-픽셀(in-pixel) 측정을 수행하고, 픽셀 구동 신호에 이러한 임계전압을 추가하여, 조합된 구동 전압은 임계전압을 고려한다. 이것을 수행하기 위한 픽셀 회로는 두 개의 저장 커패시터, 임계전압을 위한 하나와 픽셀 구동 전압을 위한 다른 하나를 필요로 한다. 또한 예컨대, 턴오프(turn off) 때까지 구동 트랜지스터의 게이트-소스 접합부 양단의 커패시턴스를 방전함으로써 임계전압이 측정되도록 추가적인 스위칭 트랜지스터가 요구된다.

이런 타입의 임계 보상 픽셀 회로는 주소지정 사이클에 대한 두 개의 단계를 가진다. 제1 단계에서, 임계전압은 임계 커패시터에 저장된다. 제2 단계에서, 픽셀 데이터 전압은 데이터 커패시터 상에 저장된다. 잘 알려진 장치에 있어서 하나의 문제는 열 라인이 임계 전압 측정 동작에 사용되며, 이 열라인은 행(row)에 의해서 제어되는 주소지정 트랜지스터를 통해서 픽셀에 연결된다. 이것은 임계전압 측정과 픽셀 데이터를 공급하는 것은 행 주소지정 기간 동안 발생해야만 한다는 것을 의미한다.

본 발명에 따라, 디스플레이 픽셀의 어레이를 포함하는 능동 매트릭스 전기발광 디스플레이 디바이스가 제공되며, 각각의 픽셀은,

전류 구동 발광 디스플레이 요소;

디스플레이 요소를 통해 전류를 구동하기 위한 구동 트랜지스터;

구동 트랜지스터의 게이트와 소스 또는 드레인 사이에 직렬로 연결된 제1 및 제2 커패시터로서, 픽셀에 대한 데이터 입력은 제1 및 제2 커패시터 사이의 접합부에 제공되어 제2 커패시터를 픽셀 데이터 전압으로부터 유도되는 전압으로 충전시키고, 구동 트랜지스터 임계전압으로부터 유도되는 전압이 제1 커패시터에 저장되는, 제1 및 제2 커패시터; 그리고

제1 및 제2 커패시터 사이의 접합부과 디스플레이의 모든 픽셀에 대한 공통라인 사이에 연결된 방전 트랜지스터를 포함한다.

이 디바이스는 임계전압 측정 동작을 위한 방전 싱크/소스로서 공통 라인을 사용한다. 이러한 목적을 위해 데이터 라인의 사용을 포함으로써, 핵셀은 임계 측정이 발생할 때, 주소지정이 되지 않은 상태가 될 수 있다.

각각의 핵셀은 입력 데이터 라인과 제1 및 제2 커패시터 사이의 접합부 사이에 연결된 입력 트랜지스터를 추가로 포함한다.

각각의 핵셀은 두 가지 동작 모드로 동작하는데, 이들은 입력 트랜지스터가 오프되고, 구동 트랜지스터 임계전압으로부터 유도되는 전압이 제1 커패시터에 저장되는 제1 모드와 입력 트랜지스터가 온(on) 되고 핵셀로 입력되는 데이터가 핵셀 데이터 전압으로부터 유도되는 전압으로 제2 커패시터를 충전하는 제2 모드이다.

이 입력 트랜지스터는 회로에 대한 주소지정 트랜지스터이고, 임계 측정 단계 동안 오프(off) 상태이다.

구동 트랜지스터는 p형 트랜지스터이고 구동트랜지스터의 소스는 전원 공급 라인에 연결될 수 있다. 공통의 라인은 이런 전원 공급 라인일 수 있고, 또는 그것은 분리된 라인일 수 있다.

각각의 핵셀은 구동 트랜지스터의 게이트와 드레인 사이에 연결된 제2 트랜지스터를 추가로 포함한다. 이것은 드레인으로부터의 전류의 공급을 제어한다. 따라서, 제2 트랜지스터를 턴온(turning on)함으로써, 제1 커패시터는 게이트-소스 전압으로 충전될 수 있다. 제2 트랜지스터는 핵셀 행 사이에 공유되는 제1 게이트 제어 라인에 의해 제어될 수 있다.

하나의 예에서, 제1 및 제2 커패시터는 구동 트랜지스터의 게이트 및 소스 사이에 직렬로 연결된다.

각각의 핵셀은 구동 트랜지스터 및 디스플레이 요소 사이에 연결된 제3 트랜지스터를 추가로 포함한다. 이것은 핵셀 프로그래밍 단계 동안 디스플레이 요소를 차단시키는데 사용될 수 있다.

디스플레이 요소는 전기발광 디스플레이 요소를 포함할 수 있다. 본 발명은 전류 구동 발광 디스플레이 핵셀의 어레이를 포함하는 능동 매트릭스 디스플레이를 구동하는 방법을 제공하며, 각각의 핵셀은 디스플레이 요소와 디스플레이 요소를 통해 전류를 구동하기 위한 구동트랜지스터를 포함한다. 각각의 핵셀에 대해 상기 방법은,

핵셀에 데이터 라인을 차단시키는 단계로서, 데이터 라인이 차단되는 동안, 구동 트랜지스터를 통한 전류를 구동하고 결과적인 게이트-소스 전압으로 제1 커패시터를 결과적인 게이트-소스 전압으로 충전시키는 단계;

제1 커패시터가 임계전압을 저장하도록, 구동 트랜지스터가 턴오프될 때까지 제1 커패시터의 하나의 터미널과 공통의 라인 사이에 연결된 방전 트랜지스터를 통해 제1 커패시터를 방전하는 단계;

핵셀 데이터 라인을 연결하는 단계로서, 데이터 라인이 연결될 때, 구동 트랜지스터의 게이트와 소스 또는 드레인 사이의 제1 커패시터와 직렬로 제2 커패시터를 데이터 라인으로부터의 데이터 입력 전압으로 충전시키는 단계; 그리고

제1 및 제2 커패시터 양단의 전압으로부터 유도되는 게이트 전압을 사용하는 디스플레이 요소를 통해서 전류를 구동하기 위해 구동 트랜지스터를 사용하는 단계를 포함한다.

상기 방법은 임계전압 측정 동작을 위해 방전 싱크/소스로서 공통의 라인을 사용한다. 위에서 언급된 바와 같이, 이러한 목적을 위해 데이터 라인을 사용을 피하는 것은 임계 측정이 발생할 때 비-주소지정된 상태에 핵셀이 있도록 한다.

차단(isolating)과 연결(coupling)은 바람직하게 데이터 라인과 핵셀 입력 사이에 연결된 주소지정 트랜지스터를 전환하는 것을 포함하며, 행에 있는 각각의 핵셀에 대한 이러한 주소지정 트랜지스터는 공통의 행 주소지정 제어 라인에 의해서 동시에 스위치 온(switted on)될 수 있다.

데이터 라인이 핵셀로부터 차단되고, 제1 커패시터가 충전되면, 데이터 라인은 바람직하게 데이터 라인과 연관된 또 다른 핵셀로 데이터의 입력 전압을 제공하기 위해 사용된다. 이는 파이프라인 주소지정 시퀀스를 제공한다.

본 발명은 이제 첨부한 도면을 참조하여 예로서 기술될 것이다.

## 실시예

동일한 참조번호가 동일한 성분(components)에 대해 다른 도면에서 사용되며, 이러한 성분의 설명은 반복되지 않을 것이다.

도 3은 알려진 임계 보상 픽셀 장치를 도시한다. 각각의 픽셀은 다시 전기발광(EL) 디스플레이 요소(2)와 파워 공급 라인(26)과 접지된 공통 캐소드(28) 사이에 직렬로 트랜지스터( $T_D$ )를 가진다. 구동 트랜지스터( $T_D$ )는 디스플레이 요소(2)를 통해서 전류를 구동하기 위한 것이다.

제1 및 제2 커패시터( $C_1$  및  $C_2$ )는 구동 트랜지스터( $T_D$ )의 게이트와 소스 사이에 직렬로 연결된다. 픽셀에 대한 입력은 제1 및 제2 커패시터 사이의 접합부(30)에 제공되고, 아래에 설명되는 바와 같이 픽셀 데이터 전압으로 제2 커패시터( $C_2$ )를 충전한다. 제1 커패시터( $C_1$ )는 구동 트랜지스터 임계전압을 저장하기 위한 것이다.

주소지정 트랜지스터( $A_1$ )는 입력 데이터 라인(6)과 제1 및 제2 커패시터 사이의 접합부(30) 사이에서 연결된다. 이러한 주소지정 트랜지스터 라인은 제2 커패시터( $C_2$ )에서의 저장을 위해, 데이터 전압을 픽셀에 인가하는 시간을 정한다.

제2 쇼팅 트랜지스터( $A_2$ )는 구동 트랜지스터  $T_D$ 의 게이트와 드레인 사이에 연결된다. 이것은 구동 트랜지스터( $T_D$ )가 온(on) 되었을 때, 전원 공급 라인(26) 및 제1 커패시터( $C_1$ ) 사이의 전류 흐름을 제어하기 위해서 사용된다.

제 3의 차단된 트랜지스터( $A_3$ )는 구동 트랜지스터( $T_D$ )와 디스플레이 요소(2)의 애노드 사이에 연결된다. 이것은 픽셀 프로그래밍 시퀀스의 임계 측정 동작동안 디스플레이 요소(2)를 턴오프(turn off)하기 위해 사용된다.

트랜지스터  $A_1$  내지  $A_3$ 는 그들의 게이트에 연결된 각각의 행 전도체에 의해서 제어된다.

픽셀 어레이의 주소지정은 통상적인 방식으로 모든 픽셀 행이 동시에 주소지정되도록 교대로 픽셀 행을 주소 지정하는 것을 포함한다. 데이터 라인(6)은 열(column) 전도체를 포함한다.

도 3의 회로는 많은 다른 방식으로 동작될 수 있다. 하나의 기본 동작이 기술되어질 것이며, 회로와 연관된 문제들이 설명될 것이다.

구동트랜지스터( $T_D$ )만이 지속적인 전류 모드에서 사용된다. 회로에서의 모든 다른 TFTs( $A_1$  내지  $A_3$ )가 짧은 듀티 사이클에서 동작하는 스위치로서 사용된다.

회로 동작은  $C_1$  상에 구동 트랜지스터( $T_D$ )의 임계전압을 저장하고,  $T_D$ 의 게이트-소스 전압이 임계전압과 데이터 전압을 더한 것이 되도록  $C_2$ 상에 데이터 전압을 저장한다.

임계 전압 측정 동안, 주소지정 트랜지스터( $A_1$ )는 쇼팅 트랜지스터( $A_2$ )처럼 턴온된다. 구동 트랜지스터를 턴온하는 구동 트랜지스터에 대형 게이트-소스 전압을 확립하기 위해서, 짧은 시간 동안 디스플레이 요소를 통해서 전류가 구동 되도록 차단 트랜지스터( $A_3$ )는 초기에 온(on)된다.

차단 트랜지스터( $A_3$ )는 턴오프되고, 구동 트랜지스터에 의해 소싱되는 전류는 소스에서 드레인으로, 트랜지스터( $A_2$ ), 커패시터( $C_1$ ), 주소지정 트랜지스터( $A_1$ )를 통하여 데이터 라인(6)으로 전달된다. 적절한 전압, 예컨대 전원 공급 라인 전압과 같은 전압이 이러한 동작을 위해서 데이터 라인(6) 상에 공급되며, 이 모든 것은 행 주소지정 기간(즉 주소지정 트랜지스터  $A_1$ 이 턴온되는 동안)동안에 발생한다.

전하의 흐름은, 게이트-소스 전압이 임계전압에 접근할 때까지, 케페시터( $C_1$ ) 양단에 저장된 전압을 변화시킨다. 이때에, 구동 트랜지스터가 턴오프된다. 커패시터( $C_2$ )는 쇼트 아웃(short out)되면{전원 공급 라인 전압이 데이터 라인(6)에 있기 때문에}, 커패시터( $C_1$ )는 임계전압을 저장하고 유지한다.

후속적으로, 쇼팅 트랜지스터(A2)는 턴오프되고, 그리고 픽셀 데이터가 주소지정 트랜지스터(A1)를 통해서 커페시터(C2)에 저장된다. 트랜지스터(A3)는 조명기간 동안 턴온된다.

예컨대 빛의 펄스가 임계 측정 동작 동안 출력이 되어야 할 필요성을 피하기 위해서, 이런 회로에 대한 변형이 또한 가능하다. 하지만, 문제는 주소지정 사이클의 현저한 부분이 임계 측정에 의해서 취해지는 문제가 남아있다.

본 발명은 파이프라인닝된 주소지정 시퀀스를 제공하며, 인접한 행들의 제어 신호들 사이에서 약간의 타이밍 오버랩 (timing overlap)이 있을 수 있다.

도 4는 본 발명의 픽셀 회로의 예를 도시한다. 회로는 도 3에서 도시된 바와 동일하지만 접합부(30)과 전원 공급 라인(26) 사이에 연결된 방전 트랜지스터(A<sub>4</sub>)를 추가로 가진다. 이 트랜지스터의 기능은, 다른 행에서 픽셀로 픽셀 데이터를 제공하는데 사용하기 위해 열 전도체를 자유롭게 하도록 주소지정 트랜지스터(A<sub>1</sub>)가 임계전압 측정 사이클 동안 턴 오프 되도록 하는 것이다.

회로의 동작은 도 5를 참조하여 설명된다.

도 5에 도시된 그레프의 시작에서, 디스플레이는 이전의 주소지정 기간으로부터 빛을 방출한다. 프로그래밍 단계의 시작에서, 쇼팅 및 방전 트랜지스터(A<sub>2</sub>,A<sub>4</sub>)가 턴온된다. 접합부(30)은 전원 레일 전압(power rail voltage)으로 상승되고, 구동 트랜지스터(T<sub>D</sub>)의 게이트 및 드레인은 함께 연결된다. 짧은 펄스의 빛은 구동 트랜지스터의 게이트 전압이 안정화되는 동안 방출되고, 그 다음 차단 트랜지스터(A<sub>3</sub>)가 턴오프된다.(도 5에서의 플롯 A<sub>3</sub>는 상승한다). 이것은 구동 트랜지스터 소스-드레인 전류를 자신의 게이트로 향하게 한다. 위에서 기술된 회로에서와 같은 방식으로, 게이트는 구동 트랜지스터의 게이트가 임계전압에 이를 때까지 충전되고 이것은 커페시터(C<sub>1</sub>) 상에서 저장된다.

게이트에서의 이러한 충전은 상대적으로 긴 시간 상수를 가진다. 본 발명은 이것이 주소지정 트랜지스터가 턴오프된 채로 (기간 40 동안) 수행될 수 있도록하여 시간은 픽셀 데이터를 가지는 다른 픽셀 행 프로그래밍으로 파이프라인 될 수 있다.

쇼팅 및 방전 트랜지스터(A<sub>2</sub>,A<sub>4</sub>)는 턴오프되어 구동 트랜지스터의 게이트는 부동(float)할 수 있으며, 구동 트랜지스터의 임계전압은 게이트는 커페시터(C<sub>1</sub>) 양단에 저장된다. 차단 트랜지스터(A<sub>3</sub>)는 그 시간에서 턴온될 수 있다. 그리고 어떠한 전류도 픽셀이 데이터 전압으로 주소지정될 때까지 디스플레이 요소에 흐르지 않도록 할 것이다.

주소지정 트랜지스터(A<sub>1</sub>)를 위한 짧은 주소지정 펄스가 후속적인 시간에서 요구되며, 이들은 열(column)에서의 데이터와 동기화 된다{도 5에서의 데이터 플롯의 낸-해치된(non-hatched) 부분}. 열(column)은 구동 트랜지스터 게이트 전압을 풀 다운(pull down)하는 전원선 전압보다 더욱 낮은 전압이어서, C<sub>2</sub>상에 픽셀 데이터 전압을 저장한다. 소스-게이트 접합부의 양단에서 결합된 전압은 픽셀 구동 전압에 추가되는 측정된 임계전압이다. 트랜지스터(A<sub>2</sub> 및 A<sub>4</sub>)에 대한 플롯은 동일하여 그들이 공유된 제어 라인에 의해서 제어될 수 있는 것으로 보일 수 있다.

이러한 주소지정 시퀀스의 파이프라이닝은 픽셀의 하나 이상의 행이 어느 한 시점에서 프로그램될 수 있도록 한다. 따라서 라인(A<sub>2</sub> 내지 A<sub>4</sub>)상의 주소지정 신호는 다른 행에 대한 동일한 신호와 오버랩될 수 있다. 주소지정 시퀀스의 길이는 긴 픽셀 프로그래밍 시간을 수반하지 않으며, 효과적인 라인 타임은 주소지정 라인(A<sub>1</sub>)이 하이(high)일 때 제2 커페시터(C<sub>2</sub>)를 충전시키기 위해 요구되는 시간만큼 만으로 제한된다. 이런 시간 기간은 표준 능동 매트릭스 주소지정 시퀀스에 대한 것과 같다. 주소지정의 다른 부분들은 전반적인 프레임 시간이 디스플레이의 제1 소수의 행들에 대해서 요구되는 셋업에 의해서 약간만 연장될 것이다. 하지만, 이러한 셋업은 프레임-블랭킹(frame-blanking) 기간 안에서 쉽게 수행될 수 있어서 임계 전압 측정에 요구되는 시간은 문제가 되지 않는다.

파이프라이닝된 주소지정은 도 6의 타이밍 다이어그램에서 더욱더 분명하게 도시된다. 트랜지스터(A<sub>2</sub> 내지 A<sub>3</sub>)에 대한 제어 신호들은 단일의 플롯으로 조합되지만, 동작은 도 4 및 도 5를 참조하여 기술되는 것과 같다. 도 6에서의 "데이터" 플롯은 데이터 라인(6)이 연속적인 행에 데이터를 거의 지속적으로 제공하도록 사용되는 것을 도시한다.

도 4와 도 5의 방법에서, 임계 측정 동작은 디스플레이 동작과 결합되어서 임계 측정과 디스플레이는 교대로 각각의 픽셀의 행에 대해서 수행된다.

대신에, 전체 디스플레이에 대한 임계 측정의 모든 것을 수행한 후에 주소지정하는 것이 가능하다.

똑같은 방식으로 동작하는 위에서 기술된 특정 회로의 레이아웃에 대한 많은 변형이 있다. 차이는 픽셀 프로그래밍 동안 빛의 플래시를 예방하기 위해서 요구될 수 있다. 예컨대, 구동트랜지스터의 드레인에 접지로의 경로를 제공하는 추가적인 트랜지스터를 제공하여 이 경로는 디스플레이 요소를 통한 전류의 흐름을 사용하는 대신에 임계 측정 직전에 전류의 흐름을 보장하기 위해 사용되도록 할 수 있다.

회로는 현재로서 이용가능한 LED 디바이스에 대해서 사용될 수 있다. 하지만, 전기 발광(EL)디스플레이 요소는 전기인광 유기 전기발광 디스플레이 요소를 포함할 수 있다.

상기 회로는 p형 구동 트랜지스터로 구현되는 것으로 도시되었다. 본 발명은 보다 큰 영역의 폴리 실리콘 어레이들이 제조되도록 하는데 이는 픽셀 회로들이 더욱 긴 픽셀 주소지정 시간을 요구하지 않고 픽셀 대 픽셀 변화를 보상하기 때문이다. 이들 픽셀 주소지정 시간들은 대형 디스플레이를 디자인할 때 제한적인 요소가 된다. 본 발명은 구동 트랜지스터가 LTPS 트랜지스터를 포함하는 디스플레이에 특히 적합하다.

본 발명은 마이크로 크리스털 실리콘과 같은 다른 트랜지스터 기술에 적용될 수 있다.

다양한 다른 변경들은 당업자들에게 명백해질 것이다.

### 산업상 이용 가능성

본 발명은 전기발광 디스플레이, 특히 각각의 픽셀에 연관되는 박막 스위칭 트랜지스터를 가지는 능동 매트릭스 디스플레이 디바이스에 이용가능하다.

### 도면의 간단한 설명

도 1은 알려진 EL 디스플레이 디바이스를 도시하는 도면.

도 2는 입력 구동 전압을 사용하는 EL 디스플레이 픽셀을 전류-주소지정을 위한 알려진 픽셀 알려진 픽셀 회로의 개략적인 도면.

도 3은 알려진 임계 보상 회로의 개략적인 도면을 도시하는 도면.


도 4는 본 발명의 디스플레이 디바이스를 위한 픽셀 레이아웃의 예에 대한 개략적인 다이어그램을 도시하는 도면.

도 5는 도 4의 픽셀 레이아웃의 동작을 위한 타이밍 다이어그램.

도 6은 본 발명의 회로가 파이프라인닝(pipelining)이 수행되는 것을 인에이블 하는 방법을 도시하는 도면.


### 도면

도면1




종래 기술

도면2




종래 기술


### 도면3




五題4



도면5



도면6



专利名称(译)	具有有源矩阵的电致发光显示装置		
公开(公告)号	<a href="#">KR1020070003812A</a>	公开(公告)日	2007-01-05
申请号	KR1020067013439	申请日	2005-01-04
[标]申请(专利权)人(译)	统宝光电股份有限公司 探戈比赛显示组织细胞操作		
申请(专利权)人(译)	证明来显示组织细胞操作		
当前申请(专利权)人(译)	证明来显示组织细胞操作		
[标]发明人	FISH DAVID A 피쉬데이비드에이 CHILDRESS MARK J 차일드마크제이		
发明人	피쉬,데이비드,에이. 차일드,마크,제이.		
IPC分类号	G09G3/30 G09G3/32 G09G3/20 H05B33/08		
CPC分类号	G09G2300/0852 G09G2310/061 G09G2300/0861 G09G2320/043 G09G3/20 G09G2300/0809 G09G3/3233 G09G2300/0417 G09G2300/0819		
代理人(译)	SHIN JUNG KUN		
优先权	2004000213 2004-01-07 GB		
外部链接	<a href="#">Espacenet</a>		

### 摘要(译)

有源矩阵电致发光显示器具有串联连接在像素驱动晶体管的栅极和源极或漏极之间的第一和第二电容器。从第二电容器充电的驱动晶体管临界电压感应的电压存储在从输入到像素的像素数据电压数据引起的电压中，提供给第一电容器上的第一和第二电容器之间的结。连接在公共线之间的放电晶体管连接在第一和第二电容器和显示器之间的结的所有像素上。该装置可以由共同线形成，作为临界电压测量运动的放电吸收/源。为了避免为此目的而使用数据线，使用可以使像素处于在生成临界测量时未被地址指定的状态。

