

특허청구의 범위

청구항 1

기관;

상기 기관상에 형성되고, 활성층, 게이트 하부전극과 게이트 상부전극을 포함하는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;

상기 박막 트랜지스터와 전기적으로 연결되고, 상기 게이트 전극의 적어도 일부와 동일층에 동일 물질로 형성된 화소 전극, 발광층을 포함하는 중간층 및 상기 화소 전극과 마주보도록 배치된 대향 전극이 순차 적층된 유기 발광 소자;

상기 게이트 상부전극과 동일층에 동일 물질로 형성된 제1 패드 전극, 상기 소스 전극 및 드레인 전극과 동일층에 동일 물질로 형성되고, 상기 기관과 마주보는 면의 반대 면에 소정의 이온들이 도핑되어 있는 이온 도핑층을 포함하는 제2 패드 전극;을 포함하는 유기 발광 디스플레이 장치.

청구항 2

제 1 항에 있어서,

상기 제1 패드 전극은 몰리브덴(Mo)을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 3

제 1 항에 있어서,

상기 제2 패드 전극은 알루미늄(Al)을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 4

제 1 항에 있어서,

상기 이온 도핑층에 도핑되어 있는 상기 이온들은 니켈(Ni) 및 란탄(La) 중 적어도 하나를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 5

제 4 항에 있어서,

상기 이온들은 상기 제2 패드 전극의 상기 기관과 마주보는 면의 반대쪽 표면 및 그 인접 영역에만 도핑되는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 6

제 1 항에 있어서,

상기 이온 도핑층은 이온 임플란트(ion implantation)공정에 의해 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 7

제 1 항에 있어서,

상기 소스 전극 및 드레인 전극에는 상기 이온 도핑층이 형성되지 아니하는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 8

제 1 항에 있어서,

상기 제2 패드 전극은 외부로 노출되어 있는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 9

제 1 항에 있어서,

상기 게이트 하부전극 및 상기 화소 전극과 동일층에 동일 물질로 형성되어 상기 기판과 상기 제1 패드 전극 사이에 개재된 패드 하부전극을 더 포함하는 유기 발광 디스플레이 장치.

청구항 10

제 9 항에 있어서,

상기 게이트 하부전극, 상기 화소 전극 및 상기 패드 하부전극은 ITO, IZO, ZnO, 및 In_2O_3 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 11

제 1 항에 있어서,

상기 활성층과 동일층에 동일 물질로 형성된 커패시터 하부전극과, 상기 게이트 하부전극과 동일층에 동일 물질로 형성된 커패시터 상부전극을 포함하는 스토리지 커패시터(Cst)를 더 포함하는 유기 발광 디스플레이 장치.

청구항 12

제 1 항에 있어서,

상기 유기 발광 디스플레이 장치는 화상이 상기 기판 측으로 구현되는 배면 발광형인 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 13

기판상에 형성된 제1 절연층;

상기 제1 절연층 상에 형성된 활성층;

상기 활성층을 덮도록 형성된 제2 절연층;

상기 제2 절연층 상에 형성된 화소 전극과, 상기 활성층 상부에 상기 화소 전극과 동일층에 동일물질로 소정 간격 이격되어 형성된 게이트 하부전극과, 상기 게이트 하부전극과 동일층에 동일물질로 소정 간격 이격되어 형성된 패드 하부전극;

상기 게이트 하부전극 상에 형성된 게이트 상부전극과, 상기 게이트 상부전극과 동일층에 동일물질로 형성되며 상기 패드 하부전극 상에 형성된 제1 패드 전극;

상기 화소 전극, 상기 게이트 상부전극 및 상기 제1 패드 전극의 적어도 일부를 덮도록 형성된 제3 절연층; 및

상기 화소 전극과 접촉하며 상기 제3 절연층 상부에 형성된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 동일층에 동일물질로 형성되며 상기 제1 패드 전극 상에 형성되고 상부에는 소정의 이온들이 도핑되어 있는 이온 도핑층이 형성된 제2 패드 전극;을 포함하는 유기 발광 디스플레이 장치.

청구항 14

제 13 항에 있어서,

상기 제1 패드 전극은 몰리브덴(Mo)을 포함하고,

상기 제2 패드 전극은 알루미늄(Al)을 포함하고,

상기 이온 도핑층에 도핑되어 있는 상기 이온들은 니켈(Ni) 및 란탄(La) 중 적어도 하나를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 15

제 14 항에 있어서,

상기 이온들은 상기 제2 패드 전극의 상기 기판과 마주보는 면의 반대쪽 표면 및 그 인접 영역에만 도핑되는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 16

기판상에 활성층을 형성하는 제1 마스크 공정 단계;

상기 활성층 상부에, 게이트 전극 및 제1 패드 전극과, 화소 전극을 형성하기 위한 전극 패턴을 각각 형성하는 제2 마스크 공정 단계;

상기 활성층의 양측과 상기 제1 패드 전극의 일부와 상기 전극 패턴의 일부를 노출하는 개구를 갖는 층간 절연막을 형성하는 제3 마스크 공정 단계;

상기 활성층의 노출된 양측과 접촉하는 소스 및 드레인 전극과, 상기 제1 패드 전극의 노출된 일부와 접촉하는 제2 패드 전극과, 상기 화소 전극을 각각 형성하는 제4 마스크 공정 단계;

상기 화소 전극의 적어도 일부와 상기 제2 패드 전극의 적어도 일부를 노출하는 화소 정의막을 형성하는 제5 마스크 공정 단계; 및

상기 노출된 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계;를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 17

제 16 항에 있어서,

상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계는,

이온 임플란트(ion implantation) 공정에 의해 수행되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 18

제 17 항에 있어서,

상기 이온 임플란트(ion implantation) 공정은 10 ~ 40 keV의 가속 전압을 가하여 수행되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 19

제 16 항에 있어서,

상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계는,

상기 제2 패드 전극의 상기 기판과 마주보는 면의 반대쪽 표면 및 그 인접 영역에만 상기 이온들을 도핑하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 20

제 16 항에 있어서,

상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계는,

상기 화소 정의막에 의해 상기 소스 및 드레인 전극이 가려진 상태에서 수행되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 21

제 16 항에 있어서,

상기 제1 패드 전극은 몰리브덴(Mo)을 포함하고,

상기 제2 패드 전극은 알루미늄(Al)을 포함하고,

상기 이온 도핑층에 도핑되어 있는 상기 이온들은 니켈(Ni) 및 란타(La) 중 적어도 하나를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 22

제 16 항에 있어서,

상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계 이후,

상기 주입된 이온들을 확산시키는 어닐링(annealing) 공정을 수행하는 단계를 더 포함하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 23

제 16 항에 있어서,

상기 제2 마스크 공정은,

상기 활성층 상부에 제2 절연층, 제1 도전층 및 제2 도전층을 순차 증착하는 단계; 및

상기 제1 도전층 및 상기 제2 도전층을 패터닝하여, 상기 제1 도전층을 게이트 하부전극으로 하고 상기 제2 도전층을 게이트 상부전극으로 하는 상기 게이트 전극을 형성하는 동시에, 상기 제1 도전층을 패드 하부전극으로 형성하고 상기 제2 도전층을 제1 패드 전극으로 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 24

제 16 항에 있어서,

상기 제3 마스크 공정은,

상기 게이트 전극, 상기 제1 패드 전극 및 상기 전극 패턴 상부에 제3 절연층을 증착하는 단계; 및

상기 제3 절연층을 패터닝하여 상기 활성층의 소스 및 드레인 영역의 일부와 상기 제1 패드 전극의 일부와 상기 전극 패턴의 일부를 노출하는 개구를 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 25

제 16 항에 있어서,

상기 제4 마스크 공정은,

상기 층간 절연막 상부에 제3 도전층을 증착하는 단계; 및

상기 제3 도전층을 패터닝하여 상기 소스 및 드레인 전극과 상기 제2 패드 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 26

제 16 항에 있어서,

상기 제4 마스크 공정은,

상기 소스 및 드레인 전극과 상기 제2 패드 전극을 형성하는 단계; 및

상기 전극 패턴을 구성하는 상기 제2 도전층을 제거하여, 상기 제1 도전층을 전극으로 하는 상기 화소 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

청구항 27

제 16 항에 있어서,

상기 제5 마스크 공정은,

상기 기판 전면에 제4 절연층을 적층하는 단계; 및

상기 제4 절연층을 패터닝하여 상기 화소 정의막을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.

명세서

기술 분야

[0001] 본 발명은 유기 발광 디스플레이 장치 및 이의 제조 방법에 관한 것으로, 상세하게는 제조 공정이 단순화되고, 패드부에서의 패터닝 특성, 전기적 특성 및 패드 신뢰성을 모두 만족하는 유기 발광 디스플레이 장치 및 이의 제조 방법에 관한 것이다.

배경 기술

[0002] 유기 발광 디스플레이 장치, 액정 디스플레이 장치 등과 같은 평판 표시 장치는 박막 트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작된다.

[0003] 일반적으로, 평판 표시 장치가 제작되는 기판은 TFT 등을 포함하는 미세 구조의 패턴을 형성하기 위하여, 이와 같은 미세 패턴이 그려진 마스크를 이용하여 패턴을 상기 어레이 기판에 전사한다.

[0004] 마스크를 이용하여 패턴을 전사하는 공정은 일반적으로 포토 리소그래피(photo-lithography) 공정을 이용한다. 포토 리소그래피 공정에 의하면, 패턴을 형성할 기판 상에 포토레지스트(photoresist)를 균일하게 도포하고, 스텝퍼(stepper)와 같은 노광 장비로 포토레지스트를 노광시킨 후, (포지티브(positive) 포토레지스트의 경우) 감광된 포토레지스트를 현상(developing)하는 과정을 거친다. 또한, 포토레지스트를 현상한 후에는, 잔존하는 포토레지스트를 마스크로 하여 패턴을 식각(etching)하고, 불필요한 포토레지스트를 제거하는 일련의 과정을 거친다.

[0005] 이와 같이 마스크를 이용하여 패턴을 전사하는 공정에서는, 먼저 필요한 패턴을 구비한 마스크를 준비하여야 하기 때문에, 마스크를 이용하는 공정 단계가 늘어날수록 마스크 준비를 위한 제조 원가가 상승한다. 또한, 상술한 복잡한 단계들을 거쳐야 하기 때문에 제조 공정이 복잡하고, 제조 시간의 증가 및 이로 인한 제조 원가가 상승하는 문제점이 발생한다.

발명의 내용

해결하려는 과제

[0006] 본 발명은 제조 공정이 단순화되고, 패드부에서의 패터닝 특성, 전기적 특성 및 패드 신뢰성을 모두 만족하는 유기 발광 디스플레이 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0007] 본 발명은 기판; 상기 기판상에 형성되고, 활성층, 게이트 하부전극과 게이트 상부전극을 포함하는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 게이트 전극의 적어도 일부와 동일층에 동일 물질로 형성된 화소 전극, 발광층을 포함하는 중간층 및 상기 화소 전극과 마주보도록 배치된 대향 전극이 순차 적층된 유기 발광 소자; 상기 게이트 상부전극과 동일층에 동일 물질로 형성된 제1 패드 전극, 상기 소스 전극 및 드레인 전극과 동일층에 동일 물질로 형성되고, 상기 기판과 마주보는 면의 반대 면에 소정의 이온들이 도핑되어 있는 이온 도핑층을 포함하는 제2 패드 전극; 을 포함하는 유기 발광 디스플레이 장치를 제공한다.

[0008] 본 발명에 있어서, 상기 제1 패드 전극은 몰리브덴(Mo)을 포함할 수 있다.

[0009] 본 발명에 있어서, 상기 제2 패드 전극은 알루미늄(Al)을 포함할 수 있다.

[0010] 본 발명에 있어서, 상기 이온 도핑층에 도핑되어 있는 상기 이온들은 니켈(Ni) 및 란탄(La) 중 적어도 하나를 포함할 수 있다.

[0011] 여기서, 상기 이온들은 상기 제2 패드 전극의 상기 기판과 마주보는 면의 반대쪽 표면 및 그 인접 영역에만 도핑될 수 있다.

- [0012] 본 발명에 있어서, 상기 이온 도핑층은 이온 임플란트(ion implantation)공정에 의해 형성될 수 있다.
- [0013] 본 발명에 있어서, 상기 소스 전극 및 드레인 전극에는 상기 이온 도핑층이 형성되지 아니할 수 있다.
- [0014] 본 발명에 있어서, 상기 제2 패드 전극은 외부로 노출될 수 있다.
- [0015] 본 발명에 있어서, 상기 게이트 하부전극 및 상기 화소 전극과 동일층에 동일 물질로 형성되어 상기 기판과 상기 제1 패드 전극 사이에 개재된 패드 하부전극을 더 포함할 수 있다.
- [0016] 여기서, 상기 게이트 하부전극, 상기 화소 전극 및 상기 패드 하부전극은 ITO, IZO, ZnO, 및 In₂O₃ 중 하나 이상을 포함할 수 있다.
- [0017] 본 발명에 있어서, 상기 활성층과 동일층에 동일 물질로 형성된 커패시터 하부전극과, 상기 게이트 하부전극과 동일층에 동일 물질로 형성된 커패시터 상부전극을 포함하는 스토리지 커패시터(Cst)를 더 포함할 수 있다.
- [0018] 본 발명에 있어서, 상기 유기 발광 디스플레이 장치는 화상이 상기 기판 측으로 구현되는 배면 발광형일 수 있다.
- [0019] 다른 측면에 따른 본 발명은, 기판상에 형성된 제1 절연층; 상기 제1 절연층 상에 형성된 활성층; 상기 활성층을 덮도록 형성된 제2 절연층; 상기 제2 절연층 상에 형성된 화소 전극과, 상기 활성층 상부에 상기 화소 전극과 동일층에 동일물질로 소정 간격 이격되어 형성된 게이트 하부전극과, 상기 게이트 하부전극과 동일층에 동일물질로 소정 간격 이격되어 형성된 패드 하부전극; 상기 게이트 하부전극 상에 형성된 게이트 상부전극과, 상기 게이트 상부전극과 동일층에 동일물질로 형성되며 상기 패드 하부전극 상에 형성된 제1 패드 전극; 상기 화소 전극, 상기 게이트 상부전극 및 상기 제1 패드 전극의 적어도 일부를 덮도록 형성된 제3 절연층; 및 상기 화소 전극과 접촉하며 상기 제3 절연층 상부에 형성된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 동일층에 동일물질로 형성되며 상기 제1 패드 전극 상에 형성되고 상부에는 소정의 이온들이 도핑되어 있는 이온 도핑층이 형성된 제2 패드 전극;을 포함하는 유기 발광 디스플레이 장치를 제공한다.
- [0020] 본 발명에 있어서, 상기 제1 패드 전극은 몰리브덴(Mo)을 포함하고, 상기 제2 패드 전극은 알루미늄(Al)을 포함하고, 상기 이온 도핑층에 도핑되어 있는 상기 이온들은 니켈(Ni) 및 란탄(La) 중 적어도 하나를 포함할 수 있다.
- [0021] 여기서, 상기 이온들은 상기 제2 패드 전극의 상기 기판과 마주보는 면의 반대쪽 표면 및 그 인접 영역에만 도핑될 수 있다.
- [0022] 다른 측면에 관한 본 발명은 기판상에 활성층을 형성하는 제1 마스크 공정 단계; 상기 활성층 상부에, 게이트 전극 및 제1 패드 전극과, 화소 전극을 형성하기 위한 전극 패턴을 각각 형성하는 제2 마스크 공정 단계; 상기 활성층의 양측과 상기 제1 패드 전극의 일부와 상기 전극 패턴의 일부를 노출하는 개구를 갖는 층간 절연막을 형성하는 제3 마스크 공정 단계; 상기 활성층의 노출된 양측과 접촉하는 소스 및 드레인 전극과, 상기 제1 패드 전극의 노출된 일부와 접촉하는 제2 패드 전극과, 상기 화소 전극을 각각 형성하는 제4 마스크 공정 단계; 상기 화소 전극의 적어도 일부와 상기 제2 패드 전극의 적어도 일부를 노출하는 화소 정의막을 형성하는 제5 마스크 공정 단계; 및 상기 노출된 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계;를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
- [0023] 본 발명에 있어서, 상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계는, 이온 임플란트(ion implantation) 공정에 의해 수행될 수 있다.
- [0024] 여기서, 상기 이온 임플란트(ion implantation) 공정은 10 ~ 40 keV의 가속 전압을 가하여 수행될 수 있다.
- [0025] 본 발명에 있어서, 상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계는, 상기 제2 패드 전극의 상기 기판과 마주보는 면의 반대쪽 표면 및 그 인접 영역에만 상기 이온들을 도핑할 수 있다.
- [0026] 본 발명에 있어서, 상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계는, 상기 화소 정의막에 의해 상기 소스 및 드레인 전극이 가려진 상태에서 수행될 수 있다.
- [0027] 본 발명에 있어서, 상기 제1 패드 전극은 몰리브덴(Mo)을 포함하고, 상기 제2 패드 전극은 알루미늄(Al)을 포함하고, 상기 이온 도핑층에 도핑되어 있는 상기 이온들은 니켈(Ni) 및 란탄(La) 중 적어도 하나를 포함할 수 있다.

- [0028] 본 발명에 있어서, 상기 제2 패드 전극의 적어도 일부 상에 소정의 이온들을 도핑하는 단계 이후, 상기 주입된 이온들을 확산시키는 어닐링(annealing) 공정을 수행하는 단계를 더 포함할 수 있다.
- [0029] 본 발명에 있어서, 상기 제2 마스크 공정은, 상기 활성층 상부에 제2 절연층, 제1 도전층 및 제2 도전층을 순차 증착하는 단계; 및 상기 제1 도전층 및 상기 제2 도전층을 패터닝하여, 상기 제1 도전층을 게이트 하부전극으로 하고 상기 제2 도전층을 게이트 상부전극으로 하는 상기 게이트 전극을 형성하는 동시에, 상기 제1 도전층을 패드 하부전극으로 형성하고 상기 제2 도전층을 제1 패드 전극으로 형성하는 단계;를 포함할 수 있다.
- [0030] 본 발명에 있어서, 상기 제3 마스크 공정은,
- [0031] 상기 게이트 전극, 상기 제1 패드 전극 및 상기 전극 패턴 상부에 제3 절연층을 증착하는 단계; 및 상기 제3 절연층을 패터닝하여 상기 활성층의 소스 및 드레인 영역의 일부와 상기 제1 패드 전극의 일부와 상기 전극 패턴의 일부를 노출하는 개구를 형성하는 단계;를 포함할 수 있다.
- [0032] 본 발명에 있어서, 상기 제4 마스크 공정은, 상기 층간 절연막 상부에 제3 도전층을 증착하는 단계; 및 상기 제3 도전층을 패터닝하여 상기 소스 및 드레인 전극과 상기 제2 패드 전극을 형성하는 단계;를 포함할 수 있다.
- [0033] 본 발명에 있어서, 상기 제4 마스크 공정은, 상기 소스 및 드레인 전극과 상기 제2 패드 전극을 형성하는 단계; 및 상기 전극 패턴을 구성하는 상기 제2 도전층을 제거하여, 상기 제1 도전층을 전극으로 하는 상기 화소 전극을 형성하는 단계;를 더 포함할 수 있다.
- [0034] 본 발명에 있어서, 상기 제5 마스크 공정은, 상기 기판 전면에 제4 절연층을 적층하는 단계; 및 상기 제4 절연층을 패터닝하여 상기 화소 정의막을 형성하는 단계;를 포함할 수 있다.

발명의 효과

- [0035] 이와 같은 본 발명에 의해서, 제조 공정이 단순화되고, 패드부에서의 패터닝 특성, 전기적 특성 및 패드 신뢰성을 모두 만족하는 효과를 얻을 수 있다.

도면의 간단한 설명

- [0036] 도 1은 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 구조를 개략적으로 나타낸 평면도이다.
- 도 2는 도 1의 II-II선을 따라 절개한 단면도이다.
- 도 3 내지 도 12는 도 2에 도시된 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 나타내는 단면도이다.
- 도 13은 본 발명의 제조 방법에 의해 제조된 유기 발광 디스플레이 장치의 패드 전극의 형상을 개략적으로 나타낸 도면이다.
- 도 14는 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo)의 삼층 구조로 패드 전극을 구성한 종래의 유기 발광 디스플레이 장치의 패드 전극의 형상을 개략적으로 나타낸 도면이다.
- 도 15는 이온 임플란트(ion implantation) 공정 직후의 깊이(depth)에 따른 농도 프로파일을 나타내는 그래프이다.
- 도 16은 어닐링(annealing) 공정을 수행한 후의 깊이(depth)에 따른 농도 프로파일을 나타내는 그래프이다.

발명을 실시하기 위한 구체적인 내용

- [0037] 이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
- [0038] 도 1은 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 구조를 개략적으로 나타낸 평면도이다.
- [0039] 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1)는 TFT(thin film transistor) 및 발광 화소 등을 포함하는 제1 기판(10) 및 상기 제1 기판(10)과 실링을 통해 합착되는 제2 기판(20)을 포함한다.
- [0040] 제1 기판(10)에는 박막 트랜지스터(TFT), 유기 발광 소자(EL), 스토리지 커패시터(Cst) 등이 형성될 수 있다.

또한, 제1 기관(10)은 LTPS(crystalline silicon) 기관, 유리 기관, 플라스틱 기관, 스테인리스 스틸(Stainless Using Steel; SUS) 기관 등일 수 있다.

- [0041] 제2 기관(20)은 제1 기관(10)에 구비된 TFT 및 발광 화소 등을 외부 수분, 공기 등으로부터 차단하도록 제1 기관(10) 상에 배치되는 봉지 기관일 수 있다. 제2 기관(20)은 제1 기관(10)과 대향되도록 위치하고, 제1 기관(10)과 제2 기관(20)은 그 가장자리를 따라 배치되는 실링 부재(90)에 의해 서로 접합된다. 제2 기관(20)은 투명 재질의 유리 기관 또는 플라스틱 기관일 수 있다.
- [0042] 제1 기관(10)은 빛이 출사되는 발광 영역(DA)과 이 발광 영역(DA)의 외곽에 위치한 비발광 영역(NDA)을 포함한다. 본 발명의 실시예들에 따르면, 발광 영역(DA) 외측의 비발광 영역(NDA)에 실링 부재(90)가 배치되어, 제1 기관(10)과 제2 기관(20)을 접합한다.
- [0043] 상술한 바와 같이, 제1 기관(10)의 발광 영역(DA)에는 유기 발광 소자(EL), 이를 구동하는 박막 트랜지스터(TFT) 및 이들과 전기적으로 연결된 배선이 형성된다. 그리고, 비발광 영역(NDA)에는 발광 영역(DA)의 배선으로부터 연장 형성된 패드 전극이 위치하는 패드 영역(5)이 포함될 수 있다.
- [0044] 여기서, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치는 패드 영역(5)이 제1 패드 전극과 제2 패드 전극으로 이루어지되, 상기 제2 패드 전극의 상부에는 이온 도핑층이 구비되는 것을 특징으로 하는 방, 이와 같은 패드 전극의 구조에 대해서는 아래에서 상세히 설명하도록 한다.
- [0045] 도 2는 도 1의 II-II선을 따라 절개한 단면도이다.
- [0046] 도 2를 참조하면, 본 발명의 유기 발광 디스플레이 장치(1)는, 채널 영역(2), 저장 영역(3), 발광 영역(4) 및 패드 영역(5)을 포함한다.
- [0047] 채널 영역(2)에는 구동소자로서 박막 트랜지스터(TFT)가 구비된다. 박막트랜지스터(TFT)는, 활성층(212), 게이트 전극(21g) 및 소스/드레인 전극(217a/217b)으로 구성된다. 상기 게이트 전극(21g)은 게이트 하부전극(214)과 게이트 상부전극(215)으로 구성되고, 이때 상기 게이트 하부전극(214)은 투명한 전도성 물질로 형성될 수 있다. 상기 게이트 전극(21g)과 활성층(212) 사이에는 이들 간의 절연을 위한 제2 절연층(13)이 개재되어 있다. 또한, 상기 활성층(212)의 양쪽 가장자리에는 고농도의 불순물이 주입된 소스/드레인 영역(212a/212b)이 형성되어 있으며, 이들은 상기 소스/드레인 전극(217a/217b)에 각각 연결되어 있다.
- [0048] 저장 영역(3)에는 스토리지 커패시터(Cst)가 구비된다. 스토리지 커패시터(Cst)는 커패시터 하부전극(312)과 커패시터 상부전극(314)으로 이루어지며, 이들 사이에 제2 절연층(13)이 개재된다. 여기서, 상기 커패시터 하부전극(312)은 상기 박막 트랜지스터(TFT)의 활성층(212)과 동일한 층에 동일한 물질로 형성될 수 있다. 한편, 상기 커패시터 상부전극(314)은 상기 박막 트랜지스터(TFT)의 게이트 하부전극(214), 유기 발광 소자(EL)의 화소 전극(414) 및 패드 하부전극(514)과 동일한 층에 동일한 물질로 형성될 수 있다.
- [0049] 발광 영역(4)에는 유기 발광 소자(EL)가 구비된다. 유기 발광 소자(EL)는 상기 박막 트랜지스터(TFT)의 소스/드레인 전극(217a/217b) 중 하나와 접속된 화소 전극(414), 화소 전극(414)과 마주보도록 형성된 대향 전극(420) 및 그 사이에 개재된 중간층(419)으로 구성된다. 상기 화소 전극(414)은 투명한 전도성 물질로 형성되며, 상기 박막 트랜지스터(TFT)의 게이트 하부전극(214) 등과 동일한 층에 동일한 물질로 형성될 수 있다.
- [0050] 패드 영역(5)은 패드 하부전극(514), 제1 패드 전극(515) 및 제2 패드 전극(517)을 포함한다.
- [0051] 여기서, 패드 하부전극(514)은 박막 트랜지스터(TFT)의 게이트 하부전극(214), 커패시터 상부전극(314) 및 유기 발광 소자(EL)의 화소 전극(414)과 동일한 층에 동일한 물질로 형성될 수 있다. 또한 제1 패드 전극(515)은 게이트 상부전극(215)과 동일한 층에 동일한 물질로 형성될 수 있다. 또한 제2 패드 전극(517)은 소스/드레인 전극(217a/217b)과 동일한 층에 동일한 물질로 형성될 수 있다. 이하에서는, 제1 패드 전극(515)과 제2 패드 전극(517)을 합쳐서 패드 전극이라고 부르기로 한다.
- [0052] 여기서, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치는 제1 패드 전극(515)과 제2 패드 전극(517)을 구비하며, 제2 패드 전극(517)의 상부에는 이온 도핑층(517a)이 형성되는 것을 일 특징으로 한다. 즉, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치는 소스/드레인 전극(217a/217b)과 동일한 층에 동일한 물질로 제2 패드 전극(517)을 형성하되, 제2 패드 전극(517)의 표면에 이온 도핑층을 형성하여, 패터닝 특성, 전기적 특성 및 패드 신뢰성을 모두 만족하도록 한다. 즉, 알루미늄 등의 물질로 형성된 제2 패드 전극(517) 상부에 니켈(Ni) 또는 란탄(La) 등의 이온을 도핑함으로써, 저저항인 동시에 캡핑층 역할을 수행할 수 있는 이온 도핑층(517a)을 형성하는 것이다. 이와 같은 이온 도핑층(517a)의 형성 방법 및 효과에 대해서는

도 12에서 상세히 설명하도록 한다.

- [0053] 이하에서는 도 2에 도시된 배면 발광형 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 설명한다. 도 3 내지 도 12는 도 2에 도시된 배면 발광형 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 나타내는 단면도이다.
- [0054] 먼저, 도 3에 도시된 바와 같이, 기판(10) 상부에 제1 절연층(11)을 형성한다. 상세히, 기판(10)은 SiO₂를 주 성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다.
- [0055] 한편, 기판(10) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층 및/또는 버퍼층과 같은 제1 절연층(11)이 구비될 수 있다. 상기 제1 절연층(11)은 SiO₂ 및/또는 SiN_x 등을 사용하여, PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
- [0056] 다음으로, 도 4에 도시된 바와 같이, 상기 제1 절연층(11) 상부에 박막 트랜지스터(TFT)의 활성층(212)과 스토리지 커패시터(Cst)의 하부전극(312)을 형성한다. 상세히, 제1 절연층(11) 상부에 비정질 실리콘을 먼저 증착한 후 이를 결정화함으로써 다결정 실리콘층(미도시)을 형성한다. 비정질 실리콘은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 그리고, 이와 같이 다결정 실리콘층은 제1 마스크(미도시)를 사용한 마스크 공정에 의해, 박막 트랜지스터(TFT)의 활성층(212) 및 커패시터(Cst)의 하부전극(312)으로 패터닝된다.
- [0057] 본 실시예에서는, 활성층(212)과 커패시터 하부전극(312)이 분리 형성되었으나, 활성층(212)과 커패시터 하부전극(312)을 일체로 형성할 수도 있다.
- [0058] 다음으로, 도 5에 도시된 바와 같이, 활성층(212)과 커패시터 하부전극(312)이 형성된 기판(10)의 전면에 제2 절연층(13), 제1 도전층(14) 및 제2 도전층(15)을 순차로 증착한다.
- [0059] 제2 절연층(13)은 SiN_x 또는 SiO_x 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 상기 제2 절연층(13)은, 박막 트랜지스터(TFT)의 활성층(212)과 게이트 전극(도 2의 21g 참조) 사이에 개재되어 박막 트랜지스터(TFT)의 게이트 절연막 역할을 하며, 커패시터 상부전극(도 2의 314 참조)과 커패시터 하부전극(312) 사이에 개재되어 커패시터(Cst)의 유전체층 역할을 하게 된다.
- [0060] 제1 도전층(14)은 ITO, IZO, ZnO, 또는 In₂O₃와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 추후 상기 제1 도전층(14)은 화소 전극(414), 게이트 하부전극(214), 커패시터 상부전극(314) 및 패드 하부전극(514)으로 패터닝 될 수 있다.
- [0061] 한편, 제2 도전층(15)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Al/Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 추후 상기 제2 도전층(15)은 게이트 상부전극(215) 및 제1 패드 전극(515)으로 패터닝 될 수 있다. 바람직하게, 상기 제2 도전층(15)은 몰리브덴(Mo)일 수 있다.
- [0062] 다음으로, 도 6에 도시된 바와 같이, 기판(10) 상에 게이트 전극(21g)과, 전극 패턴(30, 40), 그리고 패드 하부전극(514)과 제1 패드 전극(515)을 각각 형성한다.
- [0063] 상세히, 기판(10) 전면에 차례로 적층된, 상기 제1 도전층(14) 및 상기 제2 도전층(15)은 제2 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝된다.
- [0064] 이때, 채널 영역(2)에는 활성층(212) 상부에 게이트 전극(21g)이 형성되고, 상기 게이트 전극(21g)은 제1 도전층(14)의 일부로 형성된 게이트 하부전극(214)과 제2 도전층(15)의 일부로 형성된 게이트 상부전극(215)을 포함한다.
- [0065] 여기서, 게이트 전극(21g)은 활성층(212)의 중앙에 대응하도록 형성되며, 게이트 전극(21g)을 마스크로 하여 활성층(212)으로 n형 또는 p형의 불순물을 도핑하여 게이트 전극(21g)의 양측에 대응하는 활성층(212)의 가장자리에 소스/드레인 영역(212a/212b)과 이들 사이의 채널 영역을 형성한다.
- [0066] 저장 영역(3)에는 추후 커패시터 상부전극(도 2의 314 참조)을 형성하기 위한 전극 패턴(30)이 커패시터 하부

전극(312) 상부에 형성되고, 발광 영역(4)에는 추후 화소 전극(도 2의 414 참조)을 형성하기 위한 전극 패턴(40)이 형성된다.


- [0067] 그리고, 패드 영역(5)에는 제1 도전층(14)의 일부로 형성된 패드 하부전극(514)과 제2 도전층(15)의 일부로 형성된 제1 패드 전극(515)이 형성된다. 도면에는 저장 영역(3)에 형성되는 전극 패턴(30)과 패드 영역(5)에 형성되는 패드 하부전극(514) 및 제1 패드 전극(515)이 일체로 형성되는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니하며, 저장 영역(3)에 형성되는 전극 패턴(30)과 패드 영역(5)에 형성되는 패드 하부전극(514) 및 제1 패드 전극(515)은 서로 분리되어 형성될 수도 있다 할 것이다.
- [0068] 다음으로, 도 7에 도시된 바와 같이, 게이트 전극(21g)이 형성된 기판(10)의 전면에 제3 절연층(16)을 증착한다.
- [0069] 상기 제3 절연층(16)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 제3 절연층(16)은 충분한 두께로 형성되어, 예컨대 전술한 제2 절연층(13)보다 두껍게 형성되어, 박막 트랜지스터의 게이트 전극(21g)과 소스/드레인 전극(도 2의 217a/217b 참조) 사이의 층간 절연막 역할을 수행한다. 한편, 제3 절연층(16)은 상기와 같은 유기 절연 물질뿐만 아니라, 전술한 제2 절연층(13)과 같은 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기절연 물질을 교번하여 형성할 수도 있다.
- [0070] 다음으로, 도 8에 도시된 바와 같이, 제3 절연층(16)을 패터닝하여 상기 전극 패턴(30, 40)과 소스/드레인 영역(212a/212b)의 일부를 노출하는 개구들(H1, H2, H3, H4, H5, H6)을 갖는 층간 절연막(16)을 형성한다.
- [0071] 상세히, 상기 제3 절연층(16)은 제3 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 상기 개구들(H1, H2, H3, H4, H5, H6)을 형성한다. 여기서, 상기 개구(H1, H2)는 상기 소스/드레인 영역(212a/212b)의 일부를 노출시키고, 상기 개구(H3, H4)는 전극 패턴(40)의 상부를 구성하는 제2 도전층(15)의 일부를 노출시키고, 상기 개구(H5)는 전극 패턴(40)의 상부를 구성하는 제2 도전층(15)의 일부를 노출시킨다. 그리고, 상기 개구(H6)는 제1 패드 전극(515)의 일부를 노출시킨다.
- [0072] 다음으로, 도 9에 도시된 바와 같이, 상기 층간 절연막(16)을 덮도록 기판(10) 전면에 제3 도전층(17)을 증착한다.
- [0073] 상기 제3 도전층(17)은 전술한 제1 또는 제2 도전층(14, 15)과 동일한 도전 물질 가운데 선택할 수 있으며, 이에 한정되지 않고 다양한 도전 물질들로 형성될 수 있다. 바람직하게, 제3 도전층(17)은 저저항 특성을 가진 알루미늄(Al)을 포함할 수 있다. 여기서, 상기 도전 물질은 전술한 개구들(H1, H2, H3, H4, H5, H6) 중 적어도 일부를 충전할 수 있을 정도로 충분한 두께로 증착된다.
- [0074] 다음으로, 도 10에 도시된 바와 같이, 제3 도전층(도 9의 17 참조)을 패터닝하여, 소스/드레인 전극(217a/217b), 화소 전극(414) 커패시터 상부전극(314) 및 제2 패드 전극(517)을 각각 형성한다.
- [0075] 상세히, 상기 제3 도전층(도 9의 17 참조)을 제4 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝하여 소스/드레인 전극(217a/217b) 및 제2 패드 전극(517)을 형성한다.
- [0076] 여기서, 상기 소스/드레인 전극(217a/217b) 중 하나의 전극(본 실시예의 경우 전극(217a))은 화소 전극(414)이 형성될 전극 패턴(도 9의 40 참조)의 상부 제2 도전층(415)의 가장자리 영역의 개구(도 8의 H3 참조)를 통하여 화소 전극(414)과 접촉하도록 형성된다.
- [0077] 한편, 상기 소스/드레인 전극(217a/217b)이 형성된 후, 추가 식각에 의해 화소 전극(414) 및 커패시터 상부전극(314)을 각각 형성한다. 상세히, 상기 전극 패턴(도 9의 40 참조)은 개구(H4)에 의해 노출된 상부 제2 도전층을 제거하여 화소 전극(414)을 형성한다. 그리고, 상기 전극 패턴(도 9의 30 참조)은 개구(H5)에 의해 노출된 상부 제2 도전층을 제거하여 커패시터 상부전극(314)을 형성한다.
- [0078] 따라서 게이트 하부전극(214), 커패시터 상부전극(314), 화소 전극(414), 패드 하부전극(514)은 동일층에서 동일 물질로 형성된다.
- [0079] 여기서, 상기 개구(도 8의 H5 참조)를 통해 n형 또는 p형의 불순물을 주입하여 커패시터 하부전극(312)을 도핑할 수 있다. 상기 도핑 시 주입되는 불순물은 상기 활성층(212)의 도핑 시 사용된 것과 동일 또는 상이할 수 있다.
- [0080] 다음으로, 도 11에 도시된 바와 같이, 기판(10) 상에 화소정의막(pixel define layer: PDL)(418)을 형성한다.

- [0081] 상세히, 상기 화소 전극(414), 소스/드레인 전극(217a/217b), 커패시터 상부전극(314), 제2 패드 전극(517)이 형성된 기판(10) 전면에 제4 절연층(미도시)을 증착한다. 이때 상기 제4 절연층(미도시)은 폴리이미드, 폴리 아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다. 한편, 상기 제4 절연층(미도시)은 상기와 같은 유기 절연 물질뿐만 아니라, SiO₂, SiN_x, Al₂O₃, CuO_x, Tb₄O₇, Y₂O₃, Nb₂O₅, Pr₂O₃ 등에서 선택된 무기 절연 물질로 형성될 수 있음은 물론이다. 또한 상기 제4 절연층(미도시)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.
- [0082] 상기 제4 절연층(미도시)은 제5 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝하여 화소 전극(414)의 중앙부를 노출하는 개구(H7)와, 제2 패드 전극(517)의 중앙부를 노출하는 개구(H8)를 형성함으로써, 픽셀을 정의하는 화소 정의막(418)을 형성한다.
- [0083] 다음으로, 도 12에 도시된 바와 같이, 개구(H8)에 의해 노출된 제2 패드 전극(517)의 상부면에 니켈(Ni) 또는 란탄(La) 등의 이온을 도핑하여 이온 도핑층(517a)을 형성한다.
- [0084] 상술한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치는 제1 패드 전극(515)과 제2 패드 전극(517)을 구비하며, 제2 패드 전극(517)의 상부에는 이온 도핑층(517a)이 형성되는 것을 일 특징으로 하는 바, 이에 대하여 더욱 상세히 살펴보도록 한다.
- [0085] 패드 전극이 가져야 할 요건으로는 크게 패터닝 특성, 전기적 특성 및 패드 신뢰성을 들 수 있다. 이와 같은 세 가지 요건을 모두 만족할 수 있는 패드 전극의 개발이 요구되고 있으나, 현재로서는 이들 요건을 모두 만족시키는 패드 전극은 전무한 실정이다. 예를 들어, 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo)의 삼층 구조로 패드 전극을 구성할 경우, 습식 식각(wet etch)에 대한 패터닝 특성은 우수한 편이나, 몰리브덴(Mo)이 산화될 수 있고, 몰리브덴(Mo)과 알루미늄(Al) 간에 갈바닉(galvanic) 반응이 발생하는 등의 이유로 패드 신뢰성 조건을 만족하지 못하는 문제점이 존재한다. 한편, 티타늄(Ti)-알루미늄(Al)-티타늄(Ti)의 삼층 구조로 패드 전극을 구성할 경우, 산화 및 부식 우려가 없고 패드 신뢰성이 우수한 편이나 습식 식각(wet etch)을 적용할 수 없다는 문제점이 존재한다. 또한, 몰리브덴(Mo)과 알루미늄(Al)의 이중 구조만으로 패드 전극을 구성할 경우, 표면에 Al₂O₃ 산화물이 발생하며, 알루미늄(Al)에 부식이 발생하는 등의 문제점이 존재한다. 즉, 기존의 소스/드레인 전극을 형성하는 물질과 동일한 물질로 패드 전극을 구성하는 것은 불가능하였다. 이를 해결하기 위하여, 화소 전극과 동일한 층에 동일한 물질로 패드 전극을 형성하는 방안이 고려되었으나, 화소 전극을 구성하는 ITO 등과 같은 투명 전극의 경우, 저항이 너무 높고 구조적 신뢰도가 떨어진다는 문제점이 존재하였다.
- [0086] 이와 같은 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치는 소스/드레인 전극(217a/217b)과 동일한 층에 동일한 물질로 제2 패드 전극(517)을 형성하되, 제2 패드 전극(517)의 표면에 이온 도핑층(517a)을 형성하여, 패터닝 특성, 전기적 특성 및 패드 신뢰성을 모두 만족하는 것을 일 특징으로 한다. 즉, 알루미늄 등의 물질로 형성된 제2 패드 전극(517) 상부에 니켈(Ni) 또는 란탄(La) 등의 이온을 도핑함으로써, 저저항인 동시에 캡핑층 역할을 수행할 수 있는 이온 도핑층(517a)을 형성하는 것이다.
- [0087] 이와 같은 이온 도핑층(517a)은 예를 들어 이온 임플란트(ion implantation)공정에 의해 형성될 수 있다. 즉, 알루미늄 등의 물질로 형성된 제2 패드 전극(517) 상부에, 도 12에 도시된 바와 같이 니켈(Ni) 또는 란탄(La) 등의 이온(I)을 주입함으로써 형성된다. 이때, 제2 패드 전극(517) 전체가 도핑되는 것이 아니라, 제2 패드 전극(517)의 표면과 상부에만 이온(I)이 도핑될 수 있도록, 주입되는 이온(I)의 가속 전압 등을 조절할 수 있다. 예를 들어, 이온 임플란트(ion implantation) 공정의 가속 전압을 대략 10 ~ 40 keV 수준으로 조절하면, 제2 패드 전극(517)의 표면과 상부에만 이온(I)이 도핑될 수 있을 것이다.
- [0088] 이와 같이 형성된 이온 도핑층(517a)은 알루미늄 등의 물질로 형성된 제2 패드 전극(517)이 산화 및 부식되는 것을 방지함으로써, 패드 신뢰성을 향상시킬 수 있다.
- [0089] 이때, 소스/드레인 전극(217a/217b)에는 이온 도핑이 안 되고, 제2 패드 전극(517) 상부에만 이온 도핑이 수행되는 것이 바람직하다. 왜냐하면, 순수한 알루미늄에 이온이 도핑되면 약간이나마 저항이 상승하게 된다. 그런데 소스/드레인 전극(217a/217b)에서는 배선의 저항이 최대한 낮아야만 하므로, 약간의 저항 상승도 문제가 될 수 있다. 반면, 패드 영역은 약간의 저항 증가에는 크게 민감하지 않으며, 제2 패드 전극(517)이 외부로 노출되기 때문에 부식에 강한 특성을 갖는 것이 바람직하다. 따라서, 저항 증가에 민감한 소스/드레인 전극(217a/217b)에는 이온을 도핑하지 않도록 하여 최대한 낮은 저항을 유지하도록 하는 반면, 산화 및 부식에 민감한 제2 패드 전극(517)에는 이온을 도핑하여 높은 내부식성을 갖도록 하는 것이다.


- [0090] 이때, 도 12에 도시된 바와 같이, 화소 정의막(418)이 형성된 이후 이온 주입 공정을 수행하기 때문에, 유기 발광 디스플레이 장치 전면에 이온을 도핑한다고 하여도, 화소 정의막(418)에 의해 보호되고 있는 소스/드레인 전극(217a/217b)에는 이온이 도핑되지 않고, 외부로 노출되어 있는 제2 패드 전극(517)에만 이온이 도핑되어 이온 도핑층(517a)이 형성될 수 있는 것이다.
- [0091] 도 13은 본 발명의 제조 방법에 의해 제조된 유기 발광 디스플레이 장치의 패드 전극의 형상을 개략적으로 나타낸 도면이고, 도 14는 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo)의 삼층 구조로 패드 전극을 구성한 종래의 유기 발광 디스플레이 장치의 패드 전극의 형상을 개략적으로 나타낸 도면이다.
- [0092] 도 13을 참조하면, 본 발명의 제조 방법에 의해 제조된 유기 발광 디스플레이 장치의 경우, 소스/드레인 전극(217a/217b) 및 제2 패드 전극(517) 일괄 식각 후, CD skew는 편측 약 1.2 μ m 수준이며, 식각 후 테이퍼 각도는 72° 의 이상적인 각도를 이룸을 알 수 있다.
- [0093] 이에 반하여, 도 14를 참조하면, 종래와 같이 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo)의 삼층 구조로 패드 전극을 구성한 경우, 소스/드레인 전극 및 패드 전극 일괄 식각 후, CD skew는 편측 약 1.59 μ m 수준이며, 식각 후 테이퍼 각도는 45° 이하로 지나치게 누워있음을 알 수 있다. 이와 같이 테이퍼 각도가 지나치게 낮을 경우, 실제 적용되는 저항이 상승하는 문제점이 발생한다.
- [0094] 한편, 본 발명과 같이 몰리브덴으로 형성된 제1 패드 전극(515), 알루미늄으로 형성된 제2 패드 전극(517) 및 제2 패드 전극(517) 상부에 니켈(Ni) 또는 란타(La) 등의 이온이 도핑되어 형성된 이온 도핑층(517a)으로 패드 전극을 구성하는 경우 Al 및 AlNiLa 가 ITO 에 비해 비저항이 약 1/100 수준이므로, ITO로 패드 전극을 구성한 패드부 배선에 비해 저항을 1/1000까지 낮출 수 있다.
- [0095] 또한, 본 발명과 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo) 구조의 배선을 비교해 보았을 때, 본 발명이 패터닝 특성에 있어서 CD skew가 편측으로 약 1.2 μ m 수준으로 개선됨을 알 수 있다. 또한, 식각 후 테이퍼 각도가 이상적인 수치에 가깝게 형성되며, 패드의 최상부가 Mo가 아닌 Al NiLa로 형성되므로 높은 내부식성을 갖게 됨을 알 수 있다.
- [0096] 또한, 본 발명과 ITO 구조의 패드 전극을 비교해 보았을 때, 본원발명의 패드 전극의 두께가 약 500nm 수준인데 반하여 ITO 패드 구조는 약 30nm 수준에 불과하므로, 본 발명의 구조적 안정성이 훨씬 높음을 알 수 있다.
- [0097] 이와 같은 본 발명에 의하여, 패드부에서의 패터닝 특성, 전기적 특성 및 패드 신뢰성을 모두 만족하는 효과를 얻을 수 있다.
- [0098] 한편, 도 12에 도시된 바와 같이 이온 임플란트 공정을 진행한 이후, 추가로 어닐링(annealing) 공정을 수행하여, 주입된 이온을 확산(diffuse) 시킴으로써 깊이(depth)에 따른 농도 프로파일을 고르게 할 수도 있다.
- [0099] 도 15는 이온 임플란트(ion implantation) 공정 직후의 깊이(depth)에 따른 농도 프로파일을 나타내는 그래프이고, 도 16은 어닐링(annealing) 공정을 수행한 후의 깊이(depth)에 따른 농도 프로파일을 나타내는 그래프이다. 도 15 및 도 16에 도시된 바와 같이, 이온 임플란트(ion implantation) 공정만을 수행하는 것보다, 그 이후 어닐링(annealing) 공정을 추가로 수행할 경우, 이온의 농도 분포가 훨씬 고르고 완만하게 분포함을 알 수 있다.
- [0100] 이후, 도 2에 도시된 바와 같이, 상기 화소 전극(414)을 노출하는 개구(도 12의 H7 참조)에 유기 발광층을 포함하는 중간층(419) 및 대향 전극(420)을 형성한다.
- [0101] 상기 중간층(419)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
- [0102] 상기 중간층(419)은 저분자 또는 고분자 유기물로 구비될 수 있다.
- [0103] 저분자 유기물로 형성되는 경우, 중간층(419)은 유기 발광층을 중심으로 화소 전극(414)의 방향으로 정공 수송층 및 정공 주입층 등이 적층되고, 대향 전극(420) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14



도면15



도면16



专利名称(译)	有机发光显示装置及其制造方法		
公开(公告)号	KR1020120063747A	公开(公告)日	2012-06-18
申请号	KR1020100124863	申请日	2010-12-08
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	LEE JUNE WOO 이준우 YOU CHUN GI 유춘기 CHOI JOON HOO 최준후		
发明人	이준우 유춘기 최준후		
IPC分类号	H01L51/52 H05B33/06		
CPC分类号	H01L27/3276 H01L2227/323 H01L27/3248 H01L21/00 H01L27/14 H01L51/56 H01L29/18 H01L2251/56		
其他公开文献	KR101807849B1		
外部链接	Espacenet		

摘要(译)

用途：提供一种有机电致发光显示装置及其制造方法，通过防止第二焊盘电极被氧化或腐蚀来提高焊盘可靠性。结构：薄膜晶体管（TFT）由有源层（212），a组成。栅电极（21g）和源/漏电极。存储电容器（C_{st}）由底部电极（312）和顶部电极（314）组成。有机发光装置（EL）由像素电极（414），相对电极（420）和中间层（419）组成。第一焊盘电极（515）与栅极顶部电极形成在同一层上。第一焊盘电极由与栅极顶部电极相同的材料构成。第二焊盘电极与源/漏电极形成在同一层上。

