



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0006425
(43) 공개일자 2009년01월15일

(51) Int. Cl.

G09G 3/30 (2006.01) G09G 3/32 (2006.01)
G09G 3/20 (2006.01) H05B 33/12 (2006.01)

(21) 출원번호 10-2007-0069754

(22) 출원일자 2007년07월11일
심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사
서울 영등포구 여의도동 20번지

(72) 발명자

김인환
서울 강북구 미아8동 314번지 41호

변승찬

인천 남동구 만수6동 남동아파트 105동 1308호
이정윤

경기 수원시 장안구 율전동 삼성아파트 205동 20
3호

(74) 대리인

허용록

전체 청구항 수 : 총 12 항


(54) 전계 발광 표시 장치 및 그 구동 방법

(57) 요 약

잔상의 최소화와 수명의 연장이 가능한 전계 발광 표시 장치가 개시된다.

전계 발광 표시 장치는 화소들이 형성된 패널; 화소 데이터에 해당하는 화소 구동 신호로 상기 패널의 화소들에 구동하는 구동부; 기준 화소 전압을 발생하는 전압 발생부; 및 일정한 주기마다 그 주기의 일부에 해당하는 기간 씩, 상기 기준 화소 전압을 상기 화소 구동 신호 대신 상기 기준 화소 전압에 의하여 상기 화소들이 구동되게 하는 기준 화소 전압 삽입부를 구비한다.

대 표 도 - 도1



특허청구의 범위

청구항 1

화소들이 형성된 패널;

화소 데이터에 해당하는 화소 구동 신호로 상기 패널의 화소들에 구동하는 구동부;

기준 화소 전압을 발생하는 전압 발생부; 및

일정한 주기마다 그 주기의 일부에 해당하는 기간씩, 상기 기준 화소 전압을 상기 화소 구동 신호 대신 상기 기준 화소 전압에 의하여 상기 화소들이 구동되게 하는 기준 화소 전압 삽입부를 구비하는 것을 특징으로 하는 전계 발광 표시 장치.

청구항 2

제 1 항에 있어서,

상기 기준 화소 전압이 상기 화소에 포함된 발광 다이오드의 구동용 박막 트랜지스터의 문턱 전압보다 높고 상기 화소 데이터의 중간 그레이 레벨에 해당하는 전압 레벨 보다 낮은 전압 레벨을 가지는 것을 특징으로 하는 전계 발광 표시 장치.

청구항 3

제 1 항에 있어서,

상기 기준 화소 전압이 대략 0.95V 내지 1.25V 범위의 전압 레벨들 중 어느 한 전압 레벨로 설정된 것을 특징으로 하는 전계 발광 표시 장치.

청구항 4

제 1 항에 있어서, 상기 기준 화소 전압 삽입부가

상기 구동부로부터의 화소 구동 신호 및 상기 전압 발생부로부터의 상기 기준 화소 전압을 선택적으로 상기 패널에 공급하는 신호 선택기; 및

일정한 수의 프레임 주기마다 하나의 프레임 기간동안 상기 화소들이 상기 기준 화소 전압에 의해 구동되게 상기 신호 선택기를 제어하는 선택 제어기를 구비하는 것을 특징으로 하는 전계 발광 표시 장치.

청구항 5

제 1 항에 있어서, 상기 기준 화소 전압 삽입부가

상기 구동부로부터의 화소 구동 신호 및 상기 전압 발생부로부터의 상기 기준 화소 전압을 선택적으로 상기 패널에 공급하는 신호 선택기; 및

프레임 주기마다 프레임 기간의 10% 내지 50% 범위 중 어느 한 기간동안 상기 화소들이 상기 기준 화소 전압에 의하여 구동되게끔 상기 신호 선택기를 제어하는 선택 제어기를 구비하는 것을 특징으로 하는 전계 발광 표시 장치.

청구항 6

제 5 항에 있어서,

상기 선택 제어기는, 상기 신호 선택기가 수평 동기 신호의 반주기마다 상기 화소 구동 신호와 상기 기준 화소 전압을 교번적으로 선택하게 하는 것을 특징으로 하는 전계 발광 표시 장치.

청구항 7

제 5 항에 있어서,

상기 선택 제어기는, 상기 화소들 중 하나의 라인 단위로 일정한 수의 라인 상의 화소들이 라인 단위로 순차적으로 상기 화소 구동 신호를 충전할 때마다 상기 신호 선택기가 상기 기준 화소 전압을 선택하게 하는 것을 특징

으로 하는 전계 발광 표시 장치.

청구항 8

화소 데이터에 해당하는 화소 구동 신호로 전계 발광 패널 상의 화소들을 구동하는 단계: 및 일정한 주기마다 그 주기의 일부에 해당하는 기간동안 상기 화소들이 기준 화소 전압에 의해 구동되게 하는 단계를 포함하는 것을 특징으로 하는 전계 발광 표시 장치의 구동 방법.

청구항 9

제 8 항에 있어서,

상기 기준 화소 전압 구동 단계가, 일정한 수의 프레임 주기마다 하나의 프레임 기간동안 상기 화소들이 상기 기준 화소 전압에 의해 구동되게 하는 단계를 포함하는 것을 특징으로 하는 전계 발광 표시 장치의 구동 방법.

청구항 10

제 8 항에 있어서,

상기 기준 화소 전압 구동 단계가, 프레임 주기마다 프레임 기간의 10% 내지 50% 범위 중 어느 한 기간동안 상기 화소들이 상기 기준 화소 전압에 의하여 구동되게 하는 단계를 포함하는 것을 특징으로 하는 전계 발광 표시 장치의 구동 방법.

청구항 11

제 8 항에 있어서,

상기 기준 화소 전압이 상기 화소에 포함된 발광 다이오드의 구동용 박막 트랜지스터의 문턱 전압보다 높고 상기 화소 데이터의 중간 그레이 레벨에 해당하는 전압 레벨 보다 낮은 전압 레벨을 가지는 것을 특징으로 하는 전계 발광 표시 장치의 구동 방법.

청구항 12

제 8 항에 있어서,

상기 기준 화소 전압이 대략 0.95V 내지 1.25V 범위의 전압 레벨들 중 어느 한 전압 레벨로 설정된 것을 특징으로 하는 전계 발광 표시 장치의 구동 방법.

명세서

발명의 상세한 설명

기술 분야

<1> 본 발명은 발광 다이오드를 이용한 평판 표시 장치에 관한 것으로, 특히 리플렉션 가능한 전계 발광 표시 장치 및 그 구동 방법에 관한 것이다.

배경 기술

<2> 통상의 평판 표시 장치는 액정 패널(Liquid Crystal Panel), 전계 발광 패널(Electro-Luminescence Panel) 및 플라즈마 표시 패널(Plasma Display Panel) 등과 같은 평판 패널 상에 화상을 표시한다. 이러한 평판 표시 장치는 슬립화 및 경량화를 가능케 함과 아울러 대화면의 구현을 용이하게 한다. 이에 따라, 평판 표시 장치는 기존의 음극선관(Cathode Ray Tube) 표시 장치를 대신하여 컴퓨터 시스템, 텔레비전 수상기 및 이통 통신 기기 등의 표시 장치로서 사용되고 있다.

<3> 평판 표시 장치들 중에서, 전계 발광 표시 장치는 넓은 시야각을 가지면서도 별도의 광원을 요구하지 않는다는 점에서 각광 받고 있다. 이는 전계 발광 표시 장치가 평판 상에 액티브 매트릭스 형태로 배열된 다수의 전계 발광 화소들을 포함하는 것에 기인한다. 전계 발광 표시 장치에 사용되는 전계 발광 패널은 전계 발광 화소들 각각이 화소 구동 신호의 전압 또는 전류에 따른 량의 광을 발생하게 하여 화상을 표시한다.

- <4> 화소 구동 신호에 응답하는 전계 발광 화소는 직렬 접속된 발광 다이오드 및 박막 트랜지스터를 구비한다. 박막 트랜지스터는, 제어 노드 상의 구동 전압에 응답하여, 전계 발광 다이오드에 공급되는 전류의량을 조절한다. 발광 다이오드는 박막 트랜지스터에 의하여 제어된 전류량에 해당하는 량의 광을 방사하여 화상의 화점을 표시한다.
- <5> 이와 같은 종래의 전계 발광 화소에서는, 발광 다이오드의 전류량을 제어하기 위하여 박막 트랜지스터가 지속적으로 구동될 수밖에 없다. 지속적인 구동은 박막 트랜지스터에 스트레스가 가해지게 하여 박막 트랜지스터를 열화시킨다. 박막 트랜지스터의 열화는 화소 구동 신호에 따라 발광 다이오드에 공급된 전류량 및 발광 다이오드의 방사 광량이 화소 구동 신호에 정확하게 응답하지 않게 한다. 이로 인하여, 상기 전계 발광 패널 상에 표시되는 화상에는 잔상이 나타난다. 이에 더하여, 지속적인 스트레스는 박막 트랜지스터를 손상시켜 박막 트랜지스터의 수명은 물론 전계 발광 패널 및 전계 발광 표시 장치의 수명까지도 단축되게 한다.
- <6> 이러한 잔상 및 화소 회로의 수명 단축을 해소하기 위하여, 일정한 주기마다 전계 발광 화소에 블랙 데이터를 기입하는 리프레쉬 기능의 전계 발광 표시 장치가 제안되었다. 리프레쉬 기능의 전계 발광 표시 장치는, 문턱 전압(V_{th})보다 낮은 계조 전압(예를 들면, 0.3V) 또는 역바이어스 전압을 주기적으로 박막 트랜지스터에 인가하여, 박막 트랜지스터가 주기적으로 일정한 기간씩 턴-오프되게 하거나 또는 정극성의 방향으로 상승된 박막 트랜지스터의 문턱 전압(V_{th})이 부극성의 방향으로 하강되게 한다.
- <7> 이렇게 발광 다이오드 구동용 박막 트랜지스터에 주기적으로 인가되는 문턱 전압(V_{th})보다 낮은 전압 또는 역바이어스 전압은 박막 트랜지스터의 구동 전압의 변동 폭이 커지게 한다. 이로 인하여, 박막 트랜지스터에 가해지는 스트레스가 오히려 더 증가하여 박막 트랜지스터의 문턱 전압(V_{th})이 좀 더 빠르게 높아지게 한다. 이 결과, 박막 트랜지스터는 물론 전계 발광 패널 및 전계 발광 표시 장치의 수명이 더 단축된다. 이에 더하여, 구동 전압의 큰 변동 폭은 팝 노이즈 성분에 해당하는 만큼의 과도 응답 성분의 광량이 방사되게 하여 잔상이 여전히 나타나게 하는 요인으로 작용하고 있다.

발명의 내용

해결 하고자하는 과제

- <8> 따라서, 본 발명의 목적은 잔상의 최소화와 수명의 연장이 가능한 전계 발광 표시 장치 및 그 구동 방법을 제공함에 있다.

과제 해결수단

- <9> 상기 목적을 달성하기 위한 본 발명의 일면에 따른 실시 예의 전계 발광 표시 장치는 화소들이 형성된 패널; 화소 데이터에 해당하는 화소 구동 신호로 상기 패널의 화소들에 구동하는 구동부; 기준 화소 전압을 발생하는 전압 발생부; 및 일정한 주기마다 그 주기의 일부에 해당하는 기간씩, 상기 기준 화소 전압을 상기 화소 구동 신호 대신 상기 기준 화소 전압에 의하여 상기 화소들이 구동되게 하는 기준 화소 전압 삽입부를 구비한다.
- <10> 상기 기준 화소 전압이 상기 화소에 포함된 발광 다이오드의 구동용 박막 트랜지스터의 문턱 전압보다 높고 상기 화소 데이터의 중간 그레이 레벨에 해당하는 전압 레벨보다 낮은 전압 레벨을 가질 것이다. 바람직하게는, 상기 기준 화소 전압이 대략 0.95V 내지 1.25V 범위의 전압 레벨들 중 어느 한 전압 레벨로 설정될 것이다.
- <11> 상기 기준 화소 전압 삽입부가, 상기 구동부로부터의 화소 구동 신호 및 상기 전압 발생부로부터의 상기 기준 화소 전압을 선택적으로 상기 패널에 공급하는 신호 선택기; 및 일정한 수의 프레임 주기마다 하나의 프레임 기간동안 상기 화소들이 상기 기준 화소 전압에 의해 구동되게 상기 신호 선택기를 제어하는 선택 제어기를 구비할 것이다.
- <12> 상기 기준 화소 전압 삽입부가, 상기 구동부로부터의 화소 구동 신호 및 상기 전압 발생부로부터의 상기 기준 화소 전압을 선택적으로 상기 패널에 공급하는 신호 선택기; 및 프레임 주기마다 프레임 기간의 10% 내지 50% 범위 중 어느 한 기간동안 상기 화소들이 상기 기준 화소 전압에 의해 구동되게끔 상기 신호 선택기를 제어하는 선택 제어기를 구비할 수도 있다.
- <13> 상기 선택 제어기는, 상기 신호 선택기가 수평 동기 신호의 반주기마다 상기 화소 구동 신호와 상기 기준 화소 전압을 교번적으로 선택하게 할 것이다.
- <14> 상기 선택 제어기는, 상기 화소들 중 하나의 라인 단위로 일정한 수의 라인 상의 화소들이 라인 단위로 순차적으로

로 상기 화소 구동 신호를 충전할 때마다 상기 신호 선택기가 상기 기준 화소 전압을 선택하게 할 수도 있다.

- <15> 본 발명의 다른 일면의 실시 예에 따른 전계 발광 표시 장치의 구동 방법은, 화소 데이터에 해당하는 화소 구동 신호로 전계 발광 패널 상의 화소들을 구동하는 단계: 및 일정한 주기마다 그 주기의 일부에 해당하는 기간동안 상기 화소들이 기준 화소 전압에 의해 구동되게 하는 단계를 포함한다.
- <16> 상기 기준 화소 전압 구동 단계가, 일정한 수의 프레임 주기마다 하나의 프레임 기간동안 상기 화소들이 상기 기준 화소 전압에 의해 구동되게 하는 단계를 포함할 것이다.
- <17> 상기 기준 화소 전압 구동 단계가, 프레임 주기마다 프레임 기간의 10% 내지 50% 범위 중 어느 한 기간동안 상기 화소들이 상기 기준 화소 전압에 의하여 구동되게 하는 단계를 포함할 수도 있다.

효과

- <18> 상술한 바와 같이, 본 발명에 따른 전계 발광 표시 장치 및 그 구동 방법은, 일정한 주기마다 전계 발광 화소를 기준 화소 전압으로 프리-차지시키어, 전계 발광 화소가 정상 발광 모드, 리프레쉬 발광 모드 및 프리-차지 모드로 구동되게 한다. 이에 따라, 발광 다이오드 구동용 박막 트랜지스터에 가해지는 스트레스가 경감되어 발광 다이오드 구동용 박막 트랜지스터의 문턱 전압의 변동이 최소화된다. 이에 더하여, 발광 다이오드 구동용 박막 트랜지스터에 인가되는 화소 구동 신호의 급격한 변화가 완충된다. 이 결과, 발광 다이오드(ELD)용 박막 트랜지스터(MN1)는 물론 전계 발광 패널 및 전계 발광 표시 장치의 수명이 연장될 수 있음은 물론 잔상이 현저하게 줄어들게 된다.
- <19> 상기 목적들 및 이점들 외에 본 발명의 다른 목적들, 다른 특징들 및 다른 이점들은 첨부한 도면과 결부된 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

발명의 실시를 위한 구체적인 내용

- <20> 이하, 본 발명의 실시 예들이 첨부된 도면들과 결부되어 상세하게 설명될 것이다.
- <21> 도 1은 본 발명의 실시 예에 따른 전계 발광 표시 장치를 개략적으로 설명하는 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 전계 발광 표시 장치는, 전계 발광 패널(10) 상의 n개의 게이트 라인(또는 스캔 라인)(GL1~GLn)을 구동하는 게이트 드라이버(12); 및 전계 발광 패널(10) 상의 m개의 데이터 라인(또는 소스 라인)(DL1~DLm)을 구동하는 데이터 드라이버(14)를 구비한다. 전계 발광 패널(10)은 n개의 게이트 라인(GL1~GLn) 및 m개의 데이터 라인(DL1~DLm)에 의하여 m*n개의 단위 영역(즉, 화소 영역)으로 구분된다. 단위 영역들 각각에는 도 2에 도시된 바와 같이 구성된 전계 발광 화소(ELP)가 형성된다.
- <22> 도 2의 전계 발광 화소(ELP)는 제1 전압 라인(VL1) 및 전계 발광 다이오드(ELD)의 양극 단자 사이에 접속된 제1 박막 트랜지스터(MN1)를 구비한다. 전계 발광 다이오드(ELD)의 음극 단자는 제2 전압 라인(VL2)에 접속된다. 제1 전압 라인(VL1)에는 고 전위 전압(Vdd)이 공급되는 반면 제2 전압 라인(VL2)에는 저 전위 전압(Vss)이 공급된다. 제1 박막 트랜지스터(MN1)는 제어 노드(CN)로부터 자신의 게이트 단자로 인가되는 전압에 응답하여 전계 발광 다이오드(ELD)에 흐르는 전류량을 조절한다. 전계 발광 다이오드(ELD)는 제1 박막 트랜지스터(MN1)에 의하여 조절된 전류량에 해당하는 량의 광을 방사한다. 이를 상세히 하면, 제1 박막 트랜지스터(MN1)는 제어 노드(CN)로부터 문턱 전압(Vth)보다 높은 전압이 공급될 때 그 제어 노드(CN) 상의 전압 레벨에 해당하는 량의 전류가 전계 발광 다이오드(ELD)에 공급되게 한다. 이와는 달리, 제어 노드(CN) 상의 전압이 문턱 전압(Vth)보다 낮으면, 제1 박막 트랜지스터(MN1)는 전계 발광 다이오드(ELD)의 전류 통로를 개방시키어 전계 발광 다이오드(ELD)로 하여금 광을 방사하지 못하게 한다.

- <23> 전계 발광 화소(ELP)는, 제어 노드(CN) 및 제2 전압 라인(VL2) 사이에 접속된 저장 캐패시터(Cst)와, 그리고 데이터 라인(DL), 제어 노드(CN) 및 게이트 라인(GL) 사이에 접속된 제2 박막 트랜지스터(MN2)를 추가로 구비한다. 저장 캐패시터(Cst)는 데이터 라인(DL)으로부터의 화소 구동 신호(Vps)를 충전한다. 저장 캐패시터(Cst)는 충전된 화소 구동 신호의 전압을 제어 노드(CN)에 접속된 제1 박막 트랜지스터(MN1)의 게이트에 공급하여 제1 박막 트랜지스터(MN1)로 하여금 전계 발광 다이오드(ELD)에 흐르는 전류량을 조절하게 한다. 제2 박막 트랜지스터(MN2)는 게이트 라인(GL)으로부터의 스캔 신호(SS)에 응답하여 데이터 라인(DL)으로부터 저장 캐패시터(Cst)에 공급될 화소 구동 신호(Vps)를 절환한다. 제2 박막 트랜지스터(MN2)는 게이트 라인(GL) 상의 스캔 신호(SS)의 고 전위 전압(하이 논리)를 가질 때에 턴-온되어 데이터 라인(DL) 상의 화소 구동 신호(Vps)가 저장 캐패시터(Cst)에 충전되게 한다. 반대로, 게이트 라인(GL) 상의 스캔 신호(SS)가 저전위 전압(즉, 로우 논리)

를 가지면, 제2 박막 트랜지스터(MN2)는 턴-오프 되어 데이터 라인(DL)으로부터 저장 캐패시터(Cst)에 공급될 화소 구동 신호(Vps)가 차단되게 한다.

<24> 다시 도 1을 참조하면, 게이트 드라이버(12)는, 도 3에 도시된 바와 같이, 프레임 기간(하나의 수직 동기 신호의 기간)마다 전계 발광 패널(10) 상의 n개의 게이트 라인(GL1~GLn)을 순차적이고 배타적으로 한 번씩 인에이블 시키는 n개의 스캔 신호(SS1~SSn)를 발생할 수 있다. 이 경우, n개의 게이트 라인(GL1~GLn) 각각이 인에이블되는 기간은 하나의 수평 동기 신호의 기간에 해당한다. 다시 말하여, n개의 스캔 신호들(SS1~SSn)은 순차적으로 쉬프트됨과 아울러 수평 동기 신호의 기간에 해당하는 폭을 가지는 고 전위 전압의 인에이블 펄스를 각각 가진다. 이렇게 다수의 게이트 라인(GL1~GLn)을 순차적으로 하나의 수평 동기 신호의 기간씩 인에이블 시키기 위하여, 게이트 드라이버(12)는 게이트 제어 신호들(GCS)에 응답한다. 게이트 제어 신호들(GCS)은 수직 동기 신호의 동일한 주파수 및 동일한 위상의 게이트 스타트 펄스(GSP)와 그리고 수평 동기 신호의 동일한 주파수 및 동일한 위상을 가지는 적어도 1의 게이트 클럭(GCK)을 포함한다.

<25> 도 3에서와 같은 파형의 스캔 신호(SS1~SSn)에 의하여, 전계 발광 화소(ELP)들 각각에 포함된 제2 박막 트랜지스터(MN2)는, 하나의 수평 동기 신호의 기간 동안 턴-온 되어, 대응하는 데이터 라인(DL) 상의 화소 구동 전압(Vps)가 저장 캐패시터(Cst)에 충전되게 한다. 저장 캐패시터(Cst)에 저장된 화소 구동 신호(Vps)의 전압은 대응하는 제2 박막 트랜지스터(MN2)가 다시 턴-온 될 때까지 유지된다.

<26> 게이트 드라이버(12)는, 도 4에 도시된 바와 같이, 프레임 기간마다 전계 발광 패널(10) 상의 n개의 게이트 라인(GL1~GLn)을 서로 배타적 2 회씩 구동하되 각 게이트 라인이 일정한 기간의 간격으로 2회 인에이블되게 하는 n개의 스캔 신호(SS1~SSn)을 발생할 수도 있다. n개의 스캔 신호(SS1~SSn)에 의하여, n개의 게이트 라인(GL1~GLn) 각각은 게이트 스타트 펄스를 기준으로 기수 번째 게이트 클럭(GSC)의 기간과 우수 번째 게이트 클럭(GSC)의 기간에 한 번씩 인에이블 된다. 게이트 라인(GL)이 기수 번째 게이트 클럭(GSCo)에서 인에이블 기간과 게이트 라인(GL)이 우수 번째 게이트 클럭(GSCe)에서 인에이블되는 기간과의 간격은 수직 동기 신호의 기간의 75%에 해당하게 설정된다. 이 게이트 라인의 기수 번째 인에이블 기간과 우수 번째 인에이블 기간과의 간격은 수직 동기 신호 기간의 90%, 80%, 70% 또는 60% 등과 같이 제작자에 의해 임의로 조정될 수 있다. 각 게이트 라인(GL)이 한 번 인에이블되는 기간은 수평 동기 신호 기간의 50%에 해당한다. 일정한 간격을 두고 1/2의 수평 동기 신호의 기간씩 두 번 인에이블되는 n개의 스캔 신호(SS1~SSn)를 발생하기 위하여, 게이트 드라이버(12)는 수평 동기 신호에 비하여 2배의 주파수를 가지는 게이트 클럭(GSC)과 수직 동기 신호와 동일한 주기 및 동일한 위상을 가지는 게이트 스타트 펄스(GSP)에 응답한다.

<27> 또 다른 형태로, 게이트 드라이버(12)는, 도 5에 도시된 바와 같이, 프레임 기간마다 전계 발광 패널(10) 상의 n개의 게이트 라인(GL1~GLn)을 2 회씩 인에이블되게 하되 한 번은 순차적으로 나머지 한 번은 인접한 일정 수의 게이트 라인들과 동시에 인에이블되게 하는 n개의 스캔 신호(SS1~SSn)을 발생할 수도 있다. 이들 n개의 스캔 신호들 각각에서도 순차 인에이블되는 기간과 일정한 수의 선행 및/또는 후행 스캔 신호와 동시에 인에이블되는 기간 사이에도 일정한 시간 간격이 유지된다. 게이트 라인(GL)의 순차 인에이블 기간과 동시 인에이블 기간 간의 시간적 간격은 수직 동기 신호의 80%에 해당하는 기간으로 설정될 수 있다. 물론, 이와는 다르게, 게이트 라인(GL)의 순차 인에이블 기간과 동시 인에이블 기간 간의 시간적 간격은 수직 동기 신호 기간의 90%, 80%, 75%, 70% 또는 60% 등으로 변경될 수도 있다. n개의 스캔 신호(SS1~SSn)에 의하여, n개의 게이트 라인(GL1~GLn)은 일정한 수(예를 들면, 4개)가 순차적으로 일정한 기간(즉, 수평 동시 신호 기간의 80%에 해당하는 기간)씩 인에이블된 때마다 4개씩 동시에 인에이블 된다. 예를 들면, 게이트 스타트 펄스를 기준으로 첫 번째 내지 네 번째 게이트 라인들(GL1~GL4)가 수평 동기 신호 기간의 80%에 해당하는 기간씩 순차적으로 인에이블되면, 201 번째 내지 204 번째 게이트 라인들이 동시에 수평 동기 신호의 80%에 해당하는 기간 동안 인에이블 된다. 다섯 번째 내지 여덟 번째 게이트 라인(GL5~GL8)이 수평 동기 신호의 80%에 해당하는 기간씩 순차적으로 인에이블 된 후, 205 번째 내지 208 번째 게이트 라인들(GL205~GL208)이 동시에 수평 동기 신호의 80%에 해당하는 기간동안 인에이블 된다. 이러한 형태로 n-3 번째 내지 n 번째 게이트 라인들(GLn-3~GLn)이 순차적으로 수평 동기 신호의 80%의 기간씩 인에이블 된 다음 107 번째 내지 200 번째 게이트 라인들(GL197~GL200)이 동시에 수평 동기 신호 기간의 80%의 기간 동안 인에이블 된다. 이렇게 수평 동기 신호의 80%의 기간씩 순차 및 동시에 2회 인에이블되는 n개의 스캔 신호들(SS1~SSn)를 발생하기 위하여, 게이트 드라이버(12)는 수평 동기 신호에 비하여 1.25배의 주파수를 가지는 게이트 클럭(GSC)과 수직 동기 신호와 동일한 주기 및 동일한 위상을 가지는 게이트 스타트 펄스(GSP)에 응답한다.

<28> 데이터 드라이버(14)는, 다수의 게이트 라인(GL1~GLn) 중 어느 하나가 인에이블 될 때마다(즉, 수평 동기 신호의 주기마다, 1/2의 수평 동기 신호의 주기마다, 또는 80%의 수평 동기 신호의 기간마다), 전계 발광 패널(10)

상의 m 개의 데이터 라인(DL1~DL m)에 공급될 1 라인 분의 화소 구동 신호들(Vps)을 발생한다. 이를 위하여, 상기 데이터 드라이버(14)는, 데이터 제어 신호(DCS)에 응답하여, 1 라인 분의 화소 데이터 스트림(VD1)을 입력한다. 1 라인 분의 화소 데이터(VD1)는 상기 데이터 드라이버(14)에 의하여 아날로그 형태의 화소 구동 신호들(Vps)로 변환된다. 이렇게 변환된 m 개의 화소 구동 신호들(Vps)은 데이터 드라이버(14)의 m 개의 출력 채널을 통해 대응하는 전계 발광 화소들(ELP)에 각각 공급한다. 좀 더 상세하게는, m 개의 화소 구동 신호들(Vps)은 고전위 전압의 스캔 신호(SS)가 공급되고 있는 게이트 라인(GL) 상의 전계 발광 화소들의 저장 캐패시터들(Cst)에 각각 충전된다. 데이터 드라이버(14)에서 출력되는 화소 구동 신호들(Vps)은, 도 3에 도시된 바와 같이 스캔 신호들(SS1~SS n)이 각각 하나의 수평 동기 신호의 기간씩 인에이블 될 경우, 수평 동기 신호의 주기마다 갱신된다. 스캔 신호들(SS1~SS n) 각각이 도 4에서와 같이 1/2 수평 동기 신호의 기간씩 두 번 인에이블 되는 경우, 데이터 드라이버(14)에서 출력되는 화소 구동 신호들(Vps)은, 1/2 수평 동기 신호의 기간마다 갱신될 수 있으나, 수평 동기 신호의 기간마다 갱신되는 것이 바람직하다. 이는 데이터 드라이버(14)에 의한 전력 소모 및 발열량을 줄일 수 있기 때문이다. 또 다른 형태로, 스캔 신호들(SS1~SS n)이 도 5에서와 같이 수평 동기 신호의 60~90%의 기간씩 인에이블 될 경우, 데이터 드라이버(14)에서 출력되는 화소 구동 신호들(Vps)은 수평 동기 신호의 60~90%의 기간마다 갱신된다.

<29>

도 1의 전계 발광 표시 장치에는, 데이터 드라이버(14)의 m 개의 출력 채널, 전계 발광 패널(10) 상의 m 개의 데이터 라인(DL1~DL m) 및 전압 발생부(18) 사이에 각각 접속된 m 개의 멀티플렉서(MUX1~MUX m); 및 이들 멀티플렉서들(MUX1~MUX m) 각각의 선택 동작을 제어하는 선택 제어부(20)가 포함된다. 멀티플렉서들(MUX1~MUX m)은 특정한 계조의 화소 데이터에 해당하는 기준 화소 전압(Vpr)을 공통적으로 입력한다. 멀티플렉서들(MUX1~MUX m)은 절환 제어 신호(SCS)에 공통적으로 응답하여 기준 화소 전압(Vpr) 및 데이터 드라이버(14)의 대응하는 출력 채널로부터의 화소 구동 신호(Vps)를 선택적으로 전계 발광 패널(10)의 대응하는 데이터 라인(DL)에 공급한다. 예를 들어, 절환 제어 신호(SCS)가 기저 논리(예를 들어, 저 전위 전압 레벨(즉, 로우 논리))를 가지면, 멀티플렉서들(MUX1~MUX m) 각각은 대응하는 데이터 라인(DL)에 데이터 드라이버(14)의 대응하는 출력 채널로부터의 화소 구동 신호(Vps)를 공급한다. 반면, 절환 제어 신호(SCS)가 특정 논리(예를 들면, 고 전위 전압 레벨(즉, 하이 논리))이면, 멀티플렉서들(MUX1~MUX m) 각각은 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 전계 발광 패널(10)의 대응하는 데이터 라인(DL)에 공급한다.

<30>

전압 발생부(18)는 전계 발광 패널(10) 상의 전계 발광 화소들(ELP)의 구동에 필요한 고 전위 전압(Vdd) 및 저 전위 전압(Vss)을 발생한다. 고 전위 전압(Vdd)은 전계 발광 패널(10) 상의 제1 공급 전압 라인(VL1)을 경유하여 전계 발광 화소들(ELP)에 공통적으로 공급된다. 비슷하게, 저 전위 전압(Vss)도 전계 발광 패널(10) 상의 제2 공급 전압 라인(VL2)을 경유하여 전계 발광 화소들(ELP)에 공통적으로 공급된다.

<31>

또한, 전압 발생부(18)는 m 개의 멀티플렉서(MUX1~MUX m)에 공통적으로 공급될 기준 화소 전압(Vpr)을 발생한다. 기준 화소 전압(Vpr)은 전계 발광 화소(EPD)의 제1 박막 트랜지스터(MN1)(즉, 전계 발광 다이오드(ELD)의 구동용 박막 트랜지스터)에 주기적으로 공급되어 발광 다이오드 구동용 박막 트랜지스터(MN1)의 구동 기준 전압 레벨이 설정되게 한다. 다시 말하여, 기준 화소 전압(Vpr)이 발광 다이오드 구동용 박막 트랜지스터(즉, 제1 박막 트랜지스터(MN1))의 구동 기준 전압으로 작용한다. 다시 말하여, 기준 화소 전압(Vpr)은 화소 기준 전압(Vpr)보다 낮은 전압의 화소 구동 신호의 성분은 전계 발광 화소(EPD)의 발광 다이오드 구동용 박막 트랜지스터(MN1)에 부극성의 구동 신호로 작용하는 반면, 기준 화소 전압(Vpr)보다 높은 전압의 화소 구동 신호의 성분은 전계 발광 화소(EPD)의 발광 다이오드 구동용 박막 트랜지스터(MN1)에 정극성의 구동 신호로 작용하게 한다. 이 기준 화소 전압(Vpr)에 의하여, 발광 다이오드 구동용 박막 트랜지스터(MN1)에 스트레스를 인가하는 전압 범위(즉, 기준 화소 전압 이상(정극성)의 화소 구동 신호 성분의 스윙폭)가 작아지어, 발광 다이오드 구동용 박막 트랜지스터(MN1)의 문턱 전압(Vth)의 변동이 지연되게(또는 더뎌지게) 한다. 또한, 기준 화소 전압(Vpr)은 자신보다 낮은(부극성의) 화소 구동 신호 성분이 발광 다이오드 구동용 박막 트랜지스터(MN1)에 리프레쉬 전압으로 작용하게 하여 발광 다이오드 구동용 박막 트랜지스터(MN1)의 변동된 문턱 전압(Vth)이 원래의 전압 레벨로 복귀하게 한다. 이에 더하여, 기준 화소 전압은(Vpr)은 발광 다이오드 구동용 박막 트랜지스터(MN1)에 대하여 프리-차지 전압(Precharge Voltage)으로 작용하여 발광 다이오드 구동용 박막 트랜지스터(MN1)에 인가되는 화소 구동 신호의 급격한 변화를 완충시킨다. 이러한 기준 화소 전압(Vpr)의 프리 차지 작용에 의하여, 발광 다이오드 구동용 박막 트랜지스터(MN1)에 가해지는 스트레스가 경감될 뿐만 아니라 발광 다이오드 구동용 박막 트랜지스터(MN1)의 문턱 전압의 변동이 최소화된다. 기준 화소 전압(Vpr)은 발광 다이오드(ELD)의 구동용 박막 트랜지스터(MN1)의 문턱 전압(Vth)보다 높고 중간 그레이 레벨에 해당하는 전압 레벨 보다 낮은 전압 레벨을 가지게 설정될 수 있다. 바람직하게는, 기준 화소 전압(Vpr)은 0.9 ~1.25 V의 범위의 전압 레벨로 설정되어야 할 것이

다.

<32> 선택 제어부(20)는 멀티플렉서들(MUX1~MUX_m)의 선택 동작을 제어하기 위한 절환 제어 신호(SCS)를 발생한다. 이를 위하여, 선택 제어부(20)는 타이밍 컨트롤러(16)로부터 게이트 드라이버(12)에 공급될 게이트 제어 신호(GCS)에 응답한다.

<33> 선택 제어부(20)에서 발생된 절환 제어 신호(SCS)는 멀티플렉서들(MUX1~MUX_m)이 일정한 수의 프레임 주기마다 하나의 프레임 기간씩 기준 화소 전압(Vpr)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급하게 할 수 있다. 예를 들어, 절환 제어 신호(SCS)는, 도 3에서와 같이, 5 개의 프레임 주기마다 하나의 프레임 기간 동안 특정 논리를 가질 수 있다. 멀티플렉서들(MUX1~MUX_m)은, 절환 제어 신호(SCS)가 기저 논리를 유지하는 4 개의 프레임 기간에는, 데이터 드라이버(14)로부터의 화소 구동 신호들(Vps)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급한다. 반대로, 절환 제어 신호(SCS)가 하이논리를 유지하는 다섯 번째 프레임 기간에는, 멀티플렉서들(MUX1~MUX_m)은 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급한다. 이에 따라, 도 3에서와 같은 파형의 스캔 신호(SS1~SS_n) 및 절환 제어 신호(SCS)에 의하여, 전계 발광 화소(ELP)들 각각에 포함된 제2 박막 트랜지스터(MN2)는, 일정한 수(예를 들면, 5개)의 프레임 주기마다, 하나의 프레임 기간동안 기준 화소 전압(Vpr)가 저장 캐페시터(Cst)에 충전하고, 나머지 기간(예를 들면, 4개의 프레임 기간에는 화소 구동 신호(Vps)가 충전 캐페시터(Cst)에 충전되게 한다. 이에 따라, 발광 다이오드(ELD)는 일정한 수의 프레임마다 하나의 프레임 기간 동안 화소 구동 신호(Vps) 대신 기준 화소 전압(Vpr)에 의하여 프리-차지 모드로 구동된다. 또한, 기준 화소 전압(Vpr)이 전계 발광 화소(ELP)에 충전됨에 의하여, 발광 다이오드(ELD)의 구동용 박막 트랜지스터(MN1)는 기준 화소 전압(Vpr) 보다 낮은 화소 구동 신호(Vps)의 전압에 의해서는 리프레쉬 모드로 구동된다.

<34> 이와 같이, 본 발명에 따른 전계 발광 표시 장치는, 전계 발광 화소(ELP)가 기준 화소 전압(Vpr)에 의해서는 프리-차지 모드로, 기준 화소 전압(Vpr) 보다 높은 화소 구동 신호(Vps)에 의해서는 정상 발광 모드로, 그리고 기준 화소 전압(Vpr) 보다 낮은 화소 구동 신호(Vps)에 의해서는 리프레쉬 발광 모드로 구동되게 한다. 이에 따라, 발광 다이오드 구동용 박막 트랜지스터(MN1)에 가해지는 스트레스가 경감되어 발광 다이오드 구동용 박막 트랜지스터(MN1)의 문턱 전압의 변동이 최소화된다. 이에 더하여, 발광 다이오드 구동용 박막 트랜지스터(MN1)에 인가되는 화소 구동 신호의 급격한 변화가 완충된다. 이 결과, 발광 다이오드(ELD)용 박막 트랜지스터(MN1)는 물론 전계 발광 패널 및 전계 발광 표시 장치의 수명이 연장될 수 있음은 물론 잔상이 현저하게 줄어들게 된다.

<35> 선택 제어부(20)에서 발생된 절환 제어 신호(SCS)는 멀티플렉서들(MUX1~MUX_m)이 1/2의 수평 동기 신호의 주기마다 기준 화소 전압(Vpr)과 화소 구동 신호(Vps)를 번갈아 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급하게 할 수 있다. 예를 들어, 절환 제어 신호(SCS)는, 도 4에서와 같이, 1/2의 수평 동기 신호의 주기마다 특정 논리 및 기저 논리를 번갈아 가질 수 있다. 멀티플렉서들(MUX1~MUX_m)은, 절환 제어 신호(SCS)가 기저 논리를 유지하는 수평 동기 신호의 전반의 기간에, 데이터 드라이버(14)로부터의 화소 구동 신호들(Vps)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급한다. 반대로, 절환 제어 신호(SCS)가 하이논리를 유지하는 수평 동기 신호의 후반의 기간에는, 멀티플렉서들(MUX1~MUX_m)은 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급한다. 이에 따라, 전계 발광 패널(10) 상의 전계 발광 다이오드(ELD)를 구동하는 구동용 박막 트랜지스터들(MN1) 모두는, 매 프레임 기간마다 10~40%의 프레임 기간 동안, 기준 화소 전압(Vpr)에 의하여 프리차지 모드로 구동된다.

<36> 또 다른 형태로, 선택 제어부(20)에서 발생된 절환 제어 신호(SCS)는 멀티플렉서들(MUX1~MUX_m)이 일정한 수의 게이트 라인이 스캔된 때마다 1 개의 게이트 라인의 스캔 기간 동안 기준 화소 전압(Vpr)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급하게 할 수 있다. 예를 들어, 절환 제어 신호(SCS)는, 도 5에서와 같이, 5 개의 게이트 라인의 스캔 주기마다 1개의 게이트 스캔 기간 동안 특정 논리를 가질 수 있다. 멀티플렉서들(MUX1~MUX_m)은, 절환 제어 신호(SCS)가 기저 논리를 유지하는 4 개의 게이트 라인의 스캔 기간에는, 데이터 드라이버(14)로부터의 화소 구동 신호들(Vps)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급한다. 반대로, 절환 제어 신호(SCS)가 하이논리를 유지하는 다섯 번째 게이트 라인의 스캔 기간에는, 멀티플렉서들(MUX1~MUX_m)은 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 전계 발광 패널(10) 상의 데이터 라인들(DL1~DL_m)에 공급한다. 이에 따라, 전계 발광 패널(10) 상의 전계 발광 다이오드(ELD)를 구동하는 구동용 박막 트랜지스터들(MN1)은, 5 스캔 주기마다 하나의 스캔 기간 동안, 기준 화소 전압(Vpr)에 의하여 4라인씩 프리-차지 모드로 구동된다.

- <37> 다시 말하여, 도 4 또는 도 5에서와 같은 과정의 스캔 신호(SS1~SSn) 및 절환 제어 신호(SCS)에 의하여, 전계 발광 화소(ELP)들 각각에 포함된 제2 박막 트랜지스터(MN2)는, 하나의 프레임 주기마다, 화소 구동 신호(Vps)가 저장 캐패시터(Cst)에 충전된 후 프레임 기간의 80% (또는 50%, 60%, 70% 및 90% 중 어느 하나)에 해당한 기간의 경과 후에 기준 화소 전압(Vpr)이 충전 캐패시터(Cst)에 충전되게 한다. 다시 말하여, 발광 다이오드(ELD)는 50% 내지 90%의 프레임 기간에는 화소 구동 신호(Vps)에 의하여 데이터 구동되고, 나머지 10% 내지 50%의 프레임 기간에는 기준 화소 전압(Vpr)에 의하여 프리-차지 모드로 구동된다. 따라서 기준 화소 전압(Vpr)이 전계 발광 화소(ELP)에 충전됨에 의하여, 발광 다이오드(ELD)의 구동용 박막 트랜지스터(MN1)는 기준 화소 전압(Vpr) 보다 낮은 화소 구동 신호(Vps)의 전압에 의해서는 리프레쉬 모드로 구동된다.
- <38> 이와 같이, 본 발명에 따른 전계 발광 표시 장치는, 전계 발광 화소(ELP)가 기준 화소 전압(Vpr)에 의해서는 프리-차지 모드로, 기준 화소 전압(Vpr) 보다 높은 화소 구동 신호(Vps)에 의해서는 정상 발광 모드로, 그리고 기준 화소 전압(Vpr) 보다 낮은 화소 구동 신호(Vps)에 의해서는 리프레쉬 발광 모드로 구동되게 한다. 이에 따라, 발광 다이오드 구동용 박막 트랜지스터(MN1)에 가해지는 스트레스가 경감되어 발광 다이오드 구동용 박막 트랜지스터(MN1)의 문턱 전압의 변동이 최소화된다. 이에 더하여, 발광 다이오드 구동용 박막 트랜지스터(MN1)에 인가되는 화소 구동 신호의 급격한 변화가 완충된다. 이 결과, 발광 다이오드(ELD)용 박막 트랜지스터(MN1)는 물론 전계 발광 패널 및 전계 발광 표시 장치의 수명이 연장될 수 있음은 물론 잔상이 현저하게 줄어들게 된다.
- <39> 타이밍 컨트롤러(16)는 외부의 시스템(예를 들면, 컴퓨터 시스템이 그래픽 모듈 또는 텔레비전 수상기의 영상 복조 모듈)으로부터의 동기 신호들(SYNC)를 이용하는 상기한 게이트 제어 신호들(GCS) 및 데이터 제어 신호(DCS)를 발생한다. 또한, 타이밍 컨트롤러(16)는 외부의 시스템으로부터 프레임 단위의 화소 데이터(VDf)를 입력할 수 있다. 프레임 단위의 화소 데이터는 1 라인 분씩의 화소 데이터(VDr)로 재정렬된다. 이렇게 재정렬된 1 라인 분씩의 화소 데이터(VDr)는 데이터 드라이버(14)에 공급된다.
- <40> 도 6은 도 1에 도시된 선택 제어부(20)의 실시 예를 상세하게 설명하는 도면이다. 도 6의 선택 제어부(20)는 타이밍 컨트롤러(16)로부터의 게이트 클럭 펄스(GSC)에 응답하는 분주기(30)를 구비한다. 분주기(30)는 게이트 클럭 펄스(GSC)를 1/2의 주파수 분주하여 절환 제어 신호(SCS)를 발생한다. 게이트 클럭 펄스(GSC)는 수평 동기 신호(Hsync)에 비하여 2배의 주파수를 가진다. 절환 제어 신호(SCS)는 수평 동기 신호의 반주기마다 논리 값이 반전되는 과정을 가진다. 실제로, 분주기(30)에서 발생되는 절환 제어 신호(SCS)는 기수 번째 게이트 클럭 신호의 기간에는 기저 논리를 가지는 반면에 우수 번째 게이트 클럭 신호의 기간에는 특정 논리(즉, 하이 논리)를 가진다. 이 데이터 선택 신호에 의하여, 도 1의 멀티플렉서들(MUX1~MUXm)은, 1 수평 동기 신호의 기간에, 데이터 드라이버(14)로부터의 화소 구동 신호(Vps)와 전압 발생부(18)로부터의 기준 화소 전압을 한 번씩 번갈아 액정 패널(10) 상의 데이터 라인(DL1~DLm)에 공급한다. 예를 들면, 화소 구동 신호(Vps)가 수평 동기 신호의 전반의 기간에 데이터 라인(DL)에 공급되면, 기준 화소 전압(Vpr)은 수평 동기 신호의 후반의 기간에 데이터 라인(DL)에 공급된다.
- <41> 도 7은 도 1에 도시된 선택 제어부(20)의 다른 실시 예를 상세하게 설명하는 상세 블록도이다. 도 7의 선택 제어부(20)는 직렬 접속된 카운터(40), 래치(42) 및 비교기(44)를 구비한다. 카운터(40) 및 래치(42)는, 도 1의 타이밍 컨트롤러(16)로부터의 게이트 클럭 펄스(GSC)에 응답하거나, 또는 타이밍 컨트롤러(16)로부터의 게이트 스타트 펄스(GSP) 또는 수직 동기 신호(Vsync)에 응답할 수도 있다.
- <42> 카운터(40) 및 래치(42)의 클럭 단자에 게이트 클럭 펄스(GSC)에 공급되는 경우, 카운터(40)는 게이트 클럭 펄스(GSC)의 특정 예지(상승 예지 또는 하강 예지)마다 초기 값(예를 들면, "0")으로부터 "1"씩 가산 카운트하여 게이트 클럭 펄스(GSC)의 수를 계수한다. 래치(42)는 게이트 클럭 펄스(GSC)의 특정 예지(상승 또는 하강 예지)마다 카운터(40)로부터의 카운트 값을 래치하여 카운트 값을 비교기(44)에 전달한다. 비교기(44)는 래치(42)로부터의 카운트 값을 기준 값과 비교하여 절환 제어 신호(SCS)를 발생한다. 이 경우, 게이트 클럭 펄스(GSC)는 수평 동기 신호에 비하여 "기준 값/(기준값-1)"의 비율에 해당하는 주파수를 가진다. 비교기(44)에서 발생되는 절환 제어 신호(SCS)는, 카운트 값이 기준 값 보다 낮은 기간에는 기저 논리(예를 들면, 로운 논리)를 가지는 반면, 카운트 값이 기준 값과 같거나 큰 경우에는 특정 논리(예를 들면, 하이 논리)를 가진다. 다시 말하여, 절환 제어 신호(SCS)는 기준 값에 해당하는 수의 게이트 클럭 펄스의 주기마다 하나의 게이트 클럭 펄스의 기간 동안 특정 논리를 유지하는 펄스를 가지게 된다. 예를 들어, 기준 값이 "5"인 경우, 절환 제어 신호(SCS)는 4개의 게이트 클럭 펄스의 기간에는 기저 논리를 유지한 후 다섯 번째 게이트 클럭 펄스의 기간에는 특정 논리를 가지게 된다. 이때, 게이트 클럭 펄스(GSC)는 수평 동기 신호(Hsync)의 "5/4"배에 해당하는 주파수를 가진다. 이러한 절환 제어 신호(SCS)에 의하여, 도 1의 멀티플렉서들(MUX1~MUXm)은, 5개의 게이트 클럭 펄스

스의 기간마다 한 번씩 하나의 게이트 클럭 펄스의 기간동안 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 선택한다. 다시 말하여, 절환 제어 신호(SCS)는, 도 4에 서서와 Vmux와 같이, 멀티플렉서들(MUX1 ~MUXm)로 하여금 4개의 게이트 클럭 펄스의 기간에는 연속하여 데이터 드라이버(14)로부터의 화소 구동 신호(Vps)를 전계 발광 패널(10) 상의 데이터 라인(DL1~DLm)에 공급한 다음, 5번째 게이트 클럭 펄스의 기간에는 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 전계 발광 패널(10) 상의 데이터 라인(DL1~DLm)에 공급하게 한다. 카운터(40)는 비교기(44)로부터의 특정 논리의 절환 제어 신호(SCS)에 의하여 초기 값을 가지게 초기화된다.

<43> 이와는 달리, 카운터(40) 및 래치(42)의 클럭 단자에 게이트 스타트 펄스(GSP) 또는 수직 동기 신호(Vsync)가 공급되는 경우, 카운터(40)는 게이트 스타트 펄스(GSP) 또는 수직 동기 신호(Hsync)의 특정 에지(상승 에지 또는 하강 에지)마다 "1"씩 가산 카운트하여 게이트 스타트 펄스(GSP) 또는 수직 동기 신호의 수를 계수한다. 래치(42)는 게이트 스타트 펄스(GSP) 또는 수직 동기 신호(Vsync)의 특정 에지(상승 또는 하강 에지)마다 카운터(40)로부터의 카운트 값을 래치하여 카운트 값을 비교기(44)에 전달한다. 비교기(44)는 래치(42)로부터의 카운트 값을 기준 값과 비교하여 절환 제어 신호(SCS)를 발생한다. 비교기(44)에서 발생되는 절환 제어 신호(SCS)는, 카운트 값이 기준 값 보다 낮은 기간에는 기저 논리(예를 들면, 로운 논리)를 가지는 반면, 카운트 값이 기준 값과 같거나 큰 경우에는 특정 논리(예를 들면, 하이 논리)를 가진다. 다시 말하여, 절환 제어 신호(SCS)는 기준 값에 해당하는 수의 수직 동기 신호(즉 프레임)주기마다 하나의 수직 동기 신호(즉, 프레임)의 기간 동안 특정 논리를 유지하는 펄스를 가지게 된다. 예를 들어, 기준 값이 "5"인 경우, 절환 제어 신호(SCS)는 4개의 수직 동기 신호의 기간(즉, 4개의 프레임 기간)에는 기저 논리를 유지한 후 다섯 번째 수직 동기 신호의 기간에는 특정 논리를 가지게 된다. 이러한 절환 제어 신호(SCS)에 의하여, 도 1의 멀티플렉서들(MUX1~MUXm)은, 5개의 수직 동기 신호(프레임)의 기간마다 한 번씩 하나의 수직 동기 신호(즉, 프레임)의 기간동안 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 선택한다. 다시 말하여, 절환 제어 신호(SCS)는, 도 5에 서서와 Vmux와 같이, 멀티플렉서들(MUX1 ~MUXm)로 하여금 4개의 수직 동기 신호(즉, 4개의 프레임) 기간에 연속하여 데이터 드라이버(14)로부터의 화소 구동 신호(Vps)를 전계 발광 패널(10) 상의 데이터 라인(DL1~DLm)에 공급한 다음, 5번째 수직 동기 신호(5번째 프레임)의 기간에는 전압 발생부(18)로부터의 기준 화소 전압(Vpr)을 전계 발광 패널(10) 상의 데이터 라인(DL1~DLm)에 공급하게 한다. 카운터(40)는 비교기(44)로부터의 특정 논리의 절환 제어 신호(SCS)에 의하여 초기 값을 가지게 초기화된다.

<44> 도 7의 선택 제어부(20)은 비교기(44)의 출력 단자 및 카운터(40)의 클리어 단자 사이에 접속된 논리 소자(46)를 추가로 구비할 수 있다. 논리 소자(46)는 비교기(44)로부터의 절환 제어 신호(SCS)를 게이트 클럭 신호(GSC)와 논리 연산하거나 또는 게이트 스타트 펄스(GSP) 또는 수직 동기 신호(Vsync)와 논리-연산할 수도 있다. 논리 소자(46)은, 비교기(44)로부터의 절환 제어 신호(SCS)가 특정 논리(예를 들면, 하이 논리)를 유지하는 기간(즉, 기준 화소 전압(Vpr)의 선택을 지정하는 기간)에, 타이밍 컨트롤러(16)로부터의 게이트 클럭 펄스(GSC) 또는 수직 동기 신호(Hsync) 및 게이트 스타트 펄스(GSP) 중 어느 하나를 카운터(40)에 공급한다. 이렇게 제어 용 스위치의 기능을 하는 논리 소자(46)로는 2-입력의 논리 게이트 소자(예를 들면, AND, NAND, OR, NOR, EOX 등의 논리 게이트)가 사용될 수 있다. 다른 방법으로, 논리 소자(46)는 트랜지스터로 대치될 수도 있다. 이 논리 소자(46)로부터의 절환된 게이트 클럭 펄스(GSC) 또는 수직 동기 신호(Vsync) 및 게이트 스타트 펄스(GSP) 중 어느 하나에 의하여, 카운터(40)는 초기 값으로부터 기준 값까지의 카운트 동작을 안정되게 반복-수행할 수 있다.

<45> 이상과 같이, 본 발명이 도 2 내지 도 7에 도시된 실시 예들로 국한하여 설명되었으나, 본 발명이 속하는 기술 분야에 대한 통상의 지식을 가진 자라면 본 발명의 기술적 사상 및 범위를 일탈하지 않으면서 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서, 본 발명의 기술적인 범위 및 특징들은 실시 예의 설명에 국한될 수는 없고 첨부된 특허청구의 범위에 기재된 사항에 의하여 설정되어야 할 것이다.

산업 이용 가능성


<46> 이상과 같이, 본 발명에 따른 전계 발광 표시 장치 및 그 구동 방법은, 주기적인 전계 발광 화소의 프리-차지에 의하여 전계 발광 화소가 정상 발광 모드, 리프레쉬 발광 모드 및 프리-차지 모드로 구동되게 하여, 수명 연장 및 잔상의 현저한 감소가 가능케 한다. 이러한 점들에 비추어 볼 때, 본 발명에 따른 전계 발광 표시 장치 및 그 구동 방법은 산업상의 이용 가능성이 충분하다.

도면의 간단한 설명


- <47> 본 발명의 상세한 설명에서 사용되는 도면에 대한 보다 충분한 이해를 돋기 위하여, 각 도면의 간단한 설명이 제공된다.
- <48> 도 1은 본 발명의 실시 예에 따른 전계 발광 표시 장치를 설명하는 회로도이다.
- <49> 도 2은 도 1의 전계 발광 패널 상의 화소 회로를 설명하는 상세 회로도이다.
- <50> 도 3은 본 발명의 실시 예에 따른 전계 발광 표시 장치의 구동 방법을 설명하기 위한 타이밍 차트이다.
- <51> 도 4는 본 발명의 다른 실시 예에 따른 전계 발광 표시 장치의 구동 방법을 설명하기 위한 타이밍 차트이다.
- <52> 도 5은 본 발명의 또 다른 실시 예에 따른 전계 발광 표시 장치의 구동 방법을 설명하기 위한 타이밍 차트이다.
- <53> 도 6은 도 1에 도시된 선택 제어부의 실시 예를 상세하게 설명하는 상세 회로도이다.
- <54> 도 7은 도 1에 도시된 선택 제어부의 다른 실시 예를 상세하게 설명하는 상세 회로도이다.
- <55> 『도면의 주요부분에 대한 간단한 설명』
- <56> 10 : 전계 발광 패널 12 : 게이트 드라이버
 <57> 14 : 데이터 드라이버 16 : 타이밍 컨트롤러
 <58> 18 : 전압 발생부 20 : 선택 제어부
 <59> MUX1~MUXm : 멀티플렉서 ELD : 발광 다이오드
 <60> Cst1 : 저장 캐패시터
 <61> MN1,MN2 : 박막 트랜지스터

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



专利名称(译)	电致发光显示器及其驱动方法		
公开(公告)号	KR1020090006425A	公开(公告)日	2009-01-15
申请号	KR1020070069754	申请日	2007-07-11
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	<p>KIM IN HWAN 김인환 BYUN SEUNG CHAN 변승찬 YI JUNG YOON 이정윤</p>		
发明人	<p>김인환 변승찬 이정윤</p>		
IPC分类号	G09G3/30 G09G3/32 G09G3/20 H05B33/12		
其他公开文献	KR101493079B1		
外部链接	Espacenet		

摘要(译)

提供一种能够缓冲像素驱动信号的突然变化的电致发光显示装置及其驱动方法，以通过减小提供给用于驱动发光二极管的薄膜晶体管的应力来最小化阈值电压的变化。栅极驱动器 (12) 驱动栅极线 (GL1-GLn) 形成在电致发光板 (10) 上。在电致发光板上形成驱动数据线 (DL1-DLm) 的数据驱动器 (14)。电致发光板通过栅极线和数据线分类为 $m \times n$ 个像素区域。电致发光像素 (ELP) 形成在每个像素区域上，并包括连接在发光二极管的阳极端子和第一电压线 (VL1) 之间的第一薄膜晶体管。第一薄膜晶体管控制流入发光二极管的电流。栅极驱动器在帧周期上产生扫描信号。

