



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2012-0009579  
(43) 공개일자 2012년02월02일

(51) Int. Cl.

G09G 3/30 (2006.01)

(21) 출원번호 10-2010-0069505

(22) 출원일자 2010년07월19일

심사청구일자 2010년07월19일

(71) 출원인

삼성모바일디스플레이주식회사

경기도 용인시 기흥구 농서동 산24번지

(72) 발명자

한삼일

충청남도 천안시 서북구 번영로 467 (성성동)

(74) 대리인


신영무

전체 청구항 수 : 총 13 항

(54) 화소 및 이를 이용한 유기 전계발광 표시장치

**(57) 요 약**

본 발명은 고 해상도 및 고 주파수 구동에서도 충분한 문턱전압 보상 시간을 확보할 수 있고, 제 1전원(ELVDD)의 전압 강하(IR drop)를 보상할 수 있는 화소 및 이를 이용한 유기 전계발광 표시장치에 관한 것이다.

**대 표 도** - 도3

## 특허청구의 범위

### 청구항 1

유기 발광 다이오드와;

제 1전극과 접속된 제 1전원으로부터 상기 유기 발광 다이오드로 공급되는 전류량을 제어하는 제 1트랜지스터와;

상기 제 1전원과 상기 제 1트랜지스터의 게이트 전극인 제 1노드 사이에 접속되는 제 1커패시터와;

상기 제 1노드에 제 1전극이 접속되는 제 2커패시터와;

상기 제 2커패시터의 제 2전극인 제 2노드와 데이터선 사이에 구비되며, 게이트 전극이 제 1주사선과 연결되는 제 2트랜지스터와;

상기 제 1트랜지스터의 게이트 전극과 제 2전극 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 3트랜지스터와;

상기 제 2커패시터의 제 2전극과 기준전원 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 4트랜지스터와;

상기 제 1트랜지스터의 게이트 전극과 초기전원 사이에 구비되며, 게이트 전극이 제 3주사선과 연결되는 제 5트랜지스터와;

상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 구비되며, 게이트 전극이 발광 제어선과 연결되는 제 6트랜지스터가 포함됨을 특징으로 하는 화소.

### 청구항 2

제 1항에 있어서,

상기 제 2트랜지스터 및 제 6트랜지스터는 각각 한 쌍의 트랜지스터들이 직렬로 연결된 형태로 구현됨을 특징으로 하는 화소.

### 청구항 3

제 2항에 있어서,

상기 제 2 및 제 6트랜지스터를 구성하는 한 쌍의 트랜지스터들 사이의 노드가 서로 전기적으로 연결됨을 특징으로 하는 화소.

### 청구항 4

제 1항에 있어서,

상기 제 1 내지 제 3주사선으로 인가되는 주사신호는 서로 중첩되지 않도록 순차적으로 인가됨을 특징으로 하는 화소.

### 청구항 5

제 4항에 있어서,

상기 제 1 내지 제 3주사선으로 인가되는 주사신호는 1수평기간(1H) 이상의 기간 동안 인가됨을 특징으로 하는 화소.

### 청구항 6

제 1항에 있어서,

상기 기준전원은 고정된 전압값을 갖는 DC 전압으로 인가됨을 특징으로 하는 화소.

**청구항 7**

제 1항에 있어서,

상기 초기전원은 상기 제 1전원보다 낮은 전압으로 설정됨을 특징으로 하는 화소.

**청구항 8**

제 1항에 있어서,

상기 기준전원과 초기전원은 동일한 전압값으로 설정됨을 특징으로 하는 화소.

**청구항 9**

제 1 내지 제 3주사선들로 각각 제 1 내지 제 3주사신호를 공급하고, 발광 제어선들로 발광 제어신호를 공급하는 주사 구동부와;

데이터선들로 데이터 신호를 공급하는 데이터 구동부와;

상기 제 1 내지 제 3주사선들, 발광제어선들 및 데이터선들과 각각 접속되는 화소들이 구비된 화소부가 포함되며,

상기 각각의 화소는,

유기 발광 다이오드와;

제 1전극과 접속된 제 1전원으로부터 상기 유기 발광 다이오드로 공급되는 전류량을 제어하는 제 1트랜지스터와;

상기 제 1전원과 상기 제 1트랜지스터의 게이트 전극인 제 1노드 사이에 접속되는 제 1커패시터와;

상기 제 1노드에 제 1전극이 접속되는 제 2커패시터와;

상기 제 2커패시터의 제 2전극인 제 2노드와 데이터선 사이에 구비되며, 게이트 전극이 제 1주사선과 연결되는 제 2트랜지스터와;

상기 제 1트랜지스터의 게이트 전극과 제 2전극 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 3트랜지스터와;

상기 제 2커패시터의 제 2전극과 기준전원 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 4트랜지스터와;

상기 제 1트랜지스터의 게이트 전극과 초기전원 사이에 구비되며, 게이트 전극이 제 3주사선과 연결되는 제 5트랜지스터와;

상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 구비되며, 게이트 전극이 발광 제어선과 연결되는 제 6트랜지스터가 포함됨을 특징으로 하는 유기 전계발광 표시장치.

**청구항 10**

제 9항에 있어서,

상기 제 2트랜지스터 및 제 6트랜지스터는 각각 한 쌍의 트랜지스터들이 직렬로 연결된 형태로 구현됨을 특징으로 하는 유기 전계발광 표시장치.

**청구항 11**

제 10항에 있어서,

상기 제 2 및 제 6트랜지스터를 구성하는 한 쌍의 트랜지스터들 사이의 노드가 서로 전기적으로 연결됨을 특징으로 하는 유기 전계발광 표시장치.

**청구항 12**

제 9항에 있어서,

상기 제 1 내지 제 3주사선으로 인가되는 주사신호는 서로 중첩되지 않도록 순차적으로 인가됨을 특징으로 유기 전계발광 표시장치.

### 청구항 13

제 12항에 있어서,

상기 제 1 내지 제 3주사선으로 인가되는 주사신호는 1수평기간(1H) 이상의 기간 동안 인가됨을 특징으로 하는 유기 전계발광 표시장치.

## 명세서

### 기술 분야

[0001]

본 발명은 유기 전계발광 표시장치에 관한 것으로, 특히 고해상도 및 고주파수 구동에서도 충분한 문턱전압 보상 시간을 확보할 수 있는 화소 및 이를 이용한 유기 전계발광 표시장치에 관한 것이다.

### 배경기술

[0002]

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 전계발광 표시장치(Organic Light Emitting Display) 등이 있다.

[0003]

상기 평판 표시장치 중 유기 전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.

[0004]

도 1은 종래의 유기전계발광 표시장치의 화소를 나타내는 회로도이다.

[0005]

도 1을 참조하면, 종래의 유기전계발광 표시장치의 화소(4)는 유기 발광 다이오드(OLED)와, 데이터선(Dm) 및 주사선(Sn)에 접속되어 유기 발광 다이오드(OLED)를 제어하기 위한 화소회로(2)를 구비한다.

[0006]

상기 유기발광 다이오드(OLED)의 애노드전극은 화소회로(2)에 접속되고, 캐소드전극은 제 2전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2)로부터 공급되는 전류에 대응되어 소정 회도의 빛을 생성한다.

[0007]

상기 화소회로(2)는 주사선(Sn)에 주사신호가 공급될 때 데이터선(Dm)으로 공급되는 데이터신호에 대응되어 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어한다. 이를 위해, 화소회로(2)는 제 1전원(ELVDD)과 유기 발광 다이오드(OLED) 사이에 접속된 제 2트랜지스터(T2)와, 제 2트랜지스터(T2), 데이터선(Dm) 및 주사선(Sn)의 사이에 접속된 제 1트랜지스터(T1)와, 제 2트랜지스터(T2)의 게이트전극과 제 1전극 사이에 접속된 스토리지 커페시터(Cst)를 구비한다.

[0008]

상기 제 1트랜지스터(T1)는 스위칭 소자로서의 동작을 수행하는 것으로서, 게이트전극은 주사선(Sn)에 접속되고, 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(T1)의 제 2전극은 스토리지 커페시터(Cst)의 일측단자에 접속된다. 여기서, 제 1전극은 소스전극 및 드레인전극 중 어느 하나로 설정되고, 제 2전극은 제 1전극과 다른 전극으로 설정된다. 예를 들어, 제 1전극이 소스전극으로 설정되면 제 2전극은 드레인전극으로 설정된다.

[0009]

주사선(Sn) 및 데이터선(Dm)에 접속된 제 1트랜지스터(T1)는 주사선(Sn)으로부터 주사신호가 공급될 때 텐-온되어 데이터선(Dm)으로부터 공급되는 데이터신호를 스토리지 커페시터(Cst)로 공급한다. 이때, 스토리지 커페시터(Cst)는 데이터신호에 대응되는 전압을 충전한다.

[0010]

상기 제 2트랜지스터(T2)는 구동 소자로서의 동작을 수행하는 것으로서, 게이트전극은 스토리지 커페시터(Cst)의 일측단자에 접속되고, 제 1전극은 스토리지 커페시터(Cst)의 다른측 단자 및 제 1전원(ELVDD)에 접속된다. 그리고, 제 2트랜지스터(T2)의 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 이와 같은 제 2트랜지스터(T2)는 스토리지 커페시터(Cst)에 저장된 전압값에 대응하여 제 1전원(ELVDD)으로부터 유기 발광 다

이오드(OLED)를 경유하여 제 2전원(ELVSS)으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드(OLED)는 제 2트랜지스터(T2)로부터 공급되는 전류량에 대응되는 빛을 생성한다.

[0011] 이와 같은 종래의 화소 구조의 경우, 상기 구동 소자로서의 제 2트랜지스터(T2)는 공정편차에 의하여 화소들(4)마다 문턱전압 및 전자 이동도 등이 상이하게 설정되는데, 이와 같은 제 2트랜지스터(T2)의 문턱전압 및 전자 이동도의 편차는 동일한 계조 전압에 대하여 서로 다른 계조의 빛이 생성되고, 이에 따라 균일한 휘도의 영상을 표시할 수 없는 문제점이 있다.

[0012] 이를 극복하기 위해 상기 제 2트랜지스터(T2)의 문턱전압을 보상하기 위한 다양한 화소 회로들이 제안되고 있다.

[0013] 또한, 최근 평판표시장치가 고 화질을 구현하기 위해 고 해상도 및 고 주파수 구동(일 예로 120Hz)을 수행하고 있는 추세이나, 이 경우 기존 주파수 구동(일 예로 60Hz)과 비교하여 스캔 타임 즉, 1수평기간(1H)이 줄어들게 되며, 상기 1수평기간에 줄어듦에 따라 상기 구동 소자인 제 2트랜지스터의 문턱전압 보상 시간도 줄어드는 단점이 있다.

[0014] 즉, 종래의 경우 최근 평판표시장치의 추세인 고 해상도 및 고 주파수 구동으로 갈수록 충분한 문턱전압 보상 시간을 확보하기 못하게 되어 화질이 저하되는 문제점이 있다.

## 발명의 내용

### 해결하려는 과제

[0015] 본 발명은 고 해상도 및 고 주파수 구동에서도 충분한 문턱전압 보상 시간을 확보할 수 있고, 제 1전원(ELVDD)의 전압 강하(IR drop)를 보상할 수 있는 화소 및 이를 이용한 유기 전계발광 표시장치를 제공함에 그 목적이 있다.

### 과제의 해결 수단

[0016] 상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 화소는, 유기 발광 다이오드와; 제 1전극과 접속된 제 1전원으로부터 상기 유기 발광 다이오드로 공급되는 전류량을 제어하는 제 1트랜지스터와; 상기 제 1전원과 상기 제 1트랜지스터의 게이트 전극인 제 1노드 사이에 접속되는 제 1커패시터와; 상기 제 1노드에 제 1전극이 접속되는 제 2커패시터와; 상기 제 2커패시터의 제 2전극인 제 2노드와 데이터선 사이에 구비되며, 게이트 전극이 제 1주사선과 연결되는 제 2트랜지스터와; 상기 제 1트랜지스터의 게이트 전극과 제 2전극 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 3트랜지스터와; 상기 제 2커패시터의 제 2전극과 기준전원 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 4트랜지스터와; 상기 제 1트랜지스터의 게이트 전극과 초기전원 사이에 구비되며, 게이트 전극이 제 3주사선과 연결되는 제 5트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 구비되며, 게이트 전극이 발광 제어선과 연결되는 제 6트랜지스터가 포함된다.

[0017] 또한, 상기 제 2트랜지스터 및 제 6트랜지스터는 각각 한 쌍의 트랜지스터들이 직렬로 연결된 형태로 구현되며, 상기 제 2 및 제 6트랜지스터를 구성하는 한 쌍의 트랜지스터들 사이의 노드가 서로 전기적으로 연결된다.

[0018] 또한, 상기 제 1 내지 제 3주사선으로 인가되는 주사신호는 서로 중첩되지 않도록 순차적으로 인가되며, 상기 제 1 내지 제 3주사선으로 인가되는 주사신호는 1수평기간(1H) 이상의 기간 동안 인가된다.

[0019] 또한, 상기 기준전원은 고정된 전압값을 갖는 DC 전압으로 인가되며, 상기 초기전원은 상기 제 1전원보다 낮은 전압으로 설정되고, 상기 기준전원과 초기전원은 동일한 전압값으로 설정될 수 있다.

[0020] 또한, 본 발명의 실시예에 의한 유기 전계발광 표시장치는, 제 1 내지 제 3주사선들로 각각 제 1 내지 제 3주사신호를 공급하고, 발광 제어선들로 발광 제어신호를 공급하는 주사 구동부와; 데이터선들로 데이터 신호를 공급하는 데이터 구동부와; 상기 제 1 내지 제 3주사선들, 발광제어선들 및 데이터선들과 각각 접속되는 화소들이 구비된 화소부가 포함되며,

[0021] 상기 각각의 화소는, 유기 발광 다이오드와; 제 1전극과 접속된 제 1전원으로부터 상기 유기 발광 다이오드로 공급되는 전류량을 제어하는 제 1트랜지스터와; 상기 제 1전원과 상기 제 1트랜지스터의 게이트 전극인 제 1노드 사이에 접속되는 제 1커패시터와; 상기 제 1노드에 제 1전극이 접속되는 제 2커패시터와; 상기 제 2커패시터의 제 2전극인 제 2노드와 데이터선 사이에 구비되며, 게이트 전극이 제 1주사선과 연결되는 제 2트랜지스터와;

상기 제 1트랜지스터의 게이트 전극과 제 2전극 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 3트랜지스터와; 상기 제 2커패시터의 제 2전극과 기준전원 사이에 구비되며, 게이트 전극이 제 2주사선과 연결되는 제 4트랜지스터와; 상기 제 1트랜지스터의 게이트 전극과 초기전원 사이에 구비되며, 게이트 전극이 제 3주사선과 연결되는 제 5트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 구비되며, 게이트 전극이 발광 제어선과 연결되는 제 6트랜지스터가 포함된다.

### 발명의 효과

[0022] 이와 같은 본 발명에 의하면, 1H 이상의 기간 동안 구동 트랜지스터의 문턱전압을 보상함과 아울러 제 1전원 (ELVDD)의 전압강하(IR drop)와 무관하게 원하는 휘도의 영상을 표시할 수 있는 장점이 있다.

### 도면의 간단한 설명

[0023] 도 1은 종래의 유기전계발광 표시장치의 화소를 나타내는 회로도.

도 2는 본 발명의 실시예에 의한 유기 전계발광 표시장치를 나타내는 도면.

도 3은 본 발명의 실시예에 의한 화소를 나타내는 회로도.

도 4는 도 3에 도시된 화소의 구동방법을 나타내는 도면.

### 발명을 실시하기 위한 구체적인 내용

[0024] 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.

[0025] 도 2는 본 발명의 실시예에 의한 유기 전계발광 표시장치를 나타내는 도면이다.

[0026] 도 2를 참조하면, 본 발명의 실시예에 의한 유기 전계발광 표시장치는 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n), 제 3주사선들(S31 내지 S3n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 접속되는 복수의 화소들(140)을 포함하는 화소부(130)와, 상기 제 1 내지 제 3주사선들(S1 내지 Sn, S21 내지 S2n, S31 내지 S3n), 발광 제어선들(E1 내지 En)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.

[0027] 화소부(130)는 상기 제 1 내지 제 3주사선들(S1 내지 Sn, S21 내지 S2n, S31 내지 S3n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 연결되는 복수의 화소들(140)을 구비한다. 상기 화소들(140)은 전원 공급부(160)로부터 제 1전원(ELVDD), 제 2전원(ELVSS), 기준전원(Vref) 및 초기전원(Vint)을 공급받는다. 이와 같은 화소들(140)은 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 유기 발광 다이오드를 경유하여 제 2전원(ELVSS)으로 공급되는 전류량을 제어하면서 소정 휘도의 빛을 생성한다.

[0028] 타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(Data Control Signal, DCS) 및 주사 구동제어신호(Scan Control Signal, SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.

[0029] 주사 구동부(110)는 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 제 1 내지 제 3주사선들(S1 내지 Sn, S21 내지 S2n, S31 내지 S3n)로 주사신호(예를 들면, 로우전압)를 공급한다. 그리고, 주사 구동부(110)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 공급한다.

[0030] 한편, 본 발명의 실시예의 경우 상기 각 제 1 내지 제 3주사선들(S1 내지 Sn, S21 내지 S2n, S31 내지 S3n)로 공급되는 주사신호는 1수평기간(1H) 보다 긴 시간, 예를 들면 3H의 시간 동안 공급될 수 있다.

[0031] 데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이터신호를 생성하고, 생성된 데이터신호를 데이터선들(D1 내지 Dm)로 공급한다.

[0032] 도 3은 본 발명의 실시예에 의한 화소를 나타내는 회로도이다.

[0033] 단, 설명의 편의를 위하여 n번째 제 1 내지 제 3주사선(S1n, S2n, S3n) 및 n번째 발광제어선(En), m번째 데이터

선(Dm)과 접속되는 화소를 그 예로 설명한다.

[0034] 도 3을 참조하면, 본 발명의 실시예에 의한 화소(140)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(142)를 구비한다.

[0035] 유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142)에 접속되고, 캐소드전극은 제 2전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.

[0036] 화소회로(142)는 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어한다. 이를 위하여, 상기 화소회로(142)는 제 1트랜지스터(M1), 제 2트랜지스터(M2\_1, M2\_2), 제 3트랜지스터(M3), 제 4트랜지스터(M4), 제 5트랜지스터(M5) 및 제 6트랜지스터(M6\_1, M6\_2)를 구비한다.

[0037] 단, 본 발명의 실시예의 경우 상기 제 2트랜지스터(M2\_1, M2\_2) 및 제 6트랜지스터(M6\_1, M6\_2)는 도시된 바와 같이 각각 한 쌍의 트랜지스터들이 직렬로 연결된 형태로 구현되며, 상기 제 2 및 제 6트랜지스터를 구성하는 한 쌍의 트랜지스터(M2\_1, M2\_2 및 M6\_1, M6\_2) 사이의 노드(N3)는 서로 전기적으로 연결됨을 특징으로 한다.

[0038] 상기 제 1트랜지스터(M1)는 구동 트랜지스터의 역할을 수행하는 것으로, 제 1전극은 제 1전원(ELVDD)에 접속되고, 제 2전극은 제 6\_1트랜지스터(M6\_1)의 제 1전극에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)에 인가된 전압에 대응하여 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어한다.

[0039] 제 2트랜지스터(M2\_1, M2\_2)는 데이터선(Dm)과 제 2노드(N2) 사이에 한 쌍의 트랜지스터(M2\_1, M2\_2)가 직렬로 접속되어 형성된다. 이와 같은 제 2트랜지스터(M2\_1, M2\_2)의 게이트전극은 제 1주사선(S1n)에 접속되고, 제 1주사선(S1n)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 2노드(N2)를 전기적으로 접속시킨다.

[0040] 제 3트랜지스터(M3)의 제 1전극은 제 1트랜지스터(M1)의 제 2전극에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 2주사선(S2n)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 2주사선(S2n)으로 주사신호가 공급될 때 턴-온되어 제 1트랜지스터(M1)의 제 2전극과 제 1노드(N1)를 전기적으로 접속시킨다. 이 경우, 제 1트랜지스터(M1)는 다이오드 형태로 접속된다.

[0041] 제 4트랜지스터(M4)의 제 1전극은 기준전원(Vref)에 접속되고, 제 2전극은 제 2노드(N2)에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 2주사선(S2n)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 2주사선(S2n)으로 주사신호가 공급될 때 턴-온되어 기준전원(Vref)의 전압을 제 2노드(N2)로 공급한다.

[0042] 여기서, 상기 기준전원(Vref)은 고정된 전-압을 갖는 DC 전압으로 인가되는 것으로, 별도의 전원으로 인가되거나 또는 초기전원(Vint)과 동일한 레벨의 전압으로 인가될 수도 있다.

[0043] 제 5트랜지스터(M5)의 제 1전극은 제 1노드(N1)에 접속되고, 제 2전극은 초기전원(Vint)에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 3주사선(S3n)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 3주사선(S3n)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N1)로 초기전원(Vint)의 전압을 공급한다. 여기서, 초기전원(Vint)은 로우레벨의 전압값을 갖는 것으로, 제 1전원(ELVDD)보다 낮은 전압, 예를 들면 유기 발광 다이오드(OLED)의 문턱전압보다 낮은 전압(일 예로 접지전압(GND))으로 설정될 수 있다.

[0044] 제 6트랜지스터(M6\_1, M6\_2)는 도시된 바와 같이 한 쌍의 트랜지스터(M6\_1, M6\_2)가 직렬로 접속되어 형성되는 것으로, 제 6\_1트랜지스터(M6\_1)의 제 1전극은 제 1트랜지스터(M1)의 제 2전극에 접속되고, 제 6\_2트랜지스터(M6\_2)의 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다.

[0045] 이 때, 상기 제 6\_1트랜지스터(M6\_1) 및 제 6\_2트랜지스터(M6\_2)는 서로 직렬로 연결되므로, 제 6\_1트랜지스터(M6\_1)의 제 2전극은 제 6\_2트랜지스터(M6\_2)의 제 1전극과 접속된다.

[0046] 또한, 상기 제 6트랜지스터(M6\_1, M6\_2)의 게이트전극은 발광 제어선(En)에 접속된다. 이와 같은 제 6트랜지스터(M6\_1, M6\_2)는 발광 제어선(En)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.

[0047] 제 1커패시터(C1)는 제 1노드(N1)와 제 1전원(ELVDD) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압을 충전한다.

[0048] 제 2커패시터(C2)는 제 1노드(N1)와 제 2노드(N2) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 데이터신호에 대응하는 전압을 충전한다. 그리고, 제 2커패시터(C2)는 제 2노드(N2)의 전압 변화량에 대응하여 제 1노드

(N1)의 전압을 제어한다.

[0049] 또한, 본 발명의 실시예의 경우 앞서 언급한 바와 같이 상기 제 2 및 제 6트랜지스터를 구성하는 한 쌍의 트랜지스터(M2\_1, M2\_2 및 M6\_1, M6\_2) 사이의 노드(N3)가 서로 연결되어 있음을 특징으로 한다.

[0050] 이는 종래 화소 구조에서 발생되는 크로스 토크(cross-talk)에 의한 화질 불량을 극복하기 위한 것이다.

[0051] 보다 구체적으로 설명하면, 종래의 경우 제 2커패시터(C2)와 연결된 제 2트랜지스터의 소스\_드레인 전압(Vds)에 따른 오프 리퀴지(off leakage)가 상이함에 의해 발생되는 크로스 토크 문제를 극복하기 위하여, 본 발명의 실시예에서는 도시된 바와 같이 유기 발광 다이오드(OLED)가 발광하는 구간 동안 상기 유기 발광 다이오드(OLED)의 양단에 걸리는 전압을 고정된 전압값으로 바이어스(bias)한다.

[0052] 즉, 제 6트랜지스터(M6\_1, M6\_2) 사이의 제 3노드(N3)가 제 2트랜지스터(M2\_1, M2\_2)의 사이에 전기적으로 연결됨으로써, 상기 제 3노드(N3)는 상기 유기 발광 다이오드(OLED)가 발광하는 구간 동안 플로팅 상태가 아닌 고정된 전압값을 가지게 된다.

[0053] 이에 따라 상기 제 6트랜지스터(M6\_1, M6\_2)가 턴 온될 때, 상기 유기 발광 다이오드(OLED)의 애노드가 상기 고정된 전압값을 갖는 제 3노드(N3)와 연결됨으로써, 기존의 데이터 라인으로 인가되는 데이터 전압값의 변화에 따라 제 2트랜지스터의 오프 소스\_드레인 전압값(Vds)이 상이하여 발생되는 크로스 토크 문제를 극복할 수 있는 것이다.

[0054] 도 4는 도 3에 도시된 화소의 구동방법을 나타내는 도면이다. 도 4에서는 설명의 편의성을 위하여 주사신호가 3H의 시간 동안 공급되는 것으로 가정하기로 한다. 단, 이는 설명의 편의를 위한 것으로 상기 주사신호는 3H의 시간으로 한정되지 않는다, 즉, 1H 이상의 시간 동안 공급하는 것이 가능하다.

[0055] 다만, 고주파수(120Hz or 240Hz 등) 또는 고해상도(FHD or UD 등)로 구동될 경우 1H 자체의 절대시간이 감소되므로 이를 보상하기 위해 상기 주사신호의 펄스폭을 2H 이상으로 늘려 보상시간을 확보함이 바람직하다.

[0056] 도 4를 참조하면, 먼저 제 1기간(T1) 동안 제 3주사선(S3n)으로 주사신호가 공급된다.

[0057] 제 3주사선(S3n)으로 주사신호가 공급되면 제 5트랜지스터(M5)가 턴-온되고, 이에 초기전원(Vint)의 전압이 제 1노드(N1)로 공급된다.

[0058] 이 때, 상기 초기전원(Vint)은 로우레벨의 전압값을 갖는 것으로, 제 1전원(ELVDD)보다 낮은 전압, 예를 들면 유기 발광 다이오드(OLED)의 문턱전압보다 낮은 전압(일 예로 접지전원(GND))으로 설정될 수 있으며, 상기 초기전원(Vint)이 제 1노드(N1)로 인가됨에 따라 상기 구동 트랜지스터(M1)의 게이트 전극과 접속되는 제 1노드(N1)는 상기 초기전원(Vint) 값으로 초기화 된다.

[0059] 또한, 상기 제 1기간(T1) 동안에는 발광 제어선(En)으로 하이 레벨의 신호가 인가되므로 제 6트랜지스터(M6\_1, M6\_2)는 턴-오프되며, 이에 따라 상기 제 1트랜지스터(M1)와 유기 발광 다이오드(OLED)의 전기적 접속이 차단된다. 이때, 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다.

[0060] 따라서, 본 발명의 실시예에 의한 경우 상기 제 1노드(N1)가 초기화 되는 동안 상기 유기 발광 다이오드(OLED)로는 전류가 흐르지 않게 됨으로써, 블랙 휴드 발광 시에 상기 유기 발광 다이오드(OLED)로 흐를 수 있는 리퀴지 전류를 제거하여 높은 CR(Contrast Ratio)를 확보할 수 있게 된다.

[0061] 이후, 제 2기간(T2) 동안 제 2주사선(S2n)으로 주사신호가 공급된다.

[0062] 상기 제 2주사선(S2n)으로 주사신호가 공급되면 제 4트랜지스터(M4) 및 제 3트랜지스터(M3)가 턴-온된다. 이에 상기 제 4트랜지스터(M4)가 턴-온됨에 따라 제 2노드(N2)로 기준전원(Vref)의 전압이 공급된다.

[0063] 상기 기준전원(Vref)은 앞서 언급한 바와 같이 고정된 전-압을 갖는 DC 전압으로 인가되는 것으로, 별도의 전원으로 인가되거나 또는 초기전원(Vint)과 동일한 레벨의 전압으로 인가될 수도 있다.

[0064] 또한, 제 3트랜지스터(M3)가 턴-온됨에 의해 상기 제 1트랜지스터(M1)가 다이오드 형태로 접속된다.

[0065] 이 때, 상기 제 1트랜지스터(M1)가 다이오드 형태로 접속되면 제 1노드(N1)에는 제 1전원(ELVDD)에서 제 1트랜지스터(M1)의 문턱전압(Vth)을 감한 전압(ELVDD-Vth)이 인가된다. 단, 이 경우 설명의 편의를 위하여 상기 초기전원(Vint)이 접지전압(GND)로 인가된 경우를 가정한다.

- [0066] 이 때, 제 1커패시터(C1)는 제 1트랜지스터(M1)의 문턱전압(Vth)에 대응하는 전압을 충전한다. 한편, 본원 발명에서 제 2기간(T2)은 3H의 기간으로 설정되기 때문에 충분한 시간 동안 제 1전원(ELVDD)에서 제 1트랜지스터(M1)의 문턱전압을 감한 전압(ELVDD-Vth)이 제 1노드(N1)로 인가되고, 이에 따라 충분한 문턱전압 보상시간을 확보할 수 있다.
- [0067] 또한, 상기 제 2기간(T2) 동안에도 발광 제어선(En)으로 하이 레벨의 신호가 인가되므로 제 6트랜지스터(M6\_1, M6\_2)는 턴-오프되며, 이에 따라 상기 제 1트랜지스터(M1)와 유기 발광 다이오드(OLED)의 전기적 접속이 차단된다. 이때, 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다.
- [0068] 이후 제 3기간(T3) 동안에는 제 1주사선(S1n)으로 주사신호가 공급되며, 이에 따라 제 2트랜지스터(M2\_1, M2\_2)가 턴-온된다.
- [0069] 제 2트랜지스터(M2\_1, M2\_2)가 턴-온되면 데이터선(Dm)과 제 2노드(N2)가 전기적으로 접속된다. 데이터선(Dm)과 제 2노드(N2)가 전기적으로 접속되면 데이터선(Dm)으로부터의 데이터신호가 제 2노드(N2)로 공급된다. 여기서, 제 2트랜지스터(M2\_1, M2\_2)가 3H의 기간 동안 턴-온 상태로 설정되기 때문에 제 n-2수평라인, 제 n-1수평라인 및 제 n수평라인에 해당하는 데이터신호가 순차적으로 공급된다. 이때, 마지막으로 제 n수평라인에 해당하는 데이터신호가 인가되고, 이에 따라 제 2노드(N2)에는 원하는 데이터신호의 전압(Vdata)이 인가된다.
- [0070] 그리고, 상기 제 2노드(N2)에 원하는 데이터신호의 전압이 인가됨에 따라 상기 제 1노드(N1)의 전압은 제 2커패시터(C2)의 커플링 동작에 의해 상기 데이터신호의 전압(Vdata)과 기준전원(Vref)의 차(Vdata-Vref)만큼 상승하게 된다.
- [0071] 단, 상기 제 1커패시터(C1)와 제 2커패시터(C2)가 전기적으로 연결되어 있으므로, 상기 제 1노드(N1)로 전달되는 전압값은  $\frac{C1}{C1 + C2} (Vdata - Vref)$ 가 된다.
- [0072] 일 예로 상기 초기전원(Vint)이 접지전압(GND)로 인가된 경우라면, 상기 제 1노드(N1)의 전압은 "ELVDD - Vth +  $\frac{C1}{C1 + C2} (Vdata - Vref)$ "이 된다.
- [0073] 또한, 상기 제 3기간(T3) 동안에도 발광 제어선(En)으로 하이 레벨의 신호가 인가되므로 제 6트랜지스터(M6\_1, M6\_2)는 턴-오프되며, 이에 따라 상기 제 1트랜지스터(M1)와 유기 발광 다이오드(OLED)의 전기적 접속이 차단된다. 이때, 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다.
- [0074] 마지막으로 제 4기간(T4) 동안에는 상기 발광 제어선(En)으로 로우 레벨의 신호가 인가되므로 제 6트랜지스터(M6\_1, M6\_2)가 턴-온되며, 상기 턴-온에 의해 제 1커패시터(C1)에 저장된 전압 즉, 제 1트랜지스터(M1)의 Vgs 값 즉, 소스에 인가된 전압인 제 1전원(ELVDD)과 상기 제 1노드(N1)에 인가된 전압(ELVDD - Vth +  $\frac{C1}{C1 + C2} (Vdata - Vref)$ )의 차이에 해당하는 전압  $\frac{C1}{C1 + C2} (Vdata - Vref)$ 에 대응하여 유기 발광 다이오드(OLED)로 공급되는 전류량이 제어된다.
- [0075] 이 때, 상기 유기 발광 다이오드(OLED)로 흐르는 전류(Ids)는 하기된 수학식과 같다.
- [0076] 
$$Ids = \beta (Vgs - Vth)^2 = \beta (Vth - \frac{C1}{C1 + C2} (Vdata - Vref) - Vth)^2$$
- [0077] 
$$= \beta (\frac{C1}{C1 + C2} (Vdata - Vref))^2, \beta : 상수$$
- [0078] 즉, 본 발명의 실시예에 의할 경우 상기 유기 발광 다이오드(OLED)에 흐르는 전류(Ids)가 제 1트랜지스터(M1)의 문턱전압(Vth) 및 제 1전원(ELVDD)과 무관하게 되므로, 이를 통해 상기 제 1전원의 전압강하(IR drop)문제를 해결할 수 있게 되는 것이다.

### 부호의 설명


- [0079] 110: 주사 구동부 120: 데이터 구동부

130: 화소부


140: 화소

150: 타이밍 제어부


160: 전원 공급부

**도면****도면1**


도면2



도면3

140

## 도면4



专利名称(译)	使用相同的像素和有机电致发光显示器		
公开(公告)号	<a href="#">KR1020120009579A</a>	公开(公告)日	2012-02-02
申请号	KR1020100069505	申请日	2010-07-19
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三圣母工作显示有限公司		
[标]发明人	SAMIL HAN 한삼일		
发明人	한삼일		
IPC分类号	G09G3/30		
CPC分类号	G09G3/3233 G09G3/3291 G09G2300/0819 G09G2300/0852 G09G2300/0861 G09G2320/0209 G09G2320/0238 G09G2320/0252		
代理人(译)	Sinyoungmu		
其他公开文献	<a href="#">KR101162864B1</a>		
外部链接	<a href="#">Espacenet</a>		

### 摘要(译)

目的：提供一种像素和使用该像素的有机发光显示装置，即使在高分辨率和高频模式下也能确保足够的阈值电压补偿时间。结构：第一个晶体管 (M1) 控制提供给它的电流有机发光二极管 (OLED)。第一电容器连接在第一电源和第一节点之间。第一节点是第一晶体管的栅极。第二电容器的第一电极连接到第一节点。第二晶体管 (M2\_1, M2\_2) 布置在第二电容器的第二电极和数据线之间。第二晶体管的栅极连接到第一扫描线 (S1n)。第三晶体管 (M3) 布置在第一晶体管的栅极和第二电极之间。第三晶体管的栅极连接到第二扫描线 (S2n)。第四晶体管 (M4) 布置在第二电容器的第二电极和参考电源之间。第四晶体管的栅极连接到第二扫描线。第五晶体管 (M5) 的栅极连接到第三扫描线 (S3n)。第六个晶体管 (M6\_1, M6\_2) 的栅极连接到发光控制线。

COPYRIGHT KIPO 2012

