



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2007-0111639
(43) 공개일자 2007년11월22일

(51) Int. Cl.

G09G 3/30 (2006.01) G09G 3/20 (2006.01)

(21) 출원번호 10-2006-0044689

(22) 출원일자 2006년05월18일

심사청구일자 없음

(71) 출원인

엘지.필립스 엘시디 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

정상훈

서울 동작구 사당3동 삼성래미안아파트 113동 403호

(74) 대리인

특허법인로알


전체 청구항 수 : 총 6 항

(54) 유기전계발광표시장치의 화소 회로

(57) 요약

본 발명은, 스캔 라인으로부터의 선택 신호에 응답하여 데이터 라인으로부터의 데이터 신호를 전달하는 제 1 트랜지스터, 스캔 라인으로부터의 선택 신호에 응답하여 제 1 전원 전압을 전달하는 제 2 트랜지스터, 제 1 및 제 2 트랜지스터로부터 데이터 신호 및 제 1 전원 전압을 전달받아 저장하기 위한 커패시터, 발광 제어 라인으로부터의 제어 신호에 응답하여 커패시터의 일단에 제 2 전원 전압을 전달하는 제 3 트랜지스터, 커패시터로부터 전압을 인가받아 구동 전류를 발생시키는 제 4 트랜지스터 및 제 4 트랜지스터로부터 인가된 구동 전류에 따라 발광 동작을 수행하는 유기발광다이오드를 포함하는 유기전계발광표시장치의 화소 회로를 제공한다.

대표도 - 도3



특허청구의 범위

청구항 1

스캔 라인으로부터의 선택 신호에 응답하여 데이터 라인으로부터의 데이터 신호를 전달하는 제 1 트랜지스터;
 상기 스캔 라인으로부터의 선택 신호에 응답하여 제 1 전원 전압을 전달하는 제 2 트랜지스터;
 상기 제 1 및 제 2 트랜지스터로부터 데이터 신호 및 제 1 전원 전압을 전달받아 저장하기 위한 커패시터;
 발광 제어 라인으로부터의 제어 신호에 응답하여 상기 커패시터의 일단에 제 2 전원 전압을 전달하는 제 3 트랜지스터;
 상기 커패시터로부터 전압을 인가받아 구동 전류를 발생시키는 제 4 트랜지스터; 및
 상기 제 4 트랜지스터로부터 인가된 구동 전류에 따라 발광동작을 수행하는 유기발광다이오드를 포함하는 유기전계발광표시장치의 화소 회로.

청구항 2

제 1 항에 있어서,
 상기 제 1 및 제 2 트랜지스터는 상기 스캔 라인에 공통 연결되는 유기전계발광표시장치의 화소 회로.

청구항 3

제 1 항에 있어서,
 상기 선택 신호가 제 1 레벨인 구간 동안, 상기 제어 신호는 제 2 레벨인 유기전계발광표시장치의 화소 회로.

청구항 4

제 1 항에 있어서,
 상기 제 2 트랜지스터의 채널 폭/길이(W/L)는 상기 제 1 또는 제 3 트랜지스터의 채널 폭/길이(W/L)보다 작은 유기전계발광표시장치의 화소 회로.

청구항 5

제 1 항에 있어서,
 상기 스캔 라인으로부터 선택 신호가 인가되면, 상기 커패시터의 양단에는 상기 데이터 신호와 제 1 전원 전압이 인가되고, 상기 제 4 트랜지스터는 턴-오프되는 유기전계발광표시장치의 화소 회로.

청구항 6

제 5 항에 있어서,
 상기 발광 제어 라인으로부터 제어신호가 인가되면, 상기 커패시터의 일단에 제 2 전원 전압이 인가되어 상기 커패시터의 타단의 전압이 변경되고, 상기 제 4 트랜지스터는 상기 변경된 전압을 인가받아 구동 전류를 발생시키는 유기전계발광표시장치의 화소 회로.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

<8> 본 발명은 유기전계발광표시장치의 화소 회로에 관한 것이다.

<9> 최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에

부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계발광표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.

- <10> 특히, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고 자체 발광이다. 또한, 시야각에 문제가 없어서 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
- <11> 일반적으로, 유기전계발광표시장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 $N \times M$ 개의 유기발광다이오드(OLED)들을 전압 구동(Voltage Programming) 혹은 전류 구동(Current Programming)하여 영상을 표현할 수 있다. 이와 같은 유기전계발광표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 ITO(Indium Tin Oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
- <12> 도 1은 종래기술에 따른 유기전계발광표시장치를 도시한 블록도이다.
- <13> 도 1을 참조하면, 유기전계발광표시장치는 표시 패널(110), 스캔 구동부(120), 데이터 구동부(130), 제어부(140) 및 전원공급부(150)를 포함한다.
- <14> 표시 패널(110)은 제 1 방향으로 배열되는 데이터 라인들(D1-Dm)과 제 1 방향과 교차되고 제 2 방향으로 배열되는 스캔 라인들(S1-Sn) 및 데이터 라인들((D1-Dm))과 스캔 라인들(S1-Sn)이 교차하는 화소 영역에 위치하는 화소 회로들(P11-Pnm)을 포함한다.
- <15> 제어부(140)는 스캔 구동부(120), 데이터 구동부(130) 및 전원공급부(150)에 제어 신호를 출력하고, 전원공급부(150)는 제어부(140)의 구동 제어에 따라 스캔 구동부(120), 데이터 구동부(130) 및 표시 패널(110)의 구동에 필요한 전압을 출력한다.
- <16> 스캔 구동부(120)는 제어부(140)의 제어신호에 따라 스캔 구동부(120)에 연결된 스캔 라인들(S1-Sn)에 스캔 신호를 출력한다. 이로써, 스캔 신호(S1-Sn)에 응답하여 표시 패널(110)에 위치한 화소 회로들(P11-Pnm)이 선택된다.
- <17> 데이터 구동부(130)는 제어부(140)의 제어 신호에 따라, 스캔 구동부(120)에서 출력되는 스캔 신호에 동기되어 데이터 구동부(130)에 연결된 데이터 라인들(D1-Dm)을 통하여 데이터 신호들을 해당 화소 회로들(110)에 인가한다. 따라서, 표시 패널(110)은 데이터 신호들에 대응하여 각 화소 회로들(P1-Pnm)로부터 빛을 발광함으로써 영상이미지를 표시한다.
- <18> 도 2는 종래기술에 따른 유기전계발광표시장치의 화소 회로를 설명하기 위한 회로도이다.
- <19> 도 2를 참조하면, 화소 회로는 스캔 라인(Sn)으로부터의 스캔 신호에 응답하여 데이터 라인(Dm)으로부터의 데이터 신호를 전달하는 스위칭 트랜지스터(MS), 스위칭 트랜지스터(MS)를 통해 수신되는 데이터 신호를 저장하기 위한 커패시터(Cgs), 커패시터(Cgs)에 저장된 데이터 신호에 따라 구동 전류를 발생하기 위한 구동 트랜지스터(MD), 구동 전류에 따라 발광 동작을 수행하기 위한 유기발광다이오드(OLED)를 포함한다.
- <20> 여기서, 구동 트랜지스터(MD)의 소오스 전극은 양의 전원을 공급하는 제 1 전원 라인(VDD)에 연결되며, 유기발광다이오드(OLED)의 제 2 전극은 음의 전원을 공급하는 제 2 전원 라인(VSS)에 연결된다.
- <21> 상기와 같은 화소 회로를 포함하는 능동 매트릭스 방식의 유기전계발광표시장치는 유기발광다이오드(OLED)에 흐르는 전류의 양으로서 휘도를 조절하며, 유기발광다이오드(OLED)에 흐르는 전류의 양은 다음 식으로 표현할 수 있다.

수학식 1

<22>
$$I_{\text{OLED}} = 1/2 \beta (V_{\text{gs}} - V_{\text{th}})^2 = 1/2 \beta (V_{\text{g}} - V_{\text{dd}} - V_{\text{th}})^2$$

- <23> 따라서, 각 화소 회로의 유기발광다이오드(OLED)에 흐르는 전류의 양은 구동 트랜지스터(MD)의 게이트 전압

(Vg), 문턱 전압(Vth) 및 제 1 전원 전압(Vdd)에 의해 정해진다.

- <24> 그러나, 각 화소 회로에 전원을 공급하는 제 1 전원 라인(VDD)에서 전압 강하(IR Drop)가 일어나기 때문에, 각 화소 회로의 위치에 따라 각 화소에 공급되는 제 1 전원 전압(Vdd)의 크기가 변화한다. 이는 각 화소 회로의 유기발광다이오드(OED)에 흐르는 전류의 양을 변화시키기 때문에, 휘도의 불균일을 발생시키는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

- <25> 따라서, 본 발명은 각 화소 회로에 공급되는 전압을 보상하여 휘도를 균일하게 함으로써, 화면의 품질을 향상시킬 수 있는 유기전계발광표시장치의 화소 회로를 제공함에 그 목적이 있다.

발명의 구성 및 작용

- <26> 상기와 같은 목적을 달성하기 위하여, 본 발명은, 스캔 라인으로부터의 선택 신호에 응답하여 데이터 라인으로부터의 데이터 신호를 전달하는 제 1 트랜지스터, 스캔 라인으로부터의 선택 신호에 응답하여 제 1 전원 전압을 전달하는 제 2 트랜지스터, 제 1 및 제 2 트랜지스터로부터 데이터 신호 및 제 1 전원 전압을 전달받아 저장하기 위한 커패시터, 발광 제어 라인으로부터의 제어 신호에 응답하여 커패시터의 일단에 제 2 전원 전압을 전달하는 제 3 트랜지스터, 커패시터로부터 전압을 인가받아 구동 전류를 발생시키는 제 4 트랜지스터 및 제 4 트랜지스터로부터 인가된 구동 전류에 따라 발광동작을 수행하는 유기발광다이오드를 포함하는 유기전계발광표시장치의 화소 회로를 제공한다.
- <27> 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
- <28> 도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로를 도시한 회로도이다.
- <29> 도 3을 참조하면, 본 발명의 일 실시예에 따른 화소 회로는, 제 1 내지 제 4 트랜지스터(T1,T2,T3,T4), 커패시터(C1) 및 유기발광다이오드(OLED)를 포함한다.
- <30> 제 1 트랜지스터(T1)의 게이트 전극은 스캔 라인(Sn)에 연결되며, 그 일단은 데이터 라인(Dm)에 연결된다. 제 1 트랜지스터(T1)의 타단에는 커패시터(C1)가 연결되며, 제 1 트랜지스터(T1)는 데이터 라인(Dm)으로부터 커패시터(C1)의 일단에 데이터 신호를 전달한다.
- <31> 제 2 트랜지스터(T2)의 게이트 전극은 제 1 트랜지스터(T1)의 게이트 전극과 함께 스캔 라인(Sn)에 연결된다. 제 2 트랜지스터(T2)는 일단이 제 4 트랜지스터(T4)의 게이트 전극에 연결되어 있고, 타단이 제 1 전원 라인(VDD)에 연결되어 있다. 제 2 트랜지스터(T2)는 스캔 신호에 의해 턴-온되어 커패시터(C1)의 타단에 제 1 전원 라인(VDD)으로부터 제 1 전원 전압을 전달한다. 여기서, 제 2 트랜지스터(T2)의 채널 폭/길이(W/L)은 제 1 및 제 3 트랜지스터(T1,T3)의 채널 폭/길이(W/L)보다 작을 수 있다.
- <32> 커패시터(C1)의 양단에는 제 1 트랜지스터(T1)와 제 2 트랜지스터(T2)가 연결된다. 따라서 커패시터(C1)는 제 1 트랜지스터(T1)로부터 인가받은 데이터 신호와 제 2 트랜지스터(T2)로부터 인가받은 제 1 전원 전압의 차에 해당하는 전압을 저장한다. 또한, 커패시터(C1)와 제 1 트랜지스터(T1)와 연결된 노드에는 제 3 트랜지스터(T3)가 연결된다.
- <33> 제 3 트랜지스터(T3)의 게이트 전극은 발광 제어 라인(Emit)에 연결된다. 제 3 트랜지스터(T3)는 발광 제어 라인(Emit)으로부터의 제어 신호에 의하여 제 2 전원 라인(Vsus)으로부터 제 2 전원 전압을 커패시터(C1)에 전달한다.
- <34> 커패시터(C1)의 타단에 제 4 트랜지스터(T4)의 게이트 전극이 연결되어, 커패시터(C1)에 저장된 전압에 의하여 제 4 트랜지스터(T4)가 턴-온된다. 제 4 트랜지스터(T4)는 일단에 연결된 제 1 전원 전압과 커패시터(C1)로부터 인가받은 전압의 차이에 해당하는 구동 전류를 유기발광다이오드(OLED)에 전달한다. 구동전류를 인가받은 유기발광다이오드(OLED)는 이에 상응하는 발광 동작을 수행한다.
- <35> 도 4는 도 3에 도시한 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로의 동작을 설명하기 위한 타이밍도이며, 도 5 및 도 6은 도 3에 도시한 유기전계발광표시장치의 화소 회로의 저장 구간 및 발광 구간을 설명하기 위한 회로도들이다.
- <36> 도 3 내지 도 5를 참조하면, 저장 구간(I)에서, 스캔 라인(Sn)으로부터 로우 레벨의 선택 신호가 인가되면, 제 1 트랜지스터(T1)와 제 2 트랜지스터(T2)가 턴-온된다. 이로써, 제 1 트랜지스터(T1)를 통하여 데이터 라인(Dm)으로부터의 데이터 신호(Vdata)가 커패시터(C1)의 일단에 전달된다. 이때, 발광 제어 라인(Emit)에는 하이 레

벨의 제어 신호가 인가된다.

- <37> 제 2 트랜지스터(T2)가 턴-온되면, 제 2 트랜지스터(T2)의 일단에 연결된 제 1 전원 라인(VDD)으로부터 제 1 전원 전압(Vdd)이 커패시터(C1)의 타단에 인가된다. 따라서, 커패시터(C1)에는 제 1 전원 전압(Vdd)과 데이터 신호(Vdata)의 차이에 해당하는 전압(Vc)이 저장된다.

수학식 2

- <38> $V_c = V_{dd} - V_{data}$

- <39> 한편, 제 2 트랜지스터(T2)가 턴-온되면, 제 4 트랜지스터(T4)의 게이트 및 소오스 전극에는 제 1 전원 전압(Vdd)이 인가된다. 따라서, 제 4 트랜지스터(T4)는 턴-오프되고, 제 4 트랜지스터(T4)의 게이트-소스 전압이 0이 되므로, 제 4 트랜지스터(T4)에 포획되었던 전하들이 제거되어, 이전 데이터 신호에 의한 잔상 효과를 줄일 수 있다.

- <40> 또한, 제 2 트랜지스터(T2)의 채널 폭/길이(W/L)는 제 1 또는 제 3 트랜지스터(T,T3)의 채널 폭/길이(W/L)보다 작도록 형성하였기 때문에, 제 2 트랜지스터(T2)의 턴-온시 외부 광에 의해 발생하는 누설 전류를 감소시킬 수 있다. 따라서, 제 2 트랜지스터(T2)의 턴-온시 커패시터(C1)에 저장된 전압값이 변화하지 않으므로, 유기발광다이오드(OLED)의 흑화 현상을 방지할 수 있다.

- <41> 도 3, 도 4 및 도 6을 참조하면, 발광 구간(II)에서, 발광 제어 라인(Emit)으로부터 제 3 트랜지스터(T3)의 게이트 전극에 로우 레벨의 제어 신호가 인가되면, 제 3 트랜지스터(T3)의 일단에 연결된 제 2 전원 라인(Vsus)으로부터 커패시터(C1)의 일단에 제 2 전원 전압이 공급된다.

- <42> 이때, 제 4 트랜지스터(T4)의 게이트 전극과 연결되는 커패시터(C1)의 타단에 인가되는 전압(Va)은 다음과 같다.

수학식 3

- <43> $V_a = V_{dd} - V_{data} + V_{sus}$

- <44> 상기와 같은 전압은 제 4 트랜지스터(T4)의 게이트 전극에 전달되고, 제 4 트랜지스터(T4)는 다음과 같은 양의 구동 전류를 발생시킨다.

수학식 4

- <45> $I_{OLED} = 1/2\beta (V_a - V_{dd} - V_{th})^2 = 1/2\beta (V_{dd} - V_{data} + V_{sus} - V_{dd} - V_{th})^2$

- <46> $= 1/2\beta (-V_{data} + V_{sus} - V_{th})^2$

- <47> 상기 수학식 4에서, 제 1 전원 전압(Vdd)이 상쇄되기 때문에, 유기발광다이오드(OLED)에 공급되는 전류의 양은 데이터 신호와 제 2 전원 라인에 의하여 결정된다. 따라서, 제 1 전원 라인(VDD)의 전압 강하로 인한 공급 전압의 불균일의 문제를 해결할 수 있어, 각 화소의 휘도 불균일 문제를 해결할 수 있다.

<48>

- <49> 도 7은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로의 시뮬레이션 결과를 도시한 그래프이다.

- <50> 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로의 시뮬레이션에서는 제 1 전원 전압(VDD)을 9 내지 10V로 변화시키면서 유기발광다이오드(OLED)에 흐르는 전류량이 1.4 μ A 영역일 때와 140nA 영역일 때의 변화를 측정하였다.

- <51> 도 7을 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로를 적용한 경우, 유기발광다이오드에 흐르는 전류량은 2% 이하의 변동을 보임을 알 수 있다.

- <52> 상술한 바와 같이, 본 발명은, 각 화소별로 제 1 전원 전압(Vdd)을 보상함으로써 제 1 전원 라인(VDD)에서 발생하는 전압 강하의 문제를 해결할 수 있다. 또한, 본 발명은, 제 1 전원 전압(Vdd)을 보상하는 단계에서 구동 트랜지스터(T4)의 게이트 전압을 초기화시키기 때문에, 이전 데이터 신호에 의한 잔상 효과를 방지할 수 있다. 아울러, 본 발명은 제 2 트랜지스터(T2)의 채널 폭/길이(W/L)를 작게 형성하여 누설 전류로 인한 유기발광다이오

드(OLED)의 흑화 현상을 방지할 수 있다.

발명의 효과


- <53> 상술한 바와 같이, 본 발명은 유기전계발광표시장치의 각 화소의 휘도 균일도를 확보하고 잔상 효과를 방지함으로써 유기전계발광표시장치의 화면의 품위를 향상시킬 수 있다.

도면의 간단한 설명


- <1> 도 1은 종래의 유기전계발광표시장치를 도시한 블럭도이다.
- <2> 도 2는 종래의 유기전계발광표시장치의 화소 회로를 도시한 회로도이다.
- <3> 도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로를 도시한 회로도이다.
- <4> 도 4는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로의 동작을 설명하기 위한 타이밍도이다.
- <5> 도 5는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로의 저장단계를 도시한 회로도이다.
- <6> 도 6는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로의 발광단계를 도시한 회로도이다.
- <7> 도 7은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 화소 회로를 시뮬레이션한 결과를 도시한 그래프이다.

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



专利名称(译)	有机电致发光显示装置的像素电路		
公开(公告)号	KR1020070111639A	公开(公告)日	2007-11-22
申请号	KR1020060044689	申请日	2006-05-18
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	JUNG SANG HOON		
发明人	JUNG, SANG HOON		
IPC分类号	G09G3/30 G09G3/20		
CPC分类号	G09G3/3241 G09G2300/0876 G09G2320/0233 G09G2320/0257 H01L27/3248 H01L27/3265 H01L27/3297		
其他公开文献	KR101194860B1		
外部链接	Espacenet		

摘要(译)

本发明提供一种有机电致发光显示装置的像素电路，包括第三晶体管，其响应于来自扫描线的选择信号将第二电源电压传送到第一晶体管，从数据线传送数据信号，第二晶体管传送第一电源电压响应来自扫描线的选择信号，电容器的一端用于数据信号，第一电源电压从第一和第二晶体管传送并存储，电容器响应来自光的控制信号发射控制线，并且有机发光二极管根据从第四晶体管和第四晶体管施加的驱动电流执行发光操作，该驱动电流被施加到来自电容器的电压并产生驱动电流。

