



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2010년02월11일
(11) 등록번호 10-0941836
(24) 등록일자 2010년02월03일

(51) Int. Cl.
H05B 33/08 (2006.01) H05B 33/26 (2006.01)
H01L 51/50 (2006.01) G09G 3/30 (2006.01)
(21) 출원번호 10-2008-0045969
(22) 출원일자 2008년05월19일
심사청구일자 2008년05월19일
(65) 공개번호 10-2009-0120093
(43) 공개일자 2009년11월24일
(56) 선행기술조사문헌
KR1020070067826 A*
KR1020070091681 A*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
삼성모바일디스플레이주식회사
경기도 용인시 기흥구 농서동 산24번지
(72) 발명자
이현정
경기도 용인시 기흥읍 공세리 428-5 삼성SDI 중앙연구소
강기녕
경기도 용인시 기흥읍 공세리 428-5 삼성SDI 중앙연구소
모연곤
경기도 용인시 기흥읍 공세리 428-5 삼성SDI 중앙연구소
(74) 대리인
신영무

전체 청구항 수 : 총 5 항


심사관 : 김창균

(54) 유기 전계 발광표시장치

(57) 요약

본 발명의 일 실시예에 따른 본 발명의 유기 전계 발광표시장치는, 다수의 주사선, 데이터선 및 화소 전원선이 매트릭스 형태로 배열되며, 상기 다수의 주사선, 데이터선 및 화소 전원선의 교차영역에 각각의 부화소가 형성되는 화소부와; 상기 각각의 부화소를 구동시키기 위한 신호를 입력받는 패드부와, 상기 패드부를 통해 상기 신호를 상기 다수의 주사선 및 데이터선에 공급하는 주사 구동부 및 데이터 구동부와, 상기 화소 전원선으로 전원을 공급하는 전원 공급선이 형성된 비화소부가 포함되고, 상기 부화소는, 산화물 반도체층을 포함하는 박막트랜지스터와; 상기 박막트랜지스터와 이격되어 배치되며, 하부전극 및 상부전극이 투명한 도전물질로 구현되는 캐패시터와; 상기 박막트랜지스터와 전기적으로 연결되며 상기 캐패시터 상부에 배치되는 유기 발광소자를 포함하여 구성됨을 특징으로 한다.

대표도 - 도2



특허청구의 범위

청구항 1

다수의 주사선, 데이터선 및 화소 전원선이 매트릭스 형태로 배열되며, 상기 다수의 주사선, 데이터선 및 화소 전원선의 교차영역에 각각의 부화소가 형성되는 화소부와;

상기 각각의 부화소를 구동시키기 위한 신호를 입력받는 패드부와, 상기 패드부를 통해 상기 신호를 상기 다수의 주사선 및 데이터선에 공급하는 주사 구동부 및 데이터 구동부와, 상기 화소 전원선으로 전원을 공급하는 전원 공급선이 형성된 비화소부가 포함되고,

상기 부화소는,

산화물 반도체층을 포함하는 박막트랜지스터와;

상기 박막트랜지스터와 이격되어 배치되며, 하부전극 및 상부전극이 투명한 도전물질로 구현되는 캐패시터와;

상기 박막트랜지스터와 전기적으로 연결되며 상기 캐패시터 상부에 배치되는 유기 발광소자를 포함하며,

상기 주사선, 상기 데이터선, 상기 화소 전원선 및 상기 전원 공급선은 불투명한 금속 물질로 형성되는 유기 전계 발광표시장치.

청구항 2

삭제

청구항 3

삭제

청구항 4

제1 항에 있어서, 상기 불투명한 금속 물질은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 티타늄(Ti) 및 탄탈럼(Ta)으로 이루어진 군 중 하나인 유기 전계 발광표시장치.

청구항 5

제1 항에 있어서, 상기 투명한 도전 물질은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), ICO(Indium Cesium Oxide), IWO(Indium Tungsten Oxide) 및 반투명 금속 조성물로 구성된 군에서 선택되는 적어도 하나인 유기 전계 발광표시장치.

청구항 6

제1 항에 있어서, 상기 산화물 반도체층은 산화아연(ZnO)을 포함하여 구현되는 유기 전계 발광표시장치.

청구항 7

제6 항에 있어서, 상기 산화물 반도체층에 인듐(In), 갈륨(Ga) 및 스테늄(Sn) 중 적어도 하나의 이온이 도핑된 유기 전계 발광표시장치.

명세서

발명의 상세한 설명

기술분야

[0001] 본 발명은 유기 전계 발광표시장치에 관한 것이다.

배경기술

[0002] 최근, 박막 트랜지스터(Thin Film Transistor, TFT)는 유기 전계 발광표시장치(Organic Light Emitting Display, OLED) 또는 액정 표시장치(Liquid Crystal Display, LCD) 등의 표시장치에서 각각의 부화소(sub

pixel)를 동작시키는 스위칭 소자로서 광범위하게 사용되고 있다. 이에 따라 박막 트랜지스터의 제조에 많은 관심이 기울여지고 있으며, 더 효율적인 박막 트랜지스터 및 그 제조 방법들이 고안되고 있다.

[0003] 일반적으로 유기 전계 발광표시장치에 적용되는 박막 트랜지스터의 반도체층은 비정질 실리콘(a-Si)층이나 다결정 다결정 실리콘층(Poly-Si)으로 형성된다.

[0004] 한편, 유기 전계 발광표시장치를 투명 디스플레이로 구현하기 위해, 박막 트랜지스터의 반도체층을 투명한 산화물 반도체층으로 형성하는 기술이 대두되었다. 또한, 유기 전계 발광표시장치에 사용되는 모든 전극과 배선을 모두 투명한 도전성 물질로 형성하였다.

[0005] 그러나, 이와 같이 유기 전계 발광표시장치에 사용되는 모든 전극과 배선을 투명한 도전 물질로 형성할 경우, 상기 투명 배선 등에 의해 전압 강하(IR Drop)가 발생되어 유기 전계 발광표시장치의 화질이 저하되는 문제점이 있었다.

[0006] 즉, 상기 투명한 도전 물질은 일반적인 불투명 금속 재료에 비해 저항이 높기 때문에 전압 강하가 발생되며, 그 결과 상기 전압 강하에 의한 전압차에 의해 유기 전계 발광표시장치의 전체 휘도가 불균일해지는 단점이 있다.

발명의 내용

해결 하고자하는 과제

[0007] 본 발명은 상기한 문제점을 개선하기 위한 것으로, 전압 강하가 방지된 투명 유기 전계 발광표시장치를 형성하는 유기 전계 발광표시장치를 제공하는 것을 목적으로 한다.

[0008] 본 발명의 목적은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제 해결수단

[0009] 상술한 바와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 따른 본 발명의 유기 전계 발광표시장치는, 다수의 주사선, 데이터선 및 화소 전원선이 매트릭스 형태로 배열되며, 상기 다수의 주사선, 데이터선 및 화소 전원선의 교차영역에 각각의 부화소가 형성되는 화소부와; 상기 각각의 부화소를 구동시키기 위한 신호를 입력받는 패드부와, 상기 패드부를 통해 상기 신호를 상기 다수의 주사선 및 데이터선에 공급하는 주사 구동부 및 데이터 구동부와, 상기 화소 전원선으로 전원을 공급하는 전원 공급선이 형성된 비화소부가 포함되고, 상기 부화소는, 산화물 반도체층을 포함하는 박막트랜지스터와; 상기 박막트랜지스터와 이격되어 배치되며, 하부전극 및 상부전극이 투명한 도전물질로 구현되는 캐패시터와; 상기 박막트랜지스터와 전기적으로 연결되며 상기 캐패시터 상부에 배치되는 유기 발광소자를 포함하여 구성됨을 특징으로 한다.

[0010] 이 때, 상기 주사선, 상기 데이터선, 상기 화소 전원선 및 상기 전원 공급선은 불투명한 금속 물질로 형성되거나, 또는 상기 주사선, 상기 데이터선, 상기 박막 트랜지스터의 게이트 전극, 소스/드레인 전극 및 상기 화소 전원선은 투명한 도전 물질로 형성되고, 상기 전원 공급선은 불투명한 금속 물질로 형성됨을 특징으로 한다.

[0011] 또한, 상기 불투명한 금속 물질은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 티타늄(Ti) 및 탄탈럼(Ta)으로 이루어진 군 중 하나이며, 상기 투명한 도전 물질은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), ICO(Indium Cesium Oxide), IWO(Indium Tungsten Oxide) 및 반투명 금속 조성물로 구성된 군에서 선택되는 적어도 하나이다.

[0012] 또한, 상기 산화물 반도체층은 산화아연(ZnO)을 주성분으로 하며, 상기 산화물 반도체층에 인듐(In), 갈륨(Ga) 및 스테늄(Sn) 중 적어도 하나의 이온이 도핑된다.

효 과

[0013] 이상과 같이, 본 발명에 의하면 각 부화소에 구비되는 캐패시터의 하부전극과 상부전극을 투명한 도전 물질로 형성하여 유기 전계 발광표시장치를 투명 디스플레이 장치로 구현할 수 있으며, 또한, 유기 전계 발광표시장치의 전압 강하를 방지하기 위해, 적어도 비표시 영역 상에 배치되는 전원 공급선을 불투명 금속 물질로 형성하여, 균일한 휘도를 갖는 유기 전계 발광표시장치를 제공할 수 있게 된다.


발명의 실시를 위한 구체적인 내용

- [0014] 이하에서는 본 발명의 바람직한 실시예에 관하여 도면을 참조하여 설명하기로 한다.
- [0015] 도 1은 본 발명의 일 실시예에 따른 유기 전계 발광표시장치의 개략적인 평면도이다.
- [0016] 도 1을 참조하면, 기관(101)은 화상이 표시되는 화소부(102)과, 상기 화소부(102)의 외측 영역으로 화상이 표시되지 않는 비화소부(103)으로 정의된다.
- [0017] 이 때, 상기 화소부(102)에는 다수의 주사선(105a), 데이터선(106a) 및 화소 전원선(107a)이 매트릭스 형태로 배열되어 있으며, 각각의 주사선, 데이터선 및 화소 전원선의 교차영역에 각각 부화소(104)가 형성된다. 즉, 상기 다수의 부화소(104)들을 통해 화상이 표시되는 화소부(102)가 구현된다. 여기서, 상기 부화소(104)는 적어도 2 이상의 박막트랜지스터 및 상기 박막트랜지스터와 연결되는 캐패시터, 유기 발광소자를 포함하여 구성된다.
- [0018] 또한, 상기 비화소부(103)에는 상기 각각의 부화소(104)에 구비된 유기 발광소자를 구동시키도록 소정의 신호를 전달하는 패드부(108) 및 전원 공급선(107)이 형성되며, 상기 패드부(108)를 통해 외부로부터 제공된 상기 신호를 상기 다수의 주사선(105a) 및 데이터선(106a)에 공급하는 주사 구동부(105) 및 데이터 구동부(106)가 배치된다.
- [0019] 이 때, 상기 전원 공급선(107)은 상기 화소부(102) 내에 다수 배열된 각각의 화소 전원선(107a)과 전기적으로 연결되어 상기 화소 전원선(107a) 각각에 전원을 공급하는 역할을 한다.
- [0020] 도 2는 도 1에 도시된 부화소의 구조를 개략적으로 나타내는 평면도이고, 도 3은 도 2의 특정 부분(I-I')에 대한 단면도이다.
- [0021] 먼저 도 2를 참조하면, 상기 부화소(104)는 기관(101) 상에 형성되는 주사선(105a), 데이터선(106a), 화소 전원선(107a), 제 1 및 제 2박막 트랜지스터(120,130), 캐패시터(150), 유기 발광소자(미도시)가 포함되어 구성된다.
- [0022] 상기 부화소(104)는 상기 주사선(105a)에 주사신호가 공급될 때 선택되어 데이터선(106a)으로부터 데이터 신호를 공급 받으며, 상기 데이터 신호에 대응하여 상기 화소 전원선(107a)으로부터 유기 전계 발광소자에 공급되는 전류에 대응하는 휘도로 발광된다.
- [0023] 종래의 경우 상기 캐패시터(150)의 하부전극과 상부전극은 불투명 전극 물질로 형성되는데, 본 실시예에서는 상기 캐패시터(150)의 하부전극과 상부전극을 투명한 도전 물질로 형성하여 부화소(104)의 투과도를 향상시킴을 특징으로 하며, 이에 따라, 상기 부화소(104)의 "A"영역은 투명 영역으로 형성된다.
- [0024] 즉, 본 실시예에서는 캐패시터(150)의 하부전극과 상부전극을 투명한 도전 물질로 형성하여, 유기 발광소자로부터 방출되는 빛의 개구 영역이 확대됨으로써, 유기 전계 발광표시장치의 개구율이 향상된다.
- [0025] 또한, 상기 캐패시터(150)의 하부전극과 상부전극을 투명한 도전 물질로 형성하여, 유기 전계 발광표시장치(10)를 투명 디스플레이 장치로 구현한다. 본 발명에서 말하는 투명의 의미는 70% 이상의 투과도를 의미한다.
- [0026] 또한, 박막 트랜지스터(120,130)의 게이트 전극, 소스/드레인 전극, 주사선(105a), 데이터선(106a) 및 화소 전원선(107a)은 전압 강하(Ir Drop)를 방지하기 위해 저항이 낮은 불투명한 금속 물질로 형성된다.
- [0027] 종래의 투명 유기 전계 발광표시장치는 기관 상에 배치되는 모든 전극과 배선이 투명 전극 물질로 형성되었으나, 이 경우 투명 전극 물질은 불투명한 전극 물질에 비해 저항이 10배 이상 높으므로 구동 시 전압 강하에 의해 휘도가 불균일하게 나타나는 단점이 있다.
- [0028] 따라서, 본 실시예에서는 이러한 단점을 극복하기 위하여 유기 전계 발광표시장치를 투명 디스플레이로 구현하기 위해 부화소(104)의 대부분을 차지하는 캐패시터(150)를 투명한 도전 물질로 형성함과 함께, 그 이외의 영역을 불투명한 전극 물질로 형성하여, 전압 강하가 감소된 투명 디스플레이 장치를 구현함을 그 특징으로 하는 것이다.
- [0029] 도 3을 참조하면, 본 발명의 실시예에 의한 유기 전계 발광표시장치(10)는 하부 게이트 구조(bottom gate 또는 inverted staggered)로서, 기관(101) 상에 배치되는 제 1박막 트랜지스터(120), 상기 제 1박막 트랜지스터(120)와 이격되어 배치되는 캐패시터(150), 상기 제 1박막 트랜지스터(120)와 전기적으로 연결되며 캐패시터(150) 상부에 배치되는 유기 발광소자를 포함한다.


- [0030] 기판(101)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 갖는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다.
- [0031] 버퍼층(115)은 기판(101) 상에 배치되며, 버퍼층(115) 상에는 제 1박막 트랜지스터(120)가 배치된다.
- [0032] 제 1박막 트랜지스터(120)는 게이트 전극(121), 산화물 반도체층(122), 소스/드레인 전극(124)을 포함한다. 게이트 전극(121)은 버퍼층(115) 상에 배치되며, 저항이 낮은 불투명한 금속 물질 예컨대 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 티타늄(Ti) 및 탄탈륨(Ta)으로 이루어진 균 중 하나로 형성될 수 있다. 또한, 도면에 도시되지는 않았지만, 버퍼층(115) 상에는 게이트 전극(121)과 동일한 물질로 형성된 주사 선(105a)이 배치된다. 캐패시터(150)의 하부전극(151)은 버퍼층(115) 상에 게이트 전극(121)과 이격되어 배치된다.
- [0033] 또한, 하부전극(151)은 후술하는 상부전극(152)과 함께 캐패시터(150)를 구성한다. 하부전극(151)과 상부전극(152)은 TCO(Transparent Conductive Oxide) 계열의 투명한 도전 물질로 형성되어 캐패시터(150)를 투명하게 형성한다. TCO 계열의 투명한 도전 물질은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), ICO(Indium Cesium Oxide), 및 IW(Indium Tungsten Oxide)로 구성된 군에서 선택되는 하나 또는 반투명 금속으로 형성될 수 있다.
- [0034] 즉, 본 실시예에서는 캐패시터(150)를 투명하게 형성하여, 유기 전계 발광표시장치의 투과도 및 유기 박막층(146)으로부터 빛이 방출되는 발광영역의 개구율을 향상시킨다. 또한, 캐패시터(150)의 하부전극(151)과 상부전극(152)은 투명한 도전 물질로 형성되어 유기 전계 발광표시장치(10)를 배면 또는 양면 발광시킬 수 있다.
- [0035] 따라서, 종래에는 캐패시터가 불투명한 금속 전극으로 형성되어 유기 박막층(146)으로부터 발광된 빛이 캐패시터(150)에 의해 차단되었으나, 본 실시예에서는 캐패시터(150)의 상부전극(152)과 하부전극(151)을 투명한 도전 물질로 형성하여 유기 박막층(146)으로부터 발광된 빛이 캐패시터(150)를 투과하여 기판(101)의 배면으로도 발광될 수 있다.
- [0036] 게이트 절연층(125)은 게이트 전극(121)과 하부전극(151)이 배치된 버퍼층(115) 상에 형성된다. 게이트 절연층(125)은 게이트 전극(121)과 하부전극(151)을 반도체층(122)과 절연시킨다. 이러한 게이트 절연층(125)은 산화막, 질화막 또는 투명 절연성 재료 등으로 형성되며, 이들에 제한되지 않는다.
- [0037] 반도체층(122)은 게이트 절연층(125) 상에 일정한 패턴으로 형성된다. 반도체층(122)은 산화아연(ZnO)을 주성분으로 하는 반도체 물질로 형성되거나, 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 스테늄(Sn) 등의 이온이 도핑된 예를 들어, InZnO(IZO), GaInZnO(GIZO) 등으로 형성될 수 있다. 이와 같이, 반도체층(122)은 산화아연(ZnO)을 주성분으로 하는 산화물 반도체로 형성되어, 투명성을 갖는다. 또한, 반도체층(122)은 아모포스 실리콘 및 폴리 실리콘보다 이동도 및 균일성이 뛰어나 신뢰성이 향상된 박막 트랜지스터를 제공할 수 있다. 또한, 반도체층(122)이 산화물 반도체층으로 형성되면, 기존의 저온 폴리 실리콘(LTPS) 공정을 통해 제작될 수 있으며, 300℃ 이하의 저온에서 공정이 가능해진다.
- [0038] 에치 스톱퍼(123)는 반도체층(122) 상에 배치되어, 후속 공정에서 반도체층(122)의 노출로 인한 손상이 방지되도록 한다.
- [0039] 소스/드레인 전극(124)은 게이트 절연층(125), 반도체층(122), 및 에치 스톱퍼(123) 상에 배치되며, 반도체층(122)의 양 측부에 형성된다. 소스/드레인 전극(124)은 게이트 전극(121)과 같이 저항이 낮은 불투명한 금속 물질로 형성된다. 또한, 게이트 절연층(125) 상에는 소스/드레인 전극(124)과 동일한 물질로 형성된 데이터선(106a)이 배치된다. 본 실시예에서, 데이터선(106a)은 소스 전극과 이격되어 배치된다.
- [0040] 또한, 캐패시터(150)의 상부전극(152)은 게이트 절연층(125) 상에 배치되며, 하부전극(151)과 대응되는 위치에 형성된다. 상부전극(152)은 하부전극(151)과 동일한 물질로 형성될 수 있다.
- [0041] 평탄화층(135)은 소스/드레인 전극(124), 상부전극(152) 및 데이터 선(106a)이 배치된 게이트 절연층(125) 전면에 형성된다. 또한, 평탄화층(135)에는 비아홀이 형성되어 드레인 전극과 유기 전계 발광소자의 애노드 전극(145)을 전기적으로 연결시킨다.
- [0042] 애노드 전극(145)은 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결되며, 평탄화층(135) 상에 배치된다. 또한, 애노드 전극(145) 상에는 유기 박막층(146) 및 캐소드 전극이 배치되어 유기 전계 발광소자를

도면


도면1



도면4



도면5



专利名称(译)	有机电致发光显示装置		
公开(公告)号	KR100941836B1	公开(公告)日	2010-02-11
申请号	KR1020080045969	申请日	2008-05-19
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三圣母工作显示有限公司		
当前申请(专利权)人(译)	三圣母工作显示有限公司		
[标]发明人	HUNJUNG LEE 이헌정 KINYENG KANG 강기녕 YEONGON MO 모연곤		
发明人	이헌정 강기녕 모연곤		
IPC分类号	H05B33/08 H05B33/26 H01L51/50 G09G3/30		
CPC分类号	H01L2251/5323 H01L27/3265 H01L27/3276 H01L27/1225 H01L29/7869 H01L27/3262		
代理人(译)	SHIN , YOUNG MOO		
其他公开文献	KR1020090120093A		
外部链接	Espacenet		

摘要(译)

根据本发明, 多条扫描线, 数据线, 和像素电源线中的一个实施方案中, 本发明的有机发光显示装置被布置为矩阵形式中, 每个所述多个扫描线, 数据线的, 和交叉区的像素电源线子像素的子像素; 扫描驱动器和数据驱动器, 用于通过焊盘单元向多条扫描线 and 数据线提供信号, 以及数据驱动器, 用于向像素电源线供电, 其中, 子像素包括含有氧化物半导体层的薄膜晶体管; 与薄膜晶体管间隔开的电容器, 下电极和上电极由透明导电材料形成; 并且有机发光二极管电连接到薄膜晶体管并设置在电容器上。

