

(19) **日本国特許庁(JP)**

再公表特許(A1)

(11) 国際公開番号

W02016/059756

発行日 平成29年8月10日 (2017.8.10)

(43) 国際公開日 平成28年4月21日(2016.4.21)

(51) Int. Cl.	F 1	テーマコード (参考)
G09G 3/3233 (2016.01)	G09G 3/3233	3K107
G09G 3/20 (2006.01)	G09G 3/20 611H	5C080
H01L 51/50 (2006.01)	G09G 3/20 622C	5C094
H01L 27/32 (2006.01)	G09G 3/20 622D	5C380
H05B 33/12 (2006.01)	G09G 3/20 623C	

審査請求 有 予備審査請求 未請求 (全 33 頁) 最終頁に続く


出願番号	特願2016-553959 (P2016-553959)	(71) 出願人	514188173 株式会社 J O L E D 東京都千代田区神田錦町三丁目2 3 番地
(21) 国際出願番号	PCT/JP2015/004936	(74) 代理人	100189430 弁理士 吉川 修一
(22) 国際出願日	平成27年9月29日 (2015. 9. 29)	(74) 代理人	100190805 弁理士 傍島 正朗
(31) 優先権主張番号	特願2014-211843 (P2014-211843)	(72) 発明者	三木 隆 日本国京都府長岡京市神足焼町 1 番地 パ ナソニックセミコンダクターソリューションズ株式会社内
(32) 優先日	平成26年10月16日 (2014. 10. 16)	F ターム (参考)	3K107 AA01 BB01 CC33 EE03 FF04 HH02 HH05
(33) 優先権主張国	日本国 (JP)		

最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【要約】

本開示に係る表示装置（１）は、行列状に配置された複数の画素（１６０）を備える表示装置であって、複数の画素（１６０）の各々は、供給される電流量に応じて発光するＥＬ素子（１６６）と、ＥＬ素子（１６６）の発光を制御する駆動トランジスタ（１６１）と、駆動トランジスタ（１６１）のゲートに接続されたスイッチ（１６２、１６３）とを有し、表示装置（１）は、表示装置（１）に対する電源供給が停止した場合に複数の画素（１６０）の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。



【特許請求の範囲】**【請求項 1】**

行列状に配置された複数の画素を備える表示装置であって、
前記複数の画素の各々は、
供給される電流量に応じて発光する発光素子と、
前記発光素子の発光を制御するトランジスタと、
前記トランジスタのゲートに接続された第 1 スイッチとを有し、
前記表示装置は、前記表示装置に対する電源供給が停止した場合に前記複数の画素の各々における前記ゲートの電荷を引き抜く電荷引抜部を備える
表示装置。

10

【請求項 2】

前記電荷引抜部は、前記表示装置の外部から供給される電源電圧の低下を検出することにより、前記電源供給の停止を検出する検出部を備える
請求項 1 に記載の表示装置。

【請求項 3】

前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第 1 スイッチを導通させることにより前記電荷を引き抜く
請求項 2 に記載の表示装置。

【請求項 4】

前記第 1 スイッチは、第 1 配線と前記ゲートとの導通及び非導通を切り替え、
前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第 1 配線の電圧が所定の電圧となった後に、前記第 1 スイッチを導通させる
請求項 2 又は 3 に記載の表示装置。

20

【請求項 5】

前記表示装置は、さらに、前記ゲートに接続された第 2 スイッチを備え、
前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第 2 スイッチを導通させることにより前記電荷を引き抜く
請求項 2 に記載の表示装置。

【請求項 6】

前記第 1 スイッチは、第 1 配線と前記ゲートとの導通及び非導通を切り替え、
前記第 2 スイッチは、前記第 1 配線と異なる第 2 配線と前記ゲートとの導通及び非導通を切り替え、
前記第 2 配線には、所定の電圧が印加されている
請求項 5 に記載の表示装置。

30

【請求項 7】

前記第 1 スイッチ及び前記第 2 スイッチは、第 1 配線と前記ゲートとの導通及び非導通を切り替え、
前記電荷引抜部は、前記検出部により前記電源供給の停止が検出された場合、前記第 1 配線の電圧が所定の電圧となった後に、前記第 2 スイッチを導通させる
請求項 5 に記載の表示装置。

40

【請求項 8】

前記第 1 配線は、前記複数の画素に対して、前記発光素子の発光を制御するための電源電圧を供給する電源線、又は、前記発光素子の輝度に対応する信号電圧を供給する信号線である
請求項 4、6 及び 7 のいずれか 1 項に記載の表示装置。

【請求項 9】

前記電荷引抜部は、一端が前記ゲートに接続された抵抗素子を含み、
前記抵抗素子の他端には、前記電源供給が停止した場合に所定の電圧が印加される
請求項 1 に記載の表示装置。

【請求項 10】

50

前記所定の電圧は、前記トランジスタへの電氣的ストレスを抑制する電圧である
請求項 4、6、7 及び 9 のいずれか 1 項に記載の表示装置。

【請求項 11】

前記トランジスタは、前記発光素子に電流を供給する駆動トランジスタである
請求項 1 ~ 10 のいずれか 1 項に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、行列状に配置された複数の画素を備える表示装置に関する。

【背景技術】

【0002】

有機 EL (Electro Luminescence) を利用した有機 EL ディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ (TFT: Thin Film Transistor) が用いられている。

【0003】

このような薄膜トランジスタとして、酸化物半導体層にチャネルが形成される酸化物薄膜トランジスタを用いた表示装置では、当該表示装置に対する電源電圧の供給が停止した場合に、画素の特定のノードに電荷が保持され続けることにより、表示品質の悪化等の不具合が生じる虞がある。

【0004】

そこで、表示装置に対する電源電圧の供給が停止した場合に、駆動トランジスタのゲートとソースとを電氣的に接続するトランジスタを設けることにより、上記の不具合を抑制する構成が開示されている (例えば、特許文献 1)。

【先行技術文献】

【特許文献】

【0005】

【特許文献 1】特開 2013 - 218311 号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、このような構成では、表示装置に対する電源電圧の供給が停止した場合に、駆動トランジスタのゲートの電荷が十分に抜けない虞がある。よって、駆動トランジスタのゲートに残った電荷によって当該駆動トランジスタに負荷がかかるので、信頼性の劣化、及び、特性の劣化が生じる虞がある。このような画素内のトランジスタの劣化は、表示装置の長期信頼性に影響を及ぼすという問題がある。

【0007】

本開示は、上述の課題に鑑みてなされたものであり、表示装置に対する電源供給が停止している期間における画素内のトランジスタの劣化を抑制できる表示装置を提供する。

【課題を解決するための手段】

【0008】

上記の課題に鑑みて、本開示に係る表示装置は、行列状に配置された複数の画素を備える表示装置であって、複数の画素の各々は、供給される電流量に応じて発光する発光素子と、発光素子の発光を制御するトランジスタと、トランジスタのゲートに接続された第 1 スイッチとを有し、表示装置は、表示装置に対する電源供給が停止した場合に複数の画素の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。

【発明の効果】

【0009】

本開示によれば、表示装置に対する電源供給が停止している期間における画素内のトランジスタの劣化を抑制することができる。

【図面の簡単な説明】

10

20

30

40

50

【 0 0 1 0 】

【図 1】図 1 は、実施の形態 1 に係る表示装置の構成例を示すブロック図である。

【図 2】図 2 は、図 1 中の表示パネルの構成例を示すブロック図である。

【図 3】図 3 は、実施の形態 1 における画素の構成を示す回路図である。

【図 4】図 4 は、実施の形態 1 に係る表示装置における電源停止動作を示すタイミングチャートである。

【図 5】図 5 は、実施の形態 1 に係る表示装置の通常動作及び電源停止動作の詳細なタイミング例を示すタイミングチャートである。

【図 6】図 6 は、実施の形態 1 において、駆動トランジスタの各ノードから電荷が引き抜かれる様子を説明する説明図である。

10

【図 7】図 7 は、実施の形態 1 の変形例において、駆動トランジスタの各ノードから電荷が引き抜かれる様子の一例を説明する説明図である。

【図 8】図 8 は、実施の形態 1 の変形例において、駆動トランジスタの各ノードから電荷が引き抜かれる様子の他の一例を説明する説明図である。

【図 9】図 9 は、実施の形態 2 に係る表示装置の構成例を示すブロック図である。

【図 10】図 10 は、図 9 中の表示パネルの構成例を示すブロック図である。

【図 11】図 11 は、実施の形態 2 における画素の構成を示す回路図である。

【図 12】図 12 は、実施の形態 2 に係る表示装置における電源停止動作を示すタイミングチャートである。

【図 13】図 13 は、実施の形態 2 において、駆動トランジスタの各ノードから電荷が引き抜かれる様子を説明する説明図である。

20

【図 14】図 14 は、実施の形態 2 の変形例 1 における画素の構成を示す回路図である。

【図 15】図 15 は、実施の形態 2 の変形例 2 における画素の構成を示す回路図である。

【図 16】図 16 は、実施の形態 2 の変形例 3 に係る表示装置の構成を示すブロック図である。

【図 17】図 17 は、実施の形態 2 の変形例 3 における画素の構成を示す回路図である。

【図 18】図 18 は、実施の形態 1 の他の変形例において、駆動トランジスタのゲートから電荷が引き抜かれる様子を説明する説明図である。

【図 19】図 19 は、実施の形態 2 の他の変形例における画素の構成を示す回路図である。

30

【図 20】図 20 は、他の実施の形態における画素の構成を示す回路図である。

【図 21】図 21 は、フラットパネルディスプレイの外観図である。

【発明を実施するための形態】

【 0 0 1 1 】

本開示に係る表示装置の一態様は、行列状に配置された複数の画素を備える表示装置であって、複数の画素の各々は、供給される電流量に応じて発光する発光素子と、発光素子の発光を制御するトランジスタと、トランジスタのゲートに接続された第 1 スイッチとを有し、表示装置は、表示装置に対する電源供給が停止した場合に複数の画素の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。

【 0 0 1 2 】

40

このように、表示装置は、当該表示装置に対する電源供給が停止した場合にトランジスタのゲートの電荷を引き抜く。よって、表示装置に対する電源供給が停止している期間においてトランジスタにかかる負荷を抑制できる。したがって、本態様に係る表示装置は、当該期間における画素内のトランジスタの劣化を抑制できる。すなわち、表示装置の長期信頼性を確保できる。

【 0 0 1 3 】

また、電荷引抜部は、表示装置の外部から供給される電源電圧の低下を検出することにより、電源供給の停止を検出する検出部を備えてもよい。

【 0 0 1 4 】

これにより、表示装置の電源電圧がローレベル電圧（例えば、0 [V] ）となる前に、

50

当該電源供給の停止を検出することができる。よって、電荷引抜部による電荷の引き抜きに内部電圧が必要な場合であっても、トランジスタのゲートの電荷を引き抜くことができる。

【0015】

また、電荷引抜部は、検出部により電源供給の停止が検出された場合、第1スイッチを導通させることにより電荷を引き抜いてもよい。

【0016】

このように、本態様では、各画素に設けられている第1スイッチを導通させることにより電荷を引き抜く。よって、電荷を引き抜くための新たな構成を設ける必要がないので、画素構成を簡素化できる。

10

【0017】

また、第1スイッチは、第1配線とゲートとの導通及び非導通を切り替え、電荷引抜部は、検出部により電源供給の停止が検出された場合、第1配線の電圧が所定の電圧となった後に、第1スイッチを導通させてもよい。

【0018】

また、表示装置は、さらに、ゲートに接続された第2スイッチを備え、電荷引抜部は、検出部により電源供給の停止が検出された場合、第2スイッチを導通させることにより電荷を引き抜いてもよい。

【0019】

これにより、簡易な制御でトランジスタのゲートの電荷を引き抜くことができる。

20

【0020】

また、第1スイッチは、第1配線とゲートとの導通及び非導通を切り替え、第2スイッチは、第1配線と異なる第2配線とゲートとの導通及び非導通を切り替え、第2配線には、所定の電圧が印加されていてもよい。

【0021】

これにより、第2配線の電圧を切り替える必要が無いので、一層簡易な制御でトランジスタのゲートの電荷を引き抜くことができる。

【0022】

また、第1スイッチ及び第2スイッチは、第1配線とゲートとの導通及び非導通を切り替え、電荷引抜部は、検出部により電源供給の停止が検出された場合、第1配線の電圧が所定の電圧となった後に、第2スイッチを導通させてもよい。

30

【0023】

また、第1配線は、複数の画素に対して、発光素子の発光を制御するための電源電圧を供給する電源線、又は、発光素子の輝度に対応する信号電圧を供給する信号線であってもよい。

【0024】

このように、本態様では、表示装置に対する電源供給が行われている通常時において電源電圧又は信号電圧が供給されている第1配線の電圧を、当該電源供給が停止した電源停止時において所定の電圧とする。つまり、本態様では、第1配線の電圧を通常時と電源停止時とで切り替えることにより、第1配線を介して電荷を引き抜くことができる。すなわち、電荷を引き抜くための新たな構成を設ける必要がないので、構成を簡素化できる。

40

【0025】

また、電荷引抜部は、一端がゲートに接続された抵抗素子を含み、抵抗素子の他端には、電源供給が停止した場合に所定の電圧が印加されてもよい。

【0026】

これにより、スイッチを導通させることにより電荷を引き抜く構成と比較して、当該スイッチの導通及び非導通を切り替える制御が不要となるので、簡易な構成及び制御で、表示装置に対する電源供給が停止した場合にトランジスタのゲートの電荷を引き抜くことができる。

【0027】

50

また、所定の電圧は、トランジスタへの電氣的ストレスを抑制する電圧であってもよい。

【 0 0 2 8 】

これにより、トランジスタのゲートから電荷が引き抜かれて平衡状態となった場合、つまり、電荷の引き抜きが完了した場合、当該ゲートの電圧は、当該トランジスタへの電氣的ストレスを抑制する電圧となる。よって、当該トランジスタにおける、信頼性の劣化、及び、特性の劣化を一層抑制できる。

【 0 0 2 9 】

また、トランジスタは、発光素子に電流を供給する駆動トランジスタであってもよい。

【 0 0 3 0 】

以下、本開示に係る表示装置の一態様について、図面を参照しながら具体的に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

【 0 0 3 1 】

なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。例えば、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。

【 0 0 3 2 】

(実施の形態 1)

以下、本開示の実施の形態 1 について説明する。

【 0 0 3 3 】

[1 - 1 . 構成]

[1 - 1 - 1 . 表示装置]

まず、本実施の形態に係る表示装置の構成について、図 1 及び図 2 を用いて説明する。

【 0 0 3 4 】

図 1 は、実施の形態 1 に係る表示装置の構成例を示すブロック図である。図 2 は、図 1 中の表示パネルの構成例を示すブロック図である。

【 0 0 3 5 】

図 1 に示すように、表示装置 1 は、検出部 1 0 と、パネル制御部 2 0 と、表示パネル 3 0 とを備える。

【 0 0 3 6 】

検出部 1 0 は、表示装置 1 に対する電源供給の停止を検出する。具体的には、検出部 1 0 は、表示装置 1 の外部から供給される電源電圧の低下を検出することにより、電源供給の停止を検出する。

【 0 0 3 7 】

電源供給の停止とは、例えば、ユーザによるリモコンの電源ボタンの押下、表示装置 1 本体の電源ボタンの押下、ユーザによるオフタイマーの設定によるオフ時刻の到来、ユーザの無操作時間を計測するタイマーによる設定時間の経過、停電時の A C 電源電圧の低下などによる電源電圧の低下を含む。

【 0 0 3 8 】

検出部 1 0 は、具体的には、電源電圧が第 1 閾値電圧以下になったことを検出し、検出したタイミングで検出信号 P O R 1 を出力する第 1 検出器 1 1 と、電源電圧が第 1 閾値電圧より小さい第 2 閾値電圧以下になったことを検出し、検出したタイミングで検出信号 P O R 2 を出力する第 2 検出器 1 2 とを有する。つまり、検出部 1 0 は、電源供給が停止されることにより低下している電源電圧が第 1 閾値電圧になったときに検出信号 P O R 1 を

10

20

30

40

50

出力し、その後も引き続いて低下している電源電圧が第２閾値電圧になったときに検出信号 P O R 2 を出力する。

【 0 0 3 9 】

第１閾値電圧は、電源電圧の最大値であるハイレベル電圧 V D D より小さく、かつ、電源電圧の最小値であるローレベル電圧 V S S より大きな電圧である。第２閾値電圧は、第１閾値電圧より小さく、かつ、ローレベル電圧 V S S より大きな電圧である。

【 0 0 4 0 】

パネル制御部 2 0 は、検出部 1 0 により電源供給の停止が検出された場合、表示パネル 3 0 に対して、電源停止動作をさせるためのパネル制御信号 S i g 1、S i g 2 を出力する。具体的には、パネル制御部 2 0 は、第１検出器 1 1 から検出信号 P O R 1 が出力された場合にパネル制御信号 S i g 1 を出力し、第２検出器 1 2 から検出信号 P O R 2 が出力された場合にパネル制御信号 S i g 2 を出力する。

10

【 0 0 4 1 】

表示パネル 3 0 は、表示装置 1 の外部から供給される電源を用いて動作する、例えば有機 E L パネルである。この表示パネル 3 0 は、具体的には、図 2 に示すように、電源部 3 1 と、データ線駆動回路 3 2 と、走査線駆動回路 3 3 と、画素アレイ 3 4 とを備える。

【 0 0 4 2 】

画素アレイ 3 4 は、少なくとも、互いに平行に配置された N (例えば N = 1 0 8 0) 本の走査線である S c a n 線と、S c a n 線に直交して配置された M 本のソース信号線である D a t a 線とを有する。さらに、画素アレイ 3 4 は、S c a n 線と D a t a 線との各交点に、薄膜トランジスタおよび E L 素子から構成される画素を有する。なお、画素の構成の詳細については、後述する。

20

【 0 0 4 3 】

電源部 3 1 は、データ線駆動回路 3 2、走査線駆動回路 3 3、及び、画素アレイ 3 4 に電力を供給するとともに、画素アレイ 3 4 に各種電源電圧を供給する。ここでいう各種電源電圧は、図 2 に示すように、V I N I、V R E F、V T F T、V E L であり、それぞれ、後述する初期化電源線、基準電圧電源線、E L アノード電源線、E L カソード電源線を介して各画素に供給される。

【 0 0 4 4 】

データ線駆動回路 3 2 は、画素アレイ 3 4 の D a t a 線を駆動する。より具体的には、データ線駆動回路 3 2 は、所定のタイミングで、D a t a 線に信号電圧 D A T A を出力する。

30

【 0 0 4 5 】

走査線駆動回路 3 3 は、画素アレイ 3 4 の S c a n 線等を駆動する。より具体的には、走査線駆動回路 3 3 は、所定のタイミングで、後述する S c a n 線、R e f 線、E n a b l e 線、I n i t 線に走査信号、R E F 信号、イネーブル信号、i n i t 信号を出力することにより、画素内の各スイッチの導通及び非導通を制御する。

【 0 0 4 6 】

ここで、電源部 3 1、データ線駆動回路 3 2 及び走査線駆動回路 3 3 は、パネル制御部 2 0 からパネル制御信号 S i g 1、S i g 2 が出力された場合、画素アレイ 3 4 に供給する各種電源電圧、各種信号の電圧、及び、信号電圧 (以下、「画素アレイ 3 4 への供給電圧」と記載する場合あり) を次のように低下させる。

40

【 0 0 4 7 】

具体的には、電源部 3 1、データ線駆動回路 3 2 及び走査線駆動回路 3 3 は、パネル制御部 2 0 からパネル制御信号 S i g 1 が出力された場合、画素アレイ 3 4 への供給電圧のうちパネル制御信号 S i g 1 に対応付けられた各種電源電圧、各種信号の電圧、及び、信号電圧 (以下、「パネル制御信号 S i g 1 に対応する電圧」と記載する場合あり) を低下させる。また、パネル制御部 2 0 からパネル制御信号 S i g 2 が出力された場合、画素アレイ 3 4 への供給電圧のうちパネル制御信号 S i g 2 に対応付けられた各種電源電圧、各種信号の電圧、及び、信号電圧 (以下、「パネル制御信号 S i g 2 に対応する電圧」と記

50

載する場合あり)を低下させる。

【0048】

例えば、本実施の形態において、パネル制御信号 *S i g 1* に対応する電圧は、*V I N I*、*V R E F*、*V T F T*、*V E L*、*V D A T A*であり、パネル制御信号 *S i g 2* に対応する電圧は、走査信号 *S C A N*、*R E F* 信号 *R E F*、イネーブル信号 *E N B*、*i n i t* 信号 *I N I* である。

【0049】

ここで、画素アレイ 34 への供給電圧はパルス波形の場合もあるが、この場合、パネル制御信号 *S i g 1* に対応する電圧、及び、パネル制御信号 *S i g 2* に対応する電圧は、当該パルス波形のハイレベル電圧に相当する。

10

【0050】

以上のように構成された表示装置 1 では、当該表示装置 1 に対する電源供給が停止した場合に、複数の画素の各々における駆動トランジスタのゲートの電荷を引き抜くことができる。本実施の形態において、この電荷の引き抜きは、検出部 10、パネル制御部 20、電源部 31、データ線駆動回路 32、及び、走査線駆動回路 33 によって、実現される。すなわち、表示装置 1 に対する電源供給が停止した場合に複数の画素の各々における駆動トランジスタのゲートの電荷を引き抜く電荷引抜部は、本実施の形態では、検出部 10、パネル制御部 20、電源部 31、データ線駆動回路 32、及び、走査線駆動回路 33 に相当する。

【0051】

20

なお、電源供給が停止した場合における当該電荷が引き抜かれるメカニズムについては、後述する。

【0052】

なお、表示装置 1 は、例えば、図示しないが、*C P U* (*C e n t r a l P r o c e s s i n g U n i t*)、制御プログラムを格納した *R O M* (*R e a d O n l y M e m o r y*) などの記憶媒体、*R A M* (*R a n d o m A c c e s s M e m o r y*) などの作業用メモリ、および通信回路を有するとしてもよい。

【0053】

[1 - 1 - 2 . 画素]

続いて、画素アレイ 34 に配置された画素の構成の一例について、図 3 を用いて説明する。図 3 は、実施の形態 1 における画素の構成を示す回路図である。

30

【0054】

図 3 に示す画素 160 は、表示パネル 30 が有する一画素であり、*D a t a* 線 176 を介して供給されたデータ信号 (信号電圧) に応じた発光量で発光する。この画素 160 は、上述したように行列状に配置され、駆動トランジスタ 161 と、スイッチ 162 ~ 165 と、*E L* 素子 166 と、容量素子 167 と、を備えている。また、画素 160 には、*D a t a* 線 176 と、基準電圧電源線 168 (*V R E F*) と、*E L* アノード電源線 169 (*V T F T*) と、*E L* カソード電源線 170 (*V E L*) と、初期化電源線 171 (*V I N I*) とを備える。

【0055】

40

ここで、*D a t a* 線 176 は、信号電圧 *D A T A* を供給するための信号線である。

【0056】

基準電圧電源線 168 (*V R E F*) は、容量素子 167 の第 1 電極の電圧値を規定する基準電圧 *V R E F* を供給する電源線である。*E L* アノード電源線 169 (*V T F T*) は、駆動トランジスタ 161 のドレイン電極の電位を決定するための高電圧側電源線である。*E L* カソード電源線 170 (*V E L*) は、*E L* 素子 166 の第 2 電極 (カソード) に接続された低電圧側電源線である。初期化電源線 171 (*V I N I*) は、駆動トランジスタ 161 のゲート - ソース間の電圧すなわち容量素子 167 の電圧を初期化するための電源線である。

【0057】

50

ＥＬ素子１６６は、発光素子の一例であり、画素アレイ３４において行列状に配置される。ＥＬ素子１６６は、駆動電流が流されて発光する発光期間と、駆動電流が流されず発光しない非発光期間とを有する。具体的には、ＥＬ素子１６６は、駆動トランジスタ１６１から供給される電流量に応じた発光量で発光する。ＥＬ素子１６６は、例えば有機ＥＬ素子である。ＥＬ素子１６６は、カソードが、ＥＬカソード電源線１７０に接続され、アノードが、駆動トランジスタ１６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線１７０に供給されている電圧はＶＥＬであり、例えば０〔ｖ〕である。

【００５８】

駆動トランジスタ１６１は、ＥＬ素子１６６への電流の供給量を制御する電圧駆動の駆動素子であり、ＥＬ素子１６６に電流（駆動電流）を流すことでＥＬ素子１６６を発光させる。具体的には、駆動トランジスタ１６１は、ゲート電極が容量素子１６７の第１電極に接続され、ソース電極が容量素子１６７の第２電極およびＥＬ素子１６６のアノードに接続されている。

10

【００５９】

駆動トランジスタ１６１は、スイッチ１６３がオフ状態（非導通状態）にされて基準電圧電源線１６８と容量素子１６７の第１電極とが非導通で、かつ、スイッチ１６５がオン状態（導通状態）にされてＥＬアノード電源線１６９とドレイン電極と導通した場合に、当該信号電圧に応じた電流である駆動電流をＥＬ素子１６６に流すことにより、ＥＬ素子１６６を発光させる。ここで、ＥＬアノード電源線１６９に供給されている電圧はＶＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ１６１は、ゲート電極に供給された信号電圧を、当該信号電圧に対応した信号電流に変換し、変換された信号電流をＥＬ素子１６６に供給する。

20

【００６０】

また、駆動トランジスタ１６１は、スイッチ１６３がオフ状態（非導通状態）にされて基準電圧電源線１６８と容量素子１６７の第１電極とが非導通で、かつ、スイッチ１６５がオフ状態（非導通状態）にされてＥＬアノード電源線１６９とドレイン電極とが非導通である場合に、駆動電流をＥＬ素子１６６に流さないことでＥＬ素子１６６を発光させない。

30

【００６１】

容量素子１６７は、駆動トランジスタ１６１の流す電流量を決める電圧を保持する。具体的には、この容量素子１６７は、駆動トランジスタ１６１のゲート－ソース間に設けられ、容量素子１６７の第２電極（駆動トランジスタ１６１のソース側の電極）は、駆動トランジスタ１６１のソース（ＥＬカソード電源線１７０側）とＥＬ素子１６６のアノードとの間に接続されている。容量素子１６７の第１電極（駆動トランジスタ１６１のゲート側の電極）は、駆動トランジスタ１６１のゲートに接続されている。また、容量素子１６７の第１電極は、基準電圧電源線１６８（ＶＲＥＦ）とスイッチ１６３を介して接続されている。

【００６２】

スイッチ１６２は、信号電圧を供給するためのＤａｔａ線１７６（信号線）と容量素子１６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ１６２は、ドレインおよびソースの一方の端子がＤａｔａ線１７６に接続され、ドレインおよびソースの他方の端子が容量素子１６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線１７２に接続されているスイッチングトランジスタである。換言すると、スイッチ１６２は、Ｄａｔａ線１７６を介して供給された信号電圧（データ信号）を容量素子１６７に書き込むための機能を有する。

40

【００６３】

スイッチ１６３は、基準電圧ＶＲＥＦを供給する基準電圧電源線１６８と容量素子１６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ１６３は、ドレインおよびソースの一方の端子が基準電圧電源線１６８（ＶＲＥＦ）に接続され、ドレイ

50

ンおよびソースの他方の端子が容量素子 167 の第 1 電極に接続され、ゲートが R e f 線 173 に接続されているスイッチングトランジスタである。換言すると、スイッチ 163 は、容量素子 167 の第 1 電極（駆動トランジスタ 161 のゲート）に対して基準電圧（V R E F）を与える機能を有する。

【0064】

スイッチ 164 は、容量素子 167 の第 2 電極と初期化電源線 171 との導通および非導通を切り換える。具体的には、スイッチ 164 は、ドレインおよびソースの一方の端子が初期化電源線 171（V I N I）に接続され、ドレインおよびソースの他方の端子が容量素子 167 の第 2 電極に接続され、ゲートが I n i t 線 174 に接続されているスイッチングトランジスタである。換言すると、スイッチ 164 は、容量素子 167 の第 2 電極（駆動トランジスタ 161 のソース）に対して初期化電圧（V I N I）を与える機能を有する。

10

【0065】

スイッチ 165 は、E L アノード電源線 169 と駆動トランジスタ 161 のドレイン電極との導通および非導通を切り換える。具体的には、スイッチ 165 は、ドレインおよびソースの一方の端子が E L アノード電源線 169（V T F T）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ 161 のドレイン電極に接続され、ゲートが E n a b l e 線 175 に接続されているスイッチングトランジスタである。

【0066】

以上のように構成された画素 160 は、データ線駆動回路 32 から D a t a 線 176 を介して供給された信号電圧（データ信号）に応じた輝度で発光する。

20

【0067】

なお、画素 160 を構成するスイッチ 162 ~ スwitch 164 とスイッチ 165 とは n 型 T F T として、以下では説明を行うが、それに限られない。スイッチ 162 ~ スwitch 164 とスイッチ 165 とは、p 型 T F T であってもよい。また、スイッチ 162 ~ スwitch 164 とスイッチ 165 とにおいて、n 型 T F T と p 型 T F T とが混在して用いられてもよい。なお、p 型 T F T のゲートに接続された信号線については以下で説明する電圧レベルを逆転させればよい。

【0068】

また、基準電圧電源線 168 の電圧 V R E F と初期化電源線 171 の電圧 V I N I との電位差は駆動トランジスタ 161 の最大閾値電圧よりも大きな電圧に設定される。

30

【0069】

また、基準電圧電源線 168 の電圧 V R E F 及び初期化電源線 171 の電圧 V I N I は、E L 素子 166 に電流が流れないように、次のように設定されている。

【0070】

電圧 V I N I < 電圧 V E L + (E L 素子 166 の順方向電流閾値電圧)、
(基準電圧電源線 168 の電圧 V R E F) < 電圧 V E L + (E L 素子 166 の順方向電流閾値電圧) + (駆動トランジスタ 161 の閾値電圧)

【0071】

ここで、電圧 V E L は、上述したように、E L カソード電源線 170 の電圧である。

40

【0072】

[1 - 2 . 動作]

次に、上述したように構成された本実施の形態に係る表示装置 1 の動作について図 4 ~ 図 6 を用いて説明する。

【0073】

図 4 は、本実施の形態に係る表示装置 1 における電源停止動作を示すタイミングチャートである。図 5 は、本実施の形態に係る表示装置 1 の通常動作及び電源停止動作の詳細なタイミング例を示すタイミングチャートである。図 6 は、本実施の形態において、駆動トランジスタ 161 の各ノードから電荷が引き抜かれる様子を説明する説明図である。ここで、駆動トランジスタ 161 のノードとは、駆動トランジスタ 161 のゲート、ドレイン

50

又はソースである。

【 0 0 7 4 】

なお、図 4 には、表示装置 1 の電源電圧と、検出信号 P O R 1 と、検出信号 P O R 2 と、画素アレイ 3 4 への供給電圧のうちパネル制御信号 S i g 1 に対応する電圧 S i g 1 * と、画素アレイ 3 4 への供給電圧のうちパネル制御信号 S i g 2 に対応する電圧 S i g 2 * とが示されている。ただし、図中の S i g 1 *、S i g 2 * は、画素アレイ 3 4 への供給電圧の傾向を模式的に示した一例である。つまり、画素アレイ 3 4 への供給電圧は、図中の S i g 1 *、S i g 2 * のように最小電圧が V S S かつ最大電圧が V D D でない場合もある。また、画素アレイ 3 4 への供給電圧は、ハイレベル電圧が図中の S i g 1 *、S i g 2 * のような傾向を示すパルス波形の場合もある。

10

【 0 0 7 5 】

また、図 5 には、画素アレイ 3 4 へ供給される各種電源電圧及び各種信号が示されている。ここでいう各種電源電圧は V I N I、V R E F、V T F T、V E L であり、各種信号は、走査信号 S C A N、R E F 信号 R E F、イネーブル信号 E N B、i n i t 信号 I N I、信号電圧 D A T A である。

【 0 0 7 6 】

[1 - 2 - 1 . 通常動作]

まず、本実施の形態に係る表示装置 1 の通常動作について説明する。ここで、通常動作とは、表示装置 1 に対する電源供給が停止される前（図 4 の時刻 t 1 より前）の表示装置 1 の動作である。なお、通常動作とは、検出部 1 0 によって電源供給の停止が検出される前（図 4 の時刻 t 2 より前）の動作でもよい。

20

【 0 0 7 7 】

図 4 に示すように、通常動作では、各種電源電圧及び各種信号として、所定のタイミングかつ所定の電圧が供給される。具体的には、図 5 に示すように、通常動作では、各種電源電圧は一定の電圧が連続して供給され、各種信号の各々は、一定の電圧（スイッチ 1 6 2 ~ 1 6 5 を導通させるハイレベル電圧）が所定のタイミングで供給される。これにより、通常動作では、画素 1 6 0 は、以下の (i) ~ (i v) のように動作する。

【 0 0 7 8 】

具体的には、(i) I N I を H I G H、かつ、R E F を H I G H にすることにより、スイッチ 1 6 3、1 6 4 を導通させ、駆動トランジスタ 1 6 1 の閾値電圧補償を行うためのドレイン電流を流すのに必要な初期電圧を容量素子 1 6 7 に保持させる（初期化動作）。次に、(i i) I N I を L O W にした後に E N B を H I G H とすることにより、スイッチ 1 6 5 を導通させてドレイン電流を流す。これにより、駆動トランジスタ 1 6 1 の閾値電圧に相当する電圧を容量素子 1 6 7 に保持させる（閾値補償動作）。その後、(i i i) E N B、R F F を L O W にした後に S C A N を H I G H にすることにより、スイッチ 1 6 2 を導通させて信号電圧 D A T A を書き込む（書き込み動作）。最後に、(i v) E N B を H I G H にすることによりスイッチ 1 6 5 を導通させて E L 素子 1 6 6 を発光させる（発光動作）。

30

【 0 0 7 9 】

このような動作により、通常動作において、表示装置 1 は、各画素 1 6 0 の駆動トランジスタ 1 6 1 の閾値電圧のバラつきを抑制して発光することができる。

40

【 0 0 8 0 】

[1 - 2 - 2 . 電源停止動作]

ここで、このような画素 1 6 0 において、駆動トランジスタ 1 6 1 のゲートは、スイッチ 1 6 2 を介して D a t a 線 1 7 6 に接続されている。また、当該ゲートは、スイッチ 1 6 3 を介して基準電圧電源線 1 6 8 に接続されている。すなわち、当該ゲートは、スイッチ 1 6 2、1 6 3 が非導通になった場合、いずれの配線にも接続されないフローティング状態となる。

【 0 0 8 1 】

これにより、表示装置 1 に対する電源電圧の供給が停止した場合、駆動トランジスタ 1

50

6 1 のゲートの電荷が十分に抜けない虞がある。これは以下のような理由による。

【 0 0 8 2 】

具体的には、通常、駆動トランジスタ 1 6 1 には、電子の移動度が高いことから薄膜トランジスタが用いられる。特に、酸化物薄膜トランジスタは、オフ時のリーク電流が極めて小さく、リーク電流の大きさが p A オーダーであるという長所があることから駆動トランジスタ 1 6 1 に適している。しかしながら、このような酸化物薄膜トランジスタは、リーク電流が極めて小さいために、表示装置 1 の電源供給が停止された後であっても、各画素 1 6 0 の内部では電源供給が停止される直前での電荷が保持される。

【 0 0 8 3 】

このような駆動トランジスタ 1 6 1 のゲートに保持された電荷によって、次のような問題を生じる虞がある。

10

【 0 0 8 4 】

具体的には、このような電荷により駆動トランジスタ 1 6 1 に印加される電圧は、当該駆動トランジスタ 1 6 1 に対する電氣的ストレスとなる。これにより、駆動トランジスタ 1 6 1 の閾値電圧シフトが生じる虞がある。すなわち、駆動トランジスタ 1 6 1 の信頼性の劣化、及び、特性の劣化が生じる虞がある。このような画素内のトランジスタの劣化は、表示装置の特性及び信頼性に影響を及ぼす虞がある。

【 0 0 8 5 】

そこで、本実施の形態に係る表示装置 1 では、当該表示装置 1 に対する電源供給が停止した場合に、駆動トランジスタ 1 6 1 のゲートの電荷を引き抜くことにより、上記の問題を解決する。以下、本実施の形態に係る表示装置 1 の電源停止動作について、具体的に説明する。

20

【 0 0 8 6 】

図 4 に示すように、時刻 t 1 において、例えば表示装置 1 本体の電源ボタンが押下されることにより当該表示装置 1 に対する電源供給が停止すると、時刻 t 1 以降では、電源電圧が次第に低下する。

【 0 0 8 7 】

時刻 t 2 において、電源電圧が第 1 閾値電圧以下になると、検出部 1 0 によって検出信号 P O R 1 が出力される。よって、パネル制御部 2 0 によって、表示パネル 3 0 に対して電源停止動作をさせるためのパネル制御信号 S i g 1 が出力される。したがって、画素アレイ 3 4 への供給電圧のうち、パネル制御信号 S i g 1 に対応する電圧（本実施の形態では、V I N I、V R E F、V T F T、V E L、V D A T A）が、図中の S i g 1 * のように低下する。

30

【 0 0 8 8 】

これにより、時刻 t 3 において、パネル制御信号 S i g 1 に対応する電圧（本実施の形態では、V I N I、V R E F、V T F T、V E L、V D A T A）が、ローレベル電圧（例えば、V S S）となる。

【 0 0 8 9 】

次に、時刻 t 4 において、電源電圧が第 2 閾値電圧以下になると、検出部 1 0 によって検出信号 P O R 2 が出力される。よって、パネル制御部 2 0 によって、表示パネル 3 0 に対して電源停止動作をさせるためのパネル制御信号 S i g 2 が出力される。したがって、画素アレイ 3 4 への供給電圧のうち、パネル制御信号 S i g 2 に対応する電圧（本実施の形態では、走査信号 S C A N、R E F 信号 R E F、イネーブル信号 E N B、i n i t 信号 I N I）が、図中の S i g 2 * のように低下する。

40

【 0 0 9 0 】

ここで、時刻 t 3 ~ t 4 では、S i g 1 * はローレベル電圧になっているものの、S i g 2 * は低下していない。よって、図 5 に示すように、パネル制御信号 S i g 2 に対応する電圧（信号）である I N I、R E F、E N B、S C A N が通常動作と同様に H I G H になることにより、スイッチ 1 6 2 ~ 1 6 5 が導通する。

【 0 0 9 1 】

50

これにより、時刻 $t_3 \sim t_4$ では、図 6 に示すように、駆動トランジスタ 161 のゲート、ドレイン及びソースの電荷が引き抜かれる。

【0092】

具体的には、駆動トランジスタ 161 のゲートの電荷は、スイッチ 162 を介してローレベル電圧（例えば、 V_{SS} ）が印加された Data 線 176 に引き抜かれる。また、さらに、当該ゲートの電荷は、スイッチ 163 を介してローレベル電圧（例えば、 V_{SS} ）が印加された基準電圧電源線 168 に引き抜かれる。さらに具体的には、駆動トランジスタ 161 のゲートの電荷は、スイッチ 162 及び Data 線 176 を介してデータ線駆動回路 32 に引き抜かれる、又は、スイッチ 163 及び基準電圧電源線 168 を介して電源部 31 に引き抜かれる。

10

【0093】

また、駆動トランジスタ 161 のドレインの電荷は、スイッチ 165 を介してローレベル電圧（例えば、 V_{SS} ）が印加された EL アノード電源線 169 に引き抜かれる。さらに具体的には、駆動トランジスタ 161 のドレインの電荷は、スイッチ 165 及び EL アノード電源線 169 を介して電源部 31 に引き抜かれる。

【0094】

また、駆動トランジスタ 161 のソースの電荷は、スイッチ 164 を介してローレベル電圧（例えば、 V_{SS} ）が印加された初期化電源線 171 に引き抜かれる。さらに具体的には、駆動トランジスタ 161 のソースの電荷は、スイッチ 164 及び初期化電源線 171 を介して電源部 31 に引き抜かれる。

20

【0095】

その後、時刻 $t_4 \sim t_5$ において、電源電圧の低下に伴って Sig^*2 も次第に低下し、電源電圧がローレベル（例えば、 V_{SS} ）となった時刻 t_5 において、 Sig^*2 もローレベルとなる。つまり、時刻 t_5 以降では各スイッチ 162 ~ 164 が非導通状態となることにより、駆動トランジスタ 161 のゲート、ドレイン及びソースはフローティング状態となる。

【0096】

このように、本実施の形態に係る表示装置 1 では、検出部 10 によって電源供給の停止が検出された場合、各種電源電圧及び信号電圧（ V_{INI} 、 V_{REF} 、 V_{TFT} 、 V_{EL} 、 V_{DATA} ）を低下させた後に、スイッチ 162 ~ 165 を導通させる。これにより、表示装置 1 は、スイッチ 162 ~ 165 を介して、駆動トランジスタ 161 のゲート、ドレイン及びソースの電荷を引き抜くことができる。

30

【0097】

ここで、上述したように、駆動トランジスタ 161 のゲート、ドレイン及びソースの電荷は、上述の時刻 $t_3 \sim t_4$ において引き抜かれている。よって、時刻 t_5 において、駆動トランジスタ 161 のゲート、ドレイン及びソースがフローティング状態となったとき、これらゲート、ドレイン及びソースに保持される電荷を抑制できる。

【0098】

よって、本実施の形態に係る表示装置 1 では、フローティング状態になったときに駆動トランジスタ 161 のゲートに電荷が保持されていることにより生じる駆動トランジスタ 161 への負荷を抑制できる。つまり、表示装置 1 では、駆動トランジスタ 161 の信頼性の劣化、及び、特性の劣化を抑制できる。その結果、表示装置 1 の特性及び信頼性を保つことができる。

40

【0099】

なお、時刻 $t_3 \sim t_4$ の期間は、例えば、1 フレーム期間以上であればよい。これにより、全ての画素行において、各種電源電圧及び信号電圧（ V_{INI} 、 V_{REF} 、 V_{TFT} 、 V_{EL} 、 V_{DATA} ）をローレベル電圧まで低下させた後に、スイッチ 162 ~ 165 を導通させることができる。よって、全ての画素行において、スイッチ 162 ~ 165 を介して、駆動トランジスタ 161 のゲート、ドレイン及びソースの電荷を引き抜くことができる。

50

【0100】

また、上記説明では、各画素160からの電荷の引き抜きは、時刻 $t_3 \sim t_4$ において行順次に行われているとした。つまり、電源停止動作においても、通常動作と同様に、走査信号SCAN、REF信号REF、イネーブル信号ENB、init信号INIを行順次にHIGHにすることにより、全画素160から電荷を引き抜いている。これにより、走査線駆動回路33は、通常動作と電源停止動作とで、走査信号SCAN、REF信号REF、イネーブル信号ENB、init信号INIをHIGHにするタイミングを変える必要がないので、簡易な制御で電荷を引き抜くことができる。

【0101】

なお、各画素160からの電荷の引き抜きは、時刻 $t_3 \sim t_4$ のいずれかのタイミングで一斉に行われてよい。つまり、各種電源電圧及び信号電圧(VINI、VREF、VTF、VEL、VDATA)がローレベル電圧まで低下した後に、全ての画素行に対して、走査信号SCAN、REF信号REF、イネーブル信号ENB、init信号INIをHIGHにしてもよい。これにより、電荷の引き抜きに要する時間を短縮できる。

【0102】

[1-3. 効果等]

以上説明したように、本実施の形態に係る表示装置1は、行列状に配置された複数の画素160を備える表示装置であって、複数の画素160の各々は、供給される電流量に応じて発光するEL素子166と、EL素子166の発光を制御する駆動トランジスタ161と、駆動トランジスタ161のゲートに接続された第1スイッチであるスイッチ162、163とを有し、表示装置1は、当該表示装置1に対する電源供給が停止した場合に複数の画素160の各々におけるゲートの電荷を引き抜く電荷引抜部を備える。

【0103】

このように、本実施の形態に係る表示装置1は、表示装置1に対する電源供給が停止した場合に駆動トランジスタ161のゲートの電荷を引き抜く。よって、表示装置1に対する電源供給が停止している期間において駆動トランジスタ161にかかる負荷(電氣的ストレス)を抑制できる。したがって、本実施の形態に係る表示装置1は、当該期間における画素160内の駆動トランジスタ161の劣化を抑制できる。すなわち、表示装置1の長期信頼性を確保できる。

【0104】

ここで、本実施の形態において、表示装置1に対する電源供給が停止した場合に複数の画素160の各々における駆動トランジスタ161のゲートの電荷を引き抜く電荷引抜部は、検出部10、パネル制御部20、電源部31、データ線駆動回路32及び走査線駆動回路33に相当する。

【0105】

つまり、本実施の形態では、電荷引抜部は、表示装置1の外部から供給される電源電圧の低下を検出することにより、電源供給の停止を検出する検出部10を備える。

【0106】

これにより、表示装置1の電源電圧がローレベル電圧(例えば、VSS)となる前に、当該電源供給の停止を検出することができる。よって、電荷引抜部による電荷の引き抜きに内部電圧が必要な場合であっても、駆動トランジスタ161のゲートの電荷を引き抜くことができる。

【0107】

また、電荷引抜部は、検出部10により電源供給の停止が検出された場合、スイッチ162、163を導通させることにより電荷を引き抜く。

【0108】

このように、本実施の形態では、各画素160に設けられているスイッチ162、163を導通させることにより電荷を引き抜く。よって、電荷を引き抜くための新たな構成を設ける必要がないので、画素構成を簡素化できる。

【0109】

具体的には、スイッチ 162、163 は、本実施の形態における第 1 配線である Data 線 176 及び基準電圧電源線 168 と駆動トランジスタ 161 のゲートとの導通及び非導通を切り替え、電荷引抜部は、検出部 10 により電源供給の停止が検出された場合、Data 線 176 及び基準電圧電源線 168 の電圧がローレベル電圧となった後に、スイッチ 162、163 (いずれも第 1 スイッチ) を導通させる。

【0110】

ここで、Data 線 176 及び基準電圧電源線 168 は、複数の画素 160 に対して、EL 素子 166 の発光を制御するための電源電圧を供給する電源線、又は、EL 素子 166 の輝度に対応する信号電圧 DATA を供給する信号線である。

【0111】

10

このように、本実施の形態では、表示装置 1 に対する電源供給が行われている通常時において電源電圧又は信号電圧が供給されている Data 線 176 及び基準電圧電源線 168 の電圧を、当該電源供給が停止した電源停止時においてローレベル電圧 (例えば、VSS) とする。つまり、本実施の形態では、Data 線 176 及び基準電圧電源線 168 の電圧を通常時と電源停止時とで切り替えることにより、Data 線 176 及び基準電圧電源線 168 を介して電荷を引き抜くことができる。すなわち、電荷を引き抜くための新たな構成を設ける必要がないので、構成を簡素化できる。

【0112】

また、例えば、ローレベル電圧 (例えば、VSS) は、駆動トランジスタ 161 への電氣的ストレスを抑制する電圧である。

20

【0113】

これにより、駆動トランジスタ 161 のゲートから電荷が引き抜かれて平衡状態となった場合、つまり、電荷の引き抜きが完了した場合、当該ゲートの電圧は、当該駆動トランジスタ 161 への電氣的ストレスを抑制する電圧となる。よって、当該駆動トランジスタ 161 における、信頼性の劣化、及び、特性の劣化を一層抑制できる。

【0114】

なお、本実施の形態では、電氣的ストレスを抑制できる電圧としてローレベル電圧 (例えば、0 [V] 等の VSS) を例に説明したが、これに限らない。例えば、電氣的ストレスを抑制できる電圧は、駆動トランジスタ 161 のゲート - ソース間電圧が当該駆動トランジスタ 161 の閾値電圧となるような電圧であってもよい。

30

【0115】

(実施の形態 1 の変形例)

上記実施の形態 1 では、表示装置 1 に対する電源供給が停止した場合、駆動トランジスタ 161 のゲートの電荷は、スイッチ 162 及び Data 線 176 と、スイッチ 163 及び基準電圧電源線 168 とを介して、データ線駆動回路 32 及び電源部 31 に引き抜かれた。しかし、図 7 及び図 8 に示すように、表示装置 1 に対する電源供給が停止した場合、駆動トランジスタ 161 のゲートの電荷は、スイッチ 162 及び Data 線 176 と、スイッチ 163 及び基準電圧電源線 168 との一方を介して引き抜かれてもよい。図 7 及び図 8 は、実施の形態 1 の変形例において、駆動トランジスタ 161 の各ノードから電荷が引き抜かれる様子を説明する説明図である。具体的には、これらの図は、実施の形態 1 の変形例において、図 4 の時刻 $t_3 \sim t_4$ における画素 160 の状態を示す説明図である。

40

【0116】

すなわち、図 6 ~ 図 8 に示すように、電源部 31 及びデータ線駆動回路 32 は、検出部 10 により電源供給の停止が検出された場合、駆動トランジスタ 161 のゲートに接続されたスイッチ 162、163 の少なくとも 1 つを導通させることにより、当該ゲートの電荷を引き抜けばよい。具体的には、電源部 31 及びデータ線駆動回路 32 は、検出部 10 により電源供給の停止が検出された場合、当該少なくとも 1 つに接続された配線 (Data 線 176 又は基準電圧電源線 168) の電圧がローレベル電圧 (VSS) となった後に、当該少なくとも 1 つを導通させればよい。

【0117】

50

言い換えると、上記実施の形態 1 では、画素アレイ 3 4 への供給電圧のうちパネル制御信号 S i g 1 に対応する電圧は、V I N I、V R E F、V T F T、V E L、V D A T A であった。また、画素アレイ 3 4 への供給電圧のうちパネル制御信号 S i g 2 に対応する電圧（信号）は、走査信号 S C A N、R E F 信号 R E F、イネーブル信号 E N B、i n i t 信号 I N I であった。しかしながら、これらパネル制御信号 S i g 1、S i g 2 と画素アレイ 3 4 への供給電圧との対応付けは、上記実施の形態 1 に限らない。

【 0 1 1 8 】

すなわち、パネル制御信号 S i g 1 に対応する電圧（信号）は、V I N I、V R E F、V T F T、V E L、D A T A、さらに、R E F 信号 R E F であってもよく、パネル制御信号 S i g 2 に対応する電圧（信号）は、走査信号 S C A N、イネーブル信号 E N B、i n i t 信号 I N I であってもよい。これにより、図 7 に示すように、表示装置 1 に対する電源供給が停止した場合、駆動トランジスタ 1 6 1 のゲートの電荷は、スイッチ 1 6 2 及び D a t a 線 1 7 6 を介して引き抜かれる。

10

【 0 1 1 9 】

また、パネル制御信号 S i g 1 に対応する電圧（信号）は、V I N I、V R E F、V T F T、V E L、D A T A、さらに、走査信号 S C A N であってもよく、パネル制御信号 S i g 2 に対応する電圧（信号）は、R E F 信号 R E F、イネーブル信号 E N B、i n i t 信号 I N I であってもよい。これにより、図 8 に示すように、表示装置 1 に対する電源供給が停止した場合、駆動トランジスタ 1 6 1 のゲートの電荷は、スイッチ 1 6 3 及び基準電圧電源線 1 6 8 を介して引き抜かれる。

20

【 0 1 2 0 】

（実施の形態 2）

次に、本開示の実施の形態 2 について、実施の形態 1 と異なる点を中心に説明する。上記実施の形態 1 では、表示装置 1 に対する電源供給が停止した場合に、通常動作において E L 素子 1 6 6 の発光を制御するためのスイッチ 1 6 2、1 6 3 を介して、駆動トランジスタ 1 6 1 のゲートの電荷を引き抜いた。これに対して、本実施の形態では、スイッチ 1 6 2、1 6 3 以外のスイッチであって、表示装置 1 に対する電源供給が停止した場合に駆動トランジスタ 1 6 1 のゲートの電荷を引き抜くためのスイッチを備える。

【 0 1 2 1 】

[2 - 1 . 構成]

30

[2 - 1 - 1 . 表示装置]

まず、本実施の形態に係る表示装置の構成について、図 9 及び図 1 0 を用いて説明する。

【 0 1 2 2 】

図 9 は、実施の形態 2 に係る表示装置の構成例を示すブロック図である。図 1 0 は、図 9 中の表示パネルの構成例を示すブロック図である。

【 0 1 2 3 】

これらの図に示すように、本実施の形態に係る表示装置 2 は、実施の形態に係る表示装置 1 とほぼ同様であるが、パネル制御部 2 2 0 から表示パネル 2 3 0 に出力される信号、及び、表示パネル 2 3 0 の構成が異なる。

40

【 0 1 2 4 】

パネル制御部 2 2 0 は、実施の形態 1 におけるパネル制御部 2 0 と比較して、さらにリセット信号 R S T を出力する。具体的には、パネル制御部 2 2 0 は、検出部 1 0 により電源供給の停止が検出された場合、表示パネル 2 3 0 に対して、リセット信号 R S T を出力する。より具体的には、パネル制御部 2 2 0 は、第 1 検出器 1 1 によって検出信号 P O R 1 が出力されてから、第 2 検出器 1 2 によって検出信号 P O R 2 が出力されるまでの期間、H I G H となるようリセット信号 R S T を出力する。

【 0 1 2 5 】

また、実施の形態 1 におけるパネル制御部 2 0 は、第 1 検出器 1 1 から検出信号 P O R 1 が出力された場合にパネル制御信号 S i g 1 を出力し、第 2 検出器 1 2 から検出信号 P

50

OR 2 が出力された場合にパネル制御信号 S i g 2 を出力したが、本実施の形態におけるパネル制御部 2 2 0 は、第 2 検出器 1 2 から検出信号 P O R 2 が出力された場合にパネル制御信号 S i g 1、S i g 2 を出力する。

【 0 1 2 6 】

表示パネル 2 3 0 は、実施の形態 1 における表示パネル 3 0 と比較して、電源部 2 3 1 によって供給される電圧が異なる。また、画素アレイ 2 3 4 に配置された画素の構成が異なる。

【 0 1 2 7 】

電源部 2 3 1 は、実施の形態 1 に係る電源部 3 1 と比較して、さらに、リセット電圧 V R S T を画素アレイ 2 3 4 に供給する。ここで、このリセット電圧 V R S T は、例えば、駆動トランジスタ 1 6 1 への電氣的ストレスを抑制する電圧（例えば、0 [V] ）である。

10

【 0 1 2 8 】

画素アレイ 2 3 4 は、実施の形態 1 における画素アレイ 3 4 と比較して、画素の構成が異なる。

【 0 1 2 9 】

[2 - 1 - 2 . 画素]

続いて、画素アレイ 2 3 4 に配置された画素の構成の一例について、図 1 1 を用いて説明する。図 1 1 は、実施の形態 2 における画素の構成を示す回路図である。

20

【 0 1 3 0 】

図 1 1 に示す画素 2 6 0 は、実施の形態 1 における画素 1 6 0 と比較して、さらに、スイッチ 2 6 1 ~ 2 6 3 を備える。

【 0 1 3 1 】

スイッチ 2 6 1 は、リセット電圧 V R S T を供給するリセット電源線 2 6 4 と駆動トランジスタ 1 6 1 のゲートとの導通および非導通を切り換える。具体的には、スイッチ 2 6 1 は、ドレインおよびソースの一方の端子がリセット電源線 2 6 4 (V R S T) に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ 1 6 1 のゲートに接続され、ゲートが R e s e t 線 2 7 1 に接続されているスイッチングトランジスタである。

【 0 1 3 2 】

スイッチ 2 6 2 は、ドレインおよびソースの他方の端子が駆動トランジスタ 1 6 1 のドレインに接続されている点を除き、スイッチ 2 6 1 と同様に接続されている。スイッチ 2 6 3 は、ドレインおよびソースの他方の端子が駆動トランジスタ 1 6 1 のソースに接続されている点を除き、スイッチ 2 6 1 と同様に接続されている。

30

【 0 1 3 3 】

[2 - 2 . 動作]

次に、上述したように構成された本実施の形態に係る表示装置 2 の動作について図 1 2 及び図 1 3 を用いて説明する。

【 0 1 3 4 】

図 1 2 は、本実施の形態に係る表示装置 2 における電源停止動作を示すタイミングチャートである。図 1 3 は、本実施の形態において、駆動トランジスタ 1 6 1 の各ノードから電荷が引き抜かれる様子を説明する説明図である。

40

【 0 1 3 5 】

なお、図 1 2 には、表示装置 2 の電源電圧と、リセット信号 R S T と、リセット電圧 V R S T と、画素アレイ 2 3 4 への供給電圧のうちパネル制御信号 S i g 1 に対応する電圧 S i g 1 * と、画素アレイ 2 3 4 への供給電圧のうちパネル制御信号 S i g 2 に対応する電圧 S i g 2 * とが示されている。ただし、図中の S i g 1 *、S i g 2 * は、画素アレイ 2 3 4 への供給電圧の傾向を模式的に示した一例である。つまり、画素アレイ 2 3 4 への供給電圧は、図中の S i g 1 *、S i g 2 * のように最小電圧が V S S かつ最大電圧が V D D でない場合もある。また、画素アレイ 2 3 4 への供給電圧は、ハイレベル電圧が図中の S i g 1 *、S i g 2 * のような傾向を示すパルス波形の場合もある。

50

【 0 1 3 6 】

[2 - 2 - 1 . 通常動作]

本実施の形態に係る表示装置 2 の通常動作は、実施の形態 1 における通常動作と同様である。つまり、表示装置 2 は、当該表示装置 2 に対して電源電圧が供給されている通常時において、実施の形態 1 で述べたような (i) 初期化動作、 (ii) 閾値補償動作、 (iii) 書き込み動作、及び、 (iv) 発光動作を順に行うことにより、表示装置 2 は、各画素 2 6 0 の駆動トランジスタ 1 6 1 の閾値電圧のバラつきを抑制して発光することができる。

【 0 1 3 7 】

[2 - 2 - 2 . 電源停止動作]

次に、本実施の形態に係る表示装置 1 の電源停止動作について、具体的に説明する。

10

【 0 1 3 8 】

図 1 2 に示すように、時刻 t_1 において、例えば表示装置 2 本体の電源ボタンが押下されることにより当該表示装置 2 に対する電源供給が停止すると、時刻 t_1 以降では、電源電圧が次第に低下する。

【 0 1 3 9 】

時刻 t_2 において、電源電圧が第 1 閾値電圧以下になると、検出部 1 0 によって検出信号 POR_1 が出力される。よって、パネル制御部 2 2 0 によって、 RST が $HIGH$ へと立ち上がる。したがって、スイッチ 2 6 1 ~ 2 6 3 が導通する。

【 0 1 4 0 】

次に、時刻 t_4 において、電源電圧が第 2 閾値電圧以下になると、検出部 1 0 によって検出信号 POR_2 が出力される。よって、パネル制御部 2 2 0 によって、 RST が LOW へと立ち下がる。したがって、スイッチ 2 6 1 ~ 2 6 3 が非導通となる。また、パネル制御部 2 2 0 によって、表示パネル 2 3 0 に対して電源停止動作をさせるためのパネル制御信号 Sig_1 、 Sig_2 が出力される。したがって、画素アレイ 2 3 4 への供給電圧のうち、パネル制御信号 Sig_1 、 Sig_2 に対応する電圧 (本実施の形態では、走査信号 $SCAN$ 、 REF 信号 REF 、イネーブル信号 ENB 、 $init$ 信号 INI 、 $VINI$ 、 $VREF$ 、 $VTFT$ 、 VEL 、 $VDATA$) が、図中の Sig_1^* 、 Sig_2^* のように低下する。

20

【 0 1 4 1 】

ここで、時刻 $t_2 \sim t_4$ では、 RST が $HIGH$ となっているので、スイッチ 2 6 1 ~ 2 6 3 が導通している。

30

【 0 1 4 2 】

これにより、時刻 $t_2 \sim t_4$ では、図 1 3 に示すように、駆動トランジスタ 1 6 1 のゲート、ドレイン及びソースの電荷が、スイッチ 2 6 1 ~ 2 6 3 を介してリセット電源線 2 6 4 に引き抜かれる。

【 0 1 4 3 】

このように、本実施の形態に係る表示装置 2 では、検出部 1 0 によって電源供給の停止が検出された場合、スイッチ 2 6 1 ~ 2 6 3 を導通させる。これにより、表示装置 2 は、スイッチ 2 6 1 ~ 2 6 3 を介して、駆動トランジスタ 1 6 1 のゲート、ドレイン及びソースの電荷を引き抜くことができる。

40

【 0 1 4 4 】

よって、本実施の形態に係る表示装置 2 は、実施の形態 1 に係る表示装置 1 と同様の効果を奏する。すなわち、表示装置 2 に対する電源供給が停止している期間において駆動トランジスタ 1 6 1 にかかる負荷 (電氣的ストレス) を抑制できる。したがって、本実施の形態に係る表示装置 2 は、当該期間における画素 2 6 0 内の駆動トランジスタ 1 6 1 の劣化を抑制できる。

【 0 1 4 5 】

[2 - 3 . 効果等]

以上説明したように、本実施の形態に係る表示装置 2 は、実施の形態 1 に係る表示装置 1 と比較して、さらに、駆動トランジスタ 1 6 1 のゲートに接続された第 2 スイッチであ

50

るスイッチ 261 を備え、電荷引抜部は、検出部 10 により電源供給の停止が検出された場合、スイッチ 261 を導通させることにより電荷を引き抜く。

【0146】

これにより、簡易な制御で駆動トランジスタ 161 のゲートの電荷を引き抜くことができる。

【0147】

ここで、本実施の形態において、表示装置 1 に対する電源供給が停止した場合に複数の画素 260 の各々における駆動トランジスタ 161 のゲートの電荷を引き抜く電荷引抜部は、検出部 10、パネル制御部 220、電源部 231、データ線駆動回路 32 及び走査線駆動回路 33 に相当する。

10

【0148】

具体的には、スイッチ 261 は、第 1 配線（スイッチ 162 が接続された Data 線 176、スイッチ 163 が接続された基準電圧電源線 168）と異なる第 2 配線であるリセット電源線 264 と駆動トランジスタ 161 のゲートとの導通及び非導通を切り替え、リセット電源線 264 には、ローレベル電圧が印加されている。

【0149】

これにより、リセット電源線 264 の電圧を切り替える必要が無いので、一層簡易な制御で駆動トランジスタ 161 のゲートの電荷を引き抜くことができる。

【0150】

（実施の形態 2 の変形例 1）

20

なお、スイッチ 261 ~ 263 は、図 14 に示すように、駆動トランジスタ 161 の各ノードと Data 線 176 との導通及び非導通を切り換えてもよい。図 14 は、実施の形態 2 の変形例 1 における画素 260 A の構成を示す回路図である。

【0151】

同図に示す画素 260 A においても、検出部 10 により表示装置 2 への電源供給の停止が検出された場合、Data 線 176（第 1 配線）の電圧がローレベル電圧（例えば、0 [V]）となった後に、スイッチ 261（第 2 スイッチ）を導通させることにより、実施の形態 1、2 と同様の効果を奏する。

【0152】

（実施の形態 2 の変形例 2）

30

また、実施の形態 2 では、表示装置 2 に対する電源供給が停止した場合に、駆動トランジスタ 161 の各ノードの電荷が引き抜かれていたが、駆動トランジスタ 161 のドレイン及びソースの電荷は引き抜かれなくてもよい。

【0153】

つまり、図 15 に示すように、画素 260 B は、画素 260 と比較してスイッチ 262、263 を備えず、表示装置 2 に対する電源供給が停止した場合に、駆動トランジスタ 161 のドレイン—ソース間を導通するスイッチ 265 を備えてもよい。図 15 は、実施の形態 2 の変形例 2 における画素 260 B の構成を示す回路図である。

【0154】

このような構成であっても、表示装置に対する電源供給が停止している期間における駆動トランジスタ 161 の劣化を抑制できる。

40

【0155】

（実施の形態 2 の変形例 3）

また、実施の形態 2 におけるスイッチ 261 ~ 263 の各々に代わり抵抗素子を設けてもよい。これにより、スイッチ 261 ~ 263 の導通及び非導通を切り替える制御が不要となるので、簡易な構成及び制御で、表示装置に対する電源供給が停止した場合に駆動トランジスタ 161 の各ノードの電荷を引き抜くことができる。

【0156】

図 16 は、実施の形態 2 の変形例 3 に係る表示装置 2 C の構成を示すブロック図であり、図 17 は、実施の形態 2 の変形例 3 における画素 260 C の構成を示す回路図である。

50

【 0 1 5 7 】

図 1 6 に示すように、本変形例に係る表示装置 2 C は、実施の形態 2 に係る表示装置 2 と比較して、検出部 1 0 及びパネル制御部 2 0 を備えなくてもよい。

【 0 1 5 8 】

また、本変形例に係る表示装置 2 C は、表示パネル 2 3 0 に代わり、画素アレイ 2 3 4 C を備える表示パネル 2 3 0 C を備える。画素アレイ 2 3 4 C は、実施の形態 2 における画素アレイ 2 3 4 と比較して各画素の構成が異なる。

【 0 1 5 9 】

すなわち、実施の形態 2 では、表示装置 2 に対する電源供給が停止した場合に、スイッチ 2 6 1 ~ 2 6 3 を導通させることにより、駆動トランジスタ 1 6 1 の各ノードの電荷を
10
引き抜いた。これに対し、本変形例では、表示装置 2 C に対する電源供給が停止した場合、抵抗 3 6 1 ~ 3 6 3 が、当該抵抗 3 6 1 ~ 3 6 3 の時定数に従って、駆動トランジスタ 1 6 1 の各ノードの電荷を放電する（引き抜く）。

【 0 1 6 0 】

具体的には、表示装置 2 C に対する電源供給が停止した場合、当該表示装置 2 C の電源電圧は次第に低下する。よって、V R S T は、次第にローレベル電圧へと低下する。したがって、抵抗 3 6 1 ~ 3 6 3 2 を介して、駆動トランジスタ 1 6 1 の各ノードの電荷が放電される。つまり、本変形例では、実施の形態 1 で説明したような検出部 1 0 及びパネル
20
制御部 2 0 がなくてもよい。

【 0 1 6 1 】

つまり、変形例において、表示装置 2 C に対する電源供給が停止した場合に複数の画素 2 6 0 C の各々における駆動トランジスタ 1 6 1 の各ノードの電荷を引き抜く電荷引抜部は、抵抗 3 6 1 ~ 3 6 3 に相当する。

【 0 1 6 2 】

ここで、抵抗 3 6 1 ~ 3 6 3 は、表示装置 2 C に対する電源供給が行われている通常時に、E L 素子 1 6 6 の発光に影響を及ぼさないような高抵抗値の抵抗であることが望ましい。

【 0 1 6 3 】

以上のように、本変形例では、抵抗 3 6 1 ~ 3 6 3 によって、駆動トランジスタ 1 6 1 の各ノードの電荷が引き抜かれる。これにより、本変形例に係る表示装置 2 C は、実施の
30
形態 1、2 と同様の効果を奏する。すなわち、表示装置 2 C に対する電源供給が停止している期間における駆動トランジスタ 1 6 1 の劣化を抑制できる。

【 0 1 6 4 】

（他の実施の形態）

以上、本出願において開示する技術の例示として、実施の形態及び変形例について説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態及び変形例で説明した各構成要素を組み合わせ、新たな実施の形態とすることも可能である。
40

【 0 1 6 5 】

そこで、以下、他の実施の形態を例示する。

【 0 1 6 6 】

例えば、上記説明では、表示装置に対する電源供給が停止した場合、複数の画素の各々における駆動トランジスタの各ノードの電荷が引き抜かれるとして説明したが、少なくとも駆動トランジスタ 1 6 1 のゲートの電荷が引き抜かれていればよい。

【 0 1 6 7 】

具体的には、実施の形態 1 に係る表示装置 1 は、図 1 8 に示すように電荷を引き抜いてもよい。図 1 8 は、実施の形態 1 の他の変形例において、駆動トランジスタ 1 6 1 のゲートから電荷が引き抜かれる様子を説明する説明図である。

【 0 1 6 8 】

10

20

30

40

50

同図に示す画素 160 は、実施の形態 1 と同様の構成を有する。ただし、パネル制御信号 $Sig1$ に対応する電圧が、 $VINI$ 、 $VREF$ 、 $VTFT$ 、 VEL 、 $VDATA$ 、 REF 信号 REF 、イネーブル信号 ENB 、 $init$ 信号 INI であり、パネル制御信号 $Sig2$ に対応する電圧が、走査信号 $SCAN$ である点が異なる。これにより、駆動トランジスタ 161 のドレイン及びソースの電荷は引き抜かれず、駆動トランジスタ 161 のゲートの電荷は引き抜かれる。

【0169】

また、実施の形態 2 において、各画素は、図 19 のように構成されていてもよい。図 19 は、実施の形態 2 の他の変形例における画素 260D の構成を示す回路図である。このように構成された画素 260D では、駆動トランジスタ 161 のドレイン及びソースの電荷は引き抜かれず、駆動トランジスタ 161 のゲートの電荷は引き抜かれる。

10

【0170】

また、画素の構成は上記説明の構成に限らず、図 20 のような構成であってもよい。

【0171】

図 20 は、他の実施の形態における画素の構成を示す回路図である。図 20 の画素は、駆動トランジスタ 161 と、スイッチ 162 と、EL 素子 166 と、容量素子 167 とを備え、図 3 に示した画素よりも簡素化された構成である。

【0172】

同図の駆動トランジスタ 161 は n 型 TFT ではなく p 型 TFT が用いられ、そのドレインは電圧 $V1$ の電源線に接続されている。

20

【0173】

容量素子 167 の一方の電極は電圧 $V2$ の電源線に接続されている。電圧 $V1$ は電圧 $V2$ と同じでもよい。

【0174】

スイッチ 162 のソースおよびドレインの一方は $Data$ 線 176 に接続され、ソースおよびドレインの他方は容量素子 167 の他方の電極に接続されている。スイッチ 162 のゲートは $Scan$ 線 172 に接続されている。

【0175】

この構成における電源停止動作では、検出部 10 により電源供給の停止が検出された場合、 $Data$ 線 176 (第 1 配線) の電圧がローレベル電圧 (例えば、0 [V]) となった後に、スイッチ 162 (第 1 スイッチ) を導通させる。これにより、駆動トランジスタ 161 のゲートの電荷を引き抜くことができる。よって、表示装置に対する電源供給が停止している期間における画素内の駆動トランジスタ 161 の劣化を抑制できる。

30

【0176】

また、画素の構成は、例えば、図 20 の回路例に対して、電圧 $V1$ の電源線と駆動トランジスタ 161 の間にスイッチを追加し、そのゲートに $Enable$ 線 175 を接続した構成であってもよい。また、図 20 の回路例に対して、電圧 $V2$ の電源線と駆動トランジスタ 161 の間にスイッチを追加し、そのゲートに Ref 線 173 を接続した構成であってもよい。また、図 20 の回路例に対して、EL 素子 166 のアノードにスイッチを介して初期化電源線 171 を接続し、そのスイッチのゲートに $Init$ 線 174 を接続した回路構成であってもよい。

40

【0177】

また、図 2 のように駆動トランジスタ 161 は n 型であってもよいし、p 型であってもよい。

【0178】

また、スイッチ 162 ~ 164 の少なくとも 1 つのトランジスタは p 型であってもよい。このようにトランジスタを p 型で構成することにより、表示装置に対する電源供給が停止した場合、走査線駆動回路 33 から出力される各信号 (走査信号 $SCAN$ 、 REF 信号 REF 、イネーブル信号 ENB 、 $init$ 信号 INI) がローレベル (例えば 0 V) となることにより、当該少なくとも 1 つのトランジスタが導通する。

50

【 0 1 7 9 】

よって、表示装置に対する電源供給が停止した場合に走査線駆動回路 3 3 から出力される各信号をローレベルにするような制御及び構成が必要ないので、制御及び構成が簡素化できる。

【 0 1 8 0 】

また、駆動トランジスタのゲートの電荷が引き抜かれる構成に限らず、画素内の他のトランジスタ（スイッチングトランジスタ）のゲートの電荷が引き抜かれてもよい。具体的には、電源供給が停止されることにより画素内のスイッチが非導通になった場合に、いずれの配線にも接続されないフローティング状態となるゲートの電荷が引き抜かれる構成であればよい。これにより、表示装置に対する電源供給が停止している期間における、当該ゲートを含むトランジスタの劣化を抑制できる。

10

【 0 1 8 1 】

また、引き抜かれる電荷は、負電荷（電子）に限らず、正電荷（ホール）であってもよい。

【 0 1 8 2 】

また、上記実施の形態 2 において、スイッチ 2 6 1 ~ 2 6 3 は、画素 2 6 0 A ごとに設けられていてもよいし、複数の画素 2 6 0 A に共通して設けられていてもよい。

【 0 1 8 3 】

また、例えば、本開示の発光画素において使用される駆動トランジスタ及びスイッチングトランジスタの半導体層の材料は、特に限定されないが、例えば、I G Z O (I n - G a - Z n - O) などの酸化物半導体材料が採用され得る。I G Z O などの酸化物半導体からなる半導体層を備えるトランジスタは、リーク電流が少ない。また、スイッチとして、I G Z O などの酸化物半導体からなる半導体層を備えるトランジスタを用いる場合、閾値電圧を正とできるため、駆動トランジスタのゲートからのリーク電流を抑制することができる。

20

【 0 1 8 4 】

また、上記説明では、発光素子として有機 E L 素子を用いたが、電流に応じて発光量に変化する発光素子であれば任意の発光素子を用いることができる。

【 0 1 8 5 】

また、上述した有機 E L 表示装置などの表示装置については、図 2 1 に示すようなフラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。

30

【 産業上の利用可能性 】

【 0 1 8 6 】

本開示は、表示装置に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。

【 符号の説明 】

【 0 1 8 7 】

- 1、2、2 C 表示装置
- 1 0 検出部
- 2 0、2 2 0 パネル制御部
- 3 0、2 3 0、2 3 0 C 表示パネル
- 3 1、2 3 1 電源部
- 3 2 データ線駆動回路
- 3 3 走査線駆動回路
- 3 4、2 3 4、2 3 4 C 画素アレイ
- 1 6 0、2 6 0、2 6 0 A、2 6 0 B、2 6 0 C、2 6 0 D 画素
- 1 6 1 駆動トランジスタ
- 1 6 2、1 6 3、1 6 4、1 6 5、2 6 1、2 6 2、2 6 3、2 6 5 スイッチ


40

50


1 6 6	E L 素子
1 6 7	容量素子
1 6 8	基準電圧電源線
1 6 9	E L アノード電源線
1 7 0	E L カソード電源線
1 7 1	初期化電源線
1 7 2	S c a n 線
1 7 3	R e f 線
1 7 4	I n i t 線
1 7 5	E n a b l e 線
1 7 6	D a t a 線
2 6 4	リセット電源線
2 7 1	R e s e t 線
3 6 1、3 6 2、3 6 3	抵抗

10


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 7】




【図 6】




【図 8】




【図 9】




【図 10】




【図 11】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 5】




【図 16】




【図 17】




【図 18】




【図 19】



【図 20】



【図 2 1】



【国際調査報告】

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/004936

A. CLASSIFICATION OF SUBJECT MATTER

G09G3/30(2006.01)i, G09G3/20(2006.01)i, H01L51/50(2006.01)i, H05B33/08(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
G09G3/30, G09G3/20, H01L51/50, H05B33/08

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015
Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2014-71450 A (LG Display Co., Ltd.), 21 April 2014 (21.04.2014), paragraphs [0011] to [0072]; fig. 1 to 12 & US 2014/0092144 A1 paragraphs [0023] to [0082]; fig. 1 to 12 & DE 102012024520 A & KR 10-2014-0042614 A & CN 103714776 A	1-6, 8-11 7
Y	JP 2003-216100 A (Matsushita Electric Industrial Co., Ltd.), 30 July 2003 (30.07.2003), paragraph [1846] (Family: none)	7

☒ Further documents are listed in the continuation of Box C.☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
15 December 2015 (15.12.15)Date of mailing of the international search report
22 December 2015 (22.12.15)Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/004936

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
P, X	WO 2015/063988 A1 (JOLED Inc.), 07 May 2015 (07.05.2015), paragraphs [0011] to [0188]; fig. 1 to 10 (Family: none)	1, 11
A	JP 2009-163196 A (Samsung Mobile Display Co., Ltd.), 23 July 2009 (23.07.2009), entire text; all drawings & US 2009/0174629 A1 & EP 2079072 A2 & KR 10-0889679 B1 & CN 101477781 A	1-11
A	JP 2009-276744 A (Toshiba Mobile Display Co., Ltd.), 26 November 2009 (26.11.2009), entire text; all drawings & US 2009/0201231 A1 & KR 10-2009-0087831 A	1-11

国際調査報告		国際出願番号 PCT/J P 2 0 1 5 / 0 0 4 9 3 6	
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. G09G3/30(2006.01)i, G09G3/20(2006.01)i, H01L51/50(2006.01)i, H05B33/08(2006.01)i			
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. G09G3/30, G09G3/20, H01L51/50, H05B33/08			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2015年 日本国実用新案登録公報 1996-2015年 日本国登録実用新案公報 1994-2015年			
国際調査で利用した電子データベース (データベースの名称、調査に使用した用語)			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	
X Y	JP 2014-71450 A (エルジーディスプレイカンパニーリミテッド) 2014.04.21, [0011] - [0072], 図1-12 & US 2014/0092144 A1, [0023] - [0082], 図1-12, & DE 102012024520 A & KR 10-2014-0042614 A & CN 103714776 A	1-6, 8-11 7	
Y	JP 2003-216100 A (松下電器産業株式会社) 2003.07.30, [184 6] (ファミリーなし)	7	
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了した日 15.12.2015		国際調査報告の発送日 22.12.2015	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官 (権限のある職員) 橋本 直明 電話番号 03-3581-1101 内線 3226	

国際調査報告		国際出願番号 PCT/J P 2 0 1 5 / 0 0 4 9 3 6
C (続き) . 関連すると認められる文献		
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
P, X	W0 2015/063988 A1 (株式会社 J O L E D) 2015.05.07, [0 0 1 1] － [0 1 8 8], 図 1－1 0 (ファミリーなし)	1, 11
A	JP 2009-163196 A (三星モバイルディスプレイ株式会社) 2009.07.23, 全文全図 & US 2009/0174629 A1 & EP 2079072 A2 & KR 10-0889679 B1 & CN 101477781 A	1-11
A	JP 2009-276744 A (東芝モバイルディスプレイ株式会社) 2009.11.26, 全文全図 & US 2009/0201231 A1 & KR 10-2009-0087831 A	1-11

フロントページの続き

(51) Int.Cl.	F I		テーマコード (参考)	
G 0 9 F 9/30 (2006.01)	G 0 9 G	3/20	6 2 3 D	
	G 0 9 G	3/20	6 2 4 B	
	G 0 9 G	3/20	6 4 2 A	
	G 0 9 G	3/20	6 7 0 K	
	G 0 9 G	3/20	6 7 0 D	
	H 0 5 B	33/14	A	
	H 0 1 L	27/32		
	H 0 5 B	33/12	B	
	G 0 9 F	9/30	3 3 8	
	G 0 9 F	9/30	3 6 5	

(81) 指定国 AP(BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, RU, TJ, TM), EP(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US

F ターム(参考) 5C080 AA06 BB05 DD05 DD29 FF11 JJ02 JJ03 JJ04 KK02 KK07
 KK43
 5C094 AA21 AA37 BA03 BA27 CA19 DB04 FB18
 5C380 AA01 AB06 AC07 AC08 AC11 BA39 BB01 BD10 CA12 CC04
 CC07 CC27 CC33 CC39 CC52 CC62 CC65 CC66 CC68 CD012
 CD015 CD016 CD017 CD018 CE09 CF41 CF62 DA02 DA40 FA02

(注) この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。

专利名称(译)	表示装置		
公开(公告)号	JPWO2016059756A1	公开(公告)日	2017-08-10
申请号	JP2016553959	申请日	2015-09-29
[标]申请(专利权)人(译)	日本有机雷特显示器股份有限公司		
申请(专利权)人(译)	株式会社JOLED		
[标]发明人	三木隆		
发明人	三木 隆		
IPC分类号	G09G3/3233 G09G3/20 H01L51/50 H01L27/32 H05B33/12 G09F9/30		
CPC分类号	G09G3/3258 G09G3/3233 G09G2300/0809 G09G2300/0819 G09G2300/0842 G09G2300/0861 G09G2300/0866 G09G2310/0245 G09G2310/0262 G09G2310/08 G09G2320/0626 G09G2330/02 G09G2330/027 G09G2330/04		
FI分类号	G09G3/3233 G09G3/20.611.H G09G3/20.622.C G09G3/20.622.D G09G3/20.623.C G09G3/20.623.D G09G3/20.624.B G09G3/20.642.A G09G3/20.670.K G09G3/20.670.D H05B33/14.A H01L27/32 H05B33/12.B G09F9/30.338 G09F9/30.365		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE03 3K107/FF04 3K107/HH02 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/KK02 5C080/KK07 5C080/KK43 5C094/AA21 5C094/AA37 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DB04 5C094/FB18 5C380/AA01 5C380/AB06 5C380/AC07 5C380/AC08 5C380/AC11 5C380/BA39 5C380/BB01 5C380/BD10 5C380/CA12 5C380/CC04 5C380/CC07 5C380/CC27 5C380/CC33 5C380/CC39 5C380/CC52 5C380/CC62 5C380/CC65 5C380/CC66 5C380/CC68 5C380/CD012 5C380/CD015 5C380/CD016 5C380/CD017 5C380/CD018 5C380/CE09 5C380/CF41 5C380/CF62 5C380/DA02 5C380/DA40 5C380/FA02		
代理人(译)	吉川修 Sobashima正雄		
优先权	2014211843 2014-10-16 JP		
其他公开文献	JP6388319B2		
外部链接	Espacenet		

摘要(译)

根据本公开的显示装置（1）是包括以矩阵布置的多个像素（160）的显示装置，并且多个像素（160）中的每一个根据提供的电流流量发光。用于控制的EL元件（166），用于控制EL元件（166）的发光的驱动晶体管（161）以及连接至该驱动晶体管（161）的栅极的开关（162、163），显示装置（1）包括电荷提取单元，当停止向显示装置1的供电时，该电荷提取单元从多个像素160的每个的栅极提取电荷。

