

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3647443号
(P3647443)

(45) 発行日 平成17年5月11日(2005.5.11)

(24) 登録日 平成17年2月18日(2005.2.18)

(51) Int.CI.⁷

F 1

G09G 3/30

G09G 3/30

K

G09G 3/20

G09G 3/20

623B

H05B 33/14

G09G 3/20

623F

G09G 3/20

631K

G09G 3/20

641D

請求項の数 13 (全 13 頁) 最終頁に続く

(21) 出願番号

特願2003-135399 (P2003-135399)

(22) 出願日

平成15年5月14日 (2003.5.14)

(65) 公開番号

特開2004-54234 (P2004-54234A)

(43) 公開日

平成16年2月19日 (2004.2.19)

審査請求日

平成15年8月11日 (2003.8.11)

(31) 優先権主張番号

特願2002-153501 (P2002-153501)

(32) 優先日

平成14年5月28日 (2002.5.28)

(33) 優先権主張国

日本国 (JP)

(73) 特許権者 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(74) 代理人 100079555

弁理士 梶山 信是

(74) 代理人 100079957

弁理士 山本 富士男

(72) 発明者 阿部 真一

京都市右京区西院溝崎町21番地 ローム
株式会社内

審査官 西島 篤宏

最終頁に続く

(54) 【発明の名称】有機EL駆動回路の駆動電流値調整回路、有機EL駆動回路およびこれを用いる有機EL表示装置

(57) 【特許請求の範囲】

【請求項1】

有機EL表示パネルの端子ピン駆動電流を発生する出力段電流源を有する有機EL駆動回路における前記端子ピン駆動電流の駆動電流値を調整する駆動電流値調整回路において、

メモリに記憶されたデータを受けてON/OFFするスイッチ回路と、
前記有機EL表示パネルの端子ピンに対応して設けられこの端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のON/OFFとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記メモリは、前記データが書き込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書き込まれる揮発性メモリであり、前記電流値生成回路は、前記出力段電流源を駆動するドライブ段に設けられた第1のカレントミラー回路を有し、この第1のカレントミラー回路は、入力側駆動トランジスタ1個に対してこれにカレントミラー接続された第1および第2の出力側トランジスタを有し、この第2の出力側トランジスタが、前記スイッチ回路を介して前記第1の出力側トランジスタに並列に接続され、前記第1の出力側トランジスタの出力に前記所定の電流値を発生し、前記駆動電流値をこの所定の電流値の電流に応じて調整することを特徴とする有機EL駆動回路の駆動電流値調整回路。

【請求項2】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記不揮発性メモリは、前記有機EL表示パ

ネルの複数の端子pinに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージのそれぞれが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項1記載の有機EL駆動回路の駆動電流値調整回路。

【請求項3】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書き込まれる揮発性メモリであり、前記不揮発性メモリにはプロセッサあるいはコントローラを介して前記データが書き込まれ、前記揮発性メモリは、前記有機EL表示パネルの複数の端子pinに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージのそれぞれが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項1記載の有機EL駆動回路の駆動電流値調整回路。10

【請求項4】

前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書き込まれる揮発性メモリである請求項1記載の有機EL駆動回路の駆動電流値調整回路。

【請求項5】

請求項1から4項のいずれかの項記載の駆動電流値調整回路を有する有機EL駆動回路。20

【請求項6】

さらに、前記ドライブ段として表示データを受けてある出力段電流源あるいは前記出力段電流源を駆動する駆動電流を発生するD/A変換回路を有し、このD/A変換回路が第2のカレントミラー回路で構成され、前記所定の電流値の電流は、このD/A変換回路の前記第2カレントミラー回路の入力側トランジスタを駆動する電流とされる請求項5記載の有機EL駆動回路。30

【請求項7】

さらに、前記第2のカレントミラー回路の入力側トランジスタが複数個パラレルに設けられ、これらの複数の入力側トランジスタの少なくとも1つに前記所定の電流値の電流が流されることで前記D/A変換回路の出力に前記pin駆動電流がピーク電流を生じる電流が発生し、前記複数の入力側トランジスタの少なくとも他の1つに前記所定の電流値の電流が分流されることで前記D/A変換回路の出力に前記pin駆動電流が定常状態の駆動電流になる電流が発生する請求項6記載の有機EL駆動回路。30

【請求項8】

有機EL表示パネルと、
この有機EL表示パネルの端子pin駆動電流を発生する出力段電流源を有する出力段と、
この出力段の前記端子pinに対する駆動電流値を調整する有機EL駆動回路の駆動電流値調整回路とを有し。40

前記駆動電流値調整回路がメモリに記憶されたデータを受けてON/OFFするスイッチ回路と、前記有機EL表示パネルの端子pinに対応して設けられこの端子pinを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のON/OFFとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記メモリは、前記データが書き込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書き込まれる揮発性メモリであり、前記電流値生成回路は、前記出力段電流源を駆動するドライブ段に設けられた第1のカレントミラー回路を有し、この第1のカレントミラー回路は、入力側駆動トランジスタ1個に対してこれにカレントミラー接続された第1および第2の出力側トランジスタを有し、この第2の出力側トランジスタが、前記スイッチ回路を介して前記第1の出力側トランジスタに並列に接続され、前記第1の出力

側トランジスタの出力に前記所定の電流値を発生し、前記駆動電流値をこの所定の電流値の電流に応じて調整することを特徴とする有機EL表示装置。

【請求項 9】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記不揮発性メモリは、前記有機EL表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項8記載の有機EL表示装置。

【請求項 10】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書き込まれる揮発性メモリであり、前記不揮発性メモリにはプロセッサあるいはコントローラを介して前記データが書き込まれ、前記揮発性メモリは、前記有機EL表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージのそれぞれが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項8記載の有機EL表示装置。

【請求項 11】

さらに、前記ドライブ段として表示データを受けて前記出力段電流源を駆動する駆動電流を発生するD/A変換回路を有し、このD/A変換回路が第2のカレントミラー回路で構成され、前記所定の電流値の電流は、このD/A変換回路の前記第2カレントミラ回路の入力側トランジスタを駆動する電流とされる請求項8記載の有機EL表示装置。

【請求項 12】

さらに、前記第2のカレントミラー回路の入力側トランジスタが複数個パラレルに設けられ、これらの複数の入力側トランジスタの少なくとも1つに前記所定の電流値の電流が流されることで前記D/A変換回路の出力にピーク電流が発生し、前記複数の入力側トランジスタの少なくとも他の1つに前記所定の電流値の電流が分流されることで前記D/A変換回路の出力に前記ピン駆動電流が定常状態の駆動電流になる電流が発生する請求項1記載の有機EL表示装置。

【請求項 13】

前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書き込まれる揮発性メモリである請求項8記載の有機EL表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、有機EL駆動回路の駆動電流値調整回路、有機EL駆動回路およびこれを用いる有機EL表示装置に関し、詳しくは、携帯電話機、PHS等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができ、特に、高輝度カラー表示に適した有機EL表示装置に関する。

【0002】

【従来の技術】

有機EL表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、PHS、DVDプレーヤ、PDA(携帯端末装置)等に搭載される次世代表示装置として現在注目されている。この有機EL表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、R(赤)、G(緑)、B(青)に感度差があることから制御が難しくなる問題点がある。

そこで、最近では、電流駆動のドライバを用いた有機EL表示装置が提案されている。例えば、特開平10-112391号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。

10

20

30

40

50

【0003】

携帯電話機、P H S 用の有機 E L 表示装置の有機 E L 表示パネルでは、カラムラインの数が 3 9 6 個 (1 3 2 × 3) の端子ピン、ローラインが 1 6 2 個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。

このような有機 E L 表示パネルの電流駆動回路の出力段は、アクティブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願 2 0 0 2 - 8 2 6 6 2 号 (特願 2 0 0 1 - 8 6 9 6 7 号と特願 2 0 0 1 - 3 9 6 2 1 9 号の国内優先出願、対応 U S 出願 1 0 , 1 0 2 , 6 7 1 号) のように端子ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路 (基準電流分配回路) を有していて、入力段となるその手前の基準電流発生回路から基準電流を受けて端子ピン対応に多数のミラー電流を発生することで基準電流を端子ピン対応に分配して出力回路を駆動する。あるいは端子ピン対応に分配されたこのミラー電流をさらに k 倍 (k は 2 以上の整数) の電流に増幅して出力回路を駆動する。そして、その k 倍電流增幅回路には、端子ピン対応に D / A 変換回路を設けたこの出願人の特願 2 0 0 2 - 3 3 7 1 9 号の出願がある。これは、カラム側の端子ピン対応に D / A 変換回路が表示データを受けてこの表示データを端子ピン対応に A / D 変換してカラム方向の駆動電流を同時に生成する。10

【0004】

ところで、有機 E L 表示装置では、カラム側 (陽極側) の 1 ラインが電流吐出し側となり、ロー側 (陰極走査側) が電流吸い込み側 (シンク側) となって、ロー側の走査に応じてカラム側の電流駆動回路からの電流が有機 E L 素子 (以下 E L 素子) の陽極側に出力される。そのため、カラム側 (E L 素子の陽極側) の駆動電流が表示輝度に直接影響する。20

そこで、前記の特願 2 0 0 2 - 8 2 6 6 2 号においては、基準電流発生回路の基準電流をレーザトリミングの駆動電流調整回路を用いて製造工程において、駆動電流を調整している。

図 4 は、そのカラムライン電流駆動回路のドライブ段を中心とするブロック図である。20 は、カラムライン電流駆動回路である。このカラムライン電流駆動回路 20 は、基準電流反転回路 21 、レーザトリミングの駆動電流値調整回路 22 、駆動電流生成回路 (前記の駆動電流分配回路) 23 、 k 倍駆動電流生成回路 82 、 N 倍出力のカレントミラー出力回路 83 とからなる。なお、91 は、前段に設けられた 4 ビット D / A コンバータであり、D1 ~ D4 がそのデータ入力端子である。30

【0005】

ここで、1 個のカラムドライバ I C において、駆動電流生成回路 (駆動電流分配回路) 23 は、端子ピン対応に基準電流を分配するものであって、1 個の入力側トランジスタ Qa と n 個 (n = 30) の出力側トランジスタ Qn とがカレントミラー接続されていて、各トランジスタ Qn に対応して設けられた n 個の k 倍駆動電流生成回路 82 にトランジスタ Qn のそれぞれの出力電流が転送される。それぞれの駆動電流値は、 n 個の k 倍駆動電流生成回路 82 と n 個の N 倍出力のカレントミラー出力回路 83 を経て k × N 倍に増幅されてそれぞれカラムラインの n 個の各出力端子ピン 84 (カラムラインの端子ピン) に出力される。なお、特願 2 0 0 2 - 8 2 6 6 2 号では、1 個の入力側トランジスタ Qa は、 n 個 (n = 30) の出力側トランジスタ Qn の中央部分に配置されている。40

n 個の各 k 倍駆動電流生成回路 82 は、スイッチングコントローラ 92 により制御されて、有機 E L 素子を駆動するためのピーク電流の発生、表示データの設定等がなされる。

なお、図中、4 は、電圧 1 5 V の電源であり、 + V DD は、電圧 3 V の電源ラインであって、7 は、その電源、92 は、スイッチングコントロール回路、そして 5 は、コントローラである。

【0006】

また、トランジスタ Q1 とトランジスタ Q2 と、トランジスタ Q3 と Q4 , Q5 、そしてトランジスタ Q6 とトランジスタ Q7 とは、それぞれカレントミラー回路を構成する入力側と出力側のトランジスタである。50

トランジスタ Q6 とトランジスタ Q7 のエミッタ側には、それぞれ抵抗 Rb1 ~ Rbn と抵抗 Rc1 ~ Rcn の直列回路が設けられている。Hb1 ~ Hbn, Hc1 ~ Hcn は、それぞれこれら抵抗に並列に接続されたレーザトリミング用のヒューズであって、IC 製造工程でこれらヒューズが選択的に遮断される。このことで駆動電流値調整回路 22 で生成される駆動電流 mI (トランジスタ Q7 のコレクタ出力電流) が調整される。

【0007】

【発明が解決しようとする課題】

このような駆動電流調整回路 22 により入力側トランジスタ 1 個に対して多数 (n 個) の出力側トランジスタを有するカレントミラー回路で構成される駆動電流分配回路 23 の入力側トランジスタの駆動電流を調整する。これにより、各出力トランジスタの駆動電流を調整して製品ごとの輝度ばらつきを抑えている。10

特に、特願 2002-82662 号では、1 個の入力側トランジスタを n 個の出力トランジスタに対して中央に配置することで、製品ごとの輝度ばらつきに加えて、各製品の R, G, B 間の輝度の相違を調整して製品ごとの輝度むらを抑えている。

しかし、1 対 n のカレントミラー回路の n の数が多くなると、その出力側トランジスタの位置、特に、中央位置と両端の位置とにおける出力電流の差が大きくなり、それが k 倍駆動電流生成回路 82、N 倍出力のカレントミラー出力回路 84 等を経て増幅されるので、最終出力段では端子ピン駆動電流が端子ピンの位置に応じて大きな差となって現れてくる。この差が輝度のばらつきあるいは輝度むらを生じ、それが問題となる。

【0008】

このような出力端子ピンの位置に応じた輝度の差を低減するために、各出力端子ピンに対応して個別に調整することが考えられるが、そのようにすると、製品出荷のテスト段階でレーザトリミングにより調整する箇所が非常に多くなり、製品製造のスループットが低下する。しかも、回路規模も大きくならざるを得ない。

この発明の目的は、このような従来技術の問題点を解決するものであって、携帯電話機、PHS 等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができる有機 EL 駆動回路の駆動電流値調整回路を提供することにある。この発明の他の目的は、表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができる有機 EL 駆動回路および有機 EL 表示装置を提供することにある。30

【0009】

【課題を解決するための手段】

このような目的を達成するためのこの発明の特徴は、有機 EL 表示パネルの端子ピン駆動電流を発生する出力段電流源を有する有機 EL 駆動回路における端子ピン駆動電流の駆動電流値を調整する有機 EL 駆動回路の駆動電流値調整回路において、

メモリに記憶されたデータを受けて ON/OFF するスイッチ回路と、前記有機 EL 表示パネルの端子ピンに対応して設けられこの端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路の ON/OFF とに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記のメモリが、前記データが書込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書込まれる揮発性メモリであり、電流値生成回路が、出力段電流源を駆動するドライブ段に設けられた第 1 のカレントミラー回路を有し、この第 1 のカレントミラー回路が入力側トランジスタ 1 個に対してこれにカレントミラー接続された第 1 および第 2 の出力側トランジスタを有し、この第 2 の出力側トランジスタが前記スイッチ回路を介して第 1 の出力側トランジスタに並列に接続され、第 1 の出力側トランジスタの出力に前記所定の電流値を発生し、前記駆動電流値をこの所定の電流値の電流に応じて調整するものである。40

【0010】

このように、この発明にあっては、データの書き込みが可能な不揮発性メモリから供給されるデータに従ってスイッチ回路が ON/OFF することで、このデータに応じて各端子ピンの駆動電流をそれぞれに調整することができる。そこで、輝度ばらつきあるいは輝度むら50

らを補正するための輝度調整に必要なデータを不揮発性メモリに対して書込めば、輝度ばらつきあるいは輝度むらを低減できる。

例えば、製品出荷のテスト段階で駆動電流を調整する箇所が端子ピン数に対応して非常に多くなっていても、製品として組み立てられた装置の表示画面の輝度ばらつき、輝度むらに応じて所定のデータを不揮発性メモリに書き込み、それを記憶するだけで製品出荷のテスト段階で簡単に輝度調整をすることができる。

その結果、製品製造のスループットを向上させることができ、携帯電話機、P H S 等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を上げることができる。

【0011】

10

【実施例】

図1において、20は、有機EL駆動回路のカラムドライバであって、各端子ピンに対応して設けられる、図4のk倍駆動電流生成回路82とn個のN倍出力のカレントミラー出力回路83に対応する回路ブロックである。

10は、図4のk倍駆動電流生成回路82にD/A変換回路を設けた回路に相当するものであって、そのときどきの表示データに対応する駆動電流を生成する。11は、そのD/A変換回路、12は駆動電流値調整回路、13はカレントミラー電流出力回路、14はピーク電流生成回路、15はコントロール回路、16はレジスタ、17は不揮発性メモリ、そして、18は、定電流源である。この定電流源18は、図4の駆動電流分配回路23における各端子ピンに対応に設けられたトランジスタQnの出力電流(電流値Io=mI)を定電流源として表したものである。

D/A変換回路11は、Nチャネルの入力側トランジスタTNaとこの入力側トランジスタTNaに並列に接続されたカレントミラーのNチャネルの入力側トランジスタTNpを有している。そして、Nチャネルの出力側トランジスタTNb～TNn-1がこれら入力側トランジスタTNaとトランジスタTNpに対してカレントミラー接続されている。

【0012】

トランジスタTNaとトランジスタTNpは、チャネル幅(ゲート幅)の比が1:9に設定されていて、トランジスタTNaのソースは、抵抗Raを介してグランドGNDに接続され、トランジスタTNpのソースは、抵抗Rp、スイッチ回路SWpaを介してグランドGNDに接続されている。

なお、前記のチャネル幅(ゲート幅)の比1:9は、同一形状のMOS1個に対してペア性のよいMOS9個をパラレルに接続して構成してもよい。

2個の入力側トランジスタTNaと入力側トランジスタTNpは、入力端子11aに接続されて、この入力端子11aを介して駆動電流値調整回路12から調整された電流値Ipの電流を受ける。

【0013】

駆動電流値調整回路12は、定電流源18から電流値Io(=mI)の電流を受けて、自己の端子ピンに対応する調整した電流値Ipの駆動電流をD/A変換回路11の入力端子11aに加え、その入力側カレントミラートランジスタTNaに送出する。入力側トランジスタTNaにこの電流Ipが駆動電流として流れ、スイッチ回路SWpaがOFFとなっている初期には、D/A変換回路11の出力端子11bに表示データに応じた出力電流Iaとしてピーク電流Ipaが発生する。また、この後、スイッチ回路SWpaがONとなると、入力側のトランジスタTNaとTNpとにこの駆動電流Ipが分流して流れ。このときには、D/A変換回路11の出力端子11bには表示データに応じた出力電流Iaとして定常状態の駆動電流Ip/10が発生し、ピーク電流Ipaの1/10の電流が流れ。

抵抗Rb～Rn-1は、出力側トランジスタTNb～TNn-1のソースとトランジスタTrb～Trn-1のドレンとの間に挿入された抵抗である。これによりD/A変換回路11の電流ペアリング精度を向上させることができる。

なお、トランジスタTrb～Trn-1のゲートは、jビットの表示データが入力される入力端子d0～dn-1に接続され、レジスタ16から表示データを受ける。トランジスタTrb～Trn-1

30

40

50

rn-1のソースはグランド GND に接続されている。

【0014】

カレントミラー電流出力回路 13 は、図 4 のカレントミラー電流出力回路 83 に対応する回路であって、駆動レベルシフト回路 13a と出力段カレントミラーレベルシフト回路 13b とからなる。

さて、前記の駆動電流値調整回路 12 は、N チャネルの MOS トランジスタ Tr1, Tr2 からなるカレントミラー駆動回路 12a と、これにより駆動される P チャネルのトランジスタ Tr3~Tr7 からなるカレントミラー調整回路 12b と、不揮発性メモリ 17 とから構成されている。

カレントミラー駆動回路 12a は、その入力側トランジスタ Tr1 が定電流源 18 にそのドレインが接続されていて、定電流源 18 から電流値 $I_o (=mI)$ の電流を受ける。このトランジスタのソース側は、抵抗 R1 を介してグランド GND に接続されている。カレントミラー駆動回路 12a の出力側トランジスタ Tr2 は、チャネル幅（ゲート幅）の比がトランジスタ Tr1 に対して P 倍（P は 2 以上の整数）に設定されていて、そのドレイン側がカレントミラー調整回路 12b の入力側トランジスタ Tr3 のドレインに接続され、そのソース側が抵抗 R2 を介してグランド GND に接続されている。

これにより、出力側トランジスタ Tr2 には、 $P \times I_o$ の電流が流れ、この電流でトランジスタ Tr3 が駆動される。その結果、出力側トランジスタ Tr4 からは、 $P \times I_o$ のミラー電流が output される。

【0015】

ここで、カレントミラー接続のトランジスタ Tr3~Tr7 は、ソース側が電源ライン +VDD に接続され、出力側トランジスタ Tr4 は、ドレイン側が D/A 変換回路 11 の入力端子 11a に接続されている。また、出力側トランジスタ Tr5~Tr7 は、それのドレインがトランジスタ Tr4 のドレインにそれぞれスイッチ回路 SW1~SW3 を介して接続されて、トランジスタ Tr4 に対してそれがパラレル接続される。これらトランジスタ Tr5~Tr7 は、出力側トランジスタ Tr4 から出力される $P \times I_o$ のミラー電流値を補正する電流値補正回路となっている。

例えば、6 ビットの階調においてその LSB (分解能) により表現する D/A 変換回路 11 の出力側の電流値は、 $1 \mu A$ 以下の電流精度が要求される。このような要求に応えるためには、例えば、トランジスタ Tr3 に対してトランジスタ Tr5~Tr7 のチャネル幅（ゲート幅）の比は、 $1/10, 1/20, 1/40$ になるように設定される。

【0016】

そこで、3 つのスイッチ回路 SW1~SW3 を選択的に ON することで、あるいは全てを ON することで、 $P \times I_o$ の電流値に $P \times I_o / 10, P \times I_o / 20, P \times I_o / 40$ の組み合わせ分の電流を付加して D/A 変換回路 11 の駆動電流を加算調整することができる。ここで調整された駆動電流が増幅されて、端子ピンを駆動する電流として D/A 変換回路 11 を経てカレントミラー電流出力回路 13 から出力されるので、端子ピン駆動電流値がこの駆動電流値調整回路 12 により調整可能になる。なお、加算調整であるので、調整前の電流値 $P \times I_o$ を駆動電流値のばらつきの下限あるいはその近傍（例えば 3 倍）に設定しておく。このことで、端子ピン対応に出力される駆動電流値を揃える調整ができる。

ここでは、3 つのスイッチ回路 SW1~SW3 の ON/OFF の選択は、不揮発性メモリ 17 の所定の領域に記憶された 3 ビットのデータに従って行われる。例えば、3 ビットのデータが “010” のときには、ビット “1” に対応するスイッチ回路 SW2 が ON になり、ビット “0” に対応する位置のスイッチ回路 SW1, SW3 が OFF となる。

この不揮発性メモリ 17 に記憶されるデータは、MPU19 から設定される。なお、不揮発性メモリ 17 は、 $3 \times n$ ビット（ただし、n は、1 個のドライバ IC のカラムラインの総端子ピン数）か、これ以上の記憶容量のものであって、3 ビットごとの各領域がそれぞれの端子ピンに対応して割り当てられている。

【0017】

そこで、MPU19 は、各端子ピン対応に輝度調整する 3 ビットのデータを生成して、合

10

20

30

40

50

計で $3 \times n$ ビットを不揮発性メモリ 17 に記憶する。この $3n$ ビットのデータは、MPU 19 からデータ DAT としてクロック CLK とともに不揮発性メモリ 17 に供給される。このことで、水平走査方向の画素対応に輝度調整ができる。

なお、各端子pin対応の 3 ビットのデータは、表示された画面の輝度を測定して各端子pinの垂直走査方向の画素の平均値として生成され、総計で $3n$ ビットのデータ DAT が生成される。このとき、輝度調整が不要な端子pinの 3 ビットのデータは “000” である。そこで、各端子pin対応の 3 ビットのデータは、実際には輝度調整すべき端子pinについて 3 ビットのデータを生成すればよい。ここで、垂直走査ライン数を m とすれば、不揮発性メモリ 15 の容量を $3 \times n \times m$ ビットとして、1 画面分の輝度むら補正データを不揮発性メモリ 15 に記憶しておき、垂直走査に対応してそれらを読み出せばマトリックス状に配置されたすべてのピクセル回路 4 の輝度に対応して輝度むらを解消することもできる。これは、図 2 に点線で示すようにロー側走査回路 7 により垂直走査に応じて不揮発性メモリ 15 のアドレスを更新しながらアクセスして垂直走査位置に対応した輝度補正データをその都度不揮発性メモリ 15 から読出して輝度むら補正する駆動電流を生成するものである。10

【0018】

このような輝度調整は、製品が組み立てられた状態で製品の表示画面を観察して目視により輝度の異なるところの画素について前記のデータ DAT を生成していくことでも表示画面の輝度調整は可能である。生成されたこの $3n$ ビットのデータ入力と書込みは、製品出荷のテスト段階で MPU 19 を介して行えばよい。これにより表示画面の輝度むらおよび製品ごとの輝度ばらつきの調整ができる。ここで、不揮発性メモリ 17 としては、FRAM、MRAM、EEPROM 等を用いることができる。また、前記は、スイッチ回路 SW1 ~ SW3 が 3 個の場合を例にしているが、スイッチ回路は 1 個であってもよい。あるいは 3 個以上であってもよい。したがって、輝度調整するためのデータのビット数は、1 ビット以上であればよい。20

【0019】

次に、カレントミラー電流出力回路 13 について説明する。

駆動レベルシフト回路 13a は、D/A 変換回路 11 の出力を出力段カレントミラー回路 13b に伝達するための回路であって、N チャネルの MOSFET トランジスタ TNv からなる。そのゲートはバイアスライン Vb に接続され、ソース側が D/A 変換回路 11 の出力端子 11b に接続されている。そしてドレイン側が出力段カレントミラー回路 13b の入力端子 13c に接続されている。30

これにより D/A 変換回路 11 の表示データに応じた出力電流 Ia に対して入力端子 13c に駆動電流 Ia を発生することができる。

出力段カレントミラー回路 13b は、P チャネル MOSFET トランジスタ TPu, TPw と、出力段カレントミラー回路を構成する P チャネル MOSFET トランジスタ TPx, TPy とを有している。出力段カレントミラー回路 13b のトランジスタ TPx とトランジスタ TPy のゲート幅比は 1 : N であり、これらトランジスタのソースは、電源ライン +VDD ではなく、これより高い電圧、例えば、+15V 程度の電源ライン +Vcc に接続され、出力側トランジスタ TPy は、カラム側の端子pin 9 に接続され、駆動時には N × Ia の駆動電流を流して端子pin 9 を駆動する。この端子pin 9 とグランド GND との間には、有機 EL 素子 8 が接続されている。なお、図中の Vc もバイアスラインである。40

【0020】

ここで、入力側トランジスタ TNp と抵抗 Rpa、スイッチ回路 SWpa とは、ピーク電流生成回路 14 を構成していて、スイッチ回路 SWpa は、駆動初期の一定期間 t_p だけコントロール回路 15 からコントロール信号 CONT を受けけることなく、OFF にされ、一定期間 t_p 後に CONT を受けて ON になる。

駆動開始時点では、スイッチ回路 SWpa がコントロール回路 15 からコントロール信号 CONT を受けていないので、入力側トランジスタ TNal に電流 Ip が流れ、d_0 ~ d_{n-1} の各入力端子に設定されたデータに対応する倍数、例えば M 倍の電流値 M × Ip (= Ipa) が50

生成されて D / A 変換回路 11 の出力端子 11 b にピーク電流 $I_a = M \times I_p$ を発生する。そして、ピーク電流発生期間 t_p だけずれてコントロール信号 CONT が発生してスイッチ回路 SWpa が ON になると、入力側トランジスタ TNa に流れる電流が入力側トランジスタ TNp に分流されて、これらトランジスタのゲート幅比 1 : 9 に従って入力側トランジスタ TNa に $I_p / 10$ が流れ、入力側トランジスタ TNp に $9 \times I_p / 10$ の電流が流れる。その結果、出力端子 11 b にピーク電流値 I_{pa} の 1 / 10 の電流が発生する。

なお、ピークの期間 t_p は、容量性負荷となる特性を持つ有機 EL 素子 4 がピーク電流で初期充電されればよいので、必ずしもピークの開始時点が駆動開始と一致していなくてもよい。

【0021】

図 2 は、不揮発性メモリ 17 をシフトレジスタ構成とした具体例の説明図である。
171 は、3 個並列に設けられた n 段のシフトレジスタである。このシフトレジスタ 171 は、データをラッチする不揮発性ラッチのフリップフロップ 17a, フリップフロップ 17b, … フリップフロップ 17n を n 個の端子ピン 9 の数に対応して n 段数従属接続して構成され、各フリップフロップ 17a ~ 17n は、それぞれ 3 個（3 ビット）パラレルに配置した不揮発性メモリである。

3 × n ビットの輝度調整のためのデータ DAT (輝度調整のトリミングデータ) は、フリップフロップ 17a から 3 ビットパラレルでビットシリアルに入力されて MPU19 からのクロック CLK に応じて各段にシフトされ、フリップフロップ 17a ~ 17n にそれぞれ輝度調整データとして記憶される。

各段の 3 個のフリップフロップの反転側出力 *Q (図面では Q オーババー) は、3 個パラレルのインバータ 170 を介して各端子ピンに対応する駆動電流値調整回路 12 のスイッチ回路 SW1 ~ SW3 に出力されて、各端子ピンに対応にこれらスイッチ回路を選択的に ON / OFF する。これにより各端子ピンの輝度を調整して製品ごとの輝度ばらつきを低減あるいは表示画面の輝度むらを低減する輝度調整をする。

【0022】

図 3 は、不揮発性メモリ 17 を揮発性メモリとした具体例の説明図である。
図 3 のシフトレジスタ 172 は、3 個パラレルに配置した n 段のシフトレジスタであるが、フリップフロップ 172a, フリップフロップ 172b, … フリップフロップ 172n は、データをラッチする揮発性ラッチのメモリである。

フリップフロップ 172a に入力される、トリミングデータ DAT (輝度調整データ) は、MPU19 ではなく、コントロール回路 15 からビットシリアルの 3 ビットパラレルに出力される。同時に、フリップフロップ 172a ~ 172n は、コントロール回路 15 からのクロック CLK を受けてこれに応じて輝度調整データを記憶する。

この場合のトリミングデータ DAT は、コントロール回路 15 に設けられた不揮発性メモリ 15a に記憶されることになる。そして、MPU19 が電源スイッチ SW が ON されたときに、制御信号 S を発生してコントロール回路 15 にクロック CLK とトリミングデータ DAT を発生させてトリミングデータ DAT をシフトレジスタ 172 に書込む。

【0023】

なお、不揮発性メモリ 15a に記憶されるトリミングデータ DAT (輝度調整データ) は、外部からキーボード等を介して MPU19 に入力されたデータに応じて MPU19 から書き込まれる。

この場合、図 2 と同様にコントロール回路 15 は、MPU19 であってもよい。また、輝度調整データを記憶する揮発性メモリは、このようなシフトレジスタに限定されるものではなく、RAM 等の揮発性メモリであってよい。

ところで、有機 EL 表示装置では、前記したように、ロー側の走査に応じてカラム側の電流駆動回路から電流が出力される。したがって、図 1 の有機 EL 素子 8 は、端子ピン 9 とグランド GND との間に接続されているが、実際には、有機 EL 素子 8 は、ローイン走査回路を介してグランド GND に接続される。

【0024】

10

20

30

40

50

以上説明してきたが、前記したようにスイッチ回路 SW1～SW3は、複数でっても、また、1個であってもよいので、明細書および特許請求の範囲におけるスイッチ回路をON/OFFするためのデータは、1ビットだけの場合も含まれる。

実施例では、駆動電流値調整回路12を設けているので、従来のレーザトリミングの駆動電流値調整回路22を設けなくてもよいが、レーザトリミングの駆動電流値調整回路22は、端子ピン対応の駆動電流ではなく、基準電流を全体的に調整するものとして設けることができる。また、レーザトリミングの駆動電流値調整回路が別に設けられていてもこの発明では差し支えがない。この発明の端子ピン対応の輝度調整は、R,G,Bの全体的な輝度調整も併せ持っているので、R,G,Bを含めた全体的な基準電流調整回路とこの発明の基準電流調整回路とが重複して設けられていても問題はない。もちろん、駆動電流値調整回路12でだけでR,G,Bに対応する輝度調整と、さらに全体的な輝度調整とをするようにしてもよい。10

【0025】

また、駆動電流値調整回路12の位置は、基準電流を発生する基準電流発生回路（入力段あるいは初段）と有機ELパネルの端子ピンを電流駆動する出力段までの間ににおいて、各出力端子ピン対応の駆動電流が流れる箇所であれば、どの位置に配置されてもよい。また、表示データを受けるD/A変換回路も同様であって、入力段（あるいは初段）と出力段の間に配置されればよい。

また、この電流駆動回路は、白黒表示のものでもよいので、R,G,Bそれぞれに対応して設けられていなくてよい。20

なお、実施例では、MOSFETトランジスタを主体として構成しているが、バイポーラトランジスタを主体としても構成してもよいことはもちろんである。また、実施例のNチャネル型トランジスタ（あるいはn-p-n型）は、Pチャネル型（あるいはp-n-p型）トランジスタに、Pチャネル型トランジスタは、Nチャネル（あるいはn-p-n型）トランジスタに置き換えることができる。

【0026】

【発明の効果】

以上説明してきたように、この発明にあっては、データの書き込みが可能な不揮発性メモリから供給されるデータに従ってスイッチ回路をON/OFFすることで、各端子ピンの駆動電流をそれぞれに調整するようになっているので、製品出荷のテスト段階で駆動電流を調整する箇所がピン数に対応して非常に多くなっていても、データを不揮発性メモリに書き込み、記憶するだけで簡単に輝度調整をすることができ、製品製造のスループットを向上させることができる。30

その結果、携帯電話機、PHS等の装置ごとの表示画面の輝度ばらつきを低減でき、製造効率を上げることができる。

【図面の簡単な説明】

【図1】図1は、この発明の有機EL駆動回路を適用した一実施例のカラムドライバを中心とするブロック図である。

【図2】図2は、不揮発性メモリをシフトレジスタ構成とした具体例の説明図である。

【図3】図3は、図2の不揮発性メモリを揮発性メモリのシフトレジスタ構成とした具体例の説明図である。40



【図4】図4は、この発明の先行技術のカラムライン電流駆動回路のドライブ段を中心とするブロック図である。

【符号の説明】


- 4, 7 … 電源、5, 15 … コントローラ、
- 8 … 有機EL素子、10 … カラムドライバ、
- 11 … D/A変換回路、11a … 入力端子、11b … 出力端子、
- 9 … ピン、13a … 駆動レベルシフト回路、
- 12 … 駆動電流値調整回路、12a, 12b, 22 … カレントミラー回路、
- 13b … 出力段カレントミラー回路、

- 1 4 ... ピーク電流生成回路、
 1 5 ... コントロール回路、1 6 ... レジスタ、
 1 7 ... 不揮発性メモリ、1 7 a ~ 1 7 n ... フリップフロップ、
 1 8 ... 定電流源（カレントミラー電流出力回路）、
 1 9 ... インバータ、2 0 ... カラムライン電流駆動回路、
 2 1 ... 基準電流反転回路、
 2 2 ... レーザトリミングの駆動電流値調整回路、
 2 3 ... 駆動電流生成回路、8 2 ... k倍駆動電流生成回路、
 8 4 ... N倍出力のカレントミラー出力回路、
 Tr1 ~ Tr7, TPa ~ TPn-1, TNa ~ TNn-1 ... トランジスタ。


10



【図3】



【図4】



フロントページの続き(51) Int.Cl.⁷

F I

G 09 G 3/20 6 4 2 A
H 05 B 33/14 A

(56)参考文献 特開昭63-280568(JP, A)

特開2003-295828(JP, A)

特開2004-004801(JP, A)

特開2003-202830(JP, A)

特開2000-122608(JP, A)

特開2002-055654(JP, A)

特開2000-105574(JP, A)

(58)調査した分野(Int.Cl.⁷, DB名)

G09G 3/00- 3/38

专利名称(译)	有机EL驱动电路的驱动电流值调节电路，有机EL驱动电路和使用其的有机EL显示装置		
公开(公告)号	JP3647443B2	公开(公告)日	2005-05-11
申请号	JP2003135399	申请日	2003-05-14
[标]申请(专利权)人(译)	罗姆股份有限公司		
申请(专利权)人(译)	ROHM株式会社		
当前申请(专利权)人(译)	ROHM株式会社		
[标]发明人	阿部真一		
发明人	阿部 真一		
IPC分类号	H01L51/50 G09G3/20 G09G3/30 G11C5/14 H05B33/14		
CPC分类号	G11C5/147		
FI分类号	G09G3/30.K G09G3/20.623.B G09G3/20.623.F G09G3/20.631.K G09G3/20.641.D G09G3/20.642.A H05B33/14.A G09G3/20.623.H G09G3/20.631.V G09G3/3275		
F-TERM分类号	3K007/AB17 3K007/AB18 3K007/BA06 3K007/DB03 3K007/GA04 3K107/AA01 3K107/BB01 3K107/CC02 3K107/CC06 3K107/CC33 3K107/CC45 3K107/EE03 3K107/HH00 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD03 5C080/DD05 5C080/DD28 5C080/EE28 5C080/FF09 5C080/GG12 5C080/JJ02 5C080/JJ03 5C080/KK47 5C380/AA01 5C380/AB04 5C380/AB34 5C380/AC11 5C380/AC12 5C380/BA29 5C380/BB05 5C380/CA16 5C380/CA17 5C380/CA34 5C380/CE04 5C380/CF05 5C380/CF06 5C380/CF07 5C380/CF10 5C380/CF26 5C380/CF41 5C380/CF42 5C380/CF48 5C380/CF62 5C380/GA04 5C380/HA13		
代理人(译)	梶山 信是 山本富士雄		
优先权	2002153501 2002-05-28 JP		
其他公开文献	JP2004054234A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种用于有机EL驱动电路的驱动电流值调节电路，通过该电路，诸如便携式电话或PHS之类的装置中的显示屏的亮度变化减小，并且提高了生产效率。ŽSOLUTION：开关电路从写入数据的非易失性存储器接收数据，并进行ON / OFF操作，然后根据数据分别调整端子引脚的驱动电流。因此，通过将亮度调节所需的数据写入存储器中来校正亮度色散或亮度不均匀性，降低了亮度变化。Ž

