

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-316512

(P2007-316512A)

(43) 公開日 平成19年12月6日(2007.12.6)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/20 624B	5C080
H01L 51/50 (2006.01)	G09G 3/20 641P	
	H05B 33/14 A	
	G09G 3/20 641D	
審査請求 未請求 請求項の数 3 O L (全 15 頁)		

(21) 出願番号 特願2006-148184 (P2006-148184)
 (22) 出願日 平成18年5月29日 (2006.5.29)

(71) 出願人 302020207
 東芝松下ディスプレイテクノロジー株式会社
 東京都港区港南4-1-8
 (74) 代理人 100058479
 弁理士 鈴江 武彦
 (74) 代理人 100091351
 弁理士 河野 哲
 (74) 代理人 100088683
 弁理士 中村 誠
 (74) 代理人 100108855
 弁理士 蔵田 昌俊
 (74) 代理人 100075672
 弁理士 峰 隆司

最終頁に続く

(54) 【発明の名称】 アクティブマトリクス型表示装置


(57) 【要約】

【課題】 画素回路の I V 特性を設定することで階調の再現精度を高めることのできるアクティブマトリクス型表示装置を提供する。

【解決手段】 マトリクス状に配設された複数の画素部 P X と、画素部の列毎に接続された複数の映像信号線 X と、それぞれ画素部の行毎に接続された複数の制御信号線 S G、B G とを備え、各画素部は、低電位電源線と高電位電源線との間に接続される表示素子 E L と、高電位電源線と表示素子との間に接続され表示素子に供給される発光電流 I_{el} を制御する駆動トランジスタ D R T と、D R T のドレインと表示素子との間に接続される出力スイッチ B C T と、D R T のゲート、ソース間に接続される保持容量 C s とを有し、前記発光電流が最高階調に対応する電流の場合には、前記 B C T が線形領域、前記 D R T が飽和領域で動作し、前記発光電流が最低階調に対応する電流の場合には、前記 B C T が飽和領域、前記 D R T が線形領域で動作するアクティブマトリクス型表示装置である。

【選択図】 図 13

図 13



【特許請求の範囲】

【請求項 1】

基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第 1 制御信号線および第 2 制御信号線と、
を備え、
各画素部は、低電位の第 1 電圧電源線と高電位の第 2 電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第 2 電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される発光電流を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第 1 制御信号線からの制御信号によりオン、オフ制御される出力スイッチトランジスタと、前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有し、
前記発光電流が最高階調に対応する電流の場合には、前記出力スイッチトランジスタが線形領域、前記駆動トランジスタが飽和領域で動作し、前記発光電流が最低階調に対応する電流の場合には、前記出力スイッチトランジスタが飽和領域、前記駆動トランジスタが線形領域で動作することを特徴とするアクティブマトリクス型表示装置。

【請求項 2】

各画素部は、トランジスタにより形成され前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記第 2 制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第 2 制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項 1 に記載のアクティブマトリクス型表示装置。

【請求項 3】

それぞれ前記画素部の行毎に接続された複数の第 3 制御信号線を備え、
各画素部は、一方の電極が前記駆動トランジスタのゲートに接続された書込容量と、トランジスタにより形成され前記書込容量の他方の電極と前記映像信号線との間に接続されているとともに、前記第 2 制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第 3 制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項 1 に記載のアクティブマトリクス型表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば有機エレクトロルミネッセンス（以下、ELと称する）素子のような表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス表示装置に関する。

【背景技術】

【0002】

パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機EL素子のような自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。

【0003】

一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動

回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。

【０００４】

例えば、特許文献１に開示されているように、各画素回路は、有機ＥＬ素子に流れる電流のオン、オフ制御を行う出力スイッチ、有機ＥＬ素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ、駆動トランジスタのゲート制御電圧を保持する保持容量、映像信号電流を画素回路に取り込む画素スイッチ、および、映像信号書き込み時に駆動トランジスタのゲートとドレインとを短絡させるスイッチを備えている。これらのスイッチおよび駆動トランジスタは、薄膜トランジスタ（以下、ＴＦＴと称する）により構成されている。

10

【０００５】

映像信号電流の書き込み時、画素回路制御用の制御信号線電位をオンレベルに設定し、画素スイッチおよびスイッチをオンさせるとともに、ＥＬ発光制御用の制御信号線電位をオフレベルに設定し出力スイッチをオフさせる。これにより、映像信号電流が駆動トランジスタを流れる状態となり、駆動トランジスタのゲート電位は映像信号電流の電流量に応じた電位に設定される。その後、画素スイッチおよびスイッチをオフ状態とし、画素回路を映像信号配線と切り離す。この映像信号はゲート制御電圧として保持容量に書き込まれ所定期間保持される。続いて、出力スイッチをオン状態にすることで映像信号に応じた電流が駆動トランジスタおよび出力スイッチを経由して有機ＥＬ素子に供給され、有機ＥＬ素子を所望の輝度レベルで発光させる。

20

【特許文献１】特開２００３－２８０５７６号公報

【発明の開示】

【発明が解決しようとする課題】

【０００６】

上記のような画素回路においては、階調の再現精度が高いこと、即ち有機ＥＬ素子に流れる発光電流が、書き込みに使用された映像信号電流に精度良く対応していることが望ましい。

ところで有機ＥＬ素子に流れる電流が、駆動トランジスタ、出力スイッチ及び有機ＥＬ素子のそれぞれのＩＶ（電流－電圧）特性のバランスによって決定されることを考えた場合、これらのＩＶ特性を適切に設定することにより階調再現精度を高めることができるものと考えられる。

30

【０００７】

この発明は以上の点に鑑みなされたもので、その目的は、画素回路のＩＶ特性を設定することで階調の再現精度を高めることのできるアクティブマトリクス型表示装置を提供することにある。

【課題を解決するための手段】

【０００８】

上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、それぞれ前記画素部の行毎に接続された複数の第１制御信号線および第２制御信号線とを備え、各画素部は、低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される発光電流を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される出力スイッチトランジスタと、前記駆動トランジスタのゲート、ソース間に接続される保持容量とを有し、前記発光電流が最高階調に対応する電流の場合には、前記出力スイッチトランジスタが線形領域、前記駆動トランジスタが飽和領域で動作し、前記発光電流が最低階調に対応する電流の場合には、前記出力スイッチトランジスタが飽和領域、前記駆動トランジスタが線形領域で動作するアクティブマトリクス型表示装置である。

40

50

【発明の効果】

【0009】

この発明のアクティブマトリクス型表示装置によれば、画素回路のI-V特性を設定することで階調の再現精度を高めることができる。

【発明を実施するための最良の形態】

【0010】

以下、図面を参照しながら、本発明の実施形態に係るアクティブマトリクス型の有機EL表示装置について詳細に説明する。

図1に示すように、有機EL表示装置は、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。

10

【0011】

有機ELパネル10は、ガラス板等の光透過性絶縁基板8上にマトリクス状に配列され表示領域11を構成した $m \times n$ 個の表示画素PX、表示画素の行毎に接続されている。それとともにそれぞれ独立して n 本ずつ設けられた書込制御線SG(1~ n)および発光制御線BG(1~ n)と、表示画素の列毎にそれぞれ接続された m 本の信号線X(1~ m)を有し、さらに書込制御線SG(1~ n)および発光制御線BG(1~ n)を表示画素の行毎に順次駆動する走査線駆動回路14、および複数の信号線X(1~ m)を駆動する信号線駆動回路15を備えている。

【0012】

図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14および信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14および信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。

20

【0013】

信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Data1~Datamをアナログ形式に変換し電流信号として複数の信号線X(1~ m)に並列的に供給する。走査線駆動回路14は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに2種類の制御信号、すなわち、制御信号Sa、制御信号Sbを供給する。これにより、各書込制御線SG(1~ n)、発光制御線BG(1~ n)には、それぞれ制御信号Sa、制御信号Sbが供給され、SST、TCTおよびBCTが駆動される。

30

【0014】

一方、各表示画素PXは、表示素子として、自己発光素子である有機EL素子16、およびこの有機EL素子に駆動電流を供給する画素回路18を有している。

図2に表示画素PXの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、薄膜トランジスタSST(以下、SSTと称す)、薄膜トランジスタDRT(以下、DRTと称す)、薄膜トランジスタTCT(以下、TCTと称す)、薄膜トランジスタBCT(以下、BCTと称す)、および保持容量Csを備えている。

40

SST、DRT、TCT、BCTは、同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。

【0015】

DRT、BCT、および有機EL素子16は、高電位電源線Vddと低電位電源線Vssとの間で直列に接続されている。DRTのソースは高電位電源線Vddに接続されている。有機EL素子16は、一方の電極、ここでは陰極が低電位電源線Vssに接続されている。BCTは、ソースがDRTのドレインに、ドレインが有機EL素子16の陽極にそ

50

れぞれ接続され、更に、ゲートが発光制御線 B G に接続されている。高電位電源線 V d d と低電位電源線 V s s は、例えば + 5 V および - 5 . 5 V の電位にそれぞれ設定される。

【 0 0 1 6 】

D R T は、映像信号に応じた信号電流を有機 E L 素子 1 6 に出力する。B C T は、発光制御線 B G からの制御信号によりオン（導通状態）、オフ（非導通状態）制御され、D R T と有機 E L 素子 1 6 との接続、非接続を制御する。

【 0 0 1 7 】

保持容量 C s は、D R T のソース、ゲート間に接続され、映像信号により決定される D R T のゲート制御電位を保持する。保持容量 C s は互いに平行に対向した一対の平板状の電極を有し、ここでは、D R T のゲート電極膜と、ポリシリコン層とにより平行平板容量 10

【 0 0 1 8 】

S S T は、対応する信号線 X と D R T のドレインとの間に接続され、そのゲートは書込制御線 S G に接続されている。S S T は、書込制御線 S G から供給される制御信号に応答してオン（導通状態）、オフ（非導通状態）制御され、対応信号線 X から映像信号を取り込む。

【 0 0 1 9 】

T C T は、D R T のドレイン、ゲート間に接続され、そのゲートが書込制御線 S G に接続されている。T C T は、書込制御線 S G からの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、D R T のゲート、ドレイン間の接続、非接続を制御する。 20

【 0 0 2 0 】

本実施形態において、画素回路 1 8 を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。

【 0 0 2 1 】

次に、図 2 を参照しつつ、画素回路の動作について説明する。

映像信号電流の書込時においては、走査線駆動回路 1 4 は、発光制御線 B G にオフ電位を設定して B C T を非導通状態とし、書込制御線 S G にオン電位を設定して S S T と T C T を導通状態とする。そして信号線駆動回路 1 5 が、映像信号線 X より映像信号電流を流 30

し、D R T のゲートソース間電圧を保持可能な保持容量 C s に書き込む。これによって、D R T のゲート電位はこの電流量に応じた電位に設定される。

映像表示時においては、走査線駆動回路 1 4 は、書込制御線 S G にオフ電位を設定して S S T と T C T を非導通状態とすることによって、画素回路 1 8 と映像信号線 X とを切り離すが、書き込まれた映像電流に対応した D R T のゲート電位は、保持容量 C s によって保持されている。

次に走査線駆動回路 1 4 は、発光制御線 B G にオン電位を設定して B C T を導通状態とする。そうすると、D R T のゲートソース間電圧に対応した発光電流が有機 E L 素子 1 6 に流れ、有機 E L 素子 1 6 は、発光電流に対応した輝度で発光する。

【 0 0 2 2 】

40

図 3 は、D R T および有機 E L 素子 1 6 の構造を示す断面図である。図 3 を参照して、D R T の構成を詳細に説明する。

【 0 0 2 3 】

D R T を構成した P チャネル型の薄膜トランジスタは、絶縁基板 8 上に形成されたポリシリコンからなる半導体層 5 0 を備え、この半導体層はソース領域 5 0 a、ドレイン領域 5 0 b、およびソース、ドレイン領域間に位置したチャネル領域 5 0 c を有している。半導体層 5 0 に重ねてゲート絶縁膜 5 2 が形成され、このゲート絶縁膜上にゲート電極 G が設けられチャネル領域 5 0 c と対向している。ゲート電極 G に重ねて層間絶縁膜 5 4 が形成され、この層間絶縁膜上にソース電極（ソース）S およびドレイン電極（ドレイン）D が設けられている。

50

ソース電極 S およびドレイン電極 D は、それぞれ層間絶縁膜 54 およびゲート絶縁膜 52 に貫通形成されたコンタクトを介して半導体層 50 のソース領域 50a およびドレイン領域 50b にそれぞれ接続されている。DRT のドレイン電極 D は、層間絶縁膜 54 上に形成された配線を介して BCT に接続されている。なお、画素スイッチ 20、スイッチ 24、BCT を構成する各薄膜トランジスタも上記と同一の構造に形成されている。

【0024】

層間絶縁膜 54 上には映像信号配線 X を含む複数の配線が設けられている。また、層間絶縁膜 54 上にはソース電極 S、ドレイン電極 D、配線を覆って保護膜 56 が形成されている。保護膜 56 上には、親水膜 58、隔壁膜 60 が順に積層されている。

【0025】

有機 EL 素子 16 は、ルミネセンス性有機化合物を含む有機発光層 64 を陽極 62 および陰極 66 間に挟持した構造を有している。陽極 62 は、ITO (インジウム・ティン・オキサイド) 等の透明電極材料から形成され、保護膜 56 上に設けられている。親水膜 58 および隔壁膜 60 の内、陽極 62 と対応した部分はエッチングにより除去されている。そして、陽極 62 上に陽極バッファ層 63 および有機発光層 64 が形成され、更に、有機発光層 64 および隔壁膜 60 に重ねてバリウム・アルミ合金から成る陰極 66 が積層されている。

【0026】

このような構造の有機 EL 素子 16 では、陽極 62 から注入されたホールと、陰極 66 から注入された電子とが有機発光層 64 の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層 64 から透明な陽極 62 および絶縁基板 8 を介して外部へ放出される。

【0027】

ここで、陽極 62 を BCT および P チャネル型の DRT を介して高電位電源線 Vdd に接続し、陰極 66 を低電位電源線 Vss に接続する場合について説明したが、陰極 66 を BCT のドレインを介して DRT のドレインに、陽極 62 を低電位電源線 Vss に接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極 66 を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。

【0028】

続いて、DRT、BCT 及び有機 EL 素子の IV (電流 - 電圧) 特性について説明する。

図 4 は、DRT、BCT 及び有機 EL 素子の IV 特性をまとめて示す概念図である。

図 4 の縦軸は DRT、BCT、有機 EL 素子 16 に流れる電流を表し、横軸は DRT のソース - ドレイン間の印加電圧 Vds、BCT のソース - ドレイン間の印加電圧 V'ds、有機 EL 素子 16 の陰極と陽極間の印加電圧を表している。そして、実線は DRT の IV 特性曲線 70、粗い点線は BCT の IV 特性曲線 71、細い点線は有機 EL 素子 16 の IV 特性曲線 72 を表している。

【0029】

なお、3つの特性を一つの図面で表現するため、横軸の原点位置は低電位電源線 Vss の電位を表し、グラフの右端の位置は高電位電源線 Vdd の電位を表している。従って、有機 EL 素子 16 の IV 特性曲線 72 では、印加電圧が増加 (右方向に移動) するにつれて発光電流が増加することを表している。一方、DRT の IV 特性曲線 70、BCT の IV 特性曲線 71 では、印加電圧が増加 (左方向に移動) するにつれて、ドレイン電流が増加することを表している。

【0030】

映像信号電流の書込時においては、上述のように信号線駆動回路 15 が、映像信号線 X より映像信号電流を流し、DRT のゲート - ソース間電圧を保持可能な保持容量 Cs に書き込む。これによって、DRT のゲート電位はこの映像信号電流量に応じた電位に設定される。このとき、DRT の IV 特性は DRT のゲート電位によって定められ、図 4 の特性

10

20

30

40

50

曲線 70 が D R T のゲート電位によって定められた I V 特性を表している。また、このときのソース - ドレイン間の印加電圧 V_{ds} に対応する位置を書き込み動作点として示している。

【 0 0 3 1 】

映像表示時においては、上述のように走査線駆動回路 14 は、発光制御線 B G にオン電位を設定して B C T を導通状態とする。そうすると、高電位電源線 V_{dd} と低電位電源線 V_{ss} との間で、D R T、B C T、有機 E L 素子 16 が接続された回路が構成され、D R T のソース - ドレイン間電圧 V_{ds} が変化する。その結果、D R T の新たなドレイン電位は、特性曲線 70 の D R T の動作点として示した位置になる。従って、この D R T の動作点に対応する電流が D R T のソース - ドレイン電流 I_{ds} となる。

10

一方、B C T のソース - ドレイン間には、電圧 V'_{ds} が発生する。但し、B C T のソース - ドレイン間に流れる電流 I'_{ds} は D R T のソース - ドレイン電流 I_{ds} と等しい。従って、B C T の動作点は、D R T の動作点を X 軸に平行な直線上で、B C T のソース - ドレイン電圧 V'_{ds} だけ離れた位置に存在する。この B C T の動作点は、また B C T の I V 特性曲線 71 上の点である。

更に、B C T のドレイン電位は有機 E L 素子 16 の陽極の電位と等しく、有機 E L 素子 16 に流れる発光電流 I_{el} は D R T のソース - ドレイン電流 I_{ds} と等しい。従って、有機 E L 素子 16 の動作点は B C T の動作点と一致する。そして、有機 E L 素子 16 の動作点は、また有機 E L 素子 16 の I V 特性曲線 72 上の点である。

20

【 0 0 3 2 】

次に、従来の画素回路での階調表示不良について説明する。

図 5 は、画素回路において白表示を行う際の各部の電位を示す図である。

D R T のゲート電位が 1.5 V であるとき、B C T のオン電位を - 9 V で動作させた。このときの B C T のソース電位は 1.4 V であり、ドレイン電位は 1.1 V であった。なお、B C T の閾値電圧 V_{th} は - 1.9 V である。

このとき、式 (1) に示す関係が成立することより、B C T は線形領域で動作している。

【 0 0 3 3 】

$$V_{ds} = -0.3 \text{ V} > V_{gs} - V_{th} = -8.5 \text{ V} \quad \cdots \text{式 (1)}$$

図 6 は、画素回路において黒表示を行う際の各部の電位を示す図である。

30

D R T のゲート電位が 2.9 V であるとき、B C T のオン電位を - 9 V で動作させた。このときの B C T のソース電位は - 2.4 V であり、ドレイン電位は - 2.5 V であった。なお、B C T の閾値電圧 V_{th} は - 1.9 V である。

このとき、式 (2) に示す関係が成立することより、B C T は線形領域で動作している。

【 0 0 3 4 】

$$V_{ds} = -0.1 \text{ V} > V_{gs} - V_{th} = -4.7 \text{ V} \quad \cdots \text{式 (2)}$$

図 7 は、図 5、図 6 で説明した画素回路における D R T、B C T 及び有機 E L 素子の I V 特性をまとめて示す概念図である。

図 7 の I V 特性曲線 35、I V 特性曲線 36 は、それぞれ白表示における D R T、B C T の特性曲線を示している。また、I V 特性曲線 38、I V 特性曲線 39 は、それぞれ黒表示における D R T、B C T の特性曲線を示している。I V 特性曲線 37 は、有機 E L 素子 16 の特性曲線を示している。

40

【 0 0 3 5 】

白表示時では、白の書き込み動作点と発光動作点は共に D R T の I V 特性の飽和領域に存在し、両動作点において流れる電流はほぼ同一であることがわかる。このことは、書き込み時に予定した発光電流を表示時において有機 E L 素子 16 に流すことができることを示している。

一方、黒表示時では、黒の書き込み動作点と発光動作点において流れる電流は異なっている。これは、D R T の I V 特性には、電流が急激に増加するキック領域が存在し、黒の

50

発光動作点が、このキंक領域に属していることが原因である。このことは、書込み時に予定した電流よりも大きな電流が表示時において有機EL素子16に流れ、従って、黒輝度が浮いて表示されることを示している。

【0036】

本願発明者は、この階調表示精度不良について検討を重ねた。

上述のように、DRT、BCT及び有機EL素子16のIV特性のバランスによって発光電流が決定される。ところで、DRTと有機EL素子16については、直接的に導通状態を操作することは困難である。しかし、BCTについては、ゲート電位を設定することで、導通状態を操作することは可能であると考えられる。即ち、BCTのゲート電位を操作することで発光電流を調整できると考えられる。

10

本願発明者は、この技術思想に基づいてBCTのゲート電位とIV特性との関係について調査を重ね、階調再現精度を高くすることのできる条件を明らかにした。

【0037】

図8は、BCTのゲート電位を変更した画素回路において白表示を行う際の各部の電位を示す図である。

DRTのゲート電位が1.5Vであるとき、BCTのオン電位を0Vで動作させた。このときのBCTのソース電位は3.9Vであり、ドレイン電位は1.1Vであった。なお、BCTの閾値電圧 V_{th} は-1.9Vである。

このとき、式(3)に示す関係が成立することより、BCTは飽和領域で動作している。

20

【0038】

$$V_{ds} = -2.8V < V_{gs} - V_{th} = -2.0V \quad \cdots \text{式(3)}$$

図9は、BCTのゲート電位を変更した画素回路において黒表示を行う際の各部の電位を示す図である。

DRTのゲート電位が2.9Vであるとき、BCTのオン電位を0Vで動作させた。このときのBCTのソース電位は1.9Vであり、ドレイン電位は-2.5Vであった。なお、BCTの閾値電圧 V_{th} は-1.9Vである。

このとき、式(4)に示す関係が成立することより、BCTは飽和領域で動作している。

【0039】

$$V_{ds} = -4.4V < V_{gs} - V_{th} = 0V \quad \cdots \text{式(4)}$$

図10は、図8、図9で説明した画素回路におけるDRT、BCT及び有機EL素子のIV特性をまとめて示す概念図である。

30

図10のIV特性曲線41、IV特性曲線42は、それぞれ白表示におけるDRT、BCTの特性曲線を示している。また、IV特性曲線45、IV特性曲線46は、それぞれ黒表示におけるDRT、BCTの特性曲線を示している。IV特性曲線43は、有機EL素子16の特性曲線を示している。

【0040】

白表示時では、白の書き込み動作点はDRTのIV特性の飽和領域に存在しているが、発光動作点は飽和領域から外れている。この結果、両動作点において流れる電流には相違が生じている。このことは、書込み時に予定した発光電流よりも小さな電流が表示時において有機EL素子16に流れ、従って、白輝度が低下して表示されることを示している。この原因は、BCTが飽和領域で動作しているため流せる電流に制限が設けられたことによる。

40

【0041】

一方、黒表示時では、黒の書き込み動作点と発光動作点において流れる電流の差は小さい。このことは、書込み時に予定した電流とほぼ同一の電流が表示時において有機EL素子16に流れ、従って、書込み時に予定した発光電流を表示時において有機EL素子16に流すことができることを示している。この理由は、BCTが飽和領域で動作しているため、黒の発光動作点がキंक領域に位置しないためである。

50

【 0 0 4 2 】

即ち、B C Tを飽和領域で動作させるように、B C Tのゲート電位を設定することにより、黒表示での階調再現精度を高めることができる。ただし、この例では、逆に白表示での階調再現精度が低下している。

【 0 0 4 3 】

図 1 1 は、B C Tのゲート電位を変更した画素回路において白表示を行う際の各部の電位を示す図である。

D R Tのゲート電位が 1 . 5 V であるとき、B C Tのオン電位を - 4 V で動作させた。このときのB C Tのソース電位は 1 . 7 V であり、ドレイン電位は 1 . 1 V であった。なお、B C Tの閾値電圧 V_{th} は - 1 . 9 V である。

このとき、式 (5) に示す関係が成立することより、B C Tは線形領域で動作している。

【 0 0 4 4 】

$$V_{ds} = -0.6 \text{ V} > V_{gs} - V_{th} = -3.8 \text{ V} \quad \cdots \text{式 (5)}$$

図 1 2 は、B C Tのゲート電位を変更した画素回路において黒表示を行う際の各部の電位を示す図である。

D R Tのゲート電位が 2 . 9 V であるとき、B C Tのオン電位を - 4 V で動作させた。このときのB C Tのソース電位は - 2 . 1 V であり、ドレイン電位は - 2 . 5 V であった。なお、B C Tの閾値電圧 V_{th} は - 1 . 9 V である。

このとき、式 (6) に示す関係が成立することより、B C Tは飽和領域で動作している。

【 0 0 4 5 】

$$V_{ds} = -0.4 \text{ V} < V_{gs} - V_{th} = 0 \text{ V} \quad \cdots \text{式 (6)}$$

図 1 3 は、図 1 1、図 1 2 で説明した画素回路におけるD R T、B C T及び有機E L素子のI V特性をまとめて示す概念図である。

図 1 3 のI V特性曲線 3 0、I V特性曲線 3 1は、それぞれ白表示におけるD R T、B C Tの特性曲線を示している。また、I V特性曲線 3 3、I V特性曲線 3 4は、それぞれ黒表示におけるD R T、B C Tの特性曲線を示している。I V特性曲線 3 2は、有機E L素子 1 6の特性曲線を示している。

【 0 0 4 6 】

白表示時では、白の書き込み動作点と発光動作点は共にD R TのI V特性の飽和領域に存在し、両動作点において流れる電流はほぼ同一であることがわかる。このことは、書き込み時に予定した発光電流を表示時において有機E L素子 1 6に流すことができることを示している。

一方、黒表示時でも、黒の書き込み動作点と発光動作点において流れる電流の差は小さい。このことは、書き込み時に予定した電流とほぼ同一の電流が表示時において有機E L素子 1 6に流れ、従って、書き込み時に予定した発光電流を表示時において有機E L素子 1 6に流すことができることを示している。この理由は、B C Tが飽和領域で動作しているため、黒の発光動作点がキंक領域に位置しないためである。

【 0 0 4 7 】

以上説明したように、発光電流が最高階調に対応する電流の場合はB C Tを線形領域で動作させ、発光電流が最低階調に対応する電流の場合はB C Tを飽和領域で動作させるように、B C Tのゲート電位を設定することにより、白輝度の低下を伴うことなく、黒輝度の浮きを抑制することができる。なお、いずれの場合についてもD R Tは飽和領域で動作させている。

【 0 0 4 8 】

その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さ

10

20

30

40

50

らに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

【 0 0 4 9 】

前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではPチャネル型で構成する場合について説明したが、これに限定されず、全てをNチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、スイッチをNチャネル型の薄膜トランジスタ、駆動トランジスタおよび出力スイッチをPチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。

【 0 0 5 0 】

更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な発光素子を適用可能である。

【図面の簡単な説明】

【 0 0 5 1 】

【図 1】本発明の実施形態に係る有機EL表示装置の構成を示す回路図。

【図 2】上記有機EL表示装置における表示画素の等価回路を示す図。

【図 3】DRTおよび有機EL素子の構造を示す断面図。

【図 4】DRT、BCT及び有機EL素子のIV特性をまとめて示す図。

【図 5】画素回路において白表示を行う際の各部の電位を示す図。

【図 6】画素回路において黒表示を行う際の各部の電位を示す図。

【図 7】上図で説明した画素回路におけるDRT、BCT及び有機EL素子のIV特性をまとめて示す概念図。

【図 8】BCTのゲート電位を変更した画素回路において白表示を行う際の各部の電位を示す図。

【図 9】BCTのゲート電位を変更した画素回路において黒表示を行う際の各部の電位を示す図。

【図 10】上図で説明した画素回路におけるDRT、BCT及び有機EL素子のIV特性をまとめて示す概念図。

【図 11】BCTのゲート電位を変更した画素回路において白表示を行う際の各部の電位を示す図。

【図 12】BCTのゲート電位を変更した画素回路において黒表示を行う際の各部の電位を示す図。

【図 13】上図で説明した画素回路におけるDRT、BCT及び有機EL素子のIV特性をまとめて示す概念図。

【符号の説明】

【 0 0 5 2 】

1 2 ... コントローラ、1 4 ... 走査線駆動回路、1 5 ... 信号線駆動回路、1 6 ... 有機EL素子、1 8 ... 画素回路、3 0 ... DRTのIV特性曲線、3 1 ... BCTのIV特性曲線、3 2 ... 有機ELのIV特性曲線、3 3 ... DRTのIV特性曲線、3 4 ... BCTのIV特性曲線、5 0 a ... ソース、5 0 b ... ドレイン、5 0 c ... ゲート、SST ... 画素スイッチ、DRT ... 駆動トランジスタ、TCT ... スイッチ、BCT ... 出力スイッチ、BG ... 発光制御線、SG ... 書込制御線、CG ... キャンセル制御線、Iel ... 発光電流、Vds ... DRTのソースドレイン間電圧、V'ds ... BCTのソースドレイン間電圧、PX ... 表示画素、Vdd ... 高電位電源線、Vss ... 低電位電源線、X ... 映像信号線。


10

20


30

40


【図 1】




【図 2】



【図 3】




【図 4】




【図 5】

図 5




【図 6】

図 6




【図 7】

図 7




【図 8】

図 8




【図 9】

図 9




【図 10】

図 10




【図 11】

図 11




【図 12】

図 12



【図 13】

図 13



フロントページの続き

(74)代理人 100109830

弁理士 福原 淑弘

(74)代理人 100084618

弁理士 村松 貞男

(74)代理人 100092196

弁理士 橋本 良郎

(72)発明者 渋谷 誠

東京都港区港南四丁目 1 番 8 号 東芝松下ディスプレイテクノロジー株式会社内

F ターム(参考) 3K107 AA01 BB01 CC31 EE03 HH04 HH05

5C080 AA06 BB05 DD01 EE29 JJ02 JJ03 JJ05 JJ06 KK02 KK07

KK43

专利名称(译)	有源矩阵显示		
公开(公告)号	JP2007316512A	公开(公告)日	2007-12-06
申请号	JP2006148184	申请日	2006-05-29
[标]申请(专利权)人(译)	东芝松下显示技术股份有限公司		
申请(专利权)人(译)	东芝松下显示技术有限公司		
[标]发明人	渋沢 誠		
发明人	渋沢 誠		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.641.P H05B33/14.A G09G3/20.641.D G09G3/325 G09G3/3266 G09G3/3275 G09G3/3283		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC31 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD01 5C080/EE29 5C080/JJ02 5C080/JJ03 5C080/JJ05 5C080/JJ06 5C080/KK02 5C080/KK07 5C080/KK43 5C380/AA01 5C380/AB06 5C380/AB12 5C380/AB22 5C380/AB23 5C380/AC07 5C380/AC08 5C380/AC12 5C380/BA45 5C380/BB23 5C380/CA04 5C380/CA08 5C380/CA13 5C380/CB01 5C380/CB17 5C380/CC13 5C380/CC26 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC39 5C380/CC52 5C380/CC63 5C380/CD014 5C380/DA02 5C380/DA06 5C380/HA03 5C380/HA05		
代理人(译)	河野 哲 中村 诚		
外部链接	Espacenet		

摘要(译)

提供一种有源矩阵型显示装置，该有源矩阵型显示装置能够通过设置像素电路的IV特性来增强灰度再现精度。排列成矩阵的多个像素单元PX，连接到像素单元的每一列的多条视频信号线X，以及连接到像素单元的每一行的多条控制信号线。每个像素部分设置有SG和BG，并且每个像素部分连接在低电势电源线和高电势电源线之间，并且显示元件EL连接在高电势电源线和显示元件之间，并被提供给显示元件。用于控制发光电流 I_{el} 的驱动晶体管DRT，连接在DRT的漏极和显示元件之间的输出开关BCT，DRT的栅极以及连接在源极之间的存储电容器Cs，当发射电流是对应于最高灰度的电流时，BCT在线性区域中操作，而DRT在饱和区域中操作，并且当发射电流是对应于最低灰度的电流时，BCT处于饱和状态。Area，一种有源矩阵显示设备，其中DRT在线性区域中运行。[选择图]图13

