

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-75304
(P2019-75304A)

(43) 公開日 令和1年5月16日(2019.5.16)

(51) Int.Cl.	F I	テーマコード (参考)
H05B 33/06 (2006.01)	H05B 33/06	3K107
G09G 3/3233 (2016.01)	G09G 3/3233	5C080
G09G 3/20 (2006.01)	G09G 3/20 612D	5C094
G09F 9/30 (2006.01)	G09G 3/20 642P	5C380
H01L 51/50 (2006.01)	G09G 3/20 670A	

審査請求 未請求 請求項の数 6 O L (全 17 頁) 最終頁に続く

(21) 出願番号 特願2017-201158 (P2017-201158)
(22) 出願日 平成29年10月17日 (2017.10.17)

(71) 出願人 514188173
株式会社 J O L E D
東京都千代田区神田錦町三丁目2 3 番地
(74) 代理人 100189430
弁理士 吉川 修一
(74) 代理人 100190805
弁理士 傍島 正朗
(72) 発明者 園田 謙二
東京都千代田区神田錦町三丁目2 3 番地
株式会社 J O L E D 内
(72) 発明者 松井 雅史
東京都千代田区神田錦町三丁目2 3 番地
株式会社 J O L E D 内

最終頁に続く


(54) 【発明の名称】 表示パネル及び表示装置

(57) 【要約】

【課題】有機 E L 素子を用いる表示パネルであって、有機 E L 素子の電極を形成する導電層の電位を測定できる表示パネルなどを提供する。

【解決手段】表示パネル 1 0 は、コンタクト領域 1 6 を備え、コンタクト領域 1 6 は、有機 E L 素子 1 4 0 の一方の電極を形成する上方導電層 3 0 と、上方導電層 3 0 の下方に配置される下方導電層 6 0 と、上方導電層 3 0 と下方導電層 6 0 との間に配置される中間層 4 0 と、下方導電層 6 0 と中間層 4 0 との間に配置される絶縁層 5 0 とを有し、中間層 4 0 は、上方導電層 3 0 と導通する導電性の第一領域 4 1 及び第二領域 4 2 と、第一領域 4 1 及び第二領域 4 2 を分離する絶縁性の分離領域 4 3 とを含み、下方導電層 6 0 は、第一コンタクトホール 5 1 を介して第一領域 4 1 と導通する第一配線 6 1 と、第二コンタクトホール 5 2 を介して第二領域 4 2 と導通する第二配線 6 2 とを含む。

【選択図】 図 5 C



【特許請求の範囲】

【請求項 1】

各々が有機 E L (E l e c t r o L u m i n e s c e n c e) 素子を含む複数の画素を有する表示領域と、

前記表示領域の外側に配置されるコンタクト領域とを備え、

前記コンタクト領域は、

前記有機 E L 素子の一方の電極を形成する上方導電層と、

前記上方導電層の下方に配置される下方導電層と、

前記上方導電層と前記下方導電層との間に配置される中間層と、

前記下方導電層と前記中間層との間に配置される絶縁層とを有し、

10

前記絶縁層は、第一コンタクトホール及び第二コンタクトホールを有し、

前記中間層は、前記上方導電層と導通する導電性の第一領域及び第二領域と、前記第一領域及び前記第二領域を分離する絶縁性の分離領域とを含み、

前記下方導電層は、前記第一コンタクトホールを介して前記第一領域と導通する第一配線と、前記第二コンタクトホールを介して前記第二領域と導通する第二配線とを含む表示パネル。

【請求項 2】

前記絶縁層は、第三コンタクトホールをさらに有し、

前記下方導電層は、前記第三コンタクトホールを介して前記第一領域と導通する第三配線をさらに含む

20

請求項 1 に記載の表示パネル。

【請求項 3】

前記中間層の平面視において、前記第一領域は、前記第二領域を包囲する

請求項 1 又は 2 に記載の表示パネル。

【請求項 4】

前記第一配線に接続される第一パッドと、

前記第二配線に接続される第二パッドとをさらに備える

請求項 1 ~ 3 のいずれか 1 項に記載の表示パネル。

【請求項 5】

請求項 1 ~ 4 のいずれか 1 項に記載の表示パネルを備える

30

表示装置。

【請求項 6】

前記第一配線に接続され、前記第一配線に電圧を印加するレギュレータと、

前記第二配線に接続され、前記第二配線の電位を測定する電位モニタと、

前記電位モニタによって測定された前記第二配線の電位に基づいて、前記レギュレータが前記第一配線に印加する電圧を制御する制御回路とをさらに備える

請求項 5 に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

40

本開示は、有機 E L (E l e c t r o L u m i n e s c e n c e) 素子を用いる表示パネル及び表示装置に関する。

【背景技術】

【0002】

従来、有機 E L 素子を用いる表示装置が開発されている。このような表示装置においては、有機 E L 素子のアノード及びカソードの間に電圧を印加することによって、有機 E L 素子を発光させる。有機 E L 素子のカソードには、配線を介してカソード電圧を印加するための電源が接続されている。ここで、電源からカソードまでの配線には、例えば、端子部などにおいて二つの導体を接触させる接触部があるため、当該接触部において接触抵抗が存在する。接触部において接触不良がある場合、接触部における接触抵抗が増大し、所

50

望の電位をカソードに印加できない。このため、有機EL素子を所望の輝度で発光させることができない。また、接触部において接触抵抗が高い場合、画素の駆動方法によっては、クロストークといった画品位悪化の原因となり得る。

【0003】

そこで、電源から表示パネルまでの間に存在する接触抵抗を測定できる表示装置が提案されている（例えば、特許文献1）。特許文献1に開示された表示装置においては、電源から表示パネルまでの配線に存在する接触抵抗を測定し、接触抵抗に応じた電位を配線に印加することで、所望の輝度で有機EL素子を発光させようとしている。

【先行技術文献】

【特許文献】

10

【0004】

【特許文献1】特開2011-169992号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献1に開示された表示装置では、表示パネルに設けられた端子の電位をカソード電位として測定し、測定された電位に基づいてカソードまでの接触抵抗を測定している。しかしながら、当該端子からカソードを形成する導電層までの間には、一般に一つ以上の接触部が存在する。このため、特許文献1に開示された表示装置においては、表示パネル内における接触抵抗を測定できない。つまり、特許文献1に開示された表示装置においては、カソードを形成する導電層そのものの電位を測定することができないため、当該導電層から表示パネルの端子までの間に存在する接触抵抗を測定できない。

20

【0006】

本開示は、上記の課題に鑑みてなされたものであり、有機EL素子を用いる表示パネルであって、有機EL素子の電極を形成する導電層の電位を測定できる表示パネル及びそれを備える表示装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本開示の一態様に係る表示パネルは、各々が有機EL素子を含む複数の画素を有する表示領域と、前記表示領域の外側に配置されるコンタクト領域とを備え、前記コンタクト領域は、前記有機EL素子の一方の電極を形成する上方導電層と、前記上方導電層の下方に配置される下方導電層と、前記上方導電層と前記下方導電層との間に配置される中間層と、前記下方導電層と前記中間層との間に配置される絶縁層とを有し、前記絶縁層は、第一コンタクトホール及び第二コンタクトホールを有し、前記中間層は、前記上方導電層と導通する導電性の第一領域及び第二領域と、前記第一領域及び前記第二領域を分離する絶縁性の分離領域とを含み、前記下方導電層は、前記第一コンタクトホールを介して前記第一領域と導通する第一配線と、前記第二コンタクトホールを介して前記第二領域と導通する第二配線とを含む。

30

【0008】

また、上記目的を達成するために、本開示の一態様に係る表示装置は、上記表示パネルを備える。

40

【発明の効果】

【0009】

本開示によれば、有機EL素子を用いる表示パネルであって、有機EL素子の電極を形成する導電層の電位を測定できる表示パネル及びそれを備える表示装置を提供できる。

【図面の簡単な説明】

【0010】

【図1A】図1Aは、実施の形態1に係る表示パネルの全体構成を示す模式的な平面図である。

【図1B】図1Bは、実施の形態1の変形例に係る表示パネルの全体構成を示す模式的な

50

平面図である。

【図 2】図 2 は、実施の形態 1 に係る表示領域の構成の一例を示す模式的な断面図である。

【図 3】図 3 は、実施の形態 1 に係る表示領域のピクセルバンクの一例を示す斜視図である。

【図 4】図 4 は、実施の形態 1 に係る表示パネルにおける画素回路の構成の一例を示す電気回路図である。

【図 5 A】図 5 A は、実施の形態 1 に係る表示パネルのコンタクト領域の構成を示す模式的な平面図である。

【図 5 B】図 5 B は、実施の形態 1 に係る表示パネルのコンタクト領域の構成を示す第一の模式的な断面図である。

【図 5 C】図 5 C は、実施の形態 1 に係る表示パネルのコンタクト領域の構成を示す第二の模式的な断面図である。

【図 5 D】図 5 D は、実施の形態 1 に係る表示パネルのコンタクト領域の構成を示す第三の模式的な断面図である。

【図 5 E】図 5 E は、実施の形態 1 に係る表示パネルのコンタクト領域の構成を示す第四の模式的な断面図である。

【図 6 A】図 6 A は、比較例のコンタクト領域の構成を示す模式的な平面図である。

【図 6 B】図 6 B は、比較例のコンタクト領域の構成を示す第一の模式的な断面図である。

【図 6 C】図 6 C は、比較例のコンタクト領域の構成を示す第二の模式的な断面図である。

【図 6 D】図 6 D は、比較例のコンタクト領域の構成を示す第三の模式的な断面図である。

【図 7】図 7 は、実施の形態 1 に係るコンタクト領域における等価回路を示す回路図である。

【図 8】図 8 は、実施の形態 2 に係る表示装置の機能構成を示すブロック図である。

【発明を実施するための形態】

【0011】

以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0012】

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

【0013】

また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

【0014】

また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、2つの構成要素が互いに間隔をあけて配置されて2つの構成要素の間に別の構成要素が存在する場合のみならず、2つの構成要素が互いに接する状態で配置される場合にも適用される。

10

20

30

40

50

【 0 0 1 5 】

(実施の形態 1)

[1 - 1 . 表示パネルの全体構成]

実施の形態 1 に係る表示パネルの全体構成について図面を用いて説明する。図 1 A は、本実施の形態に係る表示パネル 1 0 の全体構成を示す模式的な平面図である。図 1 B は、本実施の形態の変形例に係る表示パネル 1 0 a の全体構成を示す模式的な平面図である。

【 0 0 1 6 】

本実施の形態に係る表示パネル 1 0 は、有機 E L 素子を用いる表示パネルである。表示パネル 1 0 は、図 1 A に示されるように、表示領域 1 2 と、コンタクト領域 1 6 とを備える。本実施の形態では、表示パネル 1 0 は、さらに、パッド配置領域 7 0 と、ゲート駆動回路領域 8 0 と、絶縁領域 1 4 とを備える。表示パネル 1 0 は、ガラス基板などからなる基板 2 0 を備え、基板 2 0 と、基板 2 0 上に形成された回路などによって上記各領域が形成される。

10

【 0 0 1 7 】

[1 - 2 . 表示領域]

以下、表示領域 1 2 について図面を用いて説明する。図 2 は、本実施の形態に係る表示領域 1 2 の構成の一例を示す模式的な断面図である。図 3 は、本実施の形態に係る表示領域 1 2 のピクセルバンクの一例を示す斜視図である。

【 0 0 1 8 】

表示領域 1 2 は、各々が有機 E L 素子を含む複数の画素を有する領域である。図 2 に示されるように、表示領域 1 2 は、T F T 基板 1 2 0 と、有機 E L 素子 1 4 0 との積層構造により構成される。

20

【 0 0 1 9 】

T F T 基板 1 2 0 は、複数の薄膜トランジスタが配置された基板である。T F T 基板 1 2 0 は、基板 2 0 と、基板 2 0 上にマトリクス状に配置された複数の画素 1 3 0 とを備える。各画素 1 3 0 には画素回路 1 3 1 が設けられている。

【 0 0 2 0 】

有機 E L 素子 1 4 0 は、アノード 1 4 1、有機材料からなる発光層である E L 層 1 4 2 及び透明なカソードである上方導電層 3 0 からなる発光素子である。有機 E L 素子 1 4 0 は、複数の画素 1 3 0 のそれぞれに対応して形成されており、各画素 1 3 0 に設けられた画素回路 1 3 1 によって各有機 E L 素子 1 4 0 の発光の制御が行われる。有機 E L 素子 1 4 0 は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜 (平坦化層) の上に形成される。

30

【 0 0 2 1 】

また、有機 E L 素子 1 4 0 は、アノード 1 4 1 と上方導電層 3 0 との間に E L 層 1 4 2 が配置された構成となっている。アノード 1 4 1 と E L 層 1 4 2 との間にはさらに正孔輸送層 (不図示) が積層形成され、E L 層 1 4 2 と上方導電層 3 0 との間にはさらに電子輸送層 (不図示) が積層形成されている。なお、アノード 1 4 1 と上方導電層 3 0 との間には、その他の有機機能層が設けられていてもよい。

【 0 0 2 2 】

各画素 1 3 0 は、それぞれの画素回路 1 3 1 によって駆動制御される。また、T F T 基板 1 2 0 には、画素 1 3 0 の行方向に沿って配置される複数のゲート配線 (走査線) 1 5 0 と、ゲート配線 1 5 0 と交差するように画素 1 3 0 の列方向に沿って配置される複数のソース配線 (信号配線) 1 6 0 と、ソース配線 1 6 0 と平行に配置される複数の電源配線 (図 2 では省略) とが形成されている。各画素 1 3 0 は、例えば、直交するゲート配線 1 5 0 とソース配線 1 6 0 とによって区画されている。

40

【 0 0 2 3 】

ゲート配線 1 5 0 は、各画素回路 1 3 1 に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線 1 6 0 は、各画素回路 1 3 1 に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎

50

に接続されている。電源配線は、各画素回路 131 に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。

【0024】

図3に示すように、表示領域12の各画素130は、3色（赤色、緑色、青色）のサブ画素130R、130G、130Bによって構成されており、これらのサブ画素130R、130G、130Bは、表示面上に複数個マトリクス状に配列されるように形成されている。各サブ画素130R、130G、130Bは、バンク121によって互いに分離されている。

【0025】

バンク121は、ゲート配線150に平行に延びる突条と、ソース配線160に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク121の開口部）の各々とサブ画素130R、130G、130Bの各々が一対一に対応している。なお、本実施の形態において、バンク121はピクセルバンクとしたが、ラインバンクとしても構わない。

10

【0026】

アノード141は、TFT基板120上の層間絶縁膜（平坦化層）上でかつバンク121の開口部内に、サブ画素130R、130G、130B毎に形成されている。同様に、EL層142は、アノード141上でかつバンク121の開口部内に、サブ画素130R、130G、130B毎に形成されている。透明な上方導電層30は、複数のバンク121上で、かつ、全てのEL層142（全てのサブ画素130R、130G、130B）を覆うように、連続的に形成されている。

20

【0027】

さらに、画素回路131は、各サブ画素130R、130G、130B毎に設けられており、各サブ画素130R、130G、130Bと、対応する画素回路131とは、コンタクトホール及び中継電極によって電氣的に接続されている。なお、サブ画素130R、130G、130Bは、EL層142の発光色が異なることを除いて同一の構成である。

【0028】

[1-3. 画素回路]

ここで、画素130における画素回路131の回路構成の一例について、図4を用いて説明する。図4は、本実施の形態に係る表示パネル10における画素回路131の構成の一例を示す電気回路図である。

30

【0029】

図4に示すように、画素回路131は、駆動素子として動作する薄膜トランジスタ132と、スイッチング素子として動作する薄膜トランジスタ133と、対応する画素130に表示するためのデータを記憶するキャパシタ134とで構成される。本実施の形態において、薄膜トランジスタ132は、有機EL素子140を駆動するための駆動トランジスタであり、薄膜トランジスタ133は、画素130を選択するためのスイッチングトランジスタである。

【0030】

薄膜トランジスタ132は、薄膜トランジスタ133のドレイン電極133d及びキャパシタ134の一端に接続されるゲート電極132gと、電源配線170に接続されるドレイン電極132dと、キャパシタ134の他端と有機EL素子140のアノード141とに接続されるソース電極132sと、半導体膜（図示せず）とを備える。この薄膜トランジスタ132は、キャパシタ134が保持しているデータ電圧に対応する電流を電源配線170からソース電極132sを通じて有機EL素子140のアノード141に供給する。これにより、有機EL素子140では、アノード141から上方導電層30へと駆動電流が流れてEL層142が発光する。

40

【0031】

薄膜トランジスタ133は、ゲート配線150に接続されるゲート電極133gと、ソース配線160に接続されるソース電極133sと、キャパシタ134の一端及び薄膜ト

50

ランジスタ 132 のゲート電極 132g に接続されるドレイン電極 133d と、半導体膜（図示せず）とを備える。この薄膜トランジスタ 133 は、接続されたゲート配線 150 及びソース配線 160 に所定の電圧が印加されると、当該ソース配線 160 に印加された電圧がデータ電圧としてキャパシタ 134 に保存される。

【0032】

なお、上記構成の表示領域 12 では、ゲート配線 150 とソース配線 160 との交点に位置する画素 130 毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素 130（各サブ画素 130R、130G、130B）の薄膜トランジスタ 132 及び 133 によって、対応する有機 EL 素子 140 が選択的に発光し、所望の画像が表示される。

【0033】

[1-4. コンタクト領域]

コンタクト領域 16 について説明する。コンタクト領域 16 は、表示領域 12 の外側に配置される領域であって、表示領域 12 に配置された導電層と、他の導電層とを接触させる領域である。本実施の形態では、図 1A に示されるように、コンタクト領域 16 が、長方形の表示領域 12 の外縁の全周に沿って、表示領域 12 の外側に配置されている。なお、コンタクト領域 16 の構成は、これに限定されない。例えば、図 1B に示される本実施の形態の変形例に係る表示パネル 10a のように、二つのコンタクト領域 16 が、長方形の表示領域 12 の外縁のうち二つの長辺に沿ってそれぞれ配置されてもよい。この場合、二つのコンタクト領域 16 は、表示領域 12 を挟んで対向する位置に配置される。本変形例に係る表示パネル 10a のように、二つのコンタクト領域 16 が、ゲート駆動回路領域 80 と重ならない位置に配置されてもよい。なお、図 1A に示される本実施の形態に係る表示パネル 10 と、本実施の形態の変形例に係る表示パネル 10a とは、コンタクト領域 16 の配置構成において相違し、その他の構成において一致する。以下では、これらを代表して、図 1A に示される表示パネル 10 について説明する。

【0034】

コンタクト領域 16 は、一つ以上のモニタ領域 18 を含む。以下、モニタ領域 18 付近におけるコンタクト領域 16 の構成について図面を用いて説明する。図 5A は、本実施の形態に係る表示パネル 10 のコンタクト領域 16 の構成を示す模式的な平面図である。図 5A においては、図 1A の二点鎖線枠 VA の内部が拡大されて示されている。図 5B、図 5C、図 5D 及び図 5E は、本実施の形態に係る表示パネル 10 のコンタクト領域 16 の構成を示す模式的な断面図である。図 5B、図 5C、図 5D 及び図 5E は、それぞれ、図 5A の VB-VB 線、VC-VC 線、VD-VD 線及び VE-VE 線における断面を示す。

【0035】

図 5A ~ 図 5E に示されるように、コンタクト領域 16 は、上方導電層 30 と、中間層 40 と、絶縁層 50 と、下方導電層 60 とを有する。

【0036】

上方導電層 30 は、上述したとおり、有機 EL 素子 140 のカソードを形成する導電層である。上方導電層 30 は、コンタクト領域 16 から、表示領域 12 まで延在する。本実施の形態では、上方導電層 30 は、透光性の導電層であり、例えば、透明な導電材料である酸化インジウム亜鉛 (IZO) などで形成される。

【0037】

下方導電層 60 は、上方導電層 30 の下方に配置される導電層であり、本実施の形態では、図 5A などに示されるように、第一配線 61、第二配線 62 及び第三配線 63 を含む。下方導電層 60 は、基板 20 の上方に形成される。下方導電層 60 は、基板 20 の上面に直接形成されてもよい。

【0038】

中間層 40 は、上方導電層 30 と下方導電層 60 との間に配置される層である。中間層 40 は、図 5A 及び図 5C に示されるように、上方導電層 30 と導通する導電性の第一領

10

20

30

40

50

域 4 1 及び第二領域 4 2 と、第一領域 4 1 及び第二領域 4 2 を分離する絶縁性の分離領域 4 3 とを含む。つまり、第一領域 4 1 と第二領域 4 2 との間には、分離領域 4 3 が配置され、第一領域 4 1 は第二領域 4 2 と接触しない。本実施の形態では、中間層 4 0 の平面視において、第一領域 4 1 は、第二領域 4 2 を包囲する。つまり、第二領域 4 2 は、島状に第一領域 4 1 から分離されており、中間層 4 0 の平面視において第二領域 4 2 の周囲は、分離領域 4 3 に包囲されており、分離領域 4 3 は、第一領域 4 1 に包囲されている。中間層 4 0 の第一領域 4 1 及び第二領域 4 2 は、例えば Al、Ni、Cu 及び La で構成された導電材料などで形成され、分離領域 4 3 は、例えば、SiO₂ で形成される。

【0039】

絶縁層 5 0 は、下方導電層 6 0 と中間層 4 0 との間に配置される絶縁材料で形成される層である。絶縁層 5 0 は、第一コンタクトホール 5 1 及び第二コンタクトホール 5 2 を有する。下方導電層 6 0 の第一配線 6 1 は、図 5 E に示されるように、第一コンタクトホール 5 1 を介して中間層 4 0 の第一領域 4 1 と導通する。下方導電層 6 0 の第二配線 6 2 は、図 5 C に示されるように、第二コンタクトホール 5 2 を介して中間層 4 0 の第二領域 4 2 と導通する。本実施の形態では、絶縁層 5 0 は、さらに第三コンタクトホール 5 3 を有し、下方導電層 6 0 の第三配線 6 3 は、図 5 C に示されるように、第三コンタクトホール 5 3 を介して第一領域 4 1 と導通する。絶縁層 5 0 は、例えば、SiO₂ で形成される。

【0040】

絶縁層 5 0 の第二コンタクトホール 5 2 及び第三コンタクトホール 5 3 は、電位をモニタするためのコンタクトホールであり、図 5 A に示されるように、モニタ領域 1 8 に配置される。

【0041】

[1 - 5 . パッド配置領域]

パッド配置領域 7 0 は、コンタクト領域 1 6 にかから引き出された配線に接続されたパッド状の電極が配置される領域である。本実施の形態では、図 1 A に示されるように、二つのパッド配置領域 7 0 が、それぞれ二つのコンタクト領域 1 6 に隣接する位置に配置される。パッド配置領域 7 0 は、例えば、図 5 A に示されるように、下方導電層 6 0 の第一配線 6 1、第二配線 6 2 及び第三配線 6 3 にそれぞれ対応する第一パッド 7 1、第二パッド 7 2 及び第三パッド 7 3 を有する。

【0042】

本実施の形態に係る表示パネル 1 0 において、上方導電層 3 0 の電位を測定する場合には、図 5 A に示されるように、第一パッド 7 1、第二パッド 7 2 及び第三パッド 7 3 に、それぞれ、電圧源 9 0、第一電位モニタ 9 1 及び第二電位モニタ 9 2 が接続される。

【0043】

[1 - 6 . 絶縁領域]

絶縁領域 1 4 は、コンタクト領域 1 6 と表示領域 1 2 との境界に配置される領域であり、コンタクト領域 1 6 の端部を形成する。絶縁領域 1 4 においては、上方導電層 3 0 と、中間層 4 0 の第一領域 4 1 及び第二領域 4 2 とが絶縁される領域である。例えば、絶縁領域 1 4 において中間層 4 0 を設けなくてもよいし、中間層として、絶縁材料で形成された層が設けられてもよい。

【0044】

[1 - 7 . ゲート駆動回路領域]

ゲート駆動回路領域 8 0 は、表示パネル 1 0 のゲート配線 1 5 0 に供給する信号を生成するゲート駆動回路が配置される領域である。ゲート駆動回路領域 8 0 において、基板 2 0 にゲート駆動回路が直接形成されてもよいし、ゲート駆動回路を構成する集積回路が基板 2 0 に実装されてもよい。

【0045】

本実施の形態では、二つのゲート駆動回路領域 8 0 が、それぞれ長方形状の表示領域 1 2 の外縁のうち二つの短辺に沿って配置されている。ゲート駆動回路領域 8 0 は、長方形状の表示領域 1 2 の外縁のうち二つの長辺に沿って配置されてもよい。この場合、モニタ

10

20

30

40

50

領域 18 が長形状の表示領域 12 の外縁に沿った領域のうち、ゲート駆動回路領域 80 が配置されない領域に配置されればよい。

【0046】

[1-8. 作用及び効果]

本実施の形態に係る表示パネル 10 の作用及び効果について、比較例と比較しながら図面を用いて説明する。図 6A は、比較例のコンタクト領域 16A の構成を示す模式的な平面図である。図 6A には、図 5A と同様に、モニタ領域 18 付近のコンタクト領域 16A が拡大されて示されている。図 6B、図 6C 及び図 6D は、比較例のコンタクト領域 16A の構成を示す模式的な断面図である。図 6B、図 6C 及び図 6D は、それぞれ、図 6A の VIB-VIB 線、VIC-VIC 線及び VID-VID 線における断面を示す。図 7 は、本実施の形態に係るコンタクト領域 16 における等価回路を示す回路図である。図 7 においては、下方導電層 60 の第一配線 61、第二配線 62 及び第三配線 63 にそれぞれ接続される電圧源 90、第一電位モニタ 91 及び第二電位モニタ 92 も併せて示されている。

10

【0047】

図 6A ~ 図 6D に示される比較例に係るコンタクト領域 16A は、下方導電層 60 が第二配線 62 を含まない点、中間層 40 が分離領域 43 を備えない点（つまり、中間層 40 全体が導電層である点）、及び、絶縁層 50 が第二コンタクトホール 52 を有しない点において相違し、その他の点において一致する。

【0048】

まず、比較例に係るコンタクト領域 16A を用いて電位を測定する場合について説明する。図 6A に示されるように、第一パッド 71 を介して第一配線 61 に電圧 V_{cath} を印加し、第三パッド 73 を介して第二電位モニタ 92 によって、第二配線 62 の電位を測定する。この場合に第二電位モニタ 92 によって測定される電位について、図面を用いて説明する。図 6B ~ 図 6D に示されるように、第二電位モニタ 92 に接続される第三配線 63 は、導電性の中間層 40 を介して、上方導電層 30 に接続されているが、第三配線 63 の電位は、上方導電層 30 の電位とは異なる。以下に、第三配線 63 の電位が、上方導電層 30 の電位と異なる理由について説明する。

20

【0049】

まず、図 7 に示される本実施の形態に係るコンタクト領域 16 の等価回路について説明する。図 7 に示されるように、電圧源 90、第一電位モニタ 91 及び第二電位モニタ 92 には、それぞれ第一配線 61、第二配線 62 及び第三配線 63 が接続されている。図 7 に示される抵抗要素 60r は、第一配線 61、第二配線 62 及び第三配線 63 の抵抗成分を示す。図 7 に示される抵抗要素 30r 及び 40r は、それぞれ、上方導電層 30 の抵抗成分、及び、中間層 40 における第一領域 41 の抵抗成分を示す。図 7 に示される抵抗要素 46r は、中間層 40 と、第一配線 61、第二配線 62 及び第三配線 63 との間の接触抵抗成分を示す。図 7 に示される抵抗要素 34r は、上方導電層 30 と、中間層 40 との間の接触抵抗成分を示す。

30

【0050】

なお、比較例のコンタクト領域 16A の等価回路も、図 7 の等価回路と同様に表すことができる。具体的には、比較例のコンタクト領域 16A の等価回路は、図 7 のノード X から第一電位モニタ 91 までの経路を取り除いた回路で表すことができる。

40

【0051】

図 7 に示されるように、本実施の形態及び比較例の各コンタクト領域において、中間層 40 と上方導電層 30 との間には、無視できない大きさの接触抵抗が存在する。また、電位をモニタする際には、第一配線 61 に電圧源 90 によって電圧 V_{cath} が印加されることで、表示領域 12 と電圧源 90 との間に電流が流れる。これに伴い、上記接触抵抗に相当する抵抗要素 34r にも電流が流れるため、抵抗要素 34r において電圧降下が発生する。つまり、図 7 のノード Y1 とノード Y2 との間に電圧降下が発生する。このため、第二電位モニタ 92 によって測定される電位は、上方導電層 30 に相当するノード Y1 の

50

電位でなく、中間層 40 に相当するノード Y 2 の電位となる。なお、ノード Y 2 から第二電位モニター 9 2 までの経路に含まれる抵抗要素 46r 及び 60r には電流が流れないため、これらの抵抗要素における電圧降下は生じない。以上のように、第二電位モニター 9 2 によって、上方導電層 30 の電位を測定できない。つまり、比較例のコンタクト領域 16A では、上方導電層 30 の電位を測定できない。

【0052】

一方、本実施の形態に係るコンタクト領域 16 においては、下方導電層 60 は、第二コンタクトホール 52 を介して中間層 40 の第二領域 42 と導通する第二配線 62 を含む。中間層 40 の第二領域 42 も、第一領域 41 と同様に上方導電層 30 と接触する。このため、第一領域 41 と上方導電層 30 との間に接触抵抗が存在する。図 7 において、上方導電層 30 における第二領域 42 との接触部は、ノード X に相当し、ノード X に接続される抵抗要素 34r が、当該接触抵抗の成分に相当する。

10

【0053】

図 7 に示されるように、ノード X から第一電位モニター 9 1 までの経路においても、ノード Y 1 から第二電位モニター 9 2 までの経路と同様に、接触抵抗成分に相当する抵抗要素 34r 及び 46r、並びに、第二配線 62 の抵抗成分に相当する抵抗要素 60r が存在する。しかしながら、本実施の形態に係るコンタクト領域 16 においては、第二配線 62 が接触する中間層 40 の第二領域 42 が、第一領域 41 と絶縁されている。つまり、表示領域 12 と電圧源 90 との間の電流経路となる第一領域 41 には電流が流れるが、第一領域 41 と絶縁された第二領域 42 には、電流が流れない。このため、上方導電層 30 と第二領域 42 との間の接触部には、電流が流れない。言い換えると、図 7 のノード X に接続された抵抗要素 34r には、電流が流れない。このため、抵抗要素 34r における電圧降下がない。また、抵抗要素 46r 及び 60r における電圧降下は、比較例と同様に生じない。したがって、第一電位モニター 9 1 によって、上方導電層 30 の電位を測定できる。

20

【0054】

本実施の形態では、中間層 40 の平面視において、第一領域 41 は、第二領域 42 を包囲しており、第一領域 41 と第二領域 42 との間は分離領域 43 によって分離されている。つまり、第二領域 42 が、絶縁性の分離領域 43 によって分離された第一領域 41 によって包囲されているため、第二領域 42 に第一領域 41 以外の導電層から電流が流れ込むことをより確実に抑制できる。このため、上方導電層 30 の電位をより正確に測定できる。

30

【0055】

また、第一電位モニター 9 1 によって測定された上方導電層 30 の電位と、第二電位モニター 9 2 によって測定された中間層 40 の第一領域 41 の電位と、電圧源 90 に流れる電流の測定値とに基づいて、上方導電層 30 と中間層 40 の第一領域 41 との間の接触抵抗を測定できる。これにより、上方導電層 30 と中間層 40 との接触部における不具合の有無を検査できる。

【0056】

なお、本実施の形態では、上方導電層 30 が、有機 EL 素子 140 のカソードを形成する例を示したが、上方導電層 30 は、これに限定されない。例えば、有機 EL 素子 140 のアノード 141 を形成する導電層であってもよい。

40

【0057】

[1-9.まとめ]

以上のように、本実施の形態に係る表示パネル 10 は、各々が有機 EL 素子 140 を含む複数の画素 130 を有する表示領域 12 と、表示領域 12 の外側に配置されるコンタクト領域 16 とを備える。コンタクト領域 16 は、有機 EL 素子 140 の一方の電極を形成する上方導電層 30 と、上方導電層 30 の下方に配置される下方導電層 60 と、上方導電層 30 と下方導電層 60 との間に配置される中間層 40 と、下方導電層 60 と中間層 40 との間に配置される絶縁層 50 とを有する。絶縁層 50 は、第一コンタクトホール 51 及び第二コンタクトホール 52 を有する。中間層 40 は、上方導電層 30 と導通する導電性

50

の第一領域 4 1 及び第二領域 4 2 と、第一領域 4 1 及び第二領域 4 2 を分離する絶縁性の分離領域 4 3 とを含む。下方導電層 6 0 は、第一コンタクトホール 5 1 を介して第一領域 4 1 と導通する第一配線 6 1 と、第二コンタクトホール 5 2 を介して第二領域 4 2 と導通する第二配線 6 2 とを含む。

【 0 0 5 8 】

これにより、第一配線 6 1 に電圧を印加し、第二配線 6 2 の電位を測定することで、表示パネル 1 0 の有機 E L 素子 1 4 0 の一方の電極の電位を測定できる。

【 0 0 5 9 】

また、表示パネル 1 0 において、絶縁層 5 0 は、第三コンタクトホール 5 3 をさらに有し、下方導電層 6 0 は、第三コンタクトホール 5 3 を介して第一領域 4 1 と導通する第三配線 6 3 をさらに含んでもよい。

10

【 0 0 6 0 】

これにより、第一配線 6 1 に電圧を印加し、第三配線 6 3 の電位を測定することで、中間層 4 0 の第一領域 4 1 の電位を測定できる。したがって、上方導電層 3 0 の電位の測定値と、中間層 4 0 の第一領域 4 1 の電位の測定値と、第一配線 6 1 に流れる電流の測定値とを用いて、上方導電層 3 0 と中間層 4 0 との間の接触抵抗を測定できる。これにより、上方導電層 3 0 と中間層 4 0 との接触部における不具合の有無を検査できる。

【 0 0 6 1 】

また、表示パネル 1 0 において、中間層 4 0 の平面視において、第一領域は、第二領域を包囲してもよい。

20

【 0 0 6 2 】

このように、第二領域 4 2 が、絶縁性の分離領域 4 3 によって分離された第一領域 4 1 によって包囲されているため、第二領域 4 2 に第一領域 4 1 以外の導電層から電流が流れ込むことをより確実に抑制できる。このため、上方導電層 3 0 の電位をより正確に測定できる。

【 0 0 6 3 】

また、表示パネル 1 0 は、第一配線 6 1 に接続される第一パッド 7 1 と、第二配線 6 2 に接続される第二パッド 7 2 とをさらに備えてもよい。

【 0 0 6 4 】

これにより、第一パッド 7 1 に電圧源 9 0 を接続することで、第一配線 6 1 に容易に電圧を印加できる。また、第二パッド 7 2 に第一電位モニタ 9 1 を接続することで、容易に電位を測定できる。

30

【 0 0 6 5 】

(実施の形態 2)

実施の形態 2 に係る表示装置について説明する。本実施の形態に係る表示装置は、実施の形態 1 に係る表示パネル 1 0 を用いる表示装置である。以下、本実施の形態に係る表示装置について、図面を用いて説明する。

【 0 0 6 6 】

図 8 は、本実施の形態に係る表示装置 1 の機能構成を示すブロック図である。表示装置 1 は、表示パネル 1 0 を用いる装置である。表示装置 1 は、例えば、フラットパネルディスプレイとして実現される。図 8 に示されるように、表示装置 1 は、機能的には、表示パネル 1 0 と、電位モニタ 9 3 と、制御回路 9 5 と、レギュレータ 9 0 r とを備える。

40

【 0 0 6 7 】

レギュレータ 9 0 r は、第一配線 6 1 に接続され、第一配線 6 1 に電圧を印加する可変電圧源である。

【 0 0 6 8 】

電位モニタ 9 3 は、第二配線 6 2 に接続され、第二配線 6 2 の電位を測定するモニタである。電位モニタ 9 3 は、さらに、第三配線 6 3 に接続され、第三配線 6 3 の電位を測定できてもよい。電位モニタ 9 3 は、測定した電位に相当する信号を制御回路 9 5 に出力する。

50

【 0 0 6 9 】

制御回路 9 5 は、電位モニタ 9 3 によって測定された第二配線の電位に基づいて、レギュレータ 9 0 r が第一配線 6 1 に印加する電圧を制御する回路である。制御回路 9 5 は、例えば、第一配線 6 1 に印加される電圧と所定の値との誤差が許容値より大きくなった場合に、当該誤差が許容値以下になるようにレギュレータ 9 0 r を制御する。制御回路 9 5 は、例えば、第一配線 6 1 に印加される電圧が、所定の値より許容値を超えて大きくなった場合にレギュレータ 9 0 r の印加電圧を低下させる。

【 0 0 7 0 】

制御回路 9 5 は、例えば、マイコン (MCU ; Micro - Controller Unit) で実現される。マイコンは、プログラムが格納された ROM、RAM、プログラムを実行するプロセッサ (CPU ; Central Processing Unit)、タイマ、A / D 変換器や D / A 変換器を含む入出力回路などを有する 1 チップの半導体集積回路である。

10

【 0 0 7 1 】

以上のように、本実施の形態に係る表示装置 1 は、実施の形態 1 の表示パネル 1 0 を備える。これにより、表示装置 1 は、表示パネル 1 0 と同様の効果を奏する。

【 0 0 7 2 】

また、表示装置 1 は、第一配線 6 1 に接続され、第一配線 6 1 に電圧を印加するレギュレータ 9 0 r と、第二配線 6 2 に接続され、第二配線 6 2 の電位を測定する電位モニタ 9 3 とをさらに備える。表示装置 1 は、電位モニタ 9 3 によって測定された第二配線 6 2 の電位に基づいて、レギュレータ 9 0 r が第一配線 6 1 に印加する電圧を制御する制御回路 9 5 をさらに備える。

20

【 0 0 7 3 】

これにより、表示装置 1 においては、有機 EL 素子 1 4 0 の一方の電極に印加される電圧が所定の値となるように制御することができる。

【 0 0 7 4 】

(他の実施の形態)

以上、本開示に係る表示パネルなどについて、実施の形態に基づいて説明してきたが、本開示に係る表示パネルなどは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせる別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本開示に含まれる。

30

【 産業上の利用可能性 】

【 0 0 7 5 】

本開示は、例えば、有機 EL 素子を用いるフラットパネルディスプレイに有用である。

【 符号の説明 】

【 0 0 7 6 】


- 1 表示装置
- 1 0、1 0 a 表示パネル
- 1 2 表示領域
- 1 4 絶縁領域
- 1 6、1 6 A コンタクト領域
- 1 8 モニタ領域
- 2 0 基板
- 3 0 上方導電層
- 3 0 r、3 4 r、4 0 r、4 6 r、6 0 r 抵抗要素
- 4 0 中間層
- 4 1 第一領域
- 4 2 第二領域
- 4 3 分離領域

40


50

5 0	絶縁層	
5 1	第一コンタクトホール	
5 2	第二コンタクトホール	
5 3	第三コンタクトホール	
6 0	下方導電層	
6 1	第一配線	
6 2	第二配線	
6 3	第三配線	
7 0	パッド配置領域	
7 1	第一パッド	10
7 2	第二パッド	
7 3	第三パッド	
8 0	ゲート駆動回路領域	
9 0	電圧源	
9 0 r	レギュレータ	
9 1	第一電位モニタ	
9 2	第二電位モニタ	
9 3	電位モニタ	
9 5	制御回路	
1 2 0	TFT基板	20
1 2 1	バンク	
1 3 0	画素	
1 3 0 B、1 3 0 G、1 3 0 R	サブ画素	
1 3 1	画素回路	
1 3 2、1 3 3	薄膜トランジスタ	
1 3 2 d、1 3 3 d	ドレイン電極	
1 3 2 g、1 3 3 g	ゲート電極	
1 3 2 s、1 3 3 s	ソース電極	
1 3 4	キャパシタ	
1 4 0	有機EL素子	30
1 4 1	アノード	
1 4 2	EL層	
1 5 0	ゲート配線	
1 6 0	ソース配線	
1 7 0	電源配線	


【図 1 A】




【図 1 B】




【図 2】




【図 3】




【図 4】




【図 5 A】




【図 5 B】




【図 5 C】




【図 5 D】




【図 5 E】




【図 6 B】




【図 6 C】




【図 6 D】




【図 6 A】



【図 7】



【 図 8 】



フロントページの続き

(51)Int.Cl.	F I			テーマコード(参考)
<i>H 0 1 L 27/32 (2006.01)</i>	G 0 9 G	3/20	6 1 1 J	
<i>H 0 5 B 33/22 (2006.01)</i>	G 0 9 G	3/20	6 1 1 D	
<i>H 0 5 B 33/08 (2006.01)</i>	G 0 9 G	3/20	6 2 1 M	
	G 0 9 G	3/20	6 8 0 G	
	G 0 9 G	3/20	6 7 0 Q	
	G 0 9 F	9/30	3 6 5	
	G 0 9 F	9/30	3 3 8	
	H 0 5 B	33/14	A	
	H 0 1 L	27/32		
	H 0 5 B	33/22	Z	
	H 0 5 B	33/08		

- (72)発明者 柘植 仁志
東京都千代田区神田錦町三丁目2番地 株式会社J O L E D内
- (72)発明者 大迫 崇
東京都千代田区神田錦町三丁目2番地 株式会社J O L E D内
- (72)発明者 法邑 茂夫
東京都千代田区神田錦町三丁目2番地 株式会社J O L E D内
- (72)発明者 安田 亮一
東京都千代田区神田錦町三丁目2番地 株式会社J O L E D内

Fターム(参考) 3K107 AA01 BB01 CC33 DD38 DD39 DD92 DD93 HH04 HH05
5C080 AA06 BB05 CC03 DD04 DD10 DD15 DD25 EE29 FF03 FF11
JJ02 JJ03 JJ06 KK07
5C094 AA43 BA03 BA27 CA19 DA13 DB04 EA04 FB12 FB14 FB15
5C380 AA01 AB06 AB18 AB34 AB45 AB46 BA19 BA20 BB08 CA12
CB37 CC02 CC26 CC33 CC62 CD012 CE03 CE08 CF36 CF48
CF49 CF57 CF61 CF62 DA06 DA50 FA02 FA20 GA08

专利名称(译)	显示面板和显示设备		
公开(公告)号	JP2019075304A	公开(公告)日	2019-05-16
申请号	JP2017201158	申请日	2017-10-17
[标]申请(专利权)人(译)	日本有机雷特显示器股份有限公司		
申请(专利权)人(译)	株式会社JOLED		
[标]发明人	國田謙二 松井雅史 柘植仁志 大迫崇 法邑茂夫 安田亮一		
发明人	國田 謙二 松井 雅史 柘植 仁志 大迫 崇 法邑 茂夫 安田 亮一		
IPC分类号	H05B33/06 G09G3/3233 G09G3/20 G09F9/30 H01L51/50 H01L27/32 H05B33/22 H05B33/08		
CPC分类号	G09G3/3233 G09G2300/023 G09G2300/0426 G09G2330/12 G09G3/3266 G09G2330/021 H01L27/3276		
FI分类号	H05B33/06 G09G3/3233 G09G3/20.612.D G09G3/20.642.P G09G3/20.670.A G09G3/20.611.J G09G3/20.611.D G09G3/20.621.M G09G3/20.680.G G09G3/20.670.Q G09F9/30.365 G09F9/30.338 H05B33/14.A H01L27/32 H05B33/22.Z H05B33/08		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/DD38 3K107/DD39 3K107/DD92 3K107/DD93 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD04 5C080/DD10 5C080/DD15 5C080/DD25 5C080/EE29 5C080/FF03 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ06 5C080/KK07 5C094/AA43 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DA13 5C094/DB04 5C094/EA04 5C094/FB12 5C094/FB14 5C094/FB15 5C380/AA01 5C380/AB06 5C380/AB18 5C380/AB34 5C380/AB45 5C380/AB46 5C380/BA19 5C380/BA20 5C380/BB08 5C380/CA12 5C380/CB37 5C380/CC02 5C380/CC26 5C380/CC33 5C380/CC62 5C380/CD012 5C380/CE03 5C380/CE08 5C380/CF36 5C380/CF48 5C380/CF49 5C380/CF57 5C380/CF61 5C380/CF62 5C380/DA06 5C380/DA50 5C380/FA02 5C380/FA20 5C380/GA08		
代理人(译)	吉川修 Sobashima正雄		
外部链接	Espacenet		

摘要(译)

本发明提供一种使用有机EL元件的显示面板，其可以测量形成有机EL元件的电极的导电层的电位。显示面板(10)包括接触区域(16)，并且接触区域(16)包括形成有机EL元件(140)的一个电极的上导电层(30)和设置在上导电层(30)下方的下导电层。如图60所示，中间层40设置在上导电层30和下导电层60之间，绝缘层50设置在下导电层60和中间层40之间；下导电层60包括导电的第一区域41和电连接到上导电层30的第二区域42，以及分隔第一区域41和第二区域42的绝缘分离区域43。包括通过第一接触孔51电连接到第一区域41的第一布线61和通过第二接触孔52电连接到第二区域42的第二布线62。[选择图]图5C。

