

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-3880

(P2010-3880A)

(43) 公開日 平成22年1月7日(2010.1.7)

(51) Int.Cl.			F I	テーマコード (参考)	
HO 1 L	51/50	(2006.01)	H05B 33/14	A	3K107
G09G	3/30	(2006.01)	G09G 3/30	Z	5C080
G09G	3/20	(2006.01)	G09G 3/30	J	5C094
H05B	33/26	(2006.01)	G09G 3/20	624B	
G09F	9/30	(2006.01)	G09G 3/20	642K	

審査請求 未請求 請求項の数 8 O L (全 30 頁) 最終頁に続く

(21) 出願番号 特願2008-161416 (P2008-161416)
 (22) 出願日 平成20年6月20日 (2008.6.20)

(71) 出願人 000002185
 ソニー株式会社
 東京都港区港南1丁目7番1号
 (74) 代理人 100086298
 弁理士 船橋 國則
 (72) 発明者 佐川 裕志
 東京都港区港南1丁目7番1号 ソニー株式会社内
 (72) 発明者 三浦 究
 東京都港区港南1丁目7番1号 ソニー株式会社内
 (72) 発明者 内野 勝秀
 東京都港区港南1丁目7番1号 ソニー株式会社内

最終頁に続く


(54) 【発明の名称】 表示装置および電子機器

(57) 【要約】

【課題】異物混入に起因する輝度欠陥に対する対策を施しつつ、有機EL素子の寿命の低下を抑えるようにする。

【解決手段】Bの有機EL素子21Bの寿命が他の色、例えばR、Gの有機EL素子21R、21Gに比べて短いことに着目し、Bの副画素20Bについては有機EL素子を1つとし、R、Gの副画素20R、20Gについては有機EL素子を複数とする一方、Bの副画素20Bの発光面積を、R、Gの副画素20R、20Gの発光面積よりも大きく設定する構成を採る。

【選択図】 図17



【特許請求の範囲】**【請求項 1】**

青色光を発光する青色の副画素と青色光以外の互いに異なる複数の色光をそれぞれ独立して発光する複数の他の色の副画素との組み合わせからなる画素が行列状に配置された画素アレイ部を備え、

前記青色の副画素は、1つの電気光学素子を有し、

前記他の色の副画素は、複数の電気光学素子を有し、

前記青色の副画素の発光面積は、前記他の色の副画素の発光面積よりも大きい表示装置。

【請求項 2】

前記他の色の副画素は、少なくとも、赤色光を発光する赤色の副画素と、緑色光を発光する緑色の副画素とを含み、

前記赤色の副画素の発光面積は、前記青色の副画素の発光面積よりも小さい

請求項 1 記載の表示装置。

【請求項 3】

前記赤色の副画素は、複数の電気光学素子を共通に駆動する1つの駆動回路を有する

請求項 2 記載の表示装置。

【請求項 4】

前記赤色の副画素において、前記複数の電気光学素子の各開口部面積が同一である

請求項 3 記載の表示装置。

【請求項 5】

前記赤色の副画素において、前記複数の電気光学素子と前記1つの駆動回路とは、当該駆動回路を構成するトランジスタのゲート電極と同一工程で形成される第1配線層の配線によって電氣的に接続されている

請求項 3 記載の表示装置。

【請求項 6】

前記緑色の副画素は、複数の電気光学素子をそれぞれ独立に駆動する複数の駆動回路を有する

請求項 2 記載の表示装置。

【請求項 7】

前記緑色の副画素において、前記複数の電気光学素子の各開口部面積が同一である

請求項 6 記載の表示装置。

【請求項 8】

青色光を発光する青色の副画素と青色光以外の互いに異なる複数の色光をそれぞれ独立して発光する複数の他の色の副画素との組み合わせからなる画素が行列状に配置された画素アレイ部を備え、

前記青色の副画素は、1つの電気光学素子を有し、

前記他の色の副画素は、複数の電気光学素子を有し、

前記青色の副画素の発光面積は、前記他の色の副画素の発光面積よりも大きい

表示装置を有する電子機器。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に2次元配置された平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。

【背景技術】**【0002】**

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、

10

20

30

40

50

画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機 E L (Electro Luminescence) 素子を用いた有機 E L 表示装置が開発され、商品化が進められている。

【 0 0 0 3 】

有機 E L 表示装置は次のような特長を持っている。すなわち、有機 E L 素子は、10 V 以下の印加電圧で駆動できるために低消費電力である。有機 E L 素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機 E L 素子の応答速度が数 μ s e c 程度と非常に高速であるために動画表示時の残像が発生しない。

10

【 0 0 0 4 】

有機 E L 表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

【 0 0 0 5 】

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、T F T (Thin Film T ransistor; 薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が 1 フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

20

【 0 0 0 6 】

ところで、有機 E L 素子は、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機 E L 素子を画素の発光素子として用いた有機 E L 装置において、当該有機 E L 素子を形成する工程で異物が混入すると、画素の輝度欠陥が発生する。

【 0 0 0 7 】

具体的には、図 2 9 に示す画素回路において、製造工程で混入する異物が原因となって有機 E L 素子 2 1 のアノード電極 - カソード電極の電極間ショートが引き起こされる場合がある。この有機 E L 素子 2 1 の電極間ショートにより、有機 E L 素子 2 1 が発光しなくなるいわゆる滅点と呼称される輝度欠陥が発生する。

30

【 0 0 0 8 】

また、有機 E L 素子 2 1 を駆動する駆動トランジスタ 2 2、映像信号を書き込む書込みトランジスタ 2 3 および映像信号を蓄積する蓄積容量 2 4 等の画素構成素子を基板上に形成する基板工程においても、異物の混入によって輝度欠陥が発生する場合がある。具体的には、駆動トランジスタ 2 2 のドレイン電極 - ソース電極の電極間が異物によってショートすると、電源 V c c から有機 E L 素子 2 1 に直接電流が流れてしまうために、有機 E L 素子 2 1 が光りっぱなしになるいわゆる輝点と呼称される輝度欠陥が発生する。

40

【 0 0 0 9 】

また、書込みトランジスタ 2 3 のドレイン電極 - ソース電極の電極間が異物によってショートすると、駆動トランジスタ 2 3 が完全に非導通状態とならないために、有機 E L 素子 2 1 に電流が流れてしまう。この場合は、完全な黒階調が表現できないいわゆる半滅点と呼称される輝度欠陥が発生する。さらに、蓄積容量 2 4 を形成する 2 つの電極間が異物によってショートすると、有機 E L 素子 2 1 に電流が流れなくなるために、滅点となる輝度欠陥が発生する。このような製造工程での異物混入に起因する輝度欠陥については、表示装置の高精細化に伴う画素の微細化が進むにつれてその発生が顕著になる。

【 0 0 1 0 】

50

この異物混入に起因する輝度欠陥に対する対策として、1つの副画素内に有機EL素子を含む画素構成素子を複数組設ける技術が提案されている（例えば、特許文献1参照）。この提案技術によれば、いずれかの組の画素構成素子がショート等で欠陥化しても、その欠陥化した画素構成素子を分離するリペア技術によって異物混入に起因する輝度欠陥の発生を防止することができる。

【0011】

【特許文献1】特開2006-133542号公報

【発明の開示】

【発明が解決しようとする課題】

【0012】

しかしながら、上記従来技術では、1つの副画素に複数の有機EL素子を設ける構成、即ち1つの副画素を複数の発光部分に画素分割する構成を採っているため、プロセスルール（例えば、配線間隔）に起因して有機EL素子の開口部面積（発光面積）が減少する。すると、所望の発光輝度を得るには電流密度を高くせざるを得なくなるために、有機EL素子の寿命が低下する。

10

【0013】

そこで、本発明は、異物混入に起因する輝度欠陥に対する対策を施しつつ、電気光学素子の寿命の低下を抑えることが可能な表示装置および当該表示装置を有する電子機器を提供することを目的とする。

【課題を解決するための手段】

20

【0014】

本発明による表示装置は、

青色光を発光する青色の副画素と青色光以外の互いに異なる複数の色光をそれぞれ独立して発光する複数の他の色の副画素との組み合わせからなる画素が行列状に配置された画素アレイ部を備え、

前記青色の副画素は、1つの電気光学素子を有し、

前記他の色の副画素は、複数の電気光学素子を有し、

前記青色の副画素の発光面積が、前記他の色の副画素の発光面積よりも大きく設定された構成となっている。

【0015】

30

ここで、副画素の発光面積とは電気光学素子の開口部面積のことである。具体的には、青色の副画素では、1つの電気光学素子の開口部面積が青色の副画素の発光面積となり、他の色の副画素では複数の電気光学素子の各開口部面積のトータルが他の色の副画素の発光面積ということになる。

【0016】

他の色の副画素については、電気光学素子を複数有しているために、いずれかの電気光学素子が欠陥化した際に、当該電気光学素子を切り離すことで、異物混入に起因する輝度欠陥に対するリペアを行うことができる。ただし、青色の副画素については、電気光学素子を1つ持つだけであるために、輝度欠陥に対するリペアを行うことはできない。

【0017】

40

一方、電気光学素子の寿命、例えば輝度が初期輝度の半分程度まで低下する寿命（以下、「輝度半減寿命」と記述する）については、材料にも依るが、一般的に、青色の電気光学素子が他の色、例えば赤色や緑色の電気光学素子に比べて短いことが知られている。この点に着目し、青色の副画素の発光面積を、他の色の副画素の発光面積よりも大きく設定する。

【0018】

発光面積、即ち電気光学素子の開口部面積が大きければ、所望の発光輝度を得るに当たって、電気光学素子に流す電流密度を、開口部面積が小さいときよりも低く設定できる。電流密度が低ければ、電気光学素子の寿命の低下を抑えることができる。すなわち、青色の副画素については、輝度欠陥に対するリペアを行うことができないものの、相対的に寿

50

命の短い青色の電気光学素子の長寿命化を図ることができる。

【発明の効果】

【0019】

本発明によれば、相対的に寿命の短い青色の電気光学素子の寿命の低下を抑えることができるために、異物混入に起因する輝度欠陥に対する対策を施しつつ、各発光色について電気光学素子の寿命のバランスをとることができる。

【発明を実施するための最良の形態】

【0020】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

【0021】

[システム構成]

図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。

【0022】

図1に示すように、本適用例に係る有機EL表示装置10は、発光素子を含む複数の画素20と、当該画素20が行列状に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部30の各画素20を駆動する。この駆動部として、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。

【0023】

ここで、有機EL表示装置10が白黒表示対応の場合は、白黒画像を形成する単位となる1つの画素が画素20に相当する。一方、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素20に相当する。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光（R）を発光する副画素、緑色光（G）を発光する副画素、青色光（B）を発光する副画素の3つの副画素から構成される。

【0024】

ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（W）を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。

【0025】

画素アレイ部30には、m行n列の画素20の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線31-1～31-mと電源供給線32-1～32-mとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線33-1～33-nが画素列ごとに配線されている。

【0026】

走査線31-1～31-mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32-1～32-mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33-1～33-nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。

【0027】

表示領域となる画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型（フラット型）のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFT

10

20

30

40

50

を用いる場合には、書込み走査回路 40、電源供給走査回路 50 および信号出力回路 60 についても、画素アレイ部 30 を形成する表示パネル (基板) 70 上に実装することができる。

【0028】

書込み走査回路 40 は、クロックパルス ck に同期してスタートパルス sp を順にシフト (転送) するシフトレジスタ等によって構成されている。この書込み走査回路 40 は、画素アレイ部 30 の各画素 20 への映像信号の書込みに際して、走査線 $31-1 \sim 31-m$ に順次書込み走査信号 WS ($WS1 \sim WS_m$) を供給することによって画素アレイ部 30 の各画素 20 を行単位で順番に走査 (線順次走査) する。

【0029】

電源供給走査回路 50 は、クロックパルス ck に同期してスタートパルス sp を順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路 50 は、書込み走査回路 40 による線順次走査に同期して、第 1 電源電位 V_{ccp} と当該第 1 電源電位 V_{ccp} よりも低い第 2 電源電位 V_{ini} で切り替わる電源電位 DS ($DS1 \sim DS_m$) を電源供給線 $32-1 \sim 32-m$ に供給する。この電源電位 DS の V_{ccp} / V_{ini} の切替えにより、画素 20 の発光 / 非発光の制御が行なわれる。

【0030】

信号出力回路 60 は、信号供給源 (図示せず) から供給される輝度情報に応じた映像信号の信号電圧 (以下、単に「信号電圧」と記述する場合もある) V_{sig} と基準電位 V_{ofs} のいずれか一方を適宜選択して出力する。信号出力回路 60 から出力される信号電圧 $V_{sig} /$ 基準電位 V_{ofs} は、信号線 $33-1 \sim 33-n$ を介して画素アレイ部 30 の各画素 20 に対して行単位で書き込まれる。すなわち、信号出力回路 60 は、信号電圧 V_{sig} を行 (ライン) 単位で書き込む線順次書き込みの駆動形態を採っている。

【0031】

(有機 EL 表示装置のレイアウト)

図 2 は、有機 EL 表示装置 10 のレイアウトの一例を示す概略平面図である。なお、図 1 では、書込み走査回路 40、電源供給走査回路 50 および信号出力回路 60 が表示パネル 70 上に画素アレイ部 30 と共に設けられる構成を例に挙げて説明した。ここでは、書込み走査回路 40、電源供給走査回路 50 および信号出力回路 60 が表示パネル 70 の外部に設けられる場合のレイアウトについて説明するものとする。

【0032】

図 2 において、表示領域となる画素アレイ部 30 を有する表示パネル 70 の基板、例えばガラス基板 71 上の画素アレイ部 30 の外周部には補助配線 72 が設けられている。補助配線 72 は、後述する共通電源供給線 34 と電氣的に接続されている。

【0033】

この補助配線 72 には、外部の電源部 (図示せず) と T C P (Tape Carrier Package) 方式にて電氣的接続をとる電源供給 T C P 73 を通して後述するカソード電位 V_{cath} が外部の電源部から供給される。ここで、T C P は、フレキシブル・テープにドライバ IC をボンディングで搭載したものの呼称である。

【0034】

画素アレイ部 30 の走査線 31 および電源供給線 32 には、外部の書込み走査回路 40 および電源供給走査回路 50 と T A B (Tape Automated Bonding) にて電氣的接続をとる制御信号供給 T A B 74 を通して走査信号 WS および電源電位 DS が供給される。制御信号供給 T A B 74 は、表示パネル 70 の例えば左右両側に設けられている。また、画素アレイ部 30 の信号線 32 には、外部の信号出力回路 60 電氣的接続をとる映像信号供給 T A B 75 を通して映像信号の信号電圧 V_{sig} が供給される。

【0035】

(画素回路)

図 3 は、画素 (画素回路) 20 の具体的な回路構成を示す回路図である。図 3 に示すように、画素 20 は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電

10

20

30

40

50

気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線（いわゆるベタ配線）された共通電源供給線34にカソード電極が接続されている。共通電源供給線34には、先述した補助配線72を通してカソード電位V_{ca}thが供給される。

【0036】

有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23および蓄積容量24を有する構成となっている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

10

【0037】

なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a-Si)プロセスを用いることができる。a-Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22, 23を同じプロセスで作成することができるため低コスト化に寄与できる。

【0038】

駆動トランジスタ22は、一方の電極（ソース/ドレイン電極）が有機EL素子21のアノード電極に接続され、他方の電極（ドレイン/ソース電極）が電源供給線32（32-1～32-m）に接続されている。

20

【0039】

書込みトランジスタ23は、一方の電極（ソース/ドレイン電極）が信号線33（33-1～33-n）に接続され、他方の電極（ドレイン/ソース電極）が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31（31-1～31-m）に接続されている。

【0040】

駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

30

【0041】

蓄積容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。

【0042】

なお、有機EL素子21の駆動回路としては、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタと蓄積容量24の1つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。

40

【0043】

上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに 응답して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧V_{sig}または基準電位V_{ofs}をサンプリングして画素20内に書き込む。この書き込まれた信号電圧V_{sig}または基準電位V_{ofs}は、駆動トランジスタ22のゲート電極に印加されるとともに蓄積容量24に保持される。

50

【0044】

駆動トランジスタ22は、電源供給線32(32-1~32-m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、蓄積容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。

【0045】

駆動トランジスタ22はさらに、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。

10

【0046】

この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21に対して順バイアスを与える時間を変えることによって有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御することができる。このデューティ制御により、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

20

【0047】

ここで、信号出力回路60から信号線33を通して選択的に供給される基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)である。

【0048】

電源供給走査回路50から電源供給線32を通して選択的に供給される第1、第2電源電位Vccp、Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs-Vthよりも低い電位、好ましくはVofs-Vthよりも十分に低い電位に設定される。

30

【0049】

<画素のレイアウトおよび構造>

ここで、画素20のレイアウトおよび画素20の具体的な構造について説明する。カラー表示対応の場合、カラー画像を形成する単位となる1つの画素は、先述したように、複数の副画素、例えばRGBの副画素20R、20G、20Bの集合(組み合わせ)からなる。

40

【0050】

図4は、RGBの副画素20R、20G、20Bについての全体のレイアウトを示す概略平面図である。図4に示すように、RGBの副画素20R、20G、20Bは、行方向において互いに隣接して設けられる。副画素20R、20G、20Bにおいて、基板(図3のガラス基板71)上に下部電極(例えば、アノード電極)211が配置され、当該下部電極211上に有機EL素子21の開口部(以下、「EL開口部」と記述する)21aが形成されている。

【0051】

下部電極211にはコンタクト部211aが形成されている。下部電極211は、当該下部電極211の下に配された駆動トランジスタ22のソース電極にコンタクト部211

50

aを介して電氣的に接続される。この下部電極211相互間に当該下部電極211と同一層で構成された補助配線72が、下部電極211を取り囲むように格子状に配線されている。この補助配線72はさらに、画素アレイ部30の全体を取り囲むように配線されている(図3参照)。

【0052】

副画素20R, 20G, 20Bの構造について、図5および図6を用いてより詳細に説明する。

【0053】

図5は、副画素20R, 20G, 20Bのうち、例えばRの副画素20Rの具体的な構成例を示す図である。ここでは、Rの副画素20Rを例に挙げて説明するが、他の色の副画素20G, 20Bについても基本的にRの副画素20Rと同じ構成になっている。図5において、(A)は第1配線層および第2配線層に着目した概略平面図、(B)はアノード層に着目した概略平面図である。因みに、図5(A)と図5(B)とを重ね合わせたものが図4となる。

10

【0054】

図6は、1つの副画素について全体の層構造を示す断面図であり、図4のa-a'線に沿った断面図である。図5および図6において、図4と同等部分には同一符号を付して示している。

【0055】

図5および図6において、ガラス基板71上には、副画素20R, 20G, 20Bを構成する薄膜トランジスタ(駆動トランジスタ22や書込みトランジスタ23)および蓄積容量24などの画素構成素子を形成するための最下部の第1配線層75が設けられる。すなわち、第1配線層75は、信号線33の一部、蓄積容量24の一方の電極、薄膜トランジスタのゲート電極を形成する。第1配線層75の上にはさらに、ゲート絶縁膜として機能する層間絶縁膜(酸化膜)76が設けられる。

20

【0056】

層間絶縁膜(ゲート絶縁膜)76の上には、非晶質シリコンからなる半導体薄膜77が成膜され、結晶化される。この半導体薄膜77のチャンネル領域となる部位の上部には、絶縁性のストッパー層78がパターン形成される。このストッパー層78を覆う状態で例えばn型の不純物を含むシリコンからなるn+型半導体層79が成膜される。このn+型半導体層79と半導体薄膜77とが、薄膜トランジスタのゲート電極(第1配線層75の一部)の上方において島状にパターニングされる。その結果、駆動トランジスタ22や書込みトランジスタ23の薄膜トランジスタTFTが形成される。

30

【0057】

層間絶縁膜76の上にはさらに、薄膜トランジスタTFTのソース電極やドレイン電極と電氣的に接続される第2配線層81が設けられる。そして、第2配線層81を覆う状態でパッシベーション膜82が成膜され、さらにその上に絶縁平坦化膜83が成膜される。この絶縁平坦化膜83上に有機EL素子21が形成される。有機EL素子21は、下層側から順に積層された下部電極(例えば、アノード電極)211、有機層212および上部電極(例えば、カソード電極)213によって構成されている。

40

【0058】

有機EL素子21は、下部電極211と上部電極213との間に誘電体である有機層212が挟まれた構造となっているために容量成分(寄生容量/等価容量)を持つことになる。有機層212は、詳細には、低分子系の材料による多層構造を採用している。より具体的には、有機層212は、例えば、下部電極211側から上部電極213側に向かって順に、例えば、ホール注入層、ホール輸送層、発光層および電子輸送層(電子注入層を兼ねる)を持つ。そして、カラー表示対応の場合は、発光層の有機材料として、表示色に対応した材料が用いられる。

【0059】

有機EL素子21の周囲は、絶縁膜パターンである開口部規定絶縁膜84で覆われる。

50

そして、開口部規定絶縁膜 84 の周辺に、先述した補助配線 72 が下部電極 211 と同一層として配線される。有機 EL 素子 21 の上部電極 213 は、画素アレイ部 30 のほぼ全面を覆うようにベタ配線される。そして、図示を省略するが、上部電極 213 上にパッシベーション膜を介して封止基板が接着剤によって接合され、当該封止基板によって有機 EL 素子 21 が封止されることによって表示パネル 70 が形成される。

【0060】

(有機 EL 表示装置の回路動作)

次に、有機 EL 表示装置 10 の回路動作について、図 7 のタイミング波形図を基に図 8 および図 9 の動作説明図を用いて説明する。なお、図 8 および図 9 の動作説明図では、図面の簡略化のために、書込みトランジスタ 23 をスイッチのシンボルで図示している。また、有機 EL 素子 21 の等価容量 25 についても図示している。

10

【0061】

図 7 のタイミング波形図には、走査線 31 (31-1 ~ 31-m) の電位 (書込み走査信号) $W S$ の変化、電源供給線 32 (32-1 ~ 32-m) の電位 (電源電位) $D S$ の変化、駆動トランジスタ 22 のゲート電位 $V g$ およびソース電位 $V s$ の変化を示している。また、ゲート電位 $V g$ の波形を一点鎖線で示し、ソース電位 $V s$ の波形を点線で示すことで、両者を識別できるようにしている。

【0062】

< 前フレームの発光期間 >

図 7 のタイミング波形図において、時刻 t_1 以前は、前のフレーム (フィールド) における有機 EL 素子 21 の発光期間となる。この前フレームの発光期間では、電源供給線 32 の電位 $D S$ が第 1 電源電位 (以下、「高電位」と記述する) $V c c p$ にあり、また、書込みトランジスタ 23 が非導通状態にある。

20

【0063】

このとき、駆動トランジスタ 22 は飽和領域で動作するように設計されている。これにより、図 8 (A) に示すように、駆動トランジスタ 22 のゲート - ソース間電圧 $V g s$ に応じた駆動電流 (ドレイン - ソース間電流) $I d s$ が、電源供給線 32 から駆動トランジスタ 22 を通して有機 EL 素子 21 に供給される。よって、有機 EL 素子 21 が駆動電流 $I d s$ の電流値に応じた輝度で発光する。

【0064】

< 閾値補正準備期間 >

時刻 t_1 になると、線順次走査の新しいフレーム (現フレーム) に入る。そして、図 8 (B) に示すように、電源供給線 32 の電位 $D S$ が高電位 $V c c p$ から、信号線 33 の基準電位 $V o f s$ に対して $V o f s - V t h$ よりも十分に低い第 2 電源電位 (以下、「低電位」と記述する) $V i n i$ に切り替わる。

30

【0065】

ここで、有機 EL 素子 21 の閾値電圧を $V t h e l$ 、共通電源供給線 34 の電位 (カソード電位) を $V c a t h$ とする。このとき、低電位 $V i n i$ を $V i n i < V t h e l + V c a t h$ とすると、駆動トランジスタ 22 のソース電位 $V s$ が低電位 $V i n i$ にほぼ等しくなるために、有機 EL 素子 21 は逆バイアス状態となって消光する。

40

【0066】

次に、時刻 t_2 で走査線 31 の電位 $W S$ が低電位側から高電位側に遷移することで、図 8 (C) に示すように、書込みトランジスタ 23 が導通状態となる。このとき、信号出力回路 60 から信号線 33 に対して基準電位 $V o f s$ が供給されているために、駆動トランジスタ 22 のゲート電位 $V g$ が基準電位 $V o f s$ になる。また、駆動トランジスタ 22 のソース電位 $V s$ は、基準電位 $V o f s$ よりも十分に低い電位 $V i n i$ にある。

【0067】

このとき、駆動トランジスタ 22 のゲート - ソース間電圧 $V g s$ は $V o f s - V i n i$ となる。ここで、 $V o f s - V i n i$ が駆動トランジスタ 22 の閾値電圧 $V t h$ よりも大きくないと、後述する閾値補正処理を行うことができないために、 $V o f s - V i n i >$

50

V_{th} なる電位関係に設定する必要がある。

【0068】

このように、駆動トランジスタ22のゲート電位 V_g を基準電位 V_{ofs} に、ソース電位 V_s を低電位 V_{ini} にそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。したがって、基準電位 V_{ofs} および低電位 V_{ini} が、駆動トランジスタ22のゲート電位 V_g およびソース電位 V_s の各初期化電位となる。

【0069】

< 閾値補正期間 >

次に、時刻 t_3 で、図8(D)に示すように、電源供給線32の電位 D_S が低電位 V_{ini} から高電位 V_{ccp} に切り替わると、駆動トランジスタ22のゲート電位 V_g が保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位 V_g から駆動トランジスタ22の閾値電圧 V_{th} を減じた電位に向けて駆動トランジスタ22のソース電位 V_s が上昇を開始する。

10

【0070】

ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位 V_{ofs} を基準として、当該初期化電位 V_{ofs} から駆動トランジスタ22の閾値電圧 V_{th} を減じた電位に向けてソース電位 V_s を変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート-ソース間電圧 V_{gs} が駆動トランジスタ22の閾値電圧 V_{th} に収束する。この閾値電圧 V_{th} に相当する電圧は蓄積容量24に保持される。

20

【0071】

なお、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら蓄積容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位 V_{cath} を設定しておくこととする。

【0072】

次に、時刻 t_4 で走査線31の電位 W_S が低電位側に遷移することで、図9(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電氣的に切り離されることによってフローティング状態になる。しかし、ゲート-ソース間電圧 V_{gs} が駆動トランジスタ22の閾値電圧 V_{th} に等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン-ソース間電流 I_{ds} は流れない。

30

【0073】

< 信号書込み & 移動度補正期間 >

次に、時刻 t_5 で、図9(B)に示すように、信号線33の電位が基準電位 V_{ofs} から映像信号の信号電圧 V_{sig} に切り替わる。続いて、時刻 t_6 で、走査線31の電位 W_S が高電位側に遷移することで、図9(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧 V_{sig} をサンプリングして画素20内に書き込む。

【0074】

この書込みトランジスタ23による信号電圧 V_{sig} の書込みにより、駆動トランジスタ22のゲート電位 V_g が信号電圧 V_{sig} となる。そして、映像信号の信号電圧 V_{sig} による駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧 V_{th} が蓄積容量24に保持された閾値電圧 V_{th} に相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。

40

【0075】

このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。したがって、映像信号の信号電圧 V_{sig} に応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン-ソース間電流 I_{ds})は有機EL素子21の等価容量25に流れ込み、当該等価容量25の充電が開始される。

【0076】

50

有機EL素子21の等価容量25の充電により、駆動トランジスタ22のソース電位 V_s が時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧 V_{th} の画素ごとのばらつきがキャンセルされており、駆動トランジスタ22のドレイン-ソース間電流 I_{ds} は当該駆動トランジスタ22の移動度 μ に依存したものとなる。

【0077】

ここで、映像信号の信号電圧 V_{sig} に対する蓄積容量24の保持電圧 V_{gs} の比率、即ち書込みゲイン G が1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位 V_s が $V_{ofs} - V_{th} + V$ の電位まで上昇することで、駆動トランジスタ22のゲート-ソース間電圧 V_{gs} は $V_{sig} - V_{ofs} + V_{th} - V$ となる。

【0078】

すなわち、駆動トランジスタ22のソース電位 V_s の上昇分 V は、蓄積容量24に保持された電圧($V_{sig} - V_{ofs} + V_{th}$)から差し引かれるように、換言すれば、蓄積容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位 V_s の上昇分 V は負帰還の帰還量となる。

【0079】

このように、駆動トランジスタ22に流れるドレイン-ソース間電流 I_{ds} に応じた帰還量 V でゲート-ソース間電圧 V_{gs} に負帰還をかけることで、駆動トランジスタ22のドレイン-ソース間電流 I_{ds} の移動度 μ に対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度 μ の画素ごとのばらつきを補正する移動度補正処理である。

【0080】

より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅 V_{in} ($=V_{sig} - V_{ofs}$)が高いほどドレイン-ソース間電流 I_{ds} が大きくなるために、負帰還の帰還量 V の絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

【0081】

また、映像信号の信号振幅 V_{in} を一定とした場合、駆動トランジスタ22の移動度 μ が大きいほど負帰還の帰還量 V の絶対値も大きくなるために、画素ごとの移動度 μ のばらつきを取り除くことができる。したがって、負帰還の帰還量 V は移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

【0082】

<発光期間>

次に、時刻 t_7 で走査線31の電位 W_S が低電位側に遷移することで、図9(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電氣的に切り離されるためにフローティング状態になる。

【0083】

ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート-ソース間に蓄積容量24が接続されていることにより、駆動トランジスタ22のソース電位 V_s の変動に連動してゲート電位 V_g も変動する。このように、駆動トランジスタ22のゲート電位 V_g がソース電位 V_s の変動に連動して変動する動作が、蓄積容量24によるブートストラップ動作である。

【0084】

駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン-ソース間電流 I_{ds} が有機EL素子21に流れ始めることにより、当該電流 I_{ds} に応じて有機EL素子21のアノード電位が上昇する。

【0085】

そして、有機EL素子21のアノード電位が $V_{thel} + V_{cath}$ を越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位 V_s の

10

20

30

40

50

上昇に他ならない。駆動トランジスタ 22 のソース電位 V_s が上昇すると、蓄積容量 24 のブートストラップ動作により、駆動トランジスタ 22 のゲート電位 V_g も連動して上昇する。

【0086】

このとき、ブートストラップゲインが 1 (理想値) であると仮定した場合、ゲート電位 V_g の上昇量はソース電位 V_s の上昇量に等しくなる。故に、発光期間中駆動トランジスタ 22 のゲート - ソース間電圧 V_{gs} は $V_{sig} - V_{ofs} + V_{th} - V$ で一定に保持される。そして、時刻 t_8 で信号線 33 の電位が映像信号の信号電圧 V_{sig} から基準電位 V_{ofs} に切り替わる。

【0087】

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧 V_{sig} の書込み (信号書込み) および移動度補正の各処理動作は、1 水平走査期間 (1H) において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻 $t_6 - t_7$ の期間において並行して実行される。

【0088】

(閾値キャンセルの原理)

ここで、駆動トランジスタ 22 の閾値キャンセル (即ち、閾値補正) の原理について説明する。駆動トランジスタ 22 は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機 EL 素子 21 には駆動トランジスタ 22 から、次式 (1) で与えられる一定のドレイン - ソース間電流 (駆動電流) I_{ds} が供給される。

$$I_{ds} = (1/2) \cdot \mu (W/L) C_{ox} (V_{gs} - V_{th})^2 \quad \dots \dots (1)$$

ここで、 W は駆動トランジスタ 22 のチャネル幅、 L はチャネル長、 C_{ox} は単位面積当たりのゲート容量である。

【0089】

図 10 に、駆動トランジスタ 22 のドレイン - ソース間電流 I_{ds} 対ゲート - ソース間電圧 V_{gs} の特性を示す。

【0090】

この特性図に示すように、駆動トランジスタ 22 の閾値電圧 V_{th} の画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧 V_{th} が V_{th1} のとき、ゲート - ソース間電圧 V_{gs} に対応するドレイン - ソース間電流 I_{ds} が I_{ds1} になる。

【0091】

これに対して、閾値電圧 V_{th} が V_{th2} ($V_{th2} > V_{th1}$) のとき、同じゲート - ソース間電圧 V_{gs} に対応するドレイン - ソース間電流 I_{ds} が I_{ds2} ($I_{ds2} < I_{ds1}$) になる。すなわち、駆動トランジスタ 22 の閾値電圧 V_{th} が変動すると、ゲート - ソース間電圧 V_{gs} が一定であってもドレイン - ソース間電流 I_{ds} が変動する。

【0092】

一方、上記構成の画素 (画素回路) 20 では、先述したように、発光時の駆動トランジスタ 22 のゲート - ソース間電圧 V_{gs} は $V_{sig} - V_{ofs} + V_{th} - V$ である。したがって、これを式 (1) に代入すると、ドレイン - ソース間電流 I_{ds} は、次式 (2) で表される。

$$I_{ds} = (1/2) \cdot \mu (W/L) C_{ox} (V_{sig} - V_{ofs} - V)^2 \quad \dots \dots (2)$$

【0093】

すなわち、駆動トランジスタ 22 の閾値電圧 V_{th} の項がキャンセルされており、駆動トランジスタ 22 から有機 EL 素子 21 に供給されるドレイン - ソース間電流 I_{ds} は、駆動トランジスタ 22 の閾値電圧 V_{th} に依存しない。その結果、駆動トランジスタ 22 の製造プロセスのばらつきや経時変化により、駆動トランジスタ 22 の閾値電圧 V_{th} が画素ごとに変動したとしても、ドレイン - ソース間電流 I_{ds} が変動しないために、有機 EL 素子 21 の発光輝度を一定に保つことができる。

【0094】

10

20

30

40

50

(移動度補正の原理)

次に、駆動トランジスタ 2 2 の移動度補正の原理について説明する。図 1 1 に、駆動トランジスタ 2 2 の移動度 μ が相対的に大きい画素 A と、駆動トランジスタ 2 2 の移動度 μ が相対的に小さい画素 B とを比較した状態で特性カーブを示す。駆動トランジスタ 2 2 をポリシリコン薄膜トランジスタなどで構成した場合、画素 A や画素 B のように、画素間で移動度 μ がばらつくことは避けられない。

【0095】

画素 A と画素 B で移動度 μ にばらつきがある状態で、駆動トランジスタ 2 2 のゲート電極に例えば両画素 A, B に同レベルの信号振幅 $V_{in} (= V_{sig} - V_{ofs})$ を書き込んだ場合を考える。この場合、何ら移動度 μ の補正を行わないと、移動度 μ の大きい画素 A に流れるドレイン - ソース間電流 I_{ds1} と移動度 μ の小さい画素 B に流れるドレイン - ソース間電流 I_{ds2} との間には大きな差が生じてしまう。このように、移動度 μ の画素ごとのばらつきに起因してドレイン - ソース間電流 I_{ds} に画素間で大きな差が生じると、画面のユニフォームリティが損なわれる。

10

【0096】

ここで、先述した式 (1) のトランジスタ特性式から明らかなように、移動度 μ が大きいとドレイン - ソース間電流 I_{ds} が大きくなる。したがって、負帰還における帰還量 V は移動度 μ が大きくなるほど大きくなる。図 1 1 に示すように、移動度 μ の大きな画素 A の帰還量 V_1 は、移動度の小さな画素 B の帰還量 V_2 に比べて大きい。

20

【0097】

そこで、移動度補正処理によって駆動トランジスタ 2 2 のドレイン - ソース間電流 I_{ds} に応じた帰還量 V でゲート - ソース間電圧 V_{gs} に負帰還をかけることにより、移動度 μ が大きいほど負帰還が大きくなることになる。その結果、移動度 μ の画素ごとのばらつきを抑制することができる。

【0098】

具体的には、移動度 μ の大きな画素 A で帰還量 V_1 の補正をかけると、ドレイン - ソース間電流 I_{ds} は I_{ds1} から I_{ds1} まで大きく下降する。一方、移動度 μ の小さな画素 B の帰還量 V_2 は小さいために、ドレイン - ソース間電流 I_{ds} は I_{ds2} から I_{ds2} までの下降となり、それ程大きく下降しない。結果的に、画素 A のドレイン - ソース間電流 I_{ds1} と画素 B のドレイン - ソース間電流 I_{ds2} とはほぼ等しくなるために、移動度 μ の画素ごとのばらつきが補正される。

30

【0099】

以上をまとめると、移動度 μ の異なる画素 A と画素 B があつた場合、移動度 μ の大きい画素 A の帰還量 V_1 は移動度 μ の小さい画素 B の帰還量 V_2 に比べて大きくなる。つまり、移動度 μ が大きい画素ほど帰還量 V が大きく、ドレイン - ソース間電流 I_{ds} の減少量が大きくなる。

【0100】

したがって、駆動トランジスタ 2 2 のドレイン - ソース間電流 I_{ds} に応じた帰還量 V で、ゲート - ソース間電圧 V_{gs} に負帰還をかけることで、移動度 μ の異なる画素のドレイン - ソース間電流 I_{ds} の電流値が均一化される。その結果、移動度 μ の画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ 2 2 に流れる電流 (ドレイン - ソース間電流 I_{ds}) に応じた帰還量 V で、駆動トランジスタ 2 2 のゲート - ソース間電圧 V_{gs} に負帰還をかける処理が移動度補正処理となる。

40

【0101】

ここで、図 2 に示した画素 (画素回路) 2 0 において、閾値補正、移動度補正の有無による映像信号の信号電圧 V_{sig} と駆動トランジスタ 2 2 のドレイン・ソース間電流 I_{ds} との関係について図 1 2 を用いて説明する。

【0102】

図 1 2 において、(A) は閾値補正および移動度補正を共に行わない場合、(B) は移動度補正を行わず、閾値補正のみを行った場合、(C) は閾値補正および移動度補正を共

50

に行った場合をそれぞれ示している。図 1 2 (A) に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧 V_{th} および移動度 μ の画素 A , B ごとのばらつきに起因してドレイン - ソース間電流 I_{ds} に画素 A , B 間で大きな差が生じることになる。

【 0 1 0 3 】

これに対して、閾値補正のみを行った場合は、図 1 2 (B) に示すように、ドレイン - ソース間電流 I_{ds} のばらつきをある程度低減できるものの、移動度 μ の画素 A , B ごとのばらつきに起因する画素 A , B 間でのドレイン - ソース間電流 I_{ds} の差は残る。そして、閾値補正および移動度補正を共に行うことにより、図 1 2 (C) に示すように、閾値電圧 V_{th} および移動度 μ の画素 A , B ごとのばらつきに起因する画素 A , B 間でのドレイン - ソース間電流 I_{ds} の差をほぼ無くすることができる。したがって、どの階調においても有機 EL 素子 2 1 の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

10

【 0 1 0 4 】

また、図 2 に示した画素 2 0 は、閾値補正および移動度補正の各補正機能に加えて、先述した蓄積容量 2 4 によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

【 0 1 0 5 】

すなわち、有機 EL 素子 2 1 の I - V 特性の経時変化に伴って駆動トランジスタ 2 2 のソース電位 V_s が変化したとしても、蓄積容量 2 4 によるブートストラップ動作により、駆動トランジスタ 2 2 のゲート - ソース間電位 V_{gs} を一定に維持することができる。したがって、有機 EL 素子 2 1 に流れる電流は変化せず一定となる。その結果、有機 EL 素子 2 1 の発光輝度も一定に保たれるために、有機 EL 素子 2 1 の I - V 特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

20

【 0 1 0 6 】

[リペア技術]

以上説明した、本発明の前提となる有機 EL 表示装置 1 0 において、前にも述べたように、有機 EL 素子 2 1 を形成する工程や、駆動トランジスタ 2 2 、書込みトランジスタ 2 3 、蓄積容量 2 4 を形成する基板工程で異物が混入すると、種々の輝度欠陥が発生する。輝度欠陥としては、有機 EL 素子 2 1 の電極間ショートや蓄積容量 2 4 の電極間ショートによる滅点、駆動トランジスタ 2 2 の電極間ショートによる輝点、書込みトランジスタ 2 3 の電極間ショートによる半滅点などが挙げられる。これら画素単位の輝度欠陥が発生すると、表示パネル 7 0 の歩留まりが低下する。

30

【 0 1 0 7 】

この輝度欠陥に起因する表示パネル 7 0 の歩留まりの低下を抑える技術として、輝度欠陥に対するリペア技術がある。この輝度欠陥に対するリペア技術について、以下に参考例を挙げて説明する。

【 0 1 0 8 】

(参考例 1)

図 1 3 は、参考例 1 に係るリペア技術を用いた画素回路を示す回路図である。参考例 1 に係るリペア技術では、電気光学素子として例えば 3 個の有機 EL 素子 2 1 - 1 , 2 1 - 2 , 2 1 - 3 を用いるとともに、これら有機 EL 素子 2 1 - 1 , 2 1 - 2 , 2 1 - 3 を 1 つの駆動回路 2 5 で共通に駆動する構成を採っている。

40

【 0 1 0 9 】

この参考例 1 に係るリペア技術では、3 個の有機 EL 素子 2 1 - 1 , 2 1 - 2 , 2 1 - 3 のいずれかが 1 つが異物による電極間ショート等で欠陥化した場合に、当該欠陥化した有機 EL 素子 2 1 - 1 / 2 1 - 2 / 2 1 - 3 を駆動回路 2 5 から切り離すことで、画素 2 0 が完全に滅点になることを防ぐ (輝度欠陥に対するリペア) 。

【 0 1 1 0 】

ここで、図 1 4 (A) に示すように、有機 EL 素子 2 1 - 1 , 2 1 - 2 , 2 1 - 3 の全

50

体に流れる電流値を I とすると、有機 EL 素子 21-1, 21-2, 21-3 個々には $I/3$ の電流値が流れる。その結果、有機 EL 素子 21-1, 21-2, 21-3 トータルで電流値 I に応じた発光輝度が得られる。

【0111】

一方、3個の有機 EL 素子 21-1, 21-2, 21-3 のうち、例えば有機 EL 素子 21-1 が異物による電極間ショート等で欠陥化した場合、図 14 (B) に示すように、有機 EL 素子 21-1 が部位 a の配線の切断によって駆動回路 25 から切り離される。すると、残りの有機 EL 素子 21-2, 21-3 に流れる電流値が $I/2$ となることとなるため、電流値 I に応じた発光輝度を確保することができる。しかし、残りの有機 EL 素子 21-2, 21-3 の電流密度が上昇することで、これら有機 EL 素子 21-2, 21-3 の劣化が早くなるために、輝度半減寿命が短くなってしまふ。ここで、輝度半減寿命とは、有機 EL 素子の輝度が初期輝度の半分程度まで低下する寿命を言う。

10

【0112】

(参考例 2)

図 15 は、参考例 2 に係るリペア技術を用いた画素回路を示す回路図である。参考例 2 に係るリペア技術では、電気光学素子として例えば3個の有機 EL 素子 21-1, 21-2, 21-3 を用いるとともに、これら有機 EL 素子 21-1, 21-2, 21-3 を3つの駆動回路 25-1, 25-2, 25-3 で独立に駆動する構成を採っている。

【0113】

この参考例 2 に係るリペア技術では、書き込みトランジスタ 23-1, 23-2, 23-2 によって映像信号の信号電圧 V_{sig} が蓄積容量 24-1, 24-2, 24-3 に $1/3$ ずつ蓄積される。そして、信号電圧 V_{sig} に応じて有機 EL 素子 21-1, 21-2, 21-3 の全体に流れる電流値を I とすると、有機 EL 素子 21-1, 21-2, 21-3 個々には $I/3$ の電流値が流れる。その結果、有機 EL 素子 21-1, 21-2, 21-3 トータルで電流値 I に応じた発光輝度が得られる。

20

【0114】

ここで、3個の有機 EL 素子 21-1, 21-2, 21-3 のうち、例えば有機 EL 素子 21-3 が異物による電極間ショート等で欠陥化した場合には、部位 b の配線の切断によって駆動回路 25-3 から切り離されることで、滅点に対するリペアが行われる。駆動トランジスタ 22-3 が異物による電極間ショート等で欠陥化した場合には、部位 c の配線が切断されることで輝点に対するリペアが行われる。書き込みトランジスタ 23-3 が異物による電極間ショート等で欠陥化した場合には、部位 d の配線が切断されることで半滅点に対するリペアが行われる。蓄積容量 24-3 が異物による電極間ショート等で欠陥化した場合には、部位 e の配線が切断されることで滅点に対するリペアが行われる。

30

【0115】

この参考例 2 に係るリペア技術によれば、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、画素 20 が完全に輝度欠陥になることを防ぐことができる。また、駆動トランジスタ 22 および書き込みトランジスタ 23 のいずれの素子が欠陥化して分離されても、蓄積容量 24-1, 24-2, 24-3 にはそれぞれ信号電圧 $V_{sig}/3$ ずつ蓄積されている。このことから、有機 EL 素子 21-1, 21-2, 21-3 に流れる電流値は $I/3$ であるため、電流値 I に応じた発光輝度を確保することができ、またリペア前後の輝度半減寿命は変わらない。

40

【0116】

しかしながら、参考例 1, 2 のように、1つの副画素に複数の有機 EL 素子を設ける構成、即ち1つの副画素を複数の発光部分に画素分割する構成を採ることで、プロセスルール(例えば、配線間隔)に起因して有機 EL 素子の開口部面積(発光面積)が減少する。すると、所望の発光輝度を得るには電流密度を高くせざるを得なくなるために、有機 EL 素子の寿命が低下する。

【0117】

[本実施形態の特徴部分]

50

以上の点に鑑みて為されたのが本発明である。本発明では、有機EL素子21の輝度半減寿命が、材料にも依るが、一般的に、Bの有機EL素子21Bの寿命が他の色、例えばR、Gの有機EL素子21R、21Gに比べて短いことに着目している。

【0118】

図16に、R、G、Bの有機EL素子21R、21G、21Bの開口率に対する輝度半減寿命の関係を示す。全色共に開口率が小さいと、所定の輝度を得るには電流密度を上げる必要があり、電流密度が上昇すると輝度半減寿命が短くなる。そして、図16の特性図から明らかなように、Bの有機EL素子21BがR、Gの有機EL素子21R、21Gに比べて短い。因みに、Rの有機EL素子21Rが相対的に一番長い。

【0119】

この発光色によって異なる輝度半減寿命に鑑み、本発明の一実施形態では、Bの副画素20Bについては有機EL素子を1つとし、R、Gの副画素20R、20Gについては有機EL素子を複数とする一方、Bの副画素20Bの発光面積を、R、Gの副画素20R、20Gの発光面積よりも大きく設定する構成を採る。

【0120】

ここで、副画素20R、20G、20Bの発光面積とは有機EL素子の開口部面積のことである。具体的には、Bの副画素20Bでは、1つの電気光学素子の開口部面積がBの副画素20Bの発光面積となり、R、Gの副画素20R、20Gでは複数の有機EL素子の各開口部面積のトータルがR、Gの副画素20R、20Gの発光面積となる。

【0121】

また、駆動トランジスタ22、書込みトランジスタ23および蓄積容量24からなる駆動回路については次の構成を採る。すなわち、Bの副画素20Bについては、1つの有機EL素子を1つの駆動回路で駆動する構成を採る。Rの副画素20Rについては、複数の有機EL素子を1つの駆動回路で共通に駆動する構成を採る。このRの副画素20Rの構成は、参考列1に係るリペア技術に相当する。また、Gの副画素20Gについては、複数の有機EL素子を複数の駆動回路で1対1の対応関係をもってそれぞれ独立に駆動する構成を採る。このGの副画素20Gの構成は、参考列2に係るリペア技術に相当する。

【0122】

(実施例)

図17は、1つの画素についての一実施例を示す図であり、(A)はEL素子側レイアウトを示す概略平面図、(B)は基板側レイアウトを示す概略平面図である。ここで、Bの副画素20Bが1つの有機EL素子を有し、R、Gの副画素20R、20Gが、参考例1、2の場合と同様に、例えば3つの有機EL素子を有する場合を例に挙げて説明する。3つの有機EL素子を有するということは、各副画素の発光領域が3つに分割されていることと等価である。すなわち、1つの副画素に複数の有機EL素子を設けることを、1つの副画素を複数の発光部分(発光領域)に分割(画素分割)するということもできる。

【0123】

図17(A)に示すように、Bの副画素20Bは1つの有機EL素子21を有し、R、Gの副画素20R、20Gは各々、3つの有機EL素子21-1、21-2、21-3を有している。このとき、有機EL素子21が形成されるEL素子側について、副画素20R、20G、20Bの行方向(副画素の配列方向)の幅をそれぞれ I_r 、 I_g 、 I_b とすると、 $I_r < I_g < I_b$ となるように各幅 I_r 、 I_g 、 I_b が設定されている。

【0124】

ここで、Bの副画素20Bの有機EL素子21の開口部面積(即ち、発光面積)を S_b とする。また、Rの副画素20Rの有機EL素子21-1、21-2、21-3の各開口部面積を S_{r1} 、 S_{r2} 、 S_{r3} とし、Gの副画素20Gの有機EL素子21-1、21-2、21-3の各開口部面積を S_{g1} 、 S_{g2} 、 S_{g3} とする。

【0125】

このとき、Bの副画素20Bの有機EL素子21の開口部面積 S_b が、Gの副画素20Gの有機EL素子21-1、21-2、21-3のトータルの開口部面積 $S_g (= S_{g1}$

10

20

30

40

50

+ $S_{g2} + S_{g3}$) よりも大きくなるように設定する。また、Gの副画素20Gの有機EL素子21-1, 21-2, 21-3のトータルの開口部面積 S_g が、Rの副画素20Rの有機EL素子21-1, 21-2, 21-3のトータルの開口部面積 $S_r (= S_{r1}, S_{r2}, S_{r3})$ よりも大きくなるように設定する。

【0126】

すなわち、R, G, Bの有機EL素子21R, 21G, 21Bの寿命が、 $21R > 21G > 21B$ であるとき、有機EL素子21R, 21G, 21Bの開口部面積 S_r, S_g, S_b が $S_r < S_g < S_b$ となるように、各開口部面積 S_r, S_g, S_b を設定する。ここで、Rの有機EL素子21Rについては、有機EL素子21-1, 21-2, 21-3の各開口部面積 S_{r1}, S_{r2}, S_{r3} が同一に設定されている。また、Gの有機EL素子21Gについても、有機EL素子21-1, 21-2, 21-3の各開口部面積 S_{g1}, S_{g2}, S_{g3} が同一に設定されている。

10

【0127】

一方、駆動回路25が形成される基板側については、副画素20R, 20G, 20Bが駆動回路1つ、副画素20Gが駆動回路3つである。そして、基板側についてもEL素子側と同様に、副画素20R, 20G, 20Bの行方向の幅 I_r, I_g, I_b が、 $I_r < I_g < I_b$ となるように設定されている。すなわち、副画素20R, 20G, 20Bのレイアウト面積は、副画素20Bが一番大きく、副画素20Rが一番小さい。

【0128】

図18に1つの画素全体のレイアウトを示す。図18は、図17(A)と図17(B)とを重ね合わせたものである。副画素20Gについては、駆動回路25-1, 25-2, 25-3の各領域と有機EL素子21-1, 21-2, 21-3とがそれぞれ対応した位置関係となる。一方、副画素20Rについては、1つの駆動回路25の領域のほぼ上に3つの有機EL素子21-1, 21-2, 21-3が位置することになる。

20

【0129】

< Rの副画素 >

図19にRの副画素20Rの全体レイアウトを、図20に基板側レイアウトをそれぞれ示す。図19、図20中、図5、図6と同等部分には同一符号を付して示している。

【0130】

図19および図20において、副画素20Rを構成する駆動トランジスタ22、書込みトランジスタ23および蓄積容量24などの回路素子を形成するための最下部の第1配線層75が設けられている。この第1配線層75は、信号線33の一部、駆動トランジスタ22および書込みトランジスタ23のゲート電極、蓄積容量24の一方の電極などを形成する。

30

【0131】

第1配線層75の上には、層間絶縁膜(図6の層間絶縁膜76)を介して第2配線層81が設けられる。この第2配線層81は、駆動トランジスタ22および書込みトランジスタ23のソース電極やドレイン電極と電気的に接続されるとともに、蓄積容量24の他方の電極、走査線31、電源供給線32、信号線33の一部を形成する。

【0132】

第1配線層75と第2配線層81とはコンタクト部91, 92, 93にて電気的に接続される。また、図21に示すように、第1, 第2配線層75, 81に対して、有機EL素子21-1の下部電極(例えば、アノード電極)211-1がコンタクト部92-1にて電気的に接続される。同様に、有機EL素子21-2, 21-3の各下部電極211-2, 211-3がコンタクト部92-2, 92-3にて第1, 第2配線層75, 81と電気的に接続される。

40

【0133】

ここで、例えば有機EL素子21-3が欠陥化した場合は、コンタクト部93, 94-2とコンタクト部94-3との間の第1配線層75の配線を例えばレーザ光照射によって切断すればよい。これにより、欠陥化した有機EL素子21-3が駆動回路25から切り

50

離され、有機EL素子21-3の欠陥化に対するリペアが行われる。

【0134】

ここで、有機EL素子21-1, 21-2, 21-3と駆動回路25との電氣的な接続は、駆動トランジスタ22や書き込みトランジスタ23のゲート電極と同一工程で形成される第1配線層75の配線によって行われている。したがって、リペアに際しては、当該配線を表示パネル70の裏面側からレーザ光照射によって簡単に切断できる。

【0135】

< Gの副画素 >

図22にGの副画素20Gの全体レイアウトを、図23に基板側レイアウトをそれぞれ示す。図22、図23中、図19、図20と同等部分には同一符号を付して示している。

【0136】

図22および図23において、3つの有機EL素子21-1, 21-2, 21-3に対応して、3つの駆動回路25-1, 25-2, 25-3が基板側に設けられている。具体的には、第1配線層75により、信号線33の一部と、駆動回路25-1の駆動トランジスタ22-1および書き込みトランジスタ23-1のゲート電極、蓄積容量24-1の一方の電極などが形成されている。駆動回路25-2, 25-3についても同様である。

【0137】

また、第2配線層81により、蓄積容量24-1, 24-2, 24-3の他方の電極、走査線31、電源供給線32および信号線33の一部が形成される。第2配線層81は、駆動トランジスタ22-1, 22-2, 22-3および書き込みトランジスタ23-1, 23-2, 23-3のソース電極やドレイン電極と電氣的に接続される。

【0138】

第1配線層75と第2配線層81とはコンタクト部91, 92-1, 92-2, 92-3にて電氣的に接続される。また、駆動回路25-1, 25-2, 25-3個々の第2配線層81-1, 81-2, 81-3と、有機EL素子21-2, 21-3の各下部電極211-1, 211-2, 211-3とは、コンタクト部93-1, 93-2, 93-3にて電氣的に接続される。

【0139】

以上説明したGの副画素20Gの等価回路は、図15の参考例2の場合と同じになる。したがって、3個の有機EL素子21-1, 21-2, 21-3のうち、例えば有機EL素子21-3が異物による電極間ショート等で欠陥化した場合には、部位bの配線の切断によって駆動回路25-3から切り離すことで、滅点に対するリペアが行われる。駆動トランジスタ22-3が異物による電極間ショート等で欠陥化した場合には、部位cの配線を切断することで輝点に対するリペアが行われる。書き込みトランジスタ23-3が異物による電極間ショート等で欠陥化した場合には、部位dの配線を切断することで半滅点に対するリペアが行われる。蓄積容量24-3が異物による電極間ショート等で欠陥化した場合には、部位eの配線を切断することで滅点に対するリペアが行われる。

【0140】

この参考例2の場合と同様に、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、副画素20Gが完全に輝度欠陥になることを防ぐことができる。また、駆動トランジスタ22-1, 22-2, 22-3および書き込みトランジスタ23-1, 23-2, 23-3のいずれの素子が欠陥化して分離されても、有機EL素子21-1, 21-2, 21-3に流れる電流値はI/3である。したがって、電流値Iに応じた発光輝度を確保することができる。また、リペア前後の輝度半減寿命は変わらない。

【0141】

[本実施形態の作用効果]

以上説明したように、R, Gの副画素20R, 20Bについては、複数の有機EL素子21-1, 21-2, 21-3を有しているために、これら有機EL素子21-1, 21-2, 21-3のいずれかが欠陥化した際に、当該有機EL素子を切り離すこと。これに

10

20

30

40

50

より、異物混入に起因する輝度欠陥に対するリペアを行うことができる。ただし、Bの副画素20Bについては、有機EL素子21を1つ持つだけであるために、輝度欠陥に対するリペアを行うことはできない。

【0142】

一方、Bの有機EL素子21BがR、Gの有機EL素子21R、21Gに比べて短いことに着目し、Bの副画素20Bの発光面積 S_b を、他の色の副画素20R、20Gの発光面積 S_r 、 S_g よりも大きく設定する。発光面積、即ち有機EL素子21の開口部面積が大きければ、所望の発光輝度を得るに当たって、有機EL素子21に流す電流密度を、開口部面積が小さいときよりも低く設定できる。電流密度が低ければ、有機EL素子21の寿命の低下を抑えることができる。

10

【0143】

すなわち、Bの副画素20Bについては、輝度欠陥に対するリペアを行うことができないものの、相対的に寿命の短いBの有機EL素子の長寿命化を図ることができる。その結果、異物混入に起因する輝度欠陥に対する対策を施しつつ、各発光色について有機EL素子21の寿命のバランスをとることができる。特に、一番寿命の長いRの副画素20Rについては、その発光面積を一番小さくなるように設定したことで、各発光色について有機EL素子21の寿命のバランスをより確実にとることができる。

【0144】

[変形例]

上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。例えば、駆動トランジスタ22のゲート電極に基準電位 V_{ofs} を選択的に書き込むスイッチングトランジスタを有する画素構成など、種々の画素構成のものが考えられる。

20

【0145】

また、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。

30

【0146】

[適用例]

以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図24~図28に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。

【0147】

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。

40

【0148】

以下に、本発明が適用される電子機器の具体例について説明する。

【0149】

図24は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による

50

表示装置を用いることにより作成される。

【0150】

図25は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。

【0151】

図26は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するときに操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。

10

【0152】

図27は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。

【0153】

図28は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。

20

【図面の簡単な説明】

【0154】

【図1】本発明が適用される有機EL表示装置の構成の概略を示すシステム構成図である。

【図2】本適用例に係る有機EL表示装置のレイアウトの一例を示す概略平面図である。

30

【図3】本適用例に係る有機EL表示装置の画素の回路構成を示す回路図である。

【図4】RGBの副画素についての全体のレイアウトを示す概略平面図である。

【図5】1つの副画素の具体的な構成例を示す図であり、(A)は第1配線層および第2配線層に着目した概略平面図、(B)はアノード層に着目した概略平面図である。

【図6】1つの副画素について全体の層構造を示す断面図であり、図4のa-a'線に沿った断面図である。

【図7】本適用例に係る有機EL表示装置の回路動作の説明に供するタイミング波形図である。

【図8】本適用例に係る有機EL表示装置の回路動作の説明図(その1)である。

【図9】本適用例に係る有機EL表示装置の回路動作の説明図(その2)である。

40

【図10】駆動トランジスタの閾値電圧 V_{th} のばらつきに起因する課題の説明に供する特性図である。

【図11】駆動トランジスタの移動度 μ のばらつきに起因する課題の説明に供する特性図である。

【図12】閾値補正、移動度補正の有無による映像信号の信号電圧 V_{sig} と駆動トランジスタのドレイン・ソース間電流 I_{ds} との関係の説明に供する特性図である。

【図13】参考例1に係るリペア技術についての説明図(その1)である。

【図14】参考例1に係るリペア技術についての説明図(その2)である。

【図15】参考例2に係るリペア技術についての説明図である。

【図16】R、G、Bの有機EL素子の開口率に対する寿命の関係を示す特性図である。

50

【図 17】1つの画素についての一実施例を示す図であり、(A)はEL素子側レイアウトを示す概略平面図、(B)は基板側レイアウトを示す概略平面図である。

【図 18】1つの画素全体のレイアウトを示す概略平面図である。

【図 19】Rの副画素の全体レイアウトを示す平面図である。

【図 20】Rの副画素の基板側レイアウトを示す概略平面図である。

【図 21】Rの副画素における第1,第2配線層と有機EL素子の下部電極との電気的接続の状態を示す図である。

【図 22】Gの副画素の全体レイアウトを示す平面図である。

【図 23】Gの副画素の基板側レイアウトを示す概略平面図である。

【図 24】本発明が適用されるテレビジョンセットの外観を示す斜視図である。

10

【図 25】本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。

【図 26】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。

【図 27】本発明が適用されるビデオカメラの外観を示す斜視図である。

【図 28】本発明が適用される携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。

【図 29】輝度欠陥についての説明図である。


【符号の説明】

20


【0155】

10...有機EL表示装置、20...画素、20R,20G,20B...副画素、21,21-1,21-2,21-3...有機EL素子、22,22-1,22-2,22-3...駆動トランジスタ、23,23-1,23-2,23-3...書込みトランジスタ、24,24-1,24-2,24-3...蓄積容量、30...画素アレイ部、31(31-1~31-m)...走査線、32(32-1~32-m)...電源供給線、33(33-1~33-n)...信号線、34...共通電源供給線、40...書込み走査回路、50...電源供給走査回路、60...信号出力回路、70...表示パネル


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【図5】




【図6】




【図7】




【図8】





【 図 9 】




【 図 1 0 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【図 19】




【図 20】




【図 21】




【図 22】




【 図 2 3 】




【 図 2 4 】




【 図 2 5 】




【 図 2 6 】




【 図 2 8 】



【 図 2 7 】



【 図 2 9 】



フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
H 0 1 L 27/32 (2006.01)	G 0 9 G 3/20 6 4 2 J	
	G 0 9 G 3/20 6 7 0 J	
	H 0 5 B 33/26 Z	
	G 0 9 G 3/20 6 7 0 A	
	G 0 9 F 9/30 3 9 0 C	
	G 0 9 F 9/30 3 6 5 Z	

Fターム(参考) 3K107 AA01 BB01 CC06 CC21 CC29 CC36 DD39 EE03 EE07 FF13
 FF15
 5C080 AA06 BB05 CC03 DD29 EE29 EE30 JJ02 JJ03 JJ04 JJ05
 JJ06 KK02 KK07 KK43
 5C094 AA37 BA03 BA27 CA20 CA24 EA04 HA08

专利名称(译)	显示设备和电子设备		
公开(公告)号	JP2010003880A	公开(公告)日	2010-01-07
申请号	JP2008161416	申请日	2008-06-20
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	佐川裕志 三浦究 内野勝秀		
发明人	佐川 裕志 三浦 究 内野 勝秀		
IPC分类号	H01L51/50 G09G3/30 G09G3/20 H05B33/26 G09F9/30 H01L27/32		
CPC分类号	H01L27/3216 H01L27/3276		
FI分类号	H05B33/14.A G09G3/30.Z G09G3/30.J G09G3/20.624.B G09G3/20.642.K G09G3/20.642.J G09G3/20.670.J H05B33/26.Z G09G3/20.670.A G09F9/30.390.C G09F9/30.365.Z G09F9/30.365 G09F9/302.C G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291 H01L27/32		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC06 3K107/CC21 3K107/CC29 3K107/CC36 3K107/DD39 3K107/EE03 3K107/EE07 3K107/FF13 3K107/FF15 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD29 5C080/EE29 5C080/EE30 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/KK02 5C080/KK07 5C080/KK43 5C094/AA37 5C094/BA03 5C094/BA27 5C094/CA20 5C094/CA24 5C094/EA04 5C094/HA08 5C380/AA01 5C380/AA02 5C380/AA03 5C380/AB06 5C380/AB11 5C380/AB16 5C380/AB22 5C380/AB24 5C380/AB31 5C380/AB34 5C380/AB35 5C380/AB36 5C380/AB37 5C380/AB42 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/AC12 5C380/BA27 5C380/BA29 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BD01 5C380/BD08 5C380/CA08 5C380/CA12 5C380/CA54 5C380/CB01 5C380/CB20 5C380/CB26 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC06 5C380/CC07 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC41 5C380/CC45 5C380/CC62 5C380/CD012 5C380/CD022 5C380/DA02 5C380/DA06 5C380/DA47 5C380/HA20		
代理人(译)	船桥 国则		
外部链接	Espacenet		

摘要(译)

要解决的问题：在考虑由于异物混合引起的亮度缺陷的同时抑制有机EL元件的寿命减少。
 ŽSOLUTION：注意蓝色(B)有机EL元件21B的寿命比其他颜色的有机EL元件21R和21G短，例如红色(R)和绿色(G)，只有一个有机EL元件用于B子像素20B，而多个有机EL元件用于R和G子像素20R和20G，而B子像素20B的发光区域设置为大于R和G子像素20R和20G的发光区域。
 Ž

