

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3892732号  
(P3892732)

(45) 発行日 平成19年3月14日(2007.3.14)

(24) 登録日 平成18年12月15日(2006.12.15)

(51) Int. Cl.	F I	
<b>G09G 3/30 (2006.01)</b>	G09G 3/30	J
<b>G09G 3/20 (2006.01)</b>	G09G 3/30	K
	G09G 3/20	611H
	G09G 3/20	612F
	G09G 3/20	624B
請求項の数 5 (全 12 頁) 最終頁に続く		

(21) 出願番号	特願2002-22835 (P2002-22835)	(73) 特許権者	000005108
(22) 出願日	平成14年1月31日(2002.1.31)		株式会社日立製作所
(65) 公開番号	特開2003-223136 (P2003-223136A)		東京都千代田区丸の内一丁目6番6号
(43) 公開日	平成15年8月8日(2003.8.8)	(74) 代理人	100083552
審査請求日	平成16年2月10日(2004.2.10)		弁理士 秋田 収喜
		(72) 発明者	西谷 茂之
			千葉県茂原市早野3300番地 株式会社日立製作所 ディ스플레이グループ内
		(72) 発明者	佐藤 敏浩
			千葉県茂原市早野3300番地 株式会社日立製作所 ディ스플레이グループ内
		(72) 発明者	河内 玄士朗
			千葉県茂原市早野3300番地 株式会社日立製作所 ディ스플레이グループ内
最終頁に続く			

(54) 【発明の名称】 表示装置の駆動方法

(57) 【特許請求の範囲】

【請求項1】

比較器と電流駆動型発光素子とを有する画素を複数備える表示装置の駆動方法であって

、  
1 フレーム期間中に第1の期間と、前記第1の期間よりも後の期間である第2の期間を有し、

前記第1の期間に、全画素内の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素の比較器の一方の入力端子に接続された第1配線に対して映像信号電圧を書き込み、

前記第2の期間に、前記各画素の比較器の他方の入力端子に接続された第2配線に対して、第1レベルから第2レベルまで複数回にわたって変化する電圧を書き込み、前記各画素に書き込まれた映像信号電圧と該電圧とにより決定される期間、前記各画素の前記電流駆動型発光素子を発光させることを特徴とする表示装置の駆動方法。

【請求項2】

前記第1レベルから第2レベルまで複数回にわたって変化する電圧は、傾斜波電圧であることを特徴とする請求項1に記載の表示装置の駆動方法。

【請求項3】

前記傾斜波電圧は、ランプ波形であることを特徴とする請求項2に記載の表示装置の駆動方法。

【請求項4】

10

20

前記映像信号電圧は、発光輝度が低い程第1レベルの電圧との電位差が小さくなる電圧であることを特徴とする請求項1に記載の表示装置の駆動方法。

【請求項5】

前記映像信号電圧は、発光輝度が高い程第1レベルの電圧との電位差が大きくなる電圧であることを特徴とする請求項1に記載の表示装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、表示装置およびその駆動方法に係り、特に、アクティブマトリクス方式の有機エレクトロルミネッセンスディスプレイの駆動方法に関する。

10

【0002】

【従来の技術】

アクティブマトリクス駆動の有機エレクトロルミネッセンスディスプレイ（以下、AMOLEDと記す）は、従来の液晶ディスプレイの次の世代のフラットパネルディスプレイとして期待されている。

従来、AMOLEDの駆動回路としては、例えば、特開2000-163014号公報に開示されているような、有機エレクトロルミネッセンス素子（以下、単に、EL素子という。）に電流を供給するための駆動用の薄膜トランジスタ（以下、EL駆動TFTという）、EL駆動TFTのゲート電極に接続され、映像信号電圧を保持する保持コンデンサと、前記保持コンデンサに映像信号電圧を供給するためのスイッチ用の薄膜トランジスタ（以下、スイッチTFTという）からなる2トランジスタ構成の回路がもっとも基本的な画素回路として知られている。（以下、第1の従来技術という）

20

【0003】

【発明が解決しようとする課題】

前記第1の従来技術である2トランジスタ構成の基本画素回路の大きな問題として、EL駆動TFTを構成する半導体薄膜（通常は、多結晶シリコン膜が使用される）の結晶性の場所毎のバラツキにより、EL駆動TFTのしきい電圧（ $V_{th}$ ）や移動度（ $\mu$ ）が画素毎にばらつくために生じる画像の不均一性がある。

しきい電圧や移動度のバラツキは、そのまま、EL素子の駆動電流値のバラツキとなるため、発光強度がバラツキ、表示上では微細なムラとなって見えることになる。この表示ムラは駆動電流値が小さい中間調表示時に特に問題となる。

30

このようなEL駆動TFTの特性のバラツキによる表示不均一を抑制するために、例えば、特開2000-330527号公報には、EL駆動TFTを、完全にオフか、または完全にオン状態とする2値スイッチとして駆動し、画像の階調表示は発光の時間幅を変えることにより表示する、所謂パルス幅変調による駆動法が開示されている。（以下、第2の従来技術という）

第2の従来技術による画像表示の均一化効果については、既の実証されており、パルス幅変調駆動はAMOLEDの駆動法として有力な方法の一つではある。

しかしながら、前記第2の従来技術では、デジタル階調に対応した短い信号パルス进行处理する必要があることから、駆動回路の動作周波数が高くなり、回路の消費電力が大きくなるという問題点があった。

40

また、通常は簡単な回路で済む垂直側走査回路が複雑になり回路面積が増大するという問題点があった。

【0004】

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、EL素子のような電流駆動型発光素子を有する表示装置において、従来よりも駆動回路の構成が簡単で、しかも、動画を表示した際に画質劣化を低減することが可能な駆動方法を提供することにある。

また、本発明の他の目的は、前記駆動方法を実施するために最適な表示装置を提供することにある。

50

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

【0005】

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。

即ち、本発明は、電流駆動型発光素子（例えば、有機エレクトロルミネッセンス素子）を有する画素を複数備える表示装置の駆動方法であって、1フレーム期間の初めの第1の期間に、全画素の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素に映像信号電圧を書き込み、1フレーム期間の前記第1の期間に続く第2の期間に、前記各画素に書き込まれた映像信号電圧により決定される1回以上の発光期間内に、各画素内の前記電流駆動型発光素子を発光させる。

10

本発明によれば、1フレーム期間内に、電流駆動型発光素子の発光を停止する第1の期間を設けるようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となる。

【0006】

また、本発明は、電流駆動型発光素子と、スイッチングトランジスタと、前記スイッチングトランジスタに接続される保持容量素子とを有する画素を複数備える表示装置の駆動方法であって、1フレーム期間の初めの第1の期間に、前記全画素内の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の前記保持容量素子に映像信号電圧を書き込み、1フレーム期間の前記第1の期間に続く第2の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止するとともに、前記各画素の前記保持容量素子に書き込まれた映像信号電圧により決定される1回以上の発光期間内に、前記各画素の電流駆動型発光素子を発光させる。

20

本発明によれば、1フレーム期間内に、電流駆動型発光素子の発光を停止する第1の期間を設けるようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となるばかりか、発光期間中、即ち、第2の期間中は前記スイッチングトランジスタのゲート電極に印加する走査駆動信号（例えば、走査クロック）を停止させるようにしたので、消費電力の増加を抑えることが可能となる。

30

【0007】

また、本発明は、電流駆動型発光素子と、前記電流駆動型発光素子に駆動電流を供給する駆動トランジスタと、スイッチングトランジスタと、前記スイッチングトランジスタに接続される保持容量素子と、出力端子が前記駆動トランジスタのゲート電極に接続されるとともに、一方の入力端子に前記保持容量素子に保持される電圧が印加され、他方の入力端子に階調制御電圧が印加される比較器とを有する画素を複数備える表示装置であって、1フレーム期間の初めの第1の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の前記保持容量素子に映像信号電圧を書き込む第1の手段と、前記階調制御電圧として、前記第1の期間に、全画素内の前記駆動トランジスタをオフとする第1レベルの電圧を、また、1フレーム期間の前記第1の期間に続く第2の期間に、1回以上、前記第1レベルの電圧から、前記第1レベルの電圧とは異なる第2レベルの電圧まで変化する傾斜波形の電圧を供給する第2の手段とを備える。本発明の一実施の形態では、前記第1の手段は、前記第2の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止する。

40

【0008】

また、本発明は、電流駆動型発光素子と、出力端子に前記電流駆動型発光素子が接続されるインバータ回路と、スイッチングトランジスタと、前記スイッチングトランジスタと前記インバータ回路の入力端子との間に接続される保持容量素子とを有する画素を複数備える表示装置であって、1フレーム期間の初めの第1の期間に、前記各画素の前記インバータ回路の入力端子と出力端子とを短絡する第1の手段と、1フレーム期間の前記第1の期

50

間に続く第2の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の保持容量素子に映像信号電圧を書き込む第2の手段と、1フレーム期間の前記第2の期間に続く第3の期間に、1回以上、前記各画素の前記保持容量素子の前記第1の端子に、第1レベルの電圧から、前記第1レベルの電圧とは異なる第2レベルの電圧まで変化する傾斜波形の階調制御電圧を印加する第3の手段とを備える。

#### 【0009】

本発明の一実施の形態では、前記第2の手段は、前記1フレーム期間の第1および第3の期間内に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止する。

10

本発明の一実施の形態では、前記第3の手段は、前記各画素の前記保持容量素子の前記第1の端子に接続されるとともに、前記第3の期間にオンとなり前記階調制御電圧を前記保持容量素子の前記第1の端子に印加する第2のスイッチングトランジスタを有する。

本発明の一実施の形態では、前記複数の画素はマトリクス状に配置され、前記各画素列毎に設けられ、前記各画素の前記スイッチングトランジスタがオンのときに、前記各画素の前記保持容量素子に映像信号電圧を印加する複数の映像信号線と、前記各画素列毎に設けられ、前記階調制御電圧を印加する複数の階調信号線と、前記各画素列毎に設けられ、前記電流駆動型発光素子に駆動電流を供給する複数の電流供給線と、前記各画素行毎に設けられ、1ライン毎に前記各画素の前記スイッチングトランジスタのゲート電極に順次前記走査駆動信号を印加する複数の走査信号線とを備える。

20

#### 【0010】

##### 【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。

なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

##### [実施の形態1]

図1は、本発明の実施の形態1の表示装置の表示パネルの1画素の等価回路を示す回路図である。

本実施の形態において、各画素はマトリクス状に配置され、 $m$ 行 $n$ 列目の画素は、走査信号線( $G_m, G_{(m+1)}$ )と、映像信号線 $D_n$ (あるいは、階調信号線 $K_n$ )と、アノード電流供給線 $A_n$ とで囲まれた領域で定義される。

30

各画素内部には、スイッチ用の薄膜トランジスタ(以下、スイッチ $TFT$ という。)( $Q_{s(m,n)}$ )と、 $PMOS$ トランジスタから成る $EL$ 駆動 $TFT$ ( $Q_{d(m,n)}$ )と、保持容量素子 $C_{st(m,n)}$ と、比較器 $C_{op(m,n)}$ とが設けられる。

$EL$ 駆動 $TFT$ ( $Q_{d(m,n)}$ )のドレイン電極には、 $EL$ 素子 $OLED(m,n)$ のアノード電極が接続され、ゲート電極には、比較器 $C_{op(m,n)}$ の出力端子が接続される。 $EL$ 素子 $OLED(m,n)$ のカソード電極は接地電位( $GND$ )に接続される。

比較器 $C_{op(m,n)}$ の一方の入力端子には、保持容量素子 $C_{st(m,n)}$ の一方の端子が接続され、他方の端子には、階調信号線 $K_n$ が接続される。

保持容量素子 $C_{st(m,n)}$ の一方の端子は、スイッチ $TFT$ ( $Q_{s(m,n)}$ )を介して映像信号線 $D_n$ に接続され、また、保持容量素子 $C_{st(m,n)}$ の他方の端子は、接地電位( $GND$ )に接続される。

40

#### 【0011】

比較のために、従来の表示装置の代表的な1画素の等価回路を図8に示す。この図8は、前述した特開2000-163014号公報に記載されているものである。

この図8に示す等価回路は、比較器 $C_{op(m,n)}$ と階調信号線 $K_n$ とを備えず、かつ、保持容量素子 $C_{st(m,n)}$ の他方の端子が、アノード電流供給線( $A_n$ )に接続されている点で、図1に示す等価回路と相異なる。

この図8に示す等価回路において、走査信号線 $G$ が順次1ライン毎に走査され、スイッチ $TFT$ ( $Q_{s(m,n)}$ )のゲート電極に $High$ レベル(以下、 $H$ レベルという)の走査ク

50

ロックが印加されると、スイッチTFT ( $Q_s(m,n)$ ) がオンとなり、これにより、スイッチTFT ( $Q_s(m,n)$ ) を介して、映像信号線  $D_n$  からアナログの映像信号電圧が保持容量素子  $C_{st}(m,n)$  に供給され、保持容量素子  $C_{st}(m,n)$  に保持される。

この保持容量素子  $C_{st}(m,n)$  に保持されたアナログの映像信号電圧は、EL駆動TFT ( $Q_d(m,n)$ ) のゲート電極に供給され、これにより、EL駆動TFT ( $Q_d(m,n)$ ) を流れる電流が制御され、即ち、アナログの映像信号電圧に対応する電流をEL素子OLED ( $m,n$ ) に供給し、これにより、EL素子OLED ( $m,n$ ) が発光し、画像が表示される。

#### 【0012】

しかしながら、この図8に示す回路構成では、EL駆動TFT ( $Q_d(m,n)$ ) を構成する半導体薄膜(多結晶シリコン膜)の結晶性の場所毎のバラツキにより、EL駆動TFT ( $Q_d(m,n)$ ) のしきい電圧 ( $V_{th}$ ) や移動度 ( $\mu$ ) が画素毎にバラツキが生じ、それにより、EL素子OLED ( $m,n$ ) の駆動電流値にバラツキが生じ、結果として、発光強度がバラツキ、表示上では微細なムラとなって見えるという問題点があった。

また、この図8に示す駆動方法は、1フレーム期間中、同一の画像を表示し続ける方法であり、画像が切り替わる毎に輝度が段階状に変化する。

このように常に画像を切れ目なしに表示する駆動方法では、前の画像から次の画像に切り替わると人間は2つの画像を重ねて認識し、結果的に画像の輪郭がぼやけてしまうという欠点があり、特に、動画を表示する場合に、表示画質を劣化させるという問題点があった。

#### 【0013】

以下、本実施の形態の駆動方法について説明する。

本実施の形態では、図2に示すように、1フレーム期間は、走査期間と発光期間とに分離される。

図2に示す走査期間は、全ての保持容量素子  $C_{st}$  にアナログの映像信号電圧を書き込み期間であり、この期間内は、EL素子OLEDの発光は停止される。

この走査期間内に、走査信号線  $G$  が順次1ライン毎に走査され、1ライン毎に走査信号線  $G$  に順次走査クロックが印加されると、全ての保持容量素子  $C_{st}$  にアナログの映像信号電圧を書き込まれる。

例えば、図1において、スイッチTFT ( $Q_s(m,n)$ ) のゲート電極にHレベルの走査クロックが印加されると、スイッチTFT ( $Q_s(m,n)$ ) がオンとなり、これにより、スイッチTFT ( $Q_s(m,n)$ ) を介して、映像信号線  $D_n$  からアナログの映像信号電圧が保持容量素子  $C_{st}(m,n)$  に供給され、保持容量素子  $C_{st}(m,n)$  に保持される。

また、本実施の形態では、階調信号線  $K_n$  には、図3に示すランプ波形の傾斜波電圧が印加される。

この図3に示す傾斜波電圧は、走査期間内は第1レベルの電圧 ( $V_1$ ) であり、この第1レベルの電圧 ( $V_1$ ) が比較器  $Cop(m,n)$  に入力されるため、比較器  $Cop(m,n)$  の出力はHレベルを維持する。

そのため、全てのEL駆動TFT ( $Q_d$ ) がオフ状態を維持し、全てのEL素子OLEDの発光は停止される。即ち、走査期間内では、全てのEL素子OLEDは黒を表示する。

#### 【0014】

前述した走査期間に続く発光期間では、走査信号線  $G$  に対する走査クロックの供給が停止される。

また、発光期間内に、階調信号線  $K_n$  に供給される傾斜波電圧が、図3に示すように、第1レベルの電圧 ( $V_1$ ) から、第2レベルの電圧 ( $V_2$ ) まで、ある傾斜をもって変化する。

そのため、保持容量素子  $C_{st}$  に保持されている電圧値(図3では階調電圧と記す。)よりも、階調信号線  $K_n$  に供給される傾斜波電圧の電圧値が大きくなると、比較器  $Cop$  がLowレベル(以下、Lレベルという)となり、EL駆動TFT ( $Q_d$ ) がオンとなり、EL素子OLEDが発光する。

この場合に、各EL素子OLEDを流れる電流(図3の  $I_{oled}$ ) は一定であり、各画

10

20

30

40

50

素の発光輝度は、各画素のE L素子O L E Dの発光時間に応じて変化する。即ち、図3に示すように、発光輝度が高い画素（明るい表示の画素）程、各画素のE L素子O L E Dの発光時間が長くなる。

このように、本実施の形態では、E L駆動T F T（Q d）を、完全にオフか、または完全にオン状態とする2値スイッチとして駆動させるので、E L駆動T F T（Q d）を構成する半導体薄膜（多結晶シリコン膜）の結晶性の場所毎のバラツキにより、E L駆動T F Tのしきい電圧（ $V_{th}$ ）や移動度（ $\mu$ ）が画素毎にばらつくために生じる画像の不均一性を抑止することができる。

#### 【0015】

また、本実施の形態は、E L駆動T F T（Q d）を、2値スイッチとして駆動し、画像の階調表示は発光の時間幅を変えるようにした点で、前述の第2の従来技術と類似している。

しかしながら、本実施の形態では、前述の第2の従来技術のように、デジタル階調に対応した短い信号パルス进行处理する必要がないので、前述の第2の従来技術と比して、駆動回路の動作周波数を低くできるとともに、垂直側走査回路の構成を簡単できるので、回路面積を小さくすることができる。

さらに、本実施の形態では、発光期間中に、スイッチT F T（Q s）のゲート電極に印加する走査クロックを停止させるようにしたので、消費電力の増加を抑えることができる。なお、本実施の形態では、図3に示すように、保持容量素子C s tに保持されるアナログの映像信号は、発光輝度が高い程、第1レベルの電圧（ $V_1$ ）との間の電位差が小さく、発光輝度が低い程、第1レベルの電圧（ $V_1$ ）との間の電位差が大きくなる電圧である。このように、本実施の形態では、1フレーム期間の走査期間内に、全てのE L素子O L E Dの発光を停止するようにしたので、動画を表示する場合でも、表示画質の劣化を低減させることが可能となる。

#### 【0016】

図4は、本実施の形態の表示装置のマトリクス表示部と駆動回路を含めた表示部全体を示すブロック図である。

同図において、10は表示パネル、20は水平走査回路、30は垂直走査回路である。ここで、水平走査回路20と、垂直走査回路30とは、外部のタイミングコントローラからの制御信号（例えば、クロックパルス、スタートパルスなど）により制御され、また、水平走査回路20は、映像信号線生成回路21と、傾斜波電圧生成回路22とで構成される。

図4において、垂直走査回路30には、M本の走査信号線（ $G_1 \sim G_M$ ）が接続され、垂直走査回路30は、前述した走査期間内に、M個の走査信号線に順次Hレベルの走査クロックを出力する。なお、図4では、 $G_1$ と $G_M$ の2本の走査信号線のみを図示している。

映像信号線生成回路21には、N本の映像信号線（ $D_1 \sim D_N$ ）が接続され、映像信号線生成回路21は、外部から入力される映像信号（ $V_{edio}$ ）に基づき、前述した走査期間内に、走査されるラインの画素に対応するアナログの映像信号電圧をN個の走査信号線に出力する。なお、図4では、 $D_1$ と $D_N$ の2本の映像信号線のみを図示している。

したがって、本実施の形態では、表示パネル10は、M行N列の画素で構成されるが、図4では1個の画素のみを図示している。

また、傾斜波電圧生成回路22には、N本の階調信号線（ $K_1 \sim K_N$ ）が接続され、傾斜波電圧生成回路22は、前述したランプ波形の傾斜波電圧を生成する。

なお、N本のアノード電流供給線（ $A_1 \sim A_N$ ）は、画素領域外で短絡（ショート）され、外部電源（ $V_{DD}$ ）に接続される。

#### 【0017】

##### [実施の形態2]

前述の実施の形態の表示装置において、図3に示す明るい表示の場合のE L素子O L E Dが発光する時点と、図3に示す暗い表示の場合のE L素子O L E Dが発光する時点との間の時間差（ $T_a$ ）が大きくなると、動画を表示する場合に、動画ボケや擬似輪郭ノイズと

10

20

30

40

50

なり、表示画像の画質の劣化が生じる恐れがある。

本実施の形態の表示装置は、前述した表示画像の画質の劣化を防止するものである。

図5は、本発明の実施の形態2の表示装置において、階調信号線Kに供給される傾斜波電圧の電圧波形を示す図である。

図3に示す傾斜波電圧は、第1レベルの電圧(V1)から、第2レベルの電圧(V2)まで一回のみ変化するものであるが、図5に示す傾斜波電圧は、第1レベルの電圧(V1)から、第2レベルの電圧(V2)まで複数回(図5では、6回)にわたって変化させるようにしたものである。

これにより、本実施の形態では、明るい表示の場合のEL素子OLEDが発光する時点と、暗い表示の場合のEL素子OLEDが発光する時点との間の時間差(Tb)を、図3のTaよりも小さくできるので、動画を表示する場合に、動画ボケや擬似輪郭ノイズが生じるの防止することが可能となる。

なお、図5に示すランプ波形の傾斜波電圧は、図4に示す傾斜波電圧生成回路22で生成される。

#### 【0018】

##### [実施の形態3]

図6は、本発明の実施の形態3の表示装置の表示パネルの1画素の等価回路を示す回路図である。

本実施の形態は、前述の各実施の形態における比較器Copに代えて、クランプインバータ回路を使用する実施の形態である。

本実施の形態では、PMOSトランジスタ(PM(m,n))とNMOSトランジスタ(NM(m,n))とから成るインバータ回路の出力端子に、EL素子OLED(m,n)のアノード電極が接続され、EL素子OLED(m,n)は、PMOSトランジスタ(PM(m,n))から駆動電流が供給される。

インバータ回路の入力端子と出力端子との間には、スイッチ用の薄膜トランジスタ(以下、第3のスイッチTF Tという。)(Qs3(m,n))が接続され、インバータ回路の入力端子には、保持容量素子Cst(m,n)の一方の端子が接続される。

また、保持容量素子Cst(m,n)の他方の端子には、スイッチTF T(Qs(m,n))を介して映像信号線Dnと、スイッチ用の薄膜トランジスタ(以下、第2のスイッチTF Tという。)(Qs2(m,n))を介して階調信号線Knが接続される。

#### 【0019】

図7は、図6に示す各スイッチTF Tのゲート電極、映像信号線Dn、および階調信号線Knに印加される電圧波形を示す図である。

図7において、Vreは、第3のスイッチTF T(Qs3(m,n))のゲート電極に印加される電圧、Vg1は、スイッチTF T(Qs(m,n))のゲート電極に印加される走査クロック、Vsigは、映像信号線Dnに供給されるアナログの映像信号、Vg2は、第2のスイッチTF T(Qs2(m,n))のゲート電極に印加される電圧、Vgrayは、階調信号線Knに印加されるランプ波形の傾斜波電圧、Ioledは、EL素子OLED(m,n)を流れる駆動電流である。

以下、図7を用いて、本実施の形態の駆動方法について説明する。

本実施の形態においても、1フレームは、走査期間と発光期間とに分けられる。

本実施の形態において、Vreの電圧は、走査期間の第1の期間にHレベルとなるので、全ての画素内の第3のスイッチTF T(Qs3(m,n))がオンなり、インバータ回路の入力端子と出力端子とが短絡される。

これにより、インバータ回路の入力端子ノードは、PMOSトランジスタ(PM(m,n))を流れる電流と、NMOSトランジスタ(NM(m,n))を流れる電流とが一致する電圧(Vcn)に設定される。

この場合に、PMOSトランジスタ(PM(m,n))、および、NMOSトランジスタ(NM(m,n))を構成する半導体薄膜(多結晶シリコン膜)の結晶性の場所毎のバラツキにより、PMOSトランジスタ(PM(m,n))、および、NMOSトランジスタ(NM(m,n))

10

20

30

40

50

のしきい電圧 ( $V_{th}$ ) や移動度 ( $\mu$ ) が画素毎にばらついていても、前記電圧 ( $V_{cn}$ ) は、前述したバラツキに応じた電圧値となる。

【0020】

次に、走査期間内の、第1の期間に続く第2の期間に、走査信号線Gが順次1ライン毎に走査され、即ち、1ライン毎に走査信号線Gに、順次走査クロックが印加され、全ての保持容量素子Cstにアナログの映像信号電圧を書き込まれる。

例えば、スイッチTFT ( $Q_{s(m,n)}$ ) のゲート電極に印加される走査クロックがHレベルとなると、スイッチTFT ( $Q_{s(m,n)}$ ) がオンとなり、スイッチTFT ( $Q_{s(m,n)}$ ) を介して、映像信号線Dnからアナログの映像信号電圧が保持容量素子Cst ( $m,n$ ) に保持される。

10

この場合に、インバータ回路のPMOSトランジスタ ( $PM(m,n)$ ) はオフであるので、全てのEL素子OLEDの発光は停止される。

次に、発光期間になると、 $V_{g2}$  の電圧がHレベルとなるので、スイッチTFT ( $Q_{s2(m,n)}$ ) がオンとなり、各保持容量素子Cstには、階調信号線Kからランプ波形の傾斜波電圧が印加される。

この図7に示す傾斜波電圧は、第1レベルの電圧 ( $V_1$ ) から、第2レベルの電圧 ( $V_2$ ) まで、ある傾斜をもって変化する電圧である。

【0021】

これにより、インバータ回路の入力端子ノードは、( $V_{cn} - (V_{sig} - V_1)$ ) の電圧となり、インバータ回路のPMOSトランジスタ ( $PM(m,n)$ ) がオンとなり、EL素子OLEDが発光する。

20

図7に示す傾斜波電圧が、第1レベルの電圧 ( $V_1$ ) から上昇し、保持容量素子Cst ( $m,n$ ) に保持されている電圧 (図7では、階調電圧と記す) になると、インバータ回路のPMOSトランジスタ ( $PM(m,n)$ ) がオフとなり、EL素子OLEDが発光を停止する。

この場合に、各EL素子OLEDを流れる電流 (図7の  $I_{oled}$ ) は一定であり、各画素の発光輝度は、各画素のEL素子OLEDの発光時間に応じて変化する。即ち、発光輝度が高い画素程、各画素のEL素子OLEDの発光時間が長くなる。

さらに、本実施の形態では、前記電圧 ( $V_{cn}$ ) は、インバータ回路のPMOSトランジスタ ( $PM(m,n)$ )、および、NMOSトランジスタ ( $NM(m,n)$ ) のしきい電圧 ( $V_{th}$ ) や移動度 ( $\mu$ ) が画素毎にばらついていても、前記電圧 ( $V_{cn}$ ) は、前述したバラツキに応じた電圧値となるので、本実施の形態では、インバータ回路を構成する薄膜トランジスタの特性のバラツキに起因する、複数の画素間での表示バラツキを低減し、ムラのない均一な表示を得ることが可能となる。

30

【0022】

なお、本実施の形態では、図7に示すように、保持容量素子Cstに保持されるアナログの映像信号は、発光輝度が高い程、第1レベルの電圧 ( $V_1$ ) との間の電位差が大きく、発光輝度が低い程、第1レベルの電圧 ( $V_1$ ) との間の電位差が小さくなる電圧である。このように、本実施の形態でも、1フレーム期間の走査期間内に、全てのEL素子OLEDの発光を停止するようにしたので、動画を表示する場合でも、表示画質の劣化を低減させることが可能となる。

40

なお、本実施の形態において、表示装置のマトリクス表示部と駆動回路を含めた表示部全体の構成は、図4と同じであり、前述したランプ波形の傾斜波電圧は、傾斜波電圧生成回路22で生成される。

また、本実施の形態においても、前述の実施の形態2のように、傾斜波電圧を、第1レベルの電圧 ( $V_1$ ) から、第2レベルの電圧 ( $V_2$ ) まで複数回にわたって変化させるようにしてもよい。

以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

【0023】

50

**【発明の効果】**

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

(1) 本発明の表示装置によれば、1フレーム期間を、走査期間と発光期間とに分離し、走査期間内に、電流駆動型発光素子の発光を停止するようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となる。

(2) 本発明の表示装置によれば、1フレーム期間を、走査期間と発光期間とに分離し、発光期間中に、スイッチング薄膜トランジスタのゲート電極に印加する走査駆動信号(例えば、走査クロック)を停止させるようにしたので、消費電力の増加を抑えることが可能となる。

10

**【図面の簡単な説明】**

【図1】本発明の実施の形態1の表示装置の表示パネルの1画素の等価回路を示す回路図である。

【図2】本発明の実施の形態1の表示装置の駆動方法を説明するための図である。

【図3】本発明の実施の形態1の表示装置において、階調信号線に供給される傾斜波電圧の電圧波形を示す図である。

【図4】本発明の実施の形態1の表示装置のマトリクス表示部と駆動回路を含めた表示部全体を示すブロック図である。

【図5】本発明の実施の形態2の表示装置において、階調信号線に供給される傾斜波電圧の電圧波形を示す図である。

20

【図6】本発明の実施の形態3の表示装置の表示パネルの1画素の等価回路を示す回路図である。

【図7】図6に示す各スイッチTFTのゲート電極、映像信号線Dn、階調信号線Knに印加される電圧波形を示す図である。

【図8】従来の表示装置の表示パネルの1画素の等価回路を示す回路図である。


**【符号の説明】**

10...表示パネル、20...水平走査回路、21...映像信号線生成回路、22...傾斜波電圧生成回路、30...垂直走査回路、A...アノード電流供給線、D...映像信号線、G...走査信号線、K...階調信号線、Qs, Qs1, Qs2...スイッチ用薄膜トランジスタ、Qd...駆動用薄膜トランジスタ、Cst...保持容量素子、OLED...有機エレクトロルミネッセンス素子、Cop...比較器、PM...PMOSTランジスタ、NM...NMOSTランジスタ。

30


【 図 1 】

図 1




【 図 3 】

図 3




【 図 2 】

図 2




【 図 4 】

図 4




【 図 5 】

図 5




【 図 6 】

図 6




【 図 7 】

図 7



【 図 8 】

図 8



---

フロントページの続き

(51) Int.Cl.

F I

G 0 9 G 3/20 6 4 1 A

G 0 9 G 3/20 6 4 2 A

(72)発明者 秋元 肇

東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所 中央研究所内

審査官 河原 英雄

(56)参考文献 特開平10-312173(JP,A)

特開2003-241711(JP,A)

特開2001-083924(JP,A)

特開平07-128638(JP,A)

特開2001-056667(JP,A)

特開昭58-017793(JP,A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/30

G09G 3/20

专利名称(译)	用于驱动显示设备的方法		
公开(公告)号	<a href="#">JP3892732B2</a>	公开(公告)日	2007-03-14
申请号	JP2002022835	申请日	2002-01-31
[标]申请(专利权)人(译)	株式会社日立制作所		
申请(专利权)人(译)	株式会社日立制作所		
当前申请(专利权)人(译)	株式会社日立制作所		
[标]发明人	西谷茂之 佐藤敏浩 河内玄士朗 秋元肇		
发明人	西谷 茂之 佐藤 敏浩 河内 玄士朗 秋元 肇		
IPC分类号	G09G3/30 G09G3/20 G09G3/32 H01L51/50		
CPC分类号	G09G3/3258 G09G3/2014 G09G3/3208 G09G2300/0809 G09G2300/0819 G09G2300/0842 G09G2300/0861 G09G2310/0259 G09G2310/066 G09G2320/0261 G09G2320/043 G09G2320/0606 G09G2320/0666		
FI分类号	G09G3/30.J G09G3/30.K G09G3/20.611.H G09G3/20.612.F G09G3/20.624.B G09G3/20.641.A G09G3/20.642.A G09G3/3233 G09G3/3266 G09G3/3291 H05B33/14.A		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/CC45 3K107/EE03 3K107/HH02 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD02 5C080/DD05 5C080/DD22 5C080/DD26 5C080/DD27 5C080/EE19 5C080/EE29 5C080/FF11 5C080/GG08 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/KK43 5C380/AA01 5C380/AB06 5C380/AB23 5C380/BA01 5C380/BA06 5C380/BA11 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BE01 5C380/BE11 5C380/CA12 5C380/CB01 5C380/CC02 5C380/CC03 5C380/CC26 5C380/CC33 5C380/CC50 5C380/CC62 5C380/CC64 5C380/CD012 5C380/CD015 5C380/CF23 5C380/CF61 5C380/DA02 5C380/DA06 5C380/DA07 5C380/DA30 5C380/DA35 5C380/DA42 5C380/DA46		
审查员(译)	川原英夫		
其他公开文献	JP2003223136A		
外部链接	<a href="#">Espacenet</a>		

#### 摘要(译)

要解决的问题：提供一种具有电流驱动型发光元件的显示装置的驱动方法，例如EL元件，其中驱动电路的结构比传统电路简单，并且在显示动画时降低了图像质量的劣化。解决方案：显示装置设置有多个像素，每个像素具有电流驱动型发光元件，开关晶体管和连接到开关晶体管的保持电容元件。在一个帧周期的第一周期中关闭所有像素内的驱动晶体管，停止所有像素中的电流驱动型发光元件的发光，并且将扫描驱动信号连续地施加到开关晶体管的栅极电极。一行是为了将视频信号电压写入像素的保持电容元件。在一个帧周期的第二周期中，像素的电流驱动型发光元件在发光周期中发光，该发光周期等于或大于一次并且由写入保持的视频信号电压确定。像素的电容元件。Z

