(12) 特許公報(B2)

(11)特許番号

特許第4925528号

(P4925528)

(45)発行日	平成24年4月25日(2012.4.25))
---------	-----------------------	---

(24) 登録日 平成24年2月17日 (2012.2.17)

(51) Int.Cl.	F I		
GO9G 3/30	(2006.01) GO9G	3/30	J
GO9G 3/20	(2006.01) GO9G	3/20 €	S 2 4 B
GO9F 9/30	(2006.01) GO9G	3/20 €	S11H
HO1L 27/32	(2006.01) GO9F	9/30 3	365Z
HO1L 21/20	(2006.01) GO9F	9/30 3	338
			請求項の数 4 (全 23 頁) 最終頁に続く
(21) 出願番号	特願2001-279802 (P2001-279802)	(73)特許権者	皆 000001889
(22) 出願日	平成13年9月14日 (2001.9.14)		三洋電機株式会社
(65)公開番号	特開2002-175029 (P2002-175029A)		大阪府守口市京阪本通2丁目5番5号
(43) 公開日	平成14年6月21日 (2002.6.21)	(74)代理人	100075258
審査請求日	平成20年9月12日 (2008.9.12)		弁理士 吉田 研二
(31) 優先権主張番号	特願2000-300982 (P2000-300982)	(74)代理人	100081503
(32)優先日	平成12年9月29日 (2000.9.29)		弁理士 金山 敏彦
(33)優先権主張国	日本国(JP)	(74)代理人	100096976
			弁理士 石田 純
		(72)発明者	安齋 勝矢
			大阪府守口市京阪本通2丁目5番5号 三
			洋電機株式会社内
		(72)発明者	古宮 直明
			大阪府守口市京阪本通2丁目5番5号 三
			洋電機株式会社内
			最終頁に続く

(54) 【発明の名称】表示装置

(57)【特許請求の範囲】

【請求項1】

マトリクス状に配置された各画素に、表示素子としてエレクトロルミネッセンス素子を 備えたアクティブマトリクス型の表示装置であって、

各画素に、

ゲート信号をゲートに受けて動作し、<u>電圧信号である</u>データ信号を取り込むスイッチン グ用薄膜トランジスタと、

駆動電源と<u>前記表示</u>素子との間に設けられ、前記スイッチング用薄膜トランジスタから 供給されるデータ信号に応じ、前記駆動電源から前記<u>表示</u>素子に供給する電力を制御する 素子駆動用薄膜トランジスタと、

10

<u>前</u>記駆動電源と前記素子駆動用薄膜トランジスタとの間に<u>設けられた</u>、前記素子駆動用 薄膜トランジスタと逆導電特性の補償用薄膜トランジスタ<u>と、</u>

を有し、

前記補償用薄膜トランジスタは、ダイオード接続されており、

<u>前記素子駆動用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トラン</u> ジスタのチャネル長方向と一致しないことを特徴とする表示装置。

【請求項2】

請求項1に記載の表示装置において、

前記素子駆動用薄膜トランジスタは、互いに並列接続された複数の薄膜トランジスタか ら構成されることを特徴とする表示装置。 【請求項3】

請求項1又は請求項2に記載の表示装置において、

前記素子駆動用薄膜トランジスタは、前記駆動電源と前記<u>表示素子</u>との間に、互いに並 列接続された複数の薄膜トランジスタから構成され、前記補償用薄膜トランジスタは、前 記並列接続された複数の薄膜トランジスタと、前記駆動電源との間にそれぞれ設けられて いることを特徴とする表示装置。

【請求項4】

請求項1~3のいずれか一つに記載の表示装置において、

マトリクス状に配置された画素の行に対応して設けられ対応するスイッチング素子のス イッチングを制御するゲートラインと、

10

20

30

40

<u>マトリクス状に配置された画素の列に対応して設けられ対応するスイッチング素子にデ</u> <u>-</u>タ信号を供給する接続されるデータラインと、

____前記素子駆動用薄膜トランジスタのチャネル長方向は、データラインが延在する方向に 沿って配置され、スイッチング用薄膜トランジスタのチャネル長方向は、ゲートラインが 延在する方向に沿って配置されていることを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、<u>マトリクス状に配置された各画素に、表示素子としてエレクトロルミネッ</u> センス素子を備えたアクティブマトリクス型の表示装置に関する。

【0002】

【従来の技術】

自発光素子であるエレクトロルミネッセンス(Electroluminescence:以下EL)素子を 各画素に発光素子として用いたEL表示装置は、自発光型であると共に、薄く消費電力が 小さい等の有利な点があり、液晶表示装置(LCD)やCRTなどの表示装置に代わる表 示装置として注目され、研究が進められている。

【 0 0 0 3 】

また、なかでも、EL素子を個別に制御する薄膜トランジスタ(TFT)などのスイッチ 素子を各画素に設け、画素毎にEL素子を制御するアクティブマトリクス型EL表示装置 は、高精細な表示装置として期待されている。

[0004]

図1は、m行n列のアクティブマトリクス型EL表示装置における1画素当たりの回路構成を示している。EL表示装置では、基板上に複数本のゲートラインGLが行方向に延び、複数本のデータラインDL及び電源ラインVLが列方向に延びている。また各画素は有機EL素子50と、スイッチング用TFT(第1TFT)10、EL素子駆動用TFT(第2TFT)20及び補助容量Csを備えている。

【 0 0 0 5 】

第1TFT10は、ゲートラインGLとデータラインDLとに接続されており、ゲート電 極にゲート信号(選択信号)を受けてオンする。このときデータラインDLに供給されて いるデータ信号は第1TFT10と第2TFT20との間に接続された補助容量Csに保 持される。第2TFT20のゲート電極には、上記第1TFT10を介して供給されたデ ータ信号に応じた電圧が供給され、この第2TFT20は、その電圧値に応じた電流を電 源ラインVLから有機EL素子50に供給する。このような動作により、各画素ごとにデ ータ信号に応じた輝度で有機EL素子を発光させ、所望のイメージが表示される。

【0006】

ここで、有機EL素子は、陰極と陽極との間に設けた有機発光層に電流を供給することで 発光する電流駆動型の素子である。一方、データラインDLに出力されるデータ信号は、 表示データに応じた振幅の電圧信号である。そこで、従来より、有機EL表示装置では、 このようなデータ信号によって有機EL素子を正確に発光させる目的で、各画素には第1 TFT10と第2TFT20とを設けている。

[0007]

【発明が解決しようとする課題】

上述の有機EL表示装置において、その表示品質、信頼性はまだ十分ではなく、第1及び 第2TFT10,20それぞれの特性ばらつきの解消が必要である。特に、電源ラインV Lから有機EL素子50に供給する電流量を制御する第2TFTの特性ばらつきは直接発 光輝度にばらつきを発生させるので、そのばらつきを小さくすることが要求されている。 【0008】

また、これら第1及び第2TFT10,20を動作速度が速く、低電圧駆動の可能な多結 晶シリコンTFTによって構成することが好適である。多結晶シリコンを得るためには、 非晶質シリコンをレーザアニールによって多結晶化させることが行われるが、照射レーザ の照射面内でのエネルギばらつき等に起因して多結晶シリコンのグレインサイズが不均一 となる。このグレインサイズのばらつき、特にTFTチャネル付近においてばらつきが起 きると、TFTのオン電流特性などがばらついてしまうという問題もある。

【0009】

本発明は、上記課題に鑑みなされたものであり、有機 E L 素子を制御する T F T の特性ば らつきを緩和することで、各発光画素を均一な輝度で発光させることが可能なアクティブ マトリクス型有機 E L パネルを提供することを目的とする。

[0010]

また、本発明の他の目的は有機 EL素子などを被駆動素子として備える装置において、その信頼性や特性向上を図ることである。

[0011]

【課題を解決するための手段】

上記目的を達成するためにこの発明は、マトリクス状に配置された各画素に、表示素子 としてエレクトロルミネッセンス素子を備えたアクティブマトリクス型の表示装置であっ て、各画素に、ゲート信号をゲートに受けて動作し、電圧信号であるデータ信号を取り込 むスイッチング用薄膜トランジスタと、駆動電源と前記表示素子との間に設けられ、前記 スイッチング用薄膜トランジスタから供給されるデータ信号に応じ、前記駆動電源から前 記<u>表示</u>素子に供給する電力を制御する素子駆動用薄膜トランジスタと、<u>前</u>記駆動電源と前 記素子駆動用薄膜トランジスタとの間に<u>設けられた</u>、前記素子駆動用薄膜トランジスタと 逆導電特性の補償用薄膜トランジスタ<u>と、を有し、前記補償用薄膜トランジスタは、ダイ</u> オード接続されており、前記素子駆動用薄膜トランジスタのチャネル長方向は、前記スイ ッチング用薄膜トランジスタのチャネル長方向と一致しないことを特徴とする。

30

10

20

【0012】

このような逆導電特性の補償用薄膜トランジスタにより、素子駆動用薄膜トランジスタと で、特性シフトのばらつきを吸収しあうことができるため、個々のトランジスタのばらつ きを全体として緩和でき、特性ばらつきによるエレクトロルミネッセンス素子における発 光輝度ばらつきを防止できる。

[0014]

これにより補償用薄膜トランジスタについて特別な制御信号を供給する必要なく素子駆動用薄膜トランジスタの特性ばらつきを補償することができる。スイッチング用薄膜トラ ンジスタは、このトランジスタを選択する選択ラインと、データ信号を供給するデータラ インとが交差する近傍に配置され、多くの場合、選択ラインの延在方向とスイッチング用 薄膜トランジスタのチャネル長方向が概ね平行するように配置される。このような場合に 、素子駆動用薄膜トランジスタのチャネル長方向をスイッチング用薄膜トランジスタと異 なる方向に配置することで、素子駆動用薄膜トランジスタはチャネル長を長くすることが 容易となる。

【0015】

本発明の他の態様は、上記表示装置において、前記素子駆動用薄膜トランジスタは、互い に並列接続された複数の薄膜トランジスタから構成されることである。 【0016】

本発明のさらに別の態様は、上記素子駆動用薄膜トランジスタが、前記駆動電源と前記エ レクトロルミネッセンス素子との間に、互いに並列接続された複数の薄膜トランジスタか ら構成され、前記補償用薄膜トランジスタは、前記並列接続された複数の薄膜トランジス タと、前記駆動電源との間にそれぞれ設けられていることである。

【0017】

このように素子駆動用薄膜トランジスタを並列に複数設けることで、個々のトランジスタ に特性ばらつきが発生しても、並列接続されたトランジスタの全体の特性に対する影響を 緩和することができる。このため、EL素子に対してばらつきが少なく電流を供給するこ とができる。さらに、補償用薄膜トランジスタについてもこれを複数とすれば、個々のト ランジスタの特性のばらつきが画素トランジスタ全体の特性に与える影響を低減でき、E L素子の均一輝度での発光が容易となる。

【0019】

本発明の他の態様では、上記半導体装置において、前記素子駆動用薄膜トランジスタ及び 前記補償用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トランジスタ に前記データ信号を供給するデータラインの延びる方向に沿うように配置されている。 【0023】

以上のような配置を採用することで、被駆動素子に電力を供給する素子駆動用薄膜トラン ジスタのチャネル長を長くでき、耐圧などトランジスタの信頼性を向上することができる 。また、被駆動素子に対してそれぞれ設けられる素子駆動用薄膜トランジスタの特性を平 均化することができ、被駆動素子が供給電力によって発光輝度の異なる発光素子などの場 合においても素子毎の発光輝度のばらつきを抑えることができる。また、例えば1つの被 駆動素子に対してそれぞれ十分なチャネル長を備えた複数の素子駆動用薄膜トランジスタ を並列又は直列接続して画素内に効率的に配置することなどが容易であり、被駆動素子が 発光素子などである場合において発光領域を増加させることも可能となる。

【 0 0 3 8 】

【発明の実施の形態】

以下、図面を用いてこの発明の好適な実施の形態(以下実施形態という)について説明する。

【 0 0 3 9 】

[実施形態1]

図2は、本発明の実施形態1に係るm行n列のアクティブマトリクス型EL表示装置にお ける1画素当たりの回路構成を示している。図示するように各画素は、有機EL素子50 、スイッチング用TFT(第1TFT)10、素子駆動用TFT(第2TFT)20及び 補助容量Csを備え、ここでは、行方向に延びるゲートラインGLと、列方向に延びるデ ータラインDLで囲まれる領域に構成されている。本実施形態では、さらに、導電特性が 該第2TFT20と逆の補償用TFT30が電源ラインVLと第2TFT20との間に挿 入されている。この補償用TFT30は、ゲートと、ソース又はドレインの一方とが接続 されてダイオード接続されており、該ダイオードが電源ラインVLと該第2TFT20と の間に順方向に接続されている。よって、特別な制御信号を供給せずに動作させることが 可能となっている。

【0040】

第1TFT10は、ゲート信号をそのゲートに受けてオンし、これにより、第1TFT1 0と第2TFT20と間に接続された補助容量CsにデータラインDLに供給されている データ信号が保持され、補助容量Csの一方の電極電位が該データ信号に等しくなる。第 2TFT20は、電源ラインVLと、有機EL素子(素子の陽極)50との間に設けられ 、そのゲートに印加されるデータ信号の電圧値に応じた電流を電源ラインVLから有機E L素子50に供給するように動作する。図2に示す例では、第1TFT10には高速応答 可能なnch-TFTが用いられ、第2TFT20にはpch-TFTが用いられている

[0041]

20

10

補償用TFT30には、該第2TFT20と逆極性のnch-TFTが用いられており、
第2TFT20のI(電流) - V(電圧)特性が変動した場合、ちょうど逆方向にそのI
- V特性が変動し、第2TFT20の特性変動を補償する。

(5)

【0042】

図3は、能動層に多結晶シリコンを用いたnch‐TFT及びpch‐TFTのI‐V特 性を示している。nch‐TFTは、ゲートへの印加電圧が所定の性電圧(+Vth)以 上になると電流値が急激に上昇し、一方のpch‐TFTはゲートへの印加電圧が所定の 負電圧(-Vth)以下になると電流値が急激に上昇する。ここで、例えば同一基板上に 形成されたnch‐TFTとpch‐TFTとは、nch‐TFTの閾値+Vthが大き くなる方向、つまり、図3において右にシフトするように変動した場合、pch‐TFT の閾値-Vtは、同程度だけ図3の右側にシフトする。反対にnth‐TFTの閾値+V thが左にシフトするときは、pth‐TFTの閾値-Vthも左側にシフトする。例え ば、製造条件のばらつき等によって、図2の第2TFT20に用いられているpch‐T FTの-Vthが右ずれた場合、従来であれば同一条件化において有機EL素子50に供 給される電流量が直ちに減少してしまう。しかし、本実施形態では、該第2TFT20と 電源ラインVLとの間に設けられているnch‐TFTからなる補償用TFT30の流す 電流量が多くなる。

【0043】

本実施形態では、図2に示すように、互いに逆極性からなる第2TFT20と補償用TF T30とが電源ラインVLと有機EL素子50との間に設けられているので、2つのTF Tは、常時、互いに流す電流量を補償するように釣り合うことになる。もちろん、補償用 TFT30の存在しない図1のような従来回路構成よりも本実施形態の回路構成では、補 償用TFT30が存在する分、有機EL素子50に供給可能な最大電流値は減少する。し かし、人間の目は、高輝度側における識別感度が、中間輝度における感度に比較して非常 に低いため、最大供給電流値が多少減少しても表示品質には、ほとんど影響を与えない。 その一方で、各画素において、第2TFT20と補償用TFT30とが互いに流し出す電 流を調整しあうので、画素間における有機EL素子50への供給電流量のばらつきを低減 することが可能となる。

[0044]

次に、図4を参照して、本実施形態の回路構成によって実現される効果について説明する 。図4上段は、図2に示す本実施形態の画素回路構成によって有機EL素子を発光させた 場合、図4下段は、図1に示す従来の画素回路構成によって有機EL素子を発光させた場 合の印加電圧(データ信号)と発光輝度との関係の一例を示している。図4の設定は印加 電圧(データ信号)8 Vのときが有機EL素子に対する要求最大輝度としており、8 V ~ 10 Vの間で階調表示が行われている場合を例に挙げている。また、図4の上段、下段の 各3つのサンプルは、異なる製造条件下でそれぞれ図2及び図1の回路構成の有機ELパ ネルを形成した場合、つまり画素部のTFTの特性を故意にばらつかせた場合の発光輝度 特性である。

[0045]

図4から明らかなように、従来の回路構成では、画素部TFTの特性が異なる3つのサン 40 プルにおいて、設定されたデータ信号電圧範囲8V~10Vにおいて輝度特性が大きく変 化しているのに対し、本実施形態の回路構成では、視感されない高輝度領域での特性が異 なるだけで、3つのサンプルの中間調領域での輝度特性差は非常に小さい。従って、各画 素を本実施形態のような回路構成とすることで、TFT、特に大きな影響を及ぼすEL素 子駆動用TFT20の特性がばらついても、これと逆極性の補償用TFT30の存在によ り、そのばらつきを補償することが可能であり、有機EL素子の発光輝度のばらつきを抑 えることが可能となる。

[0046]

図 5 は、本実施形態の回路構成の他の例を示している。上述の図 2 と相違する点は、 n c h - T F T を用いて第 2 T F T 2 2 が構成され、また、補償用 T F T 3 2 には、ダイオー 50

10

ド接続された p c h - T F T を用いている点である。このような構成によっても第2 T F T 2 2 における特性ばらつきを補償用 T F T 3 2 で補償することができる。 【 0 0 4 7 】

図6は、本実施形態の回路構成のさらに別の例を示している。図2の回路構成と相違する 点は、第2TFTが複数並列して補償用TFT30と有機EL素子50との間に設けられ ていることである。なお、TFTの極性は、図2と同様に、第2TFT24がpch、補 償用TFT30がnchである。2つの第2TFT24は、そのゲートが共に、第1TF T10及び補助容量Csの第1電極側に接続され、各ソースは補償用TFT30に接続さ れ、ドレインが有機EL素子50に接続されている。このように第2TFT24を並列し て設けることにより、第2TFTの特性ばらつきによる有機EL素子への供給電流ばらつ きをさらに低減することが可能となる。

【0048】

ここで、2つの第2TFT24それぞれの流す電流値目標をiとすると、当然、2つの第 2TFT24の合計目標電流値は2iとなる。ばらつきにより、例えば一方の第2TFT 24の電流供給能力がi/2になってしまっても、他方の第2TFT24がiだけ電流を 流せば、目標2iに対し、(3/2)iを有機EL素子に供給することができる。また、 最悪一方のTFTの電流供給能力が0になったとしても、図6の例ならば、他方のTFT により電流iを有機EL素子に供給することが可能である。単一のTFTで第2TFT2 4を構成した場合、これが電流供給能力0になると、その画素は欠陥になることと比較す ると、その効果は格段に大きい。

[0049]

また、本実施形態の各TFTは、レーザアニール処理によりa-Siを多結晶化するが、 複数の第2TFT24を並列して設ける場合、各第2TFT24の能動領域に同時にレー ザが照射されないようレーザ走査方向に対してその形成場所をずらすなどの工夫をするこ とが容易である。そして、そのような配置とすることで、全ての第2TFT24が欠陥と なる可能性を格段に低下させることができ、レーザアニールに起因した特性ばらつきを最 小限度に抑えることが可能となる。その上、上述のように、第2TFT24と電源ライン VLとの間に補償用TFT30を設けているので、そのアニール条件等のばらつきにより 第2TFT24の閾値にシフトが生じても、補償用TFT30によってこれを緩和するこ とができる。

【0050】

図7は、本実施形態のさらに別の画素回路構成を示している。上述の図6の構成と相違す る点は、第2TFT24だけでなく、補償用TFTも複数設けられ、各補償用TFT34 がそれぞれ電源ラインVLと第2TFT24との間に設けられている点である。補償用T FT34についても図7のように複数とすれば、各補償用TFT34に発生する電流供給 能力のばらつきを全体として緩和することができ、有機EL素子50への供給電流能力の ばらつきをより確実に低減させることが可能となる。

【0051】

図8は、上記図7のような回路構成となる有機EL表示装置の平面構成の一例を示している。また図9(a)は、図8のA-A線に沿った概略断面、図9(b)は、図8のB-B線に沿った概略断面、図9(c)は、図8のC-C線に沿った概略断面を示している。なお、図9において、同時に形成される層(膜)には機能の異なるものをのぞき基本的に同 一符号を付してある。

[0052]

図8に示すように、各画素は、第1TFT10、補助容量Cs、2つのpchの第2TF T24、電源ラインVLと該第2TFT24との間にダイオード接続されて設けられたn chの2つの補償用TFT34、そして、第2TFT24のドレインと接続された有機E L素子50を備える。また、図8の例では(これには限られないが)、行方向に延びるゲ ートラインGLと列方向に延びる電源ラインVLとデータラインDLに囲まれた領域に1 画素が配置されている。なお、図8の例では、より高精細なカラー表示装置を実現するた

10

20

30

め、 R , G , B の画素が各行ごとにその配置位置がずれたいわゆるデルタ配列が採用され ているので、データライン D L 及び電源ライン V L は、一直線状ではなく、行ごとに位置 のずれた画素の間隙をぬうように列方向に延びている。

【 0 0 5 3 】

各画素領域において、ゲートラインGLとデータラインDLとの交差部近傍には、第1T FT10が形成されている。能動層6には、レーザアニール処理によってa-Siを多結 晶化して得たp-Siが用いられ、この能動層6は、ゲートラインGLから突出したゲー ト電極2を2回跨ぐパターンとなっており、図7では、シングルゲート構造で示している が、回路的にはデュアルゲート構造となっている。能動層6は、ゲート電極2を覆って形 成されたゲート絶縁膜4上に形成されており、ゲート電極2の直上領域がチャネル、その 両側には、不純物がドープされたソース領域6S、ドレイン領域6Dが形成されている。 第1TFT10は、ゲートラインGLに出力される選択信号に高速応答することが望まれ るから、ここで、ソースドレイン領域6S、6Dには、リン(P)などの不純物がドープ され、nch-TFTとして構成されている。

【0054】

第1 T F T 1 0 のドレイン領域6 D は、第1 T F T 1 0 全体を覆って形成される層間絶縁 膜1 4 の上に形成されたデータラインD L と該層間絶縁膜1 4 に開口されたコンタクトホ ールで接続されている。

【 0 0 5 5 】

この第1TFT10のソース領域6Sには、補助容量Csが接続されている。この補助容 20 量Csは、第1電極7と第2電極8とが層間にゲート絶縁膜4を挟んで重なっている領域 に形成されている。第1電極7は、図8においてゲートラインGLと同様行方向に延びて おり、かつゲートと同一材料から形成された容量ラインSLと一体で形成されている。ま た、第2電極8は、第1TFT10の能動層6と一体で、該能動層6が第1電極7の形成 位置まで延出して構成されている。第2電極8は、コネクタ42を介して第2TFT24 のゲート電極25に接続されている。

【0056】

2 つの p c h の第 2 T F T 2 4 と、2 つの n c h の補償用 T F T 3 4 の断面構成は、図 9 (b)のようになっている。これらの第 2 T F T 及び補償用 T F T 2 4,3 4 は、データ ライン D L (電源ライン V L)に沿った方向に、各 T F T 毎に島状にパターニングされた 半導体層 1 6 を各能動層として利用している。従って、この例では、これら第 2 T F T 2 4 及び補償用 T F T 3 4 のチャネルは、そのチャネル長方向がデータライン D L、ここで は細長い形状の 1 画素の長手方向に沿うように配置されている。なお、この半導体層 1 6 は、第 1 T F T 1 0 の能動層 6 と同時に形成されたものであり、レーザアニール処理によ り、a - S i が多結晶化されて形成された多結晶シリコンが用いられている。

【 0 0 5 7 】

図9(b)の両端に位置する補償用TFT34は、そのドレイン領域が層間絶縁膜14に 開口されたコンタクトホールを介し、それぞれ同じ電源ラインVLに接続されている。ま た、補償用TFT34のチャネル領域の直下にはゲート絶縁膜4を挟んでゲート電極35 が配されている。このゲート電極35は、ゲートラインGLと同一材料で、同時に形成さ れた層であるが、図8に示すようにコンタクトホールにおいて、電源ラインVLと接続さ れている。従って、この補償用TFT34は、図7の回路図に示したように、ゲートとド レインが共に電源ラインVLに接続されたダイオードを構成している。また、この補償用 TFT34のソース領域は、pchTFTから構成される第2TFT24のソース領域と 離間配置されており、コンタクト配線43によって互いにそれぞれ接続されている。 【0058】

第2TFT24の各ゲート電極25は、補償用TFT34のゲート電極35と同様、ゲートラインGLと同一材料で同時に形成された導電層であり、補助容量Csの第2電極8にコネクタ42を介して接続され、該補助容量Csの形成領域から電源ラインVLに沿って延び、さらに能動層16の下に延びており、2つの第2TFT24の各ゲート電極25を

10

構成している。

【 0 0 5 9 】

有機 E L 素子50は、例えば図9(c)のような断面構造を備えており、上述のような各 TFTが形成された後、上面平坦化の目的で、基板全面に形成された平坦化絶縁層18の 上に形成されている。この有機 E L 素子50は、陽極(透明電極)52と、最上層に各画 素共通で形成された陰極(金属電極)57との間に有機層が積層されて構成されている。 ここで、この陽極52は、第2TFT24のソース領域と直接接続されておらず、配線層 を構成するコネクタ40を介して接続されている。

(8)

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

ここで、本実施形態では、図8のように、2つの第2TFT24は、1つのコネクタ40¹⁰ に共通に接続されており、このコネクタ40は、有機EL素子50の第1電極52と1カ 所でコンタクトしている。つまり、有機EL素子50は、n個の第2TFT24と、n-1個以下のコンタクトで接続されている。コンタクト領域は非発光領域となることもあり 、このように有機EL素子50とコネクタ40(第2TFT24)とのコンタクト数をで きるだけ少なくすることで、発光領域をできるだけ大きくすることを可能とする。なお、 このコンタクト数に関する他の例については、実施形態3として後述する。

【0061】

また、本実施形態では、図8及び図9(c)に示すようにコネクタ40と陽極52との接 続位置は、コネクタ40と第2TFT24との接続位置とずれて配置されている。後述す る有機化合物を含む発光素子層51は、局部的に薄い場所などがあると電界集中が起きや すく、電界集中の起きた場所から劣化が始まることがある。従って有機材料の用いられる 発光素子層51の形成面はできるだけ平坦であることが望ましい。コンタクトホールの上 層ではこのコンタクトホールに起因した窪みができ、コンタクトホールが深ければ深いほ どその窪みは大きくなる。従って、陽極52の形成領域外にコネクタ40と第2TFT2 4のソース領域とを接続するコンタクトホールを配置することにより、上に有機層の形成 される陽極52の上面をできる限り平坦にすることを可能としている。なお、陽極52の 上面を平坦にする例については実施形態4として後述する。

【0062】

発光素子層(有機層) 5 1 は、陽極側から、例えば第 1 ホール輸送層 5 3 、第 2 ホール輸 送層 5 4 、有機発光層 5 5 、電子輸送層 5 6 が順に積層されている。

一例として、第1ホール輸送層52は、

MTDATA:4,4',4''-tris(3-methylphenylphenylamino)triphenylamine、

第2ホール輸送層54は、

TPD:N,N'-diphenyl-N,N'-di(3-methylphenyl)-1,1'-biphenyl-4,4'-diamine、

有機発光層 5 5 は、R,G,Bの目的とする発光色によって異なるが、例えば、キナクリ ドン (Quinacridone)誘導体を含むBeBq₂:bis(10-hydroxybenzo[h]quinolinato)berylliu mを含み、

電子輸送層 5 6 は、BeBqから構成される。また、図 9 (c)に示す例では、有機 E L 素子 5 0 は、ITO(Indium Tin Oxide)などからなる陽極 5 2 と有機発光層 5 5 以外の各有 機層(5 3 , 5 4 , 5 6)及び A 1 などからなる陰極 5 7 は各画素共通で形成されている

【0063】

上記 EL素子の他の構成例としては、右にあげた材料を用いた左の層が順次積層形成され た素子があげられる。

[0064]

a.透明電極(陽極)

b.ホール輸送層:NBP

c.発光層:レッド(R)・・・ホスト材料(Alq₃)に赤色のドーパント(DCJT B)をドープ

グリーン(G)・・・ホスト材料(Alq₃)に緑色のドーパント(Coumarin

20

40

(9)

6)をドープ ブルー(B)・・・ホスト材料(Alq₃)に青色のドーパント(Perylene)をドープ d. 電子輸送層: A l q₃ e.電子注入層:フッ化リチウム(LiF) f. 電極(陰極): アルミニウム(A1) なお、ここで、上記略称にて記載した材料の正式名称は以下のとおりである。 • 「NBP」 • • • N,N'-Di((naphthalene-1-yl)-N,N'-diphenyl-benzidine) • 「Alq₃」 • • • Tris(8-hydroxyquinolinato)aluminum • 「DCJTB」•••(2-(1,1-Dimethylethyl)-6-(2-(2,3,6,7-tetrahydro-1,1,7,7-te 10 tramethyl-1H,5H-benzo[ij]quinolizin-9-yl)ethenyl)-4H-pyran-4-ylidene)propanedini trile • ^rCoumarin 6 J • • • 3-(2-Benzothiazolyl)-7-(diethylamino)coumarin • 「BAlq」・・・(1,1'-Bisphenyl-4-Olato)bis(2-methyl-8-quinolinplate-N 1,08) Aluminum 但し、もちろんこのような構成には限られない。 [0065]以上のような構造の画素において、ゲートラインGLに選択信号が印加されると、第1T FT10がオンし、データラインDLの電位と、補助容量Csの第2電極8に接続された そのソース領域の電位が等しくなる。第2TFT24のゲート電極25には、データ信号 に応じた電圧が供給され、第2TFT24は、その電圧値に応じて電源ラインVLから補 20 償用TFT34を介して供給される電流を有機EL素子50の陽極52に供給する。この ような動作により、各画素ごとにデータ信号に応じた電流を正確に有機EL素子50に供 給することができ、ばらつきのない表示が可能となる。 [0066]図 8 に示すように、電源ライン V L と有機 E L 素子 5 0 との間に補償用 T F T 3 4 と第 2 TFT24とがこの順に複数系列(ここでは2系列)設けられているので、一方の系でば らつきによる特性シフトや欠陥などが発生しても、正常な特性の他方の系が存在すること で、複数系列の合計決まる供給電流量のばらつきを緩和することを可能としている。 [0067] 30 また、図8に示す平面配置では、共に能動層がレーザアニール処理によって多結晶化され た多結晶シリコン層が用いられているが、このアニール処理は、一例として図の行方向に 長いレーザビームを列方向に走査して行う。このような場合にも、第1TFT10のチャ ネル向きと、第2及び補償用TFT24,34の各能動層長さチャネル向きとは一致せず 、また形成位置が第1と第2TFT10,24とで離れている。このため、レーザアニー ルによって、第1及び第2TFT10,24、さらには第2及び補償用TFT24,34 に同時に不具合が生ずることを防止することが可能である。 [0068]なお、第1TFT10、第2TFT24及び補償用TFT34のいずれも、ボトムゲート 構造として説明したが、能動層よりもゲート電極が上層に形成されたトップゲート構造で あってもよい。 [0069] 「実施形態21 次に、本発明の他の実施形態2について説明する。実施形態1では、トランジスタの特性

ばらつきによる画素間で発光輝度のばらつきを防止するため、素子駆動用薄膜トランジス タと逆導電特性の補償用薄膜トランジスタを設けている。これに対して、本実施形態2で は、素子駆動用薄膜トランジスタ(第2TFT)の配置に着目して画素間での発光輝度の ばらつきを抑制する。図10は、実施形態2に係る1画素あたりの構成例を示しており、 図10(a)は概略平面図、図10(b)は図10(a)のB-B線に沿った断面図であ る。この構成は、図1と同一の回路構成で示される。また、図中、既に説明した図と対応 する部分には同一符号を付している。

【0070】

本実施形態2において、1画素は、有機EL素子50、第1TFT(スイッチング用薄膜 トランジスタ)10、補助容量Cs、第2TFT(素子駆動用薄膜トランジスタ)20を 備える。実施形態1と異なり、電源ラインVLと有機EL素子50との間には単一の第2 TFT20が形成されているが、この第2TFT20は、上述の図8と同様に、そのチャ ネル長方向が、細長く形成された画素の長手方向に沿うように配置されている。そして、 本実施形態2では、このように画素領域の長手方向にチャネル長方向が向くように第2T FT20を配置することで、図10(a)のようにチャネル長の非常に長い第2TFT2 0を配置する場合にも、また、上述の図8に示すように電源ラインVLと、有機EL素子 50との間に第2TFT20や補償用TFT30を配置する必要がある場合にも、有機E L素子50の発光領域を最大限確保しながら、面積の限られた1画素領域内に必要なTF Tを効率的に配置することを可能としている。

(10)

【0071】

本実施形態2では、画素の長手方向に第2TFT20を配置することで、図10(a)及 び図10(b)に示すように、第2TFT20のチャネル長を十分長くすることを可能と している。第2TFT20のチャネル長を十分長くすることにより、TFT耐圧向上によ る信頼性が向上する。また、第2TFT20のトランジスタ特性の平均化が可能となり、 画素毎の第2TFT20の電流供給能力ばらつきを低減でき、この能力ばらつきにより発 生する有機EL素子50の発光輝度ばらつきを非常に小さくすることが可能となる。 【0072】

また、本実施形態2においては、実施形態1と同様、第2TFT20は、アモルファスシ リコン層をレーザアニールによって多結晶化して得た多結晶シリコン層を半導体層(能動 層)16として用いる。この場合に、レーザアニールの走査方向を第2TFT20のチャ ネル長方向と一致するような方向に設定する、言い換えるとパルスレーザの照射領域の長 手方向エッジがチャネル16cを幅方向に横切るように配置し、かつ上述のように第2T FT20のチャネル長を長くすることによって、第2TFT20の特性ばらつきの低減が 可能となる。これは、単一のレーザショットによって第2TFT20のチャネル全領域が アニールされないように調整することが容易で、他の画素の第2TFT20とその特性に 大きな差が発生することを防止でき、これにより第2TFT20の特性についてより高い 平均化効果を得ることが可能であるためである。

【0073】

第2 T F T 2 0 は、有機 E L 素子 5 0 に対して駆動電源(電源ライン V L)からの比較的 大電流を供給することが要求されるが、能動層 1 6 に多結晶シリコンを用いた p - S i -T F T を第2 T F T 2 0 に用いる場合、要求能力と比較して p - S i の移動度は十分な値 であり、第2 T F T 2 0 はそのチャネル長を長く設計しても十分な電流供給能力を発揮す ることできる。また、第2 T F T 2 0 は、電源ライン V L に直接接続されるため要求耐圧 が高く、チャネル長 C L は、チャネル幅よりも大きくすることが要求されることが多い。 従って、このような観点からも第2 T F T 2 0 は、十分に長いチャネル長とすることが好 適であり、そのために第2 T F T 2 0 をそのチャネル長方向が画素領域の長手方向に沿う ように形成することで、1 画素領域内に長いチャネルを備える第2 T F T 2 0 を効率的に 配置することが可能となる。

【0074】

表示面上に複数の画素がマトリクス状に配置されて構成される表示装置では、多くの場合、垂直方向(列方向)よりも水平方向(行方向)の方がより高い解像度が要求されるため、各画素は、上述の図8や図10(a)に示すように列方向に長い形状に設計される傾向が強い。このような場合に、列方向にチャネル長方向が向くように第2TFT20を配置 すれば、画素領域の長手方向にチャネル長方向が沿うことになり、上述のような要求されるチャネル長の確保が容易となる。

【0075】

また、本実施形態2に示すように、各画素に表示素子を駆動するためのスイッチ素子が設 50

10

けられるアクティブマトリクス型表示装置では、列方向に第1TFT10にデータ信号を 供給するデータラインDLが配置され、行方向には選択ライン(ゲートライン)GLが配 置される。そこで、データラインDLの延びる方向(列方向)にチャネル長方向が沿うよ うに第2TFT20を配置することで、長いチャネル長を確保しつつ、第2TFT20を 効率的に画素領域内に配置することが容易となる。なお、図10の例では、駆動電源Pv ddから電源ラインVLによって各画素に電力が供給されるレイアウトが採用されており 、この電源ラインVLについてもデータラインDLと同様に列方向に延びているので、第 2TFT20のチャネル長方向は、この電源ラインVLの延在方向とも一致している。 【0076】

(11)

ところで、本実施形態2では、上述のように第2TFT20のチャネル長方向が、レーザ ¹⁰ アニールの走査方向と一致するように、或いは列方向(データラインDLの延在方向)に 平行となるように設定しているが、第1TFT10については、ゲートラインGLの延び る行方向にそのチャネル長方向が一致するように配置されている。よって、本実施形態2 においては、第1TFT10と第2TFT20とでは、そのチャネル長方向が互いに異な った配置になっている。

[0077]

次に本実施形態2に係る表示装置の断面構造について図10(b)を参照して説明する。 図10(b)は、第2TFT20及びこのTFT20と接続される有機EL素子50の断 面構造を示している。なお図示しない第1TFT10については、チャネルの長さ、ダブ ルゲートであること、及び能動層6の導電型が異なること等を除けば、基本構成は、図1 0(b)の第2TFT20とほぼ共通している。

20

実施形態1において例示した第1及び第2TFTは、共にボトムゲート構造であるが、本 実施形態2では第1及び第2TFT10,20は、能動層よりゲート電極が上層に形成さ れたトップゲート構造を採用している。もちろん、トップゲート構造に限られるものでは なく、ボトムゲート構造であってもよい。

【 0 0 7 9 】

[0078]

第2 T F T 2 0 の能動層16及び第1 T F T 1 0 の能動層6は、上述のように共に、基板 1上に形成されたアモルファスシリコン層をレーザアニールして多結晶化して得られた多 結晶シリコンより構成されている。多結晶シリコンからなる能動層6及び能動層16の上 にはゲート絶縁膜4が形成されている。第1 T F T 1 0 及び第2 T F T 2 0 の各ゲート電 極2 及び2 5 は、このゲート絶縁膜4の上に形成されており、第2 T F T 2 0 のゲート電 極2 5 は、第1 T F T 1 0 の能動層6と一体の補助容量C s の第2電極8に接続され、図 1 0 (a)に示すように補助容量C s との接続部分から列方向に延びてゲート絶縁膜4上 に能動層16の上方を広く覆うようにパターニングされている。

【 0 0 8 0 】

第2 T F T 2 0 の能動層16は、ゲート電極25によって上方が覆われている領域がチャ ネル領域16 c であり、このチャネル領域16 c の両側にはそれぞれソース領域16 s と 、ドレイン領域16 d が形成されている。本実施形態2では、この能動層16のソース領 域16 s は、補助容量C s の近傍において、ゲート絶縁膜4及び層間絶縁膜14を貫通し て形成されたコンタクトホールを介して電源ラインVLと電気的に接続されている。また 、ドレイン領域16 d は、マトリクスの次行に相当するゲートラインGLの近傍で、ゲー ト絶縁膜4及び層間絶縁膜14を貫通して形成されたコンタクトホールを介してコネクタ (配線層)40と接続されている。コネクタ40は、ドレイン領域16 d との接続領域か ら有機EL素子50の形成領域まで延び、上記層間絶縁膜14及び電源ラインVL及びコ ネクタ40を覆って形成されている第1平坦化絶縁層18に形成されたコンタクトホール を介して有機EL素子50のITO電極(陽極)52と電気的に接続されている。 【0081】

また、図10(b)では、上記第1平坦化層18の上には、有機EL素子50の陽極52 の形成中央領域のみ開口され、陽極52のエッジ、配線領域及び第1及び第2TFTの形 50

成領域を覆うように第2平坦化絶縁層61が形成されている。そして、有機EL素子50 の発光素子層51が、陽極52及び第2平坦化絶縁層61上に形成されている。また発光 素子層51の上には全画素共通の金属電極57が形成されている。

(12)

[0082]

次に、第2TFT20のチャネル長CLと、レーザの移動ピッチPとの関係について説明 する。上述のように、第2TFT20のチャネル長CLについては、十分長くすることが 好適であるが、1回のパルスレーザでチャネル全領域がアニールされないようにするため にはレーザの移動ピッチPがチャネル長CLに対し、P<CLとなることが好ましい。移 動ピッチPは、レーザアニール装置の光学系システム等の設定により調整可能である場合 があり、このような場合、CL>Pとなるように装置を調整することが好適である。例え ば200dpi程度の解像度の表示装置の場合、画素行方向の長さは30µm程度であっ ても、列方向は80μm程度を確保することができる。さらに、レーザの移動ピッチΡ2 0 µm ~ 3 5 µmの場合において、第 2 T F T 2 0 をそのチャネル長方向が画素長手方向 に向くように配置することでチャネル長 CLは50µm~80µm程度を確保でき、上記 関係を満たすことができる。このような関係であれば第2TFT20のチャネル領域16 cは、必ず複数回パルスレーザが照射されて多結晶化されることとなり、同様に複数回の パルスレーザ照射により多結晶化される他の画素の第2TFT20との間で、その特性の 差を低減することが可能となる。

 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$

以上の説明では、1画素内において有機EL素子50と、電源ラインVLとの間に単一の 20 第2TFT20が形成されている。しかし、第2TFT20は、1画素内に複数設けられ ていてもよい。図11は、1画素内で、複数の第2TFT20が電源ライン16と有機E L素子50との間に並列接続される場合のレイアウトの一例を示している。なお、図11 に示す画素構成の等価回路は、上述の図6の回路において補償用TFT30を除いた場合 と同等であり、2つの第2TFT20のソース領域16sa、16sbが共に電源ライン VLに接続され、ドレイン領域16da、16dbが共にそれぞれコンタクト40を介し て有機EL素子50の陽極52に接続されている。このように1画素内に第2TFT20 を複数設けることで、1画素について複数の第2TFT20の両方が同時に不良となって 有機EL素子に電流供給不能となる確率を最低でも半分以下に低減することができる。 [0084]

2 つの第 2 T F T 2 0 a 、 2 0 b の配置については、図 1 0 と同様に、画素領域の長手方 向(ここではデータラインDLの延在方向にも一致)に対し、そのチャネル長方向がほぼ 平行となるように配置する。このような配置により、発光領域を最大限確保しつつ各チャ ネル長CLをできるだけ長く確保することが可能となっている。さらに、レーザアニール の走査方向については、図11においても、2つの第2TFT20a、20bのいずれの チャネル長方向にも平行となるように設定されている。また、両能動層16a、16bは 一直線上に並べられている。複数の第2TFT20a、20bの各能動層が必ずしも互い に一直線上に並ぶことは必須ではないが、第2TFT20a、20bの各チャネル領域1 6 c a 、 1 6 c b は、レーザ走査方向に対し、互いに完全に一致せずに、若干でもずれて いることにより、TFT20a,20bの特性が同じようにばらつくことをより確実に防 止できる。即ち、チャネル長方向が互いにレーザ走査方向にずれていることで、同一のパ ルスによって2つのTFTのチャネルが同時にアニールされる可能性が減少し、第2TF T20a、20bの特性が全く同じように設定値からずれたり、両方のトランジスタが同 時に動作しないといった問題発生の可能性を大幅に低減でき、画素毎における有機EL素 子60に供給する総電流量のばらつきを低減できる。

【0085】

2つの第2TFT20a、20bのチャネル長CLa、CLbは、そのいずれもが上述の ようにレーザの移動ピッチPより大きいことが望ましい。さらに、複数の第2TFT20 a , 2 0 b のチャネル 1 6 c a と、 1 6 c b との離間距離 L についても、レーザの移動ピ ッチPよりも大きくすることがより好ましい。しかし、図11のように複数の第2TFT

10

30

20が1画素内に配置されている場合、少なくとも2つのTFT20a、20bの合計チャネル長と上記離間距離Lの合計が、移動ピッチPより大きければ、レーザアニールによって、1画素内の複数のトランジスタTFT2a、TFT2bに同時不具合が生ずる又は同じように特性がずれることを防止でき、画素毎での特性ばらつき低減効果が得られる。 【0086】

「実施形態31

次に、実施形態3として、1画素内において、複数の第2TFT20と対応する有機EL 素子50とのより効率的な接続方法について説明する。上述の実施形態1及び実施形態2 の図11に示すように、1画素内で、有機EL素子50と電源ラインVLとの間に複数の 第2TFT20を設けることは、信頼性向上、特性向上などの観点で好適である。このように複数の第2TFT20を1画素内に設ける場合、図11に示したように、第2TFT 20a、20bと有機EL素子50とをそれぞれ接続することで、電源ラインVLから有 機EL素子50への第2TFT20を介してた電流供給がより確実となる。しかし、図1 0(b)に示すような透明な陽極52から下方の基板1を経て外部に発光層55からの光 を射出するタイプの有機EL素子の場合、コンタクト部は遮光されることが多い。例えば 、図9(c)や図10(b)では、有機EL素子50の第2TFT20との接続は、金属 配線である配線層40を介して行われており、この配線層40と陽極52とのコンタクト 部では、陽極52の下方に遮光性の配線層40が存在しており、この領域では発光層55 からの光は基板1側に通り抜けることはできない。従って、第2TFT20と有機EL素 子50とのコンタクト部を第2TFT20の個数nと同じ数だけ設けるとコンタクト数に 比例して発光面積が減少してしまう。

【 0 0 8 7 】

そこで、発光面積の減少を最小限とするためには、1画素当たりの第2TFT20の数n (n 2)に対し、該第2TFT20と有機EL素子50とのコンタクト数をn-1以下 とすることが好適である。上述の図8や、以下に説明する図12,図13及び図14では 、n個の第2TFT20と有機EL素子50とをn-1以下のコンタクト数で接続してい る。なお、以降で説明する各図において、既に説明した図面と共通する部分には同一符号 を付し、説明を省略する。

【0088】

図12では、電源ラインVLと有機EL素子50との間に2つの第2TFT20a,20 3 bを並列接続した場合の有機EL素子50とのコンタクト方法を示している。なお、2つ の第2TFT20a,20bは、上述の図11と同様、そのチャネル長方向が画素の長手 方向(データラインDLの延在方向)、又はレーザアニールの走査方向に対して平行とな るように配置され、さらに互いにずれるように配置されており、画素間での輝度ばらつき の低減、信頼性向上を図っている。

【0089】

図12の例では、単一の島状にパターニングされたp-Siからなる半導体層が2つの第 2TFT20a、20bの能動層16a,16bとして用いられている。この半導体パタ ーンはその列方向の両端側が、各第2TFT20a、20bのソース領域(p-chTF Tの場合)16sa、16sbであり、それぞれ電源ラインVLと接続されている。また 、半導体パターンの中央付近が2つのTFT20a,20bのドレイン領域(p-chT FTの場合)16da及び16dbは、2つのTFTの間に配された単一の配線層40と 、層間絶縁膜14及びゲート絶縁膜4を貫通して形成された共通のコンタクトホールにお いて接続されている(図10(b)参照)。

【0090】

この配線層40は、有機EL素子50の陽極形成領域に延び、図10(b)の断面構造と 同様に第1平坦化絶縁層18に開口された1カ所のコンタクトホールを介して有機EL素 子50の陽極52と接続されている。ここで、配線層40と陽極52と接続位置は、図1 2において、陽極52の画素長手方向の中央付近となっている。コンタクト位置は、図1 2のように限定されるわけではないが、図12のように陽極52の比較的中央付近に近い 10

20



位置に配置されることにより、金属電極と比較すると高抵抗なITOなどからなる陽極5 2の形成領域内での電流密度の平均化効果が得られ、各画素の発光面内での発光輝度の均 一性を高めることが可能である。

(14)

【0091】

図13に示す例では、第2TFT20の数を3とし、これら3つのTFT20-1、20 -2、20-3を電源ラインVLと有機EL素子50の陽極52との間に並列接続してい る。3つの第2TFT20の能動層16は、一体であり、チャネル長方向は図中の行方向 に設定されている。第2TFT20-1~3の各チャネル領域16c1~3は、互いにそ のチャネル幅方向において、能動層16のパターンが開口されていることで分離されてい る。

【0092】

この3つの第2TFT20は、ここでは、電源ラインVLと1カ所で接続され、また単一の配線層40により、有機EL素子50の陽極52とも1カ所で接続され、ゲート電極25は、3つのTFTについて共通であり、補助容量Csの第2電極8に電気的に接続され、かつ補助容量Cs付近から列方向に延びた金属配線によって構成されている。図13の構成例では、3つの第2TFT20-1~3と有機EL素子50とが1つのコンタクト部によって接続されており、有機EL素子50の形成領域に占めるコンタクト部の割合を低くでき、1画素当たりの開口率、つまり、発光面積を高くすることができる。

【 0 0 9 3 】

図14に示す例では、第2TFT20の数を4とし、これら4つのTFT20-1~4は 20 、電気的には電源ラインVLと有機EL素子50の陽極52との間に並列接続されている 。4つの第2TFT20の能動層16は、一体で構成され、各TFT20-1~4のチャ ネル長方向は、図12等と同様、画素領域の長手方向又はデータラインDLの延在方向に 平行に設定され、4つがほぼ一直線上に並んでいる。

【0094】

4 つの第 2 T F T 2 0 - 1 ~ 4 は、ここでは、電源ライン V L と 3 カ所で接続され、第 1 、第 2 配線層 4 0 - 1 及び 4 0 - 2 により、有機 E L 素子 5 0 の陽極 5 2 と 2 カ所で接続 されている。図 1 4 の構成例では、単一の能動層 1 6 の最も外側に位置する T F T 2 0 -1、2 0 - 4 の各ソース領域 1 6 s₁、1 6 s₄がそれぞれ単独で電源ライン V L と接続さ れ、中央に位置する T F T 2 0 - 2,2 0 - 3 の各ソース領域 1 6 s₂及び 1 6 s₃が、共 通で電源ライン V L に接続されている。第 2 T F T 2 0 - 1 及び 2 0 - 2 と、有機 E L 素 子 5 0 とは、第 2 T F T 2 0 - 1 及び 2 0 - 2 の間から素子 5 0 に延びる第 1 配線層 4 0 - 1 にドレイン領域 1 6 d₁及び 1 6 d₂が接続され、この第 1 配線層 4 0 - 1 は有機 E L 素子 5 0 の形成領域に延び、素子の陽極 5 2 と接続されている。また、第 2 T F T 2 0 -3 及び 2 0 - 4 と、有機 E L 素子 5 0 とは、第 2 T F T 2 0 - 3 及び 2 0 - 4 の間から素 子 5 0 に延びる第 2 配線層 4 0 - 2 にドレイン領域 1 6 d₃及び 1 6 d₄が接続され、この 第 2 配線層 4 0 - 2 は有機 E L 素子 5 0 の形成領域に延び、素子の陽極 5 2 と接続されて いる。このように、4 つの第 2 T F T 2 0 - 1 ~ 4 と 有機 E L 素子 5 0 とは 2 カ所のみ接 続されており、4 つの第 2 T F T 2 0 - 1 ~ 4 を設けることによる発光領域の減少を抑制 している。

【0095】

また、図14の構成においては、4つの第2TFT20-1~4を画素の長手方向に沿っ てほぼ一直線上にチャネル長方向が向くように配置しているため、第2TFT20-1~ 4を効率的に1画素内に配置することを可能としている。

[0096]

[実施形態4]

次に、図15~図20を参照して、第2TFT20と有機EL素子50との接続構造について説明する。実施形態3において説明したように、有機EL素子50と第2TFT20 とのコンタクト領域は、透明陽極52を透過し下方の基板1から外部に光を放射する方式 (ボトムエミッション)の場合、非発光領域となることが多い。また、多くの集積回路な 10

30

どにおいては集積度の向上、表示装置であれば解像度の向上などを実現するためには、コ ンタクト面積をできる限り少なくすることが望まれる。このような観点からは、第2TF T20の能動層16と、有機EL素子50の陽極52とを直接接続する場合も、接続特性 の向上のため直接接続せず金属接続層(A1層やCr層など)を介在させる場合において も、図15に示すように層間絶縁膜14の第1コンタクトホール70,第1平坦化絶縁層 18の第2コンタクトホール72を重ねて形成することが好ましい。

【0097】

しかし、複数のコンタクトホールを図15(a)に示されるように重ねて形成した場合、 コンタクトホール合計段差(h70+h72)が大きくなり、コンタクトホール上に形成 される層の表面平坦度が低下する。さらに、陽極エッジ領域における発光素子層51のカ バレッジ不良による陽極52と陰極57との短絡を防止するため、図15(a)に示すよ うに陽極52のエッジ領域を覆う第2平坦化絶縁層61が採用される場合があるが、この 第2平坦化絶縁層61は陽極52の中央領域では開口される。従って、第2平坦化絶縁層 61の開口部は、上記第1及び第2コンタクトホール70及び72の近傍に形成されるこ ととなり、発光素子層51の形成面は、さらにこの第2平坦化絶縁層61の開口による段 差h74の影響も受けることとなる。

【0098】

一方、有機EL素子50は、発光素子層51に電流を流すことで発光層55に含まれる発 光性有機化合物を発光させており、発光素子層51の層内において、その厚さに大きな差 があると、他より薄い部分で電界集中が起きやすく、そのような部分にダークスポットが 発生しやすいことが知られている。ダークスポットは表示品質を低下させ、また素子駆動 により拡大することも多いため、素子寿命を短くしてしまうことにもなる。従って、コン タクト領域の上層に有機EL素子50を形成する場合には、発光素子層51の形成面の平 坦性をできるだけ高めることが要求され、発光素子層51が非常に凹凸の多い面に形成さ れることになる図15のようなコンタクト構造は発光素子層51の信頼性向上などの観点 からは好ましくない。

【 0 0 9 9 】

図16は、以上をふまえ、発光素子層51の形成面での平坦性を高めた接続方法の例を示 している。図16(a)は第2TFT20の能動層16と、有機EL素子50の陽極52 とのコンタクト部分の断面構造、図16(b)は、このコンタクト部分の概略平面構造を 示している。図16に示す接続構造は、陽極52のエッジ領域を覆う第2平坦化絶縁層6 1が存在することと、第2TFTがトップゲートである点を除き、実施形態1において説 明した図8及び図9と共通し、配線層40と陽極52との接続位置が、配線層40と第2 TFT20の能動層16との接続位置とずれて配置されている。このようなレイアウトを 採用することで、配線層40と陽極52とのコンタクト領域では、陽極表面、つまり発光 素子層51の形成面は、第2コンタクトホール72による段差h72の影響を受けるだけ で、図15のように第1コンタクトホール70による段差h70の影響を受けない。従っ て、図15と図16の比較からも理解できるように、発光素子層形成面、特に発光層55 が形成され各画素の発光領域における素子層形成面の平坦性の向上が図られている。

【 0 1 0 0 】

図17は、上記図16における発光素子層の形成面を更に平坦にするための方法を示して いる。図17に示す例では、図16と同様に、配線層40と有機EL素子50の陽極52 とを接続する第2コンタクトホール72の形成位置を第1コンタクトホール70の形成位 置からずらすと共に、第2平坦化絶縁層61によって第2コンタクトホール72を覆って いる。従って、発光層55の形成される領域では、第1コンタクトホール70はもちろん のこと第2コンタクトホール72による段差の影響も受けず、発光素子層形成面の平坦性 を一段と向上することが可能となっている。また、第2平坦化絶縁層61は陽極52のエ ッジ領域を覆っているので陽極52と陰極57とのショートなども確実に防止されている

[0 1 0 1 **]**

20

ここで、有機EL素子の発光領域は、陽極52と陰極57とが間に配置される発光層55 を挟んで対向する領域となり、陽極52と発光素子層51との間に第2平坦化絶縁層61 が形成されている領域は発光しない。従って、図17に示す構成では、厳密には第2平坦 化絶縁層61が陽極52のエッジだけでなく第2コンタクトホール72の上方まで覆うた め、その分発光領域は減少することとなる。しかし、既に説明したように下層に遮光性の 配線層40などが形成されていると、配線層40の形成領域は外部から見れば非発光領域 となる。従って、図17のように第2平坦化絶縁層61が第2コンタクトホール72を覆 う構造を採用してもそれによる1画素当たりの実際の発光面積の減少を抑制することがで きる。

【0102】

第2平坦化絶縁層61によってコンタクトホールを覆う方法は、上述の図15のように第 1及び第2コンタクトホール70、72が重ねて配置されるレイアウトに採用することに よっても、発光素子層形成面の平坦性向上効果を発揮する。即ち、図18に示すコンタク ト部の断面構造のように、第2TFT20の能動層16と有機EL素子50の陽極52と が重ねて形成された第1及び第2コンタクトホール70、72によって接続され、この2 つのコンタクトホールによって陽極52の上面が深く窪んだ領域を第2平坦化絶縁層61 で覆う。従って、コンタクトホール70及び72の上方における発光素子層形成面は、第 2平坦化絶縁層61によって形成された平坦性の良い面となる。また、図18では2つの コンタクトホール70、72を同じ位置に形成することで、1画素内での素子配置効率が 高く、また、発光領域の向上に寄与することも容易となる。

【0103】

図19は更に別の発光素子層形成面の平坦化方法を説明している。図17と相違する点は 、第2コンタクトホール72の形成領域において、陽極52上に第2平坦化絶縁層61で はなく、埋め込み層62を選択的に形成してコンタクトホールによる窪みを埋めているこ とである。このようにコンタクトホール72を覆う陽極52上に選択的に埋め込み層62 を形成することによって、第2平坦化絶縁層61等を設けない場合であっても、コンタク トホール上の発光素子層形成面を平坦にすることができる。また、図20に示すように、 第1及び第2コンタクトホール70、72を重ねて形成する場合に図19と同様に埋め込 み層62を採用しても良い。図20では、2つのコンタクトホールが重ねて形成される領 域において、陽極52上に埋め込み層62を選択的に形成しており、2つのコンタクトホ ールによって形成される深い窪みが埋められている。図19及び図20のいずれにおいて も、発光素子層51は、コンタクトホール形成領域においては、埋め込み層62の平坦な 面の上に形成されることとなり、この領域での発光素子層の不具合発生を防止することが できる。

【0104】

なお、第2平坦化絶縁層61及び上記埋め込み層62の材質は上面が平坦となればどのようなものでも良いが、発光素子層51と反応したり含水性でなく安定で絶縁性の材料が良い。例えばポリイミドや、HMOSO、TOMCAT、TEOSなどを用いることができる。

【 0 1 0 5 】

【発明の効果】

以上説明したように、本発明においては、有機EL素子などの被駆動素子に電力を供給す るトランジスタの特性のばらつきを緩和することが可能で、被駆動素子への供給電力のば らつきを平均化し、被駆動素子における発光輝度ばらつき等を防止することができる。

【0106】

また、本発明では、被駆動素子とこの素子に電力供給するトランジスタとを最小限のコン タクト数で接続することで、限られた面積内に効率よく必要なトランジスタや素子などを 配置できる。従って、被駆動素子として例えばEL素子などが採用される場合に1画素単 位などにおける発光面積率を向上することができる。

[0107**]**

20

30

(17) JP 4925528 B2 2012.4.25 さらに、本発明では、被駆動素子を形成する面の平坦性を向上することができ、被駆動素 子の信頼性を向上することが可能となる。 【図面の簡単な説明】 【図1】 アクティブマトリクス型有機 EL表示装置の1画素の回路構成を示す図である 【図2】 本発明の実施形態1のアクティブマトリクス型有機EL表示装置の1画素あた りの回路構成例を示す図である。 【図3】 TFTのⅠ-V特性を示す図である。 【図4】 本発明及び従来の回路構成によって実現される効果を示す図である 【図5】 本発明の実施形態1のアクティブマトリクス型有機EL表示装置の1画素あた りの別の回路構成を示す図である。 本発明の実施形態1のアクティブマトリクス型有機EL表示装置の1画素あた 【図6】 りの別の回路構成を示す図である。 【図7】 本発明の実施形態1のアクティブマトリクス型有機EL表示装置の1画素あた りのさらに別の回路構成を示す図である。 【図8】 図7に示す回路構成を備えた本実施形態1に係るアクティブマトリクス型有機 ELパネルの平面構成図である。 【図9】 図8のA-A、B-B、C-C線に沿った断面構成を示す図である。 【図10】 実施形態2に係るアクティブマトリクス型有機ELパネルの1画素当たりの 平面図及び断面図である。 【図11】 実施形態2に係るアクティブマトリクス型有機ELパネルの1画素当たりの 他の平面構成例である。 【図12】 実施形態3に係るアクティブマトリクス型有機ELパネルの1画素当たりの 平面図である。 【図13】 実施形態3に係るアクティブマトリクス型有機ELパネルの1画素当たりの 他の平面構成例である。 【図14】 実施形態2に係るアクティブマトリクス型有機ELパネルの1画素当たりの 他の平面構成例である。 【図15】 第2 T F T の能動層16と有機 E L 素子50の陽極52とのコンタクト部に おける断面及び平面構造を示す図である。 実施形態3に係る第2TFTの能動層16と有機EL素子50の陽極52と 【図16】 のコンタクト部における断面及び平面構造例を示す図である。 実施形態3に係る第2TFTの能動層16と有機EL素子50の陽極52と 【図17】 のコンタクト部における他の断面構造例を示す図である。 【図18】 実施形態3に係る第2TFTの能動層16と有機EL素子50の陽極52と のコンタクト部における他の断面構造例を示す図である。 【図19】 実施形態3に係る第2TFTの能動層16と有機EL素子50の陽極52と のコンタクト部における他の断面構造例を示す図である。 【図20】 実施形態3に係る第2TFTの能動層16と有機EL素子50の陽極52と のコンタクト部における他の断面構造例を示す図である。 【符号の説明】 基板(透明基板)、2,25,35 ゲート電極、4 ゲート絶縁膜、6,16 能 1 動層(p-si膜)、10 第1TFT(スイッチング用TFT)、14 層間絶縁膜、 18 平坦化絶縁層、20,22,24 第2TFT(素子駆動用TFT)、30,32 ,34 補償用TFT、40,42 コネクタ(配線層)、41 金属接続層、50 有 機EL素子、51 発光素子層、52 陽極、53 第1ホール輸送層、54 第2ホー ル輸送層、55 有機発光層、56 電子輸送層、57 陰極、GL ゲートライン、V 電源ライン、DL データライン。

30

40

10





【図2】





(18)









6









【図8】 ゲートラインGL Г < 0 0 50 O 電源ラインレー データラインロト 16 0 50 0 16 50 16 50 35 35 0 52 瘍極 ร่ 43-34 34/ 25 N-chTFT Bò P-chTFT 24 -N-chTFT

【図9】



(b)







(a)





【図11】







【図13】







【図15】





【図16】





【図17】







【図19】



【図20】



フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	29/786	(2006.01)	H 0 1 L	21/20	
H 0 1 L	21/336	(2006.01)	H 0 1 L	29/78	614
H 0 1 L	27/08	(2006.01)	H 0 1 L	29/78	612D
H 0 1 L	51/50	(2006.01)	H 0 1 L	27/08	331E
			H 0 1 L	29/78	627G
			H 0 5 B	33/14	A

審查官 福村 拓

(56)参考文献 特開2000-056847(JP,A) 国際公開第98/048403(WO,A1) 国際公開第99/065011(WO,A1) 特開平06-045354(JP,A) 特開平04-070820(JP,A) 特開2002-072926(JP,A) 特開2000-221903(JP,A) 特開平11-272233(JP,A) 特開昭51-117531(JP,A) 特開昭63-216131(JP,A) 特開平09-016123(JP,A) 特開平11-282419(JP,A) 特開平11-282419(JP,A) 特開平11-282419(JP,A) 指開平11-282419(JP,A)

1日, Volume XXXIII, Number I, P-104, Pages 622 - 625

(58)調査した分野(Int.Cl., DB名)

G09G	3/30
G09F	9/30
G09G	3/20



专利名称(译)	表示装置			
公开(公告)号	JP4925528B2	公开(公告)日	2012-04-25	
申请号	JP2001279802	申请日	2001-09-14	
[标]申请(专利权)人(译)	三洋电机株式会社			
申请(专利权)人(译)	三洋电机株式会社			
当前申请(专利权)人(译)	三洋电机株式会社			
[标]发明人	安齋勝矢 古宮直明			
发明人	安齋 勝矢 古宮 直明			
IPC分类号	G09G3/30 G09G3/20 G09F9/30 H01L27/32 H01L21/20 H01L29/786 H01L21/336 H01L27/08 H01L51 /50 G09G3/32 H05B33/00			
CPC分类号	G09G3/3233 G02F1/13624 G09G2300/0417 G09G2300/0426 G09G2300/0465 G09G2300/0809 G09G2300/0842 G09G2300/0885 G09G2320/0204 G09G2320/0233 G09G2320/043 G09G2330/021 H01L27/3244 H01L27/3248 H01L27/3262			
FI分类号	G09G3/30.J G09G3/20.624.B G09 614 H01L29/78.612.D H01L27/08 G09G3/3291 H01L27/088.331.E H	9G3/20.611.H G09F9/30.365.Z G0 .331.E H01L29/78.627.G H05B33/ I01L27/32	9F9/30.338 H01L21/20 H01L29/78. 14.A G09F9/30.365 G09G3/3233	
F-TERM分类号	3K007/AB00 3K007/AB02 3K007// /FA01 3K107/AA01 3K107/BB01 3 3K107/HH04 3K107/HH05 5C080/ /FF11 5C080/JJ03 5C080/JJ05 5C 5C094/BA03 5C094/BA29 5C094/ /AB12 5C380/AB24 5C380/AB34 3 5C380/BA39 5C380/BB02 5C380/ /CC26 5C380/CC27 5C380/CC28 /CD014 5C380/CD015 5C380/CF4 5F048/BB09 5F048/BE08 5F048/B /BA01 5F052/BA07 5F052/DA02 5 5F110/EE28 5F110/GG02 5F110/ /HL07 5F110/HM18 5F110/NN73 5F152/BB02 5F152/BB03 5F152/C	BA06 3K007/CB01 3K007/DA00 3 3K107/CC02 3K107/CC33 3K107/I /AA06 5C080/BB05 5C080/DD03 5 C080/JJ06 5C094/AA03 5C094/AA /CA19 5C094/EA04 5C094/EA07 5 5C380/AB41 5C380/AB45 5C380// /BB05 5C380/BD07 5C380/BD09 5 5C380/CC33 5C380/CC62 5C380/ 46 5C380/DA02 5C380/CC62 5C380 /BF05 5F048/BF12 5F048/BF16 5F 5F052/JA01 5F110/AA30 5F110/BI GG13 5F110/GG26 5F110/HJ01 5 5F110/NN78 5F110/PP03 5F110/F CC09 5F152/CE05 5F152/FF01 5F	K007/DB03 3K007/EB00 3K007 DD39 3K107/EE03 3K107/FF15 5C080/DD28 5C080/EE28 5C080 25 5C094/AA53 5C094/AA55 5C380/AA01 5C380/AB06 5C380 BA27 5C380/BA36 5C380/BA38 5C380/CA12 5C380/CC03 5C380 b/CC77 5C380/CD013 5C380 80/HA13 5F048/AC04 5F048/BA16 048/BG07 5F052/AA02 5F052 B01 5F110/CC02 5F110/CC08 5F110/HL03 5F110/HL04 5F110 PP05 5F110/PP06 5F152/AA08 5152/FG03 5F152/FG08 5F152	
代理人(译)	吉田健治 金山俊彦 石田 纯			
审查员(译)	福村 拓			
优先权	2000300982 2000-09-29 JP			
其他公开文献	JP2002175029A			
外部链接	Espacenet			

摘要(译)

要解决的问题:减少要提供给多个有机EL元件的电流的变化。解决方案:用于控制从电源线VL供应的电流值的元件驱动TFT 20设置在有机EL 元件50和电源线VL之间,并且TFT 20的沟道长度方向与其并联布置。像 素的长度方向,或者用于向控制TFT 20的开关TFT提供数据信号的数据 线的延伸方向,或者用于使TFT 20的有源层16多晶化的激光退火的扫描 方向。可以在电源线VL和TFT20之间提供具有反向特性的反向TFT20的 补偿TFT30。



【図2】