

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2008-262176

(P2008-262176A)

(43) 公開日 平成20年10月30日 (2008. 10. 30)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09F 9/30 (2006.01)	G09F 9/30 365Z	5C080
H01L 27/32 (2006.01)	G09F 9/30 338	5C094
G09G 3/20 (2006.01)	G09F 9/30 349Z	
H01L 51/50 (2006.01)	G09G 3/20 642F	

審査請求 未請求 請求項の数 8 O L (全 24 頁) 最終頁に続く

(21) 出願番号	特願2008-59938 (P2008-59938)	(71) 出願人	502356528
(22) 出願日	平成20年3月10日 (2008. 3. 10)		株式会社 日立ディスプレイズ
(31) 優先権主張番号	特願2007-68695 (P2007-68695)		千葉県茂原市早野3300番地
(32) 優先日	平成19年3月16日 (2007. 3. 16)	(74) 代理人	110000350
(33) 優先権主張国	日本国 (JP)		ポレール特許業務法人
		(72) 発明者	豊田 裕訓
			千葉県茂原市早野3300番地 株式会社
			日立ディスプレイズ内
		(72) 発明者	笠井 成彦
			神奈川県横浜市戸塚区吉田町292番地
			株式会社日立製作所組込みシステム基盤研
			究所内
		(72) 発明者	村上 元
			茨城県日立市大みか町七丁目1番1号 株
			式会社日立製作所日立研究所内
			最終頁に続く

(54) 【発明の名称】 有機EL表示装置


(57) 【要約】

【課題】本発明の目的は、検出精度が高い有機EL表示装置を提供することができる発光効率と受光効率を向上させた有機EL表示装置を提供することである。

【解決手段】有機薄膜素子を備えた有機EL表示装置において、前記有機薄膜素子には駆動TFTを介して電源線が接続され、前記駆動TFTのゲートには、階調信号に応じた電位が供給されるように信号線が接続され、前記信号線と前記有機薄膜素子との間を接続するスイッチを備え、信号線に階調信号が印加されない期間に、前記信号線と前記有機薄膜素子とを、有機薄膜素子で光電変換した電流を流すように前記スイッチを制御する。

【選択図】 図4

図 4



【特許請求の範囲】

【請求項 1】

表示領域に複数の画素を備え、

前記画素は、信号線と、容量と、第 1 スイッチと、第 2 スイッチと、電源線と、有機薄膜素子とを備え、

前記有機薄膜素子は、各画素毎に分離されている画素電極と、画素電極と重なる対向電極と、前記画素電極と前記対向電極とで挟まれた有機層を備え、

前記信号線には、階調信号が供給され、

前記容量には、前記階調信号に応じた電位差が保持され、

前記電源線と前記有機薄膜素子との間に、前記容量に保持した電位差に応じて流れる電流量が制御される第 1 スイッチが接続され、

前記信号線と前記電源線との間に第 2 スイッチをが接続され、

前記第 2 スイッチは、前記信号線に階調信号が供給されない期間に、信号線と有機薄膜素子とを接続するように制御されることを特徴とする有機 EL 表示装置。

10

【請求項 2】

表示領域外にあり、階調信号を出力する駆動回路と、

表示領域外から表示領域内へ伸びている信号線と、

表示領域外から表示領域内へ伸びている電源線と、

表示領域内にある複数の画素と、

を備え、

前記画素は、薄膜トランジスタである第 1 スイッチ及び第 2 スイッチと、有機薄膜素子とを備え、

前記有機薄膜素子は、各画素毎に分離されている画素電極と、複数の画素電極と重なる対向電極と、前記画素電極と前記対向電極とで挟まれた有機層を備え、

前記電源線は、前記第 1 スイッチを介して前記有機薄膜素子に電氣的に接続され、

前記信号線は、前記第 1 スイッチの制御端子に電氣的に接続され、

前記信号線は、前記第 2 スイッチを介して前記有機薄膜素子に電氣的に接続され、

前記信号線には、

第 1 期間に、前記駆動回路からの階調信号が供給され、

第 1 期間とは異なる第 2 期間に、前記第 2 スイッチがオンになり、前記有機薄膜素子から、外光に応じた信号が供給されることを特徴とする有機 EL 表示装置。

20

30

【請求項 3】

発光素子と受光素子とを備えた有機 EL 表示装置において、

前記発光素子は、一对の電極と、その一对の電極に挟まれた有機層を備え、

前記受光素子は、一对の電極と、その一对の電極に挟まれた有機層を備え、

前記発光素子の有機層と前記受光素子の有機層とは層構造が異なることを特徴とする有機 EL 表示装置。

【請求項 4】

請求項 3 において、

前記受光素子の有機層は、外光で発光しない層であることを特徴とする有機 EL 表示装置。

40

【請求項 5】

請求項 3 において、

前記受光素子の有機層は、前記発光素子の有機層の一部と同じ材料層を備えていることを特徴とする有機 EL 表示装置。

【請求項 6】

請求項 3 において、

前記受光素子は、前記発光素子で囲まれた表示領域内にマトリクス状に配置されていることを特徴とする有機 EL 表示装置。

【請求項 7】

50

請求項 3 において、

前記受光素子は、前記発光素子で囲まれた有効表示領域外にあることを特徴とする有機 E L 表示装置。

【請求項 8】

請求項 3 において、

前記発光素子の有機層は、有機発光層を備え、

前記受光素子の有機層は、前記有機発光層と異なる材料層のみで構成されているか、前記有機発光層と同じ材料かつ前記有機発光層と異なる層厚の材料層を備えていることを特徴とする有機 E L 表示装置。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明は、受光素子を備えた有機 E L 表示装置に係り、特に、受光素子を有機薄膜素子で構成している有機 E L 表示装置に関する。

【背景技術】

【0002】

受光素子を有機薄膜素子で構成している有機 E L 表示装置に関する従来技術が特許文献 1 に開示されている。

【0003】

この特許文献 1 では、平面方向上下に並んでいる第 1 有機薄膜素子間に、第 1 有機薄膜素子と同じ積層構造の第 2 有機薄膜素子が配置され、第 1 有機薄膜素子と第 2 有機薄膜素子が異なる信号線に接続されている構造が開示されている。

20

【0004】

第 1 有機薄膜素子と第 2 有機薄膜素子の双方を発光素子として用いるか、第 1 有機薄膜素子と第 2 有機薄膜素子の一方を受光素子、他方を発光素子として用いるか、第 1 有機薄膜素子と第 2 有機薄膜素子の双方を受光素子として用いるかの 3 つのモードで制御可能な構成となっている。

【0005】

【特許文献 1】特開平 11 - 75115 号公報

【発明の開示】

30

【発明が解決しようとする課題】

【0006】

特許文献 1 では、画素回路として、いわゆる駆動 T F T を電源線と有機薄膜素子の間に配置し、有機薄膜素子の光電変換によって発生する起電力を電源線を用いて表示領域外まで出力し、表示領域外でその大きさを検出している。このように、電源線を起電力の検出経路に用いると、負荷容量が大きいので、検出精度が低い。

【0007】

特許文献 1 には、検出信号線と電源線を兼ねた構造も開示されているが、発光制御が難しくなる。また、電源線を複数のラインで共通化することで、電源線の電圧降下を抑制するなどの設計が実質上不可能になる。全ラインで共通にした場合には、全ライン分、つまり 1 ライン分の寄生容量の数百倍の寄生容量が発生することになるからである。

40

【0008】

本願に含まれるある発明の目的は、外光検出精度を高めた有機 E L 表示装置を提供する点にある。また、特許文献 1 では、第 1 有機薄膜素子と第 2 有機薄膜素子は同じ層構造をしている。第 1 有機薄膜素子が発光素子として用い、第 2 有機薄膜素子を受光素子として用いる場合、それぞれ好ましい材料や層厚は全く異なる。

【0009】

従って、同じ層構造をしている特許文献 1 の場合、表示の特性と受光の特性のいずれかを犠牲にしている可能性がある。例えば、受光特性を向上させた結果、発光特性が犠牲になった場合、有機 E L 表示装置として寿命が低下することになる。本願に含まれる他の発

50

明の目的は、表示特性と受光特性の両立を図った有機ＥＬ表示装置を提供することにある。

【課題を解決するための手段】

【００１０】

上記最初の目的を達成可能な手段として、次の態様がある。

（第１手段）

電源線と有機薄膜素子との間に流れる電流量を、信号線の階調信号で制御する第１スイッチを備えた有機ＥＬ表示装置において、信号線に階調信号が供給されない期間に、信号線と有機薄膜素子とを接続するように制御される第２スイッチを配置する構造。

（第２手段）

電源線と有機薄膜素子との間に流れる電流量を、信号線の階調信号で制御するスイッチを備えた有機ＥＬ表示装置において、信号線には、第１期間に駆動回路からの階調信号が信号線に供給され、第１期間とは異なる第２期間に有機薄膜素子で発生する外光に応じた電圧が供給される構造。

【００１１】

上記他の目的を達成可能な手段として、次の態様がある。

（第３手段）

発光素子を構成する有機層の層構造と受光素子を構成する有機層の層構造を異ならせたもの。

（第４手段）

発光素子と受光素子は有機層を備え、受光素子の有機層に自然光では発光しない材料を用いたもの。

【００１２】

第３手段又は第４手段のいずれを採用しても、発光効率も受光効率も高い有機ＥＬ表示装置を提供することができるようになる。

【００１３】

また、単に層構造を異ならせるのではなく、発光素子を構成する有機層の一部を用いれば、発光素子の製造プロセスの一部で同時に成膜できるので、効率的な生産が可能になる。

【発明の効果】

【００１４】

本発明によれば、検出精度が高い有機ＥＬ表示装置を提供することができる。

【発明を実施するための最良の形態】

【００１５】

まず、本発明で用いる光検出メカニズムを説明する。ここでは、いわゆる、ボトムエミッション型、トップカソード型のアクティブ有機ＥＬ表示装置の有機薄膜素子を前提に説明するが、これに限らない。

【００１６】

本実施例で前提となる構造は、基板上に、アクティブ素子に接続されたＩＴＯの画素電極（陽極２０４）を備えている。そして、陽極２０４上にホール注入層２０１、発光層２０２、電子輸送層２０３、アルミニウム対向電極（陰極２０５）が順次積層された構造である。

【００１７】

図１に、暗所における有機薄膜素子のエネルギー準位の模式図を示す。この有機薄膜素子の陽極２０４と陰極２０５の間に電圧を印加すると、陽極２０４よりホール２０６、陰極２０５より電子２０７が注入される。ホール２０６は各層の最高占有軌道２０８を通じて発光層２０２へ輸送され、電子２０７は各層の最低空軌道２０９を通じて発光層２０２へ輸送される。この輸送過程において、ホール注入層２０１、電子輸送層２０３にトラップ準位２１０が存在すると、ホール２０６および電子２０７が捕獲され、素子全体に流れる電流量が低下する。トラップ準位２１０は一般に材料分解物などの不純物に起因して発

10

20

30

40

50

生するものであるが、トラップ性の分子を有機層に意図的に混入させることでも同様の現象が観察される。

【0018】

図2は、有機薄膜素子に、外光（基板の外側、つまり、有機EL表示装置の外側から照射される光）を照射した場合のホール206、電子207の挙動を示している。有機薄膜素子に外光を照射すると、トラップ準位210に捕獲されていたホール206、電子207は、それぞれホール注入層201の最高占有軌道208、電子輸送層203の最低空軌道209へと遷移する。これは、ホール注入層201の最高占有軌道208とトラップ準位210とのエネルギー差、また電子輸送層203の最低空軌道209とトラップ準位210とのエネルギー差よりも大きいエネルギーを、外光照射によって得たためである。

10

【0019】

図3に、有機薄膜素子における電流/電圧特性の検出結果を示す。「NO LIGHT」として表示した検出結果は、暗所における検出結果（電流/電圧特性）である。「LIGHT」として表示した検出結果は、外光を照射した場合の検出結果（電流/電圧特性）である。この図からわかるように、外光が照射された場合、多くの電流量が検出される。つまり、有機EL表示装置の有機薄膜素子には、外光による光電変換機能があることがわかる。

【0020】

図1から図3では、陽極204上にホール注入層201、発光層202、電子輸送層203、陰極205が積層された場合を例として説明を行った。しかし、実験の結果、陽極204と陰極205の間にトラップ準位210を有する層が少なくとも1層積層された有機薄膜素子であれば、同様の効果が現れることがわかった。以下、この実験結果から特許文献1よりも、検出精度が高い有機EL表示装置の実施形態について説明する。

20

【0021】

実施例1を説明する前に、さらに前提となるアクティブマトリクス型の有機EL表示装置で適用した表示パネルの基本構成を説明する。図22に、表示パネルの基本構成図を示す。ガラス基板SUB上に、信号線駆動回路HDRVと走査線駆動回路VDRVと有効表示領域ARと外部接続端子PADがある。

【0022】

信号線駆動回路HDRVは、一般にドライバICと称される半導体ICチップであり、有効表示領域ARとガラス基板SUB1の一边にある外部接続端子PADとの間にCOG（Chip on Glass）実装されている。走査線駆動回路VDRVは、低温ポリシリコン及び金属配線で構成された回路で、信号線駆動回路HDRVを配置したガラス基板SUB1の一边を挟む二辺に配置されている。表示画素PXLは有効表示領域ARにある。また、基準画素は図示しないが、有効表示領域AR外の遮光領域にある。

30

【0023】

図21に、表示画素PXLの等価回路を示す。画素PXLは、発光素子兼受光素子となる表示素子11と、階調信号又は検出電圧が供給される信号線DATA、制御信号が供給される走査線SCAN、電流が供給される電源線POWER、制御信号が供給される検出制御線DET、信号線DATAと容量CAPの一方の端子に接続され、走査線SCANの制御信号で制御されるデータラッチスイッチTFT1、データラッチスイッチTFT1に一方の端子が電氣的に接続され、他方の端子が電源線POWERに接続された容量CAP、容量CAPの当該一方の端子に接続され、その電位で制御される駆動スイッチTFT2、駆動スイッチTFT2を介して電源線POWERに電氣的に接続された表示素子11と、表示素子11と信号線DATAの間に電氣的に接続された画素検出スイッチTFT3とを備えている。データラッチスイッチTFT1、容量CAP、駆動スイッチTFT2、画素検出スイッチTFT3とで画素回路2が構成されている。データラッチスイッチTFT1、駆動スイッチTFT2、画素検出スイッチTFT3は、低温ポリシリコンの薄膜トランジスタで構成されている。

40

【0024】

50

この画素回路 2 は次のように駆動される。表示モードでは、データラッチスイッチ T F T 1 は、走査線駆動回路 V D R V から走査線 S C A N へ供給される制御信号によりオンとなり、信号線 D A T A から階調信号を取り込む。容量 C A P は、取り込んだ階調信号に応じた電位差（階調信号と電源線 P O W E R の電位との電位差）を保持する。駆動スイッチ T F T 2 は、保持した電位差を含む電圧に応じた電流量を、電源線 P O W E R から表示素子 1 1 に供給するように制御される。次に、検出モードでは、画素検出スイッチ T F T 3 の制御端子へ接続された検出制御線 D E T へ制御信号が供給され、階調信号が信号線 D A T A に供給されないタイミングで、表示素子 1 1 において発生した電圧が信号線 D A T A に供給される。表示モードにおいては、電源線 P O W E R には表示用電（圧）源 7 の電位が供給される。検出モードにおいては、データ線 D A T A に検出用電（流）源 6 を接続する。

10

【 0 0 2 5 】

このように、表示モードでは、各画素で、信号線には、データラッチスイッチ T F T 1 や容量 C A P を介して、駆動スイッチ T F T 2 を制御するために、階調信号が供給される。また、駆動スイッチ T F T 2 の制御により、電源線 P O W E R から表示素子 1 1 に階調信号に対応した電流量が供給される。

【 0 0 2 6 】

また、検出モードでは、信号線 D A T A と電源線 P O W E R との間に設けた画素検出スイッチ T F T 3 は、信号線 D A T A に階調信号が供給されない期間に、電源線 P O W E R と表示素子 1 1 とを電氣的に接続する配線と信号線 D A T A とが接続されるように制御される。従って、その画素検出スイッチ T F T 3 を介して表示素子 1 1 から外光に応じた電圧が信号線 D A T A に出力されるようになる。また、検出回路 5 をドライバ I C に搭載しているので、信号線 D A T A と信号線駆動回路 H D R V とは、信号線 D A T A とは異なる配線でドライバ I C に接続され、さらに、信号線 D A T A が接続された信号線駆動回路 H D R V の端子とは異なる端子に接続される構成となっている。

20

【 実施例 1 】

【 0 0 2 7 】

図 4 に、実施例 1 の表示パネルにおける基本構成図を示す。実施例 1 の表示パネルは、画素回路 2、表示制御部 3 - 1、色選択回路 3 - 2、検出スイッチ 4、検出回路 5、検出用電源 6、表示用電源 7、基準素子 1 0、表示素子 1 1、走査線駆動回路 V D R V を備えている。

30

【 0 0 2 8 】

表示制御部 3 - 1 と検出回路 5 と検出用電源 6 は、図 2 2 の信号線駆動回路 H D R V に備えられている。信号線駆動回路 H D R V の第 1 端子は検出スイッチ 4 に直接接続され、第 1 端子と異なる第 2 端子は、検出回路 5 を介して検出スイッチ 4 に接続されている。

【 0 0 2 9 】

画素回路 2 は、前述の通り、信号線 D A T A、走査線 S C A N、電源線 P O W E R、検出制御線 D E T に接続されている。信号線 D A T A は、信号線駆動回路 H D R V の第 1 端子と接続され、さらに、ドライバ I C 内の表示制御部 3 - 1 に電氣的に接続されている。

【 0 0 3 0 】

表示制御部 3 - 1 は、外部から、アナログ電源、デジタル電源、クロック、映像信号が入力され、表示モードで信号線 D A T A を介して色選択回路 3 - 2 へ階調信号を出力する。また、検出モードでは、検出回路 5 から補正信号が入力された場合、検出後、階調信号を補正信号に基づいて補正する。また、検出用電源 6 と検出スイッチ 4 を制御して、検出用電源 6 と電源線 P O W E R の接続を制御する。

40

【 0 0 3 1 】

画素回路 2、色選択回路 3 - 2、走査線駆動回路 V D R V と検出スイッチ 4 は、ガラス基板 S U B 1 上に形成した薄膜トランジスタ、低温ポリシリコン配線、ゲート金属配線、ソースドレイン金属配線、層間絶縁膜によって構成されている。

【 0 0 3 2 】

色選択回路 3 - 2 は、図 2 2 の有効表示領域 A R と信号線駆動回路 H D R V の間に配置

50

されている。色選択回路 3 - 2 は、表示制御部 3 - 1 から供給された階調信号を、どの色の信号線 DATA に供給するかを選択する。また、どの画素の信号線 DATA の検出電圧を検出回路 5 へ供給するか選択する。

【0033】

検出スイッチ 4 は、表示制御部 3 - 1 と画素回路 2 との間の接続と、検出回路 5 と画素回路 2 との間の接続と、を切り替える。この切り替えは、表示制御部 3 - 1 によりなされる。検出回路 5 は、検出スイッチ 4 による画素回路 2 との間の接続によって供給された電圧の大きさを検出し、その検出結果から補正信号を生成し、表示制御部 3 に供給する。検出用電源 6 は、検出時に駆動電流を画素回路 2 へ供給する電源である。発光用電源 7 は、発光時に駆動電流を画素回路 2 へ供給する電源である。

10

【0034】

次に、図 4 の動作を示す。信号の経路は大きく三種類あり、表示経路 DISPLAY、検出経路 DETECT、補正経路 REVISE である。これらの経路は時間的に順次変わる。なお、本明細書では、光検出結果を任意の様式により表示状態に反映させる行為を“補正”と呼称する。

【0035】

表示を行う第 1 期間 Display Period に、表示制御部 3 - 1 は階調信号を信号線 DATA へ出力する。それと並行して、検出スイッチ 4 を制御して、階調信号が色選択回路 3 - 2 へ供給されるようにする。さらに、色選択回路 3 - 2 を制御して所望の信号線 DATA へ階調信号を供給する。表示制御部 3 - 1 は、走査線駆動回路 VDRV を制御して特定画素の走査線 SCAN に制御信号を送り、データラッチスイッチ TFT1 をオンして特定の画素の画素回路 2 へ階調信号を供給する。

20

【0036】

この際、検出スイッチ 4 は、検出回路 5 と検出用電源 6 との接続を切っている。画素回路 2 は、表示用電源 7 から電源線 POWER を介して表示素子 11 へ流れる電流量が、供給された階調信号に応じた電流量となるように制御する。つまり、表示素子 11 を、階調信号が示す階調で発光させる経路が表示時の電流と階調信号の経路 DISPLAY である。

【0037】

第 1 期間と異なる第 2 期間であるブランキング期間 Blanking Period には、検出経路 DETECT と補正経路 REVISE の 2 つの経路で検出電圧が流れる。まず、表示制御部 3 - 1 は階調信号を供給しない。そして、検出スイッチ 4 を制御して、検出回路 5 及び検出用電源 6 を信号線 DATA に電氣的に接続する。この際、検出用電源 6 から、駆動電流が画素回路 2 へ供給される。

30

【0038】

そして、外光では発光しない表示素子 11 である表示素子 11 で光電変換された電圧を、画素回路 2 の画素検出スイッチ TFT3 と信号線 DATA を介して検出スイッチ 4 へ出力させる。検出制御線 DET にパルスを入力することによって、画素回路 2 の画素検出スイッチ TFT3 がオンになり、検出スイッチ 4 へ供給された検出電圧は検出回路 5 へ入力される。この経路が、検出経路 DETECT である。また、基準素子 10 を検出用電源に接続し、検出回路 5 へ検出電圧を供給する。

40

【0039】

検出回路 5 は、検出電圧を基に補正信号を生成して表示制御部 3 - 1 に供給する。表示制御部 3 - 1 は、入力された補正信号から階調信号を補正する。この経路が補正経路 REVISE である。

このように、表示制御部 3 - 1 から画素回路 2 への階調信号の供給経路である表示経路 (DISPLAY) と、画素回路 2 から検出回路 4 への検出電圧と検出回路 4 から表示制御部 3 - 1 までの補正信号の供給経路 (DETECT, REVISE) とは、検出スイッチ 4 と画素回路 2 の間は信号線 DATA 上の経路で共通しているが、検出スイッチ 4 から表示制御部 3 - 1 までの経路は異なり、信号駆動回路 HDRV への入出力端子も異なるよ

50

うに構成される。また、本実施例では電源の個数は、表示用電（圧）源 7 と検出用電（流）源 6 の二個であるが、構成によっては増減したり、電源の種類に対しても電流源と電圧源のいずれも選択可能である。

【0040】

図 5 に、図 4 のさらに詳細なシステム構成図を示す。この有機 EL 表示装置は、受光素子として機能させる基準素子 10 と、発光素子兼受光素子として機能させる表示素子 11 を備えている。図 20 に、これらの有機薄膜素子の層構造を示す。基準素子 10 は図 20 の受光素子構造 309 を備えた有機薄膜素子であり、表示素子 11 は図 20 の発光素子構造 308 を備えた有機薄膜素子である。

【0041】

受光素子構造 309 は、陽極 AD、ホール注入層 HIL、ホール輸送層 HTL、電子輸送層 ETL、電子注入層 EIL 及び陰極 CD を順にガラス基板 SUB1 上に形成した構造である。発光素子構造 308 は、陽極 AD、ホール注入層 HIL、ホール輸送層 HTL、有機発光層 EML、電子輸送層 ETL、電子注入層 EIL 及び陰極 CD を順にガラス基板 SUB1 上に形成した構造である。図 2 や図 3 のように、ホール輸送層 HTL はなくてもよい。

【0042】

このように、受光素子としてのみ使用する有機薄膜素子と、受光素子としてだけでなく、発光素子としても用いる有機薄膜素子とが同じ基板上に形成される場合にあっては、同じ層構造を採用することがプロセス上好ましいが、必ずしも同じ層構造にする必要はない。

【0043】

しかし、製造プロセスを簡略するためには、受光素子としてだけでなく、発光素子としても用いる有機薄膜素子を構成する有機層のいずれかの層を用いることが好ましく、全く同じ材料層を採用したとしても、その膜厚を異なる膜厚とすることで発光素子と受光素子の両方の光電変換効率を向上させることができる。また、受光素子としてのみ有機薄膜素子を用いる場合は、外光では発光しない有機層とすることが好ましく、特に、発光層に相当する材料層をなくすか、発光素子とは材料を替えるか、若しくは膜厚を替えることが好ましい。

基準素子 10 は、検出時にのみ使用する受光素子である。表示素子 11 のように、フレーム毎に使用するわけではない。使用頻度を少なくし、画素劣化を抑えた状態で基準電圧を検出できるようにしている。また、基準素子 10 は外部光が入射しない領域に配置されている。

【0044】

表示素子 11 は、有効表示領域 AR にマトリクス状に配置される。本実施例の検出回路 5 は、基準素子 10 と表示素子 11 の 2 種類の有機薄膜素子の検出電圧を比較し、その差から外光による影響を求める。その結果を補正信号として表示制御部 3 - 1 へ送り、階調信号の補正量を演算し、表示にフィードバックする。なお、この図では基準素子 10 を設けているが、検出構成によっては、表示素子 11 を基準素子 10 に割り当てることもでき、基準素子 10 を設けずに予め基準電圧を保持していてもよい。

【0045】

駆動電源は、検出用と表示用とで独立した形態を持つ。検出時には、検出用電流源 12（図 4 の検出用電源 6 に相当）を用い、表示時には、表示用電圧源 13（図 4 の表示用電源 7 に相当）を用いる。検出用電流源 12 は、電流源に限らず電圧源を使用しても構わない。検出用電流源 12 と基準素子 10 とはスイッチ 14 で接続が制御されている。このスイッチ 14 は表示制御部 3 - 1 の制御信号により、検出時にオンになるものである。画素回路 2 と表示制御部 3 - 1 はスイッチ 15 で接続が制御されている。このスイッチ 15 は表示制御部の制御信号により、表示時にオンになるものである。検出用電流源 12 と表示素子 11 とはスイッチ 16 で接続が制御されている。このスイッチ 15 は表示制御部の制御信号により、検出時にオンになるものである。

10

20

30

40

50

【 0 0 4 6 】

スイッチ 1 5 とスイッチ 1 6 は図 4 の検出スイッチ 4 に相当し、同時にオンになることはなく、2 者択一的に動作する。表示制御部 3 - 1 は、各スイッチや電源の制御及び検出と補正を行う。シフトレジスタ 1 8 はスイッチ 1 6 を制御するものであるが、表示制御部 3 - 1 に組み込まれている。但し、ガラス基板 S U B 1 上に独立した制御部として配置してもよいが、シフトレジスタ 1 8 の制御は表示制御部 3 - 1 が行う。スイッチ 1 5 は、表示制御部 3 - 1 が出力する制御信号 2 1 で制御される。スイッチ 1 6 は、表示制御部 3 - 1 が出力する制御信号 2 2 で制御される。検出用電流源 1 2 とスイッチ 1 4 は、検出線 2 0 で接続されている。

【 0 0 4 7 】

信号線 D A T A は、表示時に表示制御部 3 - 1 から階調信号が供給され、検出時に検出回路 5 へ検出電圧が印加される共用線である。保持部 2 3 は、スイッチ 2 4 で検出線 2 0 に接続されている。スイッチ 1 4 とスイッチ 2 4 がオンの時、保持部 2 3 は基準素子 1 0 に印加される電圧を保持し、この値を基準電圧とする。このスイッチ 1 4 とスイッチ 2 4 は表示制御部 3 - 1 から出力される制御信号で制御される。

【 0 0 4 8 】

検出回路 5 は、保持部 2 3 の基準電圧と検出線 2 0 を介して供給された表示素子 1 1 の検出電圧とを比較し、その比較結果から補正信号を生成し、表示制御部 3 - 1 に出力する。保持部 2 3 の出力データは電圧であるので、比較はコンパレータ等を使用することができる。また、電圧差が微小の場合、検出回路 5 にアンプを設けて検出電圧を増幅し、検出精度を上げることもできる。表示用電圧源 1 3 と表示素子 1 1 とは画素回路 2 で接続されている。なお、この図では検出用電流源 1 2 と表示用電圧源 1 3 のように電源を別々に設けているが、検出構成によっては、電流源または電圧源のどちらかの電源にまとめても良い。信号線 D A T A と表示素子 1 1 とは、画素検出スイッチ T F T 3 で接続される。画素検出スイッチ T F T 3 は、走査線駆動回路 D R V から検出制御線 D E T に供給される制御信号 2 8 で制御する。

【 0 0 4 9 】

図 6 は、表示モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。画素 P X L は、表示素子 1 1、画素回路 2 で構成される。画素回路 2 の画素検出スイッチ T F T 3 は検出制御線 D E T に供給される制御信号で制御される。この実施例では R、G、B を時分割で制御する構成になっている。各画素の信号線 D A T A は色選択回路 3 - 2 (R 選択スイッチ 3 0、G 選択スイッチ 3 1、B 選択スイッチ 3 2) に接続されている。

【 0 0 5 0 】

R 選択スイッチ 3 0 は R 選択信号 3 3 で制御される。G 選択スイッチ 3 1 は G 選択信号 3 4 で制御される。B 選択スイッチ 3 2 は B 選択信号 3 5 で制御される。R の各画素と R 選択スイッチ 3 0 は信号線 3 6 で接続されている。G の各画素と G 選択スイッチ 3 1 は信号線 3 7 で接続されている。B の各画素と B 選択スイッチ 3 2 は信号線 3 8 で接続されている。色選択回路 3 - 2 の制御信号 (R 選択信号 3 3、G 選択信号 3 4、B 選択信号 3 5) は、この実施例では表示制御部 3 - 1 で制御しているが、他の独立した回路で制御しても良い。

【 0 0 5 1 】

次に、図 6 の動作を示す。表示モードにおいて、表示制御部 3 - 1 からの制御信号 2 1 と制御信号 2 2 によって、スイッチ 1 5 がオン、スイッチ 1 6 がオフになる。この状態で信号線 D A T A には、表示制御部 3 - 1 からの階調信号が供給される。そして、R の表示時は、時分割制御された R 選択スイッチ 3 0 がオン、G 選択スイッチ 3 1 がオフ、B 選択スイッチ 3 2 がオフ、全ての画素検出スイッチ T F T 3 がオフの状態となる。そのとき、表示制御部 3 - 1 からの階調信号を基に、画素回路 2 が表示用電圧源 1 3 から表示素子 1 1 に流れる電流量を制御する。その結果、表示画素は、R の階調信号が示す輝度で発光する。

10

20

30

40

50

【 0 0 5 2 】

同様に G 画素の表示時は、時分割制御された G 選択スイッチ 3 1 がオン、R 選択スイッチ 3 0 がオフ、B 選択スイッチ 3 2 がオフ、全ての画素の画素検出スイッチ T F T 3 がオフの状態となる。そのとき、表示制御部 3 - 1 からの階調信号を基に、画素回路 2 が表示用電圧源 1 3 から表示素子（発光素子兼受光素子）1 1 に流れる電流量を制御する。

【 0 0 5 3 】

その結果、G 画素は、G の階調信号が示す輝度で発光する。更に B の表示時は、時分割制御された B 選択スイッチ 3 2 がオン、R 選択スイッチ 3 0 がオフ、G 選択スイッチ 3 1 がオフ、全ての画素検出スイッチ T F T 3 がオフの状態となる。そのとき、表示制御部 3 - 1 からの階調信号を基に、画素回路 2 が表示用電圧源 1 3 から表示素子 1 1 に流れる電流量を制御する。その結果、表示素子 1 1 は、B の階調信号が示す輝度で発光する。このように、各スイッチを制御して順次表示素子 1 1 を発光させる。

【 0 0 5 4 】

図 7 は、検出モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。検出モードには、表示制御部 3 - 1 からの制御信号 2 1 と制御信号 2 2 によって、スイッチ 1 5 がオフ、スイッチ 1 6 がオンになる。この状態で、検出対象画素の信号線 D A T A と検出線 2 0 とが接続される。検出対象画素は、検出制御線 D E T から供給される制御信号で選択する。

【 0 0 5 5 】

さらに、検出モードでは、検出対象画素の表示素子 1 1 の状態を読み出す必要があるもので、表示制御部 3 - 1 は、画素回路 2 へ表示用電圧源 1 3 からの電圧が供給されるのを遮断する。この状態で、画素検出スイッチ T F T 3 をオンにし、表示素子 1 1 を信号線 D A T A に接続することで、検出用電流源 1 2 から電流を供給し、光電変換による電圧を検出する。

【 0 0 5 6 】

具体的に、R の画素の受光量を検出する場合には、R 選択スイッチ 3 0 をオンにし、検出対象画素の表示素子（発光素子兼受光素子）1 1 の画素検出スイッチ T F T 3 をオンにする。検出線 2 0 には、検出用電流源 1 2 が接続されており、検出対象画素の表示素子 1 1 の光電変換特性から信号線 3 6 には一定の電圧が生じ、表示素子 1 1 の状態（電圧）が検出線 2 0 に現れる。この際、表示素子 1 1 が発光してしまうと、コントラストが低下してパネルの表示品位を低下させてしまうため、検出用電流源 1 2 からの電流値は発光素子が非発光となる値に設定しておく。

【 0 0 5 7 】

同様に、G の画素を検出するには、G 選択スイッチ 3 1 をオンにし、検出対象画素の画素検出スイッチをオンにすることで、検出対象画素の表示素子 1 1 の状態が信号線 3 7 を介して検出線 2 0 に現れる。また、B の画素を検出するには、B 選択スイッチ 3 2 をオンにし、検出対象画素の画素検出スイッチをオンにする。そのことにより、検出対象画素の表示素子 1 1 の状態が検出線 2 0 に現れる。

【 0 0 5 8 】

図 8 は基準素子 1 0 も含めたパネルシステム構成図である。このパネルシステム構成図で、検出動作を説明する。この構成は検出スイッチ 4 等を省略して記載している。ここでは電流源を一つにし、基準素子 5 5（図 4 の基準素子 1 0 に相当）を設け、その基準素子 5 5 の検出電圧と表示素子 5 0、5 1、5 2（図 4 の表示素子 1 1 に相当）の検出電圧とを比較する。基準線 6 0 は、基準電圧を保持する保持部 2 3 と接続する。

【 0 0 5 9 】

検出線 2 0 には、共通の検出用電流源 1 2 が接続されており、更に、表示素子 5 0、表示素子 5 1、表示素子 5 2、その他全ての表示素子が各画素検出スイッチ T F T 3 でそれぞれ接続できるようになっており、基準素子 5 5 がスイッチ 1 4 で接続でき、保持部 2 3 がスイッチ 2 4 で接続できるようになっている。画素検出スイッチ T F T 3、スイッチ 1 4、スイッチ 2 4 は表示制御部 3 - 1 からの制御信号で制御される。

【 0 0 6 0 】

次に、図 8 のパネルシステム構成の動作を示す。表示制御部 3 - 1 は、スイッチ 1 4 とスイッチ 2 4 をオンにし、画素検出スイッチ T F T 3 を全てオフにする。この状態で、検出用電流源 1 2 と基準素子 5 5 が接続され、その時の電圧を保持部 2 3 に保持する。以後、表示制御部 3 - 1 の制御により、保持部 2 3 はこの値を保持し、基準線 6 0 にその値を出力し続ける。基準素子 5 5 の処理が済むと表示制御部 3 - 1 内のシフトレジスタ 1 8 を使用し、画素検出スイッチ T F T 3 で表示素子 5 0 を検出線 6 0 に接続する。

【 0 0 6 1 】

検出回路 5 は、基準線 6 0 と検出線 2 0 から供給された検出電圧の比較を行い、補正信号を生成し、表示制御部 3 - 1 に出力する。表示制御部 3 - 1 は検出回路 5 から補正信号が入力されたら、シフトレジスタ 1 8 で表示素子 5 1 を画素検出スイッチ T F T 3 で検出線 2 0 に接続する。そして、検出回路 5 は基準線 6 0 と検出線 2 0 から比較を行い、補正信号を生成し、結果を表示制御部 3 - 1 に出力する。このように基準素子 5 5 から検出された電圧と全表示素子 5 0、5 1、5 2 から検出された電圧を順次比較していく。

【 0 0 6 2 】

図 9 は、検出回路 5 の構成例を示している。検出回路 5 では基準線 6 0 から検出した基準電圧 9 0 及び基準電圧 9 1 と、検出線 2 0 から検出した表示素子の検出結果 9 2 (検出電圧) とを比較する。基準電圧 9 0 と基準電圧 9 1 は一方を基準線の値とし、もう一方をその値にオフセット値を加算または減算して求めた値とする。比較に用いる基準値 9 4 は基準電圧 9 0 と基準電圧 9 1 を抵抗ラダー 9 3 で分割した値とする。比較器 9 5 は検出結果 9 2 と基準値 9 4 を比較する。

【 0 0 6 3 】

本実施例では比較器 9 5 が四個の構成になっているが、この個数、及び、抵抗ラダー 9 3 の分割数は比較精度によって増減し決定する。比較器 9 5 で得られた検出結果は表示制御部 3 - 1 で処理され、表示素子 1 1 1 0 の階調信号の割り当てる電圧値を補正することでフィードバックされる。

【 0 0 6 4 】

図 1 0 は、検出のタイミングを示している。受光素子がない有機 E L 表示装置 N O R M A L の 1 水平期間には、表示期間 Display Period と帰線期間 Blanking Period がある。検出方式 A (DETECT RESULT A) では、表示期間 Display Period と帰線期間 Blanking Period の全ての期間を検出期間 Detect Period にするものである。この場合、検出中は表示を一切行わない。検出方式 B (DETECT RESULT B) では、表示期間 Display Period はそのままとし、帰線期間 Blanking Period の全部または一部を検出期間 Detect Period に割り当てる。この場合、表示しながらの検出になるため、検出方式 A に対して、一画面全てを検出するのに時間がかかるが、表示期間に対しては影響がない。

【 0 0 6 5 】

図 1 1 は表示制御部 3 - 1 及び検出回路 5 における検出フローのフローチャートである。処理 1 0 0 で検出処理が開始されると、表示制御部 3 - 1 は垂直カウンタをリセットする (処理 1 1 1) 。表示制御部 3 - 1 は検出期間か否か判定し (処理 1 1 2) 、検出期間になるとスイッチ 2 3、2 4 をオンにし、検出回路 5 に基準電圧を測定させ (処理 1 1 3) 、処理 1 1 3 の結果である基準電圧を保持部 2 3 に保持させる (処理 1 1 4) 。

【 0 0 6 6 】

表示制御部 3 - 1 は、各画素を切り替えるシフトレジスタをセットし、スイッチ 1 5 をオフにし、スイッチ 1 6 をオンにし、走査線駆動回路 V D R V から検出制御線 D E T へ制御信号を供給させて、画素検出スイッチ T F T 3 をオンにし (処理 1 1 5) 、検出回路 5 は、対象画素の表示素子 1 0 で生じる電圧を検出する (処理 1 1 6) 。検出回路 5 からの応答を待機する (処理 1 1 7) 。検出回路 5 で検出されると検出状態を判定し (処理 1 1 8) 、検出できなかった場合、エラー処理をする (処理 1 1 9) 。

【 0 0 6 7 】

表示制御部 3 - 2 は、処理 1 1 8 で検出が正常と判定されると 1 ラインの検出が終了し

10

20

30

40

50

たか判定し（処理 1 2 0）、1 ラインの途中であればシフトレジスタを動かし、残りを検出する（処理 1 2 1）。処理 1 1 6 から処理 1 2 0 までを繰り返し、1 ラインの検出が終了すると、検出回路 5 は補正信号を生成し、表示制御部 3 - 1 は補正処理を実施する（処理 1 2 2）。表示制御部 3 - 1 は、画面の検出が終了したか判定し（処理 1 2 3）、1 画面の途中であれば垂直カウンタをカウントアップし、残りを検出する（処理 1 2 4）。表示制御は処理 1 2 4 までを繰り返し、1 画面の検出が終了すると検出を終了する（処理 1 2 5）。

【 0 0 6 8 】

上記の要領により、高価な光学系、機械系、センサ、照明等を別途付加することなく、光検出機能を備えた有機EL表示装置を作製することができる。このように、座標単位の外光検知システムにより、タッチパネル機能、または手書き入力機能、また外部照度により発光輝度が自動調整される機能を内蔵したO L E Dモジュールという、付加価値の高いアプリケーションを提供することも可能となる。

【 実施例 2 】

【 0 0 6 9 】

図 1 2 は、基準素子、検出線及び表示素子に関する一構成例である。この構成では電流源を一つにし、複数の基準素子を設け、その基準素子と表示素子を比較する。また、素子を複数まとめて検出する構成である。同時に検出する個数を n 個とすると、基準画素も n 個用意し、電流源の電流供給量も一個検出に対して n 倍になる。

【 0 0 7 0 】

基準線 6 0 は基準電圧を保持する保持部 2 3 と接続する。検出線 2 0 には、共通の検出用電流源 1 2 が接続されており、更に表示素子 5 0（図 4 の表示素子 1 1 に相当）、表示素子 5 1（図 4 の表示素子 1 1 に相当）、表示素子 5 2（図 4 の表示素子 1 1 に相当）、表示素子 5 3（図 4 の表示素子 1 1 に相当）、その他全ての表示素子がそれぞれ個別に設けた画素検出スイッチ T F T 3 で接続できるようになっており、基準素子 5 6（図 4 の基準素子 1 0）と基準素子 5 7（図 4 の基準素子 1 0）がスイッチ 1 4 で接続でき、保持部 2 3 がスイッチ 2 4 で接続できるようになっている。画素検出スイッチ T F T 3、スイッチ 1 4、スイッチ 2 4 は表示制御部 3 - 1 で制御する。

【 0 0 7 1 】

次に、図 1 2 の動作を示す。表示制御部 3 - 1 は、スイッチ 1 4 とスイッチ 2 4 をオンにし、画素検出スイッチ T F T 3 を全てオフにする。この状態で、検出用電流源 1 2 と基準素子 5 6、基準素子 5 7 が接続され、その時の電圧を保持部 2 3 に保持する。以後、表示制御部 3 - 1 の制御により、検出が一サイクル終わるまで、保持部 2 3 はこの値を保持し、基準線 6 0 にその値を出力し続ける。本例では基準素子が二個であるので、基準素子の特性が同等であれば検出用電流源 1 2 の電流は半分ずつ基準素子に流れるため、一個の場合とほぼ同じ検出量になる。また、特性が異なった場合は、平均特性になる。

【 0 0 7 2 】

基準素子 1 0 の検出処理が済むと、表示制御部 3 - 1 内のシフトレジスタ 1 8 を使用し、画素検出スイッチ T F T 3 をオンにし、表示素子 5 0 及び表示素子 5 1 を検出線 2 0 に接続する。検出量は各画素の平均量になる。検出回路 5 は基準線 6 0 の検出電圧と検出線 2 0 の検出電圧との比較を行い、比較結果から補正信号を生成し、補正信号を表示制御部 3 - 1 に出力する。表示制御部 3 - 1 は検出回路 5 から補正信号が入力されたら、次にシフトレジスタ 1 8 で表示素子 5 2 及び表示素子 5 3 を画素検出スイッチ T F T 3 で検出線 2 0 に接続する。そして検出回路 5 は基準線 6 0 の検出電圧と検出線 2 0 の検出電圧との比較を行い、結果（補正信号）を表示制御部 3 - 1 に出力する。このようにして複数画素をまとめた比較検出をする。

【 実施例 3 】

【 0 0 7 3 】

図 1 3 は、基準素子、検出線及び表示素子に関する一構成例である。この構成では表示素子以外に基準素子を設け、その基準素子の検出電圧と表示素子の検出電圧を比較する。

基準線 20 には基準素子 55 (図 4 の基準素子 10 に相当) と検出用電流源 44 (図 4 の検出用電流源 6 に相当) を接続している。本例では基準線 60 に基準画素を一種類しか接続していないが、数個の基準素子を基準線にスイッチで選択して接続できるようにした方が良い。

【0074】

表示素子 50 (図 4 の表示素子 11 に相当)、表示素子 51 (図 4 の表示素子 11 に相当)、表示素子 52 (図 4 の表示素子 11 に相当) は画素検出スイッチ T F T 3 で検出線 20 に接続する。また、検出線 20 には検出用電流源 45 が接続される。大きな特徴は、これまでの実施例の検出用電流源 12 を 2 つに分離し、基準素子と表示素子とで使い分けられている点である。

10

【0075】

次に、図 13 の動作を示す。検出は基準素子 55 と表示素子 50、基準素子 55 と表示素子 51、基準素子 55 と表示素子 52 の順で比較する。基準素子 55 を基準線 60 に固定接続し、表示素子 50、51、52 を画素検出スイッチ T F T 3 で検出線 20 に接続する。検出回路 5 は基準線 60 と検出線 20 の検出結果の電圧を比較し、比較結果である補正信号を表示制御部 3-1 に出力する。表示制御部 3-1 は検出回路 5 から結果が入力されたら、次に表示素子 51 を画素検出スイッチ T F T 3 で検出線 20 に接続する。そして検出回路 5 は基準線 60 と検出線 20 から比較を行い、結果を表示制御部 3-1 に出力する。このように、基準素子 55 を基準として表示素子の検出電圧から補正信号を順次生成する。

20

【実施例 4】

【0076】

図 14 は、基準素子、検出線及び表示素子に関する一構成例である。この構成では表示素子以外に基準素子を設け、その基準素子と表示素子と比較する。また、電流源を一つにする構成で、検出用電流源 12 を基準線 60 と検出線 20 で共通で使用する。基準線 60 には基準素子 55 (図 4 の基準素子 10 に相当) と抵抗 47 を通して電流源 46 を接続している。本例では基準線 60 に基準素子を一種類しか接続していないが、数個の基準画素を基準線にスイッチで選択して接続できるようにした方が良い。表示素子 50 (図 4 の表示素子 11 に相当)、表示素子 51 (図 4 の表示素子 11 に相当)、表示素子 52 (図 4 の表示素子 11 に相当) は画素検出スイッチ T F T 3 で検出線 20 に接続する。また、検出線 20 には抵抗 48 を通して検出用電流源 12 が接続されている。

30

【0077】

次に図 14 の動作を示す。検出は基準素子 55 と表示素子 50、基準素子 55 と表示素子 51、基準素子 55 と表示素子 52 の順で比較する。基準素子 55 を基準線 60 に固定接続し、表示素子 50 を画素検出スイッチ T F T 3 で検出線 20 に接続する。検出用電流源 12 が共通していることから、基準素子 55 の電気特性と表示素子 50 の電気特性が等しくなければ、基準線 60 と検出線 20 の間には微小電圧差が生じる。基準素子 55 と表示素子 50 との電気特性が等しい場合は、基準線 60 と検出線 20 の間には電圧差は生じない。

【0078】

検出回路 5 は基準線 60 の検出電圧と検出線 20 の検出電圧との比較を行い、比較結果である補正信号を表示制御部 3-1 に出力する。表示制御部 3-1 は検出回路 5 からの結果 (補正信号) が入力されたら、次に表示素子 51 を画素検出スイッチ T F T 3 で検出線 20 に接続する。そして、検出回路 5 は基準線 60 の検出電圧と検出線 20 の検出電圧とから比較を行い、比較結果を表示制御部 3-1 に出力する。このようにして、順次、基準素子を、表示素子と比較していく。

40

【実施例 5】

【0079】

図 15 は、基準素子、検出線及び表示素子に関する一構成例である。この例は表示素子をアノード接地になるように電 (圧) 源を接続した構成である。また、電流源の代わりに

50

電圧源と定抵抗で動作させる。基準線 60 には基準素子 85 (図 4 の基準素子 10 に相当) と抵抗 72 が接続される。検出線 20 には、抵抗 73 が接続されており、更に表示素子 80 (図 4 の表示素子 11 に相当)、表示素子 81 (図 4 の表示素子 11 に相当)、表示素子 82 (図 4 の表示素子 11 に相当)、その他全ての表示素子が画素検出スイッチ T F T 3 で接続できるようになっている。画素検出スイッチ T F T 3 は表示制御部 3 - 1 で制御する。

【0080】

次に、図 15 の動作を示す。基準線 60 には基準素子 85 と抵抗 72 から基準電圧が表れる。検出は、基準素子 85 と表示素子 80、基準素子 85 と表示素子 81、基準素子 85 と表示素子 82 の順で比較する。表示制御部 3 - 1 により表示素子 80 を画素検出スイッチ T F T 3 で検出線 20 に接続する。検出回路 5 は基準線 60 の検出電圧と検出線 20 の検出電圧との比較を行い、比較結果である階調信号の補正信号を表示制御部 3 - 1 に出力する。

10

【0081】

表示制御部 3 - 1 は、検出回路 5 から比較結果である階調信号の補正信号が入力されたら、次に、表示素子 81 を画素検出スイッチ T F T 3 で検出線 71 に接続する。そして検出回路 5 は基準線 60 の検出電圧と検出線 20 からの検出電圧との比較を行い、比較結果である階調信号の補正信号を表示制御部 3 - 1 に出力する。このように基準素子 85 を基準として表示素子と順次比較する。

20

【実施例 6】

【0082】

図 16 は、受光素子と発光素子をセットで 1 画素とした場合の表示パネルにおける基本構成図である。符号は、特に、明記がない限り、実施例 1 と同じである。

【0083】

実施例 6 の表示パネルは、ガラス基板 S U B 1 上に、基準素子 10、受光専用素子 110、表示素子 11、画素回路 200、表示制御部 3 - 1、色選択回路 3 - 2、検出スイッチ 4、検出回路 5、検出用電源 6、表示用電源 7、走査線駆動回路 V D R V を備えている。

【0084】

表示素子 11 は、素子構造 308 の構造である。基板上 S U B 1 の上に、陽極 A D、ホール注入層 H I L、ホール輸送層 H T L、有機発光層 E M L、電子輸送層 E T L、電子注入層 E I L、陰極 C D の順に積層されている。基準素子 10 及び受光専用素子 110 は、素子構造 309 の構造である。つまり、基板上 S U B 1 の上に、陽極 A D、ホール注入層 H I L、ホール輸送層 H T L、電子輸送層 E T L、電子注入層 E I L、陰極 C D の順に積層されている。

30

【0085】

素子構造 308 と素子構造 309 の大きな相違点は、素子構造 309 が、素子構造 308 を構成する有機層のうち一部の層を用い、一部の層を用いていない点である。具体的には、素子構造 309 は、素子構造 308 を構成するホール注入層 H I L、ホール輸送層 H T L、電子輸送層 E T L、電子注入層 E I L は備えているが、有機発光層 E M L は備えていない。

40

【0086】

このように有機発光層以外の層のいずれか 1 層以上を用いることで、製造プロセスが簡略化できる。また、有機発光層を用いないようにすることで、外光を光電変換することにより生じる電流で発光することを防止できる。また、素子構造 308 で用いた有機発光層 E M L を素子構造 309 に用いる場合でも、その膜厚を素子構造 308 の膜厚とは異ならせることも好ましい。受光効率を高めることができるからである。

【0087】

さらに、素子構造 308 で用いた有機発光層 E M L を素子構造 309 に用いる場合でも、外光、特に、自然光で発光しないように、ホール注入層 H I L、ホール輸送層 H T L、

50

有機発光層 E M L、電子輸送層 E T L、電子注入層 E I L の材料及び膜厚を制御することが好ましい。また、素子構造 3 0 8 を構成する有機層のうち一部の層を用いる場合には、有機発光層 E M L と同じパターンで成膜する層ではなく、全ての画素で共通とする、所謂ベタ膜で成膜する層を用いることが好ましい。

【 0 0 8 8 】

図 2 3 に表示素子 1 1 の発光を制御する画素回路 2 0 0 の構成を示す。

【 0 0 8 9 】

画素回路 2 0 0 は、データラッチスイッチ T F T 1、容量 C A P、画素駆動スイッチ T F T 2 で構成されている。データラッチスイッチ T F T 1 の制御線は、走査線 S C A N で、信号線 D A T A と容量 C A P の一端との接続を制御している。容量 C A P の一端は、画素駆動スイッチ T F T 2 の制御端とも接続されている。容量 C A P の他端は、画素駆動スイッチ T F T 2 と表示素子 1 1 との間に接続される。画素駆動スイッチ T F T 2 は、電源線 P O W E R と表示素子 1 1 との間の接続を制御している。

10

【 0 0 9 0 】

走査線駆動回路 V D R V から供給された制御信号が走査線 S C A N に印加され、データラッチスイッチ T F T 1 がオンすると、階調信号に応じた電圧が容量 C A P に取り込まれる。容量に保持された電圧によって画素駆動スイッチ T F T 2 がオンされ、電源線 P O W E R から発光素子 3 0 8 へ流れる電流量が制御される。電源線 P O W E R は表示用電源 7 に接続されており、信号線 D A T A は色選択回路 3 - 2 を介して検出スイッチ 4 に接続されている。走査線 S C A N は走査線駆動回路 V D R V に接続されている。

20

【 0 0 9 1 】

表示制御部 3 - 1 は、図 2 2 の信号線駆動回路 H D R V に備えられている。この表示パネルは、表示制御部 3 - 1 が、色選択回路 3 - 2 との間を導通させ、検出用電源 6 と受光専用素子 1 1 0 との間を非導通にするように、検出スイッチ 4 を制御する表示モードと、表示制御部 3 - 1 が、色選択回路 3 - 2 との間を非導通にし、検出用電源 6 と受光専用素子 1 1 0 との導通を可能にする検出モードとを備えている。

【 0 0 9 2 】

表示モードでは、色選択回路 3 - 2 の制御も行い、所定の画素へ階調信号を供給する。また、検出モードでは、所定の画素からの電圧を検出回路 5 へ供給させる。さらに、検出モードでは検出回路 5 から補正信号が入力された場合、階調信号を補正信号に基づいて補正する。

30

【 0 0 9 3 】

色選択回路 3 - 2 は、検出スイッチ 4、画素回路 2 0 0 に接続されている。色選択回路 3 - 2 は、表示モード時に、階調信号を流す信号線 D A T A を選択する。表示制御部 3 - 1 と検出回路 5 と検出用電源 6 は、図 2 2 の信号線駆動回路 H D R V に備えられている。信号線駆動回路 H D R V の第 1 端子は検出スイッチ 4 を介して色選択回路 3 - 2 に接続され、第 1 端子と異なる第 2 端子は検出回路 5 を介して検出スイッチ 4 に接続されている。

【 0 0 9 4 】

画素回路 2 0 0、色選択回路 3 - 2、検出スイッチ 4、表示用電源 7、走査線駆動回路 V D R V は、ガラス基板 S U B 1 上に形成した薄膜トランジスタ、低温ポリシリコン配線、ゲート金属配線、ソースドレイン金属配線、層間絶縁膜によって構成されている。

40

【 0 0 9 5 】

検出スイッチ 4 は、表示制御部 3 - 1 からの制御信号により制御され、表示制御部 3 - 1 と色選択回路 3 - 2 との接続と、検出回路 5 及び検出用電源 6 と受光専用素子 1 1 0 との接続と、を切り替える。検出回路 5 は、検出スイッチ 4 による受光専用素子 1 1 0 との間の接続によって入力された電圧の大きさを検出し、補正信号を生成し、表示制御部 3 - 1 に供給する。表示用電源 7 は、駆動電流を画素回路 2 0 0 へ供給する。

【 0 0 9 6 】

次に、図 1 6 の動作を示す。信号の経路は大きく三種類あり、表示経路 D I S P L A Y、検出経路 D E T E C T、補正経路 R E V I S E である。これらの経路は時間的に順次変

50

わる。なお、本明細書では、光検出結果を任意の様式により表示状態に反映させる行為を“補正”と呼称する。表示を行う第1期間Display Periodに、表示制御部3-1から出力された階調信号は、検出スイッチ4、色選択回路3-2、及び信号線DATAを介して画素回路200へ入力される。

【0097】

画素回路200は、表示用電源7から表示素子11へ流れる電流量が、階調信号に応じた電流量となるように制御する。つまり、表示素子11に階調信号が示す階調で発光させる経路が表示時の電流と階調信号の経路DISPLAYである。基準素子10と受光専用素子110で得た電圧の検出と階調信号の補正を行う第2期間Detect Periodに、基準素子10と受光専用素子110から（検出スイッチ4を介して）検出回路5に行く流れが検出経路DETECTである。検出回路5から表示制御部3-1に行き、階調信号を加工する流れが補正経路REVISEである。

【0098】

第1期間における表示素子11の駆動電源は発光用電圧源7であり、第2期間における基準素子10及び受光専用素子110の駆動電源は検出用電流源6である。本例では電源の個数は二個であるが、構成によっては増減し、電源の種類に対しても電流源や電圧源等が構成によって変化する。

【0099】

図17は、図16のシステム構成図の一例を示す図面である。装置内には、画素として、基準素子10と表示素子11と受光専用素子110がある。基準素子10は検出時のみ使用する素子で、使用頻度を少なくし画素劣化を抑えた状態で検出比較の基準とする。また、この目的により、基準素子10は外部光が入射しない領域に必ず作製される必要がある。表示素子11は駆動時には常時使用する素子である。検出は、受光専用素子110と基準素子10の二つの画素を比較し、その差から画素の状態を求めるもので、その結果から制御部で補正量を演算し、表示画素にフィードバックする。なお、この図では基準素子10を設けているが、検出構成によっては、基準素子10を受光専用素子110に割り当てることもできる。

【0100】

画素の駆動電源は、検出時と表示時とで独立した形態を持つ。検出時には検出用電流源12（図16の検出用電源6に相当）を用い、表示時には表示用電圧源13（図16の表示用電源7に相当）を用いる。検出用電流源12は、電流源に限らず電圧源を使用しても構わない。検出用電流源12と基準素子10とはスイッチ14で接続されている。スイッチ15は表示時にオンになるものである。検出用電流源12と受光専用素子110とはスイッチ16及び画素検出スイッチTFT3で接続されている。ここで、スイッチ15とスイッチ16は同時にオンになることはない。

【0101】

表示制御部3-1は、各スイッチや電源の制御及び検出と補正を行う。シフトレジスタ18はスイッチ16を制御するものである。このシフトレジスタ18は表示制御部3-1の中に組み込まれても、独立した制御部として配置されても構わないが、制御は表示制御部3-1が行う。信号線DATAは、表示時で使用する線である。スイッチ15は、表示制御部3-1が出力する制御信号21で制御する。スイッチ16は、表示制御部3-1が出力する制御信号22で制御する。

【0102】

検出用電流源12とスイッチ14は検出線20で接続する。保持部23はスイッチ24で検出線20に接続する。スイッチ14とスイッチ24がオンの時、保持部23は基準素子10の電圧を保持し、この値を基準電圧とする。検出回路5は、保持部23から入力される検出電圧と検出線20から入力される検出電圧を比較し、結果を表示制御部3-1に出力する。比較は、検出データが電圧として検出されるので、コンパレータ等を使用することができる。また、検出結果が微小の場合、検出回路5にアンプを設けて検出電圧を増幅し、検出精度を上げることもできる。

10

20

30

40

50

【 0 1 0 3 】

表示用電圧源 1 3 と表示素子 1 1 とは画素回路 2 0 0 で接続されている。なお、この図では検出用電流源 1 2 と表示用電圧源 1 3 のように電源を別々に設けているが、検出構成によっては、電流源または電圧源のどちらかの電源にまとめても良い。表示素子 1 1 を水平方向に走査するためのデータラッチスイッチTFT1は画素回路 2 0 0 に含まれており、表示制御部 3 - 1 が制御する制御信号が走査線SCANに入力されることで制御を行う。また、受光素子 3 0 9 を水平方向に走査するための画素検出スイッチTFT3は表示制御部 3 - 1 が制御する制御信号で制御を行う。

【 0 1 0 4 】

図 1 8 及び図 1 9 は、信号線DATA周辺の構成例である。図 1 8 は、表示時の状態を示している。画素PIXELは、表示画素 4 0 8 と検出画素 4 0 9 から構成される。表示画素 4 0 8 は、表示素子 1 1、画素回路 2 0 0 から構成される。なお図 1 7 で説明した通り、水平方向走査のためのデータラッチスイッチTFT1は画素回路 2 0 0 に含まれている。検出画素 4 0 9 は、受光専用素子 1 1 0、画素検出スイッチTFT3から構成される。スイッチ 1 5 は、表示制御部 3 - 1 が出力する制御信号 2 1 で制御する。スイッチ 1 6 は、表示制御部 3 - 1 が出力する制御信号 2 2 で制御する。

【 0 1 0 5 】

次に、図 1 8 の動作を示す。表示時には表示制御部 3 - 1 からの制御信号 2 1 と制御信号 2 2 によって、スイッチ 1 5 がオン、スイッチ 1 6 がオフになる。この状態で信号線DATAには、表示制御部 3 - 1 からの階調信号が表れる。そして、表示制御部 3 - 1 からの階調信号により、画素回路 2 0 0 が表示用電圧源 1 3 からの電圧を制御して表示素子 1 1 に電圧をかけ、表示画素 4 0 8 を発光させる。このように、各スイッチを制御して順次表示画素を発光させる。

【 0 1 0 6 】

図 1 9 は検出時の動作を示している。検出時には、表示制御部 3 - 1 からの制御信号 2 1 と制御信号 2 2 によって、スイッチ 1 5 がオフ、スイッチ 1 6 がオンになる。検出線 2 0 には検出用電流源 1 2 が接続されており、受光専用素子 1 1 0 の特性から信号線DATAには一定の電圧が生じ、受光専用素子 1 1 0 の状態が検出線 2 0 に表れる。この際、受光専用素子 1 1 0 が発光してしまうと、コントラストが低下してパネルの表示品位を低下させてしまうため、検出用電流源 1 2 からの電流値は発光素子が非発光となる値に設定しておく必要がある。

【 0 1 0 7 】

検出線と表示画素に関する構成例、検出回路 5 の構成例、検出のタイミング、表示制御における処理を示すフローチャートに関しては、それぞれ図 8、図 9、図 1 0、図 1 1 で示したものを同様に適用できる。なお、これまでの実施例で記載した検出スイッチ 4 は、ドライバICに内蔵することもできる。

【図面の簡単な説明】

【 0 1 0 8 】

【図 1】暗所における有機薄膜素子のエネルギー準位の模式図である。

【図 2】有機薄膜素子に、外光（基板の外側、つまり、有機EL表示装置の外側から照射される光）を照射した場合のホール 2 0 6、電子 2 0 7 の挙動を示す図である。

【図 3】有機薄膜素子における電流 / 電圧特性の検出結果を示す図である。

【図 4】実施例 1 の表示パネルにおける基本構成図を示す図である。

【図 5】図 4 のさらに詳細なシステム構成図を示す図である。

【図 6】表示モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。

【図 7】検出モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。

【図 8】基準素子 1 0 も含めたパネルシステム構成図である。

【図 9】検出回路 5 の構成例である。

10

20

30

40

50

【図 10】検出のタイミングを示す図である。

【図 11】表示制御部 3 - 1 及び検出回路 5 における検出フローのフローチャートである。

【図 12】基準素子、検出線及び表示素子に関する一構成例を示す図である。

【図 13】基準素子、検出線及び表示素子に関する一構成例を示す図である。

【図 14】基準素子、検出線及び表示素子に関する一構成例を示す図である。

【図 15】基準素子、検出線及び表示素子に関する一構成例を示す図である。

【図 16】受光素子と発光素子をセットで 1 画素とした場合の表示パネルにおける基本構成図である。

【図 17】図 16 のシステム構成図の一例を示す図である。

10

【図 18】信号線 DATA 周辺の構成例を示す図である。

【図 19】信号線 DATA 周辺の構成例を示す図である。

【図 20】有機薄膜素子の層構造を示す図である。

【図 21】表示画素の画素回路の等価回路を示す図である。

【図 22】表示パネルの基本構成図を示す図である。

【図 23】に表示素子 11 の発光を制御する画素回路 200 の構成を示す図である。

【符号の説明】

【0109】

SUB・・・ガラス基板、2・・・画素回路、3-1・・・表示制御部、3-2・・・色選択回路、4・・・検出スイッチ、5・・・検出回路、6・・・検出用電源、7・・・表示用電源、10・・・基準素子、11・・・表示素子、12・・・検出用電流源、13・・・表示用電圧源、DATA・・・信号線、HDRV・・・信号線駆動回路、VDRV・・・走査線駆動回路、200・・・画素回路、110・・・受光専用素子。



20

【図 1】

【図 2】


図 1

図 2




【 図 3 】

図 3




【 図 4 】

図 4




【 図 5 】

図 5




【 図 6 】

図 6




【図 7】

図 7




【図 8】

図 8




【図 9】

図 9




【図 10】

図 10




【図 11】

図 11




【図 1 2】

図 1 2




【図 1 3】

図 1 3




【図 1 4】

図 1 4




【図 1 5】

図 1 5




【図 1 6】

図 1 6




【図 17】

図 17




【図 18】

図 18




【図 19】

図 19




【図 20】

図 20




【図 21】

図 21




【 図 2 2 】

図 2 2



【 図 2 3 】

図 2 3



 フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
H 0 5 B 33/08 (2006.01)	G 0 9 G 3/20	6 2 4 B
	G 0 9 G 3/20	6 4 1 D
	G 0 9 G 3/20	6 2 4 C
	G 0 9 G 3/20	6 1 2 T
	G 0 9 G 3/20	6 1 2 F
	H 0 5 B 33/14	A
	H 0 5 B 33/08	

F ターム(参考)	3K107	AA01	AA03	BB01	EE03	EE68	HH04				
	5C080	AA06	BB05	CC03	DD30	EE28	EE29	EE30	FF09	FF11	GG17
		HH21	JJ02	JJ03	JJ04	JJ05	JJ06	JJ07			
	5C094	AA03	AA04	AA07	AA21	AA37	AA53	AA54	BA03	BA27	CA19
		DA20	DB04	EA10							

专利名称(译)	有机EL表示装置		
公开(公告)号	JP2008262176A	公开(公告)日	2008-10-30
申请号	JP2008059938	申请日	2008-03-10
[标]申请(专利权)人(译)	株式会社日立制作所		
申请(专利权)人(译)	日立显示器有限公司		
[标]发明人	豊田裕訓 笠井成彦 村上元		
发明人	豊田 裕訓 笠井 成彦 村上 元		
IPC分类号	G09G3/30 G09F9/30 H01L27/32 G09G3/20 H01L51/50 H05B33/08		
CPC分类号	G09G3/3225 G09G3/3283 G09G3/3291 G09G2300/043 G09G2320/029 G09G2320/0295 G09G2360/148		
FI分类号	G09G3/30.J G09F9/30.365.Z G09F9/30.338 G09F9/30.349.Z G09G3/20.642.F G09G3/20.624.B G09G3/20.641.D G09G3/20.624.C G09G3/20.612.T G09G3/20.612.F H05B33/14.A H05B33/08 G09F9/30.365 G09G3/3233 G09G3/3266 G09G3/3275 H01L27/32		
F-TERM分类号	3K107/AA01 3K107/AA03 3K107/BB01 3K107/EE03 3K107/EE68 3K107/HH04 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD30 5C080/EE28 5C080/EE29 5C080/EE30 5C080/FF09 5C080/FF11 5C080/GG17 5C080/HH21 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/JJ07 5C094/AA03 5C094/AA04 5C094/AA07 5C094/AA21 5C094/AA37 5C094/AA53 5C094/AA54 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DA20 5C094/DB04 5C094/EA10 5C380/AA01 5C380/AA08 5C380/AB06 5C380/AB11 5C380/AB12 5C380/AB18 5C380/AB19 5C380/AB24 5C380/AB25 5C380/AB28 5C380/AB34 5C380/AB43 5C380/BA14 5C380/BA43 5C380/BB21 5C380/CA10 5C380/CA54 5C380/CB01 5C380/CB31 5C380/CC26 5C380/CC33 5C380/CC41 5C380/CC63 5C380/CD012 5C380/CD013 5C380/CE09 5C380/CF07 5C380/CF41 5C380/CF53 5C380/CF61 5C380/CF68 5C380/DA02 5C380/DA05 5C380/FA06 5C380/FA21		
优先权	2007068695 2007-03-16 JP		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供具有高检测精度的有机EL显示装置，其可以提高发光效率和光接收效率。ZOLUTION：在包括有机薄膜元件的有机EL显示装置中，电源线通过驱动TFT连接到有机薄膜元件，信号线连接到驱动TFT的栅极，以便提供相应的电位对于灰度信号，提供用于连接信号线和有机薄膜元件的开关，并且控制开关以允许通过利用有机薄膜元件的光电转换获得的电流流入在灰度信号未施加到信号线的时段期间，信号线和有机薄膜元件。Z

