

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6625112号
(P6625112)

(45) 発行日 令和1年12月25日 (2019. 12. 25)

(24) 登録日 令和1年12月6日 (2019. 12. 6)

(51) Int. Cl.	F I	
G09G 3/3233 (2016.01)	G09G 3/3233	
H01L 51/50 (2006.01)	H05B 33/14	A
H01L 27/32 (2006.01)	H01L 27/32	
H05B 33/02 (2006.01)	H05B 33/02	
G09G 3/20 (2006.01)	G09G 3/20	624B
請求項の数 9 (全 16 頁) 最終頁に続く		

(21) 出願番号	特願2017-236064 (P2017-236064)	(73) 特許権者	501426046
(22) 出願日	平成29年12月8日 (2017. 12. 8)		エルジー ディスプレイ カンパニー リ
(65) 公開番号	特開2018-106155 (P2018-106155A)		ミテッド
(43) 公開日	平成30年7月5日 (2018. 7. 5)		大韓民国 ソウル、ヨンドゥンポグ、ヨ
審査請求日	平成29年12月8日 (2017. 12. 8)		ウィーテロ 128
(31) 優先権主張番号	10-2016-0177001	(74) 代理人	100094112
(32) 優先日	平成28年12月22日 (2016. 12. 22)		弁理士 岡部 譲
(33) 優先権主張国・地域又は機関	韓国 (KR)	(74) 代理人	100106183
			弁理士 吉澤 弘司
		(72) 発明者	ジェスン・キム
			大韓民国、10845 キョンギード、パ
			ジュンシ、ウーロンミョン、エルジー
			ロ 245
		最終頁に続く	

(54) 【発明の名称】 表示素子、表示装置およびデータ駆動部

(57) 【特許請求の範囲】

【請求項 1】

第1電極と第2電極とを含む有機発光ダイオード、

データ電圧が印加されるゲートノードと、前記有機発光ダイオードの前記第1電極と連結された第2ノードと、駆動電圧ラインと電氣的に連結された第3ノードとを有する駆動トランジスタ、

ゲート信号が供給されるゲートノードと、ドレインノードと、ソースノードとを含む第1トランジスタであって、前記ドレインノードと前記ソースノードの内の1つが前記データ電圧を供給するデータラインと電氣的に連結され、前記ドレインノードと前記ソースノードの内の別の1つが前記駆動トランジスタの前記ゲートノードと電氣的に連結された第1トランジスタ、

共通ゲート信号が供給されるゲートノードと、ドレインノードと、ソースノードとを含む第2トランジスタであって、前記ドレインノードと前記ソースノードの内の1つが初期化電圧を供給する初期化電圧ラインと電氣的に連結され、前記ドレインノードと前記ソースノードの内の別の1つが前記駆動トランジスタの第2ノードと電氣的に連結された第2トランジスタ、および

前記駆動トランジスタの第1ノードと第2ノードとの間に電氣的に連結されたキャパシタ

を含み、

一つのフレーム期間は、データ記入期間および維持期間と発光期間とを含み、

10

20

前記第 1 トランジスタは、前記データ記入期間および維持期間中、該当駆動トランジスタにデータ電圧を印加する期間である該当データ記入期間の間ターンオンされ、

前記第 2 トランジスタは、前記データ記入期間およびデータ維持期間の間ターンオンされ、

前記初期化電圧は、前記データ記入期間および維持期間の間、前記駆動トランジスタの前記第 2 ノードに供給され、

前記有機発光ダイオードの前記第 2 電極は、基底電圧と連結されており、

前記基底電圧は、前記発光期間の間ではロー状態を維持し、前記発光期間以外ではハイ状態を維持し、

前記一つのフレーム期間は、前記発光期間と次のフレームのデータ記入期間および維持期間との間にオフセット期間を含み、 10

前記オフセット期間の間、前記第 1 トランジスタと前記第 2 トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、表示素子。

【請求項 2】

一つのフレーム期間は、前記データ記入期間および維持期間と前記発光期間との間にフローティング期間を含み、

前記フローティング期間の間において、前記第 2 トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、

請求項 1 に記載の表示素子。

【請求項 3】

20

前記フローティング期間は、前記データ記入期間より短い、

請求項 2 に記載の表示素子。

【請求項 4】

複数のデータラインと複数のゲートラインが交差する領域に位置する複数のピクセル、

前記複数のピクセルに共通ゲート信号を供給する複数の共通ゲートライン、

前記複数の共通ゲートラインと共通して連結された共通ゲートリンクライン、

前記複数のピクセルに初期化電圧を供給する複数の初期化電圧ライン、

前記複数の初期化電圧ラインと共通して連結された初期化電圧リンクラインを含み、

前記複数のピクセルのそれぞれは、

第 1 電極と第 2 電極とを含む有機発光ダイオードと、 30

データ電圧が印加されるゲートノードと、前記有機発光ダイオードの前記第 1 電極と連結された第 2 ノードと、駆動電圧ラインと電氣的に連結された第 3 ノードとを有する駆動トランジスタと、

ゲート信号が供給されるゲートノードと、ドレインノードと、ソースノードとを含む第 1 トランジスタであって、前記ドレインノードと前記ソースノードの内の 1 つが前記データラインのうちのひとつと電氣的に連結され、前記ドレインノードと前記ソースノードの内の別の 1 つが前記駆動トランジスタの前記ゲートノードと電氣的に連結され、前記ゲートラインのうちのひとつを通して印加されるゲート信号によりスイッチングされる第 1 トランジスタと、

共通ゲート信号が供給されるゲートノードと、ドレインノードと、ソースノードとを含む第 2 トランジスタであって、前記ドレインノードと前記ソースノードの内の 1 つが前記初期化電圧ラインのひとつと電氣的に連結され、前記ドレインノードと前記ソースノードの内の別の 1 つが前記駆動トランジスタの第 2 ノードと電氣的に連結され、前記共通ゲートラインのうちのひとつを通して印加される共通ゲート信号によりスイッチングされる第 2 トランジスタと、 40

前記駆動トランジスタの第 1 ノードと第 2 ノードとの間に電氣的に連結されたキャパシタと

を含み、

一つのフレーム期間は、データ記入期間および維持期間と発光期間とを含み、

前記第 1 トランジスタは、前記データ記入期間および維持期間中、該当駆動トランジスタ 50

タにデータ電圧を印加する期間である該当データ記入期間の間ターンオンされ、

前記第2トランジスタは、前記データ記入期間およびデータ維持期間の間ターンオンされ

前記有機発光ダイオードの前記第2電極は、基底電圧と連結されており、

前記基底電圧は、前記発光期間の間ではロー状態を維持し、前記発光期間以外ではハイ状態を維持し、

一つのフレーム期間は、前記データ記入期間および維持期間と前記発光期間との間にフローティング期間を含み、

前記フローティング期間の間に、前記第2トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、表示装置。

10

【請求項5】

前記データラインを通して前記ピクセルにデータ電圧を供給し、前記共通ゲートリンクラインを通して前記ピクセルに共通ゲート信号を供給するデータ駆動部、および

前記ゲートラインを通して前記ピクセルにゲート信号を供給するゲート駆動部

をさらに含む、請求項4に記載の表示装置。

【請求項6】

前記データ駆動部は、前記初期化電圧リンクラインを通して初期化電圧を供給する、

請求項5に記載の表示装置。

【請求項7】

前記フローティング期間は、前記データ記入期間より短い、

請求項4に記載の表示装置。

20

【請求項8】

前記一つのフレーム期間は、前記発光期間と次のフレームのデータ記入期間および維持期間との間にオフセット期間を含み、

前記オフセット期間の間、前記第1トランジスタと前記第2トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、

請求項4に記載の表示装置。

【請求項9】

データラインと連結され、前記データラインを通してピクセルにデータ電圧を供給するデータ部、

30

共通ゲートリンクラインと連結され、前記共通ゲートリンクラインを通して前記ピクセルに共通ゲート信号を供給する共通ゲート信号供給部、および

初期化電圧リンクラインと連結され、前記初期化電圧リンクラインを通して前記ピクセルに初期化電圧を供給する初期化電圧供給部

を含み、

前記ピクセルは、

第1電極と第2電極とを含む有機発光ダイオード、

データ電圧が印加されるゲートノードと、前記有機発光ダイオードの前記第1電極と連結された第2ノードと、駆動電圧ラインと電氣的に連結された第3ノードとを有する駆動トランジスタ、

40

ゲート信号が供給されるゲートノードと、ドレインノードと、ソースノードとを含む第1トランジスタであって、前記ドレインノードと前記ソースノードの内の1つが前記データラインの1つと電氣的に連結され、前記ドレインノードと前記ソースノードの内の別の1つが前記駆動トランジスタの前記ゲートノードと電氣的に連結され、ゲートラインの1つを介して供給されたゲート信号によりスイッチングされる第1トランジスタ、

共通ゲート信号が供給されるゲートノードと、ドレインノードと、ソースノードとを含む第2トランジスタであって、前記ドレインノードと前記ソースノードの内の1つが初期化電圧ラインの一つと電氣的に連結され、前記ドレインノードと前記ソースノードの内の別の1つが前記駆動トランジスタの第2ノードと電氣的に連結され、共通ゲートラインのうちの一つを通して印加される共通ゲート信号によりスイッチングされる第2トランジス

50

タと、

前記駆動トランジスタの第 1 ノードと第 2 ノードとの間に電氣的に連結されたキャパシタと

を含み、

一つのフレーム期間は、データ記入期間および維持期間と発光期間とを含み、

前記第 1 トランジスタは、前記データ記入期間および維持期間中、該当駆動トランジスタにデータ電圧を印加する期間である該当データ記入期間の間ターンオンされ、

前記第 2 トランジスタは、前記データ記入期間およびデータ維持期間の間ターンオンされ、

前記第 2 トランジスタは、前記データ記入期間およびデータ維持期間の間、ターンオンされ、 10

前記初期化電圧は、前記データ記入期間および維持期間の間、前記駆動トランジスタの前記第 2 ノードに供給され、

前記有機発光ダイオードの前記第 2 電極は、基底電圧と連結されており、

前記基底電圧は、前記発光期間の間ではロー状態を維持し、前記発光期間以外ではハイ状態を維持し、

一つのフレーム期間は、前記データ記入期間および維持期間と前記発光期間との間にフローティング期間を含み、

前記フローティング期間の間に、前記第 2 トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、データ駆動部。 20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発光する表示素子および映像を表示する表示装置に関する。

【背景技術】

【0002】

近年、表示装置として脚光を浴びている有機発光表示装置は、自ら発光する有機発光ダイオード (OLED: Organic Light Emitting Diode) を利用することにより、応答速度が速く、発光効率、輝度および視野角などが大きい長所がある。 30

【0003】

このような有機発光表示装置は、有機発光ダイオードが含まれたピクセルをマトリックス形態に配列し、ゲート信号により選択された画素の明るさを制御する。このような表示装置の各ピクセルは、有機発光ダイオードの他にも、有機発光ダイオードを駆動するための駆動回路を含む。このような各ピクセル内の有機発光ダイオードの駆動回路は、トランジスタおよびストレージキャパシタなどを含む。

【0004】

このような表示装置の各ピクセルの駆動回路のサイズが大きくなり、開口率が低く、高速動作が難しい問題点があった。また、このような表示装置の各ピクセルの駆動回路を駆動する駆動部の面積が大きくなり、ナローベゼルを具現しにくい問題点があった。 40

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的は、開口率を高め、高速動作が可能な表示素子および表示装置を提供することにある。

【0006】

また、本発明の目的は、駆動部の面積を減らしてナローベゼルを具現できる表示素子および表示装置を提供することにある。

【課題を解決するための手段】

【0007】

一側面において、本発明は、第1電極と第2電極とを含む有機発光ダイオードおよびデータ電圧が印加される第1ノードと、有機発光ダイオードの第1電極と連結された第2ノードと、駆動電圧ラインと電氣的に連結された第3ノードとを有する駆動トランジスタを含む表示素子を提供する。

【0008】

この表示素子は、データ電圧を供給するデータラインと駆動トランジスタの第1ノードとの間に電氣的に連結された第1トランジスタ、初期化電圧を供給する初期化電圧ラインと駆動トランジスタの第2ノードとの間に電氣的に連結された第2トランジスタを含む。

【0009】

他の側面において、本発明は、複数のデータラインと複数のゲートラインが交差する領域に位置する複数のピクセルと、複数のピクセルに共通ゲート信号を供給する複数の共通ゲートライン、複数の共通ゲートラインと共通して連結された共通ゲートリンクライン、複数のピクセルに初期化電圧を供給する複数の初期化電圧ライン、複数の初期化電圧ラインと共通して連結された初期化電圧リンクラインを含む表示装置を含む。

10

【0010】

このとき、複数のピクセルそれぞれは、前述した表示素子を含むことができる。

【0011】

また、他の側面において、本発明は、データラインと連結され、データラインを通してピクセルにデータ電圧を供給するデータ部、および共通ゲートリンクラインと連結され、共通ゲートリンクラインを通してピクセルに共通ゲート信号を供給する共通ゲート信号供給部、初期化電圧リンクラインと連結され、初期化電圧リンクラインを通してピクセルに初期化電圧を供給する初期化電圧供給部を含むデータ駆動部を提供する。

20

【発明の効果】

【0012】

以上において説明したような本発明によれば、開口率を高め、高速動作が可能な表示素子および表示装置を提供する。

【0013】

また、本発明によれば、駆動部の面積を減らしてナローベゼルを具現できる表示素子および表示装置を提供する。

【図面の簡単な説明】

30

【0014】

【図1】本実施例に係る表示装置の構成図である。

【図2】図1のデータ駆動部の構成図である。

【図3】図1の表示装置において、X番目のデータラインとY番目のゲートラインが交差する領域に配置されたピクセルの等価回路図を例示的に示す。

【図4】図1の表示装置の一つのフレームの間、共通ゲート信号とゲートラインのゲート信号の信号波形を示している。

【図5】図1の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。

【図6】図5に示したピクセルの駆動回路の他の例の信号波形を示している。

40

【図7】図1の表示装置の各ピクセルの一つフレームの区間の等価回路図を示す。

【図8】図1の表示装置の各ピクセルの一つフレームの区間の等価回路図を示す。

【図9】図1の表示装置の各ピクセルの一つフレームの区間の等価回路図を示す。

【図10】他の実施例で、図1の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。

【発明を実施するための形態】

【0015】

以下、本発明の一部の実施例を例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付加するにあたって、同一の構成要素に対しては、他の図面上に表示されても可能な限り同一の符号を有することができる。また、本発明を説明するにあたって

50

、関連の公知構成または機能についての具体的な説明が本発明の要旨をあいまいにする恐れがあると判断される場合は、その詳細な説明は、省略する。

【0016】

また、本発明の構成要素を説明するにあたって、第1、第2、A、B、(a)、(b)等の用語を用いることができる。このような用語は、その構成要素を他の構成要素と区別するためのものであるだけで、その用語により該当構成要素の本質、順番、順序または個数等が限定されることはない。ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結または接続され得るが、各構成要素の間に他の構成要素が「介在」されるか、各構成要素が他の構成要素を通して「連結」、「結合」または「接続」されてもよいと理解されるべきである。

10

【0017】

図1は、本実施例に係る表示装置の構成図である。

【0018】

図1を参照すると、本実施例に係る表示装置100は、表示パネル110、データ駆動部120、ゲート駆動部130、コントローラ140などを含む。

【0019】

表示パネル110には、第1方向に複数のデータラインDL1、DL2、DL3、...、DLmが配置され、第1方向と交差する第2方向に複数のゲートラインGL1、GL2、...、GLnが配置され、複数のピクセル(Pixel)Pがマトリックスタイプで配置される。複数のピクセルそれぞれは、表示パネル110で発光する表示素子に該当する。

20

【0020】

データ駆動部120は、特定のゲートラインGLが開けば、コントローラ140から受信した映像データData'をアナログ形態のデータ電圧Vdataに変換してデータラインDL1、DL2、DL3、...、DLmに供給することにより、データラインDL1、DL2、DL3、...、DLmを駆動する。データ駆動部120については、図2を参照して詳細に説明する。

【0021】

ゲート駆動部130は、コントローラ140の制御によって、オン(On)電圧またはオフ(Off)電圧のゲート信号をゲートラインGL1、GL2、...、GLnに順次に供給し、ゲートラインGL1、GL2、...、GLnを順次に駆動する。

30

【0022】

ゲート駆動部130は、駆動方式によって、表示パネル110の両側に位置してもよく、場合によっては、一側にのみ位置してもよい。

【0023】

また、ゲート駆動部130は、複数のゲートドライバ集積回路を含むことができるが、このような複数のゲートドライバ集積回路は、テープオートメイテッドボンディング(TAB: Tape Automated Bonding)方式またはチップオンガラス(COG)方式で表示パネル110のボンディングパッド(Bonding Pad)に連結されるか、またはGIP(Gate In Panel)タイプで具現され、表示パネル110に直接配置されてもよく、場合によっては、表示パネル110に集積化されて配置されてもよい。

40

【0024】

以上において言及した複数のゲートドライバ集積回路それぞれは、シフトレジスタ、レベルシフトなどを含むことができる。

【0025】

コントローラ140は、データ駆動部120およびゲート駆動部130に制御信号を供給し、データ駆動部120およびゲート駆動部130を制御する。

【0026】

コントローラ140は、各フレームで具現するタイミングによってスキャンを開始し、

50

ホストシステムから入力される映像データ Data をデータ駆動部 120 で用いるデータ信号形式に合うように転換して転換された映像データ Data ' を出力し、スキャンに合わせて適当な時間にデータ駆動を統制する。

【0027】

コントローラ 140 は、ホストシステムから入力されたデータ Data をデータ駆動部 120 で用いるデータ信号形式に合うように転換し、転換された映像データ Data ' を出力する以外に、データ駆動部 120 およびゲート駆動部 130 を制御するために、垂直同期信号 (Vsync)、水平同期信号 (Hsync)、入力データイネーブル信号、クロック信号などのタイミング信号の入力を受けて、各種の制御信号を生成してデータ駆動部 120 およびゲート駆動部 130 に出力する。

10

【0028】

例えば、コントローラ 140 は、ゲート駆動部 130 を制御するために、ゲートスタートパルス (GSP: Gate Start Pulse)、ゲートシフトクロック (GSC: Gate Shift Clock)、ゲート出力イネーブル信号 (GOE: Gate Output Enable) などを含むゲート制御信号 (GCSs: Gate Control Signals) を出力する。

【0029】

コントローラ 140 は、データ駆動部 120 を制御するために、ソーススタートパルス (SSP: Source Start Pulse)、ソースサンプリングクロック (SSC: Source Sampling Clock)、ソース出力イネーブル信号 (SOE: Source Output Enable) などを含むデータ制御信号 (DCSs: Data Control Signals) を出力する。

20

【0030】

図 1 を参照すると、表示装置 100 は、表示パネル 110、データ駆動部 120 およびゲート駆動部 130 などに各種の電圧または電流を供給するか、または供給する各種の電圧または電流を制御する電源コントローラ 150 をさらに含むことができる。このような電源コントローラ 150 は、電源管理集積回路 (PMIC: Power Management IC) ともいう。

【0031】

表示装置 100 は、複数のピクセルに共通ゲート信号を供給する複数の共通ゲートライン CGL1、CGL2、...、CGLn、複数の共通ゲートライン CGL1、CGL2、...、CGLn と共通して連結された共通ゲートリンクライン 160、複数のピクセルに初期化電圧 Vin i を供給する複数の初期化電圧ライン VIL1、VIL2、VIL3、...、VILm、複数の初期化電圧ライン VIL1、VIL2、VIL3、...、VILm と共通して連結された初期化電圧リンクライン 170 を含む。各ピクセルから複数の共通ゲートライン CGL1、CGL2、...、CGLn および共通ゲートリンクライン 160 を通して供給される共通ゲート信号に各ピクセルに供給され、複数の初期化電圧ライン VIL1、VIL2、VIL3、...、VILm および初期化電圧リンクライン 170 を通して初期化電圧 Vin i が各ピクセルに供給されることを図 3 乃至図 8 を参照して後述する。

30

【0032】

図 2 は、図 1 のデータ駆動部の構成図である。

40

【0033】

図 2 を参照すると、データ駆動部 120 は、複数のソースドライバ集積回路を含むことができるが、このような複数のソースドライバ集積回路は、テープオートメテッドボンディング (TAB: Tape Automated Bonding) 方式またはチップオンガラス (COG) 方式で表示パネル 110 のボンディングパッド (Bonding Pad) に連結されるか、または表示パネル 110 に直接配置されてもよく、場合によって、表示パネル 110 に集積化されて配置されてもよい。

【0034】

複数のソースドライバ集積回路は、チップオンフィルム (COF: Chip On F

50

i l m) 方式で具現され得る。複数のソースドライバ集積回路それぞれにおいて、一端は、少なくとも一つのソース印刷回路基板 (S o u r c e P r i n t e d C i r c u i t B o a r d) にボンディングされ、他端は、表示パネル 1 1 0 にボンディングされる。

【 0 0 3 5 】

データ駆動部 1 2 0 は、データ部 1 2 2、共通ゲート信号供給部 1 2 4 および初期化電圧供給部 1 2 6 を含むことができる。

【 0 0 3 6 】

データ部 1 2 2 は、データライン D L 1、D L 2、D L 3、...、D L m と連結され、データライン D L 1、D L 2、D L 3、...、D L m を通してピクセルにデータ電圧を供給する。データ部 1 2 2 は、シフトレジスタ部、ラッチ部、ガンマ電圧生成部、デジタルアナログ変換部 (以下、D A 変換部と略記する) および出力回路部を含む。

【 0 0 3 7 】

共通ゲート信号供給部 1 2 4 は、出力用共通ゲートリンクライン C G L と連結され、複数の共通ゲートライン C G L 1、C G L 2、...、C G L n および共通ゲートリンクライン 1 6 0 を通して複数のピクセルに共通ゲート信号 C G S を供給する。

【 0 0 3 8 】

後述するように、全てのピクセルの共通ゲート信号 C G S を統一するので、図 1 0 に示したように、別途のゲート信号を順次駆動方式ではなく、一つの単一の共通ゲート信号を適用するので、別途のゲート信号を生成するゲート集積回路が不要である。従って、ゲート駆動部 1 3 0 は、別途のゲート信号を生成する別途のゲート集積回路が不要であるので、ゲート駆動部 1 3 0 の面積を減らしてナローベゼル (n a r r o w b e z e l) を具現することができる。

【 0 0 3 9 】

初期化電圧供給部 1 2 6 は、出力用初期化電圧リンクライン V I L と連結され、複数の初期化電圧ライン V I L 1、V I L 2、V I L 3、...、V I L m および初期化電圧リンクライン 1 7 0 を通して複数のピクセルに初期化電圧 V i n i を供給する。

【 0 0 4 0 】

図 3 は、図 1 の表示装置において、X 番目のデータラインと Y 番目のゲートラインが交差する領域に配置されたピクセルの等価回路図を例示的に示す。

【 0 0 4 1 】

図 3 を参照すると、表示装置 1 0 0 の各ピクセルは、基本的に、有機発光ダイオード (O r g a n i c L i g h t E m i t t i n g D i o d e) O L E D と、有機発光ダイオード O L E D を駆動する駆動回路とで構成される。駆動回路は、基本的に、有機発光ダイオード O L E D に電流を供給して有機発光ダイオード O L E D を駆動する駆動トランジスタ (D r i v i n g T r a n s i s t e r) D R T を含む。

【 0 0 4 2 】

このような駆動トランジスタ D R T の第 1 ノードは、ゲートノード (G ノード) であって、V 1 電圧が印加される。駆動トランジスタ D R T の第 2 ノードは、ソースノードまたはドレインノードのうち一つ、例えば、ソースノード (S ノード) であって、V 2 電圧が印加される。駆動トランジスタ D R T の第 3 ノードは、ドレインノードまたはソースノードのうちまた一つ、例えば、ドレインノード (D ノード) であって、駆動電圧 (D r i v i n g V o l t a g e) V D D が印加される。ここで、V 1 電圧は、該当ピクセルに対応するデータ電圧 V d a t a であってよい。V 2 電圧は、一例として、初期化電圧 (I n i t i a t i o n V o l t a g e) V i n i であってよい。

【 0 0 4 3 】

駆動回路は、駆動トランジスタ D R T の第 1 ノード (G ノード) と第 2 ノード (S ノード) との間に連結されるキャパシタ、例えば、ストレージキャパシタ (S t o r a g e C a p a c i t o r) C s t を含むことができる。このようなキャパシタ C s t は、一フレームの間、一定電圧を維持させる。

【0044】

各ピクセルで有機発光ダイオードOLEDを駆動する駆動回路は、駆動トランジスタDR TおよびキャパシタC s t以外に、一つ以上のトランジスタをさらに含むことができ、場合によっては、一つ以上のキャパシタをさらに含むことができる。

【0045】

さらに、図3を参照すると、有機発光ダイオードOLEDは、第1電極と第2電極とを含む。第1電極と第2電極との間には、有機層がサンドイッチになって配置され得る。有機発光ダイオードOLEDの第1電極は、駆動トランジスタD Tと連結されている。有機発光ダイオードOLEDの第2電極は、基底電圧V S Sと連結されている。基底電圧V S Sは、コントローラ140および/または電源コントローラ150の制御により、ロー電圧とハイ電圧に電圧が変更され得る。

10

【0046】

駆動トランジスタD Tは、データ電圧V d a t aが印加される第1ノード(Gノード)と、有機発光ダイオードOLEDの第1電極と連結された第2ノード(Sノード)と、駆動電圧V D Dと連結された第3ノード(Dノード)とを含む。

【0047】

表示装置100の各ピクセルは、データ電圧V d a t aを供給するデータラインD Lと駆動トランジスタD Tの第1ノード(Gノード)との間に電氣的に連結された第1トランジスタT 1、および初期化電圧(Initiation Voltage) V i n iを供給する初期化電圧ラインV I Lと駆動トランジスタD Tの第2ノード(Sノード)との間に電氣的に連結された第2トランジスタT 2を含む。

20

【0048】

第1トランジスタT 1は、ゲートラインG Lを通して印加されるゲート信号G Sを通してオン・オフまたはスイッチングされる。第1トランジスタT 1は、ゲート信号G Sによりオン状態になると、データ電圧V d a t aを駆動トランジスタD Tの第1ノード(Gノード)に印加することとなる。

【0049】

第2トランジスタT 2は、共通ゲートラインC G Lを通して印加される共通ゲート信号C G Sによりオン・オフまたはスイッチングされる。第2トランジスタT 2は、共通ゲート信号C G Sによりオン状態になると、初期化電圧V i n iを駆動トランジスタD Tの第2ノード(Sノード)に印加することとなる。

30

【0050】

キャパシタC s tは、駆動トランジスタD Tの第1ノード(Gノード)と第2ノード(Sノード)との間に電氣的に連結される。このようなキャパシタC s tは、一フレームの間、駆動トランジスタD Tの第1ノード(Gノード)に印加されたデータ電圧($V_{data} = V_G$)と第2ノード(Sノード)に印加された初期化電圧($V_{ini} = V_S$)の差であるデータ情報V g sを維持させる。

【0051】

従って、第2ノード(Sノード)に連結された寄生キャパシタによる影響がなくなるので、それだけキャパシタC s tの大きさを減らして、開口率を高めることができる。また、ピクセル全体のキャパシタC s tのロード(L o a d)低減により、高速動作に有利である。

40

【0052】

図4は、図1の表示装置の一つのフレームの間、共通ゲート信号とゲートラインのゲート信号の信号波形を示している。図5は、図1の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。

【0053】

図4および図5を参照すると、一つのフレーム区間は、各ピクセルにデータを記入し、一定時間維持するデータ記入および維持区間D a t a w r i t e & h o l dと維持されたデータによって実質的に発光する発光区間E m i s s i o nとを含む。

50

【0054】

データ記入および維持区間 $Data\ write\ \&\ hold$ は、各ピクセルにデータを記入するデータ記入区間 $Data\ write$ と、記入されたデータを一定時間維持するデータ維持区間 $Data\ hold$ とに分けられる。

【0055】

ゲートライン $GL1$ 、 $GL2$ 、...、 GLn の順にゲート信号を順次に印加するので、図4に示したように、ピクセルのそれぞれのデータ記入区間 $Data\ write$ は、ゲートライン $GL1$ 、 $GL2$ 、...、 GLn の順に順次に位置できる。結果的に、各ピクセルを基準に、該当データ記入区間 $Data\ write$ 以降、残りのデータ記入および維持区間 $Data\ write\ \&\ hold$ がデータ維持区間 $Data\ hold$ に該当することとなる。従って、各ピクセル毎にデータ維持区間 $Data\ hold$ の長さが異なるようになる。

10

【0056】

第1トランジスタ $T1$ は、データ記入および維持区間 $Data\ write\ \&\ hold$ のうち、該当駆動トランジスタ DT にデータ電圧 $Vdata$ を印加する区間である該当データ記入区間 $Data\ write$ の間ターンオンされる。

【0057】

言い換えれば、特定のピクセルに印加されるゲート信号 GS は、該当データ記入区間 $Data\ write$ の間、ハイ状態を維持し、残りの間、ロー状態を維持する。従って、第1トランジスタ $T1$ は、該当データ記入区間 $Data\ write$ の間、ゲート信号 GS によりターンオンされると、データ電圧 $Vdata$ を駆動トランジスタ DT の第1ノード (G ノード) に印加することとなる。

20

【0058】

第2トランジスタ $T2$ は、データ記入区間およびデータ維持区間 $Data\ write\ \&\ hold$ の間ターンオンされる。第2トランジスタ $T2$ は、データ記入区間およびデータ維持区間 $Data\ write\ \&\ hold$ の間、共通ゲート信号 CGS によりターンオンされると、初期化電圧 $Vini$ を駆動トランジスタ DT の第2ノード (S ノード) に印加することとなる。

【0059】

結果的に、各ピクセルで第1トランジスタ $T1$ と第2トランジスタ $T2$ は、同時にオフされず、第2トランジスタ $T2$ は、データ維持区間 ($Data\ hold\ duration$) の間、続いてオン状態を維持することとなる。従って、第2トランジスタ $T2$ を通して、駆動トランジスタ DT の第2ノード (S ノード) には、続いて初期化電圧 $Vini$ が印加される。

30

【0060】

図5を参照すると、有機発光ダイオード $OLED$ の第2電極と連結された基底電圧 VSS は、発光区間 $Emission$ の間、ロー状態を維持し、発光区間 $Emission$ 以外にハイ状態を維持する。基底電圧 VSS が発光区間 $Emission$ の間、ロー状態を維持するので、駆動トランジスタ DT は、キャパシタ Cst に維持されたデータ情報 ($V_{GS1} = V_{GS2}$) に対応する電流を出力して有機発光ダイオード $OLED$ に提供する。

40

【0061】

一方、一つのフレーム区間は、データ記入および維持区間 $Data\ write\ \&\ hold$ と発光区間 $Emission$ との間にフローティング区間 $floating$ を含むことができる。このとき、フローティング区間 $floating$ は、フレーム時間を最小化するために、データ記入区間 $Data\ write$ よりも、その長さが短くてよい。フローティング区間 $floating$ の間に第2トランジスタ $T2$ は、オフ状態であり、基底電圧 VSS は、ハイ状態を維持する。

【0062】

これによって、駆動トランジスタ DT の第1ノード (G ノード) は、フローティング ($floating$) されても、駆動トランジスタ DT の第2ノード (S ノード) の初期化

50

電圧 V_{ini} とキャパシタ C_{st} を通して駆動トランジスタ D_T の第 1 ノード (G ノード) の電圧 ($V_{GS1} = V_{GS2}$) が維持される。

【 0063 】

一方、一つのフレームは、発光区間 $Emission$ と次のフレームのデータ記入および維持区間 $Data\ write\ \&\ hold$ との間にオフセット区間 $offset$ を含むことができる。一つのフレームと次のフレームとの間に一定の間隔をおいて時間誤差によるエラー発生を防止するためにオフセット区間を置くことができるが、一つのフレームは、図 6 に示したように、オフセット区間 $offset$ を含まなくてもよい。

【 0064 】

このオフセット区間 $offset$ の間、第 1 トランジスタ T_1 と第 2 トランジスタ T_2 は、オフ状態であり、基底電圧 V_{SS} は、ハイ状態を維持できる。

10

【 0065 】

図 7 乃至図 9 は、図 1 の表示装置の各ピクセルの一フレームの区間の等価回路図を示す。

【 0066 】

図 5 および図 7 に示したように、データ記入区間 $Data\ write$ に表示装置のピクセル構造では、駆動トランジスタ D_T の第 1 ノード (G ノード) と第 2 ノード (S ノード) に同時にデータ電圧 ($V_{data} = V_G$) と初期化電圧 ($V_{ini} = V_S$) を印加して、データ情報 V_{GS} を記入する。

【 0067 】

20

図 5 および図 8 に示されたように、データ維持区間 $Data\ write$ に、記入されたデータ情報 V_{GS} は、キャパシタ C_{st} により発光する前まで格納される。このとき、格納されたデータ情報 V_{GS} は維持され、データ維持区間 $Data\ write$ と発光区間 $Emission$ との間に位置するフローティング区間 $Floating$ の間、駆動トランジスタ D_T の第 1 ノード (G ノード) と第 2 ノード (S ノード) は、フローティング状態となる。

【 0068 】

図 5 および図 9 に示されたように、発光区間 $Emission$ に基底電圧 V_{SS} がロー状態に低くなりながら、格納されたデータ情報 V_{GS} により、有機発光ダイオード $OLED$ が発光する。

30

【 0069 】

各ピクセルで第 1 トランジスタ T_1 と第 2 トランジスタ T_2 は、同時にオフされず、第 2 トランジスタ T_2 は、データ維持区間 ($Data\ hold\ duration$) の間、続いてオン状態を維持するので、駆動トランジスタ D_T の第 1 ノード (G ノード) と第 2 ノード (S ノード) がフローティング区間 $Floating$ に駆動トランジスタ D_T の第 1 ノード (G ノード) の第 1 ノード電圧 V_G が低くならず、維持される。結果的に、データ情報 V_{GS} が落ちることなく維持される。

【 0070 】

図 10 は、他の実施例で、図 1 の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。

40

【 0071 】

図 10 を参照すると、データ記入区間 $Data\ write$ に表示装置のピクセル構造では、駆動トランジスタ D_T の第 1 ノード (G ノード) と第 2 ノード (S ノード) に同時に電圧を印加して、データ情報 V_{GS} を記入する。第 1 トランジスタ T_1 と第 2 トランジスタ T_2 は、データ記入区間 $Data\ write$ に同時にターンオンされてからターンオフされる。

【 0072 】

ゲート駆動部 130 は、第 1 トランジスタをオン - オフ状態、即ち、スイッチングする他のゲート信号 GS_2 を印加するために、ゲート集積回路と別に第 2 トランジスタ T_2 をオン - オフ状態、即ち、スイッチングする他のゲート信号 GS_2 を印加するために、ゲート

50

ト集積回路をさらに備えなければならない。従って、ゲート駆動部 130 の大きさが大きくなり、ナローベゼル (narrow bezel) の具現のために、ゲート駆動部 130 の面積を減少させることが必要となる。

【0073】

次に、データ維持区間 Data write に、記入されたデータ情報 VGS は、キャパシタ Cst により、発光する前まで格納される。

【0074】

データ維持区間 Data write に、駆動トランジスタ DT の第 1 ノード (G ノード) と第 2 ノード (S ノード) は、フローティング状態となる。

【0075】

発光区間 Emission に基底電圧 VSS が低くなりながら、格納されたデータ情報 VGS により、有機発光ダイオード OLED が発光する。

【0076】

図 10 に示したように、データ維持区間 Data hold は、データ記入区間 Data write に比べて相対的に長くてよい。この場合に、第 1 トランジスタ T1 と第 2 トランジスタ T2 が同時にオフされ、駆動トランジスタ DT の第 1 ノード (G ノード) と第 2 ノード (D ノード) がフローティングされた状態で、リーク電流などの様々な理由で駆動トランジスタ DT の第 1 ノード (G ノード) の第 1 ノード電圧 VG が低くなり得る ($V_{GS\ drop}$ 、 $V_{GS1} > V_{GS2}$)。

【0077】

従って、データ維持区間 Data hold の間、駆動トランジスタ DT の第 1 ノード (G ノード) と第 2 ノード (S ノード) は、フローティング状態であり、キャパシタ Cst によってのみデータ情報 VGS が維持されるべきであり、寄生キャパシタによる影響のため、キャパシタ Cst の大きさを減らすことができない。結果的に、高速動作のためには、各ピクセルのキャパシタ Cst のロードを低減する必要がある。

【0078】

各ピクセル毎にデータ維持区間 Data hold の長さが異なるため、データ維持区間 Data write の差による表示装置内での位置による有機発光ダイオード OLED の階調の差が発生し得る。

【0079】

図 4 乃至図 9 を参照して説明した一実施例に係る表示装置は、データ維持区間 Data write の差による表示装置内での位置による有機発光ダイオード OLED の階調の差を防止することができる。

【0080】

これに対し、図 4 乃至図 9 を参照して説明した一実施例に係る表示装置は、各ピクセルで第 1 トランジスタ T1 と第 2 トランジスタ T2 は、同時にオフされず、第 2 トランジスタ T2 は、データ維持区間 (Data hold duration) の間、続いてオン状態を維持する。

【0081】

図 4 乃至図 9 を参照して説明した一実施例に係る表示装置は、キャパシタ Cst と駆動トランジスタ DT の第 2 ノード (S ノード) の初期化電圧 Vini が同時にデータ情報 VGS を維持する役割を果たすので、図 10 を参照して説明したように、第 1 トランジスタ T1 と第 2 トランジスタ T2 が同時にオフされる場合に比べてキャパシタ Cst の大きさを減少させることができる。

【0082】

図 4 乃至図 9 を参照して説明した一実施例に係る表示装置は、ピクセル全体のキャパシタ Cst のロード (Load) 低減により、高速動作に有利である。

【0083】

図 4 乃至図 9 を参照して説明した一実施例に係る表示装置は、データ維持区間 Data write の長さの差にもかかわらず、表示装置内での位置による有機発光ダイオード

10

20

30

40

50

OLEDの階調の差を防止することができる。即ち、最初データ記入された駆動トランジスタDTのデータ情報V_{GS}がデータ維持区間Data writeの間減少しない。従って、表示装置の全ての位置のピクセルで同一のデータ情報V_{GS}を維持することができる。

【 0 0 8 4 】

以上、図面を参照して実施例を説明したが、本発明は、これに制限されない。例えば、駆動トランジスタD Tと第1トランジスタT 1、第2トランジスタT 2のゲートにハイ電圧またはハイ信号が印加されればオン状態になり、ロー電圧またはロー信号が印加されればオフ状態になるものとして説明したが、トランジスタD Tと第1トランジスタT 1、第2トランジスタT 2のゲートにロー電圧またはロー信号が印加されればオン状態になり、ハイ電圧またはハイ信号が印加されればオフ状態になってもよい。

【 0 0 8 5 】


以上における説明および添付の図面は、本発明の技術思想を例示的に示したに過ぎないものであって、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の本質的な特性から外れない範囲で構成の結合、分離、置換および変更等の様々な修正および変形が可能であるだろう。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるのではない。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等の範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

【符号の説明】


【 0 0 8 6 】

100 表示装置、110 表示パネル、120 データ駆動部、130 ゲート駆動部、140 コントローラ。

【圖 1】




【 図 3 】




【圖 2】


120




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】



【図 9】



【図 10】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 8 0 G
G 0 9 G 3/20 6 2 2 A
G 0 9 G 3/20 6 2 3 A

(72)発明者 ミンウー・オー
大韓民国、１０８４５ キョンギ - ド、パジュ - シ、ウーロン - ミョン、エルジー - ロ ２４５

審査官 西島 篤宏

(56)参考文献 特開２０１４ - １０９７７８ (J P , A)
国際公開第２０１３ / ０７６７７１ (W O , A 1)
特開２００３ - １５０１０６ (J P , A)
特開２０１１ - １０７４４１ (J P , A)
特開２００３ - １７３１５４ (J P , A)
米国特許出願公開第２００４ / ０１７４３４９ (U S , A 1)

(58)調査した分野(Int.Cl. , D B 名)
G 0 9 G 3 / 0 0 - 3 / 3 8
H 0 1 L 2 7 / 3 2
H 0 1 L 5 1 / 5 0
H 0 5 B 3 3 / 0 2

专利名称(译)	显示元件，显示装置和数据驱动器		
公开(公告)号	JP6625112B2	公开(公告)日	2019-12-25
申请号	JP2017236064	申请日	2017-12-08
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji显示有限公司		
当前申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	ジェスンキム ミンウーオー		
发明人	ジェスン・キム ミンウー・オー		
IPC分类号	G09G3/3233 H01L51/50 H01L27/32 H05B33/02 G09G3/20		
CPC分类号	G09G3/3208 G09G3/3233 G09G3/3291 G09G2300/0465 G09G2300/0861 G09G2310/0251 G09G2310/0262 H01L27/124 H01L27/1255 H01L27/3276 G09G3/3266 G09G2300/0426 H01L27/3262 H01L27/3265 H01L51/5206 H01L51/5221		
FI分类号	G09G3/3233 H05B33/14.A H01L27/32 H05B33/02 G09G3/20.624.B G09G3/20.680.G G09G3/20.622.A G09G3/20.623.A		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC31 3K107/CC36 3K107/CC43 3K107/EE03 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD07 5C080/DD22 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C380/AA01 5C380/AB06 5C380/AB18 5C380/BA17 5C380/BA21 5C380/CA12 5C380/CA16 5C380/CA31 5C380/CA32 5C380/CB01 5C380/CB11 5C380/CB22 5C380/CB26 5C380/CB27 5C380/CC07 5C380/CC26 5C380/CC33 5C380/CC63 5C380/CC77 5C380/CD013 5C380/CE01 5C380/CF07 5C380/CF09 5C380/CF24		
代理人(译)	吉泽博		
优先权	1020160177001 2016-12-22 KR		
其他公开文献	JP2018106155A		
外部链接	Espacenet		

摘要(译)

本公开涉及一种显示元件，该显示元件包括：有机发光二极管，该有机发光二极管包括第一电极和第二电极；驱动晶体管，该驱动晶体管包括要被提供数据电压的第一节点；第二节点，该第二节点连接到有机光的第一电极。发光二极管，和电连接到驱动电压线的第三节点，第一晶体管电连接在配置为提供数据电压的数据线和驱动晶体管的第一节点之间，第二晶体管电连接在配置的初始化电压线之间 以提供初始化电压和驱动晶体管的第二节点，以及电连接在驱动晶体管的第一节点和第二节点之间的电容器。

(19) 日本国特許庁 (JP)	(12) 特 許 公 報 (B2)	(11) 特許番号 特許第6625112号 (P6625112)
(45) 発行日 令和1年12月25日 (2019. 12. 25)	(24) 登録日 令和1年12月6日 (2019. 12. 6)	
(51) Int. Cl. G09G 3/3233 (2016.01) H01L 51/50 (2006.01) H01L 27/32 (2006.01) H05B 33/02 (2006.01) G09G 3/20 (2006.01)		
F I G09G 3/3233 H05B 33/14 H01L 27/32 H05B 33/02 G09G 3/20		
請求項の数 9 (全 16 頁) 最終頁に続く		
(21) 出願番号 特願2017-236064 (P2017-236064) (22) 出願日 平成29年12月8日 (2017. 12. 8) (65) 公開番号 特開2018-106155 (P2018-106155A) (43) 公開日 平成30年7月5日 (2018. 7. 5) 審査請求日 平成29年12月8日 (2017. 12. 8) (31) 優先権主張番号 10-2016-0177001 (32) 優先日 平成28年12月22日 (2016. 12. 22) (33) 優先権主張国・地域又は機関 韓国 (KR)		
(73) 特許権者 501426046 エルジー ディスプレイ カンパニー リ ミテッド 大韓民国 ソウル、ヨンドゥンボグ、ヨ ウィーテロ 128 100094112 弁理士 岡部 譲 100106183 弁理士 吉澤 弘司 ジェスン・キム 大韓民国、10845 キョンギード、パ ジュンシ、ウーロンミョン、エルジー ロ 245 (74) 代理人 (72) 発明者		
最終頁に続く		
(54) 【発明の名称】表示素子、表示装置およびデータ駆動部		