

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-160407

(P2010-160407A)

(43) 公開日 平成22年7月22日(2010.7.22)

(51) Int.Cl.	F I	テーマコード (参考)
<b>G09G 3/30 (2006.01)</b>	G09G 3/30 J	3K107
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 624B	5C080
<b>HO1L 51/50 (2006.01)</b>	G09G 3/20 670J	
	G09G 3/20 642P	
	G09G 3/20 642A	

審査請求 未請求 請求項の数 6 O L (全 13 頁) 最終頁に続く

(21) 出願番号 特願2009-3594 (P2009-3594)  
 (22) 出願日 平成21年1月9日 (2009.1.9)

(71) 出願人 590000846  
 イーストマン コダック カンパニー  
 アメリカ合衆国 ニューヨーク州 ロチェ  
 スター ステート ストリート 343  
 (74) 代理人 100110423  
 弁理士 曾我 道治  
 (74) 代理人 100084010  
 弁理士 古川 秀利  
 (74) 代理人 100094695  
 弁理士 鈴木 憲七  
 (74) 代理人 100111648  
 弁理士 梶並 順  
 (74) 代理人 100122437  
 弁理士 大宅 一宏

最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 表示輝度の均一性を向上する。

【解決手段】 各画素内は、電流駆動型の発光素子OLEDと、目的輝度を示すデータ信号に応じて、前記発光素子に供給する電流を制御する駆動素子T1と、を含む。駆動素子T1の相互コンダクタンス、もしくは、それを反映するパラメータを検出し、検出結果に応じて、前記駆動素子に供給する前記データ信号を補正する。すなわち、データ信号に対応して前記発光素子OLEDに供給される駆動電流が、駆動素子T1の相互コンダクタンスの減少に伴い増加するように補正する。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、

各画素内は、

電流駆動型の発光素子と、

目的輝度を示すデータ信号に応じて、前記発光素子に供給する電流を制御する駆動素子と、

を含み、

前記駆動回路は、

前記駆動素子の相互コンダクタンス、もしくは、それを反映するパラメータを検出する検出手段と、

前記検出手段による検出結果に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段と、

を有し、

前記補正手段は、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記駆動素子の相互コンダクタンスの減少に伴い増加するように補正する、

ことを特徴とする表示装置。

10

## 【請求項 2】

請求項 1 に記載の表示装置において、

前記駆動素子は薄膜トランジスタであり、

前記相互コンダクタンスを反映するパラメータは、

前記駆動薄膜トランジスタの閾値電圧、または、前記駆動薄膜トランジスタに一定電流を流すのに必要な入力電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧のいずれかである、

ことを特徴とする表示装置。

20

## 【請求項 3】

請求項 2 に記載の表示装置において、

前記補正手段は、

前記データ信号と前記検出結果の変化量に対し正の相関を持つ補正データ信号電圧を生成するとともに、前記補正データ信号電圧に前記検出結果の変化量を相殺する電圧を加算することを特徴とする表示装置。

30

## 【請求項 4】

請求項 3 に記載の表示装置において、

ゲートまたはドレインにデータ信号電圧または一定電圧が印加され、ドレインまたはゲートに前記駆動薄膜トランジスタの閾値電圧、または、該駆動薄膜トランジスタに一定電流を流すのに必要なゲート・ソース間電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧が印加され、

ソースにデータ信号が印加される補正薄膜トランジスタを有し、

前記データ信号と検出結果の変化量に正の相関を持つ補正データ信号を保持容量に補正データ信号を充電することを特徴とする表示装置。

40

## 【請求項 5】

複数の画素をマトリクス状に配し、各画素に設けられた第 1 薄膜トランジスタ T 1 のドレイン電流を発光素子に供給して発光素子の発光させる表示装置であって、

第 1 薄膜トランジスタ T 1 のゲートに一端が接続される第 1 容量 C 1 と、

この第 1 容量 C 1 の他端にドレインが接続される第 5 薄膜トランジスタ T 5 と、

第 5 薄膜トランジスタ T 5 のゲートを第 1 薄膜トランジスタのゲートに接続する第 6 薄膜トランジスタ T 6 と、

第 1 薄膜トランジスタのゲート・ドレイン間を接続する第 3 薄膜トランジスタ T 3 と、

を有し、

50

第1容量C1に第1薄膜トランジスタT1の閾値電圧 $V_{th}$ を保持した状態で、第5薄膜トランジスタを介しデータ信号電圧を第1容量C1に充電することで、第1容量に閾値電圧 $V_{th}$ を過補償した電圧を書き込み、書き込まれた過補償した電圧に基づいて前記第1薄膜トランジスタを駆動することを特徴とする表示装置。

【請求項6】

請求項5に記載の表示装置において、

さらに、

前記第5薄膜トランジスタT5のソースに接続され、この点の電圧を保持する第2容量C2を有することを特徴とする表示装置。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明は、複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置に関する。

【背景技術】

【0002】

アクティブマトリクス型有機EL表示装置の画素は、通常有機EL素子の他にこれを駆動する素子として2つのトランジスタと1つの容量(2T1C)を有する画素回路で構成される。すなわち、有機EL発光素子を駆動する駆動TF T、駆動TF Tへのデータ電圧を印加する制御する書き込みTF T、およびデータ電圧を保持する保持容量である。

20

【0003】

TF Tのチャネルは、通常、アモルファスシリコン、微結晶シリコン、多結晶シリコン、酸化物半導体、有機物半導体などの薄膜半導体で形成される。

【0004】

この場合のTF Tドレイン電流 $I_d$ は、

$$I_d = 0.5 * (\mu C_{ch} * (W/L)) * (V_{gs} - V_{th})^2$$

で決まる。ただし、 $\mu$ はキャリア移動度、 $C_{ch}$ はチャネル容量、 $W$ 、 $L$ はチャネル幅とチャネル長、 $V_{gs}$ はゲート・ソース間バイアス、 $V_{th}$ は閾値電圧である。

【0005】

ここで、いずれの半導体でも、移動度や閾値電圧のばらつき、バイアス印加に伴う経時劣化が観察される。また、発光素子に供給される駆動TF Tのドレイン電流は、駆動TF Tの移動度や閾値電圧に依存する。そのため、画素ごとに駆動TF Tの移動度や閾値電圧にばらつきがあると、ある目的輝度信号電圧入力に対する各画素の発光輝度がばらつき、表示特性が不均一になる。

30

【0006】

このため、駆動TF Tの移動度や閾値電圧を補償し、トランスコンダクタンスを均一にするための提案がなされてきた。例えば、駆動TF Tの閾値電圧を補正する $V_{th}$ 補償回路(特許文献1)、閾値電圧と移動度を補正する電流書き込み駆動(特許文献2)などが挙げられる。

【0007】

40

特許文献1の例では、データ電圧に予め検出しておいた駆動TF Tの閾値電圧を重畳して駆動TF Tのゲート・ソース間に印加することで、駆動TF Tのドレイン電流に対する閾値電圧の影響を相殺し、 $V_{th}$ に依らない駆動電流を発光素子に供給している。この場合、移動度のばらつきは補償されないが、移動度のばらつきがドレイン電流に与える影響が軽微な場合は、十分な表示均一性を得ることができる。

【0008】

特許文献2の例では、駆動TF Tのドレイン・ゲートを短絡した状態で目的輝度電流を駆動TF Tのドレインに入力し、駆動TF Tのゲートに目的電流を流すのに必要なゲート電圧を誘起させている。この例では、閾値電圧だけでなく移動度のばらつきも補正されるため、移動度のばらつきが問題となる場合でも良好な表示均一性を得ることができる。

50

## 【先行技術文献】

## 【特許文献】

## 【0009】

【特許文献1】特開2007-310034号公報

【特許文献2】米国特許第6229506号公報

## 【非特許文献】

## 【0010】

【非特許文献1】D. Fish et al, SID 05 DIGEST 2005, pp. 1340

【非特許文献2】H. S. Shin et al, SID 08 DIGEST 2008, pp. 1211 10

## 【発明の概要】

## 【発明が解決しようとする課題】

## 【0011】

上記2つの従来例は、発光素子に供給する駆動TFTのドレイン電流の均一性を目的とした提案であった。実際の表示装置では、発光素子へ供給される駆動電流の均一性だけでなく、発光素子の電流発光効率の均一性が表示輝度均一性に大きな影響を与える。

## 【0012】

通常、有機ELのような電流駆動の発光素子では、素子の発光に伴い発光効率が低下する現象が見られる。近年、有機EL材料、発光素子構造の改善により、表示装置の平均的な使用条件化で定電流発光輝度半減寿命が数万時間以上の有機EL素子が報告されている。

20

## 【0013】

表示領域全体に平均的な使用が想定される表示装置用途では、表示画面全体がほぼ均一に輝度低下するため輝度半減寿命を装置寿命と考えることができ、輝度半減寿命が数万時間以上あれば通常の用途ではあまり問題とならないと思われる。

## 【0014】

ところが、携帯端末やゲーム端末、PCモニタ用途など、単純な幾何学的パターンが多用されることが想定される表示装置用途では、画面全体がランダムに使用され、均一に劣化することが期待されにくい。

30

## 【0015】

このような表示装置用途では、画面内の特定の領域とそれに隣り合う領域が長時間に渡り異なる頻度、輝度で使用され、結果として領域ごとに異なる発光効率低下を引き起こすことがある。これは画面のパターン焼きつきを引き起こすことがあり、観察者には画面全体に均一に輝度が低下する場合よりも敏感に知覚される。最も厳しいパターンでは、隣り合う領域の輝度差が2, 3%程度あると境界が認識できるようになる。表示装置用途や焼き付きのパターンにも依るが、輝度差5%程度で焼き付きとして認識されるようになると考えられる。

## 【0016】

従って、駆動TFTからの供給電流を何らかの方法で補正したとしても、発光素子の発光効率に有意なばらつきがあると、それが表示装置の輝度均一性を阻害する要因になってしまう。特に、焼き付き寿命が製品寿命を決めるような表示装置用途では、十分な製品寿命を確保するために発光素子の発光効率のばらつきを補正する必要がある。

40

## 【0017】

発光素子自体の劣化を補正するためには、発光効率を測定する必要がある。非特許文献1, 2には、画素内にフォトディテクタを内蔵し有機EL素子の発光強度に従って発光時間を制御することで、発光効率低下を補正(光学補償)する提案がなされている。この方法では、フォトディテクタに対する要求が鍵となる。フォトディテクタは十分な感度を持ち、入力光に対し良好なリニアリティを示し、安定で均一な特性を要求される。フォトディテクタとしては、オフバイアスされたアモルファスシリコンTFTやPINダイオード

50

を用いることが提案されている。前者は感度や光電流の線形性に改善の余地があり、後者は製造工程にプロセスを追加する必要があるなど、課題もある。また、提案されている画素回路の非線形性や寄生容量の影響などにより、完全に均一な輝度特性を実現することは難しい。例えば、非特許文献2には、光学補償をした場合、光学補償しない場合と比較して、発光効率劣化に伴う輝度低下が約1/3に低減できることが示されている。

【課題を解決するための手段】

【0018】

本発明は、複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、各画素内は、電流駆動型の発光素子と、目的輝度を示すデータ信号に応じて、前記発光素子に供給する電流を制御する駆動素子と、を含み、前記駆動回路は、前記駆動素子の相互コンダクタンス、もしくは、それを反映するパラメータを検出する検出手段と、前記検出手段による検出結果に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段と、を有し、前記補正手段は、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記駆動素子の相互コンダクタンスの減少に伴い増加するように補正する、ことを特徴とする。

10

【0019】

また、前記駆動素子は薄膜トランジスタであり、前記相互コンダクタンスを反映するパラメータは、前記駆動薄膜トランジスタの閾値電圧、または、前記駆動薄膜トランジスタに一定電流を流すのに必要な入力電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧のいずれかである、ことが好適である。

20

【0020】

また、前記補正手段は、前記データ信号と前記検出結果の変化量に対し正の相関を持つ補正データ信号電圧を生成するとともに、前記補正データ信号電圧に前記検出結果の変化量を相殺する電圧を加算することが好適である。

【0021】

また、ゲートまたはドレインにデータ信号電圧または一定電圧が印加され、ドレインまたはゲートに前記駆動薄膜トランジスタの閾値電圧、または、該駆動薄膜トランジスタに一定電流を流すのに必要なゲート・ソース間電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧が印加され、ソースにデータ信号が印加される補正薄膜トランジスタを有し、前記データ信号と検出結果の変化量に正の相関を持つ補正データ信号を保持容量に補正データ信号を充電することが好適である。

30

【0022】

また、本発明は、複数の画素をマトリクス状に配し、各画素に設けられた第1薄膜トランジスタT1のドレイン電流を発光素子に供給して発光素子の発光させる表示装置であって、第1薄膜トランジスタT1のゲートに一端が接続される第1容量C1と、この第1容量C1の他端にドレインが接続される第5薄膜トランジスタT5と、第5薄膜トランジスタT5のゲートを第1薄膜トランジスタのゲートに接続する第6薄膜トランジスタT6と、第1薄膜トランジスタのゲート・ドレイン間を接続する第3薄膜トランジスタT3と、を有し、第1容量C1に第1薄膜トランジスタT1の閾値電圧 $V_{th}$ を保持した状態で、第5薄膜トランジスタを介しデータ信号電圧を第1容量C1に充電することで、第1容量に閾値電圧 $V_{th}$ を過補償した電圧を書き込み、書き込まれた過補償した電圧に基づいて前記第1薄膜トランジスタを駆動することを特徴とする。

40

【0023】

さらに、前記第5薄膜トランジスタT5のソースに接続され、この点の電圧を保持する第2容量C2を有することが好適である。

【発明の効果】

【0024】

本発明によれば、駆動TFEおよび発光素子双方の劣化による表示装置の輝度ムラを減少し、均一性に優れた表示装置を提供することができる。

【図面の簡単な説明】

50

【 0 0 2 5 】

【 図 1 】 画素回路の構成を示す図である。

【 図 2 】 各信号の動作タイミングを示すタイミングチャートである。

【 図 3 】 回路シミュレーションによる各部の電圧波形を示す図である。

【 図 4 】 画素輝度変化のシミュレーション結果を示す図である。

【 図 5 】 表示装置の概略構成を示す図である。

【 発明を実施するための形態 】

【 0 0 2 6 】

以下、本発明の実施形態について、図面に基づいて説明する。

【 0 0 2 7 】

「原理的な説明」

まず、本発明の内容について、その原理的なものを説明する。

【 0 0 2 8 】

一般的に、定電流ストレスを印加した（定電流を流し続けた）ときのアモルファス T F T の閾値電圧のシフト  $V_{t h}$  は、次のように表される。

$$V_{t h} = (V_g - V_{t h i}) * (t / \tau_1) \quad (1)$$

【 0 0 2 9 】

ただし、 $V_g$  はゲート電圧、 $V_{t h i}$  はストレス印加前閾値電圧、 $t$  はストレス印加時間、 $\tau_1$  は  $V_{t h}$  シフト緩和時間、 $\alpha$  はそれぞれバイアスおよびストレス印加時間依存のべき乗指数である。

【 0 0 3 0 】

また、同様に有機 E L 素子を定電流駆動したときの発光効率の劣化は次のような式でフィッティングできる。

$$L / L_i = 1 / (1 + (t / \tau_2)^\alpha) \quad (2)$$

【 0 0 3 1 】

ただし、 $L_i$  はある電流密度における有機 E L 素子の電流発光効率とその初期値、 $t$  は通電時間、 $\tau_2$  は劣化の時定数、 $\alpha$  は劣化の時間依存累乗指数である。

【 0 0 3 2 】

従来の  $V_{t h}$  補償駆動では、その時の  $V_{t h}$  を検出して、その  $V_{t h}$  をデータ信号電圧に加算することで補償して駆動トランジスタ (T F T) を駆動する。

【 0 0 3 3 】

本実施形態に係る  $V_{t h}$  過補償駆動では、単に  $V_{t h}$  を補償するだけでなく、 $V_{t h}$  の変化量  $\Delta V_{t h}$  に応じて  $V_{t h}$  の補償量を変更する。すなわち、 $V_{t h}$  過補償駆動では、駆動 T F T のゲート・ソース間電圧  $V_{g s}$  に、次のような電圧を誘起することを目指す。

$$V_{g s} = V_{d a t a} * (1 + \alpha * \Delta V_{t h}) + V_{t h} \quad (3)$$

【 0 0 3 4 】

ただし、 $V_{d a t a}$  はデータ信号電圧、 $V_{t h}$ 、 $\Delta V_{t h}$  は駆動 T F T の閾値電圧およびその変化量、 $\alpha$  は設計で決まる定数である。式 (3) の補正項  $\alpha * \Delta V_{t h}$  が十分小さいとき、駆動 T F T のドレイン電流  $I_d$  は、次のように表される。

$$I_d = (k / 2) * V_{d a t a}^2 * (1 + 2 * \alpha * \Delta V_{t h}) \quad (4)$$

【 0 0 3 5 】

ただし、 $k$  は駆動 T F T の相互コンダクタンス係数である。

【 0 0 3 6 】

有機 E L 素子からの発光は、駆動 T F T により供給されるドレイン電流と有機 E L 素子の電流発光効率をかけて得られるので、式 (1) ~ (4) より、次のように表される。

$$L / L_i = (1 + 2 * \alpha * (V_g - V_{t h i}) * (t / \tau_1)^\alpha) / ((1 + (t / \tau_2)^\alpha)^\alpha) \quad (5)$$

【 0 0 3 7 】

アモルファスシリコン T F T の閾値電圧シフトと有機 E L 素子の発光効率の劣化は共通する物理過程に起因するわけではないので、式 (1) と式 (2) の  $\alpha$  は一致するとは

10

20

30

40

50

限らない。しかしながら、実際に計測した例における素子特性によると、 $\beta$ 、 $\mu$ ともおよそ0.4~0.7程度の範囲に入ることが多く、 $\beta$ と $\mu$ が互いに近い値を取るような有機EL素子とTFT素子の組み合わせを選ぶことは十分可能であると考えられる。

【0038】

従って、素子（材料、プロセス、構造など）の組み合わせと、設計パラメータの最適化により、次のような関係を満たすことが可能と考えられる。

$$= \quad (6)$$

$$2 * \mu * (V_g - V_{thi}) * (t / \tau_1) / (1 + (t / \tau_2)) = 1 \quad (7)$$

【0039】

この式(6)、(7)を満たすことができれば、式(5)より、劣化した有機EL素子の電流発光効率の減少を過補償された駆動トランジスタのドレイン電流の増加が補うことで画素の発光輝度を一定に保つことができる。

【0040】

実際、式(6)、(7)をある程度満たしていれば、表示装置の焼き付き寿命を大幅に改善することが期待できる。

【0041】

「実施形態の説明」

図1は実施形態に係る表示装置の1つの画素回路、図2はその駆動波形を図示したものである。

【0042】

有機EL素子OLEDのアノードは正電源vddに接続されており、そのカソードは、駆動トランジスタT1のドレインに接続されている。駆動トランジスタT1のソースは負電源vssに接続されている。

【0043】

駆動トランジスタT1のゲートには、第1容量C1の一端が接続され、この第1容量C1の他端はトランジスタT5の一端（ドレインまたはソース）に接続されている。トランジスタT5の他端（ソースまたはドレイン）は、選択トランジスタT2の一端（ドレインまたはソース）に接続され、この選択トランジスタT2の他端（ソースまたはドレイン）はデータラインdataに接続されている。また、選択トランジスタT2のゲートは選択ラインscanに接続されている。

【0044】

また、トランジスタT5のゲートには、トランジスタT6の一端（ソースまたはドレイン）が接続され、トランジスタT6の他端（ドレインまたはソース）はトランジスタT3の一端（ソースまたはドレイン）に接続され、トランジスタT3の他端（ドレインまたはソース）は駆動トランジスタT2のドレイン（有機EL素子のカソード）に接続されている。さらに、トランジスタT6とトランジスタT3の接続点は駆動トランジスタT1のゲート（第1容量の一端）に接続されており、トランジスタT6、トランジスタT3のゲートはリセットラインresetに接続されている。

【0045】

さらに、トランジスタT2とトランジスタT5の接続点は、第2容量C2を介し、負電源vssに接続され、トランジスタT5と第1容量の接続点はトランジスタT4を介し負電源vssに接続されている。トランジスタT4のゲートはセットラインsetに接続されている。

【0046】

ここで、駆動トランジスタT1のゲートをノードa、第1容量C1とトランジスタT5の接続点をノードb、トランジスタT5とT2の接続点をノードcとし、各ノードの電圧をVa, Vb, Vcとする。

【0047】

なお、図1の画素回路では、トランジスタはすべてNチャンネルTFTが採用されているが、PチャンネルTFTを採用することもできる。この場合、信号の極性が反転する。ま

10

20

30

40

50

た、有機EL素子OLEDは、駆動トランジスタT1のドレインに接続されるべきである。

【0048】

この回路の駆動方法を、図2に示す。このように、1回の表示動作は、(a)~(d)の4つのステップからなっている。ステップ(a)T1の電圧リセット、ステップ(b)T1の $V_{th}$ 検出と $V_{data}$ への重畳、ステップ(c) $V_{data}$ と $V_{data}$ 変調電圧のマージ、ステップ(d)発光である。

【0049】

まず、ステップ(a)で、セットラインsetがHighの状態、負電源vssをHighにした後、リセットラインresetをHighにする。これによって、駆動トランジスタT1のゲートとドレインはトランジスタT5により短絡され、かつソースがHighとなり、駆動トランジスタT1のゲート電圧、ドレイン電圧がリセットされる。次いで、負電源vssを中間レベルMidに設定する。これによって、駆動トランジスタT1のゲート電圧Vaは、ソースより $V_{th}$ だけ高い電圧になり、第1容量C1に $V_{th}$ が充電される。

10

【0050】

次に、ステップ(b)でセットラインsetをLowに、選択ラインscanをHighにして、トランジスタT4をオフ、選択トランジスタT2をオンする。これによって、ノードcにデータラインのデータ信号電圧 $-V_{data}$ がセットされる( $V_c = -V_{data}$ )。ここで、トランジスタT6がオンしているため、トランジスタT5のゲートにノードaに蓄えられた駆動トランジスタT1の閾値電圧 $V_{th}$ が印加される。従って、ゲート電圧を $V_{th}$ に吊ったトランジスタT5を通して、第1容量C1に $-V_{data}$ がチャージされる。

20

【0051】

このとき、トランジスタT5の電流は $V_{th}$ にほぼ比例するため、ノードbに蓄えられる電圧は $-V_{data}$ と $V_{th}$ の積に比例する。すなわち、ノードbの電圧Vbは、単にデータ信号電圧 $V_{data}$ にセットされるのではなく、 $V_{data}$ にその時点における駆動トランジスタT1の $V_{th}$ を乗じたものに比例する電圧となる。駆動トランジスタT1のゲート電圧は変化しないため、ノードbの電圧Vbと、ノードaの電圧Vaとの差が第1容量C1に充電される。

30

【0052】

さらに、ステップ(c)で、選択ラインscanをLowにして、選択トランジスタT2をオフする。第2容量C2には、負電源vssの中間電圧Midと、データ信号電圧 $-V_{data}$ の差分が充電されている。選択トランジスタT2がオフすると、ノードbとノードcの電圧がマージされる。これにより、ノードbに式3の第1項( $-V_{data} * (1 + x * DV_{th})$ )に相当する電圧が誘起される。

この段階で、ノードbの電位が $-V_{data} * (1 + * V_{th})$ 、ノードaの電位が $V_{th}$ となっているので、第1容量C1に蓄えられる電圧は $V_{data} * (1 + * V_{th}) + V_{th}$ となる。

40

【0053】

ステップ(d)において、リセットラインresetをLow、セットラインsetをHighとし、ノードbを負電源ラインvssに接続することによって、ノードbが駆動トランジスタT1のソースと同電位となり、駆動トランジスタT1のゲート・ソース間に式(3)の電圧 $V_{data} * (1 + * V_{th}) + V_{th}$ が印加され、式(4)で表される電流で有機EL素子OLEDが駆動される。

【0054】

この実施形態では、駆動トランジスタT1のドレイン電流は、

$$I_d = k_1 / 2 * V'_{data}{}^2 * (1 + 2 * * V_{th}) \quad (8)$$

となり、式(4)と同じ形をしていることがわかる。

【0055】

50

ただし、

$$V'_{data} = c_2 / (c_1 + c_2) * V_{data} * (1 + k_5 * t / c_2) \quad (9)$$

$$= k_5 * t / c_2 * (V_g - V_{thi}) \quad (10)$$

である。ここで、 $k_1$ 、 $k_5$ はそれぞれトランジスタ $T_1$ 、 $T_5$ の相互コンダクタンスであり、 $t$ は選択ライン $scan$ 線選択時間である。

【0056】

上述の例では、負電源 $v_{ss}$ の電圧を変更したが、正電源 $v_{dd}$ の電圧を変更してもよい。

【0057】

10

図3に、この実施形態の回路シミュレーションの電圧波形を示す。なお、このときの回路パラメータは、駆動トランジスタ $T_1$ のゲート幅( $W$ )とゲート長( $L$ )の比( $W/L$ ) = 200/5、トランジスタ $T_2$ 、 $T_3$ 、 $T_4$ 、 $T_6$ の $W/L$  = 20/5、トランジスタ $T_5$ の $W/L$  = 5/30、第1および第2容量の容量値 = 0.4 pFとした。

【0058】

図4に、図3に示したシミュレーション結果と式(1)、(2)でモデル化した駆動トランジスタ $T_1$ の $V_{th}$ シフト、発光素子の電流発光効率を用いて画素輝度の劣化シミュレーションを示す。

【0059】

20

ここでは、有機EL素子の輝度半減寿命 $t_{1/2}$ が100,000時間超であるような有機EL素子と電流ストレスを与えた場合に、画素回路に対し、何も補償をしない場合(no compensation)、 $V_{th}$ 補償のみをした場合(vth compensation)、 $V_{th}$ 過補償をした場合(vth over compensation)のそれぞれについて画素輝度の時間変化を計算している。この例では、式(1)、(2)の $k_1$ を0.5に固定して、 $k_5$ を0.3~0.7で振って計算してある。 $V_{th}$ 補償のみの場合に比べ、輝度変化が初期値の5%程度を超えるまでの時間、いわゆる焼き付き寿命が大幅に改善されることがわかる。また、 $k_5$ と $t$ が完全に一致していなくても、ある程度近い値をとれば十分効果が期待できることもわかる。

【0060】

30

図5には、本実施形態の表示装置101の全体構成が示されている。表示装置101は、画素1がマトリクス状に配置された画素アレイ2、scanライン6を選択駆動する選択ドライバ4、データライン7を駆動するデータドライバ5、データドライバ5の出力であるデータ信号電圧を画素1に供給するデータライン7から構成されている。なお、この図においては、リセットラインreset、セットラインset、負電源 $v_{ss}$ は、省略してある。また、画素1は、通常R(赤)、G(緑)、B(青)のいずれかの色を発するが、ここにW(白)を発する画素1をさらに導入してこれをフルカラー単位画素としてもよい。なお、この例では、各列にRGBWのいずれか1つの色の画素1が配列されるストライプタイプを採用したが、デルタタイプ(三角型の画素配列)もしくはクアッドタイプ(田の字型の画素配列)でもかまわない。

【0061】

40

図5に示されるデータドライバ5は、入力回路5-1、フレームメモリ5-2、出力回路5-3、タイミング制御回路5-4から構成され、メモリ内蔵型データドライバとして動作する。外部より入力されるドット単位のデータはタイミング制御回路5-4に入力され、入力データに応じた制御信号が生成されて、入力回路5-1、フレームメモリ5-2、出力回路5-3に供給される。

【0062】

タイミング制御回路5-4から出力されるドット単位のデータは、入力回路5-1でライン単位のデータに変換され、フレームメモリ5-2にライン単位で格納される。フレームメモリ5-2に格納されたデータはライン単位で読み出されて出力回路5-3へ転送され、ここからデータライン7へ出力される。

【0063】

50

選択ドライバ4は、データが出力されるラインのscanライン6を、データライン7にデータが出力されるタイミングで選択する。これにより、該当するラインの画素1にデータドライバ5からのデータが適切に書き込まれる。データが書き込まれると、選択ドライバ4は該当ラインの選択を解除し、次に選択されるべきラインを選択、解除する動作を繰り返す。また、選択ドライバ4は上述のように、その他ラインについての電圧も制御する。

【0064】

選択ドライバ4は、低温ポリシリコンTFTなどで構成し画素1と同じ基板上に形成されてもよいが、ドライバICとして提供されてもよいし、データドライバ5の内部に組み込まれていてもよい。

10

【0065】

また、上述の例では、トランジスタT5によって第1容量C1に駆動トランジスタT1の閾値に対応する電圧を供給して駆動トランジスタT1の閾値電圧を過補償することで、有機EL素子OLEDの劣化分を補償したが、この他の方法によってもよい。

【0066】

例えば、データラインDataからデータ信号を電流信号として各画素に供給し、駆動トランジスタの閾値電圧をデータラインDataを介し、電圧の形で検出する。そして、検出した閾値に応じて、データ信号を補正して、各画素に供給してデータを補償することが可能である。

20

【0067】

特に、プリチャージ期間に補正前のデータ信号を出力し、プリチャージに続くデータチャージ期間に補正データ信号を出力するとよい。

【0068】


また、データ信号に該検出結果の変化量に適当な重み付けをした補正項を正帰還により該データ信号に加算することが好適である。

【符号の説明】


【0069】

T1～T6 トランジスタ、C1, C2 容量、OLED 有機EL素子。


【 図 1 】




【 図 2 】




【 図 3 】



【 図 4 】



【 図 5 】



## 【手続補正書】

【提出日】平成21年3月17日(2009.3.17)

## 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0049

【補正方法】変更

【補正の内容】

【0049】

まず、ステップ(a)で、セットライン  $set$  が  $High$  の状態で、正電源  $v_{dd}$  を  $Low$ にした後、リセットライン  $reset$  を  $High$  にする。これによって、駆動トランジスタ  $T_1$  のゲートとドレインはトランジスタ  $T_5$  により短絡され、かつドレインが  $Low$  となり、駆動トランジスタ  $T_1$  のゲート電圧、ドレイン電圧がリセットされる。次いで、正電源  $v_{dd}$  を中間レベル  $Mid$  に設定する。これによって、駆動トランジスタ  $T_1$  のゲート電圧  $V_a$  は、ソースより  $V_{th}$  だけ高い電圧になり、第1容量  $C_1$  に  $V_{th}$  が充電される。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0052

【補正方法】変更

【補正の内容】

【0052】

さらに、ステップ(c)で、選択ライン  $scan$  を  $Low$  にして、選択トランジスタ  $T_2$  をオフする。第2容量  $C_2$  には、正電源  $v_{dd}$  の中間電圧  $Mid$  と、データ信号電圧  $-V_{data}$  の差分が充電されている。選択トランジスタ  $T_2$  がオフすると、ノード  $b$  とノード  $c$  の電圧がマージされる。これにより、ノード  $b$  に式3の第1項 ( $-V_{data} * (1 + x * DV_{th})$ ) に相当する電圧が誘起される。

この段階で、ノード  $b$  の電位が  $-V_{data} * (1 + * V_{th})$ 、ノード  $a$  の電位が  $V_{th}$  となっているので、第1容量  $C_1$  に蓄えられる電圧は  $V_{data} * (1 + * V_{th}) + V_{th}$  となる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0053

【補正方法】変更

【補正の内容】

【0053】

ステップ(d)において、リセットライン  $reset$  を  $Low$ 、セットライン  $set$  を  $High$  とするとともに、正電源  $v_{dd}$  を  $High$  とし、ノード  $b$  を負電源ライン  $v_{ss}$  に接続することによって、ノード  $b$  が駆動トランジスタ  $T_1$  のソースと同電位となり、駆動トランジスタ  $T_1$  のゲート・ソース間に式(3)の電圧  $V_{data} * (1 + * V_{th}) + V_{th}$  が印加され、式(4)で表される電流で有機EL素子  $OLED$  が駆動される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0056

【補正方法】変更

【補正の内容】

【0056】

上述の例では、正電源  $v_{dd}$  の電圧を変更したが、負電源  $v_{ss}$  の電圧を変更してもよい。

## フロントページの続き

(51)Int.Cl. F I テーマコード(参考)  
G 0 9 G 3/20 6 1 1 H  
H 0 5 B 33/14 A

(74)代理人 100147566  
弁理士 上田 俊一

(72)発明者 三和 宏一  
東京都千代田区神田駿河台2 - 9 K D X御茶ノ水ビル コダック株式会社内

Fターム(参考) 3K107 AA01 BB01 CC33 CC34 EE03 HH04 HH05  
5C080 AA06 BB05 DD05 DD29 EE29 FF11 HH09 JJ02 JJ03 JJ04  
JJ05

专利名称(译)	表示装置		
公开(公告)号	<a href="#">JP2010160407A</a>	公开(公告)日	2010-07-22
申请号	JP2009003594	申请日	2009-01-09
[标]申请(专利权)人(译)	伊斯曼柯达公司		
申请(专利权)人(译)	伊士曼柯达公司		
[标]发明人	三和宏一		
发明人	三和 宏一		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3233 G09G2300/0819 G09G2300/0852 G09G2300/0861 G09G2320/043		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.670.J G09G3/20.642.P G09G3/20.642.A G09G3/20.611.H H05B33/14.A G09G3/3233 G09G3/3283 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/CC34 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD29 5C080/EE29 5C080/FF11 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C380/AA01 5C380/AB06 5C380/AB22 5C380/AB23 5C380/AB24 5C380/AB25 5C380/AB34 5C380/AB36 5C380/AC08 5C380/AC12 5C380/BA36 5C380/BA38 5C380/BA39 5C380/BA46 5C380/BC01 5C380/BD04 5C380/BD05 5C380/BD10 5C380/BD11 5C380/CA12 5C380/CA13 5C380/CC02 5C380/CC03 5C380/CC06 5C380/CC07 5C380/CC27 5C380/CC34 5C380/CC41 5C380/CC64 5C380/CD026 5C380/DA02 5C380/DA06 5C380/DA20 5C380/DA47 5C380/FA02 5C380/FA21		
代理人(译)	英年古河 Kajinami秩序 上田俊一		
其他公开文献	JP5580536B2		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：通过降低由驱动TFT和发光元件两者的劣化引起的显示装置的亮度不均匀来提高均匀性。解决方案：在显示装置中，每个像素包括电流驱动型发光元件OLED和驱动元件T1根据指示目标亮度的数据信号控制提供给发光元件的电流。检测驱动元件T1的跨导或用于反射它的参数。根据检测结果校正提供给驱动元件的数据信号。换句话说，执行校正，使得根据数据信号提供给发光元件OLED的驱动电流根据驱动元件T1的跨导的减小而增加。

