

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-139897

(P2010-139897A)

(43) 公開日 平成22年6月24日(2010.6.24)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 K	3K107
G09G 3/20 (2006.01)	G09G 3/20 621A	5C080
G09F 9/30 (2006.01)	G09G 3/20 622C	5C094
H01L 27/32 (2006.01)	G09G 3/20 622D	
H01L 51/50 (2006.01)	G09G 3/20 623D	

審査請求 未請求 請求項の数 9 O L (全 26 頁) 最終頁に続く

(21) 出願番号	特願2008-317774 (P2008-317774)	(71) 出願人	000002185
(22) 出願日	平成20年12月15日 (2008.12.15)		ソニー株式会社
			東京都港区港南1丁目7番1号
		(74) 代理人	100094363
			弁理士 山本 孝久
		(74) 代理人	100118290
			弁理士 吉井 正明
		(74) 代理人	100120640
			弁理士 森 幸一
		(72) 発明者	山下 淳一
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
		(72) 発明者	内野 勝秀
			東京都港区港南1丁目7番1号 ソニー株
			式会社内

最終頁に続く


(54) 【発明の名称】 表示装置及びその駆動方法と電子機器

(57) 【要約】

【課題】 ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供する。

【解決手段】 画素2は少なくともサンプリングトランジスタ T_{r1} と、ドライブトランジスタ T_{rd} と、発光素子 E_L とを含む。サンプリングトランジスタ T_{r1} は、走査線 WS から供給された制御信号に応じて信号線 SL から映像信号を取り込む。ドライブトランジスタ T_{rd} は、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子 E_L は、駆動電流により映像信号に応じた輝度で発光する。駆動部(3, 4)は、1フィールド期間のうちの非発光期間で走査線 WS 及び信号線 SL を介して各画素2のドライブトランジスタ T_{rd} を順バイアス状態から逆バイアス状態に切替える。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

画素アレイ部と、駆動部とを有し、

前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、

前記駆動部は、1 フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、

前記画素は少なくともサンプリグトランジスタと、ドライブトランジスタと、発光素子とを含み、

前記サンプリグトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、 10

前記ドライブトランジスタは、1 フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、

前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光し、

前記駆動部は、1 フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切替える

表示装置。

【請求項 2】

前記駆動部は、1 水平周期で制御信号を走査線に出力するとともに、1 水平周期内で信号電位と基準電位とが切替わる映像信号を信号線に出力し、 20

前記サンプリグトランジスタは、第 1 の制御信号に応じて信号電位を取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給し、

前記サンプリグトランジスタは、非発光期間で第 2 の制御信号に応じて基準電位を取り込み、以ってドライブトランジスタが逆バイアス状態になる請求項 1 記載の表示装置。

【請求項 3】

前記サンプリグトランジスタは、非発光期間で複数の水平周期にわたって繰り返し出力される第 2 の制御信号に応じて基準電位を繰り返し取り込む請求項 2 記載の表示装置。

【請求項 4】

前記駆動部は、1 水平周期内で信号電位と第 1 の基準電位とこれより信号電位から離れている第 2 の基準電位とで切替わる映像信号を信号線に供給し、 30

前記サンプリグトランジスタは、第 1 の制御信号に先行する制御信号に応じて第 1 の基準電位を取り込んで該ドライブトランジスタを初期化した後、第 1 の制御信号に応じて信号電位を取り込み、

前記サンプリグトランジスタは、第 2 の制御信号に応じて第 2 の基準電位を取り込む請求項 2 記載の表示装置。

【請求項 5】

前記ドライブトランジスタは、そのゲートが該サンプリグトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続し、

前記サンプリグトランジスタは、第 1 の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とし、 40

前記ドライブトランジスタは、該サンプリグトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇し、

前記サンプリグトランジスタは、該第 2 の制御信号に応じてオンし、該ドライブトランジスタのゲートに基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切替える請求項 2 記載の表示装置。

【請求項 6】

前記ドライブトランジスタは、逆バイアス状態にある時のゲートとソース間の電位差の絶対値が、順バイアス状態にある時のゲートとソース間の電位差の絶対値より大きい請求 50

項 5 記載の表示装置。

【請求項 7】

1 フィールド期間内で該ドライブトランジスタが逆バイアス状態になる非発光期間は、順バイアス状態になる発光期間よりも長い請求項 1 記載の表示装置。

【請求項 8】

本体と、該本体に入力する情報若しくは本体から出力された情報を表示する表示器とからなり、

前記表示器は、画素アレイ部と、駆動部とからなり、

前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、

前記駆動部は、1 フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、

前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含み、

前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、

前記ドライブトランジスタは、1 フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、

前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光し、

前記駆動部は、1 フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切替える

電子機器。

【請求項 9】

画素アレイ部と、駆動部とからなり、

前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、

前記駆動部は、1 フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、

前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む表示装置を駆動するため、

前記サンプリングトランジスタが、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、

前記ドライブトランジスタが、1 フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、

前記発光素子が、該駆動電流により該映像信号に応じた輝度で発光し、

前記駆動部が、1 フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切替える

表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を組み込んだ電子機器に関する。

【背景技術】

【0002】

表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機 EL 素子を画素に用いた有機 EL ディスプレイなどにおいても同様であるが、液晶画素と異なり有機 EL 素子は自発光素子である。その為、有

10

20

30

40

50

機 E L ディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

【0003】

有機 E L ディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、TFT）によって制御するものであり、以下の特許文献に記載がある。

10

【特許文献1】特開2003-255856

【特許文献2】特開2003-271095

【特許文献3】特開2004-133240

【特許文献4】特開2004-029791

【特許文献5】特開2004-093682

【特許文献6】特開2006-215213

【0004】

従来の表示装置は、基本的に画素アレイ部と駆動部とを有する。画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。駆動部は、1フィールド期間に亘って各走査線に順次制御信号を供給すると共に、各信号線に映像信号を供給する。画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給された制御信号に応じて信号線から映像信号を取り込む。ドライブトランジスタは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子は、駆動電流により映像信号に応じた輝度で発光する。

20

【発明の開示】

【発明が解決しようとする課題】

【0005】

従来の表示装置は、発光期間中にドライブトランジスタが順バイアス状態になる。即ち、ドライブトランジスタのソース電位に対してゲート電位が閾電圧以上となり、オン状態となって駆動電流を発光素子に供給する。しかしながら、ドライブトランジスタの順バイアス状態が長く続くと、閾電圧特性がエンハンスメント側にシフトする。ドライブトランジスタの閾電圧特性がエンハンスメント側にシフトすると、画素の動作に不具合が生じるため、解決すべき課題となっている。

30

【課題を解決するための手段】

【0006】

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画素アレイ部と、駆動部とを有する。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。前記駆動部は、1フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給する。前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込む。前記ドライブトランジスタは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光する。前記駆動部は、1フィールド期間のうちの非発光期間で該走査線及び信号線を介して各

40

50

画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切替える。

【0007】

好ましくは、前記駆動部は1水平周期で制御信号を走査線に出力するとともに、1水平周期内で信号電位と基準電位とが切替わる映像信号を信号線に出力する。前記サンプリングトランジスタは、第1の制御信号に応じて信号電位を取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給する。前記サンプリングトランジスタは、非発光期間で第2の制御信号に応じて基準電位を取り込み、以ってドライブトランジスタが逆バイアス状態になる。

又前記サンプリングトランジスタは、非発光期間で複数の水平周期にわたって繰り返し出力される第2の制御信号に応じて基準電位を繰り返し取り込む。

又前記駆動部は、1水平周期内で信号電位と第1の基準電位とこれより信号電位から離れている第2の基準電位とで切替わる映像信号を信号線に供給する。前記サンプリングトランジスタは、第1の制御信号に先行する制御信号に応じて第1の基準電位を取り込んで該ドライブトランジスタを初期化した後、第1の制御信号に応じて信号電位を取り込む。前記サンプリングトランジスタは、第2の制御信号に応じて第2の基準電位を取り込む。

又前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続している。前記サンプリングトランジスタは、第1の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とする。前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇する。前記サンプリングトランジスタは、該第2の制御信号に応じてオンし、該ドライブトランジスタのゲートに基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切替える。

又前記ドライブトランジスタは、逆バイアス状態にある時のゲートとソース間の電位差の絶対値が、順バイアス状態にある時のゲートとソース間の電位差の絶対値より大きい。

又1フィールド期間内で該ドライブトランジスタが逆バイアス状態になる非発光期間は、順バイアス状態になる発光期間よりも長い。

【発明の効果】

【0008】

本発明によれば、駆動部は、1フィールド期間のうちの非発光期間で走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えている。前述したように、発光期間ではドライブトランジスタが順バイアス状態に置かれるため、その閾電圧特性がエンハンスメント側にシフトする。一方非発光期間になるとドライブトランジスタが逆バイアス状態に切り換えられるため、閾電圧特性は逆にデプレッション側にシフトする。このように、順バイアス状態と逆バイアス状態を交互に切り換えることで、ドライブトランジスタの閾電圧特性のエンハンスメントシフトを抑制することができる。なおドライブトランジスタを逆バイアス状態に置くとドライブトランジスタはオフ状態になるが、画素は非発光期間にあるので、動作上は問題がない。

【発明を実施するための最良の形態】

【0009】

以下図面を参照して、発明を実施するための最良の形態（実施形態と言う）について説明する。なお説明は以下の順序で行う。

- 第一実施形態
- 第二実施形態
- 第三実施形態
- 第四実施形態
- 第五実施形態
- 応用形態

【0010】

〈第一実施形態〉

〔全体構成〕

図1は、本発明に係る表示装置の第一実施形態の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、画素アレイ部1（画面部）とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線（信号ライン）SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線（電源ライン）VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セクタ3とを備えている。

【0011】

〔画素の回路構成〕

図2は、図1に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端（ゲート）が対応する走査線WSに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端（ゲートG）に接続する。ドライブトランジスタTrdは、一対の電流端（ソースS及びドレイン）の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが発電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。画素容量CsはドライブトランジスタTrdの片方の電流端であるソースSと制御端であるゲートGの間に接続している。

【0012】

かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして画素容量Csに保持する。ドライブトランジスタTrdは、第1電位（高電位Vdd）にある給電線VLから電流の供給を受け画素容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って画素容量Csに信号電位を保持すると同時にドライブトランジスタTrdの移動度 μ に対する補正を信号電位に加える。この後ドライブトランジスタTrdは画素容量Csに書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給し、発光動作に入る。

【0013】

本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線VLを第1電位（高電位Vdd）から第2電位（低電位Vss）に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位VrefをドライブトランジスタTrdのゲートGに印加すると共にドライブトランジスタTrdのソースSを第2電位（Vss）にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを第2電位Vssから第1電位Vddに切換えて、ドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタTrdの閾電圧Vthの影響をキャンセルするこ

10

20

30

40

50

とができる。

【0014】

本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は画素容量Csに信号電位Vsigが保持された段階で走査線WSに対する制御信号の印加を解除し、サンプリングトランジスタTr1を非道通状態にしてドライブトランジスタTrdのゲートGを信号線SLから電氣的に切り離し、以ってドライブトランジスタTrdのソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧Vgsを一定に維持することができる。

【0015】

[タイミングチャートの参考例1]

10

図3は、図2に示した画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。

【0016】

走査線WSには、サンプリングトランジスタTr1をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フィールド(1f)周期で走査線WSに印加される。この制御信号パルスは一水平走査周期(1H)の間に二発のパルスを含んでいる。最初のパルスを第一パルスP1とし、後続のパルスを第二パルスP2と呼ぶ場合がある。給電線VLは同じように1フィールド周期(1f)で高電位Vddと低電位Vssとの間で切換る。信号線SLには一水平走査周期(1H)内で信号電位Vsigと基準電位Vrefが切換る映像信号を供給している。

20

【0017】

図3のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。

【0018】

前フィールドの発光期間では、給電線VLが高電位Vddにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vddにある給電線VLからドライブトランジスタTrdを介して発光素子ELを通り、カソードラインに流れ込んでいる。

30

【0019】

続いて当該フィールドの非発光期間に入るとまずタイミングT1で給電線VLを高電位Vddから低電位Vssに切換える。これにより給電線VLはVssまで放電され、さらにドライブトランジスタTrdのソースSの電位はVssまで下降する。これにより発光素子ELのアノード電位(即ちドライブトランジスタTrdのソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。

【0020】

続いてタイミングT2になると、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。この時信号線SLは基準電位Vrefにある。よってドライブトランジスタTrdのゲートGの電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vrefとなる。この時ドライブトランジスタTrdのソースSの電位はVrefよりも十分低い電位Vssにある。この様にしてドライブトランジスタTrdのゲートGとソースSとの間の電圧VgsがドライブトランジスタTrdの閾電圧Vthより大きくなるように、初期化される。タイミングT1からタイミングT3までの期間T1-T3はドライブトランジスタTrdのゲートG/ソースS間電圧Vgsを予めVth以上に設定する準備期間である。

40

【0021】

この後タイミングT3になると、給電線VLが低電位Vssから高電位Vddに遷移し

50

、ドライブトランジスタ T_{rd} のソース S の電位が上昇を開始する。やがてドライブトランジスタ T_{rd} のゲート G / ソース S 間電圧 V_{gs} が閾電圧 V_{th} となった所で電流がカットオフする。この様にしてドライブトランジスタ T_{rd} の閾電圧 V_{th} に相当する電圧が画素容量 C_s に書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら画素容量 C_s 側に流れ、発光素子 E_L には流れないようにするため、発光素子 E_L がカットオフとなるようにカソード電位 V_{cath} を設定しておく。

【0022】

タイミング T_4 では走査線 WS がハイレベルからローレベルに戻る。換言すると、走査線 WS に印加された第一パルス P_1 が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルス P_1 は閾電圧補正動作を行うために、サンプリングトランジスタ T_{r1} のゲートに印加される。

【0023】

この後信号線 SL が基準電位 V_{ref} から信号電位 V_{sig} に切り換る。続いてタイミング T_5 で走査線 WS が再びローレベルからハイレベルに立上る。換言すると第二パルス P_2 がサンプリングトランジスタ T_{r1} のゲートに印加される。これによりサンプリングトランジスタ T_{r1} は再びオンし、信号線 SL から信号電位 V_{sig} をサンプリングする。よってドライブトランジスタ T_{rd} のゲート G の電位は信号電位 V_{sig} になる。ここで発光素子 E_L は始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタ T_{rd} のドレインとソースの間に流れる電流は専ら画素容量 C_s と発光素子 E_L の等価容量に流れ込み充電を開始する。この後サンプリングトランジスタ T_{r1} がオフするタイミング T_6 までに、ドライブトランジスタ T_{rd} のソース S の電位は ΔV だけ上昇する。この様にして映像信号の信号電位 V_{sig} が V_{th} に足し込まれる形で画素容量 C_s に書き込まれる共に、移動度補正用の電圧 ΔV が画素容量 C_s に保持された電圧から差し引かれる。よってタイミング T_5 からタイミング T_6 まで期間 $T_5 - T_6$ が信号書込期間 & 移動度補正期間となる。換言すると、走査線 WS に第二パルス P_2 が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間 & 移動度補正期間 $T_5 - T_6$ は、第二パルス P_2 のパルス幅に等しい。即ち第二パルス P_2 のパルス幅が移動度補正期間を規定している。

【0024】

この様に信号書込期間 $T_5 - T_6$ では信号電に V_{sig} の書込みと補正量 ΔV の調整が同時に行われる。 V_{sig} が高いほどドライブトランジスタ T_{rd} が供給する電流 I_{ds} は大きくなり、 ΔV の絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。 V_{sig} を一定とした場合、ドライブトランジスタ T_{rd} の移動度 μ が大きいほど ΔV の絶対値が大きくなる。換言すると移動度 μ が大きいほど画素容量 C_s に対する負帰還量 ΔV が大きくなるので、画素毎の移動度 μ のばらつきを取り除くことができる。

【0025】

最後にタイミング T_6 になると、前述したように走査線 WS が低レベル側に遷移し、サンプリングトランジスタ T_{r1} はオフ状態となる。これによりドライブトランジスタ T_{rd} のゲート G は信号線 SL から切り離される。このときドレイン電流 I_{ds} が発光素子 E_L を流れ始める。これにより発光素子 E_L のアノード電位は駆動電流 I_{ds} に応じて上昇する。発光素子 E_L のアノード電位の上昇は、即ちドライブトランジスタ T_{rd} のソース S の電位上昇に他ならない。ドライブトランジスタ T_{rd} のソース S の電位が上昇すると、画素容量 C_s のブートストラップ動作によりドライブトランジスタ T_{rd} のゲート G の電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタ T_{rd} のゲート G / ソース S 間の入力電圧 V_{gs} は一定に保持される。このゲート電圧 V_{gs} の値は信号電位 V_{sig} に閾電圧 V_{th} 及び移動量 μ の補正をかけたものとなっている。ドライブトランジスタ T_{rd} は飽和領域で動作する。即ちドライブトランジスタ T_{rd} は、ゲート G / ソース S 間の入力電圧 V_{gs} に応じた駆動電流 I_{ds} を出力する。このゲート電圧 V_{gs} の値は信号電位 V_{sig} に閾電圧 V_{th} 及び移動量 μ の補正をかけたものとなっている。

【0026】

[タイミングチャートの参考例2]

図4は、図2に示した画素回路2の動作説明に供する他のタイミングチャートである。基本的には図2に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図4のタイミングチャートの例では、1H期間毎の V_{th} 補正動作を2回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により1H期間が短くなる。このように線順次走査が高速化すると、1H期間では V_{th} 補正動作が完了しない場合がある。そこで図4のタイミングチャートでは、閾電圧補正動作を時分割的に2回行って、ドライブトランジスタT_{rd}のゲートGとソースSとの間の電位 V_{gs} が確実に V_{th} まで初期化できるようにしている。なお、 V_{th} 補正の繰り返し回数は2回に限られるものではなく、必要に応じ時分割数を増やすことができる。

10

【0027】

[実施形態のタイミングチャート]

図5は、本発明に係る表示装置の動作説明に供するタイミングチャートであり、本発明の第一実施形態を表している。図3及び図4に示した参考例のタイミングチャートでは、発光期間と非発光期間のいずれにおいても、ドライブトランジスタは順バイアス状態に置かれている。即ち、ドライブトランジスタのゲート電位はソース電位に対して閾電圧以上に保持されている。この順バイアスによりドライブトランジスタの閾電圧がエンハンスメント方向にシフトするという問題がある。図5に示した第一実施形態は、この問題に対処したもので、ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制している。なお理解を容易にするため、図3及び図4に示したタイミングチャートと同様の表記を採用している。

20

【0028】

サンプリングトランジスタは、走査線WSから供給された制御信号P2に応じて信号線SLから映像信号V_{sig}を取り込む。ドライブトランジスタは、1フィールド期間の内の発光期間で順バイアス状態となり、取り込まれた映像信号V_{sig}に応じて駆動電流を供給する。発光素子は、この駆動電流により映像信号V_{sig}に応じた輝度で発光する。特徴事項として、駆動部は1フィールド期間の内の非発光期間で走査線WS及び信号線SLを介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換える。タイミングチャートに示すように、発光期間ではドライブトランジスタは順バイアス状態にあり、ソース電位(S)に比べゲート電位(G)が上にある。これに対し非発光期間ではドライブトランジスタが逆バイアス状態にあり、ゲート電位(G)よりもソース電位(S)が上になっている。順バイアス状態ではドライブトランジスタの閾電圧 V_{th} のエンハンスメント方向シフトが進行する。逆に非発光期間の逆バイアス状態ではドライブトランジスタの閾電圧のデプレッション方向シフトが進行する。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制することができる。

30

駆動部は、1水平周期(1H)で制御信号を走査線WSに出力すると共に、1水平周期内で信号電位V_{sig}と基準電位V_{ref}とが切り換わる映像信号を信号線SLに出力する。サンプリングトランジスタは、第一の制御信号P2に応じて信号電位V_{sig}を取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位V_{sig}に応じた駆動電流を発光素子に供給する。サンプリングトランジスタは、非発光期間で第二の制御信号P3に応じて基準電位V_{ref}を取り込み、以ってドライブトランジスタが逆バイアス状態になる。

40

【0029】

より具体的には、サンプリングトランジスタは第一の制御信号P2に応じてオンし、信号電位V_{sig}をドライブトランジスタのゲートGとソースSとの間に書き込んで順バイアス状態とする。ドライブトランジスタは、サンプリングトランジスタがオフした後、信号電位V_{sig}に応じて駆動電流を発光素子に供給する発光期間で、ゲートGとソースS

50

の間の電位差 V_{sig} を維持しながらソース電位が上昇する。いわゆるブートストラップ現象が起きる。この後非発光期間になると、サンプリングトランジスタは第二の制御信号 P_3 に応じてオンし、ドライブトランジスタのゲート G に基準電位 V_{ref} を書き込み、以ってソース S とゲート G の電位を逆転して逆バイアス状態に切り換える。ブートストラップでソースの電位が上昇する一方、ゲートには信号電位 V_{sig} より低い V_{ref} を印加することで、ソース電位とゲート電位が逆転し、逆バイアス状態が得られる。

【0030】

〔動作説明〕

図6 (A) は、逆バイアス時の V_{th} 変動を示すグラフである。横軸に経過時間を取り、縦軸に N チャネル型のドライブトランジスタの閾電圧の変化量 ΔV_{th} をとってある。グラフから明らかなように、逆バイアス状態では時間の経過と共にドライブトランジスタの閾電圧 V_{th} がマイナス方向（デプレッション方向）にシフトしていくことがわかる。逆に順バイアス状態では閾電圧 V_{th} はプラス側（エンハンスメント側）にシフトしていく。本発明では、順バイアスと逆バイアスを交互に切り換えることで、ドライブトランジスタの閾電圧の経時的な変動を抑制している。

10

【0031】

図6 (B) は、逆バイアス時におけるドライブトランジスタ T_{rd} の動作点を表す模式図である。信号電位 V_{sig} は $0V$ から $6V$ までのダイナミックレンジを有する。サンプリングトランジスタ T_{r1} のゲートに印加されるオフ電圧は $-3V$ である。基準電圧は $0V$ に設定されている。給電線 V_L の高電位は $15V$ である。発光期間ではブートストラップによりドライブトランジスタ T_{rd} のソース電位（即ち発光素子 E_L のアノード電位）は上昇しており、例えば $5V$ のレベルにある。非発光期間になるとドライブトランジスタ T_{rd} のゲートには基準電位 $0V$ が書き込まれる。このようにして、ドライブトランジスタ T_{rd} の V_{gs} は $0V - 5V = -5V$ となって逆バイアス（マイナスバイアス）になる。

20

【0032】

〔発光素子の電流劣化現象〕

図7 は、発光素子の電流劣化現象を示す模式図である。（A）は発光素子に加わる電圧 V_{oled} と発光素子を流れる電流 I_{oled} の関係を示すグラフである。実線（1）は初期特性を示し、点線（2）は経時変化後の特性を表している。一般的に発光素子は電流を流すことで発光させている。グラフから明らかなように発光素子は経時劣化する傾向があり、時間経過と共に輝度は低下する。即ち同じ電圧 V_{oled} を印加しても電流 I_{oled} が時間の経過と共に低下していくため、輝度もその分低下する。

30

【0033】

（B）は、このような発光素子を駆動するための画素回路を示す等価回路図である。この等価回路図はサンプリングトランジスタ T_{r1} 、ドライブトランジスタ T_{rd} 、画素容量 C_s 及び発光素子 E_L に加え、ドライブトランジスタ T_{rd} のゲート／ドレイン間寄生容量 C_p 、発光素子 E_L の等価容量 C_{oled} 、発光素子 E_L のカソード電位 V_{cath} などを書き込んである。

【0034】

（C）は、発光素子の発光動作を示すタイミングチャートである。図3乃至図5に示したタイミング T_5 乃至 T_7 付近におけるドライブトランジスタのゲート電位及びソース電位の変動を詳細に表してある。図示するように信号電位 V_{sig} 書き込み後の発光動作において、画素容量 C_s と寄生容量 C_p からなるブートストラップ動作が起きる。これにより発光直前の V_{gs} に対して、発光時の V_{gs} は $C_p / (C_s + C_p) \times \Delta V_s$ だけ減少してしまう。なお ΔV_s はドライブトランジスタのソース電位の変化分を表している。発光素子の電流／電圧特性が劣化すると、同一電流を流すために必要な V_{oled} が増加する。その結果発光時の ΔV_s が増加してしまい、ブートストラップ動作による V_{gs} の減少量が多くなってしまう。これにより発光輝度が経時的に低下する。これが自発光画素の電流劣化の原因である。

40

50

【0035】

発光時のソース電位 V_s の電圧変化 ΔV_s は (C) に示すように、 $\Delta V_s = V_{cath} - V_{ref} - \Delta V + V_{oled} + V_{th}$ となる。ここで ΔV は前述したように移動度補正電圧である。ここで $V_{cath} - V_{ref} - \Delta V$ は常に一定値であるが、 V_{oled} は前述のように通電発光動作により増加してしまう。これが電流劣化の原因となっていた。本発明では非発光期間における V_{th} 特性のデプレッション方向シフト動作により、 V_{th} が減少する。このデプレッションシフトにより発光素子の電流／電圧特性劣化起因の ΔV_s の増加を抑制することができる。結果的に V_{th} デプレッションシフトにより電流劣化を抑制することが可能である。

【0036】

カラー表示装置の場合、各画素は赤色発光素子、緑色発光素子、青色発光素子のいずれかを含む。電流劣化の度合いは赤色発光素子と緑色発光素子と青色発光素子で違いがある。好ましくは赤色画素と緑色画素と青色画素とで別々に逆バイアス状態の設定を調整することが望ましい。本発明により、発光素子を画素に用いた表示装置において、非発光期間でドライブトランジスタに逆バイアスを印加して V_{th} 特性をデプレッション側にシフトさせている。これにより発光動作による発光素子の電流／電圧特性劣化起因の電流劣化を緩和することができる。

【0037】

〈第二実施形態〉

[タイミングチャート]

図8は、本発明に係る表示装置の第二実施形態を示すタイミングチャートである。理解を容易にするため、図5に示した第一実施形態のタイミングチャートと同様の表記を採用している。第一実施形態と異なる点は、サンプリングトランジスタが、非発光期間で複数の水平期間に亘って繰り返し出力される第二の制御信号 P_3 に応じて基準電位 V_{ref} を繰り返し取り込んでいることである。本実施形態では、給電線 VL がハイレベルの状態では信号線 SL が基準電位 V_{ref} にあるとき、サンプリングトランジスタを複数回オンすることで、ドライブトランジスタに逆バイアス（マイナスバイアス）を印加する。初めに給電線が高電位で信号線 SL が基準電位 V_{ref} の時にサンプリングトランジスタをオンすることで、ドライブトランジスタはカットオフする。発光素子 EL は電流供給源から切り離され自己放電する。ここで発光素子 EL の自己放電には時間が掛かる。そのためパネルが高精細化及び高周波数化するとその分1水平周期（1H）が短くなるため、十分な放電時間を確保できず、十分な逆バイアスを印加できないことになる。そこで本実施形態ではサンプリングトランジスタを複数回オンすることで、発光素子 EL がカットオフまで放電する時間を確保することができる。

【0038】

自己放電後のアノード電位（即ちドライブトランジスタのソース電位）はドライブトランジスタのゲート電位よりも高くなるので、ドライブトランジスタにはマイナスバイアスが印加される。これによりパネルが高精細化及び高周波数化してもドライブトランジスタに対する逆バイアス印加が可能となり、その V_{th} 特性をデプレッション側にシフトさせることができる。その結果発光動作におけるドライブトランジスタのエンハンスメント側シフトを抑制でき、同時に発光素子 EL の電流／電圧特性劣化起因の電流劣化も抑制できる。

【0039】

〈第三次実施形態〉

[タイミングチャート]

図9は、本発明に係る表示装置の第三実施形態を示すタイミングチャートである。理解を容易にするため、図8に示した第二実施形態のタイミングチャートと同様の表記を採用している。本実施形態では、駆動部は1水平周期（1H）内で信号電位 V_{sig} と第一の基準電位 V_{ref} とこれより信号電位 V_{sig} から離れている第二の基準電位 V_{ofs} とで切り換えている。サンプリングトランジスタは、第一の制御信号 P_2 に先行する制御信

10

20

30

40

50

号 P 1 に応じて第一の基準電位 V_{ref} を取り込んでドライブトランジスタを初期化している。図示の例では初期化動作を 2 回繰り返している。これによりドライブトランジスタの閾電圧 V_{th} のばらつきをキャンセルするための補正動作が行われる。この後第一の制御信号 P 2 に応じて信号電位 V_{sig} を取り込んで発光期間になる。更にその後非発光期間になると第二の制御信号 P 3 に応じて第二の基準電位 V_{ofs} を取り込み、ドライブトランジスタをマイナスバイアス状態にしている。ドライブトランジスタの初期化に用いる基準電位 V_{ref} に比べ、逆バイアス印加に用いる基準電位 V_{ofs} を低く設定することで、ドライブトランジスタにより深いマイナスバイアスを掛けることが可能となる。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトをより効果的に抑制することが可能である。

10

【0040】

好ましくは、ドライブトランジスタは逆バイアス状態にある時のゲート G とソース S 間の電位差の絶対値が、順バイアス状態にある時のゲート G とソース S 間の電位差の絶対値よりも大きい。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトをより効果的に抑制できる。

【0041】

好ましくは 1 フィールド期間内でドライブトランジスタが逆バイアス状態となる非発光期間は、順バイアス状態となる発光期間よりも図示のように長く設定されている。これによりドライブトランジスタの V_{th} のエンハンスメント方向シフトをより効果的に抑制することが可能になる。

20

【0042】

〈第四実施形態〉

〔表示装置の全体構成〕

図 10 は本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。理解を容易にするため、図 1 に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部（画面部）1 とこれを駆動する駆動部とで構成されている。画素アレイ部 1 は行状の第 1 走査線 W_S と、同じく行状の第 2 走査線 D_S と、列状の信号線 S_L と、各第 1 走査線 W_S と各信号線 S_L とが交差する部分に配された行列状の画素 2 とを備えている。これに対し駆動部は、ライトスキャナ 4、ドライブスキャナ 5 及び水平セクタ 3 を含んでいる。ライトスキャナ 4 は各第 1 走査線 W_S に制御信号を出力して画素 2 を行単位で線順次走査する。ドライブスキャナ 5 も各第 2 走査線 D_S にそれぞれ制御信号を出力して画素 2 を行単位で線順次走査する。但しライトスキャナ 4 とドライブスキャナ 5 は制御信号を出力するタイミングが異なっている。このドライブスキャナ 5 は第一実施形態で使われた電源スキャナ 6 に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部 1 から除かれている。その代わり、図示しないが画素アレイ部 1 には一定の電源電位 V_{dd} を供給する電源ラインが配されている。一方水平セクタ（信号ドライバ）3 は、スキャナ 4、5 側の線順次走査に合わせて、列状の信号線 S_L に映像信号の信号電位と基準電位とを供給する。

30

【0043】

〔画素回路の構成〕

図 11 は図 10 に示した第四実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が 2 個のトランジスタで構成されているのに対し、本実施形態の画素は 3 個のトランジスタで構成されている。図示するように本画素 2 は、基本的に発光素子 E_L と、サンプリングトランジスタ T_{r1} と、ドライブトランジスタ T_{rd} と、スイッチングトランジスタ T_{r3} と、画素容量 C_s とを含む。サンプリングトランジスタ T_{r1} は、その制御端（ゲート）が走査線 W_S に接続し、一対の電流端（ソース及びドレイン）の一方が信号線 S_L に接続し、他方がドライブトランジスタ T_{rd} の制御端（ゲート G）に接続している。ドライブトランジスタ T_{rd} は、一対の電流端（ソース及びドレイン）の一方（ドレイン）が電源ライン V_{dd} に接続し、他方（ソース S）が発光素子 E_L のアノードに接続している。発光素子 E_L のカソードは所定のカソード電位 V_{cath}

50

に接続している。スイッチングトランジスタ T_{r3} は、その制御端（ゲート）が走査線 D_S に接続し、一对の電流端（ソース及びドレイン）の一方が固定電位 V_{ss} に接続し、他方がドライブトランジスタ T_{rd} のソース S に接続している。画素容量 C_s は、その一端がドライブトランジスタ T_{rd} の制御端（ゲート G ）に接続し、その他端がドライブトランジスタ T_{rd} の他方の電流端（ソース S ）に接続している。このドライブトランジスタ T_{rd} の他方の電流端は、発光素子 E_L 及び画素容量 C_s に対する出力電流端となっている。なお本画素回路2は、画素容量 C_s を補助する目的で、補助容量 C_{sub} がドライブトランジスタ T_{rd} のソース S と電源 V_{dd} との間に接続されている。

【0044】

かかる構成において、駆動部側のライトスキャナ4は第1走査線 W_S にサンプリングトランジスタ T_{r1} を開閉制御するための制御信号を供給する。ドライブスキャナ5は第2走査線 D_S にスイッチングトランジスタ T_{r3} を開閉制御するための制御信号を出力する。水平セクタ3は信号線 S_L に信号電位 V_{sig} と基準電位 V_{ref} との間で切替る映像信号（入力信号）を供給する。この様に走査線 W_S 、 D_S 及び信号線 S_L の電位が線順次走査に合わせて変動するが、電源ラインは V_{dd} に固定されている。またカソード電位 V_{cath} 及び固定電位 V_{ss} も一定である。

【0045】

〔画素回路の動作〕

図12は、図11に示した画素回路の動作説明に供するタイミングチャートである。図示するように本タイミングチャートは、走査線 W_S 、走査線 D_S 及び信号線 S_L の電位変化を時間軸を揃えて示している。サンプリングトランジスタ T_{r1} はNチャンネル型であり、走査線 W_S がハイレベルになったときオンする。スイッチングトランジスタ T_{r3} もNチャンネル型であり、走査線 D_S がハイレベルになったときオンする。一方信号線 S_L に供給された映像信号は、1水平周期（1H）で信号電位 V_{sig} と基準電位 V_{ref} との間で切替る。このタイミングチャートは、第1走査線 W_S 、第2走査線 D_S 及び信号線 S_L の電位変化と時間軸を合わせて、ドライブトランジスタ T_{rd} のゲート G 及びソース S の電位変化を表している。ゲート G とソース S の間の電位差 V_{gs} に従って、ドライブトランジスタ T_{rd} の動作状態を制御している。

【0046】

まず最初に前フィールドの発光期間から当該フィールドの非発光期間に移ると、タイミング T_1 で走査線 D_S がハイレベルに切替り、スイッチングトランジスタ T_{r3} がオンする。これによりドライブトランジスタ T_{rd} のソース S の電位が固定電位 V_{ss} にセットされる。この時固定電位 V_{ss} は発光素子 E_L の閾電圧 V_{thel} とカソード電位 V_{cath} の和よりも小さく設定されている。即ち $V_{ss} < V_{thel} + V_{cath}$ に設定されており、発光素子 E_L は逆バイアス状態に置かれるので駆動電流 I_{ds} は発光素子 E_L には流れ込まない。しかしながらドライブトランジスタ T_{rd} から供給された出力電流 I_{ds} はソース S を通過して固定電位 V_{ss} に流れる。

【0047】

続いてタイミング T_2 になると、信号線 S_L の電位が V_{ref} にある状態で、サンプリングトランジスタ T_{rd} をオンする。これによりドライブトランジスタ T_{rd} のゲート G を基準電位 V_{ref} に設定する。これによりドライブトランジスタ T_{rd} のゲート G /ソース S 間電圧 V_{gs} は $V_{ref} - V_{ss}$ という値をとる。ここで $V_{gs} = V_{ref} - V_{ss} > V_{th}$ に設定されている。この $V_{ref} - V_{ss}$ がドライブトランジスタ T_{rd} の閾電圧 V_{th} よりも大きくないと後続の閾電圧補正動作を正常に行うことが出来ない。但し $V_{gs} = V_{ref} - V_{ss} > V_{th}$ であるため、ドライブトランジスタ T_{rd} はオン状態であり、ドレイン電流が電源電位 V_{dd} から固定電位 V_{ss} に向かって流れる。

【0048】

この後タイミング T_3 になると閾電圧補正期間に入り、スイッチングトランジスタ T_{r3} をオフしてドライブトランジスタ T_{rd} のソース S を固定電位 V_{ss} から切り離す。ここでソース S の電位（即ち発光素子のアノード電位）がカソード電位 V_{cath} に発光素子

ELの閾電圧 V_{thel} を足した値よりも低い限り、発光素子ELは依然として逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインV_{dd}からドライブトランジスタT_{rd}を通して供給された電流は、ほとんど画素容量C_sと補助容量C_{sub}を充電するために使われる。この様に画素容量C_sが充電されるため、ドライブトランジスタT_{rd}のソース電位は時間の経過と共にV_{ss}から上昇していく。一定期間後ドライブトランジスタT_{rd}のソース電位はV_{ref} - V_{th}のレベルに達し、V_{gs}が丁度V_{th}になる。この時点でドライブトランジスタT_{rd}がカットオフし、V_{th}に相当する電圧がドライブトランジスタT_{rd}のソースSとゲートGとの間に配されている画素容量C_sに書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧V_{ref} - V_{th}はカソード電位V_{cat}に発光素子の閾電圧V_{thel}を足した値よりも低くなっている。

10

【0049】

続いてタイミングT₄で書き込み期間／移動度補正期間に進む。タイミングT₄では信号線S_Lを基準電位V_{ref}から信号電位V_{sig}に切替える。信号電位V_{sig}は階調に応じた電圧となっている。この時点でサンプリングトランジスタT_{rl}はオンしているため、ドライブトランジスタT_{rd}のゲートGの電位はV_{sig}となる。これによりドライブトランジスタT_{rd}がオンし、電源ラインV_{dd}から電流が流れるため、ソースSの電位が時間と共に上昇していく。この時点で依然としてソースSの電位が発光素子ELの閾電圧V_{thel}とカソード電圧V_{cat}の和を超えていないので、発光素子ELにはわずかなリーク電流が流れるだけであり、ドライブトランジスタT_{rd}から供給された電流はそのほとんどが画素容量C_sと補助容量C_{sub}の充電に使われる。この充電過程で前述したようにソースSの電位が上昇していく。

20

【0050】

この書き込み期間では既にドライブトランジスタT_{rd}の閾電圧補正動作は完了しているため、ドライブトランジスタT_{rd}が供給する電流はその移動度 μ を反映したものとなる。具体的に言うとドライブトランジスタT_{rd}の移動度 μ が大きい場合、ドライブトランジスタT_{rd}が供給する電流量が大きくなり、ソースSの電位上昇も速い。逆に移動度 μ が小さいときドライブトランジスタT_{rd}の電流供給量は小さく、ソースSの電位上昇は遅くなる。この様にドライブトランジスタT_{rd}の出力電流を画素容量C_sに負帰還することで、ドライブトランジスタT_{rd}のゲートG／ソースS間電圧V_{gs}は移動度 μ を反映した値となり、一定時間経過後には完全に移動度 μ を補正したV_{gs}の値となる。即ちこの書き込み期間ではドライブトランジスタT_{rd}から流れ出た電流を画素容量C_sに負帰還することで、ドライブトランジスタT_{rd}の移動度 μ の補正も同時に行っている。

30

【0051】

最後にタイミングT₅で当該フィールドの発光期間に入ると、サンプリングトランジスタT_{rl}がオフし、ドライブトランジスタT_{rd}のゲートGが信号線S_Lから切り離される。これによりゲートGの電位の上昇が可能となり、画素容量C_sに保持されたV_{gs}の値を一定に保ちつつ、ゲートGの電位上昇に連動してソースSの電位も上昇する。これにより発光素子ELの逆バイアス状態が解消し、ドライブトランジスタT_{rd}はV_{gs}に応じたドレイン電流I_{ds}を発光素子ELに流す。ソースSの電位は発光素子ELに電流が流れるまで上昇し、発光素子ELが発光する。ここで発光素子は発光時間が長くなるとその電流／電圧特性は変化する。このためソースSの電位も変化する。しかしながらドライブトランジスタT_{rd}のゲート／ソース間電圧V_{gs}はブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流は変化しない。よって発光素子ELの電流／電圧特性が劣化しても、一定電流I_{ds}が常に流れ続け、発光素子ELの輝度が変化することはない。更に本発明の焼き付き抑制システムを組み込むことで、発光素子の輝度劣化を補償している。

40

【0052】

この第四実施形態においても、ドライブトランジスタは発光期間で順バイアス状態になる。更に信号書き込み動作の後ブートストラップでドライブトランジスタのソース電位及

50

びゲート電位が上昇している。従って本実施形態でも、非発光期間に走査線WS及び信号線SLを介して画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制できる。

【0053】

〈第五実施形態〉

〔全体構成〕

図13は、本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2と、列状に配された信号線SLと、これらの走査線WS、DS、AZ1、AZ2及び信号線SLに接続した行列状の画素回路2と、各画素回路2の動作に必要な第1電位Vss1、第2電位Vss2及び第3電位Vddを供給する複数の電源線とからなる。信号部は水平セクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2に制御信号を供給して順次行毎に画素回路2を走査する。

【0054】

〔画素回路の構成〕

図14は、図13に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は5個のトランジスタで構成されている点に特徴がある。図示する様に画素回路2は、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、第1スイッチングトランジスタTr2と、第2スイッチングトランジスタTr3と、第3スイッチングトランジスタTr4と、画素容量Csと、発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位を画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中ドライブトランジスタTrdから供給される出力電流Idsにより映像信号の信号電位に応じた輝度で発光する。

【0055】

第1スイッチングトランジスタTr2は、サンプリング期間（映像信号書込期間）に先立ち走査線AZ1から供給される制御信号に応じ導通してドライブトランジスタTrdの制御端であるゲートGを第1電位Vss1に設定する。第2スイッチングトランジスタTr3は、サンプリング期間に先立ち走査線AZ2から供給される制御信号に応じ導通してドライブトランジスタTrdの一方の電流端であるソースSを第2電位Vss2に設定する。第3スイッチングトランジスタTr4は、サンプリング期間に先立ち走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdの他方の電流端であるドレインを第3電位Vddに接続し、以ってドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持させて閾電圧Vthの影響を補正する。さらにこの第3スイッチングトランジスタTr4は、発光期間に再び走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdを第3電位Vddに接続して出力電流Idsを発光素子ELに流す。

【0056】

以上の説明から明らかな様に、本画素回路2は、5個のトランジスタTr1ないしTr4及びTrdと1個の画素容量Csと1個の発光素子ELとで構成されている。トランジスタTr1～Tr3とTrdはNチャネル型のポリシリコンTFETである。トランジスタTr4のみPチャネル型のポリシリコンTFETである。但し本発明はこれに限られるもの

ではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機ELデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

【0057】

図15は、図14に示した表示パネルから画素回路2の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタTr1によってサンプリングされる映像信号の信号電位Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。以下図22に基づいて、本発明にかかる画素回路2の動作を説明する。

10

【0058】

[第五実施形態の動作]

図16は、図15に示した画素回路のタイミングチャートである。図16は、時間軸Tに沿って各走査線WS、AZ1、AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1、Tr2、Tr3はNチャネル型なので、走査線WS、AZ1、AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS、AZ1、AZ2、DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。

20

【0059】

図16のタイミングチャートではタイミングT1～T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS、AZ1、AZ2、DSの波形を表してある。

【0060】

当該フィールドが始まる前のタイミングT0で、全ての制御線WS、AZ1、AZ2、DSがローレベルにある。したがってNチャネル型のトランジスタTr1、Tr2、Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vddに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。

30

【0061】

当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vddから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1～Tr4がオフ状態になる。

【0062】

40

続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここで $V_{ss1} - V_{ss2} > V_{th}$ を満たしており、 $V_{ss1} - V_{ss2} = V_{gs} > V_{th}$ とする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2 - T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、 $V_{thEL} > V_{ss2}$ に設定されている。これにより、発光素子ELにはマイナスイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。

50

【0063】

タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが画素容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位(S)は $V_{ss1} - V_{th}$ となる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、画素容量CsにVthが保持固定される。この様にタイミングT3 - T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3 - T4をVth補正期間と呼んでいる。

10

【0064】

この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを画素容量Csに書き込む。発光素子ELの等価容量Coleに比べて画素容量Csは十分に小さい。この結果、映像信号Vsigのほとんど大部分が画素容量Csに書き込まれる。正確には、Vss1に対するVsigの差分 $V_{sig} - V_{ss1}$ が画素容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされた $V_{sig} - V_{ss1}$ を加えたレベル($V_{sig} - V_{ss1} + V_{th}$)となる。以降説明簡易化の為 $V_{ss1} = 0V$ とすると、ゲート/ソース間電圧Vgsは図4のタイミングチャートに示すように $V_{sig} + V_{th}$ となる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5 - T7がサンプリング期間(映像信号書込期間)に相当する。

20

【0065】

サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vddに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6 - T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6 - T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6 - T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここで $V_{ss1} - V_{th} < V_{thEL}$ と設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coleの両者を結合した容量 $C = C_s + C_{ole}$ に書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図23のタイミングチャートではこの上昇分を ΔV で表してある。この上昇分 ΔV は結局画素容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度 μ を補正する事が可能である。なお負帰還量 ΔV は移動度補正期間T6 - T7の時間幅tを調整する事で最適化可能である。

30

40

【0066】

タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離さ

50

れる。映像信号 V_{sig} の印加が解除されるので、ドライブトランジスタ T_{rd} のゲート電位 (G) は上昇可能となり、ソース電位 (S) と共に上昇していく。その間画素容量 C_s に保持されたゲート／ソース間電圧 V_{gs} は $(V_{sig} - \Delta V + V_{th})$ の値を維持する。ソース電位 (S) の上昇に伴い、発光素子 E_L の逆バイアス状態は解消されるので、出力電流 I_{ds} の流入により発光素子 E_L は実際に発光を開始する。この時のドレイン電流 I_{ds} 対ゲート電圧 V_{gs} の関係は、先のトランジスタ特性式 1 の V_{gs} に $V_{sig} - \Delta V + V_{th}$ を代入する事で、以下の式のように与えられる。

$$I_{ds} = k \mu (V_{gs} - V_{th})^2 = k \mu (V_{sig} - \Delta V)^2$$

上記式において、 $k = (1/2) (W/L) C_{ox}$ である。この特性式から V_{th} の項がキャンセルされており、発光素子 E_L に供給される出力電流 I_{ds} はドライブトランジスタ T_{rd} の閾電圧 V_{th} に依存しない事が分かる。基本的にドレイン電流 I_{ds} は映像信号の信号電圧 V_{sig} によって決まる。換言すると、発光素子 E_L は映像信号 V_{sig} に応じた輝度で発光する事になる。その際 V_{sig} は負帰還量 ΔV で補正されている。この補正量 ΔV は丁度特性式の係数部に位置する移動度 μ の効果を打ち消すように働く。したがって、ドレイン電流 I_{ds} は実質的に映像信号 V_{sig} のみに依存する事になる。

【0067】

最後にタイミング T_8 に至ると制御信号 D_S がハイレベルとなってスイッチングトランジスタ T_{r4} がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再び V_{th} 補正動作、移動度補正動作及び発光動作が繰り返される事になる。

【0068】

上述の第五実施形態でもドライブトランジスタは発光期間で順バイアス状態となる。また信号書き込み動作の後ドライブトランジスタのゲート電位及びソース電位はブートストラップにより上昇している。従って本実施形態においても非発光期間で走査線 W_S 及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。

【0069】

＜応用形態＞

本発明にかかる表示装置は、図 17 に示すような薄膜デバイス構成を有する。図 17 は T F T 部分が B o t t o m ゲート構造 (ゲート電極がチャネル P S 層に対して下にある) である。この他に T F T 部分に関しては S a n d w i c h ゲート構造 (チャネル P S 層を上下のゲート電極ではさむ)、T o p ゲート構造 (ゲート電極がチャネル P S 層に対して上にある) のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジスタを含むトランジスタ部 (図では 1 個の T F T を例示)、画素容量などの容量部及び有機 E L 素子などの発光部とを含む。基板の上に T F T プロセスでトランジスタ部や容量部が形成され、その上に有機 E L 素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

【0070】

本発明にかかる表示装置は、図 18 に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機 E L 素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部 (画素マトリックス部) を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えば F P C (フレキシブルプリントサーキット) を設けてもよい。

【0071】

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動

10

20

30

40

50

信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。

【0072】

図19は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。

【0073】

図20は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。

10

【0074】

図21は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。

【0075】

図22は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部（ここではヒンジ部）25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含む。本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。

20

【0076】

図23は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート／ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。

【図面の簡単な説明】

【0077】

【図1】本発明に係る表示装置の第一実施形態の全体構成を示すブロック図である。

30

【図2】第一実施形態の画素の構成を示す回路図である。

【図3】タイミングチャートの参考例である。

【図4】タイミングチャートの参考例である。

【図5】本発明に係る表示装置の第一実施形態の動作説明に供するタイミングチャートである。

【図6】同じく第一実施形態の動作説明に供する模式図である。

【図7】同じく第一実施形態の動作説明に供する模式図である。

【図8】本発明に係る表示装置の第二実施形態の動作説明に供するタイミングチャートである。

【図9】同じく第三実施形態の動作説明に供するタイミングチャートである。

40

【図10】本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。

【図11】画素回路の構成を示す回路図である。

【図12】動作説明に供するタイミングチャートである。

【図13】本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。

【図14】第五実施形態の画素回路図である。

【図15】同じく画素回路図である。

【図16】第五実施形態の動作説明に供するタイミングチャートである。

【図17】本発明の応用形態にかかる表示装置のデバイス構成を示す断面図である。

【図18】本発明の応用形態にかかる表示装置のモジュール構成を示す平面図である。

【図19】本発明の応用形態にかかる表示装置を備えたテレビジョンセットを示す斜視図

50

である。

【図 20】本発明の応用形態にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。

【図 21】本発明の応用形態にかかる表示装置を備えたノート型パーソナルコンピュータを示す斜視図である。

【図 22】本発明の応用形態にかかる表示装置を備えた携帯端末装置を示す模式図である。

【図 23】本発明の応用形態にかかる表示装置を備えたビデオカメラを示す斜視図である。


【符号の説明】

【0078】


1：画素アレイ部 2：画素 3：水平セレクトラ 4：ライトスキャナ 6：電源スキャナ
Tr1：サンプリングトランジスタ Trd：ドライブトランジスタ Cs：画素容量
EL：発光素子

10


【図 1】




【図 2】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】




【図 16】




【図 17】




【図 19】




【図 18】




【図 20】




【図 21】



【図 22】



【図 23】



フロントページの続き

(51)Int.Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 2 3 C
G 0 9 G	3/20	6 4 1 D
G 0 9 G	3/20	6 4 1 P
G 0 9 G	3/20	6 4 2 C
G 0 9 G	3/20	6 4 2 A
G 0 9 G	3/20	6 7 0 J
G 0 9 G	3/30	J
G 0 9 G	3/20	6 2 4 B
G 0 9 F	9/30	3 6 5 Z
G 0 9 F	9/30	3 3 8
H 0 5 B	33/14	A

F ターム(参考) 3K107 AA01 BB01 CC31 EE03 HH04

5C080 AA06 BB05 CC03 DD03 DD05 DD07 DD29 EE28 EE29 EE30

FF11 FF12 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK43 KK47

5C094 AA02 AA21 AA53 BA03 BA27 CA19 DB04

专利名称(译)	显示装置及其驱动方法和电子设备		
公开(公告)号	JP2010139897A	公开(公告)日	2010-06-24
申请号	JP2008317774	申请日	2008-12-15
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	山下淳一 内野勝秀		
发明人	山下 淳一 内野 勝秀		
IPC分类号	G09G3/30 G09G3/20 G09F9/30 H01L27/32 H01L51/50		
FI分类号	G09G3/30.K G09G3/20.621.A G09G3/20.622.C G09G3/20.622.D G09G3/20.623.D G09G3/20.623.C G09G3/20.641.D G09G3/20.641.P G09G3/20.642.C G09G3/20.642.A G09G3/20.670.J G09G3/30.J G09G3/20.624.B G09F9/30.365.Z G09F9/30.338 H05B33/14.A G09F9/30.365 G09G3/3225 G09G3/3266 G09G3/3275 G09G3/3291 H01L27/32		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC31 3K107/EE03 3K107/HH04 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD03 5C080/DD05 5C080/DD07 5C080/DD29 5C080/EE28 5C080/EE29 5C080/EE30 5C080/FF11 5C080/FF12 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/KK02 5C080/KK43 5C080/KK47 5C094/AA02 5C094/AA21 5C094/AA53 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DB04 5C380/AA01 5C380/AB06 5C380/AB31 5C380/AB34 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/AC12 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BB14 5C380/BD08 5C380/BD10 5C380/CA08 5C380/CA12 5C380/CB01 5C380/CB17 5C380/CB20 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC05 5C380/CC07 5C380/CC27 5C380/CC33 5C380/CC39 5C380/CC41 5C380/CC62 5C380/CC63 5C380/CC65 5C380/CD012 5C380/CD015 5C380/CD022 5C380/CD023 5C380/CD025 5C380/DA06 5C380/DA32 5C380/DA35 5C380/DA47		
代理人(译)	山本隆久 吉井正明 森浩一		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种能够抑制驱动晶体管中阈值电压的增强偏移的显示装置。 Σ SOLUTION：像素2至少包括采样晶体管Tr1，驱动晶体管Trd和发光元件EL。采样晶体管Tr1根据从扫描线WS提供的控制信号捕获来自信号线SL的视频信号。在一个场周期的发光时段期间，驱动晶体管Trd进入正常偏置状态，并且根据捕获的视频信号提供驱动电流。发光元件EL借助于驱动电流根据视频信号发光。在一个场周期的光非发光时段期间，驱动部分（3,4）通过扫描线WS和信号线SL将每个像素2的驱动晶体管Trd从正常偏置状态切换到反向偏置状态。Z

